JP3886460B2 - 複合型記憶装置及びそのカード用基板 - Google Patents
複合型記憶装置及びそのカード用基板 Download PDFInfo
- Publication number
- JP3886460B2 JP3886460B2 JP2003023617A JP2003023617A JP3886460B2 JP 3886460 B2 JP3886460 B2 JP 3886460B2 JP 2003023617 A JP2003023617 A JP 2003023617A JP 2003023617 A JP2003023617 A JP 2003023617A JP 3886460 B2 JP3886460 B2 JP 3886460B2
- Authority
- JP
- Japan
- Prior art keywords
- interface
- connector
- card
- memory card
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/184—Mounting of motherboards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/187—Mounting of fixed and removable disk drives
Description
【０００１】
【発明の属する技術分野】
本発明は、種類の異なる複数の記憶装置を搭載した複合型記憶装置及びそのカード用基板に関し、特に、デイスクドライブとメモリカードとを搭載した複合型記憶装置及びそのカード用基板に関する。
【０００２】
【従来の技術】
磁気デイスク、光磁気デイスク、光デイスク等の記憶媒体を利用したデイスクドライブは、大容量記憶が可能であるが、比較的サイズが大きい。一方、半導体メモリを利用したメモリカードは、比較的サイズが小さいが、記憶容量が小さく、小型機器に適している。
【０００３】
近年のデジタル処理技術の発展に伴い、デジタルカメラやデジタルビデオカメラ等の携帯機器が、普及しており、これらの携帯機器では、コンパクトフラッシュ（ＣＦ）カード、メモリステイック（ＭＳ）カード、スマートメデイア（ＳＭ）カード，セキュアデジタル（ＳＤ）カード、マルチメデイアカード（ＭＭＣ）等のメモリカードが利用されている。
【０００４】
このようなメモリカードの記憶内容を、パーソナルコンピュータで編集処理し、且つ大容量のデイスクドライブに記憶し、メモリカードを再利用するという使用形態が好適である。このため、メモリカードリーダ／ライタとデイスクドライブ（ＭＯドライブ）とを１台の装置に組み込んだ複合型記憶装置が提案されている（例えば、特許文献１）。
【０００５】
この複合型記憶装置の具体的構成として、デイスクドライブの基板に、メモリカード用コネクタ、メモリカードコントローラ等を搭載し、ホストとのインターフェースを１種類に限っていた（例えば、特許文献２，３参照）。
【０００６】
【特許文献１】
特開２０００−３５８２０７号公報
【０００７】
【特許文献２】
特開２００２−２８８９６４号公報（図１参照）
【０００８】
【特許文献３】
特開２００１−２２８９９号公報（図２、図７参照）
【０００９】
【発明が解決しようとする課題】
即ち、従来技術では、メモリカード、デイスクドライブのインターフェースが、１種類（例えば、ＡＴＡ（ＡＴ Ａｔｔａｃｈｅｄ）／ＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｅｄ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）又はＵＳＢ（Ｕｎｉｖｅｒａｓａｌ Ｓｅｒｉａｌ Ｂｕｓ））であるため、１種類のホストインターフェースに対応するものであった。
【００１０】
しかしながら、汎用のパーソナルコンピュータ等では、種々のインターフェース（ＵＳＢ等のシリアルインターフェースや、ＡＴＡ／ＡＴＡＰＩ等のパラレルインターフェース）が存在し、且つメモリカードも、種々のインターフェース（ＣＦカード等のパラレルインターフェース、ＭＳ／ＳＭ／ＳＤ／ＭＭＣ等のシリアルインターフェース）が存在する。
【００１１】
従来技術では、このような種々のインターフェースに、メモリカードとデイスクドライブとの複合型記憶装置１台で対応することは、困難である。又、個々のデイスクドライブやメモリカードに複数のインターフェースを搭載し、複合型記憶装置を構成することは、単一のインターフェースを持つデイスクドライブやメモリカードを、このために設計、生産する必要があり、コストアップの原因となる。
【００１２】
しかも、複合型記憶装置の大きさを大型化する必要があり、例えば、１インチハイト（３．５型ストレージフォームファクター）内に収めることが難しく、パーソナルコンピュータやデジタルカメラ、ＤＶＤレコーダ等への内蔵が困難となる。
【００１３】
従って、本発明の目的は、単一のインターフェースのメモリカードとデイスクドライブとを組み合わせても、複数のホストインターフェースに対応するための複合型記憶装置及びそのメモリカード用基板を提供することにある。
【００１４】
又、本発明の他の目的は、メモリカードとデイスクドライブとを組み合わせても、装置を小型化して、複数のホストインターフェースに対応するための複合型記憶装置及びそのメモリカード用基板を提供することにある。
【００１５】
更に、本発明の他の目的は、複数のインターフェースのメモリカードとデイスクドライブとを組み合わせても、小型化して、複数のホストインターフェースに対応するための複合型記憶装置及びそのメモリカード用基板を提供することにある。
【００１６】
【課題を解決するための手段】
この目的の達成のため、本発明のメモリカード機器とデイスクドライブとを備えた複合型記憶装置は、第１のインターフェースを有するデイスクドライブと、第１及び第２のインターフェースを有するカード用基板とを有し、前記カード用基板は、前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続された前記第２のインターフェース用コネクタと、前記インターフェース回路に接続され、メモリカードのコネクタと、前記メモリカードのコネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成された前記メモリカード機器と、前記インターフェース変換回路と前記メモリカード制御回路との接続線に接続され、前記第１のインターフェースのための第１のインターフェース用コネクタとを有し、前記デイスクドライブは、前記第２のインターフェースで外部と接続する時は、前記カード基板の前記第１のインターフェース用コネクタと接続するための第１のインターフェース用コネクタを有し、前記第１のインターフェースで外部と、前記メモリカード機器と前記デイスクドライブを接続する時は、前記カード基板の前記第１のインターフェース用コネクタと、前記デイスクドライブの第１のインターフェース用コネクタとの各々を、前記外部と接続する。
【００１７】
又、本発明の第１及び第２のインターフェースを有するカード用基板は、前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続され、前記第２のインターフェースで外部と接続するための第２のインターフェース用コネクタと、メモリカードのコネクタと、前記インターフェース変換回路と前記メモリカードのコネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成された前記メモリカード機器と、前記インターフェース変換回路と前記メモリカード制御回路との接続線に接続され、前記第１のインターフェースで外部と接続する時に、デイスクドライブの第１のインターフェース用コネクタと接続するための前記第１のインターフェースのための第１のインターフェース用コネクタとを有する。
【００１８】
本発明では、カード用基板に、第２のインターフェースと第１のインターフェースとのインターフェース変換回路と、第１のインターフェースのコネクタと、メモリカード機器を設けたので、単一のインターフェースを有するメモリカードとストレージ機器を、複数のインターフェースで対応する複合型記憶装置を容易に実現できる。しかも、カード用基板に複数のインターフェースの機能を持たせたので、１つのインターフェースで使用する場合でも、同一のカード用基板を使用することで、大量生産によるコスト低下を期待できる。しかも、単一のインターフェースを持つ複合型記憶装置に対し、カード用基板の交換で、複数のインターフェースを持つ複合型記憶装置に変更できる。
【００２０】
又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成される。
【００２１】
これにより、複数のインターフェースで対応する複合型記憶装置を、マルチカード対応に容易に実現できる。
【００２２】
又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記第２のインターフェースで外部接続する時は、前記カード用基板のコネクタと前記ストレージ機器とのコネクタとを接続するケーブルを更に設けた。これにより、容易に外部と第２のインターフェースで通信できる。
【００２３】
又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記第１のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタと前記ストレージ機器とのコネクタとを接続するケーブルを更に設けた。これにより、容易に外部と第１のインターフェースで通信できる。
【００２４】
更に、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記メモリカードと前記ストレージ機器とのマスタ／スレーブを設定する設定手段を、前記カード用基板に設けた。これにより、メモリカードとストレージ機器との、マスタ／スレーブを容易に実現できる。
【００２５】
更に、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記カード用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実装する。これにより、ストレージ機器と複合しても、薄い複合型記憶装置を実現できる。
【００２６】
更に、本発明の複合型記憶装置では、好ましくは、前記ストレージ機器は、デイスクドライブで構成されたことにより、大容量のストレージ機器を使用できる。
【００２７】
更に、本発明の複合型記憶装置では、好ましくは、前記デイスクドライブは、デイスクドライブ機構と、前記デイスクドライブ機構を制御する回路を搭載したドライブ用基板とを有することにより、容易に、カード用基板との接続が可能となる。
【００２８】
更に、本発明の複合型記憶装置又はカード用基板では、好ましくは、前記第１のインターフェースが、パラレルインターフェースであり、前記第２のインターフェースが、シリアルインターフェースである。
【００２９】
更に、本発明の複合型記憶装置又はカード用基板では、好ましくは、前記第１のインターフェースが、ＡＴＡ／ＡＴＡＰＩインターフェースであり、前記第２のインターフェースが、ＵＳＢインターフェースである。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を、メモリカード用基板、デイスクドライブ、複合型記憶装置、他の実施の形態の順で説明する。
【００３１】
［メモリカード用基板］
図１は、本発明の一実施の形態の複合型記憶装置のメモリカード用基板の上面図、図２は、そのコンフィギュレーションＬＳＩ回路、図３は、その斜視図である。
【００３２】
図１及び図３に示すように、プリント板１００上には、パーソナルコンピュータ（図示せず）とＡＴＡ／ＡＴＡＰＩケーブル（後述する）と接続するためのＡＴＡ／ＡＴＡＰＩコネクタ１６０，１６０−１と，ＡＴＡ／ＡＴＡＰＩインターフェースをコンフィグレーションするＬＳＩ１３０と、コンフィグレーションＬＳＩ１３０とＡＴＡ／ＡＴＡＩＰコネクタ１６０との間でマスタ／スレーブを設定するショートプラグ１５０と、コンパクトフラッシュ（ＣＦ）カードのスロットにつながるＣＦ用コネクタ１１０と、メモリステイック（ＭＳ）、スマートメディア（ＳＭ）、セキュアデジタル（ＳＤ）カード、マルチメディアカード（ＭＭＣ）の４種のカードに対応したコネクタ１２０とを搭載される。
【００３３】
更に、プリント板１００上には、パーソナルコンピュータのＵＳＢシリアルラインと接続するためのＵＳＢコネクタ１８０、外部からＤＣ電圧が供給されるＤＣジャック（５Ｖ）１９２、電源スイッチ１９０、ＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換ＬＳＩ１４０が搭載される。
【００３４】
ＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換ＬＳＩ１４０は、ＡＴＡ（ＩＤＥ）／ＡＴＡＰＩバス１７０により、ＡＴＡ／ＡＴＡＰＩコネクタ１６０と、コンフィグレーションＬＳＩ１３０とに接続される。コンフィグレーションＬＳＩ１３０は、各メモリカードのシリアルライン１７４を介しＭＳ／ＳＭ／ＳＤ／ＭＭＣコネクタ１２０と接続され、パラレルバス（ＣＦバス）１７２を介しＣＦコネクタ１１０と接続される。
【００３５】
ＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換ＬＳＩ１４０は、図３に示すように、変換プロトコルを格納する第１のメモリ１４０−１と、シリアルーパラレル変換のため、データを一時格納する第２のメモリ１４０−２とに接続され、ＬＳＩ１４０に内蔵するＣＰＵにより、ＵＳＢ−ＡＴＡ変換又はＵＳＢ／ＡＴＡＰＩ変換を行う。
【００３６】
コンフィグレーションＬＳＩ１３０は、図２に示すように、１つのＡＴＡインターフェースに、複数のインターフェースを接続するブリッジ回路であり、図１のＩＤＥ（ＡＴＡ）バス１７０とＡＴＡ／ＡＴＡＰＩインターフェース制御するＡＴＡ／ＡＴＡＰＩ制御ブロック１３２と、ＡＴＡ／ＡＴＡＰＩインターフェースと他のインターフェースとのデータバッファを構成するＦＩＦＯメモリ１３３と、ブリッジ制御するためのＣＰＵ１３４と、ＦＩＦＯメモリ１３３のデータをＤＭＡ（Direct Memory Access）転送するＤＭＡ回路１３５とを有する。
【００３７】
ＣＰＵ１３４のＣＰＵバス１３１に、メモリーステイック（ＭＳ）とのインターフェースを行うメモリーステイックインターフェース回路１３６と、ＳＤメモリカードとマルチメデイアカードとのインターフェースを行うＳＤメモリインターフェース回路１３７と、スマートメデイアとのインターフェースを行うＳＭインターフェース回路１３８と，ＣＦカードとのインターフェースを行うＣＦカードインターフェース回路１３９とを有する。
【００３８】
このコンフィグレーションＬＳＩ１３０は、ＡＴＡ／ＡＴＡＰＩインターフェースと、ＭＳインターフェース、ＳＤメモリインターフェース、ＳＭインターフェース、ＣＦカードインターフェースとの橋渡しを行う、所謂ＡＴＡ／ＡＴＡＰＩブリッジ回路である。そして、このコンフィグレーションＬＳＩ１３０は、図３に示すように、ＣＰＵ１３４のプログラム、パラメータを格納するメモリ１３０−１に接続している。
【００３９】
尚、図３の１９６は、コンデンサを示す。この基板１００の動作を簡単に説明する。ホストＰＣ（Personal Computer)等のホストコントローラと、ＡＴＡ／ＡＴＡＰＩ接続する場合には、ホストＰＣは、ＡＴＡ／ＡＴＡＰＩケーブルでプリント板１００上のＡＴＡ／ＡＴＡＰＩコネクタ１６０に接続される。ここから、コンフィグレーションＬＳＩ１３０に配線され、それぞれのメモリカードコネクタ１１０，１２０へ配線される。コンフィグレーションＬＳＩには，ＡＴＡ／ＡＴＡＰＩのマスタ/スレープ設定のピン１５０が用意されており、固定的にマスタあるいはスレーブに設定する。また、この端子をショートプラグ等で設定可能とする仕様も選択できる。
【００４０】
次に、ホストＰＣとＵＳＢ接続する場合には、ホストＰＣは、ＵＳＢケーブルで、プリント板１００上のＵＳＢコネクタ１８０に接続される。ここから，USB-ATA/ATAPI変換ＬＳＩ１４０に配線され、ＡＴＡ／ＡＴＡＰＩ側のマスタ側であるＡＴＡ／ＡＴＡＰＩコネクタ１６０に配線され、後述する外部のストレージ機器（デイスクドライブ）に接続される。
【００４１】
一方、スレーブ側は、コンフィグレーションＬＳＩ１３０に配線され、各種メモリカードへのアクセスが可能となる。USB-ATA/ATAPI変換ＬＳＩ１４０からのマスタ/スレーブの接続は逆にすることも可能で、ホストＰＣから見た場合には，ドライブレターの順位が変わることになる。装置の構成としては、ATA/ATAPIインターフェースを持つ可換型ストレージ機器からプリント板１００上のATA/ATAPIコネクタ１６０へのケーブルで配線され、プリント板１００上のＵＳＢコネクタ１８０に接続されたUSBケーブルからホストＰＣへ接続される。
【００４２】
［デイスクドライブ］
次に、複合型記憶装置のデイスクドライブを説明する。図４は本発明の一実施の形態の複合型記憶装置のデイスクドライブの外観図、図５は、図４の装置の断面図、図６は、図４の装置の回路ブロック図、図７は、図４の装置のプリント基板の回路配置図である。
【００４３】
図４乃至図７は、複合型記憶装置のデイスクドライブとして、光磁気デイスク装置を示す。図４に示すように、光磁気デイスクドライブ３００は、光磁気デイスクが挿入されるスロット２４を備えたドライブ機構２２と、その上に設けられ、後述する制御回路を搭載したプリント基板４０と、プリント基板４０に設けられたコネクタ２３とから構成される。
【００４４】
このプリント基板４０の表面（図で見える面）には、回路部品を実装せず、裏面に全ての回路部品を実装する。即ち、片面実装により、ドライブの薄さを実現する。
【００４５】
このプリント基板４０の裏面に実装される制御回路を、図６で説明する。図６に示すように、マイクロプロセッサ（ＭＰＵ）２は、装置の主制御を行うものである。ランダムアクセスメモリ（ＲＡＭ）３は、ＭＰＵ２が演算処理するために使用されるメモリである。
【００４６】
オプチカルディスクコントローラ（ＯＤＣ）４は、ホストとのインターフェース制御を行い、且つデータのエンコード・デコードを行うものである。デジタルシグナルプロセッサ（ＤＳＰ）５は、光ディスクドライブの光学ヘッド等のサーボ制御を行うものである。制御ロジック回路６は、ＭＰＵ２、ＯＤＣ４、ＤＳＰ５と、光学ヘッドや駆動機構との間で、データの送受信を行うためのタイミングゲートを作成するための論理回路群である。
【００４７】
ＭＰＵ２、ＲＡＭ３、ＯＤＣ４、ＤＳＰ５、制御ロジック回路６は、内部アドレス／データバス線９で接続されている。そして、ＭＰＵ２、ＲＡＭ３、ＯＤＣ４、ＤＳＰ５、制御ロジック回路６、内部アドレス／データバス線９は、ワンチップ上に形成され、且つ制御ＬＳＩ１を構成する。
【００４８】
リードオンリーメモリ（ＲＯＭ）８は、ＭＰＵ２が、実行する制御プログラムを格納するメモリである。ＲＯＭ８は、制御ＬＳＩ１の内部バス９に接続される。ランダムアクセスメモリ（ＲＡＭ）７は、リードデータ・ライトデータのバッファメモリとして使用されるメモリである。ＲＡＭ７は、ＯＤＣ４と外部アドレス／データバス線９−１を介して接続される。
【００４９】
このデジタル回路に加え、アナログ回路が設けられている。アナログ回路は、リード回路１０、ライト回路１２、駆動回路１３、サーボ・ＡＧＣ回路２１等である。
【００５０】
リード回路１０は、光学ヘッドの光ディテクター３０の出力を増幅して、リードデータを、ＯＤＣ４に出力する。ライト回路１２は、光学ヘッドのレーザーダイオード３１を、ＯＤＣ４からのライトデータに応じて、駆動する。これにより、光磁気デイスクにデータを書き込む。
【００５１】
駆動回路１３は、ＤＳＰ５からのサーボ信号に応じて、光学ヘッドの駆動機構３２を駆動する。光学ヘッドの駆動機構３２には、光学ヘッドのフォーカスアクチュエータ、光学ヘッドのトラックアクチュエータ、光学ヘッドの移動モータ等がある。
【００５２】
サーボ・ＡＧＣ回路２１は、光学ヘッドの光ディテクタ−３０の検出出力からフォーカスエラー信号及びトラックエラー信号を作成する。フォーカスエラー信号及びトラックエラー信号は、ＤＳＰ５に出力される。
【００５３】
このように、ＭＰＵ２、ＲＡＭ３、ＯＤＣ４、ＤＳＰ５、制御ロジック回路６、内部アドレス／データバス線９を、制御ＬＳＩ１内に収容している。このため、これら回路の収容面積が減少するので、これら回路の大幅な小型化が可能となる。
【００５４】
又、ＬＳＩ１内に、内部アドレス／データバス線９を設けたため、ＬＳＩ１外部に設けられるアドレス／データバス線の長さを短くできる。これにより、回路基板上のアドレス／データバス線の専有面積を減少できる。
【００５５】
デジタル信号の入出力を行うデジタル回路とバス線９をまとめたので、外部アナログ回路へのノイズの放射を防止することができる。このため、サーボ制御が正確にでき、且つリード動作も安定となる。
【００５６】
更に、Ａ／Ｄ、Ｄ／Ａコンバータを含むＤＳＰ５は、デジタル／アナログ混合回路である。しかし、ＤＳＰ５もバス線に接続されているので、ＤＳＰ５も一体化している。このため、より小型となる。しかもノイズの放射も低減できる。
【００５７】
ここで、ＲＯＭ８及びＲＡＭ７を、制御ＬＳＩ１内に収容することもできる。しかし、この実施の形態では、ＲＡＭ７は、データバッファの役目を果たすため、ＯＤＣ４との接続のための外部バス９−１が、内部アドレス／データバス線９とは異なる。又、バッファサイズの変更の要求も考慮する必要がある。このため、ＲＡＭ７を、制御ＬＳＩ１内に収容していない。
【００５８】
又、ＲＯＭ８は、制御プログラムを格納する。このため、ＲＯＭ８単体で、制御プログラムを書き込めるようにした方が、便利である。又、制御プログラムのバージョンアップのために、制御プログラムを書き換えることもある。この場合にも、ＲＯＭ８単体で、制御プログラムを書き換えることができる方が、便利である。このため、ＲＯＭ８を、制御ＬＳＩ１内に収容していない。
【００５９】
勿論、ＲＯＭ８及び／又はＲＡＭ７を、ＬＳＩ１内に収容することもできる。このようにすると、より小型化が可能となる。
【００６０】
図５の断面図により、光ディスクドライブ機構２２を説明する。ドライブ機構２２は、スピンドルモータ３５と、光学ヘッド２０とを有する。スピンドルモータ３５は、スロット２４から挿入されたカートリッジケース５０内の光ディスク５１を回転するものである。
【００６１】
光学ヘッド２０は、固定部２０−１と可動部２０−２とを有する。固定部２０−１には、レーザーダイオード３１と、光ディテクタとが設けられ、装置ベースに固定されている。
【００６２】
可動部２０−２は、ボイスコイルモータにより、光ディスク５１のトラック横断方向に、移動される。可動部２０−２は、対物レンズ、フォーカスアクチュエータ、トラックアクチュエータ、レンズ位置検出器が設けられている。
【００６３】
この固定部２０−１の上に、カートリッジホルダー５３が取り付けられる。カートリッジホルダー５３は、挿入されるカートリッジケース５０を保持するものである。カートリッジホルダー５３の上面の中央には、バイアス磁界印加用コイル３７が設けられている。
【００６４】
図７のプリント基板４０への回路配置図により、更に詳細に説明する。図７に示すように、制御ＬＳＩ１は、図６に示したように、ＭＰＵ２、ＯＤＣ４、ＤＳＰ５、制御ロジック回路６、ＳＲＡＭ３とを、ワンチップに形成したものである。
【００６５】
そして、このワンチップＬＳＩ１に、３つのクロック源（水晶発振器）１８が接続されている。クロック源１８は、システムクロックを発生するクロック源と、媒体タイプ１用（２３０Ｍ／１２８Ｍ媒体用）リファレンスクロックを発生するクロック源と、媒体タイプ２用（６４０Ｍ／５４０Ｍ媒体用）リファレンスクロックを発生するクロック源とを有する。ＲＡＭ７は、汎用の４メガのＤＲＡＭで構成されている。ＲＯＭ８は、汎用の４メガのＦＬＡＳＨＲＯＭで構成されている。
【００６６】
図５の光学ヘッド２０の固定部２０−１には、図６に示したライトＬＳＩ回路１２と、プリアンプ・サーボＡＧＣ回路２１とが設けられている。ライトＬＳＩ回路１２は、固定部２０−１のレーザーダイオード（発光素子）３１のリード／ライト発光制御を行う。そして、ライトＬＳＩ回路１２は、制御ＬＳＩ１の制御ロジック回路６に接続され、ＭＰＵ１の指示によりレーザーダイオード３１をリード／ライト発光制御する。
【００６７】
プリアンプ・サーボＡＧＣ回路２１は、光ディテクター３０の検出電流を電圧に変換した後、再生信号、フォーカスエラー信号及びトラックエラー信号を作成するものである。プリアンプ・サーボＡＧＣ回路２１は、再生信号の作成回路、フォーカスエラー信号の作成回路、トラックエラー信号の作成回路等で構成されている。
【００６８】
リード回路（ＬＳＩ）１０は、プリアンプ・ＡＧＣ回路２１の再生信号（リード信号）の波形の生成を行い、パルス化されたリードデータをＯＤＣ４に出力する。リードＬＳＩ１０は、波形生成回路で構成されている。
【００６９】
アナログＬＳＩ回路１４は、装置内で使用される各種のアナログ回路を集積化したものである。アナログＬＳＩ回路１４は、フォーカスエラー信号や、トラックエラー信号のフィルタリング、増幅等を行う。
【００７０】
図５の光ディスクドライブ機構２２には、光学ヘッド２０の対物レンズ位置を検出するためのレンズ位置検出回路が設けられている。ＡＧＣアンプ１１は、検出回路３３のセンサ信号の電流／電圧変換を行うための回路である。
【００７１】
又、光ディスクドライブの機構２２のフォーカスアクチュエータは、光学ヘッド２０の対物レンズをフォ−カス方向に駆動して、光ビームのフォーカス位置を調整する。トラックアクチュエータは、光学ヘッド２０の対物レンズをトラック横断方向に駆動して、光ビームのトラック位置を調整する。ボイスコイルモータは、光学ヘッド２０を、光ディスクのトラックを横断する方向に移動する。
【００７２】
図７に戻り、ＤＳＰ５は、アナログＬＳＩ回路１４からのフォーカスエラー信号とトラックエラー信号と、ＡＧＣアンプ１１からのレンズ位置検出信号に応じて、各種のサーボ制御処理を行う。即ち、ＤＳＰ５は、フォーカスサーボ制御、トラックサーボ制御及びシーク制御を行う。
【００７３】
ＤＳＰ５は、フォーカスエラー信号とトラックエラー信号とレンズ位置検出信号とをアナログ／デジタル変換するＡ／Ｄコンバータ群を有する。そして、ＤＳＰ５は、これらデジタル変換された信号に基づいて、サーボ制御値（フォーカスサーボ制御値、トラックサーボ制御値、シークサーボ制御値）を演算する。
【００７４】
ＤＳＰ５は、各サーボ制御値をアナログのサーボ制御量に変換するＤ／Ａコンバータ群を有する。ＤＳＰ５は、サーボ制御のための駆動回路１３−１、１３−４に制御量を出力する。
【００７５】
この駆動回路１３−１は、フォーカスアクチュエータ及びトラックアクチュエータを駆動するためのフォーカス／トラックドライバー回路である。フォーカス／トラックドライバー回路は、周知の回路で構成されている。即ち、フォーカス／トラックドライバー回路は、それぞれ独立した２チャンネルのＨ型ブリッジ回路ＩＣから構成される。
【００７６】
このフォーカス／トラックドライバー回路１３−１には、駆動電流検出用のオペアンプ１３−３と、駆動電流値設定用のコンパレータ１３−２とが接続されている。又、駆動回路１３−４は、ボイスコイルモータを駆動するためのＶＣＭドライバー回路である。ＶＣＭドライバー回路１３−４は、汎用のフルブリッジ回路で構成されている。
【００７７】
更に、エジェクトドライバー回路１５は、制御ロジック回路６に接続され、ＭＰＵ２の指示に応じて、図４のドライブ機構２２のエジェクトモータ３６を駆動する。スピンドルドライバー回路１３−５は、制御ロジック回路６に接続され、ＭＰＵ２の指示に応じて、スピンドルモータ３５を駆動する。スピンドルドライバー回路１３−５は、３相のセンサレスモータドライバで構成される。
【００７８】
バイアスドライバー回路１６は、制御ロジック回路６に接続され、ＭＰＵ２の指示に応じて、図５のバイアスコイル３７を駆動する。バイアスドライバー回路１６は、Ｈ型ブリッジ回路で構成される。ＤＣ−ＤＣコンバータ１９は、５ボルト電圧を、３．３ボルトに変換して、電源を供給する。
【００７９】
この制御回路の動作は、周知のように、ＤＳＰ５が、アナログＬＳＩ回路１４のフォーカスエラー信号とトラックエラー信号をデジタル信号に変換した後、この信号に応じて、フォーカスサーボ制御及びトラックサーボ制御を行う。即ち、ＤＳＰ５は、フォーカス／トラック駆動回路１３−１に制御量を出力して、光学ヘッド２０のフォーカスアクチュエータ、トラックアクチュエータを駆動する。
【００８０】
リード／ライト命令は、外部のコンピュータからＯＤＣ４を介してＭＰＵ２に与えられる。ＭＰＵ２は、指定された光ディスクのトラック位置に光学ヘッドを位置付けるため、ＤＳＰ５に、移動距離を指示する。ＤＳＰ５は、ＶＣＭドライバー回路１３−４を介して、ドライブ２２のボイスコイルモータを駆動する。ＤＳＰ５は、アナログＬＳＩ回路１４のトラックエラー信号により、光学ヘッドの位置を検出しながら、ボイスコイルモータを駆動して、光学ヘッドを指定トラックへ位置付ける。
【００８１】
ＯＤＣ４で受信されたライトデータは、ＤＲＡＭ７に格納された後、ライトＬＳＩ１２に出力され、光学ヘッド２２のレーザーダイオード３１が駆動される。これにより、光ディスクに書き込みが行われる。
【００８２】
又、リード命令を受けた時は、光学ヘッド２０の光ディテクタ３０の検出信号からプリアンプ・サーボＡＧＣ回路２１が再生信号を作成する。再生信号は、リード回路１０で、パルス化され、リードデータが得られる。リードデータは、リードＬＳＩ１０からＯＤＣ４に出力された後、ＤＲＡＭ７に格納される。ＤＲＡＭ７に格納されたリードデータは、ＯＤＣ４から外部に出力される。
【００８３】
図７に示すように、回路基板４０の中央に、制御ＬＳＩ１が設けられる。この制御ＬＳＩ１を囲むように、ＲＯＭ８、ＲＡＭ７、アナログＬＳＩ回路１４、リードＬＳＩ回路１０が設けられている。ＡＧＣ回路１１、ドライバー回路１３−１、１３−４、１３−５、１６、アンプ１３−３、コンパレータ１３−２は、その下に設けられている。
【００８４】
図７の回路基板４０の反対面には、部品が実装されていない。又、２３は、ＡＴＡ、即ちＩＤＥ（Integrated Device Electronic）インターフェースコネクタ、２４−１〜２４−５は、光ディスクドライブとの接続のためのコネクタである。
【００８５】
図５に戻り、回路基板４０の上面には、部品が搭載されていない。回路基板４０の下面に、全ての部品が搭載されている。そして、回路基板４０は、下面を、光ディスクドライブ２２に対向させて、光ディスクドライブ２２に取り付けられる。このように、回路基板４０の上面に、部品を搭載しないで、且つ部品を搭載した回路基板４０を光ディスクドライブ機構２２に密着して設けたので、回路基板４０を含めた光ディスク装置の厚みを、より小さくすることができる。従って、例えば、厚さ約１７ミリメートルの光ディスクドライブを実現できる。
【００８６】
［複合型記憶装置］
図８は、本発明の一実施の形態の複合型記憶装置の正面図、図９は、その断面図、図１０は、フロント側から見た斜視図、図１１は、その分解斜視図、図１２は、バック側から見た斜視図である。
【００８７】
図８及び図９に示すように、図１乃至図３のように構成したプリント板１００を、回路実装面を上にして、図４乃至図７の薄型の可換型ストレージ機器３００に上乗せし、前面に、パネル４００を設けて、複合型の装置として構成する。図８の前面パネルでは、独立したコンパクトフラッシュ(CF)カードのスロット１１０と、メモリステイック(MS)、スマートメディア(SM)、セキュアデジタル(SD)、マルチメディアカード(MMC)の4種のカードに対応したコネクタ１２０の両方を搭載した例を示す。尚、各種メモリカードの接続の可否は、コンフィグレーションＬＳＩ１３０の仕様による。
【００８８】
更に、詳細に説明する。図１０は、図８及び図９の複合型記憶装置のフロント側から見た斜視図であり、図１１は、その分解斜視図である。図１２は、図８及び図９の複合型記憶装置のバック側から見た斜視図である。
【００８９】
このように、片面実装したカード用プリント板１００と、片面実装した可換型ストレージ装置３００とを積層することにより、１インチハイト（＝２５．４ｍｍ，３．５型ストレージフォームファクター）以下の薄い複合型記憶装置を実現できる。又、カード用プリント板１００は、これら回路を搭載しても、ストレージ装置３００の奥行きを越えない程度に奥行きに設定でき、複合型記憶装置の高さばかりでなく、奥行き、幅も、大型化を防止できる。
【００９０】
このため、タワー型ＰＣ内蔵用には、内部接続が容易なATA/ATAPIインターフェースとし、３．５型のフォームファクタに、MO等の可換型ストレージ機器３００とメモリカードのリーダライタの両方１００を搭載でき、これにより、コンパクトで簡単に、ＰＣに内蔵することが可能になる。
【００９１】
また、外付け型としては、ＵＳＢインターフェース等のシリアル系のインターフェースを採用し、小型の外観で可換型ストレージ機器３００とメモリカードのリーダライタの両方１００が搭載された商品を構成できる。
【００９２】
さらに、上記のATA/ATAPIインターフェースのプリント基板とUSBインターフェース等のシリアル系のインターフェースを持つプリント基板を共有にすることにより、３．５型ストレージフォームファクターの複合型記憶装置を容易に実現できる。
【００９３】
又、この例とは逆に、カード用プリント板１００を、回路実装面を下にして、可換型ストレージ装置３００に積層できる。この例のように、カード用プリント板１００を、回路実装面を上にして、可換型ストレージ装置３００に積層する場合には、マスタ／スレーブ設定ピン１５０を表面（上面）に露出でき、設定が容易となる。又、プリント板１００と可換型ストレージ装置３００の基板４０との間にショート防止用レジスト膜や、フィルムを設けることにより、密着した形態が可能であり、より装置を薄くできる。更に、カード用プリント板１００を、回路実装面を上にして、可換型ストレージ装置３００に積層する場合には、相互の回路に距離を持たせることができ、回路間でのノイズや発熱の影響を低減できる。
【００９４】
図１３は、図８乃至図１２の構成の複合型記憶装置を、ＵＳＢインターフェースで使用例を示す図である。ホストＰＣからはUSBケーブル２００で、カード用プリント板１００上のＵＳＢコネクタ１８０に接続される。ここから、 USB-ATA/ATAPI変換ＬＳＩ１４０に接続され、ATA/ATAPI側のマスタ側からは、ATA/ATAPIコネクタ１６０に接続され、ＡＴＡ／ＡＴＡＰＩコネクタ２０４により、ストレージ機器３００のＡＴＡ／ＡＴＡＰＩコネクタ２３に接続される。
【００９５】
一方、スレーブ側は、コンフィグレーションＬＳＩ１３０に接続され、パラレルバス１７２及びシリアルライン１７４より、各種メモリカードのコネクタ１１０，１２０に接続される。従って、各種メモリカードへのアクセスが可能となる。
【００９６】
USB-ATA/ATAPI変換ＬＳＩ１４０からのマスタ/スレーブの接続は、逆にすることも可能で、ホストＰＣから見た場合には、ドライブレターの順位が変わる ことになる。装置の構成としては、ATA/ATAPIインターフェースを持つ可換型ストレージ機器３００からプリント板１００上のATA/ATAPIコネクタ１６０へのケーブル２０４で配線され、プリント板１００上のＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換器１４０を介しＵＳＢコネクタ１８０に接続されたＵＳＢケーブル２００からホストＰＣへ接続される。
【００９７】
次に、ホストＰＣと、ＡＴＡ／ＡＴＡＰＩ接続する場合には、ホストＰＣは、図１５に示すＡＴＡ／ＡＴＡＰＩケーブル２１０で、プリント板１００上のＡＴＡ／ＡＴＡＰＩコネクタ１６０に接続される。ここから、コンフィグレーションＬＳＩ１３０に配線され、それぞれのメモリカードコネクタ１１０，１２０へ配線される。コンフィグレーションＬＳＩには，ＡＴＡ／ＡＴＡＰＩのマスタ/スレープ設定のピン１５０が用意されており、固定的にマスタあるいはスレーブに設定する。また、この端子をショートプラグ等で設定可能とする仕様も選択できる。
【００９８】
更に、図１５に示すようなＡＴＡ／ＡＴＡＰＩケーブル２１０のコネクタ２１６で、可換型ストレージ機器３００のプリント基板４０のコネクタ２３に接続する。
【００９９】
このように、メモリカード基板（インターフェース基板）１００を、図１乃至図３のように構成する事で、ATA/ATAPIインターフェースを有する複合型の装置と、USB-ATA/ATAPI変換ＬＳＩ１４０のような搭載されたＬＳＩによって決まるインターフェースを持つ装置との複合型の装置が共用可能となる。共用はプリント板レベル、装置完成レベルのどちらでも可能である。
【０１００】
尚、図１５のＡＴＡ／ＡＴＡＰＩケーブル２１０は、ホスト側コネクタ２１２、電源コネクタ２０６と、接続ケーブル２１８と、プリント基板用コネクタ２１４と、接続ケーブル２２０と、ストレージ機器用コネクタ２１６とで構成される。
【０１０１】
［他の実施の形態］
前述の実施の形態では、図３のような光磁気デイスクドライブで、可換型ストレージ装置を説明したが、これ以外の構成の可換型ストレージ装置、例えば、磁気デイスクドライブ、光デイスクドライブ、光磁気デイスクドライブ等や、可換型でない光デイスクドライブや光磁気デイスクドライブや磁気デイスクドライブを利用できる。
【０１０２】
又、インターフェースを、ＵＳＢ，ＡＴＡ／ＡＴＡＰＩ，メモリカードで説明したが、ＩＥＥＥ１３９４，ＳＣＳＩ等の他のインターフェースを適用でき、インターフェースの数も２種類に限らず、３種類以上であっても良い。更に、メモリカードも、他の形式のメモリカードを使用できる。
【０１０３】
以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。
【０１０４】
（付記１）メモリカード機器と可換型ストレージ機器とを備えた複合型記憶装置において、第１のインターフェースを有する可換型ストレージ機器と、第１及び第２のインターフェースを有するカード用基板とを有し、前記カード用基板は、前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続されたコネクタと、前記インターフェース回路に接続された前記メモリカード機器を有することを特徴とする複合型記憶装置。
【０１０５】
（付記２）前記メモリカード機器は、メモリカードのコネクタと、前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成されたことを特徴とする付記１の複合型記憶装置。
【０１０６】
（付記３）前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成されたことを特徴とする付記２の複合型記憶装置。
【０１０７】
（付記４）前記第２のインターフェースで外部接続する時は、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けたことを特徴とする付記１の複合型記憶装置。
【０１０８】
（付記５）前記第１のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けたことを特徴とする付記１の複合型記憶装置。
【０１０９】
（付記６）前記メモリカードと前記可換型ストレージ機器とのマスタ／スレーブを設定する設定手段を、前記カード用基板に設けたことを特徴とする付記２の複合型記憶装置。
【０１１０】
（付記７）前記カード用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実装したことを特徴とする付記１の複合型記憶装置。
【０１１１】
（付記８）前記可換型ストレージ機器は、デイスクドライブで構成されたことを特徴とする付記１の複合型記憶装置。
【０１１２】
（付記９）前記デイスクドライブは、デイスクドライブ機構と、前記デイスクドライブ機構を制御する回路を搭載したドライブ用基板とを有することを特徴とする付記８の複合型記憶装置。
【０１１３】
（付記１０）前記第１のインターフェースが、パラレルインターフェースであり、前記第２のインターフェースが、シリアルインターフェースであることを特徴とする付記１の複合型記憶装置。
【０１１４】
（付記１１）前記第１のインターフェースが、ＡＴＡ／ＡＴＡＰＩインターフェースであり、前記第２のインターフェースが、ＵＳＢインターフェースであることを特徴とする付記１０の複合型記憶装置。
【０１１５】
（付記１２）第１及び第２のインターフェースを有するカード用基板において、前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続され、前記第１のインターフェースで外部と接続するためのコネクタと、前記インターフェース回路と前記コネクタに接続された前記メモリカード機器を有することを特徴とするカード用基板。
【０１１６】
（付記１３）前記メモリカード機器は、メモリカードのコネクタと、前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成されたことを特徴とする付記１２のカード用基板。
【０１１７】
（付記１４）前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成されたことを特徴とする付記１３のカード用基板。
【０１１８】
（付記１５）前記第２のインターフェースで外部接続する時は、前記カード用基板のコネクタと可換型ストレージ機器とのコネクタとをケーブル接続することを特徴とする付記１２のカード用基板。
【０１１９】
（付記１６）前記第１のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタとをケーブル接続するたことを特徴とする付記１２のカード用基板。
【０１２０】
（付記１７）前記メモリカードと前記外部の可換型ストレージ機器とのマスタ／スレーブを設定する設定手段を、更に設けたことを特徴とする付記１３のカード用基板。
【０１２１】
（付記１８）前記カード用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実装したことを特徴とする付記１２のカード用基板。
【０１２２】
（付記１９）前記第１のインターフェースが、パラレルインターフェースであり、前記第２のインターフェースが、シリアルインターフェースであることを特徴とする付記１２のカード用基板。
【０１２３】
（付記２０）前記第１のインターフェースが、ＡＴＡ／ＡＴＡＰＩインターフェースであり、前記第２のインターフェースが、ＵＳＢインターフェースであることを特徴とする付記１９のカード用基板。
【０１２４】
【発明の効果】
このように、本発明では、カード用基板に、第２のインターフェースと第１のインターフェースとのインターフェース変換回路と、第１のインターフェースのコネクタと、第２のインターフェースのコネクタと、メモリカード機器を設けたので、単一のインターフェースを有するメモリカードとデイスクドライブを、複数のインターフェースで対応する複合型記憶装置を容易に実現できる。
【図面の簡単な説明】
【図１】本発明の複合型記憶装置の一実施の形態のカード用基板の構成図である。
【図２】図１のコンフィグレーション用ＬＳＩのブロック図である。
【図３】図１のカード用基板の斜視図である。
【図４】本発明の複合型記憶装置の一実施の形態の可換型ストレージ機器の外観図である。
【図５】図４の可換型ストレージ機器の断面図である。
【図６】図４の可換型ストレージ機器の制御ブロック図である。
【図７】図５の可換型ストレージ機器のプリント基板の回路実装図である。
【図８】本発明の一実施の形態の複合型記憶装置の正面図である。
【図９】図９の複合型記憶装置の断面図である。
【図１０】図９の複合型記憶装置のフロント側から見た斜視図である。
【図１１】図１０の複合型記憶装置の分解斜視図である。
【図１２】図９の複合型記憶装置のバック側から見た斜視図である。
【図１３】図８乃至図１２の複合型記憶装置のＵＳＢインターフェース接続時の説明図である。
【図１４】図８乃至図１２の複合型記憶装置のＡＴＡ／ＡＴＡＰＩインターフェース接続時の説明図である。
【図１５】図１４の接続ケーブルの構成図である。
【符号の説明】
１００ カード用基板
１１０、１２０ カード用コネクタ（スロット）
１４０ ＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換回路
１３０ コンフィグレーションＬＳＩ
１５０ マスタ／スレーブ設定ジャック
１６０ ＡＴＡ／ＡＴＡＰＩコネクタ
１７０，１７２ パラレルバス
１７４ シリアルライン
１８０ ＵＳＢコネクタ
２００ 前面パネル
３００ 可換型ストレージ装置（ＭＯドライブ）
２２ ドライブ機構
２４ ＭＯスロット
２３ ＡＴＡ／ＡＴＡＰＩコネクタ
４０ ドライブ基板
【発明の属する技術分野】
本発明は、種類の異なる複数の記憶装置を搭載した複合型記憶装置及びそのカード用基板に関し、特に、デイスクドライブとメモリカードとを搭載した複合型記憶装置及びそのカード用基板に関する。
【０００２】
【従来の技術】
磁気デイスク、光磁気デイスク、光デイスク等の記憶媒体を利用したデイスクドライブは、大容量記憶が可能であるが、比較的サイズが大きい。一方、半導体メモリを利用したメモリカードは、比較的サイズが小さいが、記憶容量が小さく、小型機器に適している。
【０００３】
近年のデジタル処理技術の発展に伴い、デジタルカメラやデジタルビデオカメラ等の携帯機器が、普及しており、これらの携帯機器では、コンパクトフラッシュ（ＣＦ）カード、メモリステイック（ＭＳ）カード、スマートメデイア（ＳＭ）カード，セキュアデジタル（ＳＤ）カード、マルチメデイアカード（ＭＭＣ）等のメモリカードが利用されている。
【０００４】
このようなメモリカードの記憶内容を、パーソナルコンピュータで編集処理し、且つ大容量のデイスクドライブに記憶し、メモリカードを再利用するという使用形態が好適である。このため、メモリカードリーダ／ライタとデイスクドライブ（ＭＯドライブ）とを１台の装置に組み込んだ複合型記憶装置が提案されている（例えば、特許文献１）。
【０００５】
この複合型記憶装置の具体的構成として、デイスクドライブの基板に、メモリカード用コネクタ、メモリカードコントローラ等を搭載し、ホストとのインターフェースを１種類に限っていた（例えば、特許文献２，３参照）。
【０００６】
【特許文献１】
特開２０００−３５８２０７号公報
【０００７】
【特許文献２】
特開２００２−２８８９６４号公報（図１参照）
【０００８】
【特許文献３】
特開２００１−２２８９９号公報（図２、図７参照）
【０００９】
【発明が解決しようとする課題】
即ち、従来技術では、メモリカード、デイスクドライブのインターフェースが、１種類（例えば、ＡＴＡ（ＡＴ Ａｔｔａｃｈｅｄ）／ＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｅｄ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）又はＵＳＢ（Ｕｎｉｖｅｒａｓａｌ Ｓｅｒｉａｌ Ｂｕｓ））であるため、１種類のホストインターフェースに対応するものであった。
【００１０】
しかしながら、汎用のパーソナルコンピュータ等では、種々のインターフェース（ＵＳＢ等のシリアルインターフェースや、ＡＴＡ／ＡＴＡＰＩ等のパラレルインターフェース）が存在し、且つメモリカードも、種々のインターフェース（ＣＦカード等のパラレルインターフェース、ＭＳ／ＳＭ／ＳＤ／ＭＭＣ等のシリアルインターフェース）が存在する。
【００１１】
従来技術では、このような種々のインターフェースに、メモリカードとデイスクドライブとの複合型記憶装置１台で対応することは、困難である。又、個々のデイスクドライブやメモリカードに複数のインターフェースを搭載し、複合型記憶装置を構成することは、単一のインターフェースを持つデイスクドライブやメモリカードを、このために設計、生産する必要があり、コストアップの原因となる。
【００１２】
しかも、複合型記憶装置の大きさを大型化する必要があり、例えば、１インチハイト（３．５型ストレージフォームファクター）内に収めることが難しく、パーソナルコンピュータやデジタルカメラ、ＤＶＤレコーダ等への内蔵が困難となる。
【００１３】
従って、本発明の目的は、単一のインターフェースのメモリカードとデイスクドライブとを組み合わせても、複数のホストインターフェースに対応するための複合型記憶装置及びそのメモリカード用基板を提供することにある。
【００１４】
又、本発明の他の目的は、メモリカードとデイスクドライブとを組み合わせても、装置を小型化して、複数のホストインターフェースに対応するための複合型記憶装置及びそのメモリカード用基板を提供することにある。
【００１５】
更に、本発明の他の目的は、複数のインターフェースのメモリカードとデイスクドライブとを組み合わせても、小型化して、複数のホストインターフェースに対応するための複合型記憶装置及びそのメモリカード用基板を提供することにある。
【００１６】
【課題を解決するための手段】
この目的の達成のため、本発明のメモリカード機器とデイスクドライブとを備えた複合型記憶装置は、第１のインターフェースを有するデイスクドライブと、第１及び第２のインターフェースを有するカード用基板とを有し、前記カード用基板は、前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続された前記第２のインターフェース用コネクタと、前記インターフェース回路に接続され、メモリカードのコネクタと、前記メモリカードのコネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成された前記メモリカード機器と、前記インターフェース変換回路と前記メモリカード制御回路との接続線に接続され、前記第１のインターフェースのための第１のインターフェース用コネクタとを有し、前記デイスクドライブは、前記第２のインターフェースで外部と接続する時は、前記カード基板の前記第１のインターフェース用コネクタと接続するための第１のインターフェース用コネクタを有し、前記第１のインターフェースで外部と、前記メモリカード機器と前記デイスクドライブを接続する時は、前記カード基板の前記第１のインターフェース用コネクタと、前記デイスクドライブの第１のインターフェース用コネクタとの各々を、前記外部と接続する。
【００１７】
又、本発明の第１及び第２のインターフェースを有するカード用基板は、前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続され、前記第２のインターフェースで外部と接続するための第２のインターフェース用コネクタと、メモリカードのコネクタと、前記インターフェース変換回路と前記メモリカードのコネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成された前記メモリカード機器と、前記インターフェース変換回路と前記メモリカード制御回路との接続線に接続され、前記第１のインターフェースで外部と接続する時に、デイスクドライブの第１のインターフェース用コネクタと接続するための前記第１のインターフェースのための第１のインターフェース用コネクタとを有する。
【００１８】
本発明では、カード用基板に、第２のインターフェースと第１のインターフェースとのインターフェース変換回路と、第１のインターフェースのコネクタと、メモリカード機器を設けたので、単一のインターフェースを有するメモリカードとストレージ機器を、複数のインターフェースで対応する複合型記憶装置を容易に実現できる。しかも、カード用基板に複数のインターフェースの機能を持たせたので、１つのインターフェースで使用する場合でも、同一のカード用基板を使用することで、大量生産によるコスト低下を期待できる。しかも、単一のインターフェースを持つ複合型記憶装置に対し、カード用基板の交換で、複数のインターフェースを持つ複合型記憶装置に変更できる。
【００２０】
又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成される。
【００２１】
これにより、複数のインターフェースで対応する複合型記憶装置を、マルチカード対応に容易に実現できる。
【００２２】
又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記第２のインターフェースで外部接続する時は、前記カード用基板のコネクタと前記ストレージ機器とのコネクタとを接続するケーブルを更に設けた。これにより、容易に外部と第２のインターフェースで通信できる。
【００２３】
又、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記第１のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタと前記ストレージ機器とのコネクタとを接続するケーブルを更に設けた。これにより、容易に外部と第１のインターフェースで通信できる。
【００２４】
更に、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記メモリカードと前記ストレージ機器とのマスタ／スレーブを設定する設定手段を、前記カード用基板に設けた。これにより、メモリカードとストレージ機器との、マスタ／スレーブを容易に実現できる。
【００２５】
更に、本発明の複合型記憶装置又はカード用基板は、好ましくは、前記カード用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実装する。これにより、ストレージ機器と複合しても、薄い複合型記憶装置を実現できる。
【００２６】
更に、本発明の複合型記憶装置では、好ましくは、前記ストレージ機器は、デイスクドライブで構成されたことにより、大容量のストレージ機器を使用できる。
【００２７】
更に、本発明の複合型記憶装置では、好ましくは、前記デイスクドライブは、デイスクドライブ機構と、前記デイスクドライブ機構を制御する回路を搭載したドライブ用基板とを有することにより、容易に、カード用基板との接続が可能となる。
【００２８】
更に、本発明の複合型記憶装置又はカード用基板では、好ましくは、前記第１のインターフェースが、パラレルインターフェースであり、前記第２のインターフェースが、シリアルインターフェースである。
【００２９】
更に、本発明の複合型記憶装置又はカード用基板では、好ましくは、前記第１のインターフェースが、ＡＴＡ／ＡＴＡＰＩインターフェースであり、前記第２のインターフェースが、ＵＳＢインターフェースである。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を、メモリカード用基板、デイスクドライブ、複合型記憶装置、他の実施の形態の順で説明する。
【００３１】
［メモリカード用基板］
図１は、本発明の一実施の形態の複合型記憶装置のメモリカード用基板の上面図、図２は、そのコンフィギュレーションＬＳＩ回路、図３は、その斜視図である。
【００３２】
図１及び図３に示すように、プリント板１００上には、パーソナルコンピュータ（図示せず）とＡＴＡ／ＡＴＡＰＩケーブル（後述する）と接続するためのＡＴＡ／ＡＴＡＰＩコネクタ１６０，１６０−１と，ＡＴＡ／ＡＴＡＰＩインターフェースをコンフィグレーションするＬＳＩ１３０と、コンフィグレーションＬＳＩ１３０とＡＴＡ／ＡＴＡＩＰコネクタ１６０との間でマスタ／スレーブを設定するショートプラグ１５０と、コンパクトフラッシュ（ＣＦ）カードのスロットにつながるＣＦ用コネクタ１１０と、メモリステイック（ＭＳ）、スマートメディア（ＳＭ）、セキュアデジタル（ＳＤ）カード、マルチメディアカード（ＭＭＣ）の４種のカードに対応したコネクタ１２０とを搭載される。
【００３３】
更に、プリント板１００上には、パーソナルコンピュータのＵＳＢシリアルラインと接続するためのＵＳＢコネクタ１８０、外部からＤＣ電圧が供給されるＤＣジャック（５Ｖ）１９２、電源スイッチ１９０、ＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換ＬＳＩ１４０が搭載される。
【００３４】
ＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換ＬＳＩ１４０は、ＡＴＡ（ＩＤＥ）／ＡＴＡＰＩバス１７０により、ＡＴＡ／ＡＴＡＰＩコネクタ１６０と、コンフィグレーションＬＳＩ１３０とに接続される。コンフィグレーションＬＳＩ１３０は、各メモリカードのシリアルライン１７４を介しＭＳ／ＳＭ／ＳＤ／ＭＭＣコネクタ１２０と接続され、パラレルバス（ＣＦバス）１７２を介しＣＦコネクタ１１０と接続される。
【００３５】
ＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換ＬＳＩ１４０は、図３に示すように、変換プロトコルを格納する第１のメモリ１４０−１と、シリアルーパラレル変換のため、データを一時格納する第２のメモリ１４０−２とに接続され、ＬＳＩ１４０に内蔵するＣＰＵにより、ＵＳＢ−ＡＴＡ変換又はＵＳＢ／ＡＴＡＰＩ変換を行う。
【００３６】
コンフィグレーションＬＳＩ１３０は、図２に示すように、１つのＡＴＡインターフェースに、複数のインターフェースを接続するブリッジ回路であり、図１のＩＤＥ（ＡＴＡ）バス１７０とＡＴＡ／ＡＴＡＰＩインターフェース制御するＡＴＡ／ＡＴＡＰＩ制御ブロック１３２と、ＡＴＡ／ＡＴＡＰＩインターフェースと他のインターフェースとのデータバッファを構成するＦＩＦＯメモリ１３３と、ブリッジ制御するためのＣＰＵ１３４と、ＦＩＦＯメモリ１３３のデータをＤＭＡ（Direct Memory Access）転送するＤＭＡ回路１３５とを有する。
【００３７】
ＣＰＵ１３４のＣＰＵバス１３１に、メモリーステイック（ＭＳ）とのインターフェースを行うメモリーステイックインターフェース回路１３６と、ＳＤメモリカードとマルチメデイアカードとのインターフェースを行うＳＤメモリインターフェース回路１３７と、スマートメデイアとのインターフェースを行うＳＭインターフェース回路１３８と，ＣＦカードとのインターフェースを行うＣＦカードインターフェース回路１３９とを有する。
【００３８】
このコンフィグレーションＬＳＩ１３０は、ＡＴＡ／ＡＴＡＰＩインターフェースと、ＭＳインターフェース、ＳＤメモリインターフェース、ＳＭインターフェース、ＣＦカードインターフェースとの橋渡しを行う、所謂ＡＴＡ／ＡＴＡＰＩブリッジ回路である。そして、このコンフィグレーションＬＳＩ１３０は、図３に示すように、ＣＰＵ１３４のプログラム、パラメータを格納するメモリ１３０−１に接続している。
【００３９】
尚、図３の１９６は、コンデンサを示す。この基板１００の動作を簡単に説明する。ホストＰＣ（Personal Computer)等のホストコントローラと、ＡＴＡ／ＡＴＡＰＩ接続する場合には、ホストＰＣは、ＡＴＡ／ＡＴＡＰＩケーブルでプリント板１００上のＡＴＡ／ＡＴＡＰＩコネクタ１６０に接続される。ここから、コンフィグレーションＬＳＩ１３０に配線され、それぞれのメモリカードコネクタ１１０，１２０へ配線される。コンフィグレーションＬＳＩには，ＡＴＡ／ＡＴＡＰＩのマスタ/スレープ設定のピン１５０が用意されており、固定的にマスタあるいはスレーブに設定する。また、この端子をショートプラグ等で設定可能とする仕様も選択できる。
【００４０】
次に、ホストＰＣとＵＳＢ接続する場合には、ホストＰＣは、ＵＳＢケーブルで、プリント板１００上のＵＳＢコネクタ１８０に接続される。ここから，USB-ATA/ATAPI変換ＬＳＩ１４０に配線され、ＡＴＡ／ＡＴＡＰＩ側のマスタ側であるＡＴＡ／ＡＴＡＰＩコネクタ１６０に配線され、後述する外部のストレージ機器（デイスクドライブ）に接続される。
【００４１】
一方、スレーブ側は、コンフィグレーションＬＳＩ１３０に配線され、各種メモリカードへのアクセスが可能となる。USB-ATA/ATAPI変換ＬＳＩ１４０からのマスタ/スレーブの接続は逆にすることも可能で、ホストＰＣから見た場合には，ドライブレターの順位が変わることになる。装置の構成としては、ATA/ATAPIインターフェースを持つ可換型ストレージ機器からプリント板１００上のATA/ATAPIコネクタ１６０へのケーブルで配線され、プリント板１００上のＵＳＢコネクタ１８０に接続されたUSBケーブルからホストＰＣへ接続される。
【００４２】
［デイスクドライブ］
次に、複合型記憶装置のデイスクドライブを説明する。図４は本発明の一実施の形態の複合型記憶装置のデイスクドライブの外観図、図５は、図４の装置の断面図、図６は、図４の装置の回路ブロック図、図７は、図４の装置のプリント基板の回路配置図である。
【００４３】
図４乃至図７は、複合型記憶装置のデイスクドライブとして、光磁気デイスク装置を示す。図４に示すように、光磁気デイスクドライブ３００は、光磁気デイスクが挿入されるスロット２４を備えたドライブ機構２２と、その上に設けられ、後述する制御回路を搭載したプリント基板４０と、プリント基板４０に設けられたコネクタ２３とから構成される。
【００４４】
このプリント基板４０の表面（図で見える面）には、回路部品を実装せず、裏面に全ての回路部品を実装する。即ち、片面実装により、ドライブの薄さを実現する。
【００４５】
このプリント基板４０の裏面に実装される制御回路を、図６で説明する。図６に示すように、マイクロプロセッサ（ＭＰＵ）２は、装置の主制御を行うものである。ランダムアクセスメモリ（ＲＡＭ）３は、ＭＰＵ２が演算処理するために使用されるメモリである。
【００４６】
オプチカルディスクコントローラ（ＯＤＣ）４は、ホストとのインターフェース制御を行い、且つデータのエンコード・デコードを行うものである。デジタルシグナルプロセッサ（ＤＳＰ）５は、光ディスクドライブの光学ヘッド等のサーボ制御を行うものである。制御ロジック回路６は、ＭＰＵ２、ＯＤＣ４、ＤＳＰ５と、光学ヘッドや駆動機構との間で、データの送受信を行うためのタイミングゲートを作成するための論理回路群である。
【００４７】
ＭＰＵ２、ＲＡＭ３、ＯＤＣ４、ＤＳＰ５、制御ロジック回路６は、内部アドレス／データバス線９で接続されている。そして、ＭＰＵ２、ＲＡＭ３、ＯＤＣ４、ＤＳＰ５、制御ロジック回路６、内部アドレス／データバス線９は、ワンチップ上に形成され、且つ制御ＬＳＩ１を構成する。
【００４８】
リードオンリーメモリ（ＲＯＭ）８は、ＭＰＵ２が、実行する制御プログラムを格納するメモリである。ＲＯＭ８は、制御ＬＳＩ１の内部バス９に接続される。ランダムアクセスメモリ（ＲＡＭ）７は、リードデータ・ライトデータのバッファメモリとして使用されるメモリである。ＲＡＭ７は、ＯＤＣ４と外部アドレス／データバス線９−１を介して接続される。
【００４９】
このデジタル回路に加え、アナログ回路が設けられている。アナログ回路は、リード回路１０、ライト回路１２、駆動回路１３、サーボ・ＡＧＣ回路２１等である。
【００５０】
リード回路１０は、光学ヘッドの光ディテクター３０の出力を増幅して、リードデータを、ＯＤＣ４に出力する。ライト回路１２は、光学ヘッドのレーザーダイオード３１を、ＯＤＣ４からのライトデータに応じて、駆動する。これにより、光磁気デイスクにデータを書き込む。
【００５１】
駆動回路１３は、ＤＳＰ５からのサーボ信号に応じて、光学ヘッドの駆動機構３２を駆動する。光学ヘッドの駆動機構３２には、光学ヘッドのフォーカスアクチュエータ、光学ヘッドのトラックアクチュエータ、光学ヘッドの移動モータ等がある。
【００５２】
サーボ・ＡＧＣ回路２１は、光学ヘッドの光ディテクタ−３０の検出出力からフォーカスエラー信号及びトラックエラー信号を作成する。フォーカスエラー信号及びトラックエラー信号は、ＤＳＰ５に出力される。
【００５３】
このように、ＭＰＵ２、ＲＡＭ３、ＯＤＣ４、ＤＳＰ５、制御ロジック回路６、内部アドレス／データバス線９を、制御ＬＳＩ１内に収容している。このため、これら回路の収容面積が減少するので、これら回路の大幅な小型化が可能となる。
【００５４】
又、ＬＳＩ１内に、内部アドレス／データバス線９を設けたため、ＬＳＩ１外部に設けられるアドレス／データバス線の長さを短くできる。これにより、回路基板上のアドレス／データバス線の専有面積を減少できる。
【００５５】
デジタル信号の入出力を行うデジタル回路とバス線９をまとめたので、外部アナログ回路へのノイズの放射を防止することができる。このため、サーボ制御が正確にでき、且つリード動作も安定となる。
【００５６】
更に、Ａ／Ｄ、Ｄ／Ａコンバータを含むＤＳＰ５は、デジタル／アナログ混合回路である。しかし、ＤＳＰ５もバス線に接続されているので、ＤＳＰ５も一体化している。このため、より小型となる。しかもノイズの放射も低減できる。
【００５７】
ここで、ＲＯＭ８及びＲＡＭ７を、制御ＬＳＩ１内に収容することもできる。しかし、この実施の形態では、ＲＡＭ７は、データバッファの役目を果たすため、ＯＤＣ４との接続のための外部バス９−１が、内部アドレス／データバス線９とは異なる。又、バッファサイズの変更の要求も考慮する必要がある。このため、ＲＡＭ７を、制御ＬＳＩ１内に収容していない。
【００５８】
又、ＲＯＭ８は、制御プログラムを格納する。このため、ＲＯＭ８単体で、制御プログラムを書き込めるようにした方が、便利である。又、制御プログラムのバージョンアップのために、制御プログラムを書き換えることもある。この場合にも、ＲＯＭ８単体で、制御プログラムを書き換えることができる方が、便利である。このため、ＲＯＭ８を、制御ＬＳＩ１内に収容していない。
【００５９】
勿論、ＲＯＭ８及び／又はＲＡＭ７を、ＬＳＩ１内に収容することもできる。このようにすると、より小型化が可能となる。
【００６０】
図５の断面図により、光ディスクドライブ機構２２を説明する。ドライブ機構２２は、スピンドルモータ３５と、光学ヘッド２０とを有する。スピンドルモータ３５は、スロット２４から挿入されたカートリッジケース５０内の光ディスク５１を回転するものである。
【００６１】
光学ヘッド２０は、固定部２０−１と可動部２０−２とを有する。固定部２０−１には、レーザーダイオード３１と、光ディテクタとが設けられ、装置ベースに固定されている。
【００６２】
可動部２０−２は、ボイスコイルモータにより、光ディスク５１のトラック横断方向に、移動される。可動部２０−２は、対物レンズ、フォーカスアクチュエータ、トラックアクチュエータ、レンズ位置検出器が設けられている。
【００６３】
この固定部２０−１の上に、カートリッジホルダー５３が取り付けられる。カートリッジホルダー５３は、挿入されるカートリッジケース５０を保持するものである。カートリッジホルダー５３の上面の中央には、バイアス磁界印加用コイル３７が設けられている。
【００６４】
図７のプリント基板４０への回路配置図により、更に詳細に説明する。図７に示すように、制御ＬＳＩ１は、図６に示したように、ＭＰＵ２、ＯＤＣ４、ＤＳＰ５、制御ロジック回路６、ＳＲＡＭ３とを、ワンチップに形成したものである。
【００６５】
そして、このワンチップＬＳＩ１に、３つのクロック源（水晶発振器）１８が接続されている。クロック源１８は、システムクロックを発生するクロック源と、媒体タイプ１用（２３０Ｍ／１２８Ｍ媒体用）リファレンスクロックを発生するクロック源と、媒体タイプ２用（６４０Ｍ／５４０Ｍ媒体用）リファレンスクロックを発生するクロック源とを有する。ＲＡＭ７は、汎用の４メガのＤＲＡＭで構成されている。ＲＯＭ８は、汎用の４メガのＦＬＡＳＨＲＯＭで構成されている。
【００６６】
図５の光学ヘッド２０の固定部２０−１には、図６に示したライトＬＳＩ回路１２と、プリアンプ・サーボＡＧＣ回路２１とが設けられている。ライトＬＳＩ回路１２は、固定部２０−１のレーザーダイオード（発光素子）３１のリード／ライト発光制御を行う。そして、ライトＬＳＩ回路１２は、制御ＬＳＩ１の制御ロジック回路６に接続され、ＭＰＵ１の指示によりレーザーダイオード３１をリード／ライト発光制御する。
【００６７】
プリアンプ・サーボＡＧＣ回路２１は、光ディテクター３０の検出電流を電圧に変換した後、再生信号、フォーカスエラー信号及びトラックエラー信号を作成するものである。プリアンプ・サーボＡＧＣ回路２１は、再生信号の作成回路、フォーカスエラー信号の作成回路、トラックエラー信号の作成回路等で構成されている。
【００６８】
リード回路（ＬＳＩ）１０は、プリアンプ・ＡＧＣ回路２１の再生信号（リード信号）の波形の生成を行い、パルス化されたリードデータをＯＤＣ４に出力する。リードＬＳＩ１０は、波形生成回路で構成されている。
【００６９】
アナログＬＳＩ回路１４は、装置内で使用される各種のアナログ回路を集積化したものである。アナログＬＳＩ回路１４は、フォーカスエラー信号や、トラックエラー信号のフィルタリング、増幅等を行う。
【００７０】
図５の光ディスクドライブ機構２２には、光学ヘッド２０の対物レンズ位置を検出するためのレンズ位置検出回路が設けられている。ＡＧＣアンプ１１は、検出回路３３のセンサ信号の電流／電圧変換を行うための回路である。
【００７１】
又、光ディスクドライブの機構２２のフォーカスアクチュエータは、光学ヘッド２０の対物レンズをフォ−カス方向に駆動して、光ビームのフォーカス位置を調整する。トラックアクチュエータは、光学ヘッド２０の対物レンズをトラック横断方向に駆動して、光ビームのトラック位置を調整する。ボイスコイルモータは、光学ヘッド２０を、光ディスクのトラックを横断する方向に移動する。
【００７２】
図７に戻り、ＤＳＰ５は、アナログＬＳＩ回路１４からのフォーカスエラー信号とトラックエラー信号と、ＡＧＣアンプ１１からのレンズ位置検出信号に応じて、各種のサーボ制御処理を行う。即ち、ＤＳＰ５は、フォーカスサーボ制御、トラックサーボ制御及びシーク制御を行う。
【００７３】
ＤＳＰ５は、フォーカスエラー信号とトラックエラー信号とレンズ位置検出信号とをアナログ／デジタル変換するＡ／Ｄコンバータ群を有する。そして、ＤＳＰ５は、これらデジタル変換された信号に基づいて、サーボ制御値（フォーカスサーボ制御値、トラックサーボ制御値、シークサーボ制御値）を演算する。
【００７４】
ＤＳＰ５は、各サーボ制御値をアナログのサーボ制御量に変換するＤ／Ａコンバータ群を有する。ＤＳＰ５は、サーボ制御のための駆動回路１３−１、１３−４に制御量を出力する。
【００７５】
この駆動回路１３−１は、フォーカスアクチュエータ及びトラックアクチュエータを駆動するためのフォーカス／トラックドライバー回路である。フォーカス／トラックドライバー回路は、周知の回路で構成されている。即ち、フォーカス／トラックドライバー回路は、それぞれ独立した２チャンネルのＨ型ブリッジ回路ＩＣから構成される。
【００７６】
このフォーカス／トラックドライバー回路１３−１には、駆動電流検出用のオペアンプ１３−３と、駆動電流値設定用のコンパレータ１３−２とが接続されている。又、駆動回路１３−４は、ボイスコイルモータを駆動するためのＶＣＭドライバー回路である。ＶＣＭドライバー回路１３−４は、汎用のフルブリッジ回路で構成されている。
【００７７】
更に、エジェクトドライバー回路１５は、制御ロジック回路６に接続され、ＭＰＵ２の指示に応じて、図４のドライブ機構２２のエジェクトモータ３６を駆動する。スピンドルドライバー回路１３−５は、制御ロジック回路６に接続され、ＭＰＵ２の指示に応じて、スピンドルモータ３５を駆動する。スピンドルドライバー回路１３−５は、３相のセンサレスモータドライバで構成される。
【００７８】
バイアスドライバー回路１６は、制御ロジック回路６に接続され、ＭＰＵ２の指示に応じて、図５のバイアスコイル３７を駆動する。バイアスドライバー回路１６は、Ｈ型ブリッジ回路で構成される。ＤＣ−ＤＣコンバータ１９は、５ボルト電圧を、３．３ボルトに変換して、電源を供給する。
【００７９】
この制御回路の動作は、周知のように、ＤＳＰ５が、アナログＬＳＩ回路１４のフォーカスエラー信号とトラックエラー信号をデジタル信号に変換した後、この信号に応じて、フォーカスサーボ制御及びトラックサーボ制御を行う。即ち、ＤＳＰ５は、フォーカス／トラック駆動回路１３−１に制御量を出力して、光学ヘッド２０のフォーカスアクチュエータ、トラックアクチュエータを駆動する。
【００８０】
リード／ライト命令は、外部のコンピュータからＯＤＣ４を介してＭＰＵ２に与えられる。ＭＰＵ２は、指定された光ディスクのトラック位置に光学ヘッドを位置付けるため、ＤＳＰ５に、移動距離を指示する。ＤＳＰ５は、ＶＣＭドライバー回路１３−４を介して、ドライブ２２のボイスコイルモータを駆動する。ＤＳＰ５は、アナログＬＳＩ回路１４のトラックエラー信号により、光学ヘッドの位置を検出しながら、ボイスコイルモータを駆動して、光学ヘッドを指定トラックへ位置付ける。
【００８１】
ＯＤＣ４で受信されたライトデータは、ＤＲＡＭ７に格納された後、ライトＬＳＩ１２に出力され、光学ヘッド２２のレーザーダイオード３１が駆動される。これにより、光ディスクに書き込みが行われる。
【００８２】
又、リード命令を受けた時は、光学ヘッド２０の光ディテクタ３０の検出信号からプリアンプ・サーボＡＧＣ回路２１が再生信号を作成する。再生信号は、リード回路１０で、パルス化され、リードデータが得られる。リードデータは、リードＬＳＩ１０からＯＤＣ４に出力された後、ＤＲＡＭ７に格納される。ＤＲＡＭ７に格納されたリードデータは、ＯＤＣ４から外部に出力される。
【００８３】
図７に示すように、回路基板４０の中央に、制御ＬＳＩ１が設けられる。この制御ＬＳＩ１を囲むように、ＲＯＭ８、ＲＡＭ７、アナログＬＳＩ回路１４、リードＬＳＩ回路１０が設けられている。ＡＧＣ回路１１、ドライバー回路１３−１、１３−４、１３−５、１６、アンプ１３−３、コンパレータ１３−２は、その下に設けられている。
【００８４】
図７の回路基板４０の反対面には、部品が実装されていない。又、２３は、ＡＴＡ、即ちＩＤＥ（Integrated Device Electronic）インターフェースコネクタ、２４−１〜２４−５は、光ディスクドライブとの接続のためのコネクタである。
【００８５】
図５に戻り、回路基板４０の上面には、部品が搭載されていない。回路基板４０の下面に、全ての部品が搭載されている。そして、回路基板４０は、下面を、光ディスクドライブ２２に対向させて、光ディスクドライブ２２に取り付けられる。このように、回路基板４０の上面に、部品を搭載しないで、且つ部品を搭載した回路基板４０を光ディスクドライブ機構２２に密着して設けたので、回路基板４０を含めた光ディスク装置の厚みを、より小さくすることができる。従って、例えば、厚さ約１７ミリメートルの光ディスクドライブを実現できる。
【００８６】
［複合型記憶装置］
図８は、本発明の一実施の形態の複合型記憶装置の正面図、図９は、その断面図、図１０は、フロント側から見た斜視図、図１１は、その分解斜視図、図１２は、バック側から見た斜視図である。
【００８７】
図８及び図９に示すように、図１乃至図３のように構成したプリント板１００を、回路実装面を上にして、図４乃至図７の薄型の可換型ストレージ機器３００に上乗せし、前面に、パネル４００を設けて、複合型の装置として構成する。図８の前面パネルでは、独立したコンパクトフラッシュ(CF)カードのスロット１１０と、メモリステイック(MS)、スマートメディア(SM)、セキュアデジタル(SD)、マルチメディアカード(MMC)の4種のカードに対応したコネクタ１２０の両方を搭載した例を示す。尚、各種メモリカードの接続の可否は、コンフィグレーションＬＳＩ１３０の仕様による。
【００８８】
更に、詳細に説明する。図１０は、図８及び図９の複合型記憶装置のフロント側から見た斜視図であり、図１１は、その分解斜視図である。図１２は、図８及び図９の複合型記憶装置のバック側から見た斜視図である。
【００８９】
このように、片面実装したカード用プリント板１００と、片面実装した可換型ストレージ装置３００とを積層することにより、１インチハイト（＝２５．４ｍｍ，３．５型ストレージフォームファクター）以下の薄い複合型記憶装置を実現できる。又、カード用プリント板１００は、これら回路を搭載しても、ストレージ装置３００の奥行きを越えない程度に奥行きに設定でき、複合型記憶装置の高さばかりでなく、奥行き、幅も、大型化を防止できる。
【００９０】
このため、タワー型ＰＣ内蔵用には、内部接続が容易なATA/ATAPIインターフェースとし、３．５型のフォームファクタに、MO等の可換型ストレージ機器３００とメモリカードのリーダライタの両方１００を搭載でき、これにより、コンパクトで簡単に、ＰＣに内蔵することが可能になる。
【００９１】
また、外付け型としては、ＵＳＢインターフェース等のシリアル系のインターフェースを採用し、小型の外観で可換型ストレージ機器３００とメモリカードのリーダライタの両方１００が搭載された商品を構成できる。
【００９２】
さらに、上記のATA/ATAPIインターフェースのプリント基板とUSBインターフェース等のシリアル系のインターフェースを持つプリント基板を共有にすることにより、３．５型ストレージフォームファクターの複合型記憶装置を容易に実現できる。
【００９３】
又、この例とは逆に、カード用プリント板１００を、回路実装面を下にして、可換型ストレージ装置３００に積層できる。この例のように、カード用プリント板１００を、回路実装面を上にして、可換型ストレージ装置３００に積層する場合には、マスタ／スレーブ設定ピン１５０を表面（上面）に露出でき、設定が容易となる。又、プリント板１００と可換型ストレージ装置３００の基板４０との間にショート防止用レジスト膜や、フィルムを設けることにより、密着した形態が可能であり、より装置を薄くできる。更に、カード用プリント板１００を、回路実装面を上にして、可換型ストレージ装置３００に積層する場合には、相互の回路に距離を持たせることができ、回路間でのノイズや発熱の影響を低減できる。
【００９４】
図１３は、図８乃至図１２の構成の複合型記憶装置を、ＵＳＢインターフェースで使用例を示す図である。ホストＰＣからはUSBケーブル２００で、カード用プリント板１００上のＵＳＢコネクタ１８０に接続される。ここから、 USB-ATA/ATAPI変換ＬＳＩ１４０に接続され、ATA/ATAPI側のマスタ側からは、ATA/ATAPIコネクタ１６０に接続され、ＡＴＡ／ＡＴＡＰＩコネクタ２０４により、ストレージ機器３００のＡＴＡ／ＡＴＡＰＩコネクタ２３に接続される。
【００９５】
一方、スレーブ側は、コンフィグレーションＬＳＩ１３０に接続され、パラレルバス１７２及びシリアルライン１７４より、各種メモリカードのコネクタ１１０，１２０に接続される。従って、各種メモリカードへのアクセスが可能となる。
【００９６】
USB-ATA/ATAPI変換ＬＳＩ１４０からのマスタ/スレーブの接続は、逆にすることも可能で、ホストＰＣから見た場合には、ドライブレターの順位が変わる ことになる。装置の構成としては、ATA/ATAPIインターフェースを持つ可換型ストレージ機器３００からプリント板１００上のATA/ATAPIコネクタ１６０へのケーブル２０４で配線され、プリント板１００上のＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換器１４０を介しＵＳＢコネクタ１８０に接続されたＵＳＢケーブル２００からホストＰＣへ接続される。
【００９７】
次に、ホストＰＣと、ＡＴＡ／ＡＴＡＰＩ接続する場合には、ホストＰＣは、図１５に示すＡＴＡ／ＡＴＡＰＩケーブル２１０で、プリント板１００上のＡＴＡ／ＡＴＡＰＩコネクタ１６０に接続される。ここから、コンフィグレーションＬＳＩ１３０に配線され、それぞれのメモリカードコネクタ１１０，１２０へ配線される。コンフィグレーションＬＳＩには，ＡＴＡ／ＡＴＡＰＩのマスタ/スレープ設定のピン１５０が用意されており、固定的にマスタあるいはスレーブに設定する。また、この端子をショートプラグ等で設定可能とする仕様も選択できる。
【００９８】
更に、図１５に示すようなＡＴＡ／ＡＴＡＰＩケーブル２１０のコネクタ２１６で、可換型ストレージ機器３００のプリント基板４０のコネクタ２３に接続する。
【００９９】
このように、メモリカード基板（インターフェース基板）１００を、図１乃至図３のように構成する事で、ATA/ATAPIインターフェースを有する複合型の装置と、USB-ATA/ATAPI変換ＬＳＩ１４０のような搭載されたＬＳＩによって決まるインターフェースを持つ装置との複合型の装置が共用可能となる。共用はプリント板レベル、装置完成レベルのどちらでも可能である。
【０１００】
尚、図１５のＡＴＡ／ＡＴＡＰＩケーブル２１０は、ホスト側コネクタ２１２、電源コネクタ２０６と、接続ケーブル２１８と、プリント基板用コネクタ２１４と、接続ケーブル２２０と、ストレージ機器用コネクタ２１６とで構成される。
【０１０１】
［他の実施の形態］
前述の実施の形態では、図３のような光磁気デイスクドライブで、可換型ストレージ装置を説明したが、これ以外の構成の可換型ストレージ装置、例えば、磁気デイスクドライブ、光デイスクドライブ、光磁気デイスクドライブ等や、可換型でない光デイスクドライブや光磁気デイスクドライブや磁気デイスクドライブを利用できる。
【０１０２】
又、インターフェースを、ＵＳＢ，ＡＴＡ／ＡＴＡＰＩ，メモリカードで説明したが、ＩＥＥＥ１３９４，ＳＣＳＩ等の他のインターフェースを適用でき、インターフェースの数も２種類に限らず、３種類以上であっても良い。更に、メモリカードも、他の形式のメモリカードを使用できる。
【０１０３】
以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。
【０１０４】
（付記１）メモリカード機器と可換型ストレージ機器とを備えた複合型記憶装置において、第１のインターフェースを有する可換型ストレージ機器と、第１及び第２のインターフェースを有するカード用基板とを有し、前記カード用基板は、前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続されたコネクタと、前記インターフェース回路に接続された前記メモリカード機器を有することを特徴とする複合型記憶装置。
【０１０５】
（付記２）前記メモリカード機器は、メモリカードのコネクタと、前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成されたことを特徴とする付記１の複合型記憶装置。
【０１０６】
（付記３）前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成されたことを特徴とする付記２の複合型記憶装置。
【０１０７】
（付記４）前記第２のインターフェースで外部接続する時は、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けたことを特徴とする付記１の複合型記憶装置。
【０１０８】
（付記５）前記第１のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタと前記可換型ストレージ機器とのコネクタとを接続するケーブルを更に設けたことを特徴とする付記１の複合型記憶装置。
【０１０９】
（付記６）前記メモリカードと前記可換型ストレージ機器とのマスタ／スレーブを設定する設定手段を、前記カード用基板に設けたことを特徴とする付記２の複合型記憶装置。
【０１１０】
（付記７）前記カード用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実装したことを特徴とする付記１の複合型記憶装置。
【０１１１】
（付記８）前記可換型ストレージ機器は、デイスクドライブで構成されたことを特徴とする付記１の複合型記憶装置。
【０１１２】
（付記９）前記デイスクドライブは、デイスクドライブ機構と、前記デイスクドライブ機構を制御する回路を搭載したドライブ用基板とを有することを特徴とする付記８の複合型記憶装置。
【０１１３】
（付記１０）前記第１のインターフェースが、パラレルインターフェースであり、前記第２のインターフェースが、シリアルインターフェースであることを特徴とする付記１の複合型記憶装置。
【０１１４】
（付記１１）前記第１のインターフェースが、ＡＴＡ／ＡＴＡＰＩインターフェースであり、前記第２のインターフェースが、ＵＳＢインターフェースであることを特徴とする付記１０の複合型記憶装置。
【０１１５】
（付記１２）第１及び第２のインターフェースを有するカード用基板において、前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、前記インターフェース変換回路に接続され、前記第１のインターフェースで外部と接続するためのコネクタと、前記インターフェース回路と前記コネクタに接続された前記メモリカード機器を有することを特徴とするカード用基板。
【０１１６】
（付記１３）前記メモリカード機器は、メモリカードのコネクタと、前記コネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成されたことを特徴とする付記１２のカード用基板。
【０１１７】
（付記１４）前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成されたことを特徴とする付記１３のカード用基板。
【０１１８】
（付記１５）前記第２のインターフェースで外部接続する時は、前記カード用基板のコネクタと可換型ストレージ機器とのコネクタとをケーブル接続することを特徴とする付記１２のカード用基板。
【０１１９】
（付記１６）前記第１のインターフェースで外部接続する時は、前記外部と、前記カード用基板のコネクタとをケーブル接続するたことを特徴とする付記１２のカード用基板。
【０１２０】
（付記１７）前記メモリカードと前記外部の可換型ストレージ機器とのマスタ／スレーブを設定する設定手段を、更に設けたことを特徴とする付記１３のカード用基板。
【０１２１】
（付記１８）前記カード用基板は、前記メモリカード用機器と前記インターフェース変換回路とを片面実装したことを特徴とする付記１２のカード用基板。
【０１２２】
（付記１９）前記第１のインターフェースが、パラレルインターフェースであり、前記第２のインターフェースが、シリアルインターフェースであることを特徴とする付記１２のカード用基板。
【０１２３】
（付記２０）前記第１のインターフェースが、ＡＴＡ／ＡＴＡＰＩインターフェースであり、前記第２のインターフェースが、ＵＳＢインターフェースであることを特徴とする付記１９のカード用基板。
【０１２４】
【発明の効果】
このように、本発明では、カード用基板に、第２のインターフェースと第１のインターフェースとのインターフェース変換回路と、第１のインターフェースのコネクタと、第２のインターフェースのコネクタと、メモリカード機器を設けたので、単一のインターフェースを有するメモリカードとデイスクドライブを、複数のインターフェースで対応する複合型記憶装置を容易に実現できる。
【図面の簡単な説明】
【図１】本発明の複合型記憶装置の一実施の形態のカード用基板の構成図である。
【図２】図１のコンフィグレーション用ＬＳＩのブロック図である。
【図３】図１のカード用基板の斜視図である。
【図４】本発明の複合型記憶装置の一実施の形態の可換型ストレージ機器の外観図である。
【図５】図４の可換型ストレージ機器の断面図である。
【図６】図４の可換型ストレージ機器の制御ブロック図である。
【図７】図５の可換型ストレージ機器のプリント基板の回路実装図である。
【図８】本発明の一実施の形態の複合型記憶装置の正面図である。
【図９】図９の複合型記憶装置の断面図である。
【図１０】図９の複合型記憶装置のフロント側から見た斜視図である。
【図１１】図１０の複合型記憶装置の分解斜視図である。
【図１２】図９の複合型記憶装置のバック側から見た斜視図である。
【図１３】図８乃至図１２の複合型記憶装置のＵＳＢインターフェース接続時の説明図である。
【図１４】図８乃至図１２の複合型記憶装置のＡＴＡ／ＡＴＡＰＩインターフェース接続時の説明図である。
【図１５】図１４の接続ケーブルの構成図である。
【符号の説明】
１００ カード用基板
１１０、１２０ カード用コネクタ（スロット）
１４０ ＵＳＢ−ＡＴＡ／ＡＴＡＰＩ変換回路
１３０ コンフィグレーションＬＳＩ
１５０ マスタ／スレーブ設定ジャック
１６０ ＡＴＡ／ＡＴＡＰＩコネクタ
１７０，１７２ パラレルバス
１７４ シリアルライン
１８０ ＵＳＢコネクタ
２００ 前面パネル
３００ 可換型ストレージ装置（ＭＯドライブ）
２２ ドライブ機構
２４ ＭＯスロット
２３ ＡＴＡ／ＡＴＡＰＩコネクタ
４０ ドライブ基板
Claims (10)
- メモリカード機器とデイスクドライブとを備えた複合型記憶装置において、
第１のインターフェースを有するデイスクドライブと、
第１及び第２のインターフェースを有するカード用基板とを有し、
前記カード用基板は、
前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、
前記インターフェース変換回路に接続された前記第２のインターフェース用コネクタと、
前記インターフェース変換回路に接続され、メモリカードのコネクタと、前記メモリカードのコネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成された前記メモリカード機器と、
前記インターフェース変換回路と前記メモリカード制御回路との接続線に接続され、前記第１のインターフェースのための第１のインターフェース用コネクタとを有し、
前記デイスクドライブは、前記第２のインターフェースで外部と接続する時は、前記カード基板の前記第１のインターフェース用コネクタと接続するための第１のインターフェース用コネクタを有し、
前記第１のインターフェースで外部と、前記メモリカード機器と前記デイスクドライブを接続する時は、前記カード基板の前記第１のインターフェース用コネクタと、前記デイスクドライブの第１のインターフェース用コネクタとの各々を、前記外部と接続する
ことを特徴とする複合型記憶装置。 - 前記第１のインターフェースが、パラレルインターフェースであり、前記第２のインターフェースが、シリアルインターフェースである
ことを特徴とする請求項１の複合型記憶装置。 - 前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、
前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成された
ことを特徴とする請求項１の複合型記憶装置。 - 前記第２のインターフェースで外部接続する時は、前記カード用基板の前記第１のインターフェース用コネクタと前記デイスクドライブの前記第１のインターフェース用コネクタとを接続するケーブルを更に設けた
ことを特徴とする請求項１の複合型記憶装置。 - 前記第１のインターフェースで外部接続する時は、前記外部と、前記カード用基板の前記第１のインターフェース用コネクタと前記デイスクドライブの前記第１のインターフェース用コネクタとを接続するケーブルを更に設けた
ことを特徴とする請求項１の複合型記憶装置。 - 第１及び第２のインターフェースを有するカード用基板において、
前記第２のインターフェースを前記第１のインターフェースに変換するインターフェース変換回路と、
前記インターフェース変換回路に接続され、前記第２のインターフェースで外部と接続するための第２のインターフェース用コネクタと、
メモリカードのコネクタと、前記インターフェース変換回路と前記メモリカードのコネクタに接続され、前記メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路とで構成された前記メモリカード機器と、
前記インターフェース変換回路と前記メモリカード制御回路との接続線に接続され、前記第１のインターフェースで外部と接続する時に、デイスクドライブの第１のインターフェース用コネクタと接続するための前記第１のインターフェースのための第１のインターフェース用コネクタとを有する
ことを特徴とするカード用基板。 - 前記第１のインターフェースが、パラレルインターフェースであり、前記第２のインターフェースが、シリアルインターフェースである
ことを特徴とする請求項６のカード用基板。 - 前記メモリカードのコネクタは、異なる種類のメモリカードに対応する複数のコネクタで構成され、
前記メモリカード制御回路は、前記異なる種類の各メモリカードの少なくともリード及びライトの一方を制御するメモリカード制御回路で構成された
ことを特徴とする請求項６のカード用基板。 - 前記第２のインターフェースで外部接続する時は、前記カード用基板の前記第１のインターフェース用コネクタと前記デイスクドライブの前記第１のインターフェース用コネクタとをケーブル接続する
ことを特徴とする請求項６のカード用基板。 - 前記メモリカード機器と前記外部のデイスクドライブとのマスタ／スレーブを設定する設定手段を、更に設けた
ことを特徴とする請求項６のカード用基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023617A JP3886460B2 (ja) | 2003-01-31 | 2003-01-31 | 複合型記憶装置及びそのカード用基板 |
| US10/749,068 US7391607B2 (en) | 2003-01-31 | 2003-12-29 | Composite storage apparatus and a card board thereof |
| DE102004003930A DE102004003930A1 (de) | 2003-01-31 | 2004-01-26 | Zusammengesetzte Speichervorrichtung und Kartenplatine dafür |
| CNB2004100393721A CN100483322C (zh) | 2003-01-31 | 2004-01-30 | 复合存储设备及其卡式电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023617A JP3886460B2 (ja) | 2003-01-31 | 2003-01-31 | 複合型記憶装置及びそのカード用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004234440A JP2004234440A (ja) | 2004-08-19 |
| JP3886460B2 true JP3886460B2 (ja) | 2007-02-28 |
Family
ID=32767577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003023617A Expired - Fee Related JP3886460B2 (ja) | 2003-01-31 | 2003-01-31 | 複合型記憶装置及びそのカード用基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7391607B2 (ja) |
| JP (1) | JP3886460B2 (ja) |
| CN (1) | CN100483322C (ja) |
| DE (1) | DE102004003930A1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7346135B1 (en) | 2002-02-13 | 2008-03-18 | Marvell International, Ltd. | Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks |
| US7246192B1 (en) | 2003-01-10 | 2007-07-17 | Marvell International Ltd. | Serial/parallel ATA controller and converter |
| US8930583B1 (en) | 2003-09-18 | 2015-01-06 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for controlling data transfer in a serial-ATA system |
| US7958292B2 (en) * | 2004-06-23 | 2011-06-07 | Marvell World Trade Ltd. | Disk drive system on chip with integrated buffer memory and support for host memory access |
| EP1811395A4 (en) * | 2004-09-28 | 2008-01-02 | Zentek Technology Japan Inc | HOST CONTROLLER |
| WO2006038663A1 (en) * | 2004-10-01 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | Memory card controller, memory card drive device, and computer program |
| CN100394402C (zh) * | 2005-01-19 | 2008-06-11 | 上海乐金广电电子有限公司 | 复合存储媒介的数据连续存储及其读取方法 |
| SG126788A1 (en) * | 2005-04-19 | 2006-11-29 | Trek 2000 Int Ltd | Interface for non-volatile memories |
| KR100661364B1 (ko) * | 2005-05-26 | 2006-12-27 | 삼성전자주식회사 | 컴퓨터 시스템 및 디스플레이장치 |
| JP4442523B2 (ja) * | 2005-06-30 | 2010-03-31 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| US20070162626A1 (en) * | 2005-11-02 | 2007-07-12 | Iyer Sree M | System and method for enhancing external storage |
| KR100755694B1 (ko) * | 2005-11-24 | 2007-09-05 | 삼성전자주식회사 | 다중 객체 전송 프로토콜 지원 방법 및 이를 위한 장치 |
| TWI314707B (en) * | 2005-12-20 | 2009-09-11 | Power Quotient Int Co Ltd | Low profile card reading device |
| TWI314686B (en) * | 2005-12-20 | 2009-09-11 | Power Quotient Int Co Ltd | Low profile storage device |
| JP2007183692A (ja) * | 2005-12-29 | 2007-07-19 | Fujitsu Ltd | データ処理装置 |
| DE102006024846A1 (de) * | 2006-05-24 | 2007-11-29 | Hartmann Elektronik Gmbh | Platine insbesondere für einen Computer sowie Brückenkarte für eine Platine insbesondere eines Computers |
| US7876894B2 (en) * | 2006-11-14 | 2011-01-25 | Mcm Portfolio Llc | Method and system to provide security implementation for storage devices |
| US7711213B2 (en) * | 2007-01-29 | 2010-05-04 | Hewlett-Packard Development Company, L.P. | Nanowire-based modulators |
| US20080288782A1 (en) * | 2007-05-18 | 2008-11-20 | Technology Properties Limited | Method and Apparatus of Providing Security to an External Attachment Device |
| US20090046858A1 (en) * | 2007-03-21 | 2009-02-19 | Technology Properties Limited | System and Method of Data Encryption and Data Access of a Set of Storage Devices via a Hardware Key |
| US20080181406A1 (en) * | 2007-01-30 | 2008-07-31 | Technology Properties Limited | System and Method of Storage Device Data Encryption and Data Access Via a Hardware Key |
| US20080184035A1 (en) * | 2007-01-30 | 2008-07-31 | Technology Properties Limited | System and Method of Storage Device Data Encryption and Data Access |
| US20080288703A1 (en) * | 2007-05-18 | 2008-11-20 | Technology Properties Limited | Method and Apparatus of Providing Power to an External Attachment Device via a Computing Device |
| US7471512B1 (en) * | 2007-09-28 | 2008-12-30 | Emc Corporation | Storage system assembly employing repeater amplifiers in I/O expansion module |
| TWM333604U (en) * | 2007-11-05 | 2008-06-01 | Channel Well Technology Co Ltd | Switching power supply system |
| US8787022B2 (en) | 2009-07-24 | 2014-07-22 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of manufacturing the same |
| US8570720B2 (en) * | 2011-05-03 | 2013-10-29 | Jeffrey Yao | CFAST duplication system |
| US10127173B2 (en) * | 2014-12-23 | 2018-11-13 | Belimo Holding Ag | Connection device |
| US10489359B1 (en) | 2015-11-20 | 2019-11-26 | Amazon Technologies, Inc. | Augmenting storage functionality using composition |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308136A (ja) * | 1992-04-01 | 1993-11-19 | Nec Corp | マスタスライス集積回路 |
| JPH07302140A (ja) | 1994-05-06 | 1995-11-14 | Canon Inc | 拡張型ｐｃカード用インタフェースユニット及び携帯可能な情報処理装置 |
| JP3279854B2 (ja) | 1995-01-25 | 2002-04-30 | 松下電器産業株式会社 | 記録再生装置 |
| US5802364A (en) | 1996-04-15 | 1998-09-01 | Sun Microsystems, Inc. | Metadevice driver rename/exchange technique for a computer system incorporating a plurality of independent device drivers |
| JPH10289518A (ja) | 1997-04-14 | 1998-10-27 | Canon Inc | 情報ファイル複写方法及び装置並びに記憶媒体 |
| JP3565686B2 (ja) * | 1997-08-01 | 2004-09-15 | 東京エレクトロンデバイス株式会社 | コンピュータの記憶装置及び変換システム |
| JP2000358207A (ja) | 1999-06-17 | 2000-12-26 | Canon Inc | 画像情報処理装置及びその制御方法及び記憶媒体 |
| JP2001022899A (ja) | 1999-07-05 | 2001-01-26 | Sony Corp | ディスク及びメモリカードのドライブ装置 |
| JP2001109700A (ja) | 1999-10-07 | 2001-04-20 | Sony Corp | 情報記録再生方法および記録媒体処理装置 |
| JP2001195151A (ja) | 2000-01-05 | 2001-07-19 | Toshiba Corp | 情報周辺装置 |
| EP1152428A3 (en) | 2000-04-28 | 2004-01-02 | SmarkDisk Corporation | Enhanced digital data collector |
| US6438638B1 (en) | 2000-07-06 | 2002-08-20 | Onspec Electronic, Inc. | Flashtoaster for reading several types of flash-memory cards with or without a PC |
| JP2002062990A (ja) | 2000-08-15 | 2002-02-28 | Fujitsu Media Device Kk | インターフェイス装置 |
| JP2002073522A (ja) | 2000-08-25 | 2002-03-12 | Ricoh Co Ltd | メモリカードブリッジ |
| US7231485B2 (en) | 2000-11-17 | 2007-06-12 | Cypress Semiconductor Corp. | Universal serial bus (USB) interface for mass storage device |
| JP2002288964A (ja) | 2001-03-26 | 2002-10-04 | Ricoh Co Ltd | 複合型情報記録再生装置 |
| JP2002297323A (ja) | 2001-03-30 | 2002-10-11 | Toshiba Corp | 情報記録再生装置及びそれを用いる情報記録再生システム |
| US6692818B2 (en) * | 2001-06-07 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing circuit board and circuit board and power conversion module using the same |
| TW582618U (en) * | 2002-02-06 | 2004-04-01 | Carry Computer Eng Co Ltd | Silicon disc card with USB plug |
| US20040052045A1 (en) * | 2002-09-16 | 2004-03-18 | Robert Botchek | Hard disk storage device incorporating dedicated user interface |
| JP2004335887A (ja) * | 2003-05-09 | 2004-11-25 | Canon Inc | プリント配線基板及び該基板を用いた装置 |
-
2003
- 2003-01-31 JP JP2003023617A patent/JP3886460B2/ja not_active Expired - Fee Related
- 2003-12-29 US US10/749,068 patent/US7391607B2/en not_active Expired - Fee Related
-
2004
- 2004-01-26 DE DE102004003930A patent/DE102004003930A1/de not_active Ceased
- 2004-01-30 CN CNB2004100393721A patent/CN100483322C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1525303A (zh) | 2004-09-01 |
| CN100483322C (zh) | 2009-04-29 |
| US20040151040A1 (en) | 2004-08-05 |
| DE102004003930A1 (de) | 2004-09-02 |
| US7391607B2 (en) | 2008-06-24 |
| JP2004234440A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3886460B2 (ja) | 複合型記憶装置及びそのカード用基板 | |
| US9329660B2 (en) | Lowest power mode for a mobile drive | |
| US5739995A (en) | Detachable magnetic disk apparatus | |
| US20060075342A1 (en) | Handheld pda video accessory | |
| US6728108B2 (en) | Access device of memory card | |
| US20040075932A1 (en) | Integrated magnetic data storage and optical disk data storage device | |
| JPH0760355B2 (ja) | ディスク記録装置 | |
| US7581123B2 (en) | Recording media drive provided with a connecting pin for supply of 3.3V | |
| JP3792659B2 (ja) | 光ディスク装置 | |
| JPH10208459A (ja) | 光ディスク装置 | |
| JP5383955B2 (ja) | ディスクドライブ装置 | |
| JP3287796B2 (ja) | 光ディスク記憶装置 | |
| JP4463542B2 (ja) | 光ディスクドライブ | |
| JP3150406B2 (ja) | 磁気ディスク装置、及びこれを備えたパーソナルコンピュータ | |
| US8035915B2 (en) | Magnetic disk drive having circuit board apertures fitted with protrusions to achieve efficient layout of circuit elements | |
| JPH0444689A (ja) | 磁気ディスク装置 | |
| CN1232114C (zh) | 可携式存储装置 | |
| JPH07225635A (ja) | 情報記憶装置 | |
| JP2001022537A (ja) | 半導体メモリの記録再生機能を備えたディスクドライブ | |
| JP2001022538A (ja) | 半導体メモリの記録再生機能を備えたディスクドライブ | |
| JPH10124185A (ja) | パーソナルコンピュータ | |
| JP2000173211A (ja) | 記憶装置およびそれに用いられるディスク位置検出方法 | |
| GB2385181A (en) | Memory card access device | |
| JP2003208768A (ja) | ヘッドディスクアセンブリとこれを接続する情報機器、及びこれらを組み合わせたデータ記録再生装置 | |
| JPH10105657A (ja) | カード式記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |