JP3792196B2 - 多層基板モジュールおよび無線端末装置 - Google Patents
多層基板モジュールおよび無線端末装置 Download PDFInfo
- Publication number
- JP3792196B2 JP3792196B2 JP2002505569A JP2002505569A JP3792196B2 JP 3792196 B2 JP3792196 B2 JP 3792196B2 JP 2002505569 A JP2002505569 A JP 2002505569A JP 2002505569 A JP2002505569 A JP 2002505569A JP 3792196 B2 JP3792196 B2 JP 3792196B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- reference potential
- multilayer substrate
- substrate module
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Transceivers (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【技術分野】
この発明は、多層基板モジュールに関し、さらに詳しくは、高周波領域で動作する電子回路が形成される多層基板モジュールおよび、このような多層基板モジュールに実装された回路を備える無線端末装置に関する。
【0002】
【背景技術】
近年、電子機器の小型軽量化が進んでおり、それに用いられる回路基板もこの動向に呼応する形で、小型軽量化、薄形化および複合化が進められている。特に、携帯電話機に代表される、高周波を利用した無線通信装置においては、セラミックスの優れた誘電特性等と多層化技術から、セラミックスを用いた多層基板が用いられており、近年ではその小型・薄形化が進められている。
【0003】
すなわち、このような無線通信装置等の電子機器を構成するための電子回路群は、多層基板上に形成される、多層基板モジュールとして使用される。このような多層基板モジュールにおいては、基板の上面に集積回路群を実装するのみならず、基板内部の層においても積極的に回路素子を形成して、これらの回路素子を用いて電子回路群が構成されるため、小型・軽量化に特に有利である。
【0004】
図18は、このような多層基板モジュールにおける電子回路の一般的な配置例を示すための多層基板モジュールの断面図である。
【0005】
図18を参照して、多層基板モジュール100は、メインボード10上に実装され、メインボード10に設けられるアースノード20から接地のための基準電位Vssの供給を受ける。多層基板モジュール100は、セラミックス等からなる絶縁層105を複数積層して形成される。
【0006】
多層基板モジュール100は、内部に電子回路210,220,230を備える。以下においては、多層基板モジュール内に形成される電子回路を、単に内部回路とも称する。絶縁層105もしくは多層基板モジュールの上面に、内部回路を構成するための回路素子が配置される。一般に、コイルや抵抗等の受動素子は、絶縁層内部に形成され、トランジスタやダイオード等の半導体素子は、多層基板モジュールの表面に集積回路として実装される。
【0007】
図18においては、一例として、多層基板モジュールが3個の内部回路210,220,230から構成される例を示している。内部回路210は、絶縁層105に形成される回路素子211および212を含む。同様に、内部回路220は、多層基板モジュール上に実装される集積回路である回路素子221と、絶縁層105に形成される回路素子222,223を含む。内部回路230は、絶縁層105に形成される回路素子231,232および233を含む。
【0008】
詳細は図示しないが、多層基板モジュール100内には、これらの回路素子間を接続するためのパターン配線が適宜設けられている。多層基板モジュール100とメインボード10との間における電気信号の授受は、たとえばピン端子として設けられる、信号伝達ノード202を介して実行される。また、これらの信号伝達ノードのうちの少なくとも1個は、多層基板モジュール100を接地するために、メインボード10に設けられるアースノード20と接続される。以下においては、これらの信号伝達ノードを単にピン端子202とも称し、信号伝達ノードのうちアースノードと結合されるものを、接地ピン端子204とも称して、ピン端子202と区別するものとする。
【0009】
多層基板モジュール100内には、接地ピン端子204と接続された主接地配線150が、絶縁層105を貫くように高さ方向に形成される。各内部回路と主接地配線150との間には、副接地配線215,225,235がそれぞれ設けられる。これらの主接地配線150および副接地配線215,225,235によって、各内部回路は多層基板モジュール100が実装されるメインボードに設けられたアースノード20と電気的に結合され、接地のための基準電位Vssの供給を受けることができる。以下においては、主接地配線と副接地配線とを総称して、単に接地配線群とも称する。
【0010】
しかしながら、多層基板モジュール内に設けられるこれらの内部回路が、高周波を利用したものである場合には、接地配線群の寄生インダクタンスの影響で、動作の安定化が損なわれるおそれがある。
【0011】
図19は、接地配線群の寄生インダクタンスの影響によって、内部回路に生じる問題点を説明するための概念図である。図19においては、代表的に、内部回路210と220との間に生じる問題点が示される。
【0012】
図19を参照して、内部回路210は、副接地配線215および主接地配線150を経由してアースノード20と電気的に結合される。同様に、内部回路220は、副接地配線225および主接地配線150を経由してアースノード20と接続される。ここで、主接地配線150の寄生インダクタンスをLgrdで表わすと、高周波化に伴って、寄生インダクタンスLgrdによるインピーダンスZ=ω・Lgrd(ω=2・π・f,fは電流の周波数)は増大する。
【0013】
このため、高周波動作時においては、内部回路210から本来アースノード20に流れるべきアース電流Igrdが、インピーダンスの大きい主接地配線150を通過せずに、副接地配線225を通じて、他の内部回路220に流入(Igrd′)してしまうおそれがある。
【0014】
このように、アース電流Igrdが流入電流Igrd′として他の内部回路への回り込むと、当該他の内部回路220の動作が不安定になるおそれが生じる。以下においては、図19に示されるこのような現象を、アース電流の回り込み現象とも称する。
【0015】
特に、このような問題は、主接地配線150の寄生インダクタンスが大きくなってしまう、多層基板モジュール内の上層部分に配置される内部回路に対して影響が大きい。
【0016】
同様の問題は、半導体チップに代表される多層基板モジュール上に実装される集積回路に対しても存在していた。
【0017】
図20は、多層基板モジュール上に形成される複数の電子回路の一般的な配置例を示す断面図である。
【0018】
図20を参照して、内部回路230および240は、たとえば半導体素子を搭載した集積回路である。このような集積回路においては、裏面に接地のための金属被膜が形成され、当該集積回路はこの金属被膜によって接地されることが多い。
【0019】
たとえば、図22の例でいえば、集積回路である内部回路230および240は、金属被膜235および245によってそれぞれ接地される。
【0020】
内部回路230および240が一体的に1チップ化されて多層基板モジュール上に形成される場合には、金属被膜235および245が一体化されて一体の接地電極として作用する。したがって、一体化された金属被膜235および245と、多層基板モジュール100内に設けられた主接地配線150との間に副接地配線255を配置すれば、これらの多層基板モジュール上に配置された内部回路を接地することができる。
【0021】
しかしながら、このように配置される内部回路230および240に対しても、高周波動作時においては、図19で説明したアース電流の回り込み現象が同様に発生するおそれがある。多層基板モジュール上に配置される内部回路に対しては、特に主接地配線150の経路長が長くなり、寄生インダクタンスLgrdはさらに大きな値となるので、この影響はさらに大きくなる。
【0022】
一方、このような問題点は、多層基板モジュール内に形成される単一の内部回路についても生じる場合がある。たとえば、CDMA(Code Division Multiple Access)方式を採用した携帯電話機においては、1〜2GHz程度の周波数帯域が使用されるが、このような携帯電話機内に備えられる低雑音増幅器(以下、高周波増幅回路とも称する)および直交ミクサ等にこれらの問題が生じるおそれがある。
【0023】
図21は、一般的な高周波増幅回路の構成を示す回路図である。
【0024】
図21を参照して、高周波増幅回路300は、増幅素子であるトランジスタ310と、その周辺に配置される抵抗素子R1〜R4、キャパシタC1〜C5およびインダクタLを含む。これらの周辺素子は、トランジスタ310に対するバイアス抵抗や結合容量等を形成している。トランジスタ310としては、代表的に電界効果型トランジスタが適用される。
【0025】
高周波増幅回路300は、駆動電位Vddによって駆動され、入力ノードINに入力された電圧信号を増幅して、出力ノードOUTに出力する。高周波増幅回路300は一般的なものであるので、その詳細な動作については説明を省略する。
【0026】
図22は、接地配線の寄生インダクタンスの影響によって、高周波増幅回路300に生じる問題点を説明する概念図である。
【0027】
図22を参照して、図21に示された周辺素子(抵抗素子,キャパシタ,インダクタ)は、ブロック321〜326で示される。トランジスタ310においては、ゲート311への入力に応じて、ドレイン312およびソース313の間に電流経路が形成されて、このソース・ドレイン間電流に応答した電位レベルが出力ノードOUTに現われることによって、信号増幅が実行される。
【0028】
この場合に、トランジスタ310のゲート311、ドレイン312およびソース313は、周辺素子を示すブロック322、324および325をそれぞれ介して主接地配線150と接続されて、接地される。この場合、図19に示されるように、高周波動作時においては、主接地配線150の寄生インダクタンスLgrdによるインピーダンスが大きなものとなってしまうので、本来アースノード20に流入すべきドレイン電流の一部がトランジスタ310のゲート311に対する入力として流入してしまうという現象が生じる。このような現象が生じると、トランジスタ310の増幅作用は不安定なものとなってしまい、高周波増幅回路300は、一般に発振現象といわれる不安定状態に至ってしまうおそれがある。
【0029】
図23は、直交ミクサの配置を示すブロック図である。
【0030】
図23を参照して、90°分配器402は、高周波信号RF(周波数frf)を、互いに90°位相の異なるIチャネル用の高周波信号RFIとQチャネル用の高周波信号RFQとに分配する。0°分配器404は、局部発振信号LO(周波数flo)を同位相の信号に分配する。
【0031】
直交ミクサ400は、Iチャネル用の第1のミクサ410aと、Qチャネル用の第2のミクサ410bとを含む。直交ミクサ400は、互いに90°位相の異なるIチャネル用の高周波信号RFIおよびQチャネル用の高周波信号RFQと、局部発振信号LOとを受けて、ベースバンド信号BBIおよびBBQを生成する。高周波信号RFは、たとえば、携帯電話機においては、受信波に相当する。局部発振信号LOの周波数floは、高周波信号RFの周波数frfの2分の1である。
【0032】
第1のミクサ410a、Iチャネル用高周波信号RFIと、局部発振信号LOとに基づいて、ベースバンド信号BBI(周波数|frf−flo|)を生成する。同様に、第2のミクサ410bは、Qチャネル用高周波信号RFQと局部発振信号LOとを受けて、ベースバンド信号BBQ(周波数|frf−flo|)を生成する。
【0033】
図24は、直交ミクサの理想的な出力信号を説明する波形図である。
【0034】
図24を参照して、理想的な状態においては、第1のミクサ410aおよび第2のミクサ410bは対称に動作して、ベースバンド信号BBIとBBQとは互いに振幅が等しく、位相が90°ずれた信号となる。
【0035】
図25は、接地配線の寄生インダクタンスの影響によって、直交ミクサ400に生じる問題点を説明する概念図である。
【0036】
直交ミクサ400を多層基板モジュール内に形成する場合においては、第1のミクサ410aおよび第2のミクサ410bを主接地配線150に接続すると、これまでに説明したようなアース電流の回り込みによる悪影響は、他の内部回路から及ぼされるのではなく、直交ミクサ回路内の第1のミクサ410aと第2のミクサ410bとの間で生じてしまう。
【0037】
すなわち、図25に示されるように、たとえば第1のミクサ410aからアースノード20に流入すべきアース電流Igrdが、主接地配線150の寄生インダクタンスLgrdの影響によって、点線で示す電流経路によって第2のミクサ410bに流入し、これが両ミクサの直交性を損なわせるおそれがある。このような流入電流Igrd′が、悪影響を及ぼすことによって、図26に示すように、ベースバンド信号BBIとBBQの間に、振幅誤差ΔAや、位相誤差Δφが生じ、直交ミクサの直交精度が損なわれるといった問題点が生じる。
【0038】
【発明の開示】
この発明の目的は、実装される複数の電子回路に対して、高周波動作時における動作が不安定になることを防止することが可能な接地配線の構成を有する多層基板モジュールを提供することである
この発明のもう1つの目的は、高周波動作時においても十分な直交精度を確保可能な、多層基板モジュールに実装された直交ミクサを備えた、無線端末装置を提供することである。
【0039】
この発明に従うと、外部電位ノードから基準電位の供給を受ける多層基板モジュールは、積層された複数の絶縁層と、少なくとも1個の基準電位伝達ノードと、複数の内部回路と、複数の基準電位配線とを備える。基準電位伝達ノードは、外部電位ノードと電気的に結合される。複数の内部回路は、各絶縁層および多層基板モジュールの表面のいずれかに形成される少なくとも1個の回路素子を含む。複数の基準電位配線は、基準電位を伝達するために、複数の内部回路にそれぞれ対応して設けられる。
【0040】
好ましくは、基準電位伝達ノードは、複数の内部回路にそれぞれ対応して設けられ、複数の基準電位配線のうちの1本は、残りの複数の基準電位配線の各々よりも寄生インダクタンスが小さい。
【0041】
好ましくは、基準電位伝達ノードは、複数の内部回路に共通に設けられ、多層基板モジュールは、さらに、複数の絶縁層のうちの1つに設けられ、基準電位伝達ノードと電気的に結合される共通配線ノードを備え、各基準電位配線は、共通配線ノードが設けられる絶縁層において、共通配線ノードと電気的に結合される。
【0042】
好ましくは、多層基板モジュールは、メインボード上に実装され、多層基板モジュールは、さらに、メインボードとの間で電気信号を授受するための複数の信号伝達ノードと、多層基板モジュールの外面を覆うように設けられ、外部電位ノードと電気的に結合される金属被膜とを備え、各基準電位配線は、金属被膜と電気的に結合され、金属被膜は、複数の信号伝達ノードと非接触に設けられる。
【0043】
好ましくは、複数の内部回路のうちの1つは、多層基板モジュールの上面に装着される第1の集積回路であり、複数の内部回路のうちの他の1つは、多層基板モジュールの上面に装着される第2の集積回路であり、第1および第2の集積回路は、共通の金属電極を有する同一チップ上に搭載され、第1および第2の集積回路に対応する基準電位配線は、第1および第2の集積回路と外部電位ノードとの間にそれぞれ直接設けられる。
【0044】
このような多層基板モジュールにおいては、高周波動作時においてもアース電流を確実にアースノードに導くことができるので、内部回路の動作が不安定になることを防止できる。
【0045】
この発明の別の局面に従うと、複数のチャネルの中から所望のチャネルを選択的に受信する無線端末装置は、アンテナと、局部発振器と、位相シフト器と、第1のミクサ回路と、第2のミクサ回路と、ベースバンド回路とを備える。アンテナは、複数のチャネルを含む高周波信号を受信する。局部発振器は、局部発振信号を発振する。位相シフト器は、アンテナからの高周波信号に応答して、互いに90°位相の異なる第1および第2の高周波信号を生成する。第1のミクサ回路は、位相シフト器からの第1の高周波信号を局部発振器からの局部発振信号と混合して第1のベースバンド信号を生成する。第2のミクサ回路は、位相シフト器からの第2の高周波信号を局部発振器からの局部発振信号と混合して第2のベースバンド信号を生成する。ベースバンド回路は、第1および第2のベースバンド信号を復調する。第1および第2のミクサ回路は、外部電位ノードから基準電位の供給を受ける多層基板モジュールに実装される。多層基板モジュールは、積層された複数の絶縁層と、外部電位ノードと電気的に結合される少なくとも1個の基準電位伝達ノードと、基準電位を伝達するために、第1および第2のミクサ回路にそれぞれ対応して設けられる第1および第2の基準電位配線とを含む。
【0046】
好ましくは、無線端末装置は、アンテナと位相シフト器との間に配置され、アンテナからの高周波信号を増幅するための増幅回路をさらに備え、増幅回路は、多層基板モジュールに実装され、増幅回路は、信号増幅を行なうためのトランジスタを含み、トランジスタは、高周波信号を入力として受ける制御ノードと、駆動電位の供給を受けるとともに、位相シフト回路への出力信号を生成する第1の導通ノードと、制御ノードへの入力に応じて、第1の導通ノードとの間で電流経路を形成する第2の導通ノードとを有し、多層基板モジュールは、さらに、第1の制御ノードと外部電位ノードとの間に設けられる第1のサブ基準電位配線と、第1のサブ基準電位配線とは独立に、第2の導通ノードと外部電位ノードとの間に設けられる第2のサブ基準電位配線とを備える。
【0047】
このような無線端末装置においては、直交ミクサを小型化に有利な多層基板モジュールに実装するとともに、高周波動作時においても直交ミクサの直交精度を確保することができる。
【0048】
【発明を実施するための最良の形態】
以下、この発明の実施の形態による多層基板モジュールを図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を示してその説明は繰返さない。
【0049】
(実施の形態1)
図1を参照して、この発明の実施の形態1に従う多層基板モジュール110は、メインボード10上に実装される。詳細は図示しないが、メインボード10上には複数の配線パターンが形成され、これらの配線パターンとたとえばピン端子として設けられる信号伝達ノード202とを電気的に結合させることにより、メインボード10と多層基板モジュール110内に形成された内部回路との間で電気信号の授受が可能である。
【0050】
図2を参照して、多層基板モジュール110は、メインボード10に設けられるアースノード20との接続によって、基準電位Vssの供給を受ける。以下においては、このような基準電位Vssの供給を、単に「接地」とも称する。たとえば、アースノード20の配線パターンは、メインボード10の裏面に形成され、多層基板モジュール110の接地にも使用される。
【0051】
これらの信号伝達ノードのうちの少なくとも1個は、多層基板モジュール110を接地するために、アースノード20と電気的に結合される。以下においても、これらの信号伝達ノードを単にピン端子202とも称し、信号伝達ノードのうちアースノード20と結合されるものを、接地ピン端子204とも称して、ピン端子202と区別する。
【0052】
多層基板モジュール110は、さらに、複数の内部回路210、220および230にそれぞれ対応して設けられる複数の接地配線160−1,160−2および160−3を備える。各内部回路を構成する回路素子群については、図18で説明した内容と同様であるので、説明は繰り返さない。また、本明細書において、多層基板モジュール内の内部回路の個数を3個としているのは、例示に過ぎず任意の複数個の内部回路を有する場合について、本願発明の構成を適用することが可能である。
【0053】
接地配線160−1、160−2、160−3は、独立した複数の接地ピン端子204−1、204−2、204−3とそれぞれ接続される。接地ピン端子204−1、204−2、204−3は、アースノード20と電気的に結合される。
【0054】
各接地配線は、絶縁層105を貫くように形成されるビアホールに形成される。
【0055】
接地配線160−1は、接地ピン端子204−1と内部回路210との間に形成されるビアホール165−1に配置される。同様に、接地配線160−3は、接地ピン端子204−3と内部回路230との間に形成されるビアホール165−3を介して設けられる。
【0056】
接地配線160−2は、接地ピン端子204−2と内部回路220との間に並列に形成される複数のビアホール165−2a、165−2bおよび165−2cにそれぞれ設けられる複数の接地配線162−2a、162−2bおよび162−2cを並列接続して形成される。
【0057】
このように、多層基板モジュール内において、内部回路ごとに接地配線を設けることによって、内部回路間におけるアース電流の回り込みによって回路動作が不安定になるという問題点を回避することができる。
【0058】
また、ビアホール160−1の断面積を他のビアホールよりも大きくとり、接地配線160−1の断面積を大きくすることによって、接地配線160−1の寄生インダクタンス値を抑制することができる。また、接地配線160−2についても、複数の接地配線を並列接続しているため、寄生インダクタンス値を抑制することができる。
【0059】
このように、接地配線が設けられるビアホールの断面積を必要に応じて大きくしたり、複数のビアホールに形成される配線を並列接続して設けることにより、特に接地を強化したい内部回路に対応して設けられる接地配線の寄生インダクタンスを抑制することができる。この結果、高周波動作時における内部回路間でのアース電流の回り込みをより確実に防止して、内部回路の動作を安定化することができる。
【0060】
(実施の形態2)
図3を参照して、この発明の実施の形態2に従う多層基板モジュール120は、
この発明の実施の形態1に従う多層基板モジュール110と同様に、複数の内部回路210,220,230を備える。内部回路の構成および個数については、実施の形態1で説明したとおりであるので説明は繰返さない。
【0061】
この発明の実施の形態1においては、複数の内部回路ごとに接地ピン端子を設ける構成としているので、接地ピン端子が内部回路の数に対応して必要となってしまい、ピン数の増加を招いてしまう。したがって、多層基板モジュール120においては、絶縁層105Cに、それぞれの内部回路に対する接地配線を統合するための共通ノードNcmnを設け、この共通ノードのみを接地ピン端子204と結合する。
【0062】
複数の内部回路210、220および230に対応してそれぞれ設けられる複数の接地配線170−1、170−2、170−3は共通ノードNcmnが配置される絶縁層105Cにおいて結合される。共通ノードNcmnは、複数の内部回路間で共有される接地ピン端子204を介してアースノード20と電気的に結合される。
【0063】
特に、共通ノードNcmnを、多層基板モジュール120内の下部の絶縁層、好ましくは最下層の絶縁層に設けることによって、共通ノードNcmnとアースノード20との間の寄生インダクタンス、すなわち複数の内部回路210,220,230間で共有される、アース電流の通過部分の寄生インダクタンスを、少ない個数の接地ピン端子を用いて抑制することができる。
【0064】
このような構成とすることにより、少ない個数の接地ピン端子を用いて、内部回路間におけるアース電流の回り込みを抑制することができ、内部回路の動作を安定化することが可能となる。
【0065】
(実施の形態3)
図4を参照して、この発明の実施の形態3に従う多層基板モジュール130は、図1に示される実施の形態1に示す多層基板モジュール110と比較して、その外面部(側面部)に、アースノード20と接続される金属被膜270を備える点で異なる。金属被膜270は、アースノード20と電気的に結合され、接地電極として作用する。アース端子204を除くピン端子202は、金属被膜270と接触しないように、当該部分をくり抜いた形で金属被膜270は形成される。
【0066】
図5を参照して、この発明の実施の形態3に従う多層基板モジュール130は、この発明の実施の形態1に従う多層基板モジュール110と同様に、複数の内部回路210,220,230を備える。内部回路の構成および個数については、実施の形態1で説明したとおりであるので説明は繰返さない。
【0067】
内部回路210、220および230にそれぞれ対応して設けられる接地配線180−1、180−2および180−3は、接地電極として作用する金属被膜270と電気的に結合される。このように、高さ方向に絶縁層を貫いて設けられるビアホールを介さずに、水平方向に配置される接地配線によってそれぞれの内部回路を接地することが可能となるので、各接地配線の寄生インダクタンスを抑制することができる。
【0068】
また、ピン端子202は、接地のための金属被膜270とは非接触となるように設けられるので、このような内部回路の接地の強化を、電気信号を入出力するためのピン端子を確保した上で実行することが可能となる。
【0069】
(実施の形態4)
実施の形態4においては、特に高精度の高周波動作が要求される無線端末装置の1つである携帯電話機に搭載される低雑音アンプおよび直交ミクサの多層基板モジュールへの実装について説明する。
【0070】
図6を参照して、この発明の実施の形態4に従う多層基板モジュールを備える携帯電話機500は、アンテナ510と、送信回路512と、受信回路514と、送受分波器516とを備える。
【0071】
この携帯電話機は、CDMA方式を採用しており、送信と受信とを1本のアンテナ510を介して同時に行なう。したがって、送信周波数は受信周波数と異なるように設定されるが、ここでは送信周波数の方が受信周波数よりも低く設定される。そのため、送受分波器516は、送信波TXのみを透過するバンドパスフィルタと、受信波RXのみを透過するバンドパスフィルタとから構成され、送信波TXを受信回路514側にほとんど透過しない。
【0072】
図7を参照して、受信回路514は、低雑音増幅器(LNA)518と、バンドパスフィルタ(BPF)520と、90°分配器402と、局部発振器524と、同相(0°)分配器404と、直交ミクサ400と、ローパスフィルタ532,534と、ベースバンド回路536とを備える。
【0073】
低雑音増幅器518は、送受分波器516を透過した受信波RX(以下、高周波信号RFともいう)を高SN(Signal to Noise)比で増幅する。バンドパスフィルタ520は、不要な信号を除去して必要な高周波信号RFのみを透過する。90°分配器402は、バンドパスフィルタ520を透過した高周波信号RFに基づいて、互いに90°位相の異なるIチャネル用の高周波信号RFIと、Qチャネル用の高周波信号RFQとを生成する。
【0074】
局部発振器524は、局部発振信号LOを発振する。この局部発振信号LOの周波数floは、高周波信号RFの周波数frfの2分の1である。0°分配器404は、局部発振器524からの局部発振信号LOを、直交ミクサ400を構成する第1のミクサ410aおよび第2のミクサ410bに分配する。第1のミクサ410aおよび第2のミクサ410bに与えられる局部発振信号LOの位相は同じである。
【0075】
Iチャネル用に設けられる第1のミクサ410aは、90°分配器402からの高周波信号RFIを0°分配器404からの局部発振信号LOと混合して、Iチャネルベースバンド信号BBIおよび/BBIを生成する。この第1のミクサ410aは、差動型(平衡型)であり、ベースバンド信号/BBIは、ベースバンド信号BBIと180°位相が異なる。
【0076】
同様に、Qチャネル用に設けられる第2のミクサ410bは、90°分配器402からの高周波信号RFQを0°分配器404からの局部発振信号LOと混合してQチャネルベースバンド信号BBQおよび/BBQを生成する。この第2のミクサも差動型(平衡型)であり、ベースバンド信号/BBQは、ベースバンド信号BBQと180°位相が異なる。このように、第1のミクサ410aおよび第2のミクサ410bは、全体として直交ミクサ400を形成することができる。
【0077】
ベースバンド回路536は、ローパスフィルタ532,534によって透過された、Iチャネルベースバンド信号BBI,/BBIおよびQチャネルベースバンド信号BBQ,/BBQを受信して、低周波(音声)信号に復調する。
【0078】
図8を参照して、第1のミクサ410aは、高周波信号RFIを通過させるためのハイパスフィルタ552aと、局部発振信号LOを通過させるためのローパスフィルタ554aと、高周波信号RFIと局部発振信号LOとを混合するためのダイオードペア556aと、ダイオードペア556aとアースノード20との間に接続されるキャパシタ558aとを含む。第1のミクサ410aは、さらに、ダイオードペア556aの両端に出力されるIチャネルベースバンド信号BBI,/BBIを透過するためのローパスフィルタを構成する、インダクタ560a,562aおよび抵抗素子564aを含む。
【0079】
第1のミクサ410aは、接地配線570aによってアースノード20に接地される。ここで、接地配線570aの寄生インダクタンスは、Lgdaで示される。
【0080】
第2のミクサ410bも、第1のミクサ410aと同様の構成を有し、ハイパスフィルタ552b、ローパスフィルタ554b、ダイオードペア556b、キャパシタ558b、インダクタ560b,562b、および抵抗素子564bを含む。第2のミクサ410bに対しては、接地配線570bが配置され、これにより第2のミクサ410bはアースノード20と電気的に結合されて接地される。接地配線570bの寄生インダクタンスはLgdbで示される。
【0081】
このように、第1のミクサ410aと第2のミクサ410bとの間の直交精度を確保するために、各ミクサは、同一の回路構成を有する。
【0082】
なお、図8において、偶高調波ミクサの構成を示したのは例示に過ぎない。これまで説明した寄生インダクタンスに起因する現象は、一般のミクサについても同様に発生する。したがって、本願発明の構成は、偶高調波ミクサのみに限らず一般のミクサについても適用可能である。
【0083】
図9を参照して、第1のミクサ410aおよび第2のミクサ410bは、この発明の実施の形態に従う多層基板モジュール140に形成される。図8で説明した、第1のミクサ410aおよび第2のミクサ410bの構成素子552a〜564aおよび552b〜564bの各々は、多層基板モジュール140の上面もしくは絶縁層105内に形成される。
【0084】
接地配線570aおよび570bは分離され、接地配線570aおよび570bは独立した接地ピン端子204aおよび204bとそれぞれ電気的に結合される。このように、第1のミクサ410aと第2のミクサ410bとのそれぞれに対応する接地配線を分離することにより、ミクサ間におけるアース電流の回り込みを防止して、直交精度の劣化を防止できる。
【0085】
図10を参照して、第1のミクサ410aおよび第2のミクサ410bは、実施の形態2の構成を適用して、共通ノードNcmnを介して接地することも可能である。この場合には、図3で示したのと同様に、複数の絶縁層のうちのいずれか1個の絶縁層105Cにおいて、接地配線570aおよび570bを結合するための共通ノードNcmnが設けられる。共通ノードNcmnは、接地ピン端子204を介してアースノード20と接続される。
【0086】
これにより、第1のミクサ410aと第2のミクサ410bとの間で共有される接地配線の部分は、共通ノードNcmnからアースノード20までの間に限られるので、この部分の寄生インダクタンスを十分抑えることができる。さらに、共通接続ノードNcmnを最下層の絶縁層に設けることによって、寄生インダクタンスを抑制できる。この結果、アース電流の回り込みによって生じる直交精度の劣化を防ぐことが可能となる。
【0087】
図11を参照して、第1のミクサ410aと第2のミクサ410bとを多層基板モジュール140内に、対称性を保って配置すれば、さらに両ミクサ間の直交精度を向上させることができる。すなわち、図8で説明したように、第1のミクサ410aと第2のミクサ410bとの回路構成は同一であるので、第1のミクサ410aおよび第2のミクサ410bのそれぞれの回路素子は同士は、互いに対応付けられる。
【0088】
したがって、対応付けられる各回路素子を多層基板モジュール140内に対称性を保って配置することとすれば、第1のミクサ410aと第2のミクサ410bとの間の直交精度をさらに向上させることができる。具体的には、図11に示されるように、それぞれのミクサの対応付けられる各構成要素は、同一の絶縁層105に形成される。図11においては、ミクサの回路素子のうちの一部の配置が代表的に示される。
【0089】
図11に示されるように、接地配線570aおよび570bについても、同一の絶縁層に設けられたコンタクトホール575aおよび575b内にそれぞれ配置される。さらに、接地配線570aおよび570bの形状および断面積を同一とすることにより、寄生インダクタンスLgdaおよびLgdbを同一の値とすることができるので、第1のミクサ410aおよび第2のミクサ410bの直交精度を向上することができる。
【0090】
また、図12に示されるように、水平方向についても、対称軸Z−Z′に対してそれぞれの構成要素が対称に配置することにより、第1のミクサ410aおよび第2のミクサ410bの直交精度をさらに向上することができる。
【0091】
図13に示されるように、第1のミクサおよび第2のミクサの構成素子および接地配線をそれぞれ対称に設ける構成は、図10に示されるような共通ノードNcmnを介した接地を行なう場合にも適用できる。この場合においても、第1のミクサ410aおよび第2のミクサ410bと、共通ノードNcmnが形成される絶縁層105Cとの間に形成されるビアホール575aおよび575bを同一形状で形成し、これらのビアホール内に配置される接地配線570aおよび570bを同一形状および同一断面積とすることによって、それぞれのミクサの接地配線の寄生インダクタンスLgdaおよびLgdbを同一の値とすることができ、直交精度を向上させることができる。
【0092】
次に、低雑音増幅器518の多重基板モジュール上への実装について説明する。
【0093】
図14を参照して、低雑音増幅器518は、たとえば、図21で説明した高周波増幅器の回路構成を適用することが可能である。低雑音増幅器518は、電界効果型トランジスタ310と、周辺に配置される回路素子群を示すブロック321〜326を有する。入力ノードINには、受信波である高周波信号RFが入力され、出力ノードOUTから出力される増幅信号はバンドパスフィルタ520に伝達される。なお、図14においては、電界効果型トランジスタが使用される構成を示しているが、電界効果型トランジスタに代えて、バイポーラ型トランジスタを用いることも可能である。この場合には、電界効果型トランジスタのゲート、ソースおよびドレインにそれぞれ対応して、バイポーラ型トランジスタのベース、コレクタおよびエミッタを接続すればよい。
【0094】
低雑音増幅器518は、独立の接地配線585gおよび585sによって接地される。接地配線585sは、電界効果型トランジスタ310のソース313に対応して設けられる。一方、接地配線585gは、電界効果型トランジスタ310のゲート311およびドレイン312に対応して設けられる。
【0095】
接地配線585sおよび585gは、図9に示される接地配線570a,570bと同様の構成に従って、独立する複数の接地ピン端子とそれぞれ電気的に結合される構成とすることができる。このような構成とすることによって、電界効果型トランジスタ310において、ゲート311を接地する配線とソース313を接地する配線とを分離することができる。これにより、信号増幅のために電界効果型トランジスタ310のチャネルに流れるソース・ドレイン間電流がゲート311に回り込んで、低雑音増幅器518全体の動作が発振することを防止することができる。
【0096】
また、接地配線585gおよび585sについては、図10で示される接地配線570a,570bと同様の構成に従って、多層基板モジュールの最下層の絶縁層に形成される共通ノードNcmnで統合し、共通の接地ピン端子を介してアースノード20と接続する構成としても、ゲート311を接地する配線とソース312を接地する配線との間で共有される部分の寄生インダクタンス値を抑制できるので、低雑音増幅器518の動作を安定化する効果を得ることができる。
【0097】
次に、低雑音増幅器において、複数個のトランジスタを直列接続して信号増幅を行なう場合の配置について説明する。
【0098】
この場合には、たとえば図14に示した低雑音増幅器518と同一の構成を有する2個の集積回路518aおよび518bを1チップに統合して、集積回路(低雑音増幅器)590を構成する場合が考えられる。
【0099】
図15に示されるように、集積回路590は、集積回路518aおよび518bが接続されて構成される。特に各集積回路の裏面に設けられたアースのための金属電極595aおよび595bも互いに接続され、共通の金属電極595を形成する。このように1チップ化された集積回路で構成される低雑音増幅器590を、図20に示されるような方法で、多層基板モジュール140の上面に実装すれば、それぞれのアンプモジュール内の電界効果型トランジスタ間で接地配線が共有される構成となるので、高周波動作時においてアース電流の回り込みに起因する発振現象が起こりやすくなってしまう。
【0100】
図16を参照して、1チップ化された低雑音増幅器590は、多層基板モジュール140の上面に実装されるが、集積回路518aおよび518b中のトランジスタ素子は、裏面金属595a,595bとの間でそれぞれ非接続とされ、各集積回路において、接地配線は、対応する接地ピン端子との間に直接設けられる。
【0101】
集積回路518aに対応して、接地配線585−aが設けられる。図14で説明したように、接地配線585−aは、低雑音増幅器中のトランジスタのゲート311に対応する接地配線585g−aと、ソース313に対応する接地配線585s−aとを含む。同様に、集積回路518bに対応して、接地配線585−bが設けられ、接地配線585−bは、接地配線585g−bおよび585s−bを含む。これらの接地配線は、独立の接地ピン端子204−1〜201−4をそれぞれ介して、アースノード20と接続される。
【0102】
図17を参照して、このような構成とすることにより、集積回路518a中の電界効果型トランジスタ310aのゲート311aに対して、アース電流が回り込むことに起因して生じる発振現象を防止できる。同様に、集積回路518b中の電界効果型トランジスタ310bのゲート311bに対しても、他の部分からのアース電流の回り込みを防止して、発振現象を防止することが可能となる。
【0103】
なお、集積回路518aおよび518bのそれぞれに対する接地配線は、図13に示されるような構成を適用して、多層基板モジュールの最下層に設けられた共通ノードNcmnを介して、共通の接地ピン端子によってアースノード20と電気的に結合される構成としても、接地配線の共有部分の寄生インダクタンスの抑制によって、発振現象を防止することが可能となる。
【0104】
また、図17の構成においても、増幅素子として電界効果型トランジスタが示されるが、電流駆動形のバイポーラトランジスタを用いることが可能である。
【0105】
なお、図15から図17においては、2個の集積回路(低雑音増幅回路)が一体化する構成について説明したが、3個以上の複数個の集積回路を一体化する場合においても、それぞれの集積回路に対応して、図16で示されるように、独立して接地配線を設ければよい。
【0106】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0107】
【産業上の利用可能性】
この発明による多層基板モジュールは、携帯電話機のような高周波携帯無線装置の内部回路の実装に適用することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に従う多層基板モジュールの外観を示す概略図である。
【図2】 図1に示される多層基板モジュールのX−X′断面図である。
【図3】 この発明の実施の形態2に従う多層基板モジュールの断面図である。
【図4】 この発明の実施の形態3に従う多層基板モジュールの外観を示す概略図である。
【図5】 図4に示される多層基板モジュールのY−Y′断面図である。
【図6】 この発明の実施の形態4に従う多層基板モジュールを備える携帯電話機の全体構成を示すブロック図である。
【図7】 図6に示された受信回路の具体的な構成を示すブロック図である。
【図8】 図7に示された直交ミクサの構成を示す回路図である。
【図9】 この発明の実施の形態4に従う多層基板モジュールにおける接地配線の配置の一例を示す断面図である。
【図10】 この発明の実施の形態4に従う多層基板モジュールにおける接地配線の配置の他の一例を示す断面図である。
【図11】 この発明の実施の形態4に従う多層基板モジュールに形成される直交ミクサの高さ方向の配置の一例を示す断面図である。
【図12】 この発明の実施の形態4に従う多層基板モジュールに形成される直交ミクサの水平方向の配置の一例を示す上面図である。
【図13】 この発明の実施の形態4に従う多層基板モジュールに形成される直交ミクサの高さ方向の配置の他の一例を示す断面図である。
【図14】 図7に示される低雑音増幅器の回路図である。
【図15】 2個の集積回路の1チップ化を示す概念図である。
【図16】 この発明の実施の形態4に従う多層基板モジュール上に形成される1チップ化された低雑音増幅器に対する接地配線の配置例を示す断面図である。
【図17】 この発明の実施の形態4に従う多層基板モジュール上に形成される1チップ化された低雑音増幅器の回路図である。
【図18】 このような多層基板モジュールにおける電子回路の一般的な配置例を示すための多層基板モジュールの断面図である。
【図19】 接地配線の寄生インダクタンスの影響によって内部回路に生じる問題点を説明する概念図である。
【図20】 多層基板モジュール上に形成される複数の内部回路の一般的な配置例を示す断面図である。
【図21】 一般的な高周波増幅回路の構成例を示す回路図である。
【図22】 接地配線の寄生インダクタンスの影響によって、図21に示される高周波増幅回路に生じる問題点を説明する概念図である。
【図23】 直交ミクサの配置を示すブロック図である。
【図24】 直交ミクサの理想的な出力信号を説明する波形図である。
【図25】 接地配線の寄生インダクタンスの影響によって、図23に示される直交ミクサに生じる問題点を説明する概念図である。
【図26】 図25に示される問題点を説明するための波形図である。
Claims (19)
- 外部電位ノード(20)から基準電位(Vss)の供給を受ける多層基板モジュールであって、
積層された複数の絶縁層(105)と、
前記外部電位ノード(20)と電気的に結合される少なくとも1個の基準電位伝達ノード(204)と、
各前記絶縁層および前記多層基板モジュールの表面のいずれかに形成される少なくとも1個の回路素子を含む複数の内部回路(210,220,230)と、
前記基準電位(Vss)を伝達するために、前記複数の内部回路(210,220,230)にそれぞれ対応して設けられる複数の基準電位配線(160−1,160−2,160−3)とを備える、多層基板モジュール。 - 前記基準電位伝達ノード(204−1,204−2,204−3)は、前記複数の内部回路(210,220,230)にそれぞれ対応して設けられ、
前記複数の基準電位配線のうちの1本は、残りの前記複数の基準電位配線の各々よりも寄生インダクタンスが小さい、請求項1に記載の多層基板モジュール。 - 前記多層基板モジュールは、さらに、前記複数の内部回路(210,220,230)と複数の前記基準電位伝達ノード(204−1,204−2,204−3)との間のそれぞれに、前記複数の絶縁層(105)のうちの少なくとも一部を貫通して設けられる複数のビアホール(165−1,165−2a,165−2b,165−2c,165−3)を備え、
前記複数の基準電位配線(160−1,160−2,160−3)は、前記複数のビアホール(165−1,165−2a,165−2b,165−2c,165−3)内に形成され、
前記複数の基準電位配線のうちの1つ(160−1)が形成される前記複数のビアホールのうちの1つ(165−1)は、残りのビアホールのうちの各々よりも断面積が大きい、請求項2に記載の多層基板モジュール。 - 前記多層基板モジュールは、さらに、前記複数の内部回路のうちの1つ(220)と対応する前記基準電位伝達ノード(204−2)との間に、前記複数の絶縁層(105)のうちの少なくとも一部を貫通して並列に設けられる複数のビアホール(165−2a,165−2b,165−2c)を備え、
前記複数の内部回路のうちの1つ(220)に対応する前記基準電位配線(160−2)は、前記並列に設けられた複数のビアホール(165−2a,165−2b,165−2c)にそれぞれ形成される複数の配線(162−2a,162−2b,162−2c)の並列接続によって構成される、請求項2に記載の多層基板モジュール。 - 前記基準電位伝達ノード(204)は、前記複数の内部回路(210,220,230)に共通に設けられ、
前記多層基板モジュールは、さらに、前記複数の絶縁層のうちの1つ(105C)に設けられ、前記基準電位伝達ノード(204)と電気的に結合される共通配線ノード(Ncmn)を備え、
各前記基準電位配線(160−1,160−2,160−3)は、前記共通配線ノード(Ncmn)が設けられる絶縁層(105C)において、前記共通配線ノード(Ncmn)と電気的に結合される、請求項1に記載の多層基板モジュール。 - 前記共通配線ノード(Ncmn)が設けられる絶縁層(105C)は、前記複数の絶縁層(105)のうちの最下層に位置する、請求項5に記載の多層基板モジュール。
- 前記多層基板モジュールは、メインボード(10)上に実装され、
前記多層基板モジュールは、さらに、
前記メインボード(10)との間で電気信号を授受するための複数の信号伝達ノード(202)と、
前記多層基板モジュールの外面を覆うように設けられ、前記外部電位ノード(20)と電気的に結合される金属被膜(270)とを備え、
各前記基準電位配線(160−1,160−2,160−3)は、前記金属被膜(270)と電気的に結合され、
前記金属被膜(270)は、前記複数の信号伝達ノード(202)と非接触に設けられる、請求項1に記載の多層基板モジュール。 - 前記複数の内部回路のうちの1つは、第1の高周波信号(RFI)と発振信号(LO)とを受けて、第1のベースバンド信号(BBI)を生成する第1のミクサ回路(410a)であり、
前記複数の内部回路のうちの他の1つは、前記第1の高周波信号(RFI)と90°位相の異なる第2の高周波信号(RFQ)と発振信号(LO)とを受けて、前記第1のベースバンド信号(BBI)と90°位相の異なる第2のベースバンド信号(BBQ)を生成し、前記第1のミクサ回路(410a)と直交ミクサを構成する第2のミクサ回路(410b)である、請求項1に記載の多層基板モジュール。 - 前記基準電位伝達ノード(204a,204b)は、前記第1および第2のミクサ回路(410a,410b)にそれぞれ対応して設けられ
前記多層基板モジュールは、さらに、前記複数の絶縁層(105)のうちの同一層を貫通して、前記第1および第2のミクサ回路(410a,410b)と対応する前記基準電位伝達ノード(204a,204b)との間にそれぞれ設けられる第1および第2のビアホール(575a,575b)を備え、
前記複数の基準電位配線のうちの前記第1のミクサ回路(410a)に対応する基準電位配線(570a)は、前記第1のビアホール(575a)に形成され、
前記複数の基準電位配線のうちの前記第2のミクサ回路(410b)に対応する基準電位配線(570b)は、前記第2のビアホール(575b)に形成され、
前記第1および第2のビアホールに形成される基準電位配線(570a,570b)の配線長および断面形状は、それぞれの基準電位配線(570a,570b)が同一の寄生インダクタンスを有するように設計される、請求項8に記載の多層基板モジュール。 - 前記基準電位伝達ノード(204)は、前記第1および第2のミクサ回路(410a,410b)に共通に設けられ、
前記多層基板モジュールは、さらに、
前記複数の絶縁層のうちの1つ(105C)に設けられ、前記基準電位伝達ノード(204)と電気的に結合される共通配線ノード(Ncmn)と、
同一の前記絶縁層(105)を貫通して、前記第1および第2のミクサ回路(410a,410b)と対応する前記基準電位伝達ノード(204)との間にそれぞれ設けられる第1および第2のビアホール(575a,575b)を備え、
前記複数の基準電位配線のうちの前記第1のミクサ回路(410a)に対応する基準電位配線(570a)は、前記第1のビアホール(575a)に形成され、
前記複数の基準電位配線のうちの前記第2のミクサ回路(410b)に対応する基準電位配線(570b)は、前記第2のビアホール(575b)に形成され、
前記第1および第2のビアホールにそれぞれ形成される基準電位配線(570a,570b)は、前記共通配線ノード(Ncmn)が設けられる絶縁層(105C)において、前記共通配線ノード(Ncmn)と電気的に結合され、
前記第1および第2のビアホールにそれぞれ形成される基準電位配線(570a,570b)の配線長および断面形状は、前記基準電位配線(570a,570b)のそれぞれが同一の寄生インダクタンスを有するように設計される、請求項8に記載の多層基板モジュール。 - 前記第1のミクサ回路(410a)は、複数の第1のミクサ回路素子(552a〜564a)を有し、
前記第2のミクサ回路(410b)は、前記複数の第1のミクサ回路素子(552a〜564a)にそれぞれ対応する複数の第2のミクサ回路素子(552b〜564b)を有し、
前記複数の第1および第2のミクサ回路素子(552a〜564a,552b〜564b)のうちの対応する1つ同士は、同一の前記絶縁層(105)に設けられる、請求項8に記載の多層基板モジュール。 - 前記複数の第1および第2のミクサ回路素子(552a〜564a,552b〜564b)のうちの対応する1つ同士は、水平方向の対称軸(Z−Z´)に対して線対称となるように配置される、請求項11に記載の多層基板モジュール。
- 前記第1および第2のミクサ回路(410a,410b)は、無線端末装置の構成部品である、請求項8に記載の多層基板モジュール。
- 前記複数の内部回路のうちの1つは、高周波信号(RF)を増幅するための増幅回路(518)であり、
前記増幅回路(518)は、信号増幅を行なうためのトランジスタ(310)を含み、
前記トランジスタ(310)は、
前記高周波信号(RF)を入力として受ける制御ノード(311)と、
駆動電位(Vdd)の供給を受けるとともに、増幅された出力信号を生成する第1の導通ノード(312)と、
前記制御ノード(311)への入力に応じて、前記第1の導通ノード(312)との間で電流経路を形成する第2の導通ノード(313)とを有し、
前記多層基板モジュールは、さらに、
前記第1の制御ノード(311)と前記外部電位ノード(20)との間に設けられる第1のサブ基準電位配線(585g)と、
前記第1のサブ基準電位配線(585g)とは独立に、前記第2の導通ノード(313)と前記外部電位ノード(20)との間に設けられる第2のサブ基準電位配線(585s)とを備える、請求項1に記載の多層基板モジュール。 - 前記増幅回路(518)は、無線端末装置の構成部品である、請求項14に記載の多層基板モジュール。
- 前記複数の内部回路のうちの1つは、前記多層基板モジュールの上面に装着される第1の集積回路(518a)であり、
前記複数の内部回路のうちの他の1つは、前記多層基板モジュールの上面に装着される第2の集積回路(518b)であり、
前記第1および第2の集積回路(518a,518b)は、共通の金属電極(595)を有する同一チップ(590)上に搭載され、
前記第1および第2の集積回路(518a,518b)に対応する基準電位配線(585a,585b)は、前記第1および第2の集積回路(518a,518b)と前記外部電位ノード(20)との間にそれぞれ直接設けられる、請求項1に記載の多層基板モジュール。 - 前記第1の集積回路は、高周波信号(RF)を増幅するための第1の増幅回路(518a)であり、
前記第2の集積回路は、前記第1の増幅回路(518a)の出力信号を増幅するための第2の増幅回路(518b)であり、
前記第1の増幅回路(518a)は、信号増幅を行なうための第1のトランジスタ(310a)を含み、
前記第1のトランジスタ(310a)は、
前記高周波信号を入力として受ける第1の制御ノード(311a)と、
駆動電位(Vdd)の供給を受けるとともに、増幅された出力信号を生成する第1の導通ノード(312a)と、
前記制御ノードへの入力に応じて、前記第1の導通ノード(312a)との間で電流経路を形成する第2の導通ノード(313a)とを有し、
前記第2の増幅回路(518b)は、信号増幅を行なうための第2のトランジスタ(310b)を含み、
前記第2のトランジスタ(310b)は、
前記第1の増幅回路(518a)の出力信号を入力として受ける第2の制御ノード(311b)と、
前記駆動電位(Vdd)の供給を受けるとともに、増幅された出力信号を生成する第3の導通ノード(312b)と、
前記制御ノードへの入力に応じて、前記第3の導通ノード(312b)との間で電流経路を形成する第4の導通ノード(313b)とを有し、
前記多層基板モジュールは、さらに、互いに独立に設けられる、
前記第1の制御ノード(311a)と前記外部電位ノード(20)との間に設けられる第1のサブ基準電位配線(585g−a)と、
前記第2の制御ノード(311b)と前記外部電位ノード(20)との間に設けられる第2のサブ基準電位配線(585g−b)と、
前記第2の導通ノード(313a)と前記外部電位ノード(20)との間に設けられる第3のサブ基準電位配線(585s−a)と、
前記第4の導通ノード(313b)と前記外部電位ノード(20)との間に設けられる第4のサブ基準電位配線(585s−b)とを備える、請求項16に記載の多層基板モジュール。 - 複数のチャネルの中から所望のチャネルを選択的に受信する無線端末装置であって、
前記複数のチャネルを含む高周波信号(RF)を受信するためのアンテナ(510)と、
局部発振信号(LO)を発振する局部発振器(524)と、
前記アンテナ(510)からの高周波信号(RF)に応答して、互いに90°位相の異なる第1および第2の高周波信号(RFI、RFQ)を生成する位相シフト器(402)と、
前記位相シフト器(402)からの第1の高周波信号(RFI)を前記局部発振器(524)からの局部発振信号(LO)と混合して第1のベースバンド信号(BBI)を生成する第1のミクサ回路(410a)と、
前記位相シフト器(402)からの第2の高周波信号(RFQ)を前記局部発振器(524)からの局部発振信号(LO)と混合して第2のベースバンド信号(BBQ)を生成する第2のミクサ回路(410b)と、
前記第1および第2のベースバンド信号(BBI、BBQ)を復調するベースバンド回路(536)とを備え、
前記第1および第2のミクサ回路(410a,410b)は、外部電位ノード(20)から基準電位(Vss)の供給を受ける多層基板モジュール(104)に実装され、
前記多層基板モジュール(104)は、
積層された複数の絶縁層(105)と、
前記外部電位ノード(20)と電気的に結合される少なくとも1個の基準電位伝達ノード(204)と、
前記基準電位(Vss)を伝達するために、前記第1および第2のミクサ回路(410a、410b)にそれぞれ対応して設けられる第1および第2の基準電位配線(570−a、570−b)とを含む、無線端末装置。 - 前記無線端末装置は、
前記アンテナ(510)と前記位相シフト器(402)との間に配置され、前記アンテナ(510)からの高周波信号(RF)を増幅するための増幅回路(518)をさらに備え、
前記増幅回路(518)は、前記多層基板モジュール(104)に実装され、
前記増幅回路(518)は、信号増幅を行なうためのトランジスタ(310)を含み、
前記トランジスタ(310)は、
前記高周波信号(RF)を入力として受ける制御ノード(311)と、
駆動電位(Vdd)の供給を受けるとともに、前記位相シフト回路(402)への出力信号を生成する第1の導通ノード(312)と、
前記制御ノードへの入力に応じて、前記第1の導通ノード(311)との間で電流経路を形成する第2の導通ノード(313)とを有し、
前記多層基板モジュールは、さらに、
前記第1の制御ノード(311)と前記外部電位ノード(20)との間に設けられる第1のサブ基準電位配線(585g)と、
前記第1のサブ基準電位配線(585g)とは独立に、前記第2の導通ノード(313)と前記外部電位ノード(20)との間に設けられる第2のサブ基準電位配線(585s)とを備える、請求項18に記載の無線端末装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2000/004305 WO2002001931A1 (fr) | 2000-06-29 | 2000-06-29 | Module de substrat multicouche et terminal sans fil portable |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3792196B2 true JP3792196B2 (ja) | 2006-07-05 |
Family
ID=11736200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002505569A Expired - Fee Related JP3792196B2 (ja) | 2000-06-29 | 2000-06-29 | 多層基板モジュールおよび無線端末装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6906411B1 (ja) |
EP (1) | EP1231825A4 (ja) |
JP (1) | JP3792196B2 (ja) |
CN (1) | CN1192695C (ja) |
WO (1) | WO2002001931A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0212141D0 (en) * | 2002-05-27 | 2002-07-03 | Sendo Int Ltd | Audio ground plane |
JP4527570B2 (ja) * | 2005-03-08 | 2010-08-18 | 京セラ株式会社 | 高周波モジュ−ル及びそれを搭載した無線通信装置 |
US8467827B2 (en) * | 2005-03-31 | 2013-06-18 | Black Sand Technologies, Inc. | Techniques for partitioning radios in wireless communication systems |
JP2006319512A (ja) * | 2005-05-11 | 2006-11-24 | Murata Mfg Co Ltd | 多層配線基板装置 |
JP4441886B2 (ja) | 2006-03-31 | 2010-03-31 | Tdk株式会社 | 高周波モジュール |
DE102006017487A1 (de) | 2006-04-13 | 2007-10-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung |
DE102006024457B4 (de) | 2006-05-24 | 2014-06-05 | Infineon Technologies Ag | Integrierte Schaltung zum Senden und/oder Empfangen von Signalen |
DE102006024460B4 (de) | 2006-05-24 | 2016-08-04 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Durchführung eines Tests |
DE102006024458B4 (de) | 2006-05-24 | 2016-04-14 | Infineon Technologies Ag | Integrierte Mehrfachmischer-Schaltung |
US20080090079A1 (en) * | 2006-09-28 | 2008-04-17 | Fajardo Arnel M | High-resistivity magnetic film from nano-particle plating |
US20080157911A1 (en) * | 2006-12-29 | 2008-07-03 | Fajardo Arnel M | Soft magnetic layer for on-die inductively coupled wires with high electrical resistance |
US20080157910A1 (en) * | 2006-12-29 | 2008-07-03 | Park Chang-Min | Amorphous soft magnetic layer for on-die inductively coupled wires |
JP4441892B2 (ja) | 2007-03-28 | 2010-03-31 | Tdk株式会社 | 高周波モジュール |
US20080298023A1 (en) * | 2007-05-28 | 2008-12-04 | Matsushita Electric Industrial Co., Ltd. | Electronic component-containing module and manufacturing method thereof |
JP2009089165A (ja) * | 2007-10-01 | 2009-04-23 | Murata Mfg Co Ltd | 高周波モジュール |
CN102693017A (zh) * | 2011-03-22 | 2012-09-26 | 凌阳创新科技股份有限公司 | 无线光学鼠标中的无线传输模块 |
US8692728B2 (en) * | 2012-01-01 | 2014-04-08 | Qualcomm Incorporated | Method for an antenna ground plane extension |
WO2013163761A1 (en) * | 2012-05-04 | 2013-11-07 | Sierra Wireless, Inc. | Uicc encapsulated in printed circuit board of wireless terminal |
US9806407B2 (en) * | 2012-08-22 | 2017-10-31 | Honeywell International Inc. | Safety radio devices |
KR102017621B1 (ko) * | 2013-03-12 | 2019-10-21 | 주식회사 위츠 | 무선 충전용 코일 기판 및 이를 구비하는 전자 기기 |
WO2016189951A1 (ja) * | 2015-05-26 | 2016-12-01 | 株式会社村田製作所 | フィルタ装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU544003B2 (en) | 1981-01-27 | 1985-05-16 | Innovative Design Company Pty. Ltd. | Container-closure arrangement |
JPS617646A (ja) | 1984-06-21 | 1986-01-14 | Toshiba Corp | ハイブリツドicの変更方法 |
JPS62200789A (ja) | 1986-02-28 | 1987-09-04 | 株式会社日立製作所 | 電子部品実装構造 |
JPS63100851A (ja) | 1986-10-16 | 1988-05-02 | Nec Corp | 多機能電話機 |
JP2637797B2 (ja) * | 1988-11-18 | 1997-08-06 | 富士通株式会社 | 無線機の多層プリント基板 |
JP2588606B2 (ja) | 1989-04-07 | 1997-03-05 | キヤノン株式会社 | 増幅回路の実装構造 |
JPH0343758A (ja) | 1989-07-11 | 1991-02-25 | Nec Niigata Ltd | 電子写真プリンタ |
US5768109A (en) * | 1991-06-26 | 1998-06-16 | Hughes Electronics | Multi-layer circuit board and semiconductor flip chip connection |
JPH0514015A (ja) | 1991-07-03 | 1993-01-22 | Tdk Corp | 高周波smdモジユール |
JPH0567039A (ja) | 1991-09-06 | 1993-03-19 | Toshiba Corp | Dmaチヤネル制御装置 |
JPH0652170A (ja) | 1992-07-31 | 1994-02-25 | Suzuki Motor Corp | 表示装置 |
JPH0722757A (ja) | 1993-06-24 | 1995-01-24 | Sumitomo Metal Ind Ltd | 薄膜多層回路基板用ベース基板 |
JP3325351B2 (ja) | 1993-08-18 | 2002-09-17 | 株式会社東芝 | 半導体装置 |
JP3684239B2 (ja) * | 1995-01-10 | 2005-08-17 | 株式会社 日立製作所 | 低emi電子機器 |
JP3081786B2 (ja) | 1996-04-11 | 2000-08-28 | 日本電信電話株式会社 | 高周波半導体装置 |
JP3885270B2 (ja) | 1997-02-07 | 2007-02-21 | カシオ計算機株式会社 | フィルタ実装多層基板 |
JPH10322141A (ja) * | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器およびそれを用いた無線通信装置 |
US6064116A (en) * | 1997-06-06 | 2000-05-16 | Micron Technology, Inc. | Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications |
JPH118445A (ja) | 1997-06-18 | 1999-01-12 | Toyota Motor Corp | 回路基板 |
JP3732927B2 (ja) | 1997-07-31 | 2006-01-11 | 京セラ株式会社 | 多層配線基板 |
JP3563580B2 (ja) | 1997-11-26 | 2004-09-08 | 京セラ株式会社 | 高周波複合回路基板およびその製造方法 |
JP3322199B2 (ja) * | 1998-01-06 | 2002-09-09 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
-
2000
- 2000-06-29 US US10/048,500 patent/US6906411B1/en not_active Expired - Fee Related
- 2000-06-29 JP JP2002505569A patent/JP3792196B2/ja not_active Expired - Fee Related
- 2000-06-29 EP EP00940884A patent/EP1231825A4/en not_active Withdrawn
- 2000-06-29 WO PCT/JP2000/004305 patent/WO2002001931A1/ja not_active Application Discontinuation
- 2000-06-29 CN CNB008122342A patent/CN1192695C/zh not_active Expired - Fee Related
-
2005
- 2005-04-19 US US11/108,638 patent/US20050179136A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20050179136A1 (en) | 2005-08-18 |
EP1231825A4 (en) | 2005-09-28 |
CN1371590A (zh) | 2002-09-25 |
EP1231825A1 (en) | 2002-08-14 |
US6906411B1 (en) | 2005-06-14 |
WO2002001931A1 (fr) | 2002-01-03 |
CN1192695C (zh) | 2005-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3792196B2 (ja) | 多層基板モジュールおよび無線端末装置 | |
JP4541800B2 (ja) | インダクタを備えた半導体装置 | |
US7669312B2 (en) | Method of generating a layout for a differential circuit | |
CN107256854B (zh) | 半导体器件 | |
JPH07235775A (ja) | 多層プリント配線基板 | |
KR20030013241A (ko) | 전자부품 및 무선통신기 | |
Nasr et al. | A 70–90-GHz High-Linearity Multi-Band Quadrature Receiver in ${\hbox {0.35-}}\mu {\hbox {m}} $ SiGe Technology | |
KR100303176B1 (ko) | 병렬공진회로로작동하는평형집적회로소자 | |
KR20010085575A (ko) | 신호 처리용 반도체 집적 회로 | |
JP3893245B2 (ja) | 無線端末装置 | |
KR100806417B1 (ko) | 자기적 차동 입력 | |
JP2001185951A (ja) | 電圧制御発振器および通信装置 | |
JP4373332B2 (ja) | 発振器および集積回路 | |
WO2011013508A1 (ja) | 電子部品 | |
US7382198B2 (en) | Differential amplifier circuitry formed on semiconductor substrate with rewiring technique | |
JP2004153378A (ja) | 増幅器 | |
JP3407694B2 (ja) | 高周波多層回路部品 | |
JP2011171415A (ja) | 半導体集積回路 | |
TW200845605A (en) | Sending/receiving circuit module | |
US7088962B2 (en) | On-chip loop filter for a PLL | |
JP3159445B2 (ja) | 高周波発振装置 | |
JPH10290174A (ja) | 双方向通信モジュール | |
JP3972663B2 (ja) | 高周波信号受信装置 | |
JP2002313980A (ja) | 半導体装置 | |
JP2004193501A (ja) | キャパシタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |