JP4441892B2 - 高周波モジュール - Google Patents

Description

本発明は、送信信号と受信信号を分離する処理を行なう高周波モジュールに関する。

近年、複数の周波数帯域（マルチバンド）に対応可能な携帯電話機が実用化されている。時分割多重接続方式で複数の周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとしては、送信信号と受信信号の切り替えをスイッチ回路によって行なうものが知られている。このようなフロントエンドモジュールは、例えばアンテナスイッチモジュールまたは高周波スイッチモジュールと呼ばれる。このようなフロントエンドモジュールを含め、高周波信号の処理を行なう回路とこの回路を一体化するための基板との複合体を、本出願において高周波モジュールと呼ぶ。高周波モジュールにおける基板としては、例えば、積層された複数の誘電体層を含む積層基板が用いられる。

積層基板を用いたフロントエンドモジュールでは、いくつかの回路要素が積層基板内の導体層を用いて構成され、１つ以上の他の回路要素としての素子が積層基板の上面に搭載される場合がある。積層基板の上面に搭載される素子としては、例えば、弾性表面波（ＳＡＷ）素子を用いて構成され、受信信号を通過させるＳＡＷフィルタがある。また、このようなフロントエンドモジュールでは、外部回路との接続のための複数の外部端子が積層基板の底面に配置される場合がある。特許文献１には、積層基板の上面にＳＡＷフィルタが搭載され、積層基板の底面に複数の外部端子が配置された高周波モジュールが記載されている。

また、最近は、例えば特許文献２、３に記載されているように、フロントエンドモジュールにおいて、受信信号を通過させるＳＡＷフィルタとして、平衡信号を出力する２つの出力端子を有するＳＡＷフィルタを用いることが提案されている。

特開２００４−３６４０５１号公報 特開２００３−１４２９８１号公報 特開２００３−３３８７２４号公報

フロントエンドモジュールにおいて、積層基板の上面にＳＡＷフィルタが搭載され、積層基板の底面に複数の外部端子が配置される場合には、ＳＡＷフィルタと外部端子とを接続する信号経路が必要になる。特許文献１の図５および図６には、積層基板の上面に搭載されたＳＡＷフィルタと積層基板の底面に配置された外部端子とを接続する信号経路として、積層基板内に設けられたスルーホールおよび導体層と、積層基板の側面に設けられた側面端子電極とを用いて構成された信号経路が記載されている。しかし、このような構成の信号経路では、信号経路の一部が積層基板を迂回するように配置されるため、信号経路が長くなり、その結果、信号経路の挿入損失が大きくなるという問題点がある。また、この信号経路では、信号経路の一部が積層基板の側面に配置されるため、モジュールの外部の回路からの干渉を受けやすいという問題点がある。

ところで、フロントエンドモジュールにおいて、積層基板の上面に、平衡信号を出力する２つの出力端子を有するＳＡＷフィルタが搭載され、２つの出力端子に接続される２つの外部端子が積層基板の底面に配置される場合には、２つの出力端子と２つの外部端子とを接続するために、２つの信号経路が必要になる。ここで、ＳＡＷフィルタの２つの出力端子に接続される２つの外部端子の間の距離は、ＳＡＷフィルタの２つの出力端子の間の距離と等しいとは限らず、むしろ異なる場合の方が多い。このように、２つの出力端子に接続される２つの外部端子の間の距離が、ＳＡＷフィルタの２つの出力端子の間の距離と異なる場合、これに起因して２つの信号経路の長さが異なってしまう可能性がある。そして、このように２つの信号経路の長さが異なると、平衡信号の平衡度が劣化するおそれがある。

本発明はかかる問題点に鑑みてなされたもので、その目的は、積層基板の上面に、平衡信号の状態の受信信号を出力する素子が搭載され、積層基板の底面に受信信号端子が配置された高周波モジュールであって、受信信号の経路の挿入損失を低減できるようにした高周波モジュールを提供することにある。

本発明の高周波モジュールは、
アンテナに接続されるアンテナ端子と、
平衡信号の状態の受信信号を出力する第１および第２の受信信号端子と、
送信信号が入力される送信信号端子と、
第１の受信信号端子、第２の受信信号端子および送信信号端子とアンテナ端子との間に配置され、受信信号と送信信号を分離する分離回路と、
分離回路と第１および第２の受信信号端子との間に設けられ、平衡信号の状態の受信信号を出力する平衡信号出力素子と、
上記各要素を一体化するための積層基板とを備えている。

積層基板は、積層された複数の誘電体層と、積層方向における両側に配置された底面および上面と、底面と上面とを連結する複数の側面とを有している。平衡信号出力素子は、平衡信号の状態の受信信号を出力する第１および第２の出力端子を有し、積層基板の上面に搭載されている。積層基板の底面は、第１および第２の受信信号端子に最も近い辺を含む複数の辺を有している。積層基板の上方から見たときに、平衡信号出力素子の第１および第２の出力端子は、積層基板の底面の複数の辺のうち第１および第２の受信信号端子に最も近い辺に対して最も近づくように配置されている。

本発明の高周波モジュールは、更に、第１の出力端子と第１の受信信号端子とを接続する第１の信号経路と、第２の出力端子と第２の受信信号端子とを接続する第２の信号経路とを備えている。第１および第２の信号経路は、それぞれ、積層基板内に設けられた１つ以上のスルーホールを用いて構成され、積層基板の側面に露出していない。

本発明の高周波モジュールでは、上記の構成により、積層基板の上面に配置された平衡信号出力素子の第１および第２の出力端子と積層基板の底面に配置された第１および第２の受信信号端子とを接続する第１および第２の信号経路の長さを短くすることが可能になる。

本発明の高周波モジュールにおいて、平衡信号出力素子は、弾性波素子を用いて構成されたフィルタであってもよい。

また、本発明の高周波モジュールにおいて、第１および第２の信号経路は、いずれも、中心軸が互いにずれるように配置された２つのスルーホールと、積層基板内に配置され、前記の２つのスルーホールを直列に接続する位置調整用導体層とを含み、第１の信号経路の長さと第２の信号経路の長さが等しいものであってもよい。この場合、第１の受信信号端子と第２の受信信号端子との間の距離は、第１の出力端子と第２の出力端子との間の距離と異なっていてもよい。

また、本発明の高周波モジュールにおいて、積層基板は、第１および第２の信号経路を構成するスルーホール以外のスルーホールを含み、第１および第２の信号経路を構成するスルーホールの径は、他のスルーホールの径よりも大きくてもよい。

また、本発明の高周波モジュールは、互いに周波数帯域が異なる複数組の受信信号および送信信号に対応した複数組の第１、第２の受信信号端子および送信信号端子と、複数組の第１および第２の受信信号端子に対応した複数の平衡信号出力素子と、複数組の第１および第２の受信信号端子に対応した複数組の第１および第２の信号経路とを備えていてもよい。この場合、分離回路は、複数組の第１、第２の受信信号端子および送信信号端子とアンテナ端子との間に配置され、複数組の受信信号および送信信号を各組に分離すると共に組毎に受信信号と送信信号を分離する。

また、複数組の第１および第２の受信信号端子は、積層基板の底面の複数の辺のうち第１および第２の受信信号端子に最も近い辺に沿って一列に並べられていてもよい。この場合、複数組の第１および第２の受信信号端子は、周波数帯域の高い順に並べられていてもよい。また、積層基板の底面において、複数組の第１および第２の受信信号端子の列の延長線上には他の端子は配置されていなくてもよい。また、積層基板の内部において、複数組の第１および第２の受信信号端子の列を通り、積層基板の底面に垂直な断面には、複数組の第１および第２の信号経路を構成する導体層以外の導体層は配置されていなくてもよい。

本発明の高周波モジュールでは、積層基板の上面に配置された平衡信号出力素子の第１および第２の出力端子と積層基板の底面に配置された第１および第２の受信信号端子とを接続する第１および第２の信号経路の長さを短くすることができる。これにより、本発明によれば、受信信号の経路の挿入損失を低減することができるという効果を奏する。

以下、本発明の実施の形態について図面を参照して詳細に説明する。本発明の一実施の形態に係る高周波モジュールは、４つの周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとして用いられるものである。具体的には、本実施の形態に係る高周波モジュールは、ＡＧＳＭ（American Global System for Mobile Communications）方式の送信信号および受信信号と、ＥＧＳＭ（Extended Global System for Mobile Communications）方式の送信信号および受信信号と、ＤＣＳ（Digital Cellular System）方式の送信信号および受信信号と、ＰＣＳ（Personal Communications Service）方式の送信信号および受信信号とを処理する。

ＡＧＳＭ方式の送信信号の周波数帯域は８２４ＭＨｚ〜８４９ＭＨｚである。ＡＧＳＭ方式の受信信号の周波数帯域は８６９ＭＨｚ〜８９４ＭＨｚである。ＥＧＳＭ方式の送信信号の周波数帯域は８８０ＭＨｚ〜９１５ＭＨｚである。ＥＧＳＭ方式の受信信号の周波数帯域は９２５ＭＨｚ〜９６０ＭＨｚである。ＤＣＳ方式の送信信号の周波数帯域は１７１０ＭＨｚ〜１７８５ＭＨｚである。ＤＣＳ方式の受信信号の周波数帯域は１８０５ＭＨｚ〜１８８０ＭＨｚである。ＰＣＳ方式の送信信号の周波数帯域は１８５０ＭＨｚ〜１９１０ＭＨｚである。ＰＣＳ方式の受信信号の周波数帯域は１９３０ＭＨｚ〜１９９０ＭＨｚである。

図１は、本実施の形態に係る高周波モジュールの回路構成を示すブロック図である。本実施の形態に係る高周波モジュール１は、アンテナ端子ＡＮＴと、２つのＡＧＳＭ受信信号端子Ｒｘ１１，Ｒｘ１２と、２つのＥＧＳＭ受信信号端子Ｒｘ２１，Ｒｘ２２と、２つのＤＣＳ受信信号端子Ｒｘ３１，Ｒｘ３２と、２つのＰＣＳ受信信号端子Ｒｘ４１，Ｒｘ４２と、送信信号端子Ｔｘ１，Ｔｘ２と、制御端子Ｖｃ１，Ｖｃ２とを備えている。

アンテナ端子ＡＮＴは、アンテナ１０１に接続される。ＡＧＳＭ受信信号端子Ｒｘ１１，Ｒｘ１２は、平衡信号の状態のＡＧＳＭ方式の受信信号を出力する。ＥＧＳＭ受信信号端子Ｒｘ２１，Ｒｘ２２は、平衡信号の状態のＥＧＳＭ方式の受信信号を出力する。ＤＣＳ受信信号端子Ｒｘ３１，Ｒｘ３２は、平衡信号の状態のＤＣＳ方式の受信信号を出力する。ＰＣＳ受信信号端子Ｒｘ４１，Ｒｘ４２は、平衡信号の状態のＰＣＳ方式の受信信号を出力する。端子Ｒｘ１１，Ｒｘ２１，Ｒｘ３１，Ｒｘ４１は、本発明における第１の受信信号端子に対応し、端子Ｒｘ１２，Ｒｘ２２，Ｒｘ３２，Ｒｘ４２は、本発明における第２の受信信号端子に対応する。

送信信号端子Ｔｘ１には、ＡＧＳＭ方式の送信信号とＥＧＳＭ方式の送信信号とが入力される。送信信号端子Ｔｘ２には、ＤＣＳ方式の送信信号とＰＣＳ方式の送信信号とが入力される。制御端子Ｖｃ１には、第１の制御信号が入力される。制御端子Ｖｃ２には、第２の制御信号が入力される。

端子ＡＮＴ，Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２，Ｔｘ１，Ｔｘ２，Ｖｃ１，Ｖｃ２は、外部回路に接続されるようになっている。

高周波モジュール１は、更に、ダイプレクサ１０と、２つのスイッチ回路２０，５０と、２つのローパスフィルタ（以下、ＬＰＦとも記す。）３０，６０と、２つの位相回路４０，７０と、ＡＧＳＭ受信用ＳＡＷフィルタ１１１と、ＥＧＳＭ受信用ＳＡＷフィルタ１１３と、ＤＣＳ受信用ＳＡＷフィルタ１１５と、ＰＣＳ受信用ＳＡＷフィルタ１１７とを備えている。ダイプレクサ１０は、アンテナ端子ＡＮＴおよびスイッチ回路２０，５０に接続されている。

スイッチ回路２０は、３つのポートＰ１〜Ｐ３を有している。ポートＰ１はダイプレクサ１０に接続されている。ポートＰ２はＬＰＦ３０に接続されている。ポートＰ３は位相回路４０に接続されている。また、スイッチ回路２０は、制御端子Ｖｃ１に接続されている。そして、スイッチ回路２０は、制御端子Ｖｃ１からの第１の制御信号の状態に応じて、ポートＰ２またはポートＰ３を選択的にポートＰ１に接続する。

スイッチ回路５０は、３つのポートＰ４〜Ｐ６を有している。ポートＰ４はダイプレクサ１０に接続されている。ポートＰ５はＬＰＦ６０に接続されている。ポートＰ６は位相回路７０に接続されている。また、スイッチ回路５０は、制御端子Ｖｃ２に接続されている。そして、スイッチ回路５０は、制御端子Ｖｃ２からの第２の制御信号の状態に応じて、ポートＰ５またはポートＰ６を選択的にポートＰ４に接続する。

ＬＰＦ３０は、スイッチ回路２０のポートＰ２と送信信号端子Ｔｘ１との間に挿入されている。ＬＰＦ３０は、ＡＧＳＭ方式の送信信号およびＥＧＳＭ方式の送信信号に含まれる高調波成分を除去する。

ＬＰＦ６０は、スイッチ回路５０のポートＰ５と送信信号端子Ｔｘ２との間に挿入されている。ＬＰＦ６０は、ＤＣＳ方式の送信信号およびＰＣＳ方式の送信信号に含まれる高調波成分を除去する。

位相回路４０は、スイッチ回路２０のポートＰ３とＡＧＳＭ受信用ＳＡＷフィルタ１１１とＥＧＳＭ受信用ＳＡＷフィルタ１１３とに接続されている。位相回路４０は、ポートＰ３からのＡＧＳＭ方式の受信信号がＳＡＷフィルタ１１１に送られ、ポートＰ３からのＥＧＳＭ方式の受信信号がＳＡＷフィルタ１１３に送られるように、ポートＰ３とＳＡＷフィルタ１１１との間の信号経路とポートＰ３とＳＡＷフィルタ１１３との間の信号経路のそれぞれにおけるインピーダンス特性を調整する。

位相回路７０は、スイッチ回路５０のポートＰ６とＤＣＳ受信用ＳＡＷフィルタ１１５とＰＣＳ受信用ＳＡＷフィルタ１１７とに接続されている。位相回路７０は、ポートＰ６からのＤＣＳ方式の受信信号がＳＡＷフィルタ１１５に送られ、ポートＰ６からのＰＣＳ方式の受信信号がＳＡＷフィルタ１１７に送られるように、ポートＰ６とＳＡＷフィルタ１１５との間の信号経路とポートＰ６とＳＡＷフィルタ１１７との間の信号経路のそれぞれにおけるインピーダンス特性を調整する。

ＳＡＷフィルタ１１１，１１３，１１５，１１７は、いずれも、弾性波素子としての弾性表面波（ＳＡＷ）素子を用いて構成されたバンドパスフィルタである。なお、ＳＡＷフィルタ１１１，１１３，１１５，１１７の代わりに、弾性波素子としてのバルク弾性波素子を用いて構成されたフィルタを設けてもよい。弾性表面波素子が圧電体の表面を伝播する音波（弾性表面波）を利用しているのに対し、バルク弾性波素子は、圧電体内部を伝播する音波（バルク弾性波）を利用するものである。

ＳＡＷフィルタ１１１，１１３，１１５，１１７は、いずれも、不平衡信号が入力される１つの入力端と平衡信号を出力する２つの出力端とを有している。ＳＡＷフィルタ１１１の入力端は位相回路４０に接続され、ＳＡＷフィルタ１１１の２つの出力端は受信信号端子Ｒｘ１１，Ｒｘ１２に接続されている。ＳＡＷフィルタ１１３の入力端は位相回路４０に接続され、ＳＡＷフィルタ１１３の２つの出力端は受信信号端子Ｒｘ２１，Ｒｘ２２に接続されている。ＳＡＷフィルタ１１５の入力端は位相回路７０に接続され、ＳＡＷフィルタ１１５の２つの出力端は受信信号端子Ｒｘ３１，Ｒｘ３２に接続されている。ＳＡＷフィルタ１１７の入力端は位相回路７０に接続され、ＳＡＷフィルタ１１７の２つの出力端は受信信号端子Ｒｘ４１，Ｒｘ４２に接続されている。

ＳＡＷフィルタ１１１は、ＡＧＳＭ方式の受信信号を通過させ、ＡＧＳＭ方式の受信信号の周波数帯域外の周波数の信号を遮断する。ＳＡＷフィルタ１１３は、ＥＧＳＭ方式の受信信号を通過させ、ＥＧＳＭ方式の受信信号の周波数帯域外の周波数の信号を遮断する。ＳＡＷフィルタ１１５は、ＤＣＳ方式の受信信号を通過させ、ＤＣＳ方式の受信信号の周波数帯域外の周波数の信号を遮断する。ＳＡＷフィルタ１１７は、ＰＣＳ方式の受信信号を通過させ、ＰＣＳ方式の受信信号の周波数帯域外の周波数の信号を遮断する。また、ＳＡＷフィルタ１１１，１１３，１１５，１１７は、いずれも、入力端に入力される不平衡信号を平衡信号に変換して出力端より出力する機能を有している。

次に、図２を参照して、図１に示した高周波モジュール１の回路構成について詳しく説明する。図２は、高周波モジュール１の回路構成を示す回路図である。

ダイプレクサ１０は、インダクタ１１，１５と、キャパシタ１２，１３，１４，１６とを有している。インダクタ１１およびキャパシタ１２，１３の各一端はアンテナ端子ＡＮＴに接続されている。インダクタ１１およびキャパシタ１２の各他端はスイッチ回路２０のポートＰ１に接続されている。キャパシタ１４の一端はキャパシタ１３の他端に接続されている。キャパシタ１４の他端はスイッチ回路５０のポートＰ４に接続されている。インダクタ１５の一端はキャパシタ１３の他端に接続されている。インダクタ１５の他端は、キャパシタ１６を介して接地されている。

インダクタ１１およびキャパシタ１２は、ＡＧＳＭ方式の信号およびＥＧＳＭ方式の信号を通過させ、ＤＣＳ方式の信号およびＰＣＳ方式の信号を遮断するローパスフィルタを構成する。キャパシタ１３，１４，１６およびインダクタ１５は、ＤＣＳ方式の信号およびＰＣＳ方式の信号を通過させ、ＡＧＳＭ方式の信号およびＥＧＳＭ方式の信号を遮断するバンドパスフィルタを構成する。

スイッチ回路２０は、ポートＰ１〜Ｐ３と、インダクタ２１，２５と、キャパシタ２２〜２４と、抵抗器Ｒ１と、ダイオードＤ１，Ｄ２とを有している。インダクタ２１およびキャパシタ２４の各一端およびダイオードＤ１のアノードは、ポートＰ１に接続されている。キャパシタ２４の他端は接地されている。ダイオードＤ１のカソードおよびインダクタ２５の一端は、ポートＰ２に接続されている。インダクタ２５の他端は接地されている。インダクタ２１の他端およびダイオードＤ２のカソードは、ポートＰ３に接続されている。ダイオードＤ２のアノードは、抵抗器Ｒ１の一端に接続されていると共に、キャパシタ２２を介して接地されている。抵抗器Ｒ１の他端は制御端子Ｖｃ１に接続されていると共に、キャパシタ２３を介して接地されている。

ＬＰＦ３０は、インダクタ３１と、キャパシタ３２〜３４とを有している。インダクタ３１およびキャパシタ３３，３４の各一端は、送信信号端子Ｔｘ１に接続されている。インダクタ３１およびキャパシタ３３の各他端およびキャパシタ３２の一端は、スイッチ回路２０のポートＰ２に接続されている。キャパシタ３２，３４の各他端は接地されている。

位相回路４０は、キャパシタ４１，４２，４４，４５と、インダクタ４３，４６とを有している。キャパシタ４１，４２の各一端は、スイッチ回路２０のポートＰ３に接続されている。インダクタ４３の一端はキャパシタ４２の他端に接続されている。インダクタ４３の他端およびキャパシタ４４の一端は、ＳＡＷフィルタ１１１の入力端に接続されている。キャパシタ４４の他端は接地されている。キャパシタ４５の一端はキャパシタ４２の他端に接続されている。キャパシタ４５の他端およびインダクタ４６の一端は、ＳＡＷフィルタ１１３の入力端に接続されている。インダクタ４６の他端は接地されている。

本実施の形態では、ＳＡＷフィルタ１１１，１１３は、これらを複合した１つの部品であるデュアルＳＡＷフィルタ１２１に含まれている。デュアルＳＡＷフィルタ１２１は、６つの端子Ｐ１１〜Ｐ１６および図示しない４つのグランド用端子を有している。端子Ｐ１１はＳＡＷフィルタ１１１の入力端に接続されている。端子Ｐ１２，Ｐ１３は、ＳＡＷフィルタ１１１の２つの出力端に接続されている。また、端子Ｐ１２，Ｐ１３は受信信号端子Ｒｘ１１，Ｒｘ１２に接続されている。端子Ｐ１４はＳＡＷフィルタ１１３の入力端に接続されている。端子Ｐ１５，Ｐ１６はＳＡＷフィルタ１１３の２つの出力端に接続されている。また、端子Ｐ１５，Ｐ１６は受信信号端子Ｒｘ２１，Ｒｘ２２に接続されている。位相回路４０におけるインダクタ４３の他端およびキャパシタ４４の一端は、端子Ｐ１１を介してＳＡＷフィルタ１１１の入力端に接続されている。位相回路４０におけるキャパシタ４５の他端およびインダクタ４６の一端は、端子Ｐ１４を介してＳＡＷフィルタ１１３の入力端に接続されている。

デュアルＳＡＷフィルタ１２１は、端子Ｐ１２，１３から平衡信号の状態のＡＧＳＭ方式の受信信号を出力すると共に、端子Ｐ１５，１６から平衡信号の状態のＥＧＳＭ方式の受信信号を出力する。デュアルＳＡＷフィルタ１２２は、端子Ｐ２２，２３から平衡信号の状態のＤＣＳ方式の受信信号を出力すると共に、端子Ｐ２５，２６から平衡信号の状態のＰＣＳ方式の受信信号を出力する。デュアルＳＡＷフィルタ１２１，１２２は、本発明における平衡信号出力素子に対応する。端子Ｐ１２，Ｐ１５，Ｐ２２，Ｐ２５は、本発明における第１の出力端子に対応し、端子Ｐ１３，Ｐ１６，Ｐ２３，Ｐ２６は、本発明における第２の出力端子に対応する。

スイッチ回路５０は、ポートＰ４〜Ｐ６と、インダクタ５１，５５，５７と、キャパシタ５２〜５４，５６と、抵抗器Ｒ２と、ダイオードＤ３，Ｄ４とを有している。インダクタ５１およびキャパシタ５４，５６の各一端とダイオードＤ３のアノードは、ポートＰ４に接続されている。キャパシタ５４の他端は接地されている。ダイオードＤ４のカソードおよびインダクタ５５の一端は、ポートＰ５に接続されている。インダクタ５５の他端は接地されている。インダクタ５１の他端およびダイオードＤ４のカソードは、ポートＰ６に接続されている。ダイオードＤ４のアノードは、抵抗器Ｒ２の一端に接続されていると共に、キャパシタ５２を介して接地されている。抵抗器Ｒ２の他端は制御端子Ｖｃ２に接続されていると共に、キャパシタ５３を介して接地されている。インダクタ５７の一端はキャパシタ５６の他端に接続されている。インダクタ５７の他端はポートＰ５に接続されている。

ＬＰＦ６０は、インダクタ６１，６５と、キャパシタ６２〜６４，６６，６７とを有している。インダクタ６５およびキャパシタ６６，６７の各一端は、送信信号端子Ｔｘ２に接続されている。インダクタ６１およびキャパシタ６２，６３の各一端は、スイッチ回路５０のポートＰ５に接続されている。インダクタ６１，６５およびキャパシタ６３，６６の各他端は、互いに接続されていると共に、キャパシタ６４を介して接地されている。キャパシタ６２，６７の各他端は接地されている。

位相回路７０は、キャパシタ７１，７２，７４，７５と、インダクタ７３，７６とを有している。キャパシタ７１，７２の各一端は、スイッチ回路５０のポートＰ６に接続されている。インダクタ７３の一端はキャパシタ７２の他端に接続されている。インダクタ７３の他端およびキャパシタ７４の一端は、ＳＡＷフィルタ１１５の入力端に接続されている。キャパシタ７４の他端は接地されている。キャパシタ７５の一端はキャパシタ７２の他端に接続されている。キャパシタ７５の他端およびインダクタ７６の一端は、ＳＡＷフィルタ１１７の入力端に接続されている。インダクタ７６の他端は接地されている。

本実施の形態では、ＳＡＷフィルタ１１５，１１７は、これらを複合した１つの部品であるデュアルＳＡＷフィルタ１２２に含まれている。デュアルＳＡＷフィルタ１２２は、６つの端子Ｐ２１〜Ｐ２６および図示しない４つのグランド用端子を有している。端子Ｐ２１はＳＡＷフィルタ１１５の入力端に接続されている。端子Ｐ２２，Ｐ２３はＳＡＷフィルタ１１５の２つの出力端に接続されている。また、端子Ｐ２２，Ｐ２３は受信信号端子Ｒｘ３１，Ｒｘ３２に接続されている。端子Ｐ２４はＳＡＷフィルタ１１７の入力端に接続されている。端子Ｐ２５，Ｐ２６はＳＡＷフィルタ１１７の２つの出力端に接続されている。また、端子Ｐ２５，Ｐ２６は受信信号端子Ｒｘ４１，Ｒｘ４２に接続されている。位相回路７０におけるインダクタ７３の他端およびキャパシタ７４の一端は、端子Ｐ２１を介してＳＡＷフィルタ１１５の入力端に接続されている。位相回路７０におけるキャパシタ７５の他端およびインダクタ７６の一端は、端子Ｐ２４を介してＳＡＷフィルタ１１７の入力端に接続されている。

高周波モジュール１では、アンテナ端子ＡＮＴに入力されたＡＧＳＭ方式の受信信号は、ダイプレクサ１０、スイッチ回路２０、位相回路４０およびＳＡＷフィルタ１１１を通過して、受信信号端子Ｒｘ１１，Ｒｘ１２に送られる。アンテナ端子ＡＮＴに入力されたＥＧＳＭ方式の受信信号は、ダイプレクサ１０、スイッチ回路２０、位相回路４０およびＳＡＷフィルタ１１３を通過して、受信信号端子Ｒｘ２１，Ｒｘ２２に送られる。アンテナ端子ＡＮＴに入力されたＤＣＳ方式の受信信号は、ダイプレクサ１０、スイッチ回路５０、位相回路７０およびＳＡＷフィルタ１１５を通過して、受信信号端子Ｒｘ３１，Ｒｘ３２に送られる。アンテナ端子ＡＮＴに入力されたＰＣＳ方式の受信信号は、ダイプレクサ１０、スイッチ回路５０、位相回路７０およびＳＡＷフィルタ１１７を通過して、受信信号端子Ｒｘ４１，Ｒｘ４２に送られる。送信信号端子Ｔｘ１に入力されたＡＧＳＭ方式の送信信号またはＥＧＳＭ方式の送信信号は、ＬＰＦ３０、スイッチ回路２０およびダイプレクサ１０を通過して、アンテナ端子ＡＮＴに送られる。送信信号端子Ｔｘ２に入力されたＤＣＳ方式の送信信号またはＰＣＳ方式の送信信号は、ＬＰＦ６０、スイッチ回路５０およびダイプレクサ１０を通過して、アンテナ端子ＡＮＴに送られる。

ダイプレクサ１０およびスイッチ回路２０，５０は、ＡＧＳＭ方式またはＥＧＳＭ方式の受信信号と、ＡＧＳＭ方式またはＥＧＳＭ方式の送信信号と、ＤＣＳ方式またはＰＣＳ方式の受信信号と、ＤＣＳ方式またはＰＣＳ方式の送信信号とを分離する。ダイプレクサ１０およびスイッチ回路２０，５０は、本発明における分離回路に対応する。

次に、図３および図４を参照して、高周波モジュール１の構造について説明する。図３は、高周波モジュール１の平面図である。図４は、高周波モジュール１の外観を示す斜視図である。図３および図４に示したように、高周波モジュール１は、高周波モジュール１の上記各要素を一体化するための積層基板２００を備えている。積層基板２００は、交互に積層された複数の誘電体層と複数の導体層とを有している。また、積層基板２００は、積層方向における両側に配置された底面２００ａおよび上面２００ｂと、底面２００ａと上面２００ｂとを連結する４つの側面とを有し、直方体形状をなしている。

高周波モジュール１における回路は、積層基板２００の内部または表面上の導体層と、積層基板２００の上面２００ｂに搭載された素子とを用いて構成されている。ここでは、一例として、図２におけるデュアルＳＡＷフィルタ１２１，１２２、ダイオードＤ１〜Ｄ４、抵抗器Ｒ１，Ｒ２およびインダクタ２５，４６，５５，５７が、積層基板２００の上面２００ｂに搭載されているものとする。積層基板２００は、例えば低温同時焼成セラミック多層基板になっている。

積層基板２００の底面２００ａには、端子ＡＮＴ，Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２，Ｔｘ１，Ｔｘ２，Ｖｃ１，Ｖｃ２と、後述する複数のグランド端子が配置されている。

次に、図５ないし図２１を参照して、積層基板２００の構成の一例について説明する。図５ないし図２０は、それぞれ、上から１層目ないし１６層目（最下層）の誘電体層の上面を示している。図２１は、上から１６層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図５ないし図２０において、丸印はスルーホールを表している。

図５に示した１層目の誘電体層２０１の上面には、デュアルＳＡＷフィルタ１２１の各端子Ｐ１１〜Ｐ１６および図示しない４つのグランド用端子が接続される１０個の導体層４０１〜４１０と、デュアルＳＡＷフィルタ１２２の各端子Ｐ２１〜Ｐ２６および図示しない４つのグランド用端子が接続される１０個の導体層５０１〜５１０とが形成されている。誘電体層２０１の上面には、更に、導体層２２１〜２２５，３０１，４１１〜４１７，５１１〜５１９が形成されている。

デュアルＳＡＷフィルタ１２１の端子Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６は、それぞれ、導体層４０４，４０９，４１０，４０１，４０７，４０８に接続されている。導体層４０２，４０３，４０５，４０６には、デュアルＳＡＷフィルタ１２１の図示しない４つのグランド用端子が接続されている。

デュアルＳＡＷフィルタ１２２の端子Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４，Ｐ２５，Ｐ２６は、それぞれ、導体層５０４，５０９，５１０，５０１，５０７，５０８に接続されている。導体層５０２，５０３，５０５，５０６には、デュアルＳＡＷフィルタ１２２の図示しない４つのグランド用端子が接続されている。

ダイオードＤ１のアノードは導体層３０１に接続され、ダイオードＤ１のカソードは導体層４１１に接続されている。ダイオードＤ２のアノードは導体層４１５に接続され、ダイオードＤ２のカソードは導体層４１６に接続されている。ダイオードＤ３のアノードは導体層５１３に接続され、ダイオードＤ３のカソードは導体層５１４に接続されている。ダイオードＤ４のアノードは導体層５１５に接続され、ダイオードＤ４のカソードは導体層５１６に接続されている。抵抗器Ｒ１の一端は導体層４１３に接続され、抵抗器Ｒ１の他端は導体層４１４に接続されている。抵抗器Ｒ２の一端は導体層５１１に接続され、抵抗器Ｒ２の他端は導体層５１２に接続されている。

インダクタ２５の一端は導体層２２３に接続され、インダクタ２５の他端は導体層４１２に接続されている。インダクタ４６の一端は導体層２２５に接続され、インダクタ４６の他端は導体層４１７に接続されている。インダクタ５５の一端は導体層２２４に接続され、インダクタ５５の他端は導体層５１９に接続されている。インダクタ５７の一端は導体層５１７に接続され、インダクタ５７の他端は導体層５１８に接続されている。

誘電体層２０１には、それぞれ導体層４０７，４０８，４０９，４１０，５０７，５０８，５０９，５１０に接続されたスルーホールｈ１１，ｈ１２，ｈ１３，ｈ１４，ｈ１５，ｈ１６，ｈ１７，ｈ１８が形成されている。なお、誘電体層２０１には、符号を付したスルーホール以外にも、図５に示したように多数のスルーホールが形成されている。

図６に示した２層目の誘電体層２０２の上面には、キャパシタ用導体層３０３，４３０、位置調整用導体層ａ２１〜ａ２８および導体層２２７〜２３１，３０４，４２６〜４２９，５２６〜５２８が形成されている。導体層５２８は、インダクタ構成部５２８ａとキャパシタ構成部５２８ｂとを有している。

導体層３０３は、図２におけるキャパシタ１４，５６の各一部を構成する。導体層３０３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５１３が接続されている。導体層４３０は、図２におけるキャパシタ４５の一部を構成する。導体層４３０には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４０１，４１７が接続されている。導体層５２８のキャパシタ構成部５２８ｂは、図２におけるキャパシタ７５の一部を構成する。導体層５２８には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５０１が接続されている。導体層５２８のインダクタ構成部５２８ａは、図２におけるインダクタ７６の一部を構成する。

導体層２２７には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２２，２２３が接続されている。導体層２２８には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２２，２２４が接続されている。導体層２２９には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５０２，５０３，５０６が接続されている。導体層２３０には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２２，２２５，４０２，４０３，４０５，４０６が接続されている。導体層２３１には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２１，５０５が接続されている。

導体層３０４には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層３０１が接続されている。導体層４２６には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４１１，４１２が接続されている。導体層４２７には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４１４，４１５が接続されている。導体層４２８には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４１３が接続されている。導体層４２９には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４１６が接続されている。

導体層５２６には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５１２，５１５が接続されている。導体層５２７には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５１４，５１８，５１９が接続されている。

導体層ａ２１〜ａ２８には、それぞれスルーホールｈ１１〜ｈ１８を介して、図５に示した導体層４０７〜４１０，５０７〜５１０が接続されている。

誘電体層２０２には、それぞれ導体層ａ２１〜ａ２８に接続されたスルーホールｈ２１〜ｈ２８が形成されている。なお、誘電体層２０２には、符号を付したスルーホール以外にも、図６に示したように多数のスルーホールが形成されている。

図７に示した３層目の誘電体層２０３の上面には、キャパシタ用導体層４３８，５３７，５３９、導体層２３５，３０６およびインダクタ用導体層３０７，４３６，４３７，５３６，５３８，５４０が形成されている。導体層３０６は、インダクタ構成部３０６ａとキャパシタ構成部３０６ｂとを有している。導体層２３５には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層２３０が接続されている。

導体層３０６のキャパシタ構成部３０６ｂは、図６に示した導体層３０３の一部と共に図２におけるキャパシタ１４を構成すると共に、図２におけるキャパシタ１３の一部を構成する。導体層４３８は、図２におけるキャパシタ４５の一部を構成する。導体層５３７は、図２におけるキャパシタ５６の一部を構成する。導体層５３７には、誘電体層２０１，２０２に形成されたスルーホールを介して、図５に示した導体層５１７が接続されている。導体層５３９は、図２におけるキャパシタ７５の一部を構成する。

導体層３０６のインダクタ構成部３０６ａは、図２におけるインダクタ１５の一部を構成する。導体層３０７には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層３０４が接続されている。導体層３０７は、図２におけるインダクタ１１の一部を構成する。導体層４３６には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層４２６が接続されている。導体層４３６は、図２におけるインダクタ３１の一部を構成する。導体層４３７には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層４２９が接続されている。導体層４３７は、図２におけるインダクタ２１の一部を構成する。

導体層５３６には、誘電体層２０１，２０２に形成されたスルーホールを介して、図５に示した導体層５１６が接続されている。導体層５３６は、図２におけるインダクタ５１の一部を構成する。導体層５３８には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層５２７が接続されている。導体層５３８は、図２におけるインダクタ６１の一部を構成する。導体層５４０には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層５２８が接続されている。導体層５４０は、図２におけるインダクタ７６の一部を構成する。

誘電体層２０３には、それぞれスルーホールｈ２１〜ｈ２８に接続されたスルーホールｈ３１〜ｈ３８が形成されている。なお、誘電体層２０３には、符号を付したスルーホール以外にも、図７に示したように多数のスルーホールが形成されている。

図８に示した４層目の誘電体層２０４の上面には、キャパシタ用導体層３１０，４４２，５４３，５４６およびインダクタ用導体層３０９，３１１，４４０，４４１，４４３，５４２，５４４，５４７，５４８が形成されている。導体層３１０は、図７に示した導体層３０６のキャパシタ構成部３０６ｂと共に図２におけるキャパシタ１３を構成する。導体層４４２は、図２におけるキャパシタ４５の一部を構成する。導体層４４２には、誘電体層２０２，２０３に形成されたスルーホールを介して、図６に示した導体層４３０が接続されている。導体層５４３は、図２におけるキャパシタ５６の一部を構成する。導体層５４３には、誘電体層２０２，２０３に形成されたスルーホールを介して、図６に示した導体層３０３が接続されている。導体層５４６は、図２におけるキャパシタ７５の一部を構成する。導体層５４６には、誘電体層２０２，２０３に形成されたスルーホールを介して、図６に示した導体層５２８が接続されている。

導体層３０９には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層３０６が接続されている。導体層３０９は、図２におけるインダクタ１５の一部を構成する。導体層３１１には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層３０７が接続されている。導体層３１１は、図２におけるインダクタ１１の一部を構成する。導体層４４０には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層４３６が接続されている。導体層４４０は、図２におけるインダクタ３１の一部を構成する。導体層４４１には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層４３７が接続されている。導体層４４１は、図２におけるインダクタ２１の一部を構成する。導体層４４３には、誘電体層２０１〜２０３に形成されたスルーホールを介して、図５に示した導体層４０４が接続されている。導体層４４３は、図２におけるインダクタ４３の一部を構成する。

導体層５４２には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層５３６が接続されている。導体層５４２は、図２におけるインダクタ５１の一部を構成する。導体層５４４には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層５３８が接続されている。導体層５４４は、図２におけるインダクタ６１の一部を構成する。導体層５４７には、誘電体層２０１〜２０３に形成されたスルーホールを介して、図５に示した導体層５０４が接続されている。導体層５４７は、図２におけるインダクタ７３の一部を構成する。導体層５４８には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層５４０が接続されている。導体層５４８は、図２におけるインダクタ７６の一部を構成する。

誘電体層２０４には、それぞれスルーホールｈ３１〜ｈ３８に接続されたスルーホールｈ４１〜ｈ４８が形成されている。なお、誘電体層２０４には、符号を付したスルーホール以外にも、図８に示したように多数のスルーホールが形成されている。

図９に示した５層目の誘電体層２０５の上面には、キャパシタ用導体層４４７，５５１，５５４、インダクタ用導体層３１３，３１４，４４５，４４６，４４８，５５０，５５２，５５５，５５６および位置調整用導体層ａ５３，ａ５４，ａ５５，ａ５６が形成されている。導体層４４７は、導体層４３０，４３８，４４２と共に、図２におけるキャパシタ４５を構成する。導体層４４７には、誘電体層２０３，２０４に形成されたスルーホールを介して、図７に示した導体層４３８が接続されている。導体層５５１は、図２におけるキャパシタ５６の一部を構成する。導体層５５１には、誘電体層２０３，２０４に形成されたスルーホールを介して、図７に示した導体層５３７が接続されている。導体層５５４は、導体層５２８のキャパシタ構成部５２８ｂおよび導体層５３９，５４６と共に、図２におけるキャパシタ７５を構成する。導体層５５４には、誘電体層２０３，２０４に形成されたスルーホールを介して、図７に示した導体層５３９が接続されている。

導体層３１３には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層３０９が接続されている。導体層３１３は、図２におけるインダクタ１５の一部を構成する。導体層３１４には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層３１１が接続されている。導体層３１４は、図２におけるインダクタ１１の一部を構成する。導体層４４５には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層４４０が接続されている。導体層４４５は、図２におけるインダクタ３１の一部を構成する。導体層４４６には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層４４１が接続されている。導体層４４６は、図２におけるインダクタ２１の一部を構成する。導体層４４８には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層４４３が接続されている。導体層４４８は、図２におけるインダクタ４３の一部を構成する。

導体層５５０には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４２が接続されている。導体層５５０は、図２におけるインダクタ５１の一部を構成する。導体層５５２には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４４が接続されている。導体層５５２は、図２におけるインダクタ６１，６５の各一部を構成する。図２におけるインダクタ６１は、導体層５５２の一部および導体層５３８，５４４によって構成されている。導体層５５５には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４７が接続されている。導体層５５５は、図２におけるインダクタ７３の一部を構成する。導体層５５６には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４８が接続されている。導体層５５６は、図２におけるインダクタ７６の一部を構成する。導体層ａ５３，ａ５４，ａ５５，ａ５６には、それぞれスルーホールｈ４３，ｈ４４，ｈ４５，ｈ４６が接続されている。

誘電体層２０５には、それぞれスルーホールｈ４１，ｈ４２，ｈ４７，ｈ４８に接続されたスルーホールｈ５１，ｈ５２，ｈ５７，ｈ５８と、それぞれ導体層ａ５３，ａ５４，ａ５５，ａ５６に接続されたスルーホールｈ５３，ｈ５４，ｈ５５，ｈ５６が形成されている。なお、誘電体層２０５には、符号を付したスルーホール以外にも、図９に示したように多数のスルーホールが形成されている。

図１０に示した６層目の誘電体層２０６の上面には、キャパシタ用導体層４５６，５５９およびインダクタ用導体層３１６，３１７，４５４，４５５，４５７，５５８，５６０，５６２，５６３が形成されている。導体層４５６は、図２におけるキャパシタ４２の一部を構成する。導体層４５６には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層４４７が接続されている。導体層５５９は、図２におけるキャパシタ５６の一部を構成する。導体層５５９には、誘電体層２０４，２０５に形成されたスルーホールを介して、図８に示した導体層５４３が接続されている。

導体層３１６には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層３１３が接続されている。図２におけるインダクタ１５は、導体層３０６のインダクタ構成部３０６ａおよび導体層３０９，３１３，３１６によって構成されている。導体層３１７には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層３１４が接続されている。導体層３１７は、図２におけるインダクタ１１の一部を構成する。導体層４５４には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層４４５が接続されている。導体層４５４は、図２におけるインダクタ３１の一部を構成する。導体層４５５には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層４４６が接続されている。導体層４５５は、図２におけるインダクタ２１の一部を構成する。導体層４５７には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層４４８が接続されている。導体層４５７は、図２におけるインダクタ４３の一部を構成する。

導体層５５８には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５０が接続されている。導体層５５８は、図２におけるインダクタ５１の一部を構成する。導体層５６０には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５２が接続されている。図２におけるインダクタ６５は、導体層５５２の一部と導体層５６０によって構成されている。導体層５６２には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５５が接続されている。導体層５６２は、図２におけるインダクタ７３の一部を構成する。導体層５６３には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５６が接続されている。導体層５６３は、図２におけるインダクタ７６の一部を構成する。

誘電体層２０６には、それぞれスルーホールｈ５１〜ｈ５８に接続されたスルーホールｈ６１〜ｈ６８が形成されている。なお、誘電体層２０６には、符号を付したスルーホール以外にも、図１０に示したように多数のスルーホールが形成されている。

図１１に示した７層目の誘電体層２０７の上面には、キャパシタ用導体層４６１，５６６、インダクタ用導体層３２０，４５９，４６０，４６２，５６５，５６８，５６９、導体層３１９および位置調整用導体層ａ７１，ａ７２，ａ７７，ａ７８が形成されている。導体層４６１は、図２におけるキャパシタ４２の一部を構成する。導体層４６１には、誘電体層２０２〜２０６に形成されたスルーホールを介して、図６に示した導体層４２９が接続されている。導体層５６６は、図２におけるキャパシタ５６の一部を構成する。導体層５６６には、誘電体層２０５，２０６に形成されたスルーホールを介して、図９に示した導体層５５１が接続されている。

導体層３１９には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層３１６が接続されている。導体層３２０には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層３１７が接続されている。図２におけるインダクタ１１は、導体層３０７，３１１，３１４，３１７，３２０によって構成されている。

導体層４５９には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４５４が接続されている。図２におけるインダクタ３１は、導体層４３６，４４０，４４５，４５４，４５９によって構成されている。導体層４６０には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４５５が接続されている。導体層４６０は、図２におけるインダクタ２１の一部を構成する。導体層４６２には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４５７が接続されている。導体層４６２は、図２におけるインダクタ４３の一部を構成する。

導体層５６５には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層５５８が接続されている。また、導体層５６５には、誘電体層２０２〜２０６に形成されたスルーホールを介して、図６に示した導体層３０３が接続されている。図２におけるインダクタ５１は、導体層５３６，５４２，５５０，５５８，５６５によって構成されている。導体層５６８には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層５６２が接続されている。図２におけるインダクタ７３は、導体層５４７，５５５，５６２，５６８によって構成されている。導体層５６９には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層５６３が接続されている。導体層５６９は、図２におけるインダクタ７６の一部を構成する。導体層ａ７１，ａ７２，ａ７７，ａ７８には、それぞれスルーホールｈ６１，ｈ６２，ｈ６７，ｈ６８が接続されている。

誘電体層２０７には、それぞれ導体層ａ７１，ａ７２，ａ７７，ａ７８に接続されたスルーホールｈ７１，ｈ７２，ｈ７７，ｈ７８と、それぞれスルーホールｈ６３，ｈ６４，ｈ６５，ｈ６６に接続されたスルーホールｈ７３，ｈ７４，ｈ７５，ｈ７６が形成されている。なお、誘電体層２０７には、符号を付したスルーホール以外にも、図１１に示したように多数のスルーホールが形成されている。

図１２に示した８層目の誘電体層２０８の上面には、キャパシタ用導体層５７１，５７２，５７５、インダクタ用導体層４６４，５７４および導体層４６５，５７３，４６６が形成されている。導体層４６５は、インダクタ構成部４６５ａとキャパシタ構成部４６５ｂとを有している。導体層５７１は、導体層３０３の他の一部および導体層５３７，５４３，５５１，５５９，５６６と共に、図２におけるキャパシタ５６を構成する。導体層５７１には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層５５９が接続されている。導体層５７２は、図２におけるキャパシタ７２の一部を構成する。導体層５７２には、誘電体層２０３〜２０７に形成されたスルーホールを介して、図７に示した導体層５３６が接続されている。

導体層４６５のキャパシタ構成部４６５ｂは、図２におけるキャパシタ４２の一部を構成する。導体層４６５には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層４６２が接続されている。また、導体層４６５には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層４５６が接続されている。図２におけるインダクタ４３は、導体層４４３，４４８，４５７，４６２および導体層４６５のインダクタ構成部４６５ａによって構成されている。

導体層４６４には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層４６０が接続されている。導体層４６４は、図２におけるインダクタ２１の一部を構成する。導体層５７４には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層５６９が接続されている。導体層５７４は、図２におけるインダクタ７６の一部を構成する。

導体層４６６には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層４５９が接続されている。導体層５７３には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層５６８が接続されている。導体層５７５には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層５６０が接続されている。

誘電体層２０８には、それぞれスルーホールｈ７１〜ｈ７８に接続されたスルーホールｈ８１〜ｈ８８が形成されている。なお、誘電体層２０８には、符号を付したスルーホール以外にも、図１２に示したように多数のスルーホールが形成されている。

図１３に示した９層目の誘電体層２０９には、キャパシタ用導体層３２２，４７２，４７３，５８０，５８２、インダクタ用導体層４７１，５８３および位置調整用導体層ａ９３，ａ９４，ａ９５，ａ９６が形成されている。導体層３２２は、図２におけるキャパシタ１２の一部を構成する。導体層３２２には、誘電体層２０７，２０８に形成されたスルーホールを介して、図１１に示した導体層３２０が接続されている。また、導体層３２２には、誘電体層２０４〜２０８に形成されたスルーホールを介して、図８に示した導体層３１０が接続されている。導体層４７２は、図２におけるキャパシタ４２の一部を構成する。導体層４７２には、誘電体層２０７，２０８に形成されたスルーホールを介して、図１１に示した導体層４６１が接続されている。導体層４７３は、図２におけるキャパシタ３３の一部を構成する。導体層４７３には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４６６が接続されている。

導体層５８０は、図２におけるキャパシタ６３，６６の各一部を構成する。導体層５８０には、誘電体層２０５〜２０８に形成されたスルーホールを介して、図９に示した導体層５５２が接続されている。導体層５８２は、図２におけるキャパシタ７２の一部を構成する。導体層５８２には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層５７３が接続されている。また、導体層５８２には、誘電体層２０５〜２０８に形成されたスルーホールを介して、図９に示した導体層５５４が接続されている。

導体層４７１には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４６４が接続されている。図２におけるインダクタ２１は、導体層４３７，４４１，４４６，４５５，４６０，４６４，４７１によって構成されている。導体層５８３には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層５７４が接続されている。図２におけるインダクタ７６は、導体層５２８のインダクタ構成部５２８ａおよび導体層５４０，５４８，５５６，５６３，５６９，５７４，５８３によって構成されている。導体層ａ９３，ａ９４，ａ９５，ａ９６には、それぞれスルーホールｈ８３，ｈ８４，ｈ８５，ｈ８６が接続されている。

誘電体層２０９には、それぞれスルーホールｈ８１，ｈ８２，ｈ８７，ｈ８８に接続されたスルーホールｈ９１，ｈ９２，ｈ９７，ｈ９８と、それぞれ導体層ａ９３，ａ９４，ａ９５，ａ９６に接続されたスルーホールｈ９３，ｈ９４，ｈ９５，ｈ９６が形成されている。なお、誘電体層２０９には、符号を付したスルーホール以外にも、図１３に示したように多数のスルーホールが形成されている。

図１４に示した１０層目の誘電体層２１０には、キャパシタ用導体層３２４，４７４，４７５，５８５が形成されている。導体層３２４は、図１３に示した導体層３２２と共に図２におけるキャパシタ１２を構成する。導体層３２４には、誘電体層２０９に形成されたスルーホールを介して、図１３に示した導体層４７１が接続されている。また、導体層３２４には、誘電体層２０２〜２０９に形成されたスルーホールを介して、図６に示した導体層３０４が接続されている。

導体層４７４は、図２におけるキャパシタ３３の一部を構成する。導体層４７４には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層４３６が接続されている。導体層４７５は、図２におけるキャパシタ４２の一部を構成する。導体層４７５には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層４６５が接続されている。導体層５８５は、図２におけるキャパシタ７１の一部を構成する。また、導体層５８５は、導体層５７２，５８２と共に、図２におけるキャパシタ７２を構成する。導体層５８５には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層５７２が接続されている。

誘電体層２１０には、それぞれスルーホールｈ９１〜ｈ９８に接続されたスルーホールｈ１０１〜ｈ１０８が形成されている。なお、誘電体層２１０には、符号を付したスルーホール以外にも、図１４に示したように多数のスルーホールが形成されている。

図１５に示した１１層目の誘電体層２１１には、キャパシタ用導体層４７７〜４７９，５８７，５８８が形成されている。導体層４７７は、図２におけるキャパシタ２４の一部を構成する。導体層４７７には、誘電体層２１０に形成されたスルーホールを介して、図１４に示した導体層３２４が接続されている。導体層４７８は、図１３に示した導体層４７３および図１４に示した導体層４７４と共に図２におけるキャパシタ３３を構成すると共に、図２におけるキャパシタ３２の一部を構成する。導体層４７８には、誘電体層２１０に形成されたスルーホールを介して、図１４に示した導体層４７４が接続されている。導体層４７９は、図２におけるキャパシタ４１の一部を構成する。また、導体層４７９は、導体層４５６，４６１，４７２，４７５および導体層４６５のキャパシタ構成部４６５ｂと共に、図２におけるキャパシタ４２を構成する。導体層４７９には、誘電体層２０９，２１０に形成されたスルーホールを介して、図１３に示した導体層４７２が接続されている。

導体層５８７は、図２におけるキャパシタ５４の一部を構成する。導体層５８７には、誘電体層２０８〜２１０に形成されたスルーホールを介して、図１２に示した導体層５７１が接続されている。導体層５８８は、図２におけるキャパシタ６２の一部を構成する。また、導体層５８８は、導体層５８０と共に図２におけるキャパシタ６６を構成する。導体層５８８には、誘電体層２０３〜２１０に形成されたスルーホールを介して、図７に示した導体層５３８が接続されている。

誘電体層２１１には、それぞれスルーホールｈ１０１〜ｈ１０８に接続されたスルーホールｈ１１１〜ｈ１１８が形成されている。なお、誘電体層２１１には、符号を付したスルーホール以外にも、図１５に示したように多数のスルーホールが形成されている。

図１６に示した１２層目の誘電体層２１２には、グランド用導体層２３８が形成されている。導体層２３８には、誘電体層２０１〜２１１に形成されたスルーホールを介して、図５に示した導体層２２１が接続されている。また、導体層２３８には、誘電体層２０２〜２１１に形成されたスルーホールを介して、図６に示した導体層２２７，２２９〜２３１が接続されている。また、導体層２３８には、誘電体層２０３〜２１１に形成されたスルーホールを介して、図７に示した導体層２３５が接続されている。また、導体層２３８には、誘電体層２０９〜２１１に形成されたスルーホールを介して、図１３に示した導体層５８３が接続されている。導体層２３８は、図１４に示した導体層５８５と共に図２におけるキャパシタ７１を構成する。また、導体層２３８は、図１５に示した導体層４７９，５８７，５８８の各々と共に図２におけるキャパシタ４１，５４，６２を構成する。

誘電体層２１２には、それぞれスルーホールｈ１１１〜ｈ１１８に接続されたスルーホールｈ１２１〜ｈ１２８が形成されている。なお、誘電体層２１２には、符号を付したスルーホール以外にも、図１６に示したように多数のスルーホールが形成されている。

図１７に示した１３層目の誘電体層２１３には、キャパシタ用導体層４８１〜４８５，５９０〜５９２が形成されている。導体層４８１は、図２におけるキャパシタ２４の一部を構成する。導体層４８１には、誘電体層２１１，２１２に形成されたスルーホールを介して、図１５に示した導体層４７７が接続されている。導体層４８２は、図２におけるキャパシタ３２の一部を構成する。導体層４８２には、誘電体層２１１，２１２に形成されたスルーホールを介して、図１５に示した導体層４７８が接続されている。導体層４８３は、図２におけるキャパシタ２２の一部を構成する。導体層４８３には、誘電体層２０２〜２１２に形成されたスルーホールを介して、図６に示した導体層４２７が接続されている。導体層４８４は、図２におけるキャパシタ２３の一部を構成する。導体層４８４には、誘電体層２０２〜２１２に形成されたスルーホールを介して、図６に示した導体層４２８が接続されている。導体層４８５は、図２におけるキャパシタ４４の一部を構成している。導体層４８５には、誘電体層２０４〜２１２に形成されたスルーホールを介して、図８に示した導体層４４３が接続されている。

導体層５９０は、図２におけるキャパシタ５２の一部を構成する。導体層５９０には、誘電体層２０２〜２１２に形成されたスルーホールを介して、図６に示した導体層５２６が接続されている。導体層５９１は、図２におけるキャパシタ６４の一部を構成する。導体層５９１には、誘電体層２０９〜２１２に形成されたスルーホールを介して、図１３に示した導体層５８０が接続されている。導体層５９２は、図２におけるキャパシタ７４の一部を構成する。導体層５９２には、誘電体層２０４〜２１２に形成されたスルーホールを介して、図８に示した導体層５４７が接続されている。

誘電体層２１３には、それぞれスルーホールｈ１２１〜ｈ１２８に接続されたスルーホールｈ１３１〜ｈ１３８が形成されている。なお、誘電体層２１３には、符号を付したスルーホール以外にも、図１７に示したように多数のスルーホールが形成されている。

図１８に示した１４層目の誘電体層２１４には、グランド用導体層２４０が形成されている。導体層２４０には、誘電体層２１２，２１３に形成されたスルーホールを介して、図１６に示した導体層２３８が接続されている。図２におけるキャパシタ２４は、導体層４７７，２３８，４８１，２４０によって構成されている。図２におけるキャパシタ３２は、導体層４７８，２３８，４８２，２４０によって構成されている。図２におけるキャパシタ４４は、導体層２３８，４８５，２４０によって構成されている。図２におけるキャパシタ５２は、導体層２３８，５９０，２４０によって構成されている。図２におけるキャパシタ６２は、導体層２３８，５８８，２４０によって構成されている。図２におけるキャパシタ７４は、導体層２３８，５９２，２４０によって構成されている。

誘電体層２１４には、それぞれスルーホールｈ１３１〜ｈ１３８に接続されたスルーホールｈ１４１〜ｈ１４８が形成されている。なお、誘電体層２１４には、符号を付したスルーホール以外にも、図１８に示したように多数のスルーホールが形成されている。

図１９に示した１５層目の誘電体層２１５には、キャパシタ用導体層３２６，４８７，４８８，４８９，５９４，５９５が形成されている。導体層３２６は、図２におけるキャパシタ１６の一部を構成する。導体層３２６には、誘電体層２０７〜２１４に形成されたスルーホールを介して、図１１に示した導体層３１９が接続されている。

導体層４８７は、図２におけるキャパシタ３４の一部を構成する。導体層４８７には、誘電体層２０９〜２１４に形成されたスルーホールを介して、図１３に示した導体層４７３が接続されている。導体層４８８は、図２におけるキャパシタ２３の一部を構成する。導体層４８８には、誘電体層２１３，２１４に形成されたスルーホールを介して、図１７に示した導体層４８４が接続されている。導体層４８９は、図２におけるキャパシタ２２の一部を構成する。導体層４８９には、誘電体層２１３，２１４に形成されたスルーホールを介して、図１７に示した導体層４８３が接続されている。導体層５９４は、図２におけるキャパシタ５３の一部を構成する。導体層５９４には、誘電体層２０１〜２１４に形成されたスルーホールを介して、図５に示した導体層５１１が接続されている。導体層５９５は、図２におけるキャパシタ６７の一部を構成する。導体層５９５には、誘電体層２０８〜２１４に形成されたスルーホールを介して、図１２に示した導体層５７５が接続されている。

誘電体層２１５には、それぞれスルーホールｈ１４１〜ｈ１４８に接続されたスルーホールｈ１５１〜ｈ１５８が形成されている。なお、誘電体層２１５には、符号を付したスルーホール以外にも、図１９に示したように多数のスルーホールが形成されている。

図２０に示した１６層目の誘電体層２１６には、グランド用導体層２４４が形成されている。導体層２４４には、誘電体層２１４，２１５に形成されたスルーホールを介して、図１８に示した導体層２４０が接続されている。

図２におけるキャパシタ１６は、導体層２４０，３２６，２４４によって構成されている。図２におけるキャパシタ２２は、導体層２３８，４８３，２４０，４８９，２４４によって構成されている。図２におけるキャパシタ２３は、導体層２３８，４８４，２４０，４８８，２４４によって構成されている。図２におけるキャパシタ３４は、導体層２４０，４８７，２４４によって構成されている。図２におけるキャパシタ５３は、導体層２４０，５９４，２４４によって構成されている。図２におけるキャパシタ６７は、導体層２４０，５９５，２４４によって構成されている。

誘電体層２１６には、それぞれスルーホールｈ１５１〜ｈ１５８に接続されたスルーホールｈ１６１〜ｈ１６８が形成されている。なお、誘電体層２１６には、符号を付したスルーホール以外にも、図２０に示したように多数のスルーホールが形成されている。

図２１に示したように、誘電体層２１６の下面、すなわち積層基板２００の底面２００ａには、前述の各端子ＡＮＴ，Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２，Ｔｘ１，Ｔｘ２，Ｖｃ１，Ｖｃ２を構成する導体層と、９つのグランド端子Ｇ１〜Ｇ９を構成する導体層と、グランド用導体層２４６〜２４９とが形成されている。グランド端子Ｇ１〜Ｇ９は、グランドに接続されるようになっている。

積層基板２００の底面２００ａは、４つの辺を有している。上記の複数の端子は、底面２００ａにおいて、４つの辺の近くに並べて配置されている。全ての受信信号端子Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２は、４つの辺のうちの１つの辺２００ａ１の近くに配置されている。

アンテナ端子ＡＮＴには、誘電体層２０９〜２１６に形成されたスルーホールを介して、図１３に示した導体層３２２が接続されている。送信信号端子Ｔｘ１には、誘電体層２１５，２１６に形成されたスルーホールを介して、図１９に示した導体層４８７が接続されている。送信信号端子Ｔｘ２には、誘電体層２１５，２１６に形成されたスルーホールを介して、図１９に示した導体層５９５が接続されている。制御端子Ｖｃ１には、誘電体層２１３〜２１６に形成されたスルーホールを介して、図１７に示した導体層４８４が接続されている。制御端子Ｖｃ２には、誘電体層２１５，２１６に形成されたスルーホールを介して、図１９に示した導体層５９４が接続されている。グランド端子Ｇ１〜Ｇ９および導体層２４６〜２４９には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層２４４が接続されている。

ＡＧＳＭ受信信号端子Ｒｘ１１には、スルーホールｈ１３、導体層ａ２３、スルーホールｈ２３，ｈ３３，ｈ４３、導体層ａ５３、スルーホールｈ５３，ｈ６３，ｈ７３，ｈ８３、導体層ａ９３、スルーホールｈ９３，ｈ１０３，ｈ１１３，ｈ１２３，ｈ１３３，ｈ１４３，ｈ１５３，ｈ１６３からなる信号経路（以下、信号経路ＳＰ１１と記す。）を介して、図５に示した導体層４０９が接続されている。導体層４０９には、デュアルＳＡＷフィルタ１２１の端子Ｐ１２が接続されている。従って、信号経路ＳＰ１１は、端子Ｐ１２とＡＧＳＭ受信信号端子Ｒｘ１１とを接続する。信号経路ＳＰ１１は本発明における第１の信号経路に対応する。

ＡＧＳＭ受信信号端子Ｒｘ１２には、スルーホールｈ１４、導体層ａ２４、スルーホールｈ２４，ｈ３４，ｈ４４、導体層ａ５４、スルーホールｈ５４，ｈ６４，ｈ７４，ｈ８４、導体層ａ９４、スルーホールｈ９４，ｈ１０４，ｈ１１４，ｈ１２４，ｈ１３４，ｈ１４４，ｈ１５４，ｈ１６４からなる信号経路（以下、信号経路ＳＰ１２と記す。）を介して、図５に示した導体層４１０が接続されている。導体層４１０には、デュアルＳＡＷフィルタ１２１の端子Ｐ１３が接続されている。従って、信号経路ＳＰ１２は、端子Ｐ１３とＡＧＳＭ受信信号端子Ｒｘ１２とを接続する。信号経路ＳＰ１２は、本発明における第２の信号経路に対応する。

ＥＧＳＭ受信信号端子Ｒｘ２１には、スルーホールｈ１１、導体層ａ２１、スルーホールｈ２１，ｈ３１，ｈ４１，ｈ５１，ｈ６１、導体層ａ７１、スルーホールｈ７１，ｈ８１，ｈ９１，ｈ１０１，ｈ１１１，ｈ１２１，ｈ１３１，ｈ１４１，ｈ１５１，ｈ１６１からなる信号経路（以下、信号経路ＳＰ２１と記す。）を介して、図５に示した導体層４０７が接続されている。導体層４０７には、デュアルＳＡＷフィルタ１２１の端子Ｐ１５が接続されている。従って、信号経路ＳＰ２１は、端子Ｐ１５とＥＧＳＭ受信信号端子Ｒｘ２１とを接続する。信号経路ＳＰ２１は、本発明における第１の信号経路に対応する。

ＥＧＳＭ受信信号端子Ｒｘ２２には、スルーホールｈ１２、導体層ａ２２、スルーホールｈ２２，ｈ３２，ｈ４２，ｈ５２，ｈ６２、導体層ａ７２、スルーホールｈ７２，ｈ８２，ｈ９２，ｈ１０２，ｈ１１２，ｈ１２２，ｈ１３２，ｈ１４２，ｈ１５２，ｈ１６２からなる信号経路（以下、信号経路ＳＰ２２と記す。）を介して、図５に示した導体層４０８が接続されている。導体層４０８には、デュアルＳＡＷフィルタ１２１の端子Ｐ１６が接続されている。従って、信号経路ＳＰ２２は、端子Ｐ１６とＥＧＳＭ受信信号端子Ｒｘ２２とを接続する。信号経路ＳＰ２２は、本発明における第２の信号経路に対応する。

ＤＣＳ受信信号端子Ｒｘ３１には、スルーホールｈ１７、導体層ａ２７、スルーホールｈ２７，ｈ３７，ｈ４７，ｈ５７，ｈ６７、導体層ａ７７、スルーホールｈ７７，ｈ８７，ｈ９７，ｈ１０７，ｈ１１７，ｈ１２７，ｈ１３７，ｈ１４７，ｈ１５７，ｈ１６７からなる信号経路（以下、信号経路ＳＰ３１と記す。）を介して、図５に示した導体層５０９が接続されている。導体層５０９には、デュアルＳＡＷフィルタ１２２の端子Ｐ２２が接続されている。従って、信号経路ＳＰ３１は、端子Ｐ２２とＤＣＳ受信信号端子Ｒｘ３１とを接続する。信号経路ＳＰ３１は、本発明における第１の信号経路に対応する。

ＤＣＳ受信信号端子Ｒｘ３２には、スルーホールｈ１８、導体層ａ２８、スルーホールｈ２８，ｈ３８，ｈ４８，ｈ５８，ｈ６８、導体層ａ７８、スルーホールｈ７８，ｈ８８，ｈ９８，ｈ１０８，ｈ１１８，ｈ１２８，ｈ１３８，ｈ１４８，ｈ１５８，ｈ１６８からなる信号経路（以下、信号経路ＳＰ３２と記す。）を介して、図５に示した導体層５１０が接続されている。導体層５１０には、デュアルＳＡＷフィルタ１２２の端子Ｐ２３が接続されている。従って、信号経路ＳＰ３２は、端子Ｐ２３とＤＣＳ受信信号端子Ｒｘ３２とを接続する。信号経路ＳＰ３２は、本発明における第２の信号経路に対応する。

ＰＣＳ受信信号端子Ｒｘ４１には、スルーホールｈ１５、導体層ａ２５、スルーホールｈ２５，ｈ３５，ｈ４５、導体層ａ５５、スルーホールｈ５５，ｈ６５，ｈ７５，ｈ８５、導体層ａ９５、スルーホールｈ９５，ｈ１０５，ｈ１１５，ｈ１２５，ｈ１３５，ｈ１４５，ｈ１５５，ｈ１６５からなる信号経路（以下、信号経路ＳＰ４１と記す。）を介して、図５に示した導体層５０７が接続されている。導体層５０７には、デュアルＳＡＷフィルタ１２２の端子Ｐ２５が接続されている。従って、信号経路ＳＰ４１は、端子Ｐ２５とＰＣＳ受信信号端子Ｒｘ４１とを接続する。信号経路ＳＰ４１は、本発明における第１の信号経路に対応する。

ＰＣＳ受信信号端子Ｒｘ４２には、スルーホールｈ１６、導体層ａ２６、スルーホールｈ２６，ｈ３６，ｈ４６、導体層ａ５６、スルーホールｈ５６，ｈ６６，ｈ７６，ｈ８６、導体層ａ９６、スルーホールｈ９６，ｈ１０６，ｈ１１６，ｈ１２６，ｈ１３６，ｈ１４６，ｈ１５６，ｈ１６６からなる信号経路（以下、信号経路ＳＰ４２と記す。）を介して、図５に示した導体層５０８が接続されている。導体層５０８には、デュアルＳＡＷフィルタ１２２の端子Ｐ２６が接続されている。従って、信号経路ＳＰ４２は、端子Ｐ２６とＰＣＳ受信信号端子Ｒｘ４２とを接続する。信号経路ＳＰ４２は、本発明における第２の信号経路に対応する。

次に、本実施の形態に係る高周波モジュール１の特徴について説明する。以下の説明では、説明を簡単にするために、受信信号端子Ｒｘ１１，Ｒｘ２１，Ｒｘ３１，Ｒｘ４１を第１の受信信号端子Ｒｘ１と表し、受信信号端子Ｒｘ１２，Ｒｘ２２，Ｒｘ３２，Ｒｘ４２を第２の受信信号端子Ｒｘ２と表し、送信信号端子Ｔｘ１，Ｔｘ２を送信信号端子Ｔｘと表す。また、ダイプレクサ１０およびスイッチ回路２０，５０からなる回路を分離回路と表し、デュアルＳＡＷフィルタ１２１，１２２を平衡信号出力素子１２０と表す。また、端子Ｐ１２，Ｐ１５，Ｐ２２，Ｐ２５を第１の出力端子Ｔ１と表し、端子Ｐ１３，Ｐ１６，Ｐ２３，Ｐ２６を第２の出力端子Ｔ２と表す。また、信号経路ＳＰ１１，ＳＰ２１，ＳＰ３１，ＳＰ４１を第１の信号経路ＳＰ１と表し、信号経路ＳＰ１２，ＳＰ２２，ＳＰ３２，ＳＰ４２を第２の信号経路ＳＰ２と表す。

本実施の形態に係る高周波モジュール１は、アンテナ１０１に接続されるアンテナ端子ＡＮＴと、平衡信号の状態の受信信号を出力する第１および第２の受信信号端子Ｒｘ１，Ｒｘ２と、送信信号が入力される送信信号端子Ｔｘと、第１の受信信号端子Ｒｘ１、第２の受信信号端子Ｒｘ２および送信信号端子Ｔｘとアンテナ端子ＡＮＴとの間に配置され、受信信号と送信信号を分離する分離回路と、分離回路と第１および第２の受信信号端子Ｒｘ１，Ｒｘ２との間に設けられ、平衡信号の状態の受信信号を出力する平衡信号出力素子１２０と、上記各要素を一体化するための積層基板２００とを備えている。

積層基板２００は、積層された複数の誘電体層と、積層方向における両側に配置された底面２００ａおよび上面２００ｂと、底面２００ａと上面２００ｂとを連結する複数の側面とを有している。平衡信号出力素子１２０は、平衡信号の状態の受信信号を出力する第１および第２の出力端子Ｔ１，Ｔ２を有し、積層基板２００の上面２００ｂに搭載されている。図２１に示したように、積層基板２００の底面２００ａは、第１および第２の受信信号端子Ｒｘ１，Ｒｘ２に最も近い辺２００ａ１を含む複数の辺を有している。図５および図２１から分かるように、積層基板２００の上方から見たときに、平衡信号出力素子１２０の第１の出力端子Ｔ１（Ｐ１２，Ｐ１５，Ｐ２２，Ｐ２５）および第２の出力端子Ｔ２（Ｐ１３，Ｐ１６，Ｐ２３，Ｐ２６）は、積層基板２００の底面２００ａの複数の辺のうち第１および第２の受信信号端子Ｒｘ１，Ｒｘ２に最も近い辺２００ａ１に対して最も近づくように配置されている。

高周波モジュール１は、更に、第１の出力端子Ｔ１と第１の受信信号端子Ｒｘ１とを接続する第１の信号経路ＳＰ１と、第２の出力端子Ｔ２と第２の受信信号端子Ｒｘ２とを接続する第２の信号経路ＳＰ２とを備えている。第１および第２の信号経路ＳＰ１，ＳＰ２は、それぞれ、積層基板２００内に設けられた１つ以上のスルーホールを用いて構成され、積層基板２００の側面に露出していない。

また、本実施の形態では、第１および第２の信号経路ＳＰ１，ＳＰ２は、いずれも、中心軸が互いにずれるように配置された２つのスルーホールと、積層基板２００内に配置され、前記２つのスルーホールを直列に接続する位置調整用導体層とを含んでいる。位置調整用導体層とは、具体的には、図６に示した導体層ａ２１〜ａ２８、図９に示した導体層ａ５３〜ａ５６、図１１に示した導体層ａ７１，ａ７２，ａ７７，ａ７８、および図１３に示した導体層ａ９３〜ａ９６を指す。位置調整用導体層は、中心軸が互いにずれるように配置される２つのスルーホールを接続することにより、これらスルーホールの位置を調整可能とする。また、本実施の形態では、第１の信号経路ＳＰ１の長さと第２の信号経路ＳＰ２の長さは等しい。

ここで、図２２ないし図２４に、信号経路ＳＰ１，ＳＰ２の態様の第１ないし第３の例を示す。図２２ないし図２４は、いずれも、信号経路ＳＰ１，ＳＰ２を模式的に表した断面図である。第１ないし第３の例では、いずれも、積層基板２００の上方から見たときに、第１の受信信号端子Ｒｘ１と第２の受信信号端子Ｒｘ２は、それぞれ第１の出力端子Ｔ１と第２の出力端子Ｔ２に重ならない位置に配置されている。また、第１ないし第３の例では、いずれも、第１の受信信号端子Ｒｘ１と第２の受信信号端子Ｒｘ２との間の距離が、第１の出力端子Ｔ１と第２の出力端子Ｔ２との間の距離と異なっている。

図２２に示した第１の例および図２３に示した第２の例では、信号経路ＳＰ１は、それぞれ、直列に接続された複数のスルーホールよりなるスルーホール列Ｈ１１，Ｈ１２と、スルーホール列Ｈ１１，Ｈ１２を直列に接続する位置調整用導体層Ａ１１によって構成されている。スルーホール列Ｈ１１の一端は第１の出力端子Ｔ１に接続され、スルーホール列Ｈ１１の他端は位置調整用導体層Ａ１１の上面に接続されている。スルーホール列Ｈ１２の一端は位置調整用導体層Ａ１１の下面に接続され、スルーホール列Ｈ１２の他端は第１の受信信号端子Ｒｘ１に接続されている。スルーホール列Ｈ１１，Ｈ１２は、中心軸が互いにずれるように配置されている。

同様に、信号経路ＳＰ２は、それぞれ、直列に接続された複数のスルーホールよりなるスルーホール列Ｈ２１，Ｈ２２と、スルーホール列Ｈ２１，Ｈ２２を直列に接続する位置調整用導体層Ａ２１によって構成されている。スルーホール列Ｈ２１の一端は第２の出力端子Ｔ２に接続され、スルーホール列Ｈ２１の他端は位置調整用導体層Ａ２１の上面に接続されている。スルーホール列Ｈ２２の一端は位置調整用導体層Ａ２１の下面に接続され、スルーホール列Ｈ２２の他端は第２の受信信号端子Ｒｘ２に接続されている。スルーホール列Ｈ２１，Ｈ２２は、中心軸が互いにずれるように配置されている。

第１および第２の例において、スルーホール列Ｈ１１，Ｈ１２の合計の長さと、スルーホール列Ｈ２１，Ｈ２２の合計の長さは等しい。また、位置調整用導体層Ａ１１においてスルーホール列Ｈ１１との接続箇所とスルーホール列Ｈ１２との接続箇所とを結ぶ部分の長さと、位置調整用導体層Ａ２１においてスルーホール列Ｈ２１との接続箇所とスルーホール列Ｈ２２との接続箇所とを結ぶ部分の長さは等しい。従って、第１の信号経路ＳＰ１の長さと第２の信号経路ＳＰ２の長さは等しい。

図２４に示した第３の例では、信号経路ＳＰ１は、それぞれ、直列に接続された複数のスルーホールよりなるスルーホール列Ｈ１１，Ｈ１２，Ｈ１３と、スルーホール列Ｈ１１，Ｈ１２を直列に接続する位置調整用導体層Ａ１１と、スルーホール列Ｈ１２，Ｈ１３を直列に接続する位置調整用導体層Ａ１２によって構成されている。スルーホール列Ｈ１１の一端は第１の出力端子Ｔ１に接続され、スルーホール列Ｈ１１の他端は位置調整用導体層Ａ１１の上面に接続されている。スルーホール列Ｈ１２の一端は位置調整用導体層Ａ１１の下面に接続され、スルーホール列Ｈ１２の他端は位置調整用導体層Ａ１２の上面に接続されている。スルーホール列Ｈ１３の一端は位置調整用導体層Ａ１２の下面に接続され、スルーホール列Ｈ１３の他端は第１の受信信号端子Ｒｘ１に接続されている。スルーホール列Ｈ１１，Ｈ１２，Ｈ１３は、中心軸が互いにずれるように配置されている。

同様に、信号経路ＳＰ２は、それぞれ、直列に接続された複数のスルーホールよりなるスルーホール列Ｈ２１，Ｈ２２，Ｈ２３と、スルーホール列Ｈ２１，Ｈ２２を直列に接続する位置調整用導体層Ａ２１と、スルーホール列Ｈ２２，Ｈ２３を直列に接続する位置調整用導体層Ａ２２によって構成されている。スルーホール列Ｈ２１の一端は第２の出力端子Ｔ２に接続され、スルーホール列Ｈ２１の他端は位置調整用導体層Ａ２１の上面に接続されている。スルーホール列Ｈ２２の一端は位置調整用導体層Ａ２１の下面に接続され、スルーホール列Ｈ２２の他端は位置調整用導体層Ａ２２の上面に接続されている。スルーホール列Ｈ２３の一端は位置調整用導体層Ａ２２の下面に接続され、スルーホール列Ｈ２３の他端は第２の受信信号端子Ｒｘ２に接続されている。

第３の例において、スルーホール列Ｈ１１，Ｈ１２，Ｈ１３の合計の長さと、スルーホール列Ｈ２１，Ｈ２２，Ｈ２３の合計の長さは等しい。また、位置調整用導体層Ａ１１においてスルーホール列Ｈ１１との接続箇所とスルーホール列Ｈ１２との接続箇所とを結ぶ部分の長さと、位置調整用導体層Ａ２１においてスルーホール列Ｈ２１との接続箇所とスルーホール列Ｈ２２との接続箇所とを結ぶ部分の長さは等しい。また、位置調整用導体層Ａ１２においてスルーホール列Ｈ１２との接続箇所とスルーホール列Ｈ１３との接続箇所とを結ぶ部分の長さと、位置調整用導体層Ａ２２においてスルーホール列Ｈ２２との接続箇所とスルーホール列Ｈ２３との接続箇所とを結ぶ部分の長さは等しい。従って、第１の信号経路ＳＰ１の長さと第２の信号経路ＳＰ２の長さは等しい。

本実施の形態に係る高周波モジュール１によれば、積層基板２００の上面２００ｂに配置された平衡信号出力素子１２０の第１および第２の出力端子Ｔ１，Ｔ２と積層基板２００の底面２００ａに配置された第１および第２の受信信号端子Ｒｘ１，Ｒｘ２とを接続する第１および第２の信号経路ＳＰ１，ＳＰ２の長さをできるだけ短くすることができる。これにより、本実施の形態によれば、受信信号の経路の挿入損失を低減することが可能になると共に、高周波モジュール１を小型化することが可能になる。また、本実施の形態によれば、第１および第２の信号経路ＳＰ１，ＳＰ２が積層基板２００の側面に露出していないことから、第１および第２の信号経路ＳＰ１，ＳＰ２は、モジュール１の外部の回路からの干渉を受けにくい。

ところで、積層基板２００の上方から見たときに、第１の受信信号端子Ｒｘ１と第２の受信信号端子Ｒｘ２を、それぞれ第１の出力端子Ｔ１と第２の出力端子Ｔ２に重なる位置に配置できれば、第１および第２の信号経路ＳＰ１，ＳＰ２を、それぞれ１つのスルーホール列によって構成でき、これにより第１および第２の信号経路ＳＰ１，ＳＰ２の長さを最も短くすることができる。しかし、実際には、このように配置できるとは限らず、積層基板２００の上方から見たときに、第１の受信信号端子Ｒｘ１と第２の受信信号端子Ｒｘ２を、それぞれ第１の出力端子Ｔ１と第２の出力端子Ｔ２に重ならない位置に配置せざるを得なかったり、第１の受信信号端子Ｒｘ１と第２の受信信号端子Ｒｘ２との間の距離が第１の出力端子Ｔ１と第２の出力端子Ｔ２との間の距離と異なったりする。これらは、特に、積層基板２００の上面２００ｂに複数の平衡信号出力素子１２０を搭載する場合に顕著に発生する。この場合、第１および第２の信号経路ＳＰ１，ＳＰ２の長さが異なると、平衡信号の平衡度が劣化するおそれがある。

本実施の形態では、第１および第２の信号経路ＳＰ１，ＳＰ２が、いずれも、中心軸が互いにずれるように配置された２つのスルーホールと、この２つのスルーホールを直列に接続する位置調整用導体層とを含み、第１の信号経路ＳＰ１の長さと第２の信号経路ＳＰ２の長さが等しい。これにより、本実施の形態によれば、積層基板２００の上方から見たときに、第１の受信信号端子Ｒｘ１と第２の受信信号端子Ｒｘ２がそれぞれ第１の出力端子Ｔ１と第２の出力端子Ｔ２に重ならない位置に配置されている場合や、第１の受信信号端子Ｒｘ１と第２の受信信号端子Ｒｘ２との間の距離が第１の出力端子Ｔ１と第２の出力端子Ｔ２との間の距離と異なっている場合においても、第１の信号経路ＳＰ１の長さと第２の信号経路ＳＰ２の長さを等しくすることが可能になる。

上述のように、第１の信号経路ＳＰ１の長さと第２の信号経路ＳＰ２の長さを等しくすることにより、受信信号端子Ｒｘ１，Ｒｘ２より出力される平衡信号の平衡度を大きくすることができる。以下、このことを示す第１のシミュレーションの結果について、図２５ないし図２７を参照して説明する。図２５は第１のシミュレーションで使用したモデルの構成を示す断面図である。図２６は第１のシミュレーションで使用したモデルの構成を示す斜視図である。このモデルでは、図２３に示した例と同様に、信号経路ＳＰ１はスルーホール列Ｈ１１，Ｈ１２と位置調整用導体層Ａ１１によって構成され、信号経路ＳＰ２はスルーホール列Ｈ２１，Ｈ２２と位置調整用導体層Ａ２１によって構成されている。ここで、出力端子Ｔ１，Ｔ２間の距離を“Ａ”とし、受信信号端子Ｒｘ１，Ｒｘ２間の距離を“Ｂ”とし、スルーホール列Ｈ１１，Ｈ１２，Ｈ２１，Ｈ２２を構成するスルーホールの直径を“Ｃ”とする。また、スルーホール列Ｈ１１，Ｈ２１の長さを“Ｄ”とし、スルーホール列Ｈ１２，Ｈ２２の長さを“Ｅ”とする。また、位置調整用導体層Ａ１１，Ａ２１の上面の形状は、いずれも一方向に長い矩形形状とし、位置調整用導体層Ａ１１の長手方向の長さを“Ｆ”と、位置調整用導体層Ａ２１の長手方向の長さを“Ｇ”とする。距離“Ａ”と距離“Ｂ”は異なっている。

第１のシミュレーションでは、長さ“Ｆ”を０．２５ｍｍに固定し、長さ“Ｇ”を、０．２５ｍｍ、０．４５ｍｍ、０．６５ｍｍ、０．８５ｍｍの４種類として、それぞれの場合における受信信号端子Ｒｘ１，Ｒｘ２の出力信号の振幅差の周波数特性を求めた。なお、長さ“Ｆ”が０．２５ｍｍのとき、位置調整用導体層Ａ１１においてスルーホール列Ｈ１１との接続箇所とスルーホール列Ｈ１２との接続箇所とを結ぶ部分の長さは、０．１５ｍｍである。また、長さ“Ｇ”が０．２５ｍｍ、０．４５ｍｍ、０．６５ｍｍ、０．８５ｍｍのとき、位置調整用導体層Ａ２１においてスルーホール列Ｈ２１との接続箇所とスルーホール列Ｈ２２との接続箇所とを結ぶ部分の長さは、それぞれ０．１５ｍｍ、０．３５ｍｍ、０．５５ｍｍ、０．７５ｍｍである。

第１のシミュレーションの結果を図２７に示す。図２７において、符号８１，８２，８３，８４で示す曲線は、それぞれ、長さ“Ｇ”が０．２５ｍｍ、０．４５ｍｍ、０．６５ｍｍ、０．８５ｍｍのときの振幅差の周波数特性を示している。図２７から、長さ“Ｆ”、“Ｇ”の差が小さくなるほど、振幅差が小さくなる、すなわち平衡度が大きくなることが分かる。

本実施の形態において、第１および第２の信号経路ＳＰ１，ＳＰ２を構成するスルーホールの径は、積層基板２００に含まれる他のスルーホールの径よりも大きくてもよい。これにより、第１および第２の信号経路ＳＰ１，ＳＰ２の挿入損失を小さくすることができる。以下、このことを示す第２のシミュレーションの結果について、図２８ないし図３０を参照して説明する。図２８は第２のシミュレーションで使用したモデルの構成を示す断面図である。図２９は第２のシミュレーションで使用したモデルの構成を示す斜視図である。このモデルでは、信号経路ＳＰ１，ＳＰ２は、それぞれ、直列に接続された複数のスルーホールよりなるスルーホール列のみによって構成されている。ここで、出力端子Ｔ１，Ｔ２間の距離を“Ａ”とし、受信信号端子Ｒｘ１，Ｒｘ２間の距離を“Ｂ”とし、信号経路ＳＰ１，ＳＰ２を構成する各スルーホールの直径を“Ｃ”とし、信号経路ＳＰ１，ＳＰ２の長さを“Ｈ”とする。

第２のシミュレーションでは、距離“Ａ”、“Ｂ”および長さ“Ｈ”を固定し、スルーホールの直径“Ｃ”を、０．０５ｍｍ、０．１０ｍｍ、０．１５ｍｍ、０．２０ｍｍの４種類として、それぞれの場合における信号経路ＳＰ１，ＳＰ２の挿入損失の周波数特性を求めた。第２のシミュレーションの結果を図３０に示す。図３０において、符号９１，９２，９３，９４で示す曲線は、それぞれ、直径“Ｃ”が０．０５ｍｍ、０．１０ｍｍ、０．１５ｍｍ、０．２０ｍｍのときの挿入損失の周波数特性を示している。図３０から、直径“Ｃ”が大きくなるほど、挿入損失が小さくなることが分かる。

また、本実施の形態に係る高周波モジュール１は、互いに周波数帯域が異なる複数組の受信信号および送信信号に対応した複数組の第１、第２の受信信号端子Ｒｘ１，Ｒｘ２および送信信号端子Ｔｘと、複数組の第１および第２の受信信号端子Ｒｘ１，Ｒｘ２に対応した複数の平衡信号出力素子１２０（１２１，１２２）と、複数組の第１および第２の受信信号端子Ｒｘ１，Ｒｘ２に対応した複数組の第１および第２の信号経路ＳＰ１，ＳＰ２とを備えている。分離回路（１０，２０，５０）は、複数組の第１、第２の受信信号端子Ｒｘ１，Ｒｘ２および送信信号端子Ｔｘとアンテナ端子ＡＮＴとの間に配置され、複数組の受信信号および送信信号を各組に分離すると共に組毎に受信信号と送信信号を分離する。

本実施の形態では、図２１に示したように、複数組の第１および第２の受信信号端子Ｒｘ１（Ｒｘ１１，Ｒｘ２１，Ｒｘ３１，Ｒｘ４１）、Ｒｘ２（Ｒｘ１２，Ｒｘ２２，Ｒｘ３２，Ｒｘ４２）は、積層基板２００の底面２００ａの複数の辺のうち第１および第２の受信信号端子Ｒｘ１，Ｒｘ２に最も近い辺２００ａ１に沿って一列に並べられている。また、複数組の第１および第２の受信信号端子Ｒｘ１，Ｒｘ２は、辺２００ａ１に沿って、周波数帯域の高い順に並べられている。具体的には、複数組の第１および第２の受信信号端子Ｒｘ１，Ｒｘ２は、図２１における左側から、ＰＣＳ受信信号端子Ｒｘ４１，Ｒｘ４２、ＤＣＳ受信信号端子Ｒｘ３１，Ｒｘ３２、ＥＧＳＭ受信信号端子Ｒｘ２１，Ｒｘ２２、ＡＧＳＭ受信信号端子Ｒｘ１１，Ｒｘ１２の順に並べられている。

また、本実施の形態では、積層基板２００の底面２００ａにおいて、複数組の第１および第２の受信信号端子Ｒｘ１，Ｒｘ２の列の延長線上には他の端子は配置されていない。また、図５ないし図２１に示したように、積層基板２００の内部において、複数組の第１および第２の受信信号端子Ｒｘ１，Ｒｘ２の列を通り、積層基板２００の底面２００ａに垂直な断面には、複数組の第１および第２の信号経路ＳＰ１，ＳＰ２を構成する導体層以外の導体層は配置されていない。これらの特徴により、本実施の形態によれば、信号経路ＳＰ１，ＳＰ２と、信号経路ＳＰ１，ＳＰ２を構成する導体層以外の導体層との間に寄生容量が発生することを防止できると共に、信号経路ＳＰ１，ＳＰ２が、そこを通過する受信信号以外の信号の干渉を受けることを防止することができる。また、上記の特徴により、本実施の形態によれば、信号経路ＳＰ１，ＳＰ２を構成するスルーホールの直径を大きくすることが可能になる。

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明において、信号経路ＳＰ１，ＳＰ２は、図２８に示したように、それぞれ１つのスルーホール列のみによって構成されていてもよい。

また、本発明は、携帯電話機におけるフロントエンドモジュールとして用いられる高周波モジュールに限らず、送信信号と受信信号を分離する処理を行なう高周波モジュール全般に適用することができる。

本発明の一実施の形態に係る高周波モジュールの回路構成を示すブロック図である。 本発明の一実施の形態に係る高周波モジュールの回路構成を示す回路図である。 本発明の一実施の形態に係る高周波モジュールの平面図である。 本発明の一実施の形態に係る高周波モジュールの外観を示す斜視図である。 図３に示した積層基板における１層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における２層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における３層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における４層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における５層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における６層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における７層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における８層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における９層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１０層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１１層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１２層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１３層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１４層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１５層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１６層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１６層目の誘電体層およびその下の導体層を示す平面図である。 本発明の一実施の形態における第１および第２の信号経路の態様の第１の例を示す断面図である。 本発明の一実施の形態における第１および第２の信号経路の態様の第２の例を示す断面図である。 本発明の一実施の形態における第１および第２の信号経路の態様の第３の例を示す断面図である。 第１のシミュレーションで使用したモデルの構成を示す断面図である。 第１のシミュレーションで使用したモデルの構成を示す斜視図である。 第１のシミュレーションの結果を示す特性図である。 第２のシミュレーションで使用したモデルの構成を示す断面図である。 第２のシミュレーションで使用したモデルの構成を示す斜視図である。 第２のシミュレーションの結果を示す特性図である。

符号の説明

１…高周波モジュール、１０…ダイプレクサ、２０，４０…スイッチ回路、１１１，１１３，１１５，１１７…ＳＡＷフィルタ、１２１，１２２…デュアルＳＡＷフィルタ、２００…積層基板、Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２…受信信号端子、Ｔｘ１，Ｔｘ２…送信信号端子、ＳＰ１，ＳＰ２…信号経路。

Claims (8)

1. アンテナに接続されるアンテナ端子と、
   平衡信号の状態の受信信号を出力する第１および第２の受信信号端子と、
   送信信号が入力される送信信号端子と、
   前記第１の受信信号端子、第２の受信信号端子および送信信号端子と前記アンテナ端子との間に配置され、前記受信信号と送信信号を分離する分離回路と、
   前記分離回路と前記第１および第２の受信信号端子との間に設けられ、平衡信号の状態の受信信号を出力する平衡信号出力素子と、
   上記各要素を一体化するための積層基板とを備えた高周波モジュールであって、
   前記積層基板は、積層された複数の誘電体層と、積層方向における両側に配置された底面および上面と、前記底面と上面とを連結する複数の側面とを有し、
   前記平衡信号出力素子は、平衡信号の状態の受信信号を出力する第１および第２の出力端子を有し、前記積層基板の上面に搭載され、
   前記積層基板の底面は、前記第１および第２の受信信号端子に最も近い辺を含む複数の辺を有し、
   前記積層基板の上方から見たときに、前記平衡信号出力素子の第１および第２の出力端子は、前記積層基板の底面の複数の辺のうち前記第１および第２の受信信号端子に最も近い辺に対して最も近づくように配置され、
   更に、前記第１の出力端子と第１の受信信号端子とを接続する第１の信号経路と、前記第２の出力端子と第２の受信信号端子とを接続する第２の信号経路とを備え、
   前記第１および第２の信号経路は、それぞれ、前記積層基板内に設けられた１つ以上のスルーホールを用いて構成され、前記積層基板の側面に露出しておらず、
   前記第１の受信信号端子と第２の受信信号端子との間の距離は、前記第１の出力端子と第２の出力端子との間の距離と異なり、
   前記第１および第２の信号経路は、いずれも、中心軸が互いにずれるように配置された２つのスルーホールと、前記積層基板内に配置され、前記２つのスルーホールを直列に接続する位置調整用導体層とを含み、前記第１の信号経路の長さと第２の信号経路の長さが等しいことを特徴とする高周波モジュール。
2. 前記平衡信号出力素子は、弾性波素子を用いて構成されたフィルタであることを特徴とする請求項１記載の高周波モジュール。
3. 前記積層基板は、前記第１および第２の信号経路を構成するスルーホール以外のスルーホールを含み、前記第１および第２の信号経路を構成するスルーホールの径は、他のスルーホールの径よりも大きいことを特徴とする請求項１または２記載の高周波モジュール。
4. 互いに周波数帯域が異なる複数組の受信信号および送信信号に対応した複数組の前記第１、第２の受信信号端子および前記送信信号端子と、複数組の第１および第２の受信信号端子に対応した複数の前記平衡信号出力素子と、複数組の第１および第２の受信信号端子に対応した複数組の前記第１および第２の信号経路とを備え、
   前記分離回路は、前記複数組の第１、第２の受信信号端子および送信信号端子と前記アンテナ端子との間に配置され、前記複数組の受信信号および送信信号を各組に分離すると共に組毎に受信信号と送信信号を分離することを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
5. 前記複数組の第１および第２の受信信号端子は、前記積層基板の底面の複数の辺のうち前記第１および第２の受信信号端子に最も近い辺に沿って一列に並べられていることを特徴とする請求項４記載の高周波モジュール。
6. 前記複数組の第１および第２の受信信号端子は、周波数帯域の高い順に並べられていることを特徴とする請求項５記載の高周波モジュール。
7. 前記積層基板の底面において、前記複数組の第１および第２の受信信号端子の列の延長線上には他の端子は配置されていないことを特徴とする請求項５または６記載の高周波モジュール。
8. 前記積層基板の内部において、前記複数組の第１および第２の受信信号端子の列を通り、前記積層基板の底面に垂直な断面には、前記複数組の前記第１および第２の信号経路を構成する導体層以外の導体層は配置されていないことを特徴とする請求項５ないし７のいずれかに記載の高周波モジュール。

Images