WO2002001931A1 - Module de substrat multicouche et terminal sans fil portable - Google Patents

Module de substrat multicouche et terminal sans fil portable Download PDF

Info

Publication number
WO2002001931A1
WO2002001931A1 PCT/JP2000/004305 JP0004305W WO0201931A1 WO 2002001931 A1 WO2002001931 A1 WO 2002001931A1 JP 0004305 W JP0004305 W JP 0004305W WO 0201931 A1 WO0201931 A1 WO 0201931A1
Authority
WO
WIPO (PCT)
Prior art keywords
node
reference potential
mixer
wiring
circuit
Prior art date
Application number
PCT/JP2000/004305
Other languages
English (en)
French (fr)
Inventor
Takatoshi Katsura
Kenji Itoh
Hiroaki Nagano
Youji Isota
Mitsuhiro Shimozawa
Tadashi Takagi
Noriharu Suematsu
Masayoshi Ono
Kenichi Maeda
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to EP00940884A priority Critical patent/EP1231825A4/en
Priority to CNB008122342A priority patent/CN1192695C/zh
Priority to JP2002505569A priority patent/JP3792196B2/ja
Priority to PCT/JP2000/004305 priority patent/WO2002001931A1/ja
Priority to US10/048,500 priority patent/US6906411B1/en
Publication of WO2002001931A1 publication Critical patent/WO2002001931A1/ja
Priority to US11/108,638 priority patent/US20050179136A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Definitions

  • the present invention relates to a multilayer substrate module, and more particularly, to a multilayer substrate module on which an electronic circuit operating in a high frequency region is formed, and a wireless terminal device including a circuit mounted on such a multilayer substrate module.
  • an electronic circuit group for constituting such an electronic device such as a wireless communication device is used as a multilayer substrate module formed on a multilayer substrate.
  • a multilayer board module not only the integrated circuit group is mounted on the upper surface of the board, but also the circuit elements are formed actively in the layers inside the board, and the electronic circuit group is formed using these circuit elements. Because it is composed, it is particularly advantageous for small and light-weight vehicles.
  • FIG. 18 is a sectional view of a multilayer board module showing a general arrangement example of electronic circuits in such a multilayer board module.
  • multilayer substrate module 100 is mounted on main board 10 and receives supply of reference potential V ss for grounding from ground node 20 provided on main board 10. .
  • the multilayer substrate module 100 is formed by laminating a plurality of insulating layers 105 made of ceramics or the like.
  • the multilayer board module 100 has electronic circuits 210, 220, 230 inside.
  • an electronic circuit formed in the multilayer substrate module is also simply referred to as an internal circuit.
  • Circuit elements for forming an internal circuit are arranged on the insulating layer 105 or on the upper surface of the multilayer substrate module.
  • passive elements such as coils and resistors
  • Semiconductor elements such as transistors and diodes formed inside the insulating layer are mounted as integrated circuits on the surface of the multilayer substrate module.
  • FIG. 18 shows, as an example, an example in which the multilayer board module is configured by three internal circuits 210, 220, and 230.
  • the internal circuit 210 includes circuit elements 211 and 212 formed on the insulating layer 105.
  • the internal circuit 220 includes a circuit element 222, which is an integrated circuit mounted on the multilayer substrate module, and circuit elements 222, 222 formed on the insulating layer 105.
  • the internal circuit 230 includes circuit elements 231, 2332, and 233 formed on the insulating layer 105.
  • pattern wiring for connecting these circuit elements is suitable in the multilayer board module 100 :! : Provided.
  • the transmission and reception of electric signals between the multilayer board module 100 and the main board 10 are executed, for example, via a signal transmission node 202 provided as a pin terminal. Further, at least one of these signal transmission nodes is connected to an earth node 20 provided on the main board 10 to ground the multilayer board module 100.
  • these signal transmission nodes are simply referred to as pin terminals 202, and those signal transmission nodes coupled to the ground node are also referred to as ground pin terminals 204 and pin terminals. It should be distinguished from 202.
  • a main ground wire 150 connected to the ground pin terminal 204 is formed in the height direction so as to penetrate the insulating layer 105.
  • Sub-ground wires 2 15, 2 25, and 235 are provided between each internal circuit and the main ground wire 150.
  • each internal circuit is mounted on the main board on which the multilayer board module 100 is mounted. It is electrically coupled to the node 20 and can be supplied with the reference potential V ss for grounding.
  • the main ground wiring and the sub ground wiring are collectively referred to simply as a ground wiring group:
  • FIG. 19 shows the effect of the parasitic inductance of the ground wiring group on the internal circuit.
  • FIG. 3 is a conceptual diagram for explaining a problem.
  • FIG. 19 typically shows a problem that occurs between internal circuits 210 and 220.
  • internal circuit 210 is electrically coupled to ground node 20 via sub-grounding wire 215 and main grounding wire 150.
  • the internal circuit 220 is connected to the ground node 20 via the sub-ground wiring 225 and the main ground wiring 150.
  • the parasitic inductance of the main ground wiring 150 is represented by L grd
  • the ground current I grd that should originally flow from the internal circuit 2] 0 to the ground node 20 does not pass through the high-impedance main ground wiring 150, but the sub-ground wiring 2 25 May flow into other internal circuits 220 through the interface (I gr ⁇ ').
  • FIG. 20 is a cross-sectional view showing a general arrangement example of a plurality of electronic circuits formed on a multilayer substrate module.
  • internal circuits 230 and 240 are, for example, integrated circuits on which semiconductor elements are mounted.
  • a metal film for grounding is formed on the back surface, and the integrated circuit is often grounded by this metal film.
  • the internal circuits 230 and 240 which are integrated circuits, are grounded by metal films 235 and 245, respectively.
  • Internal circuit 230 and 240 are physically integrated into one chip to produce a multilayer board module
  • the metal coatings 235 and 245 are integrated and act as an integral ground electrode. Therefore, if the auxiliary grounding wiring 255 is arranged between the integrated metal coatings 235 and 245 and the main grounding wiring 150 provided in the multilayer board module 100, The internal circuit arranged on the multi-layer substrate module can be grounded.
  • a problem may occur even for a single internal circuit formed in the multilayer substrate module.
  • a mobile phone adopting the CDMA (Code Division Multiple Access) system uses a frequency band of about 1 to 2 GHz, and a low noise amplifier (hereinafter referred to as a high-frequency amplifier) provided in such a mobile phone.
  • a high-frequency amplifier hereinafter referred to as a high-frequency amplifier
  • FIG. 21 is a circuit diagram showing a configuration of a general high-frequency amplifier circuit.
  • high-frequency amplifier circuit 300 includes a transistor 310 as an amplifying element, resistance elements R1 to R4, capacitors C1 to C5, and an inductor disposed therearound. Including L. These peripheral elements form a bias resistance, a coupling capacitance, and the like for the transistor 310. As the transistor 310, a field-effect transistor is typically used.
  • the high-frequency amplifier circuit 300 is driven by the drive potential Vdd, amplifies the voltage signal input to the input node I N, and outputs the amplified signal to the output node OUT. Since the high-frequency amplification circuit 300 is a general one, its detailed operation will not be described.
  • FIG. 22 is a conceptual diagram illustrating a problem that occurs in the low-frequency amplifier circuit 300 due to the influence of the parasitic inductance of the ground wiring.
  • peripheral elements (resistors, capacitors, and inductors) shown in Fig. 21 are indicated by blocks 312 to 326.
  • transistor 310 In response to the input to the gate 311, a current path is formed between the drain 312 and the source 313, and a potential level in response to this source-drain current appears on the output QUT. A signal amplification is performed.
  • the gate 311, the drain 312, and the source 313 of the transistor 310 are connected to the main ground wiring 150 via blocks 322, 324, and 325 indicating peripheral elements, respectively, and are grounded.
  • the impedance due to the parasitic inductance L grd of the main ground wiring 150 becomes large, so that the ground
  • a phenomenon occurs in which part of the drain current that should flow into 20 flows into the gate 311 of the transistor 310 as an input to the gate 311.
  • the amplifying action of the transistor 310 becomes unstable, and the high-frequency amplifying circuit
  • FIG. 23 is a block diagram showing the arrangement of the direct mixer.
  • 90 ° distributor 402 distributes high-frequency signal RF (frequency.frf) into high-frequency signal RF I for the I channel and high-frequency signal RFQ for the Q channel, which are 90 ° out of phase with each other. .
  • the 0 ° distributor 404 distributes the local oscillation signal LO (frequency f 1 o) to signals of the same phase.
  • Quadrature mixer 400 includes a first mixer 41 ° a for the I channel and a second mixer 410b for the Q channel.
  • the quadrature mixers 400 are 90 to each other.
  • the baseband signals BBI and BBQ are generated by receiving the high-frequency signals RF and RFQ for the I- and Q-channels having different phases and the local oscillation signal LO.
  • the high-frequency signal RF corresponds to, for example, a received wave in a mobile phone.
  • the frequency f 1 o of the local oscillation signal LO is half the frequency f rf of the high-frequency signal RF.
  • the first mixer 410a generates a baseband signal BB ⁇ ⁇ (frequency 1 frf — f10I) based on the I-channel high-frequency signal RFI and the local oscillation signal LO.
  • second mixer 410b receives Q-channel high-frequency signal RFQ and local oscillation signal LO, and generates baseband signal B13Q (frequency 1 ⁇ rf-1f1o1).
  • FIG. 24 is a waveform diagram illustrating an ideal output signal of the quadrature mixer.
  • first mixer 4100a and second mixer 4110b operate symmetrically, and the base-spread signals BBI and BBQ are However, the signals have the same amplitude and 90 ° phase shift.
  • FIG. 25 is a conceptual diagram illustrating a problem that occurs in the quadrature mixer 400 under the influence of the parasitic inductance of the ground wiring.
  • the first mixer 410a and the second mixer 410b are connected to the main ground wiring 150, as described above.
  • Such an adverse effect due to the sneak of the ground current is not caused by other internal circuits but occurs between the first mixer 410a and the second mixer 410b in the quadrature mixer circuit. .
  • the ground current I grd that should flow into the ground node 20 from the first mixer 410a is equal to the parasitic inductance L grd of the main ground wiring 150. Due to the influence, the current may flow into the second mixer 41Ob through the current path indicated by the dotted line, and this may impair the orthogonality of both mixers.
  • Such an influx current I grd ′ adversely affects the amplitude error ⁇ ⁇ and the phase error ⁇ 0 between the baseband signals BBI and BBQ, as shown in FIG. 26. There is a problem that accuracy is lost. Disclosure of the invention
  • An object of the present invention is to provide a multilayer board module having a configuration of a ground wiring capable of preventing an unstable operation at a high frequency operation for a plurality of electronic circuits to be mounted. is there
  • Another object of the present invention is to provide a wireless terminal device provided with a quadrature mixer mounted on a multilayer board module, capable of ensuring sufficient quadrature accuracy even during high-frequency operation.
  • the multilayer substrate module receiving the supply of the reference potential from the external potential node includes a plurality of stacked insulating layers, at least one reference potential transmission node, a plurality of internal circuits, and a plurality of reference potentials. And wiring.
  • the reference potential transmission node is Electrically connected to the internal potential node.
  • the plurality of internal circuits include at least one circuit element formed on each of the insulating layer and the surface of the multilayer board module.
  • the plurality of reference potential wirings are provided corresponding to the plurality of internal circuits, respectively, for transmitting the reference potential.
  • the reference potential transmission node is provided corresponding to each of the plurality of internal circuits, and one of the plurality of reference potential wirings has a smaller parasitic inductance than each of the remaining plurality of first wirings.
  • the reference potential transmission node is provided in common to the plurality of internal circuits
  • the multilayer substrate module is further provided in one of the plurality of insulating layers, and is electrically coupled to the reference potential transmission node.
  • Each of the reference potential wirings is electrically coupled to the common wiring node in an insulating layer provided with the common wiring node.
  • the multilayer board module is mounted on a main board, the multilayer board module further includes a plurality of signal transmission nodes for transmitting and receiving electric signals to and from the main board, and covering an outer surface of the multilayer board module.
  • one of the plurality of internal circuits is a first integrated circuit mounted on a top surface of the multilayer board module, and the other one of the plurality of internal circuits is a top surface of the multilayer board module.
  • the first and second integrated circuits are mounted on the same chip having a common metal electrode, and the reference potential wiring corresponding to the first and second integrated circuits is provided. Are provided directly between the first and second integrated circuits and the external potential node, respectively.
  • the ground current can be reliably guided to the ground node even at the time of high frequency operation, so that the operation of the internal circuit can be prevented from becoming unstable.
  • the antenna receives a high frequency signal including multiple channels.
  • the local oscillator is a local oscillator signal. Oscillate.
  • the phase shifters respond to the high frequency signal from the antenna and
  • the first and second high-frequency signals having phases different from each other by 90 ° are generated.
  • the first mixer circuit generates a first baseband signal by mixing the first high-frequency signal from the phase shifter with a local oscillation signal from a local oscillator.
  • the second mixer circuit mixes the second high-frequency signal from the phase shifter with a local oscillation signal from a local oscillator to generate a second baseband signal.
  • the baseband circuit demodulates the first and second baseband signals.
  • the first and second mixer circuits are mounted on a multilayer board module that receives supply of a reference potential from an external potential node.
  • the multi-layer substrate includes a plurality of stacked insulating layers, at least one reference potential transmission node electrically coupled to an external potential node, and first and second conductive layers for transmitting the reference potential. It includes first and second reference potential wirings provided corresponding to the mixer circuits, respectively.
  • the wireless terminal device further includes an amplification circuit arranged between the antenna and the phase shifter for amplifying a high frequency signal from the antenna, wherein the amplification circuit is mounted on the multilayer substrate module, and
  • the circuit includes a transistor for performing signal amplification, and the transistor includes a control node that receives a high-frequency signal as an input, and a first conductive element that receives a drive potential and generates an output signal to a phase shift circuit.
  • a second conduction node forming a current path between the first conduction node and the first conduction node in response to an input to the control node.
  • a first sub-reference potential wiring provided between the second conduction node and the external potential node independently of the first sub-reference potential wiring provided between the first sub-reference potential wiring and the external potential node; And a second sub-reference potential wiring that.
  • the quadrature mixer can be mounted on a multilayer board module that is advantageous for miniaturization, and the quadrature accuracy of the quadrature mixer can be ensured even during high-frequency operation.
  • FIG. 1 is a schematic diagram showing an appearance of a multilayer board module according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view taken along line XX ′ of the multilayer board module shown in FIG.
  • FIG. 3 is a cross-sectional view of a multilayer board module according to Embodiment 2 of the present invention.
  • FIG. 4 is a schematic diagram showing an appearance of a multilayer board module according to Embodiment 3 of the present invention.
  • FIG. 5 is a cross-sectional view of the multilayer board module shown in FIG.
  • FIG. 6 is a block diagram showing an overall configuration of a mobile phone including a multilayer board module according to Embodiment 4 of the present invention.
  • FIG. 7 is a block diagram showing a specific configuration of the receiving circuit shown in FIG.
  • FIG. 8 is a circuit diagram showing a configuration of the orthogonal mixer shown in FIG.
  • FIG. 9 is a cross-sectional view showing an example of the arrangement of the ground wiring in the multilayer board module according to the fourth embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing another example of the arrangement of the ground wires in the multilayer board module according to the fourth embodiment of the present invention.
  • FIG. 11 is a cross-sectional view showing an example of an arrangement of orthogonal mixers formed in a multilayer board module according to Embodiment 4 of the present invention in the height direction.
  • FIG. 12 is a top view showing an example of a horizontal arrangement of orthogonal mixers formed in a multilayer board module according to Embodiment 4 of the present invention. '
  • FIG. 13 is a cross-sectional view showing another example of the arrangement in the height direction of the orthogonal mixers formed in the multilayer board module according to Embodiment 4 of the present invention.
  • FIG. 14 is a circuit diagram of the low noise amplifier shown in FIG.
  • FIG. 15 is a conceptual diagram showing that two integrated circuits are integrated into one chip.
  • FIG. 16 is a cross-sectional view showing an example of the arrangement of ground wiring for a one-chip low-noise amplifier formed on a multilayer substrate according to the fourth embodiment of the present invention.
  • FIG. 17 is a circuit diagram of a one-chip low-noise amplifier formed on a multilayer substrate module according to the fourth embodiment of the present invention.
  • FIG. 18 is a cross-sectional view of a multilayer board module for illustrating a general arrangement example of electronic circuits in such a multilayer board module.
  • Fig. 1 '9 is a conceptual diagram explaining the problems that occur in the internal circuit due to the influence of the parasitic inductance of the ground wiring.
  • Figure 20 shows the general layout of multiple internal circuits formed on a multilayer board module. It is sectional drawing which shows an example.
  • FIG. 21 is a circuit diagram showing a configuration example of a general high-frequency amplifier circuit.
  • FIG. 22 is a conceptual diagram illustrating a problem that occurs in the high-frequency amplifier circuit shown in FIG. 21 due to the influence of the parasitic inductance of the ground wiring.
  • FIG. 23 is a block diagram showing the arrangement of the orthogonal mixer.
  • FIG. 24 is a waveform diagram illustrating an ideal output signal of the quadrature mixer.
  • FIG. 25 is a conceptual diagram illustrating a problem that occurs in the quadrature mixer shown in FIG. 23 due to the influence of the parasitic inductance of the ground wiring.
  • FIG. 26 is a waveform chart for explaining the problem shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • multilayer board module 110 according to the first embodiment of the present invention is mounted on main board 10.
  • a plurality of wiring patterns are formed on the main board 10, and these wiring patterns are electrically coupled to signal transmission nodes 202 provided as, for example, pin terminals.
  • signal transmission nodes 202 provided as, for example, pin terminals.
  • multi-layer board module 110 receives supply of reference dragon Vss through connection to ground node 20 provided on main board 10.
  • supply of the reference potential Vss is also simply referred to as “ground”.
  • the wiring pattern of the ground node 20 is formed on the back surface of the main board 10 and is also used for grounding the multilayer board module 110.
  • At least one of these signaling nodes is electrically coupled to ground node 20 to ground multilayer board module 110.
  • these signal transmission nodes are also simply referred to as pin terminals 202, and among the signal transmission nodes, What is connected to the ground node 20 is also referred to as a ground pin terminal 204 and is distinguished from the pin terminal 202.
  • the multilayer board module 110 further includes a plurality of ground wirings 160-1, 160-2, and 160-provided corresponding to the plurality of internal circuits 210, 220, and 230, respectively. — Equipped with 3.
  • the circuit elements constituting each internal circuit are the same as those described in FIG. 18, and therefore, description thereof will not be repeated. Further, in the specification, the number of internal circuits in the multilayer substrate module is set to three. This is merely an example, and the configuration of the present invention is applied to a case where a plurality of internal circuits are provided. Is possible.
  • ground wires 16 0-1, 160-2, and 160-3 are connected to a plurality of independent ground pin terminals 204-1, 204-2, and 204-3, respectively.
  • Ground pin terminals 204-1, 204-2, 204-3 are electrically coupled to ground node 20.
  • Each ground wiring is formed in a via hole formed to penetrate insulating layer 105.
  • the ground wiring 160-1 is arranged in a via hole 165-1 formed between the ground pin terminal 204-1 and the internal circuit 210.
  • ground wiring 160-3 is provided via holes 165-13 formed between ground pin terminal 204-3 and internal circuit 230.
  • the ground wiring 160-2 is composed of a plurality of via holes 1665-2a, 165-2-2b and 165-2 "formed in parallel between the ground pin terminal 204-2 and the external circuit 220.
  • a plurality of ground wires 162-2a, 162-2b and 162-2c provided in c are connected in parallel.
  • the cross-sectional area of via hole 160-1 is made larger than that of other via holes and the cross-sectional area of ground wiring 160-1 is increased, thereby suppressing the parasitic inductance value of ground wiring 160-1. can do.
  • the ground wiring 160-2 since a plurality of ground wirings are connected in parallel, the parasitic inductance value can be suppressed. In this way, by increasing the cross-sectional area of the via hole in which the ground wiring is provided as necessary, or by connecting the wiring formed in multiple via holes in parallel, it is possible to respond particularly to internal circuits for which grounding is desired. The parasitic inductance of the provided ground wiring can be suppressed. As a result, it is possible to more reliably prevent the ground current from flowing between the internal circuits during high-frequency operation, and to stabilize the operation of the internal circuit.
  • multilayer substrate module 120 includes a plurality of internal circuits 2 10, 2, similarly to multilayer substrate module 110 according to the first embodiment of the present invention. 2 0 and 2 3 0 are provided. The configuration and number of the external circuits are as described in the first embodiment, and therefore description thereof will not be repeated.
  • the number of ground pin terminals is required corresponding to the number of internal circuits. I will invite you. Therefore, in the multilayer board module 120, a common node N cmn for integrating the ground wiring for each internal circuit is provided in the insulating layer 105C, and only this common node is connected to the ground pin terminal 204.
  • the parasitic inductance between the common node N cmn and the ground node 20 is increased.
  • the parasitic inductance of the ground current passing portion which is shared among the plurality of internal circuits 210, 220, 230, is suppressed by using a small number of ground pin terminals. Can be.
  • multilayer substrate module 130 according to the third embodiment of the present invention has an outer surface (side surface) as compared with multilayer substrate module 110 according to the first embodiment shown in FIG. Part) is provided with a metal coating 270 connected to the ground node 20.
  • Metal coating 270 is electrically coupled to ground node 20 and acts as a ground electrode.
  • the metal coating 270 is formed in the pin terminal 202 except the ground terminal 204 so that the pin terminal 202 is not contacted with the metal coating 270.
  • multilayer substrate module 130 according to the third embodiment of the present invention includes a plurality of internal circuits 2 10, 2, similarly to multilayer substrate module 110 according to the first embodiment of the present invention. 20 and 230 are provided. The configuration and number of internal circuits are as described in the first embodiment, and therefore description thereof will not be repeated.
  • the ground wirings 180-1, 1, 180-2, and 180-3 which are provided corresponding to the internal circuits 210, 220, and 230, respectively, are metal used as ground electrodes. It is electrically coupled with the coating 270. In this way, the respective internal circuits can be grounded by the ground wiring arranged in the horizontal direction without passing through the via hole provided through the insulating layer in the height direction. The parasitic inductance of the wiring can be suppressed.
  • the pin terminals 202 are provided so as not to be in contact with the metal film 270 for grounding, the strengthening of the grounding of the internal circuit can be improved by using pins for inputting and outputting electric signals. It is possible to execute after securing the terminal.
  • a mobile phone 500 provided with a multilayer board module according to Embodiment 4 of the present invention includes an antenna 5 10, a transmission circuit 5 12, a reception circuit 5 14, and a transmission / reception branching filter. Vessel 5 16.
  • This mobile phone adopts the CDMA system, so that transmission and reception are performed by one amplifier. Performed simultaneously via Tena 510. Therefore, the transmission frequency is set to be different from the reception frequency, but here, the transmission frequency is set lower than the reception frequency. Therefore, the transmission / reception splitter 516 includes a band-pass filter that transmits only the transmission wave TX and a band-pass filter that transmits only the reception wave RX, and hardly transmits the transmission wave TX to the reception circuit 514 side.
  • the receiving circuit 514 includes a low noise amplifier (LNA) 518, a band pass filter (BPF) 520, a 90 ° divider 402, a local oscillator 524, and an in-phase (0 °) divider. 404, a quadrature mixer 400, low-pass filters 532, 534, and a baseband circuit 536.
  • LNA low noise amplifier
  • BPF band pass filter
  • 404 a quadrature mixer 400
  • low-pass filters 532, 534 and a baseband circuit 536.
  • the low noise amplifier 518 widens the reception wave RX (hereinafter, also referred to as a high frequency signal RF) transmitted through the transmission / reception splitter 516 at a high SN (Signal to Noise) ratio.
  • the band-pass filter 520 removes unnecessary signals and adds only necessary high-frequency signals RF.
  • the 90 ° distributor 402 generates a high-frequency signal RF I for the I-channel and a high-frequency signal RFQ for the Q-channel having a phase difference of 90 ° from each other, based on the high-frequency signal RF transmitted through the band-pass filter 520.
  • Local oscillator 524 oscillates local oscillation signal LO.
  • the frequency f 1 o of the local oscillation signal LO is half of the frequency f r f of the high-frequency signal RF.
  • the 0 ° distributor 404 distributes the local oscillation signal LO from the local oscillator 524 to the first mixer 410 a and the second mixer 410 b constituting the quadrature mixer 400.
  • the phases of the local oscillation signals LO applied to the first mixer 410a and the second mixer 410b are the same.
  • the first mixer 41 0a provided for the I channel mixes the high-frequency signal RF I from the 90 ° distributor 402 with the local oscillation signal LO from the 0 ° distributor 404 to form the I channel baseband signal BB I And / or generate BBI.
  • the first mixer 410a is of a differential type (balanced type), and the baseband signal ZBB I is 180 ° out of phase with the baseband signal BBI.
  • the second mixer 410 b provided for the Q channel mixes the high frequency signal RFQ from the 90 ° distributor 402 with the local oscillation signal LO from the 0 ° distributor 404 to form the Q channel baseband signal BBQ And / or generate BBQ.
  • This second The mixer is also a differential type (balanced type), and the baseband signal / BBQ is 180 ° out of phase with the baseband signal BBQ.
  • the first mixer 410a and the second mixer 410b can form an orthogonal mixer 400 as a whole.
  • the baseband circuit 540 receives the I-channel baseband signals BBI and BBI and the Q-channel baseband signals BBQ and / BBQ transmitted through the low-pass filters 532 and 534 and demodulates them into low-frequency (audio) signals. I do.
  • a first mixer 410a includes a high-pass filter 552a for passing a low-frequency signal RFI, a single-pass filter 554a for passing a local oscillation signal LO, and a high-frequency It includes a diode pair 556a for mixing the signal RFI and the local oscillation signal LO, and a capacitor 558a connected between the diode pair 556a and the ground node 20.
  • the first mixer 410a further includes inductors 560a and 562a and a resistor, which constitute a low-pass filter for transmitting the I-channel baseband signals BB I and BB I output at both ends of the diode pair 556a. Includes element 564a.
  • First mixer 410a is grounded to ground node 20 by ground wiring 570a.
  • the parasitic inductance of the ground wire 570a is represented by L g da.
  • the second mixer 410b also has the same configuration as the first mixer 410a, and includes a high-pass finoleta 552b, a low-pass finoleta 554b, a diode pair 556b, a capacitor 558b, an inductor 560b, 562b, And the resistance element 564b.
  • a ground wiring 570b is arranged for second mixer 410b, whereby second mixer 410b is electrically coupled to ground node 20 and grounded.
  • the parasitic inductance of the ground wiring 570 b is represented by L g db.
  • each mixer has the same circuit configuration.
  • first mixer 410a and second mixer 410b are formed in multilayer substrate module 140 according to the embodiment of the present invention.
  • Each of the components 552 a to 5 64 a and 552 b to 564 b of the first mixer 410 a and the second mixer 410 b described in FIG. 8 is a top surface or an insulating layer of the multilayer substrate module 140. Formed in 105.
  • Ground wires 570a and 570b are separated, and ground wires 570a and 570b are electrically coupled to independent ground pin terminals 204a and 204b, respectively. In this way, by separating the ground wiring corresponding to each of the first mixer 410a and the second mixer 410b, it is possible to prevent the sneak of the ground current between the mixers and to reduce the deterioration of the quadrature accuracy. Can be prevented.
  • first mixer 410a and second mixer 410b can be grounded via common node Ncmn by applying the configuration of the second embodiment.
  • a common node N cmn for coupling the ground wirings 570a and 570b is provided in one of the insulating layers 105C of the plurality of insulating layers. Provided.
  • the common node Ncmn is connected to the ground node 20 via the ground pin terminal 204.
  • the portion of the ground wiring shared between the first mixer 410a and the second mixer 410b is limited between the common node N cmn and the ground node 20, so that the parasitic Inductance can be sufficiently suppressed. Further, by providing the common connection node N cmn in the lowermost insulating layer, the parasitic inductance can be suppressed. As a result, it is possible to prevent the orthogonal accuracy from deteriorating due to the sneak of ground current. ⁇
  • the orthogonality between the two mixers is further improved.
  • the first mixer 410a and the second mixer 410b are arranged symmetrically in the multilayer board module 140, the orthogonality between the two mixers is further improved.
  • the ground wirings 570a and 570b are also arranged in the contact holes 575a and 575b provided in the same insulating layer, respectively. Furthermore, by making the shapes and cross-sectional areas of the ground wirings 570a and 570b the same, the parasitic inductances L gda and L gdb can be made the same, so that the first mixer 41 The orthogonal accuracy of 0a and the second mixer 4110b can be improved.
  • the configuration in which the components of the first mixer and the second mixer and the ground wiring are provided symmetrically performs grounding via a common node N cmn as shown in FIG. 10. Also applicable to cases. Also in this case, via holes 5 7 5 a formed between first mixer 4 10 a and second mixer 4 10 b and insulating layer 10 5 C on which common node N cmn is formed are formed. And 575b are formed in the same shape, and the ground wires 570a and 570b arranged in these via holes are formed in the same shape and the same cross-sectional area, so that the ground wire of each mixer is The parasitic inductances L gda and L gdb can be set to the same value, and the orthogonal accuracy can be improved.
  • low-noise amplifier 518 can apply, for example, the circuit configuration of high-frequency amplifier described in FIG.
  • the low-noise amplifier 518 includes a field-effect transistor 310 and blocks 321 to 326 indicating a group of circuit elements arranged in the periphery.
  • Input node IN receives high-frequency signal RF, which is the received wave
  • the amplified signal output from the output node OUT is transmitted to the band-pass filter 520.
  • FIG. 14 shows a configuration in which a field-effect transistor is used; however, a bipolar transistor can be used instead of the field-effect transistor. In this case, the base, collector and emitter of the bipolar transistor may be connected to the gate, source and drain of the field effect transistor.
  • the low noise amplifier 518 is grounded by independent ground wires 585 g and 585 s.
  • the ground wiring 585 s is provided corresponding to the source 313 of the field effect transistor 310.
  • the ground wiring 585 g is provided corresponding to the gate 311 and the drain 312 of the field-effect transistor 310.
  • the ground wires 585 s and 585 g are electrically connected to a plurality of independent ground pin terminals, respectively, according to the same configuration as the ground wires 570 a and 570 b shown in FIG. Configuration.
  • the wiring for grounding the gate 311 and the wiring for grounding the source 313 can be separated. This prevents the source-to-drain current flowing into the channel of the field-effect transistor 310 due to the signal width from sneaking into the gate 311 to prevent the entire operation of the low-noise amplifier 518 from oscillating. be able to.
  • the lowermost insulating layer of the multilayer board module follows the same configuration as the ground wirings 570a and 570b shown in FIG.
  • the wiring connecting the gate 311 to the ground and the wiring connecting the source 312 to the ground Since the parasitic inductance value of the portion shared between the two components can be suppressed, the effect of stabilizing the operation of the low noise amplifier 518 can be obtained.
  • the integrated circuit 590 is configured by connecting the integrated circuits 518a and 518b.
  • metal electrodes 595 a and 595 b for ground provided on the back surface of each integrated circuit are also connected to each other to form a common metal electrode 595.
  • a low noise amplifier 590 integrated into a single chip is mounted on the upper surface of the multilayer board module 140.
  • the transistor elements are not connected to the back metal 595a and 595b, respectively.
  • the ground wiring is provided directly between the corresponding ground pin terminal.
  • a ground wire 585 1a is provided corresponding to the integrated circuit 518a.
  • the ground wire 585—a corresponds to the ground wire 585g—a corresponding to the gate 311 of the transistor in the low noise amplifier and the source 313 Includes ground wiring 5 8 5 s—a.
  • grounding line 585-b is provided corresponding to the integrated circuit 518b, and the grounding line 585-b is connected to the grounding lines 585g-b and 585s- Including. These ground wires are connected to the ground node 20 via the independent ground pin terminals 2044-1 to 201-4, respectively.
  • the ground current flows around the gate 311a of the field effect transistor 310a in the integrated circuit 518.
  • the oscillation phenomenon caused by the above can be prevented.
  • the gate 311b of the field effect transistor 310b in the integrated circuit 518b it is necessary to prevent the ground current from flowing from other parts to prevent the oscillation phenomenon. Becomes possible.
  • the multilayer substrate module according to the present invention can be applied to mounting of an internal circuit of a high-frequency portable wireless device such as a mobile phone.

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Transceivers (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明細書
多層基板モジュール及び無線携帯端末 技術分野
この発明は、 多層基板モジュールに関し、 さらに詳しくは、 高周波領域で動作 する電子回路が形成される多層基板モジュ^"ルおよび、 このような多層基板モジ ユールに実装された回路を備える無線端末装置に関する。 背景技術
近年、 電子機器の小型軽量ィヒが進んでおり、 それに用いられる回路基板もこの 動向に呼応する形で、 小型軽量化、 薄形化および複合ィ匕が進められている。 特に、 携帯電話機に代表される、 髙周波を利用した無線通信装置においては、 セラミツ タスの優れた誘電特性等と多層化技術から、 セラミックスを用いた多層基板が用 いられており、 近年ではその小型 *薄形化が進められている。
すなわち、 このような無線通信装置等の電子機器を構成するための電子回路群 は、 多層基板上に形成される、 多層基板モジュールとして使用される。 このよう な多層基板モジュールにおいては、 基板の上面に集積回路群を実装するのみなら ず、 基板内部の層においても積極的に回路素子を形成して、 これらの回路素子を 用いて電子回路群が構成されるため、 小型 ·軽量ィヒに特に有利である。
図 1 8は、 このような多層基板モジュールにおける電子回路の一般的な配置例 を示すためめ多層基板モジュールの断面図である。
図 1 8を参照して、 多層基板モジュール 1 0 0は、 メインボード 1 0上に実装 され、 メインボード 1 0に設けられるアースノード 2 0から接地のための基準電 位 V s sの供給を受ける。 多層基板モジュール 1 0 0は、 セラミックス等からな る絶縁層 1 0 5を複数積層して形成される。
多層基板モジュール 1 0 0は、 内部に電子回路 2 1 0， 2 2 0， 2 3 0を備え る。 以下においては、 多層基板モジュール内に形成される電子回路を、 単に内部 回路とも称する。 絶縁層 1 0 5もしくは多層基板モジュールの上面に、 内部回路 を構成するための回路素子が配置される。 一般に、 コイルや抵抗等の受動素子は、 絶縁層内部に形成され、 トランジスタやダイオード等の半導体素子は、 多層基板 モジュールの表面に集積回路として実装される。
図 1 8においては、 一例として、 多層基板モジュールが 3個の内部回路 2 1 0 , 2 2 0 , 2 3 0から構成される例を示している。 内部回路 2 1 0は、 絶縁層 1 0 5に形成される回路素子 2 1 1および 2 1 2を含む。 同様に、 内部回路 2 2 0は、 多層基板モジュール上に実装される集積回路である回路素子 2 2 1と、 絶縁層 1 0 5に形成される回路素子 2 2 2 , 2 2 3を含む π 内部回路 2 3 0は、 絶緣層 1 0 5に形成される回路素子 2 3 1， 2 3 2および 2 3 3を含む。
詳細は図示しないが、 多層基板モジユーノレ 1 0 0内には、 これらの回路素子間 を接続するためのパターン配線が適:！:設けられている。 多層基板モジュール 1 0 0とメインボード 1 0との間における電気信号の授受は、 たとえばピン端子とし て設けられる、 信号伝達ノ一ド 2 0 2を介して実行される。 また、 これらの信号 伝達ノードのうちの少なくとも 1個は、 多層基板モジュール 1 0 0を接地するた めに、 メインボード 1 0に設けられるアースノード 2 0と接続される。 以下にお いては、 これらの信号伝達ノードを単にピン端子 2 0 2とも称し、 信号伝達ノー ドのうちァ一スノードと結合されるものを、 接地ピン端子 2 0 4とも称して、 ピ ン端子 2 0 2と区別するものとする。
多層基板モジュール 1 0 0内には、 接地ピン端子 2 0 4と接続された主接地配 線 1 5 0力 、 絶縁層 1 0 5を貫くように高さ方向に形成される。 各内部回路と主 接地配線 1 5 0との間には、 副接地配線 2 1 5 , 2 2 5， 2 3 5がそれぞれ設け られる。 'これらの主接地配線 1 5 0および副接地配線 2 1 5， 2 2 5， 2 3 5に よって、 各内部回路は多層基板モジュール 1 0 0が実装されるメインボードに設 けられたァ一スノード 2 0と電気的に結合され、 接地のための基準電位 V s sの 供給を受けることができる。 以下においては、 主接地配線と副接地配線とを総称 して、 単に接地配線群とも称する：
しかしながら、 多層基板モジュ ル内に設けられるこれらの内部回路が、 高周 波を利用したものである場合には、 接地配線群の寄生ィンダクタンスの影響で、 動作の安定化が損なわれるおそれがある。
図 1 9は、 接地配線群の寄生インダクタンスの影響によって、 内部回路に生じ る問題点を説明するための概念図である。 図 1 9においては、 代表的に、 内部回 路 2 1 0と 2 2 0との間に生じる問題点が示される。
図 1 9を参照して、 内部回路 2 1 0は、 副接地配線 2 1 5および主接地配線 1 5 0を経由してアースノード 2 0と電気的に結合される。 同様に、 内都回路 2 2 0は、 副接地配線 2 2 5および主接地配線 1 5 0を経由してアースノード 2 0と 接続される。 ここで、 主接地配線 1 5 0の寄生インダクタンスを L g r dで表わ すと、 高周波化に伴って、 寄生インダクタンス L g r dによるインピーダンス Z = ω · L g r d ( ω = 2 · π · f , f は電流の周波数） は増大する。
このため、 高周波動作時においては、 内部回路 2 ] 0から本来アースノード 2 0に流れるべきアース電流 I g r dが、 インピーダンスの大きい主接地配線 1 5 0を通過せずに、 副接地配線 2 2 5を通じて、 他の内部回路 2 2 0に流入 （I g r ά ' ) してしまうおそれがある。
このように、 アース電流 I g r dが流入電流 I g r d ' として他の内部回路へ の回り込むと、 当該他の内部回路 2 2 0の動作が不安定になるおそれが生じる。 以下においては、 図 1 9に示されるこのような現象を、 アース電流の回り込み現 象とも称する。
特に、 このような問題は、 主接地配線 1 5 0の寄生ィンダクタンスが大きくな つてしまう、 多層基板モジュール内の上層部分に配置される内部回路に対して影 響が大きい。
同様の問題は、 半導体チップに代表される多層基板モジュール上に実装される 集積回路に対しても存在していた。
図 2 0は、 多層基板モジュール上に形成される複数の電子回路の一般的な配置 例を示す断面図である。
図 2 0を参照して、 内部回路 2 3 0および 2 4 0は、 たとえば半導体素子を搭 載した集積回路である。 このような集積回路においては、 裏面に接地のための金 属被膜が形成され、 当該集積回路はこの金属被膜によつて接地されることが多レヽ。 たとえば、 図 2 2の例でいえば、 集積回路である内部回路 2 3 0および 2 4 0 は、 金属被膜 2 3 5および 2 4 5によってそれぞれ接地される。
内部回路 2 3 0および 2 4 0がー体的に 1チップ化されて多層基板モジュール 上に形成される場合には、 金属被膜 2 3 5および 2 4 5が一体化されて一体の接 地電極として作用する。 したがって、 一体化された金属被膜 2 3 5および 2 4 5 と、 多層基板モジュール 1 0 0内に設けられた主接地配線 1 5 0との間に副接地 配線 2 5 5を配置すれば、 これらの多層基板モジュール上に配置された内部回路 を接地することができる。
しかしながら、 このように配置される内部回路 2 3 0および 2 4 0に対しても、 高周波動作時においては、 図 1 9で説明したアース電流の回り込み現象が同様に ―発生するおそれがある。 多層基板モジュール上に配置される内部回路に対しては、 特に主接地配線 1 5 0の経路長が長くなり、 寄生ィンダクタンス L g r dはさら に大きな値となるので、 この影響はさらに大きくなる。
一方、 このような問題点は、 多層基板モジュール内に形成される単一の内部回 路についても生じる場合がある。 たとえば、 C DMA (Code Division Multiple Access) 方式を採用した携帯電話機においては、 1〜2 G H z程度の周波数帯域 が使用されるが、 このような携帯電話機内に備えられる低雑音増幅器 （以下、 高 周波增幅回路とも称する） および直交ミクサ等にこれらの問題が生じるおそれが ある。
図 2 1は、 一般的な高周波増幅回路の構成を示す回路図である。
図 2 1を参照して、 高周波増幅回路 3 0 0は、 増幅素子であるトランジスタ 3 1 0と、 その周辺に配置される抵抗素子 R 1〜R 4、 キャパシタ C 1〜C 5およ びインダクタ Lを含む。 これらの周辺素子は、 トランジスタ 3 1 0に対するバイ ァス抵抗や結合容量等を形成している。 トランジスタ 3 1 0としては、 代表的に 電界効果型トランジスタが適用される。
高周波増幅回路 3 0 0は、 駆動電位 V d dによつて駆動され、 入力ノード I N に入力された電圧信号を増幅して、 出力ノード O U Tに出力する。 高周波増幅回 路 3 0 0は一般的なものであるので、 その詳細な動作については説明を省略する。 図 2 2は、 接地配線の寄生インダクタンスの影響によって、 髙周波増幅回路 3 0 0に生じる問題点を説明する概念図である。
図 2 2を参照して、 図 2 1に示された周辺素子 （抵抗素子， キャパシタ， イン ダクタ） は、 ブロック 3 2 1〜3 2 6で示される。 トランジスタ 3 1 0において は、 ゲート 3 1 1への入力に応じて、 ドレイン 31 2およびソース 313の間に 電流経路が形成されて、 このソース ' ドレイン間電流に応答した電位レベルが出 カノ一ド QUTに現われることによって、 信号増幅が実行される。
この場合に、 トランジスタ 310のゲート 3 1 1、 ドレイン 312およびソー ス 313は、 周辺素子を示すブロック 322、 324および 325をそれぞれ介 して主接地配線 150と接続されて、 接地される。 この場合、 図 19に示される ように、 高周波動作時においては、 主接地配線 1 50の寄生インダクタンス L g r dによるインピーダンスが大きなものとなってしまうので、 本来アースノード
20に流入すべきドレイン電流の一部がトランジスタ 310のゲート 31 1に対 する入力として流入してしまうという現象が生じる。 このような現象が生じると、 トランジスタ 31 0の増幅作用は不安定なものとなってしまい、 高周波増幅回路
300は、 一般に発振現象といわれる不安定状態に至ってしまうおそれがある。 図 23は、 直 ¾ミクサの配置を示すブロック図である。
図 23を参照して、 90° 分配器 402は、 高周波信号 RF (周波数. f r f ) を、 互いに 90° 位相の異なる Iチャネル用の高周波信号 RF Iと Qチャネル用 の高周波信号 RFQとに分配する。 0° 分配器 404は、 局部発振信号 LO (周 波数 f 1 o) を同位相の信号に分配する。
直交ミクサ 400は、 Iチャネル用の第 1のミクサ 41◦ aと、 Qチャネル用 の第 2のミクサ 410 bとを含む。 直交ミクサ 400は、 互いに 90。 位相の異 なる Iチャネル用の高周波信号 RF Iおよび Qチャネル用の高周波信号 RFQと、 局部発振信号 LOとを受けて、 ベースバンド信号 BB Iおよび BBQを生成する。 高周波信号 RFは、 たとえば、 携帯電話機においては、 受信波に相当する。 局部 発振信号 LOの周波数 f 1 oは、 高周波信号 RFの周波数 f r f の 2分の 1であ る。
第 1のミクサ 410 a、 Iチャネル用高周波信号 R F Iと、 局部発振信号 L O とに基づいて、 ベースバンド信号 BB Γ (周波数 1 f r f — f 1 0 I ) を生成す る。 同様に、 第 2のミクサ 410 bは、 Qチャネル用高周波信号 RFQと局部発 振信号 LOとを受けて、 ベースバンド信号 B 13 Q (周波数 1 ί r f 一 f 1 o 1 ) を生成する。 図 2 4は、 直交ミクサの理想的な出力信号を説明する波形図である。
図 2 4を参照して、 理想的な状態においては、 第 1のミクサ 4 1 0 aおよび第 2のミクサ 4 1 0 bは対称に動作して、 ベ一スパンド信号 B B I と B B Qとは互 ' いに振幅が等しく、 位相が 9 0 ° ずれた信号となる。
図 2 5は、 接地配線の寄生インダクタンスの影響によって、 直交ミクサ 4 0 0 に生じる問題点を説明する概念図である。
直交ミクサ 4 0 0を多層基板モジュール内に形成する場合においては、 第 1の ミクサ 4 1 0 aおよび第 2のミクサ 4 1 0 bを主接地配線 1 5 0に接続すると、 これまでに説明したようなアース電流の回り込みによる悪影響は、 他の内部回路 から及ぼされるのではなく、 直交ミクサ回路内の第 1のミクサ 4 1 0 aと第 2の ミクサ 4 1 0 bとの間で生じてしまう。
すなわち、 図 2 7に示されるように、 たとえば第 1のミクサ 4 1 0 aからァー スノード 2 0に流入すべきアース電流 I g r dが、 主接地配線 1 5 0の寄生ィン ダクタンス L g r dの影響によって、 点線で示す電流経路によって第 2のミクサ 4 1 O bに流入し、 これが両ミクサの直交性を損なわせるおそれがある。 このよ うな流入電流 I g r d ' 力 悪影響を及ぼすことによって、 図 2 6に示すように、 ベースバンド信号 B B Iと B B Qの間に、 振幅誤差 Δ Αや、 位相誤差 Δ 0が生じ、 直交ミクサの直交精度が損なわれるといった問題点が生じる。 発明の開示
この発明の目的は、 実装される複数の電子回路に対して、 高周波動作時におけ る動作が不安定になることを防止することが可能な接地配線の構成を有する多層 基板モジュールを提供することである
この発明のもう 1つの目的は、 高周波動作時においても十分な直交精度を確保 . '可能な、 多層基板モジュールに実装された直交ミクサを備えた、 無線端末装置を 提供することである。
この発明に従うと、 外部電位ノードから基準電位の供給を受ける多層基板モジ ユールは、 積層された複数の絶縁層と、 少なくとも 1個の基準電位伝達ノードと、 複数の内部回路と、 複数の基準電位配線とを備える。 基準電位伝達ノードは、 外 部電位ノードと電気的に結合される。 複数の内部回路は、 各絶縁層および多層基 板モジュールの表面のいずれかに形成される少なくとも 1個の回路素子を含む。 複数の基準電位配線は、 基準電位を伝達するために、 複数の内部回路にそれぞれ 対応して設けられる。
好ましくは、 基準電位伝達ノードは、 複数の内部回路にそれぞれ対応して設け られ、 複数の基準電位配線のうちの 1本は、 残りの複数の第 1の配線の各々より も寄生インダクタンスが小さい。
好ましくは、 基準電位伝達ノードは、 複数の内部回路に共通に設けられ、 多層 基板モジュールは、 さらに、 複数の絶縁層のうちの 1つに設けられ、 基準電位伝 達ノードと電気的に結合される共通配線ノードを備え、 各基準電位配線は、 共通 配線ノードが設けられる絶縁層において、 共通配線ノードと電気的に結合される。 好ましくは、 多層基板モジュールは、 メインボード上に実装され、 多層基板モ ジュールは、 さらに、 メインポードとの間で電気信号を授受するための複数の信 号伝達ノードと、 多層基板モジュールの外面を覆うように設けられ、 外部電位ノ 一ドと電気的に結合される金属被膜とを備え、 -各基準電位配線は、 金属被膜と電 気的に結合され、 金属被膜は、 複数の信号伝達ノードと非接触に設けられる。 好ましくは、 複数の内部回路のうちの 1つは、 多層基板モジュールの上面に装 着される第 1の集積回路であり、 複数の内部回路のうちの他の 1つは、 多層基板 モジュールの上面に装着される第 2の集積回路であり、 第 1および第 2の集積回 路は、 共通の金属電極を有する同一チップ上に搭載され、 第 1および第 2の集積 回路に対応する基準電位配線は、 第 1および第 2の集積回路と外部電位ノードと の間にそれぞれ直接設けられる。
このような多層基板モジュールにおいては、 高周波動作時においてもアース電 流を確実にアースノードに導くことができるので、 内部回路の動作が不安定にな ることを防止できる。
この発明の別の局面に従うと、 複数のチャネルの中から所望のチャネルを選択 的に受信する無線端末装置は、 アンテナと、 局部発振器と、 位相シフト器と、 第 1のミクサ回路と、 第 2のミクサ回路と、 ベースバンド回路とを備える。 アンテ ナは、 複数のチャネルを含む髙周波信号を受信する。 局部発振器は、 局部発振信 号を発振する。 位相シフト器は、 アンテナからの高周波信号に応答して、 互いに
9 0 ° 位相の異なる第 1および第 2の高周波信号を生成する。 第 1のミクサ回路 は、 位相シフト器からの第 1の高周波信号を局部発振器からの局部発振信号と混 合して第 1のベースバンド信号を生成する。 第 2のミクサ回路は、 位相シフト器 からの第 2の高周波信号を局部発振器からの局部発振信号と混合して第 2のべ一 スバンド信号を生成する。 ベースバンド回路は、 第 1および第 2のベースパンド 信号を復調する。 第 1および第 2のミクサ回路は、 外部電位ノ ドから基準電位 の供給を受ける多層基板モジュールに実装される。 多層基板は、 積層された複数 の絶縁層と、 外部電位ノ一ドと電気的に結合される少なくとも 1個の基準電位伝 達ノードと、 基準電位を伝達するために、 第 1および第 2のミクサ回路にそれぞ れ対応して設けられる第 1およぴ第 2の基準電位配線とを含む。
好ましくは、 無線端末装置は、 アンテナと位相シフト器との間に配置され、 ァ ンテナからの髙周波信号を増幅するための増幅回路をさらに備え、 増幅回路は、 多層基板モジュールに実装され、 増幅回路は、 信号增幅を行なうためのトランジ スタを含み、 トランジスタは、 高周波信号を入力として受ける制御ノードと、 駆 動電位の供給を受けるとともに、 位相シフト回路への出力信号を生成する第 1の 導通ノードと、 制御ノードへの入力に応じて、 第 1の導通ノードとの間で電流経 路を形成する第 2の導通ノードとを有し、 多層基板モジュールは、 さらに、 第 1 の制御ノードと外部電位ノードとの間に設けられる第 1のサブ基準電位配線と、 第 1のサブ基準電位配線とは独立に、 第 2の導通ノードと外部電位ノードとの間 に設けられる第 2のサブ基準電位配線とを備える。
このような無線端末装置においては、 直交ミクサを小型化に有利な多層基板モ ジュールに実装するとともに、 高周波動作時においても直交ミクサの直交精度を 確保することができる。 ， 図面の簡単な説明
図 1は、 この発明の実施の形態 1に従う多層基板モジュールの外観を示す概略 図である。
図 2は、 図 1に示される多層基板モジュールの X—X' 断面図である。 図 3は、 この発明の実施の形態 2に従う多層基板モジュールの断面図である。 図 4は、 この発明の実施の形態 3に従う多層基板モジュールの外観を示す概略 図である。
図 5は、 図 4に示される多層基板モジュールの Y— Y' 断面図である。
図 6は、 この発明の実施の形態 4に従う多層基板モジュールを備える携帯電話 機の全体構成を示すプロック図である。
図 7は、 図 6に示された受信回路の具体的な構成を示すブロック図である。 . 図 8は、 図 7に示された直交ミクサの構成を示す回路図である。
図 9は、 この発明の実施の形態 4に従う多層基板モジュールにおける接地配線 の配置の一例を示す断面図である。
図 1 0は、 'この発明の実施の形態 4に従う多層基板モジュールにおける接地配 線の配置の他の一例を示す断面図である。
図 1 1は、 この発明の実施の形態 4に従う多層基板モジュールに形成される直 交ミクサの高さ方向の配置の一例を示す断面図である。
図 1 2は、 この発明の実施の形態 4に従う多層基板モジュールに形成される直 交ミクサの水平方向の配置の一例を示す上面図である。 '
図 1 3は、 この発明の実施の形態 4に従う多層基板モジュールに形成される直 交ミクサの高さ方向の配置の他の一例を示す断面図である。
図 1 4は、 図 7に示される低雑音増幅器の回路図である。
図 1 5は、 2個の集積回路の 1チップ化を示す概念図である。
図 1 6は、 この発明の実施の形態 4に従う多層基板上に形成される 1チップ化 された低雑音増幅器に対する接地配線の配置例を示す断面図である。
図 1 7は、 この発明の実施の形態 4に従う多層基板モジュール上に形成される 1チップィヒされた低雑音増幅器の回路図である。
図 1 8は、 このような多層基板モジュ^ "ルにおける電子回路の一般的な配置例 を示すための多層基板モジュールの断面図である。
図 1 '9は、 接地配線の寄生ィンダクタンスの影響によつて内部回路に生じる問 題点を説明する概念図である。
図 2 0は、 多層基板モジュール上に形成される複数の内部回路の一般的な配置 例を示す断面図である。
図 2 1は、 一般的な高周波増幅回路の構成例を示す回路図である。
図 2 2は、 接地配線の寄生インダクタンスの影響によって、 図 2 1に示される 高周波増幅回路に生じる問題点を説明す概念図である。
図 2 3は、 直交ミクサの配置を示すブロック図である。
図 2 4は、 直交ミクサの理想的な出力信号を説明する波形図である。
図 2 5は、 接地配線の寄生インダクタンスの影響によって、 図 2 3に示される 直交ミクサに生じる問題点を説明する概念図である。
図 2 6は、 図 2 5に示される問題点を説明するための波形図である。 発明を実施するための最良の形態
以下、 この発明の実施の形態による多層基板モジュールを図面を参照して詳し く説明する。 なお、 図中同一または相当部分には同一符号を示してその説明は繰 返さない。
(実施の形態 1 )
図 1を参照して、 この発明の実施の形態 1に従う多層基板モジュール 1 1 0は、 メインボード 1 0上に実装される。 詳細は図示しないが、 メインボード 1 0上に は複数の配線パターンが形成され、 これらの配線パターンと'たとえばピン端子と して設けられる信号伝達ノード 2 0 2とを電気的に結合させることにより、 メイ ンボード 1 0と多層基板モジュール 1 1 0内に形成された内部回路との間で電気 信号の授受が可能である。
図 2を参照して、 多層基板モジュール 1 1 0は、 メインボード 1 0に設けられ るアースノード 2 0との接続によって、 基準竜位 V s sの供給を受ける。 以下に おいては、 このような基準電位 V s sの供給を、 単に 「接地」 とも称する。 たと えば、 アースノード 2 0の配線パターンは、 メインボード 1 0の裏面に形成され、 多層基板モジュール 1 1 0の接地にも使用される。
これらの信号伝達ノ一ドのうちの少なくとも 1個は、 多層基板モジュール 1 1 0を接地するために、 アースノード 2 0と電気的に結合される。 以下においても、 これらの信号伝達ノードを単にピン端子 2 0 2とも称し、 信号伝達ノードのうち アースノード 20と結合されるものを、 接地ピン端子 204とも称して、 ピン端 子 20 2と区別する。
. 多層基板モジュール 1 1 0は、 さらに、 複数の内部回路 2 1 0, 2 20および 2 30にそれぞれ対応して設けられる複数の接地配線 1 6 0— 1， 1 60— 2お よび 1 6 0— 3を備える。 各内部回路を構成する回路素子群については、 図 1 8 で説明した内容と同様であるので、 説明は繰り返さない。 また、 牢明細書におい て、 多層基板モジュール内の内部回路の個数を 3個としているのは、 例示に過ぎ ず任意の複数個の内部回路を有する場合について、 本願発明の構成を適用するこ とが可能である。
接地配線 1 6 0— 1、 1 60— 2、 1 60— 3は、 独立した複数の接地ピン端 子 204— 1、 204— 2、 204— 3とそれぞれ接続される。 接地ピン端子 2 04— 1、 2 04— 2、 204— 3は、 アースノード 20と電気的に結合される。 各接地配線は、 絶縁層 1 05を貫くように形成されるビアホールに形成さ る。 接地配線 1 60— 1は、 接地ピン端子 204— 1と内部回路 2 1 0との間に形 成されるビアホール 1 6 5— 1に配置される。 同様に、 接地配線 1 6 0— 3は、 接地ピン端子 204— 3と内部回路 2 30との間に形成されるビアホール 1 65 一 3を介して設けられる。
接地配線 1 60— 2は、 接地ピン端子 204— 2と內部回路 220との間に並 列に形成される複数のビアホール 1 6 5— 2 a、 1 6 5- 2 bおよび 1 6 5— 2 cにそれぞれ設けられる複数の接地配線 1 6 2— 2 a、 1 6 2— 2 bおよび 1 6 2— 2 cを並列接続して形成される。
このように、 多層基板モジュール内において、 内部回路ごとに接地配線を設け ることによって、 内部回路間におけるアース電流の回り込みによって回路動作が 不安定になるという問題点を回避することができる。
また、 ビアホール 1 60— 1の断面積を他のビアホールよりも大きくとり、 接 地配線 1 6 0— 1の断面積を大きくすることによって、 接地配線 1 6 0— 1の寄 生インダクタンス値を抑制することができる。 また、 接地配線 1 60— 2につい ても、 複数の接地配線を並列接続しているため、 寄生インダクタンス値を抑制す ることができる。 このように、 接地配線が設けられるビアホールの断面積を必要に応じて大きく したり、 複数のビアホールに形成される配線を並列接続して設けることにより、 特に接地を強化したい内部回路に対応して設けられる接地配線の寄生インダクタ ンスを抑制することができる。 この結果、 高周波動作時における内部回路間での アース電流の回り込みをより確実に防止して、 内部回路の動作を安定化すること ができる。
(実施の形態 2 )
図 3を参照して、 この発明の実施の形態 2に従う多層基板モジュール 1 2 0は、 この発明の実施の形態 1に従う多層基板モジュール 1 1 0と同様に、 複数の内部 回路 2 1 0， 2 2 0 , 2 3 0を備える。 內部回路の構成および個数については、 実施の形態 1で説明したとおりであるので説明は繰返さない。
この発明の実施の形態 1においては、 複数の内部回路ごとに接地ピン端子を設 ける構成としているので、 接地ピン端子が内部回路の数に対応して必要となって しまい、 ピン数の増加を招いてしまう。 したがって、 多層基板モジュール 1 2 0 においては、 絶縁層 1 0 5 Cに、 それぞれの内部回路に対する接地配線を統合す るための共通ノード N c m nを設け、 この共通ノードのみを接地ピン端子 2 0 4 と結合する。
複数の内部回路 2 1 0、 2 2◦および 2 3 0に対応してそれぞれ設けられる複 数の接地配線 1 7 0— 1、 1 7 0— 2、 1 7 0— 3は共通ノード N c m nが配置 される絶緣層 1 0 5 Cにおいて結合される。 共通ノード N c m nは、 複数の内部 回路間で共有される接地ピン端子 2 0 4を介してアースノード 2 0と電気的に結 合される。
特に、 共通ノード N c m nを、 多層基板モジュール 1 2 0内の下部の絶縁層、 好ましくは最下層の絶縁層に設けることによって、 共通ノード N c m nとアース ノ一ド 2 0との間の寄生インダクタンス、 すなわち複数の内部回路 2 1 0， 2 2 0 , 2 3 0間で共有される、 アース電流の通過部分の寄生インダクタンスを、 少 なレ、個数の接地ピン端子を用レ、て抑制することができる。
このような構成とすることにより、 少ない個数の接地ピン端子を用いて、 内部 回路間におけるアース電流の回り込みを抑制することができ、 内部回路の動作を 安定化することが可能となる。
(実施の形態 3 )
図 4を参照して、 この発明の実施の形態 3に従う多層基板モジュール 1 3 0は、 図 1に示される実施の形態 1に示す多層基板モジュール 1 1 0と比較して、 その 外面部 （側面部） に、 アースノード 2 0と接続される金属被膜 2 7 0を備える点 で異なる。 金属被膜 2 7 0は、 アースノード 2 0と電気的に結合され、 接地電極 として作用する。 アース端子 2 0 4を除くピン端子 2 0 2は、 金属被膜 2 7 0と 接触しないように、 当該部分をくり抜いた形で金属被膜 2 7 0は形成される。 図 5を参照して、 この発明の実施の形態 3に従う多層基板モジュール 1 3 0は、 この発明の実施の形態 1に従う多層基板モジュール 1 1 0と同様に、 複数の内部 回路 2 1 0， 2 2 0， 2 3 0を備える。 内部回路の構成および個数については、 実施の形態 1で説明したとおりであるので説明は繰返さない。
内部回路 2 1 0、 2 2 0および 2 3 0にそれぞれ对応して設けられる接地配線 1 8 0— 1、 1 8 0— 2および 1 8 0— 3は、 接地電極として作.用する金属被膜 2 7 0と電気的に結合される。 このように、 高さ方向に絶縁層を貫いて設けられ るビアホールを介さずに、 水平方向に配置される接地配線によつてそれぞれの内 部回路を接地することが可能となるので、 各接地配線の寄生ィンダクタンスを抑 制することができる。
また、 ピン端子 2 0 2は、 接地のための金属被膜 2 7 0とは非接触となるよう に設けられるので、 このような内部回路の接地の強化を、 電気信号を入出力する ためのピン端子を確保した上で実行することが可能となる。
(実施の形態 4 )
実施の形態 4においては、 特に高精度の高周波動作が要求される無線端末装置 の 1つである携帯寧話機に搭載される低雑音アンプおよび直交ミクサの多層基板 モジュールへの実装について説明する。
図 6を参照して、 この発明の実施の形態 4に従う多層基板モジュールを備える 携帯電話機 5 0 0は、 アンテナ 5 1 0と、 送信回路 5 1 2と、 受信回路 5 1 4と、 送受分波器 5 1 6とを備える。
この携帯電話機は、 C D MA方式を採用しており、 送信と受信とを 1本のアン テナ 510を介して同時に行なう。 したがって、 送信周波数は受信周波数と異な るように設定されるが、 ここでは送信周波数の方が受信周波数よりも低く設定さ れる。 そのため、 送受分波器 516は、 送信波 TXのみを透過するバンドパスフ ィルタと、 受信波 RXのみを透過するバンドパスフィルタとから構成され、 送信 波 TXを受信回路 514側にほとんど透過しない。
図 7を参照して、 受信回路 514は、 低雑音増幅器 (LNA) 518と、 パン ドパスフィルタ （BPF) 520と、 90° 分配器 402と、 局部発振器 524 と、 同相 （0° ) 分配器 404と、 直交ミクサ 400と、 ローパスフィルタ 53 2， 534と、 ベースバンド回路 536とを備える。
低雑音増幅器 5 18は、 送受分波器 516を透過した受信波 RX (以下、 高周 波信号 RFともいう） を高 SN (Signal to Noise) 比で增幅する。 バンドパス フィルタ 520は、 不要な信号を除去して必要な高周波信号 RFのみを增加する。 90° 分配器 402は、 バンドパスフィルタ 520を透過した高周波信号 RFに 基づいて、 互いに 90° 位相の異なる Iチャネル用の高周波信号 RF I と、 Qチ ャネル用の高周波信号 RFQとを生成する。
局部発振器 524は、 局部発振信号 LOを発振する。 この局部発振信号 LOの 周波数 f 1 oは、 高周波信号 RFの周波数 f r f の 2分の 1である。 0° 分配器 404は、 局部発振器 524からの局部発振信号 LOを、 直交ミクサ 400を構 成する第 1のミクサ 41 0 aおよぴ第 2のミクサ 410 bに分配する。 第 1のミ クサ 410 aおよぴ第 2のミクサ 410 bに与えられる局部発振信号 L Oの位相 は同じである。
Iチャネル用に設けられる第 1のミクサ 41 0 aは、 90° 分配器 402から の高周波信号 RF Iを 0° 分配器 404からの局部発振信号 LOと混合して、 I チャネルベースバンド信号 BB Iおよび/ BB Iを生成する。 この第 1のミクサ 41 0 aは、 差動型 （平衡型） であり、 ベースバンド信号 ZBB Iは、 ベースバ ンド信号 B B I と 180° 位相が異なる。
同様に、 Qチャネル用に設けられる第 2のミクサ 410 bは、 90° 分配器 4 02からの高周波信号 RFQを 0° 分配器 404からの局部発振信号 LOと混合 して Qチャネルベースバンド信号 BBQおよび/ BBQを生成する。 この第 2の ミクサも差動型 （平衡型） であり、 ベースバンド信号/ BBQは、 ベースバンド 信号 BBQと 180° 位相が異なる。 このように、 第 1のミクサ 410 aおよび 第 2のミクサ 410 bは、 全体として直交ミクサ 400を形成することができる。 ベースバンド回路 540は、 ローパスフィルタ 532， 534によって透過さ れた、 Iチャネルべースバンド信号 BB I， B B Iおよび Qチャネルベースバ ンド信号 BBQ, /BBQを受信して、 低周波 （音声） 信号に復調する。
図 8を参照して、 第 1のミクサ 410 aは、 髙周波信号 RF Iを通過させるた めのハイパスフィルタ 552 aと、 局部発振信号 LOを通過させるための口一パ スフイノレタ 554 aと、 高周波信号 R F I と局部発振信号 L Oとを混合するため のダイォードペア 556 aと、 ダイォ一ドペア 556 aとアースノード 20との 間に接続されるキャパシタ 558 aとを含む。 第 1のミクサ 410 aは、 さらに、 ダイオードペア 556 aの両端に出力される Iチャネルベースバンド信号 BB I , ノ BB Iを透過するためのローパスフィルタを構成する、 インダクタ 560 a， 562 aおよび抵抗素子 564 aを含む。
第 1のミクサ 410 aは、 接地配線 570 aによってアースノード 20に接地 される。 ここで、 接地配線 570 aの寄生インダクタンスは、 L g d aで示され る。
第 2のミクサ 410 bも、 第 1のミクサ 410 aと同様の構成を有し、 ハイパ スフイノレタ 552 b、 ローパスフィノレタ 554 b、 ダイオードペア 556 b、 キ ャパシタ 558 b、 ィンダクタ 560 b, 562 b、 および抵抗素子 564 bを 含む。 第 2のミクサ 410 bに対しては、 接地配線 570 bが配置され、 これに より第 2のミクサ 410 bはアースノード 20と電気的に結合されて接地される。 接地配線 570 bの寄生インダクタンスは L g d bで示される。
■ このように、 第 1のミクサ 410 aと第 2のミクサ 410 bとの間の直交精度 を確保するために、 各ミクサは、 同一の回路構成を有する。
なお、 図 8において、 偶高調波ミクサの構成を示したのは例示に過ぎない。 こ れまで説明した寄生インダク夕ンスに起因する現象は、 一般のミクサについても 同様に発生する。 したがって、 本願発明の構成は、 偶高調波ミクサのみに限らず 一般のミクサについても適用可能である。 図 9を参照して、 第 1のミクサ 410 aおよぴ第 2のミクサ 41 0 bは、 この 発明の実施の形態に従う多層基板モジュール 140に形成される。 図 8で説 し た、 第 1のミクサ 410 aおよび第 2のミクサ 410 bの構成素子 552 a〜5 64 aおよび 552 b〜564 bの各々は、 多層基板モジュール 140の上面も しくは絶縁層 105内に形成される。
接地配線 570 aおよび 570 bは分離され、 接地配線 570 aおよび 570 bは独立した接地ピン端子 204 aおよび 204 bとそれぞれ電気的に結合され る。 このように、 第 1のミクサ 410 aと第 2のミクサ 410 bとのそれぞれに 対応する接地配線を分離することにより、 ミクサ間におけるアース電流の回り込 みを防止して、 直交精度の劣化を防止できる。
図 10を参照して、 第 1のミクサ 410 aおよび第 2のミクサ 41 0 bは、 実 施の形態 2の構成を適用して、 共通ノード Ncmnを介して接地することも可能 であ.る。 この場合には、 図 3で示したのと同様に、 複数の絶縁層のうちのいずれ か 1個の絶緣層 105 Cにおいて、 接地配線 570 aおよび 570 bを結合する ための共通ノード N cmnが設けられる。 共通ノード Ncmnは、 接地ピン端子 204を介してアースノード 20と接続される。
これにより、 第 1のミクサ 410 aと第 2のミクサ 410 bとの間で共有され る接地配線の部分は、 共通ノード N c m nからアースノード 20までの間に限ら' れるので、 この部分の寄生インダクタンスを十分抑えることができる。 さらに、 共通接続ノード N c mnを最下層の絶縁層に設けることによって、 寄生ィンダク タンスを抑制できる。 この結果、 アース電流の回り込みによって生じる直交精度 の劣化を防ぐことが可能となる。 ^
図 1 1を参照して、 第 1のミクサ 41 O aと第 2のミクサ 410 bとを多層基 板モジュール 140内に、 対称性を保って配置すれば、 さらに両ミクサ間の直交 精度を向上させることができる。 すなわち、 図 8で説明したように、 第 1のミク サ 410 aと第 2のミクサ 410 bとの回路構成は同一であるので、 第 1のミク サ 41 0 aおよび第 2のミクサ 410 bのそれぞれの回路素子は同士は、 互いに 対応付けられる。 したがって、 対応付けられる各回路素子を多層墓板モジュール 1 4 0内に対称 性を保って配置することとすれば、 第 1のミクサ 4 1 0 aと第 2のミクサ 4 1 0 bとの間の直交精度をさらに向上させることができる。 具体的には、 図 1 1に示 されるように、 それぞれのミクサの対応付けられる各構成要素は、 同一の絶縁層 1 0 5に形成される。 図 1 1においては、 ミクサの回路素子のうちの一部の配置 が代表的に示される。
図 1 1に示されるように、 接地配線 5 7 0 aおよび 5 7 0 bについても、 同一 の絶縁層に設けられたコンタクトホール 5 7 5 aおよび 5 7 5 b内にそれぞれ配 置される。 さらに、 接地配線 5 7 0 aおよび 5 7 0 bの形状および断面積を同一 とすることにより、 寄生インダクタンス L g d aおよび L g d bを同一の値とす るこ ができるので、 第 1のミクサ 4 1 0 aおよび第 2のミクサ 4 1 0 bの直交 精度を向上することができる。
また、 図 1 2に示されるように、 水平方向についても、 対称軸 Z— Z ' に対し てそれぞれの構成要素が対称に配置することにより、 第 1のミクサ 4 1 0 aおよ び第 2のミ.クサ 4 1 0 bの直交精度をさらに向上することができる。
図 1 3に示されるように、 第 1のミクサおよび第 2のミクサの構成素子および 接地配線をそれぞれ対称に設ける構成は、 図 1 0に示されるような共通ノード N c m nを介した接地を行なう場合にも適用できる。 この場合においても、 第 1の ミクサ 4 1 0 aおよび第 2のミクサ 4 1 0 bと、 共通ノード N c m nが形成され る絶縁層 1 0 5 Cとの間に形成されるビアホール 5 7 5 aおよび 5 7 5 bを同一 形状で形成し、 これらのビアホール内に配置される接地配線 5 7 0 aおよび 5 7 0 bを同一形状および同一断面積とすることによって、 それぞれのミクサの接地 配線の寄生インダクタンス L g d aおよび L g d bを同一の値とすることができ、 直交精度を向上させることができる。
次に、 低雑音増幅器 5 1 8の多重基板モジュール上への実装について説明する。 図 1 4を参照して、 低雑音増幅器 5 1 8は、 たとえば、 図 2 1で説明した高周 波増幅器の回路構成を適用することが可能である。 低雑音増幅器 5 1 8は、 電界 効果型トランジスタ 3 1 0と、 周辺に配置される回路素子群を示すプロック 3 2 1〜3 2 6を有する。 入力ノード I Nには、 受信波である高周波信号 R Fが入力 され、 出力ノード OU Tから出力される増幅信号はバンドパスフィルタ 5 2 0に 伝達される。 なお、 図 1 4においては、 電界効果型トランジスタが使用される構 成を示しているが、 電界効果型トランジスタに代えて、 バイポーラ型トランジス タを用いることも可能である。 この場合には、 電界効果型トランジスタのゲート、 ソースおよびドレインにそれぞれ対応して、 バイポーラ型トランジスタのベース、 コレクタおよびエミッタを接続すればよい。
低雑音増幅器 5 1 8は、 独立の接地配線 5 8 5 gおよび 5 8 5 sによつて接地 される。 接地配線 5 8 5 sは、 電界効果型トランジスタ 3 1 0のソース 3 1 3に 対応して設けられる。 一方、 接地配線 5 8 5 gは、 電界効果型トランジスタ 3 1 0のゲート 3 1 1およびドレイン 3 1 2に対応して設けられる。
接地配線 5 8 5 sおよび 5 8 5 gは、 図 9に示される接地配線 5 7 0 a , 5 7 0 bと同様の構成に従って、 独立する複数の接地ピン端子とそれぞれ電気的に結 合される構成とすることができる。 このような構成とすることによって、 電界効 果型トランジスタ 3 1 0において、 ゲート 3 1 1を接地する配線とソース 3 1 3 を接地する配線とを分離することができる。 これにより、 信号增幅のために電界 効果型トランジスタ 3 1 0のチャネルに流れるソース ■ ドレイン間電流がゲート 3 1 1に回り込んで、 低雑音増幅器 5 1 8全体の動作が発振することを防止する ことができる。
また、 接地配線 5 8 5 gおよび 5 8 5 dについては、 図 1 0で示される接地配 線 5 7 0 a， 5 7 0 bと同様の構成に従って、 多層基板モジュールの最下層の絶 縁層に形成される共通ノード N c m nで統合し、 共通の接地ピン端子を介してァ ースノード 2 0と接続する構成としても、 ゲート 3 1 1を接地する配線とソース 3 1 2を接地する配線との間で共有される部分の寄生インダクタンス値を抑制で きるので、 低雑音増幅器 5 1 8の動作を安定化する効果を得ることができる。 次に、 低雑音増幅器において、 複数個のトランジスタを直列接続して信号増巾; を行なう場合の配置について説明する。
この場合には、 たとえば図 1 4に示した低雑音増幅器 5 1 8と同一の構成を有 する 2個の集積回路 5 1 8 aおよび 5 1 8 bを 1チップに統合して、 集積回路 (低雑音増幅器） 5 9 0を構成する場合が考えられる。 図 1 5に示されるように、 集積回路 5 9 0は、 集積回路 5 1 8 aおよび 5 1 8 bが接続されて構成される。 特に各集積回路の裏面に設けられたアースのための 金属電極 5 9 5 aおよび 5 9 5 bも互いに接続され、 共通の金属電極 5 9 5を形 成する。 このように 1チップ化された集積回路で構成される低雑音増幅器 5 9 0 を、 図 2 0に示されるような方法で、 多層基板モジュール 1 4 0の上面に実装す れば、 それぞれのアンプモジュール内の電界効果型トランジスタ間で接地配線が 共有される構成となるので、 高周波動作時においてアース電流の回り込みに起因 する発捩現象が起こりやすくなってしまう。
図 1 6を参照して、 1チップ化された低雑音増幅器 5 9 0は、 多層基板モジュ ール 1 4 0の上面に実装されるが、 集積回路 5 1 8 aおよび 5 1 8 b中のトラン ジスタ素子は、 裏面金属 5 9 5 a， 5 9 5 bとの間でそれぞれ非接続とされ、 各 集積回路において、 接地配線は、 対応する接地ピン端子との間に直接設けられる。 集積回路 5 1 8 aに対応して、 接地配線 5 8 5一 aが設けられる。 図 1 4で説 明したように、 接地配線 5 8 5— aは、 低雑音増幅器中のトランジスタのゲート 3 1 1に対応する接地配線 5 8 5 g— aと、 ソース 3 1 3に対応する接地配線 5 8 5 s— aとを含む。 同様に、 集積回路 5 1 8 bに対応して、 接地配線 5 8 5 - bが設けられ、 接地配線 5 8 5— bは、 接地配線 5 8 5 g— bおよび 5 8 5 s— ■ を含む。 これらの接地配線は、 独立の接地ピン端子 2 0 4— 1〜 2 0 1— 4をそ れぞれ介して、 アースノード 2 0と接続される。 ·
図 1 7を参照して、 このような構成とすることにより、 集積回路 5 1 8中の電 界効果型トランジスタ 3 1 0 aのゲート 3 1 1 aに対して、 アース電流が回り込 むことに起因して生じる発振現象を防止できる。 同様に、 集積回路 5 1 8 b中の 電界効果型トランジスタ 3 1 0 bのゲート 3 1 1 bに対しても、 他の部分からの アース電流の回り込みを防止して、 振現象を防止することが可能となる。
なお、 集積回路 5 1 8 aおよび 5 1 8 bのそれぞれに対する接地配線は、 図 1
3に示されるような構成を適用して、 多層基板モジュールの最下層に設けられた 共通ノード N c m nを介して、 共通の接地ピン端子によってアースノード 2 0と 電気的に結合される構成としても、 接地配線の共有都分の寄生インダクタンスの 抑制によって、 発振現象を防止することが可能となる。 また、 図 1 7の構成においても、 增幅素子として電界効果型トランジスタが示 されるが、 電流駆動形のバイポーラトランジスタを用いることが可能である。 なお、 図 1 5から図 1 7においては、 2個の集積回路 （低雑音増幅回路） が一 体化する構成について説明したが、 3個以上の複数個の集積回路を一体化する場 合においても、 それぞれの集積回路に対応して、 図 1 6で示されるように、 独立 して接地配線を設ければよい。
今回開示された実施の形態はす ての点で例示であって制限的なものではない と考えられるべきである。 本発明の範囲は上記した説明ではなくて特許請求の範 囲によって示され、 特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。 産業上の利用可能性
この発明による多層基板モジュールは、 携帯電話機のような高周波携帯無線装 置の内部回路の実装に適用することができる。

Claims

請求の範囲
1. 外部電位ノード （20) から基準電位 (V s s) の供給を受ける多層基板モ ジュ一ルであって、
積層された複数の絶縁層 （105) と、
前記外部電位ノード （20) と電気的に結合される少なくとも 1個の基準電位 伝達ノード （204) と、
各前記絶縁層および前記多層基板モジュールの表面の！/、ずれかに形成される少 なくとも 1個の回路素子を含む複数の内部回路 （210， 220, 230) と、 前記基準電位 (V s s) を伝達するために、 前記複数の内部回路 （210， 2 20, 230) にそれぞれ対応して設けられる複数の基準電位配線 （160— 1，
160-2, 1 60-3) とを備える、 多層基板モジュール。
2. 前記基準電位伝達ノード （204— 1， 204— 2, 204— 3) は、 前記 複数の内部回路 （210， 220, 230) にそれぞれ対応して設けられ、 前記複数の基準電位配線のうちの 1本は、 残りの前記複数の第 1の配線の各々 よりも寄生インダクタンスが小さい、 請求の範囲第 1項に記載の多層基板モジュ 一ノレ。
3. 前記多層基板モジュールは、 さらに、 前記複数の内部回路 （210， 220，
230 ) と複数の前記基準電位伝達ノ一ド （204— 1, 204—2, 204- 3) との間のそれぞれに、 前記複数の絶縁層 （105) のうちの少なくとも一部 を貫通して設けられる複数のビアホーノレ （165— 1， 1 65— 2 a， 1 65—
2 b , 165— 2 c， 165— 3) を備え、
前記複数の基準電位配線 （"1 60— 1, 160— 2, 160— 3) は、 前記複 数のビアホール （165— 1 , 165— 2 a， 165— 2 b， 165— 2 c， 1
65-3) 内に形成され、
前記複数の基準電位配線のうちの 1つ （1 60— 1) が形成される前記複数の ビアホールのうちの 1つ （165— 1) は、 残りのビアホールのうちの各々より も断面積が大きレ、、 請求の範囲第 2項に記載の多層基板モジュール。
4. 前記多層基板モジュールは、 さらに、 前記複数の内部回路のうちの 1つ （2 20 ) と対応する前記基準電位伝達ノ^"ド （204— 2) との間に、 前記複数の 絶縁層 （1 05) のうちの少なくとも一部を貫通して並列に設けられる複数のビ ァホ一ノレ (1 65— 2 a, 165— 2 b， 165— 2 c) を備え、
前記複数の内部回路のうちの 1つ （220) に対応する前記基準電位配線 （1 60-2) は、 前記並列に設けられた複数のビアホール （165— 2 a， 165 -2 b, 165— 2 c) にそれぞれ形成される複数の配線 （1 62— 2 a， 16 2- 2 b, 1 62— 2 c) の並列接続によって構成される、 請求の範囲第 2項に 記載の多層基板モジュール。
5. 前記基準電位伝達ノード （204) は、 前記複数の内部回路 （210， 22 0， 230) に共通に設けられ、
前記多層基板モジュールは、 さらに、 前記複数の絶縁層のうちの 1つ （105
C) に設けられ、 前記基準電位伝達ノード （204) と電気的に結合される共通 配線ノード （Ncmn) を備え、
各前記基準電位配線 （160— 1， 1 60— 2， 160— 3) は、 前記共通配 線ノード （Ncmn) が設けられる絶縁層 （105 C) において、 前記共通配線 ノード （Ncmn) と電気的に結合される、 請求の範囲第 1項に記載の多層基板 モジュ一ノレ。
6. 前記共通配線ノード （Ncmn) が設けられる絶縁層 （105 C) は、 前記 複数の絶縁層 （1 05) のうちの最下層に位置する、 請求の範囲第 5項に記載の 多層基板モジュール。 '
7. 前記多層基板モジュールは、 メインボード （10) 上に実装され、
前記多層基板モジュールは、 さらに、
前記メインボード （10) との間で電気信号を授受するための複数の信号伝達 ノード （ 202 ) と、
前記多層基板モジュールの外面を覆うように設けられ、 前記外部電位ノード (20) と電気的に結合される金属被膜 （280) とを備え、
各前記基準電位配線 （ 160 _ 1， 1 60— 2， 160— 3) は、 前記金属被 膜 （280) と電気的に結合され、
前記金属被膜 (280) は、 前記複数の信号伝達ノード （202) と非接触に 設けられる、 請求の範囲第 1項に記載の多層基板モジュール。
8. 前記複数の内部回路のうちの 1つは、 第 1の高周波信号 （RF I) と発振信 号 （LO) とを受けて、 第 1のベースバンド信号 （BB I) を生成する第 1のミ クサ回路 （41 0 a) であり、
前記複数の内部回路のうちの他の 1つは、 前記第 1の高周波信号 （RF I) と 90° 位相の異なる第 2の髙周波信号 （RFQ) と発振信号 （LO) とを受けて、 前記第 1のベースバンド信号 （BB I) と 90。 位相の異なる第 2のベースバン ド信号 （BBQ) を生成し、 前記第 1のミクサ （410 a) と直交ミクサを構成 する第 2のミクサ回路 （410 b) である、 請求の範囲第 1項に記載の多層基板 モジュール。
9. 前記基準電位伝達ノード （204 a， 204b) は、 前記第 1および第 2の ミクサ回路 （410 a, 410 b) にそれぞれ対応して設けられ
前記多層基板モジュールは、 さらに、 前記複数の絶縁層 (150) のうちの同 —層を貫通して、 .前記第 1および第 2のミクサ回路 . (410 a， 41 0 b) と対 応する前記基準電位伝達ノード （204 a， 204 b) との間にそれぞれ設けら れる第 1および第 2のビアホール （575 a， 575 b) を備え、
前記複数の基準電位配線のうちの前記第 1のミクサ回路 （410 a) に対応す る基準電位配線 （570 a) は、 前記第 1のビアホール （575 a) に形成され、 前記複数の基準電位配線のうちの前記第 2のミクサ回路 （410 b) に対応す る基準電位配線 （570 b) は、 前記第 2のビアホール （575 b) に形成され、 前記第 1およぴ第 2のビアホールに形成される基準電位配線 (570 a, 57
O b) の配線長および断面形状は、 それぞれの基準電位配線 （570 a,, 570 b) が同一の寄生インダクタンスを有するように設計される、 請求の範囲第 8項 に記載の多層基板モジュール。
10.、 前記基準電位伝達ノード （204) は、 前記第 1および第 2のミクサ回路 (41 0 a, 410 b) に共通に設けられ、
前記多層基板モジュールは、 さらに、
前記複数の絶縁層のうちの 1つ （ 105 C) に設けられ、 前記基準電位伝達ノ ード （204) と電気的に結合される共通配線ノード (N cmn) と、
同一の前記絶縁層 （1 05) を貧通して、 前記第 1および第 2のミクサ回路 (410 a, 410 b) と対応する前記基準電位伝達ノード （204) との間に それぞれ設けられる第 1および第 2のビアホール （575 a， 575 b) を備え、 前記複数の基準電位配線のうちの前記第 1のミクサ回路 （410 a) に対応す る基準電位配線 (570 a) は、 前記第 1のビアホール （575 a) に形成され、 前記複数の基準電位配線のうちの前記第 2のミクサ回路 （410 b) に対応す る基準電位配線 （570 b) は、 前記第 2のビアホール （575 b) に形成され、 前記第 1および第 2のビアホールにそれぞれ形成される基準電位配線 （570 a, 570 b) は、 前記共通配線ノード （Ncmn) が設けられる絶縁層 （10 5 C) において、 前記共通配線ノード （Ncmn) と電気的に結合され、
前記第 1および第 2のビアホールにそれぞれ形成される基準電位配線 （570 a， 570 b) の配線長および断面形状は、 前記基準電位配線 （ 570 a， 57 O b) のそれぞれが同一の寄生インダクタンスを有するように設計される、 請求 の範囲第 8項に記載の多層基板モジュール。
1 1. 前記第 1のミクサ回路 （410 a) は、 複数の第 1のミクサ回路素子 （ 5 52 a〜564 a) を有し、
前記第 2のミクサ回路 （41 Q¾) は、 前記複数の第 1のミクサ回路素子 （5 52 a〜 564 a) にそれぞれ対応する複数の第 2のミクサ回路素子 （552 b 〜564 b) を有し、
前記複数の第 1および第 2のミクサ回路素子 （552 a〜 564 a， 552 b 〜564 b) のうちの対応する 1つ同士は、 同一の前記絶縁層 （1 05) に設け られる、 請求の範囲第 8項に記載の多層基板モジュール。
12. 前記複数の第 1および第 2のミクサ回路素子 （552 a〜 564 a， 55 2 b〜 564 b) のうちの対応する 1つ同士は、 水平方向の対称軸 (Z-Z ' ) に対して線対称となるように配置される、 請求の範囲第 1 1項に記載の多層基板 モジュール。
1 3. 前記第 1および第 2のミクサ回路 （410 a, 410 b) は、 無線端末装 置の構成部品である、 請求の範囲第 8項に記載の多層基板モジュール。
14. 前記複数の内部回路のうちの 1つは、 高周波信号 （RF) を増幅するため の増幅回路 （5 18) であり、 前記増幅回路 （5 1 8) は、 信号增幅を行なうためのトランジスタ （3 1 0) を含み、 ,
前記トランジスタ （3 1 0) は、
前記高周波信号 （RF) を入力として受ける制御ノード （3 1 1) と、 駆動電位（Vd d)の供給を受けるとともに、 増幅された出力信号を生成する第 1の導通ノード （3 1 2) と、
前記制御ノード （3 1 1 ) への入力に応じて、 前記第 1の導通ノード （3 1 2) との間で電流経路を形成する第 2の導通ノード （3 1 3) とを有し、
前記多層基板モジュールは、 さらに、
前記第 1の制御ノード （3 1 1) と前記外部電位ノード （20) との間に設け られる第 1のサブ基準電位配線 （58 5 g) と、
前記第 1のサブ基準電位配線 （ 58 5 g ) とは独立に、 前記第 2の導通ノード (3 1 3) と前記外部電位ノード （20) との間に設けられる第 2のサブ基準電 位配線 （5 8 5 s) とを備える、 請求の範囲第 1項に記載の多層基板モジュール。
1 5. 前記増幅回路 （5 1 8) は、 無線端末装置の構成部品である、 請求の範囲 第 1 4項に記載の多層基板モジュール。
1 6. 前記複数の内部回路のうちの 1つは、 前記多層基板モジュールの上面に装 着される第 1の集積回路 （5 1 8 a) であり、
前記複数の内部回路のうちの他の 1つは、 前記多層基板モジュールの上面に装 着される第 2の集積回路 （5 1 8 b) であり、
前記第 1および第 2の集積回路 （5 1 8 a， 5 1 8 b) は、 共通の金属電極 (5 95) を有する同一チップ （5 90) 上に搭載され、
前記第 1および第 2の集積回路 （ 5 1 8 a， 5 1 8 b) に対応する基準電位配 線 （ 5 8 5 a， 5 8 5 b ) は、 前記第 1および第 2の集積回路 （ 5 1 8 a， 5 1 8 b) と前記外部電位ノード （20) との間にそれぞれ直接設けられる、 請求の 範囲第 1項に記載の多層基板モジュール。
1 7. 前記第 1の集積回路は、 高周波信号 （RF) を増幅するための第 1の増幅 回路 （5 1 8 a) であり、
前記第 2の集積回路は、 前記第 1の増幅回路 （5 1 8 a) の出力信号を增幅す るための第 2の増幅回路 （518 b) であり、
前記第 1の増幅回路 （518 a) は、 信号增幅 行なうための第 1のトランジ スタ （310 a) を含み、
前記第 1のトランジスタ （310 a) は、
前記高周波信号を入力として受ける第 1の制御ノード （31 1 a) と、 駆動電位（Vd d)の供給を受けるとともに、 增幅された出力信号を生成する第 1の導通ノード （3.12 a) と、
前記制御ノードへの入力に応じて、 前記第 1の導通ノード （312 a) との間 で電流経路を形成する第 2の導通ノード （3.13 a) とを有し、
前記第 2の増幅回路 （51 8 b) は、 信号增幅を行なうための第 2のトランジ スタ （3 1 0 b) を含み、
前記第 2のトランジスタ （310 b) は、
前記第 1の増幅回路 （5 18 a) の出力信号を入力として受ける第 2の制御ノ —ド （ 31 1 b ) と、
前記駆動電位（Vd d)の供給を受けるとともに、 増幅された出力信号を生成す る第 3の導通ノード （31 2 b) と、
前記制御ノードへの入力に応じて、 前記第 3の導通ノード （312 b) との間 で電流経路を形成する第 4の導通ノード （31 3 b) とを有し、
前記多層基板モジュールは、 さらに、 互いに独立に設けられる、
前記第 1の制御ノード （31 1 a) と前記外部電位ノード （20) との間に設 けられる第 1のサブ基準電位配線 （585 g— a) と、
前記第 2の制御ノード （311 b) と前記外部電位ノード （20) との間に設 けられる第 2のサブ基準電位配線 （585 g— b) と、
前記第 2の導通ノード （313 a) と前記外部電位ノ一ド （20) との間に設 けられる第 3のサブ基準電位配線 （ 585 s— a ) と、
前記第 4の導通ノード （313 b) と前記外部電位ノード （20) との間に設 けられる第 4のサブ基準電位配線 （585 s— b) とを備える、 請求の範囲第 1 6項に記載の多層基板モジュール。
18. 複数のチャネルの中から所望のチャネルを選択的に受信する無線端末装置 であって、
前記複数のチャネルを含む高周波信号 （RF) を受信するためのアンテナ （5 10) と、
局部発振信号 （L〇） を発振する局部発振器 （524) と、
前記アンテナ （510) 力^の高周波信号 （RF) に応答して、 互いに 90° ' 位相の異なる第 1および第 2の高周波信号 （RF I、 RFQ) を生成する位相シ フト器 （402) と、
前記位相シフト器 （402) からの第 1の高周波信号 （RF I) を前記局部発 振器 （524).からめ局部発振信号 '（LO) と混合して第 1のベースバンド信号 (BB I) を生成する第 1のミクサ回路 （410 a) と、
前記位相シフト器 （402) からの第 2の高周波信号 （RFQ) を前記局部発 振器 （524) 力 の局部発振信号 （L〇） .と混合して第 2のベースパンド信号 (BBQ) を生成する第 2のミクサ回路 （41 0 b) と、
前記第 1および第 2のベースバンド信号 （BB I、 BBQ) を復調するベース バンド回路 （536) とを備え、
前記第 1および第 2のミクサ回路 （410 a, 41 Ob) は、 外部電位ノード (20) から基準電位 (V s s) の供給を受ける多層基板モジュール （104) に実装され、
前記多層基板 （104) は、
積層された複数の絶縁層 （105) と、
前記外部電位ノード （20) と電気的に結合される少なくとも 1個の基準電位 伝達ノード （204) と、
前記基準電位 (V s s) を伝達するために、 前記第 1および第 2のミクサ回路 (410 a, 410 b) にそれぞれ対応して設けられる第 1および第 2の基準電 位配線 （570— a、 570-b) とを含む、 無線携帯端末。
19. 前記無線端末装置は、
前記アンテナ （510) と前記位相シフト器 （402) との間に配置され、 前 記アンテナ （510) からの高周波信号 （RF) を増幅するための増幅回路 （5 18) をさらに備え、 '前記増幅回路 （518) は、 前記多層基板モジュール （104) に実装され、 前記増幅回路 （518) は、 信号增幅を行なうためのトランジスタ （3 10) を含み、
前記トランジスタ （310) は、
前記高周波信号 （RF) を入力として受ける制御ノード （31 1) と、 駆動電位（Vd d)の供給を受けるとともに、 前記位相シフト回路 （402) へ の出力信号を生成する第 1の導通ノード （312) と、
前記制御ノードへの入力に応じて、 前記第 1の導通ノード （311) との間で 電流経路を形成する第 2の導通ノード （313) とを有し、 ' 前記多層基板モジュールは、 さらに、
前記第 1の制御ノード （31 1) と前記外部電位ノード （20) との間に設け られる第 1のサブ基準電位配線 （ 585 g ) と、
前記第 1のサブ基準電位配線 （ 585 g ) とは独立に、 前記第 2の導通ノード (31 3) と前記外部電位ノード （20) との間に設けられる第 2のサブ基準電 位配線 （585 s) とを備える、 請求の範囲第 1 8項に記載の無線携帯端末。
PCT/JP2000/004305 2000-06-29 2000-06-29 Module de substrat multicouche et terminal sans fil portable WO2002001931A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP00940884A EP1231825A4 (en) 2000-06-29 2000-06-29 MULTILAYER SUBSTRATE MODULE AND PORTABLE WIRELESS TERMINAL
CNB008122342A CN1192695C (zh) 2000-06-29 2000-06-29 多层基板模块及无线便携终端
JP2002505569A JP3792196B2 (ja) 2000-06-29 2000-06-29 多層基板モジュールおよび無線端末装置
PCT/JP2000/004305 WO2002001931A1 (fr) 2000-06-29 2000-06-29 Module de substrat multicouche et terminal sans fil portable
US10/048,500 US6906411B1 (en) 2000-06-29 2000-06-29 Multilayer substrate module and portable wireless terminal
US11/108,638 US20050179136A1 (en) 2000-06-29 2005-04-19 Multi-layer substrate module and wireless terminal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/004305 WO2002001931A1 (fr) 2000-06-29 2000-06-29 Module de substrat multicouche et terminal sans fil portable

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/108,638 Division US20050179136A1 (en) 2000-06-29 2005-04-19 Multi-layer substrate module and wireless terminal device

Publications (1)

Publication Number Publication Date
WO2002001931A1 true WO2002001931A1 (fr) 2002-01-03

Family

ID=11736200

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004305 WO2002001931A1 (fr) 2000-06-29 2000-06-29 Module de substrat multicouche et terminal sans fil portable

Country Status (5)

Country Link
US (2) US6906411B1 (ja)
EP (1) EP1231825A4 (ja)
JP (1) JP3792196B2 (ja)
CN (1) CN1192695C (ja)
WO (1) WO2002001931A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253834A (ja) * 2005-03-08 2006-09-21 Kyocera Corp 高周波モジュ−ル及びそれを搭載した無線通信装置
JP2006319512A (ja) * 2005-05-11 2006-11-24 Murata Mfg Co Ltd 多層配線基板装置
JP2009089165A (ja) * 2007-10-01 2009-04-23 Murata Mfg Co Ltd 高周波モジュール
US7612634B2 (en) 2006-03-31 2009-11-03 Tdk Corporation High frequency module utilizing a plurality of parallel signal paths
US7965989B2 (en) 2007-03-28 2011-06-21 Tdk Corporation High frequency module
WO2016189951A1 (ja) * 2015-05-26 2016-12-01 株式会社村田製作所 フィルタ装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0212141D0 (en) * 2002-05-27 2002-07-03 Sendo Int Ltd Audio ground plane
US8467827B2 (en) * 2005-03-31 2013-06-18 Black Sand Technologies, Inc. Techniques for partitioning radios in wireless communication systems
DE102006017487A1 (de) 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
DE102006024458B4 (de) 2006-05-24 2016-04-14 Infineon Technologies Ag Integrierte Mehrfachmischer-Schaltung
DE102006024460B4 (de) 2006-05-24 2016-08-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Durchführung eines Tests
DE102006024457B4 (de) 2006-05-24 2014-06-05 Infineon Technologies Ag Integrierte Schaltung zum Senden und/oder Empfangen von Signalen
US20080090079A1 (en) * 2006-09-28 2008-04-17 Fajardo Arnel M High-resistivity magnetic film from nano-particle plating
US20080157911A1 (en) * 2006-12-29 2008-07-03 Fajardo Arnel M Soft magnetic layer for on-die inductively coupled wires with high electrical resistance
US20080157910A1 (en) * 2006-12-29 2008-07-03 Park Chang-Min Amorphous soft magnetic layer for on-die inductively coupled wires
CN101315925A (zh) * 2007-05-28 2008-12-03 松下电器产业株式会社 电子器件内置模块及其制造方法
CN102693017A (zh) * 2011-03-22 2012-09-26 凌阳创新科技股份有限公司 无线光学鼠标中的无线传输模块
US8692728B2 (en) * 2012-01-01 2014-04-08 Qualcomm Incorporated Method for an antenna ground plane extension
EP2845455A4 (en) * 2012-05-04 2015-08-05 Sierra Wireless Inc UICC CAPTURED IN A CIRCUIT BOARD OF A WIRELESS FINISHED DEVICE
US9806407B2 (en) * 2012-08-22 2017-10-31 Honeywell International Inc. Safety radio devices
KR102017621B1 (ko) * 2013-03-12 2019-10-21 주식회사 위츠 무선 충전용 코일 기판 및 이를 구비하는 전자 기기
JP2022154937A (ja) 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を内蔵する半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2325577A (en) * 1997-05-20 1998-11-25 Matsushita Electric Ind Co Ltd A high frequency amplifier and transmitter with a shielding structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU544003B2 (en) 1981-01-27 1985-05-16 Innovative Design Company Pty. Ltd. Container-closure arrangement
JPS617646A (ja) 1984-06-21 1986-01-14 Toshiba Corp ハイブリツドｉｃの変更方法
JPS62200789A (ja) 1986-02-28 1987-09-04 株式会社日立製作所 電子部品実装構造
JPS63100851A (ja) 1986-10-16 1988-05-02 Nec Corp 多機能電話機
JP2637797B2 (ja) * 1988-11-18 1997-08-06 富士通株式会社 無線機の多層プリント基板
JP2588606B2 (ja) 1989-04-07 1997-03-05 キヤノン株式会社 増幅回路の実装構造
JPH0343758A (ja) 1989-07-11 1991-02-25 Nec Niigata Ltd 電子写真プリンタ
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JPH0514015A (ja) 1991-07-03 1993-01-22 Tdk Corp 高周波ｓｍｄモジユール
JPH0567039A (ja) 1991-09-06 1993-03-19 Toshiba Corp Ｄｍａチヤネル制御装置
JPH0652170A (ja) 1992-07-31 1994-02-25 Suzuki Motor Corp 表示装置
JPH0722757A (ja) 1993-06-24 1995-01-24 Sumitomo Metal Ind Ltd 薄膜多層回路基板用ベース基板
JP3325351B2 (ja) 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
JP3081786B2 (ja) 1996-04-11 2000-08-28 日本電信電話株式会社 高周波半導体装置
JP3885270B2 (ja) 1997-02-07 2007-02-21 カシオ計算機株式会社 フィルタ実装多層基板
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
JPH118445A (ja) 1997-06-18 1999-01-12 Toyota Motor Corp 回路基板
JP3732927B2 (ja) 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
JP3563580B2 (ja) 1997-11-26 2004-09-08 京セラ株式会社 高周波複合回路基板およびその製造方法
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2325577A (en) * 1997-05-20 1998-11-25 Matsushita Electric Ind Co Ltd A high frequency amplifier and transmitter with a shielding structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253834A (ja) * 2005-03-08 2006-09-21 Kyocera Corp 高周波モジュ−ル及びそれを搭載した無線通信装置
JP4527570B2 (ja) * 2005-03-08 2010-08-18 京セラ株式会社 高周波モジュ−ル及びそれを搭載した無線通信装置
JP2006319512A (ja) * 2005-05-11 2006-11-24 Murata Mfg Co Ltd 多層配線基板装置
US7612634B2 (en) 2006-03-31 2009-11-03 Tdk Corporation High frequency module utilizing a plurality of parallel signal paths
US7965989B2 (en) 2007-03-28 2011-06-21 Tdk Corporation High frequency module
JP2009089165A (ja) * 2007-10-01 2009-04-23 Murata Mfg Co Ltd 高周波モジュール
WO2016189951A1 (ja) * 2015-05-26 2016-12-01 株式会社村田製作所 フィルタ装置

Also Published As

Publication number Publication date
US6906411B1 (en) 2005-06-14
EP1231825A1 (en) 2002-08-14
US20050179136A1 (en) 2005-08-18
CN1371590A (zh) 2002-09-25
CN1192695C (zh) 2005-03-09
JP3792196B2 (ja) 2006-07-05
EP1231825A4 (en) 2005-09-28

Similar Documents

Publication Publication Date Title
JP3792196B2 (ja) 多層基板モジュールおよび無線端末装置
Natarajan et al. A fully integrated 24-GHz phased-array transmitter in CMOS
US6889155B2 (en) High frequency module board device
US5003622A (en) Printed circuit transformer
JP4541800B2 (ja) インダクタを備えた半導体装置
US6949811B2 (en) Device having interdigital capacitor
KR100895208B1 (ko) 고주파 모듈 기판 장치
TW200537993A (en) Radio frequency circuit module
JP2002111414A (ja) 高周波回路
Nasr et al. A 70–90-GHz High-Linearity Multi-Band Quadrature Receiver in ${\hbox {0.35-}}\mu {\hbox {m}} $ SiGe Technology
US6501341B2 (en) Voltage controlled oscillator and communication device using same
US7054610B1 (en) Wireless terminal device
US7382198B2 (en) Differential amplifier circuitry formed on semiconductor substrate with rewiring technique
TW200845605A (en) Sending/receiving circuit module
JP2001320170A (ja) 多層基板モジュール
JP2004040768A (ja) 集中定数素子ハイブリッド
US20060109605A1 (en) Decoupling module for decoupling high-frequency signals from a voltage supply line
US7088962B2 (en) On-chip loop filter for a PLL
US11271530B2 (en) Transmission line transformer and amplifying circuit
JPH10290174A (ja) 双方向通信モジュール
JP2004193501A (ja) キャパシタ素子
WO2022163437A1 (ja) 可変回路
JP2002374069A (ja) 高周波モジュール装置及びその製造方法
JPH10294620A (ja) スロットライン型シングルバランスミキサー
JP2002184898A (ja) 高周波モジュール

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 10048500

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 008122342

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2000940884

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000940884

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2000940884

Country of ref document: EP