JP3773941B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3773941B2 JP3773941B2 JP2004056132A JP2004056132A JP3773941B2 JP 3773941 B2 JP3773941 B2 JP 3773941B2 JP 2004056132 A JP2004056132 A JP 2004056132A JP 2004056132 A JP2004056132 A JP 2004056132A JP 3773941 B2 JP3773941 B2 JP 3773941B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- signal
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
Con1、Con2 制御回路
FF1、FF2、FF3、FFn D型フリップフロップ
INV インバータ
LT1、LT2、LT3、LTn ラッチ回路(D型ラッチ、D型フリップフロップ
)
11、21、26 インバータ
12、14、22、24 NOR回路
13、15、23、25 NAND回路
Claims (7)
- 縦続接続された複数のフリップフロップを有し、初段のフリップフロップには転送開始信号が入力され、前記転送開始信号を順次転送するシフトレジスタと、
前記複数のフリップフロップの出力信号をそれぞれデータ取り込み信号として受け、データラインに供給されるデータ信号を、それぞれ前記データ取り込み信号に応じて、ラッチ出力する複数のラッチ回路と、
前記複数のフリップフロップに対応して設けられ、それぞれが、シフトクロックと、対応する前記フリップフロップの出力信号とを少なくとも受け、対応する前記フリップフロップの出力信号が活性状態のとき、クロック信号が活性状態から非活性状態となると、対応する前記フリップフロップの状態をその出力信号が非活性状態となるように設定し前記出力信号のパルス幅の制御を行う、複数の制御回路と、
を備え、前記シフトクロックの周波数はデータ転送周波数よりも低く設定されている、ことを特徴とするシリアル/パラレル変換回路。 - 複数のフリップフロップを有し、初段のフリップフロップのデータ入力端子には、転送開始を制御する転送開始パルス信号が入力され、次段以降のフリップフロップのデータ入力端子には前段のフリップフロップの出力信号が入力され、前記複数のフリップフロップのクロック端子にそれぞれ入力されるクロック信号に応答して前記転送開始パルス信号を順次転送するシフトレジスタと、
前記複数のフリップフロップの出力端子から順次出力されるパルス信号を、それぞれデータ取り込み信号として受け、データラインにデータ入力端子が共通に接続され、前記データラインに転送されるデータ信号を、それぞれ前記データ取り込み信号に応じてラッチ出力する複数のラッチ回路と、
を備え、
前記複数のフリップフロップのそれぞれの前段に設けられ、クロックラインよりそれぞれ供給されるシフトクロックと、前記フリップフロップの出力信号とを少なくとも受け、前記複数のフリップフロップのうちの相前後するフリップフロップが前記シフトクロックの立ち上がりと立ち下がりのエッジの一方と他方をそれぞれ用いて前記データ入力端子に入力される信号をサンプル出力し、前記フリップフロップの出力信号が活性状態であるときに、前記フリップフロップに供給される前記クロック信号が非活性状態へ遷移したとき、前記フリップフロップをリセットし前記フリップフロップの出力信号を非活性状態とすることで前記出力信号のパルス幅の制御を行う複数の制御回路をさらに備え、
前記シフトクロックは、データ転送周波数よりも低い周波数とされている、ことを特徴とするシリアル/パラレル変換回路。 - 前記制御回路は、制御対象の前記フリップフロップのデータ入力端子に供給されるデータ信号と、前記フリップフロップの出力信号と、前記シフトクロックとに基づき、前記シフトクロックの活性状態への遷移を受けて、前記フリップフロップのクロック入力端子に供給するクロックを生成する回路と、
前記フリップフロップの出力信号と、前記シフトクロックと、前記シフトレジスタのリセットを制御するリセット信号とを受け、前記リセット信号が活性状態である場合、及び、前記リセット信号が非活性状態である場合には、前記フリップフロップの出力信号が活性状態であり、且つ、前記シフトクロックが非活性状態であるとき、前記フリップフロップをリセットするための信号を生成する回路と、
を備えている、ことを特徴とする請求項1又は2記載のシリアル/パラレル変換回路。 - データ転送用のクロックを入力とし、前記データ転送用のクロックを分周してなる分周クロックの位相を補正した信号を生成し前記シフトクロックとして出力する分周回路をさらに備えている、ことを特徴とする請求項2または3に記載のシリアル/パラレル変換回路。
- 前記転送開始用のパルス信号を受け、前記シフトレジスタの初段のフリップフロップのデータ入力端子に供給する前記転送開始パルス信号を出力し、入力されたデータ信号を前記データ転送用のクロックに応答して、前記データラインに順次出力する回路をさらに含む、ことを特徴とする請求項4に記載のシリアル/パラレル変換回路。
- 前記ラッチ回路が、D型ラッチ、又は、エッジトリガー型のD型フリップフロップよりなる、ことを特徴とする請求項1または2に記載のシリアル/パラレル変換回路。
- 請求項1乃至6のいずれか一に記載のシリアル/パラレル変換回路を備えた半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056132A JP3773941B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置 |
KR1020050014577A KR100602585B1 (ko) | 2004-03-01 | 2005-02-22 | 반도체장치 |
US11/066,191 US7320097B2 (en) | 2004-03-01 | 2005-02-25 | Serial to parallel conversion circuit having a shift clock frequency lower than a data transfer frequency |
CNB2005100525547A CN100521551C (zh) | 2004-03-01 | 2005-03-01 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056132A JP3773941B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005252348A JP2005252348A (ja) | 2005-09-15 |
JP3773941B2 true JP3773941B2 (ja) | 2006-05-10 |
Family
ID=34985684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004056132A Expired - Fee Related JP3773941B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7320097B2 (ja) |
JP (1) | JP3773941B2 (ja) |
KR (1) | KR100602585B1 (ja) |
CN (1) | CN100521551C (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006134706A1 (ja) * | 2005-06-15 | 2006-12-21 | Sharp Kabushiki Kaisha | アクティブマトリクス型表示装置 |
JP5019427B2 (ja) * | 2006-12-07 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 駆動ドライバ、シフトレジスタ及び表示装置 |
US20090039897A1 (en) * | 2007-08-10 | 2009-02-12 | Via Technologies, Inc. | Systems and Methods for Scan Chain Testing Using Analog Signals |
TWI351181B (en) * | 2007-12-26 | 2011-10-21 | Altek Corp | Serial/parallel conversion apparatus and method thereof |
US8549209B2 (en) | 2008-11-04 | 2013-10-01 | Mosaid Technologies Incorporated | Bridging device having a configurable virtual page size |
JP5547569B2 (ja) * | 2010-07-06 | 2014-07-16 | 株式会社メガチップス | パラレルシリアル変換装置 |
CN102315852B (zh) * | 2011-05-03 | 2014-07-30 | 四川和芯微电子股份有限公司 | 并串数据转换电路及并串数据转换系统 |
TWI449342B (zh) * | 2012-01-20 | 2014-08-11 | Silicon Motion Inc | 串化器及資料串化方法 |
US8970197B2 (en) * | 2012-08-03 | 2015-03-03 | United Microelectronics Corporation | Voltage regulating circuit configured to have output voltage thereof modulated digitally |
KR102123517B1 (ko) * | 2013-08-19 | 2020-06-16 | 에스케이하이닉스 주식회사 | 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 동작 방법 |
KR101692857B1 (ko) * | 2013-11-26 | 2017-01-05 | 한국전자통신연구원 | 디지털 직병렬 변환기 및 이를 이용한 GaAs MMIC |
CN105591645B (zh) * | 2014-10-22 | 2018-11-06 | 京微雅格(北京)科技有限公司 | 一种多级串并转换电路 |
CN105141315A (zh) * | 2015-09-11 | 2015-12-09 | 江苏万邦微电子有限公司 | 一种多功能的抗辐照的串并转换装置 |
US10049707B2 (en) * | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
KR102647421B1 (ko) * | 2016-10-06 | 2024-03-14 | 에스케이하이닉스 주식회사 | 반도체장치 |
CN108447436B (zh) * | 2018-03-30 | 2019-08-09 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法、显示装置 |
CN112821889B (zh) * | 2019-11-15 | 2024-02-20 | 京东方科技集团股份有限公司 | 输出控制电路、数据传输方法和电子设备 |
CN113519026B (zh) * | 2021-06-03 | 2023-05-02 | 长江存储科技有限责任公司 | 具有数据掩码的高速存储器器件 |
CN117476070A (zh) * | 2022-07-22 | 2024-01-30 | 长鑫存储技术有限公司 | 移位寄存器电路及控制方法、电子设备 |
CN117991867B (zh) * | 2024-04-01 | 2024-06-14 | 合肥奎芯集成电路设计有限公司 | 一种onfi物理层的通路时钟控制电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438017A (ja) | 1990-06-04 | 1992-02-07 | Nec Corp | シリアル‐パラレル変換回路 |
JPH04141896A (ja) * | 1990-10-02 | 1992-05-15 | Nec Corp | シリアル・パラレル変換回路 |
JPH077438A (ja) | 1993-06-17 | 1995-01-10 | Mitsubishi Electric Corp | 直並列変換回路 |
JP2765457B2 (ja) | 1993-11-22 | 1998-06-18 | 日本電気株式会社 | デマルチプレクサ |
KR100234717B1 (ko) | 1997-02-03 | 1999-12-15 | 김영환 | 엘씨디 패널의 구동전압 공급회로 |
JP3669823B2 (ja) | 1997-10-08 | 2005-07-13 | 富士通株式会社 | シリアル・パラレル変換回路 |
JPH10322224A (ja) | 1997-05-21 | 1998-12-04 | Fujitsu Ltd | シリアルパラレル変換回路 |
JP3068593B1 (ja) * | 1999-02-22 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | シリアル―パラレル変換回路 |
JP2003115194A (ja) | 2001-10-01 | 2003-04-18 | Texas Instr Japan Ltd | シフトレジスタ |
US6826113B2 (en) * | 2003-03-27 | 2004-11-30 | International Business Machines Corporation | Synchronous dynamic random access memory device having memory command cancel function |
KR100567532B1 (ko) * | 2003-12-10 | 2006-04-03 | 주식회사 하이닉스반도체 | 펄스 폭 제어 회로 및 그 방법 |
-
2004
- 2004-03-01 JP JP2004056132A patent/JP3773941B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-22 KR KR1020050014577A patent/KR100602585B1/ko active IP Right Grant
- 2005-02-25 US US11/066,191 patent/US7320097B2/en not_active Expired - Fee Related
- 2005-03-01 CN CNB2005100525547A patent/CN100521551C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100521551C (zh) | 2009-07-29 |
KR100602585B1 (ko) | 2006-07-19 |
US20050206535A1 (en) | 2005-09-22 |
CN1665144A (zh) | 2005-09-07 |
JP2005252348A (ja) | 2005-09-15 |
US7320097B2 (en) | 2008-01-15 |
KR20060030459A (ko) | 2006-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3773941B2 (ja) | 半導体装置 | |
JP4322548B2 (ja) | データ形式変換回路 | |
US8686764B2 (en) | Edge selection techniques for correcting clock duty cycle | |
US7353441B2 (en) | Flip flop circuit and apparatus using a flip flop circuit | |
JP5275367B2 (ja) | 比較器およびa/d変換器 | |
JP2002025259A (ja) | リング遅延とカウンタを利用したレジスタ制御遅延固定ループ | |
KR20030011697A (ko) | 탑재되는 메모리 장치들의 수에 제한없는 레지스터 및이를 갖는 메모리 모듈 | |
KR100660639B1 (ko) | 더블 데이터 레이트 반도체 장치의 데이터 출력 회로 및이를 구비하는 반도체 장치 | |
JP2000236260A (ja) | 信号符号化回路及び信号符号化方法 | |
JP2010141441A (ja) | パラレル−シリアル変換器及びデータ受信システム | |
CN110912549A (zh) | 一种串并转换电路及其驱动方法、显示面板 | |
JP2006101269A (ja) | ラッチクロック生成回路及びシリアル−パラレル変換回路 | |
KR20030009032A (ko) | 입출력 인터페이스 및 반도체 집적 회로 | |
JP3501732B2 (ja) | パラレルシリアル変換回路 | |
JP3888792B2 (ja) | クロック発生回路 | |
JP2006011704A (ja) | クロック切り替え回路 | |
JP2006086804A (ja) | 多相クロック生成回路 | |
JP2009165064A (ja) | 分周回路及び分周方法 | |
EP2364525B1 (en) | Synchronous sequential logic device using double triggered flip-flops and method for skewed triggering such state storing registers | |
US6683479B2 (en) | Multiphase comparator | |
JP2004227674A (ja) | 半導体集積回路装置 | |
CN108109667B (zh) | 移位寄存器单元、扫描驱动电路、显示装置、驱动方法 | |
KR100551898B1 (ko) | 시프트 레지스터 및 d플립플롭 | |
JP2006067414A (ja) | パルス幅補正回路 | |
KR100689588B1 (ko) | 더블 에지 트리거 플립플롭 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3773941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |