CN102315852B - 并串数据转换电路及并串数据转换系统 - Google Patents
并串数据转换电路及并串数据转换系统 Download PDFInfo
- Publication number
- CN102315852B CN102315852B CN201110112285.4A CN201110112285A CN102315852B CN 102315852 B CN102315852 B CN 102315852B CN 201110112285 A CN201110112285 A CN 201110112285A CN 102315852 B CN102315852 B CN 102315852B
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- switch element
- data input
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title abstract description 6
- 230000005669 field effect Effects 0.000 claims description 208
- 102000012199 E3 ubiquitin-protein ligase Mdm2 Human genes 0.000 claims description 17
- 108050002772 E3 ubiquitin-protein ligase Mdm2 Proteins 0.000 claims description 17
- 101100456445 Mus musculus Mdm1 gene Proteins 0.000 claims description 17
- 230000011664 signaling Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
Abstract
一种并串数据转换电路，包括一电流源、一时钟输入子电路及一并行数据输入子电路，时钟输入子电路包括一第一时钟信号端及一第二时钟信号端，第一时钟信号端与第二时钟信号端输入时钟互为反相时钟，并串数据转换电路还包括一时钟控制子电路及一串行数据输出控制子电路，时钟控制子电路包括一第一开关元件、一第二开关元件、一第三开关元件及一第四开关元件，第一与第三开关元件由第二时钟信号端控制，第二与第四开关元件由第一时钟信号端控制，串行数据输出控制子电路包括加快输出信号下降沿翻转的一第五开关元件、一第六开关元件、限制输出信号幅度的一第七开关元件及一第八开关元件。本发明还提供一种并串数据转换系统。本发明可以抑制过冲。
Description
技术领域
本发明涉及一种数据转换电路及数据转换系统，尤指一种结构简单且具有交点下移功能的并串数据转换电路及并串数据转换系统。
背景技术
并串数据转换电路用于将两位的并行数据转换为一位的串行数据。
图1为传统的并串数据转换电路，A1与B1为并行的两位数据，A1与A1_N互为差分信号，B1与BI_N互为差分信号，CLK与CLKN为采样时钟信号且彼此反相。A_OUT与B_OUT为串行输出信号。由于A_OUT与B_OUT的交点不易控制，当充电太快，而放电太慢时，A_OUT与B_OUT的交点过高，会在驱动下一级时，在下一级的输出产生过冲。因此，想要解决此问题，需把并串数据转换电路的输出信号的交点下移，从而消除下一级输出信号的过冲现象。
发明内容
鉴于以上内容，有必要提供一种结构简单且具有交点下移功能的并串数据转换电路及并串数据转换系统。
一种并串数据转换电路，用于将并行数据转换为串行数据，所述并串数据转换电路包括一电流源、一与所述电流源相连的时钟输入子电路及一与所述时钟输入子电路相连的并行数据输入子电路，所述时钟输入子电路包括一第一时钟信号端及一第二时钟信号端，所述第一时钟信号端输入的时钟与所述第二时钟信号端输入的时钟互为反相时钟，所述并串数据转换电路还包括一与所述并行数据输入子电路相连的串行数据输出控制子电路及一与所述时钟输入子电路及所述串行数据输出控制子电路相连的时钟控制子电路，所述时钟控制子电路包括一第一开关元件、一第二开关元件、一第三开关元件及一第四开关元件，所述第一开关元件与所述第三开关元件由所述第二时钟信号端控制，所述第二开关元件与所述第四开关元件由所述第一时钟信号端控制，所述串行数据输出控制子电路包括用于加快输出信号下降沿翻转的一第五开关元件、一第六开关元件、用于限制输出信号幅度的一第七开关元件及一第八开关元件。
一种并串数据转换系统，用于将并行数据转换为串行数据，所述并串数据转换系统包括一电流源、一与所述电流源相连的时钟输入子电路及一与所述时钟输入子电路相连的并行数据输入子电路，所述并串数据转换系统还包括一与所述并行数据输入子电路相连的串行数据输出控制子电路及一与所述时钟输入子电路及所述串行数据输出控制子电路相连的时钟控制子电路，所述时钟输入子电路输入一对采样时钟信号，所述并行数据输入子电路输入两位并行数据，所述时钟控制子电路通过调节所述串行数据输出控制子电路输出信号的上升下降时间来调节输出信号的交点电压，所述串行数据输出控制子电路输出调节后的一位串行数据。
相对现有技术，本发明并串数据转换电路及并串数据转换系统结构简单，可以抑制下一级输出的过冲，还可以有效抑制来自电源的干扰，几乎不产生噪声，同时采用差分结构，可以抑制共模噪声，具有高的电源抑制比和共模抑制比。
附图说明
图1为现有的并串数据转换电路的电路图。
图2为本发明并串数据转换系统较佳实施方式的系统框图。
图3为本发明并串数据转换电路较佳实施方式的电路图。
具体实施方式
请参阅图2与图3，本发明并串数据转换电路及并串数据转换系统较佳实施方式包括一电流源I、一与该电流源I相连的时钟输入子电路、一与该时钟输入子电路相连的并行数据输入子电路、一与该并行数据输入子电路相连的串行数据输出控制子电路及一与该时钟输入子电路及该串行数据输出控制子电路相连的时钟控制子电路。
在本发明并串数据转换电路较佳实施方式中，该时钟输入子电路包括一第一时钟信号端CLK、一与该第一时钟信号端CLK相连的第一时钟信号开关元件、一第二时钟信号端CLKN及一与该第二时钟信号端CLKN相连的第二时钟信号开关元件；该并行数据输入子电路包括一第一数据输入端A1、一第二数据输入端B1、一第三数据输入端A1_N、一第四数据输入端B1_N、一与该第一数据输入端A1相连的第一输入开关元件、一与该第二数据输入端B1相连的第二输入开关元件、一与该第三数据输入端A1_N相连的第三输入开关元件及一与该第四数据输入端B1_N相连的第四输入开关元件；该时钟控制子电路包括一与该第一数据输入端A1及该第二时钟信号端CLKN相连的第一开关元件、一与该第二数据输入端B1及该第一时钟信号端CLK相连的第二开关元件、一与该第三数据输入端A1_N及该第二时钟信号端CLKN相连的第三开关元件及一与该第四数据输入端B1_N及该第一时钟信号端CLK相连的第四开关元件；该串行数据输出控制子电路包括一第五开关元件、一第六开关元件、一第七开关元件、一第八开关元件、一第一电容Cd1、一第二电容Cd2、一第一电阻Rd1、一第二电阻Rd2、一第一数据输出端A_OUT及一第二数据输出端B_OUT。
该第一数据输入端A1与该第二数据输入端B1输入并行的两位数据，该第一数据输入端A1输入的数据与该第三数据输入端A1_N输入的数据互为一对差分信号，该第二数据输入端B1输入的数据与该第四数据输入端B1_N输入的数据互为一对差分信号，该第一时钟信号端CLK与该第二时钟信号端CLKN输入的采样时钟彼此反相，该第一数据输出端A_OUT输出一位串行数据，该第二数据输出端B_OUT输出的数据与该第一数据输出端A_OUT输出数据互为一对差分信号。
在本实施方式中，该第一时钟信号开关元件为一由该第一时钟信号端CLK控制的场效应管Mclka，该第二时钟信号开关元件为一由该第二时钟信号端CLKN控制的场效应管Mclkb，该第一输入开关元件为一由该第一数据输入端A1控制的场效应管Mpa，该第二输入开关元件为一由该第三数据输入端A1_N控制的场效应管Mpb，该第三输入开关元件为一由该第二数据输入端B1控制的场效应管Mpc，该第四输入开关元件为一由该第四数据输入端B1_N控制的场效应管Mpd，该第一开关元件为一第一场效应管Mdp_1，该第二开关元件为一第二场效应管Mdp_2，该第三开关元件为一第三场效应管Mdm_1，该第四开关元件为一第四场效应管Mdm_2，该第五开关元件为一第五场效应管Mn1，该第六开关元件为一第六场效应管Mn2，该第七开关元件为一第七场效应管Mp1，该第八开关元件为一第八场效应管Mp2。该场效应管Mclka、该场效应管Mclkb、该场效应管Mpa、该场效应管Mpb、该场效应管Mpc、该场效应管Mpd、该第七场效应管Mp1及该第八场效应管Mp2为P型场效应管（PMOS），该第一场效应管Mdp_1、该第二场效应管Mdp_2、该第三场效应管Mdm_1、该第四场效应管Mdm_2、该第五场效应管Mn1及该第六场效应管Mn2为N型场效应管（NMOS）。在其他实施方式中，开关元件可根据需要变更为能够实现同样功能的开关元件或电路。
本发明并串数据转换电路较佳实施方式的具体电路连接关系如下：该第一数据输入端A1与该场效应管Mpa的栅极及该第一场效应管Mdp_1的源级相连，该场效应管Mpa的源级与该场效应管Mpb的源级共同连接该场效应管Mclka的漏极，该场效应管Mpa的漏极、该场效应管Mpc的漏极、该第五场效应管Mn1的漏极、该第一电容Cd1的一端、该第一电阻Rd1的一端、该第七场效应管Mp1的源级及该第八场效应管Mp2的栅极共同连接该第一数据输出端A_OUT，该第三数据输入端A1_N与该场效应管Mpb的栅极及该第三场效应管Mdm_1的源级相连，该场效应管Mpb的漏极、该场效应管Mpd的漏极、该第六场效应管Mn2的漏极、该第二电容Cd2的一端、该第二电阻Rd2的一端、该第八场效应管Mp2的源级及该第七场效应管Mp1的栅极共同连接该第二数据输出端B_OUT。该第二数据输入端B1与该场效应管Mpc的栅极及该第二场效应管Mdp_2的源级相连，该场效应管Mpc的源级与该场效应管Mpd的源级共同连接该场效应管Mclkb的漏极，该第四数据输入端B1_N与该场效应管Mpd的栅极及该第四场效应管Mdm_2的源级相连。该第一时钟信号端CLK与该场效应管Mclka的栅极、该第二场效应管Mdp_2的栅极及该第四场效应管Mdm_2的栅极相连，该第二时钟信号端CLKN与该场效应管Mclkb的栅极、该第一场效应管Mdp_1的栅极及该第三场效应管Mdm_1的栅极相连，该场效应管Mclka的源级与该场效应管Mclkb的源级共同连接该电流源I的一端，该电流源I的另一端与一电源端VCC相连。该第一场效应管Mdp_1的漏极及该第二场效应管Mdp_2的漏极共同连接该第五场效应管Mn1的栅极，该第三场效应管Mdm_1的漏极及该第四场效应管Mdm_2的漏极共同连接该第六场效应管Mn2的栅极。该第五场效应管Mn1的源级、该第一电容Cd1的另一端、该第一电阻Rd1的另一端、该第七场效应管Mp1的漏极、该第八场效应管Mp2的漏极、该第二电阻Rd2的另一端、该第二电容Cd2的另一端及该第六场效应管Mn2的源级共同连接一接地端GND。
其中，图3所示的本发明并串数据转换电路较佳实施方式与图1所示的现有的并串数据转换电路相比，增加了第五场效应管Mn1、第六场效应管Mn2、第七场效应管Mp1、第八场效应管Mp2以及四个受时钟控制的第一场效应管Mdp_1、第二场效应管Mdp_2、第三场效应管Mdm_1及第四场效应管Mdm_2。该第五场效应管Mn1与该第六场效应管Mn2为加快该第一数据输出端A_OUT与该第二数据输出端B_OUT输出信号的下降沿翻转而设定，该第七场效应管Mp1与该第八场效应管Mp2用于限制该第一数据输出端A_OUT与该第二数据输出端B_OUT输出信号的幅度，以抑制码间干扰（ISI）。
本发明并串数据转换电路较佳实施方式的的工作原理分析如下：
假设该第一电容Cd1与该第二电容Cd2的电容值相等，均为Cd。
当该第一时钟信号端CLK输入的时钟信号为低电平，该第二时钟信号端CLKN输入的时钟信号为高电平时，该第一数据输入端A1与该第三数据输入端A1_N输入的数据有效，该第二数据输入端B1与该第四数据输入端B1_N输入的数据被屏蔽，此时，该第一场效应管Mdp_1与该第三场效应管Mdm_1开启，该第二场效应管Mdp_2与该第四场效应管Mdm_2关断，该第一数据输出端A_OUT与该第二数据输出端B_OUT分别传输该第一数据输入端A1与该第三数据输入端A1_N的数据。当该第一数据输入端A1输入的数据为高电平“1”，该第三数据输入端A1_N输入的数据为低电平“0”时，该场效应管Mpb开启，该第六场效应管Mn2关断，该电流源I的电流全部流过该场效应管Mpb对该第二电容Cd2进行充电，其转换速率为I/Cd；同时该场效应管Mpa关断，该第五场效应管Mn1开启，该第一电容Cd1通过该第一电阻Rd1与该第五场效应管Mn1放电，其放电电流为I1=IMn1+IRd1，其中，IMn1为流过该第五场效应管Mn1的电流，IRd1为流过该第一电阻Rd1的电流，其转换速率为I1/Cd。可见，可以通过调节电流源I的电流与电流I1来调节该第一数据输出端A_OUT与该第二数据输出端B_OUT输出信号的上升下降时间，从而调节交点电压。同时为了抑制码间干扰，使用该第七场效应管Mp1与该第八场效应管Mp2来限制瞬态电平，以使得不同频率下Vout+、Vout-达到的高电平保持一致。
当该第一时钟信号端CLK输入的时钟信号为高电平，该第二时钟信号端CLKN输入的时钟信号为低电平时，该第二数据输入端B1与该第四数据输入端B1_N输入的数据有效，该第一数据输入端A1与该第三数据输入端A1_N输入的数据被屏蔽，此时，该第二场效应管Mdp_2与该第四场效应管Mdm_2开启，该第一场效应管Mdp_1与该第三场效应管Mdm_1关断，该第一数据输出端A_OUT与该第二数据输出端B_OUT分别传输该第二数据输入端B1与该第四数据输入端B1_N的数据。当该第二数据输入端B1输入的数据为高电平“1”，该第四数据输入端B1_N输入的数据为低电平“0”时，该场效应管Mpd开启，该第六场效应管Mn2关断，该电流源I的电流全部流过该场效应管Mpd对该第二电容Cd2进行充电，其转换速率为I/Cd；同时该场效应管Mpc关断，该第五场效应管Mn1开启，该第一电容Cd1通过该第一电阻Rd1与该第五场效应管Mn1放电，其放电电流为I1=IMn1+IRd1，其中，IMn1为流过该第五场效应管Mn1的电流，IRd1为流过该第一电阻Rd1的电流，其转换速率为I1/Cd。可见，可以通过调节电流源I的电流与电流I1来调节该第一数据输出端A_OUT与该第二数据输出端B_OUT输出信号的上升下降时间，从而调节交点电压。同时为了抑制码间干扰，使用该第七场效应管Mp1与该第八场效应管Mp2来限制瞬态电平，以使得不同频率下Vout+、Vout-达到的高电平保持一致。
本发明并串数据转换电路及并串数据转换系统结构简单，且在现有的并串数据转换电路中加入了交点下移功能，从而可以抑制下一级输出的过冲，此作用在驱动大电流转换电路时尤为明显；本发明还可以有效抑制来自电源的干扰，几乎不产生噪声，同时采用差分结构，可以抑制共模噪声，具有高的电源抑制比（PSRR）和共模抑制比（CMRR）。
Claims (8)
1.一种并串数据转换电路，用于将并行数据转换为串行数据，所述并串数据转换电路包括一电流源、一与所述电流源相连的时钟输入子电路及一与所述时钟输入子电路相连的并行数据输入子电路，所述时钟输入子电路包括一第一时钟信号端及一第二时钟信号端，所述第一时钟信号端输入的时钟与所述第二时钟信号端输入的时钟互为反相时钟，其特征在于：所述并行数据输入子电路包括一第一数据输入端、一第二数据输入端、一第三数据输入端、一第四数据输入端，所述并串数据转换电路还包括一与所述并行数据输入子电路相连的串行数据输出控制子电路及一与所述时钟输入子电路及所述串行数据输出控制子电路相连的时钟控制子电路，所述时钟控制子电路包括一第一开关元件、一第二开关元件、一第三开关元件及一第四开关元件，所述第一开关元件与所述第三开关元件由所述第二时钟信号端控制，所述第二开关元件与所述第四开关元件由所述第一时钟信号端控制，所述串行数据输出控制子电路包括用于加快输出信号下降沿翻转的一第五开关元件、一第六开关元件、用于限制输出信号幅度的一第七开关元件及一第八开关元件；所述第一开关元件为一第一场效应管Mdp_1，所述第二开关元件为一第二场效应管Mdp_2，所述第三开关元件为一第三场效应管Mdm_1，所述第四开关元件为一第四场效应管Mdm_2，所述第五开关元件为一第五场效应管Mn1，所述第六开关元件为一第六场效应管Mn2，所述第七开关元件为一第七场效应管Mp1，所述第八开关元件为一第八场效应管Mp2；所述第一场效应管Mdp_1的漏极及所述第二场效应管Mdp_2的漏极共同连接所述第五场效应管Mn1的栅极，所述第二时钟信号端与所述第一场效应管Mdp_1的栅极及该第三场效应管Mdm_1的栅极相连，所述第一场效应管Mdp_1的源级与第一数据输入端相连，所述第一时钟信号端与第二场效应管Mdp_2的栅极及该第四场效应管Mdm_2的栅极相连，所述第二数据输入端与第二场效应管Mdp_2的源级相连，所述第三场效应管Mdm_1的漏极及第四场效应管Mdm_2的漏极共同连接第六场效应管Mn2的栅极，所述第三数据输入端与第三场效应管Mdm_1的源级相连，所述第四数据输入端与第四场效应管Mdm_2的源级相连，所述第五场效应管Mn1的源级、第七场效应管Mp1的漏极、第八场效应管Mp2的漏极及第六场效应管Mn2的源级共同连接一接地端，所述第五场效应管Mn1的漏极、第七场效应管Mp1的源级及第八场效应管Mp2的栅极共同连接，所述第六场效应管Mn2的漏极、第八场效应管Mp2的源级及第七场效应管Mp1的栅极共同连接。
2.如权利要求1所述的并串数据转换电路，其特征在于：所述时钟输入子电路还包括一与所述第一时钟信号端相连的第一时钟信号开关元件及一与所述第二时钟信号端相连的第二时钟信号开关元件，所述并行数据输入子电路还包括，一与所述第一数据输入端相连的第一输入开关元件、一与所述第二数据输入端相连的第三输入开关元件、一与所述第三数据输入端相连的第二输入开关元件及一与所述第四数据输入端相连的第四输入开关元件，所述第一开关元件与所述第一数据输入端及所述第二时钟信号端相连，所述第二开关元件与所述第二数据输入端及所述第一时钟信号端相连，所述第三开关元件与所述第三数据输入端及所述第二时钟信号端相连，所述第四开关元件与所述第四数据输入端及所述第一时钟信号端相连，所述串行数据输出控制子电路还包括一第一电容、一第二电容、一第一电阻、一第二电阻、一第一数据输出端及一第二数据输出端。
3.如权利要求2所述的并串数据转换电路，其特征在于：所述第一数据输入端与所述第二数据输入端输入并行的两位数据，所述第一数据输入端与所述第三数据输入端输入的数据互为一对差分信号，所述第二数据输入端与所述第四数据输入端输入的数据互为一对差分信号，所述第一数据输出端与所述第二数据输出端输出一位串行数据，所述第一时钟信号开关元件为一场效应管Mclka，所述第二时钟信号开关元件为一场效应管Mclkb，所述第一输入开关元件为一场效应管Mpa，所述第二输入开关元件为一场效应管Mpb，所述第三输入开关元件为一场效应管Mpc，所述第四输入开关元件为一场效应管Mpd。
4.如权利要求3所述的并串数据转换电路，其特征在于：所述第一数据输入端与所述场效应管Mpa的栅极及所述第一场效应管Mdp_1的源级相连，所述场效应管Mpa的源级与所述场效应管Mpb的源级共同连接所述场效应管Mclka的漏极，所述场效应管Mpa的漏极、所述场效应管Mpc的漏极、所述第五场效应管Mn1的漏极、所述第一电容的一端、所述第一电阻的一端、所述第七场效应管Mp1的源级及所述第八场效应管Mp2的栅极共同连接所述第一数据输出端。
5.如权利要求4所述的并串数据转换电路，其特征在于：所述第三数据输入端与所述场效应管Mpb的栅极及所述第三场效应管Mdm_1的源级相连，所述场效应管Mpb的漏极、所述场效应管Mpd的漏极、所述第六场效应管Mn2的漏极、所述第二电容的一端、所述第二电阻的一端、所述第八场效应管Mp2的源级及所述第七场效应管Mp1的栅极共同连接所述第二数据输出端。
6.如权利要求5所述的并串数据转换电路，其特征在于：所述第二数据输入端与所述场效应管Mpc的栅极及所述第二场效应管Mdp_2的源级相连，所述场效应管Mpc的源级与所述场效应管Mpd的源级共同连接所述场效应管Mclkb的漏极，所述第四数据输入端与所述场效应管Mpd的栅极及所述第四场效应管Mdm_2的源级相连。
7.如权利要求6所述的并串数据转换电路，其特征在于：所述第一时钟信号端与所述场效应管Mclka的栅极连，所述第二时钟信号端与所述场效应管Mclkb的栅极相连，所述场效应管Mclka的源级与所述场效应管Mclkb的源级共同连接所述电流源的一端，所述电流源的另一端与一电源端相连。
8.一种并串数据转换系统，用于将并行数据转换为串行数据，所述并串数据转换系统包括一电流源、一与所述电流源相连的时钟输入子电路及一与所述时钟输入子电路相连的并行数据输入子电路，其特征在于：所述并串数据转换系统还包括一与所述并行数据输入子电路相连的串行数据输出控制子电路及一与所述时钟输入子电路及所述串行数据输出控制子电路相连的时钟控制子电路，所述时钟输入子电路输入一对采样时钟信号，所述并行数据输入子电路输入两位并行数据，所述时钟控制子电路通过调节所述串行数据输出控制子电路输出信号的上升下降时间来调节输出信号的交点电压，所述串行数据输出控制子电路输出调节后的一位串行数据，且所述并行数据输入子电路包括一第一数据输入端、一第二数据输入端、一第三数据输入端、一第四数据输入端；所述时钟输入子电路包括一第一时钟信号端及一第二时钟信号端，所述第一时钟信号端输入的时钟信号与所述第二时钟信号端输入的时钟信号互为反相时钟信号，所述时钟控制子电路包括一第一开关元件、一第二开关元件、一第三开关元件及一第四开关元件，所述第一开关元件与所述第三开关元件由所述第二时钟信号端控制，所述第二开关元件与所述第四开关元件由所述第一时钟信号端控制，所述串行数据输出控制子电路包括用于加快输出信号下降沿翻转的一第五开关元件、一第六开关元件、用于限制输出信号幅度的一第七开关元件及一第八开关元件；所述第一开关元件为一第一场效应管Mdp_1，所述第二开关元件为一第二场效应管Mdp_2，所述第三开关元件为一第三场效应管Mdm_1，所述第四开关元件为一第四场效应管Mdm_2，所述第五开关元件为一第五场效应管Mn1，所述第六开关元件为一第六场效应管Mn2，所述第七开关元件为一第七场效应管Mp1，所述第八开关元件为一第八场效应管Mp2；所述第一场效应管Mdp_1的漏极及所述第二场效应管Mdp_2的漏极共同连接所述第五场效应管Mn1的栅极，所述第二时钟信号端与所述第一场效应管Mdp_1的栅极及该第三场效应管Mdm_1的栅极相连，所述第一场效应管Mdp_1的源级与第一数据输入端相连，所述第一时钟信号端与第二场效应管Mdp_2的栅极及该第四场效应管Mdm_2的栅极相连，所述第二数据输入端与第二场效应管Mdp_2的源级相连，所述第三场效应管Mdm_1的漏极及第四场效应管Mdm_2的漏极共同连接第六场效应管Mn2的栅极，所述第三数据输入端与第三场效应管Mdm_1的源级相连，所述第四数据输入端与第四场效应管Mdm_2的源级相连，所述第五场效应管Mn1的源级、第七场效应管Mp1的漏极、第八场效应管Mp2的漏极及第六场效应管Mn2的源级共同连接一接地端，所述第五场效应管Mn1的漏极、第七场效应管Mp1的源级及第八场效应管Mp2的栅极共同连接，所述第六场效应管Mn2的漏极、第八场效应管Mp2的源级及第七场效应管Mp1的栅极共同连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110112285.4A CN102315852B (zh) | 2011-05-03 | 2011-05-03 | 并串数据转换电路及并串数据转换系统 |
| US13/452,948 US8493248B2 (en) | 2011-05-03 | 2012-04-23 | Transforming circuit and system between parallel data and serial data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110112285.4A CN102315852B (zh) | 2011-05-03 | 2011-05-03 | 并串数据转换电路及并串数据转换系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102315852A CN102315852A (zh) | 2012-01-11 |
| CN102315852B true CN102315852B (zh) | 2014-07-30 |
Family
ID=45428714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110112285.4A Expired - Fee Related CN102315852B (zh) | 2011-05-03 | 2011-05-03 | 并串数据转换电路及并串数据转换系统 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8493248B2 (zh) |
| CN (1) | CN102315852B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104682967B (zh) * | 2015-01-30 | 2018-12-14 | 天津中科海高微波技术有限公司 | 基于差分结构的GaAs逻辑单元及其串并转换电路 |
| US9350335B1 (en) * | 2015-09-24 | 2016-05-24 | Inphi Corporation | Single stage latency combined multiplexer and latch circuit |
| US9543962B1 (en) | 2016-01-12 | 2017-01-10 | Analog Devices, Inc. | Apparatus and methods for single phase spot circuits |
| US20210380060A1 (en) * | 2020-06-04 | 2021-12-09 | Veoneer Us, Inc. | Sensor communication discrete control considering emc compliance for restraint control module |
| CN113364468A (zh) * | 2021-06-24 | 2021-09-07 | 成都纳能微电子有限公司 | 串并转换对齐电路及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1665144A (zh) * | 2004-03-01 | 2005-09-07 | 恩益禧电子股份有限公司 | 半导体装置 |
| CN1674442A (zh) * | 2004-03-22 | 2005-09-28 | 三菱电机株式会社 | 电平变换电路、及具有电平变换功能的串行/并行变换电路 |
| US7358872B2 (en) * | 2005-09-01 | 2008-04-15 | Micron Technology, Inc. | Method and apparatus for converting parallel data to serial data in high speed applications |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188339B1 (en) * | 1998-01-23 | 2001-02-13 | Fuji Photo Film Co., Ltd. | Differential multiplexer and differential logic circuit |
| US6417790B1 (en) * | 2000-09-28 | 2002-07-09 | Lsi Logic Corporation | Low-power data serializer |
| KR100714392B1 (ko) * | 2006-02-20 | 2007-05-08 | 삼성전자주식회사 | 병렬 데이터 직렬 변환회로 및 방법 |
| DE102007035018A1 (de) * | 2007-07-26 | 2009-01-29 | Qimonda Ag | Einrichtung zum Behandeln binärer Daten mit Serien/Parallel-Umsetzung |
| US7796064B2 (en) * | 2008-04-30 | 2010-09-14 | Hynix Semiconductor Inc. | Parallel-to-serial converter |
| CN101741393B (zh) * | 2008-11-17 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 并行输入串行输出的转换电路 |
-
2011
- 2011-05-03 CN CN201110112285.4A patent/CN102315852B/zh not_active Expired - Fee Related
-
2012
- 2012-04-23 US US13/452,948 patent/US8493248B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1665144A (zh) * | 2004-03-01 | 2005-09-07 | 恩益禧电子股份有限公司 | 半导体装置 |
| CN1674442A (zh) * | 2004-03-22 | 2005-09-28 | 三菱电机株式会社 | 电平变换电路、及具有电平变换功能的串行/并行变换电路 |
| US7358872B2 (en) * | 2005-09-01 | 2008-04-15 | Micron Technology, Inc. | Method and apparatus for converting parallel data to serial data in high speed applications |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102315852A (zh) | 2012-01-11 |
| US8493248B2 (en) | 2013-07-23 |
| US20120280839A1 (en) | 2012-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102130666B (zh) | 占空比调节电路及方法 | |
| CN102315852B (zh) | 并串数据转换电路及并串数据转换系统 | |
| EP2352228A1 (en) | Comparator and analog/digital converter | |
| CN102208898B (zh) | 差动放大电路 | |
| CN106209098B (zh) | 一种数模转换器 | |
| CN105897251A (zh) | 一种数字信号隔离器及其方法 | |
| CN101567679A (zh) | 具有全摆幅的差分压控可调延时单元 | |
| CN102064817B (zh) | I/o驱动电路 | |
| CN102591393B (zh) | 一种低压差线性稳压器 | |
| CN101741373A (zh) | 一种自适应多种io电源的低电压差分信号驱动器 | |
| CN102082562B (zh) | 占空比调节电路及占空比调节方法 | |
| CN103117740A (zh) | 低功耗电平位移电路 | |
| CN101964648B (zh) | 一种用高精度低压比较器组成的高阈值电压比较电路 | |
| CN103684420A (zh) | 一种用于提高电压驱动能力的缓冲器 | |
| CN110190835B (zh) | 一种零失调比较器电路 | |
| CN103944556A (zh) | 电平转移电路 | |
| CN203588106U (zh) | 改进的电压跟随电路 | |
| CN202026302U (zh) | 并串数据转换电路 | |
| CN106155153A (zh) | 防电压脉冲干扰的系统 | |
| CN104299647A (zh) | 负压转换电路 | |
| CN105162468A (zh) | 一种带有电压自举的高速基准缓冲电路 | |
| CN201966873U (zh) | 交点下移电路 | |
| EP2658130A1 (en) | Digital/analog converter and method for controlling same | |
| CN103762985A (zh) | 采样保持电路 | |
| CN101944903A (zh) | Cmos输入缓冲电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Applicant after: IPGoal Microelectronics (Sichuan) Co.,Ltd. Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Applicant before: IPGoal Microelectronics (Sichuan) Co.,Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170509 Address after: 528000 Guangdong Province, Foshan city Shunde District Daliang Street office in good neighborhood South Road No. 29, No. 3 Garden Shunxing office building two floor three Patentee after: Shunde District Foshan Tianxingjian Mdt InfoTech Ltd. Address before: 510000 unit 2414-2416, building, No. five, No. 371, Tianhe District, Guangdong, China Patentee before: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd. Effective date of registration: 20170509 Address after: 510000 unit 2414-2416, building, No. five, No. 371, Tianhe District, Guangdong, China Patentee after: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd. Address before: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Patentee before: IPGoal Microelectronics (Sichuan) Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140730 |