JP3403431B2 - 精密抵抗器およびその製造方法 - Google Patents

精密抵抗器およびその製造方法

Info

Publication number
JP3403431B2
JP3403431B2 JP25641492A JP25641492A JP3403431B2 JP 3403431 B2 JP3403431 B2 JP 3403431B2 JP 25641492 A JP25641492 A JP 25641492A JP 25641492 A JP25641492 A JP 25641492A JP 3403431 B2 JP3403431 B2 JP 3403431B2
Authority
JP
Japan
Prior art keywords
region
stripes
strip
oxide layer
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25641492A
Other languages
English (en)
Other versions
JPH06181291A (ja
Inventor
ジャン・ジメネ
Original Assignee
エステーミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステーミクロエレクトロニクス ソシエテ アノニム filed Critical エステーミクロエレクトロニクス ソシエテ アノニム
Publication of JPH06181291A publication Critical patent/JPH06181291A/ja
Application granted granted Critical
Publication of JP3403431B2 publication Critical patent/JP3403431B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166—Resistors with PN junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明は集積回路における精密抵抗器お
よびその製造方法に関するものである。
【０００２】
【背景技術】従来、集積回路内の抵抗器は、半導体基板
の表面、この基板上に形成される多結晶シリコン層の表
面、または、金属からなる層の表面にストライプを描く
ことによって形成され、ストライプの両端には金属電極
が設けられる。したがって、抵抗値はストライプの形状
と、それを構成する材料の抵抗率とに依存する。
【０００３】集積回路の周知の利点は、同一の集積回路
に形成される２つの同じ抵抗器が同じ値を有すること
と、定められた幾何学比を有する２つの抵抗器が正確に
定められた値の比を有するであろうということとであ
る。しかし、欠点は絶対抵抗値が正確に定められないと
いうことである。実際、製造バッチによって、条件、特
にマスキングステップの後に基本領域の有効な幅および
長さを決定するレジストエッチング条件が変わるかもし
れない。したがって、様々な製造バッチにおいて同じマ
スクから形成される抵抗器は数％の値の変化を示し、こ
の変化は約２０％まで達する傾向があるであろう。した
がって、集積回路の分野において、回路を設計する際、
回路の作動パラメータがトランジスタの抵抗器比、また
は表面比の関数として定められる。しかし、適当に定め
られた値を有する抵抗器を得ることが時には有用であろ
う。今までのところこのような抵抗器の形成は事実上不
可能であった。
【０００４】
【発明の概要】したがってこの発明の目的は、製造パラ
メータの変動に関係なく、抵抗器が予め正確に定められ
た値を有するように、集積回路製造技術における抵抗器
構造を提供することである。
【０００５】この目的を達成するために、この発明は半
導体基板に形成される精密抵抗器を提供し、この精密抵
抗器は、絶縁層上に配設される抵抗性導電材料からなる
２本のストライプと、これらの２本のストライプをマス
クとしてドープされ、２本のストライプの間の半導体基
板の表面に形成された１本の帯状ドープ領域と、半導体
基板上において前記２本のストライプおよび帯状ドープ
領域の一方の端部同士および他方の端部同士をそれぞれ
電気的に接続するように帯状に形成された２本の金属電
極とを備える。正方形の平面形状を有する層の対向する
２つの側面に形成された電極間の電気抵抗を平方抵抗と
定義した場合に、２本のストライプの各々は、第１の平
方抵抗値Ｒ p を有するとともに、第１の幅Ｗ p を有し、
帯状領域 は、第２の平方抵抗値Ｒ m および第２の幅Ｗ m
を有し、第１および第２の幅Ｗ p ，Ｗ m ，第１および第２
の平方抵抗値Ｒ p ，Ｒ m は、Ｒ p Ｗ p ＝２Ｒ m Ｗ m になる
ように選択される。
【０００６】この発明の一実施例においては、抵抗性導
電材料はドープされた多結晶シリコンである。
【０００７】この発明の好ましい実施例によれば、絶縁
層は、平面的に見て、帯状ドープ領域が延在する領域の
外側を取囲む第１の酸化物層領域と、第１の酸化物層領
域の内周から内側に延在する、前記第１の酸化物層領域
よりも薄い第２の酸化物層領域とを含み、２本のストラ
イプの各々は、第１の酸化物層領域上に部分的に延在
し、かつ、第２の酸化物層領域上に部分的に延在する。
【０００８】この発明の一実施例おいては、帯状ドープ
領域および２本のストライプは絶縁層で被覆され、金属
電極は、絶縁層の表面上に形成されるとともに、絶縁層
を貫通する開口を介して帯状ドープ領域および前記２本
のストライプのそれぞれの端部に電気的に接続される、
ドープされたストライプおよび抵抗性導電材料のストラ
イプのアセンブリは、絶縁層で被覆され、金属電極はコ
ンタクト開口を介してそれらの先端に達する。
【０００９】この発明はさらに精密抵抗器を製造するた
めの方法を提供し、この方法は、半導体基板上に、帯状
の第１の酸化物層領域と、該第１の酸化物層領域の両側
に連続する、該第１の酸化物領域よりも厚い第２の酸化
物層領域とを含む絶縁層を形成するステップと、絶縁層
上を多結晶シリコン層で被覆するステップと、多結晶シ
リコン層を選択的にエッチングすることにより、第１の
酸化物層領域の上方の帯状領域を挟む２本のストライプ
を形成するステップと、平面的に見て前記２本のストラ
イプの間の領域の第１の酸化物層領域をエッチングによ
って除去するステップと、平面的に見て前記２本のスト
ライプの間の帯状領域の、半導体基板の表面をドープす
ることにより、半導体基板表面に帯状ドープ領域を形成
するステップと、２本のストライプおよび帯状ドープ領
域の各々の両端上にコンタクトを形成するステップと、
２本のストライプおよび帯状ドープ領域の各々の一方の
端部上の前記コンタクト同士および他方の端部の前記コ
ンタクト同士を、それぞれ金属電極で接続する工程とを
含む。
【００１０】この発明の前述のおよび他の目的、特徴、
局面および利点は、添付の図面に関連して行なわれるこ
の発明の以下の詳細な説明から明らかになるであろう。
【００１１】
【発明を実行するためのベストモード】図１および図２
（Ａ）に示されるように、この発明は抵抗性導電材料か
らなる２本のストライプ１および２によって形成される
抵抗器を提供する。これらのストライプは半導体基板８
上の絶縁層４上に形成される。ストライプ１および２の
間には、予め定められたドーピングレベルを有する帯状
ドープ領域６を基板に形成するように、ストライプ１お
よび２をマスクとして使用することによってドープされ
る基板部分が現われる。半導体基板８は帯状ドープ領域
６と反対のドーピング型を有するか、同じドーピング型
であるがより低いドーピングレベルを有するものであろ
う。ストライプ１、２および帯状ドープ領域６の第１の
端部は金属電極１０を介して相互接続され、ストライプ
１、２および帯状ドープ領域６の第２の端部は金属電極
１２を介して相互接続される。
【００１２】この発明の好ましい実施例において、帯状
ドープ領域６は、厚い酸化物層４ａに連続する薄い酸化
物層４ｂの１対の対向する端部の間の領域に形成され、
各導電ストライプ１および２は従来行なわれているよう
に、厚い酸化物層４ａおよび薄い酸化物層４ｂの両方の
上に連続して形成され、他の集積回路の構成要素から帯
状ドープ領域６を絶縁する。
【００１３】この発明の好ましい実施例において、導電
ストライプ１および２は帯状ドープ領域６と同じドーピ
ングステップ中にドープされた多結晶シリコンからな
る。
【００１４】図１および図２（Ａ）に示される構造は以
下の連続ステップによって達成され得る。
【００１５】半導体基板８の表面に、厚い酸化物層４ａ
とそれに連続する比較的薄い酸化物層４ｂと含む酸化物
層４を形成するステップ。
【００１６】多結晶シリコン層で酸化物層４の表面を被
覆するステップ。多結晶シリコン層をエッチングして、
ストライプ１および２を形成するステップ。
【００１７】薄い酸化物をエッチングして、半導体基板
８の表面がストライプ１および２の間に現われるように
するステップ。
【００１８】ストライプ１および２の間に現れた半導体
基板８の表面にドーパントを拡散、または注入して、帯
状ドープ領域６を形成するステップ。
【００１９】以下、集積回路の分野において従来行なわ
れているように、正方形の平面形状を有する層の対向す
る２つの側面に形成された電極間の電気抵抗として定義
される「平方抵抗」が検討されるであろう。以下の説明
において、当業者に周知のエッジおよび形状効果は無視
されるであろう。Ｒp は多結晶シリコンストライプ１ま
たは２の平方抵抗を示し、Ｒm は単結晶シリコン基板８
に形成されるドープされた領域６の平方抵抗を示す。図
１に示される構成要素の平方あたりの抵抗Ｒは次のとお
りであろう。
【００２０】１／Ｒ＝２／Ｒp ＋１／Ｒm Ｒp およびＲm の値がストライプ１および２の幅Ｗp 、
および帯状ドープ領域６の幅Ｗm に関して適切に選択さ
れると仮定すれば、製造パラメータの変化と実質的に関
係なく平方あたりの抵抗を有する抵抗器が得られること
が論証されるであろう。
【００２１】図２（Ｂ）は図２（Ａ）の抵抗器と理論的
に同じように形成されるが、多結晶シリコン層がより多
くエッチングされて、ストライプ１および２が前の場合
より狭くなる程度にエッチングパラメータが変化した抵
抗器を示す。したがって、ストライプ１および２はこれ
よりＷ′p ＝Ｗp −２ｄＷであるような幅Ｗ′p を有す
るであろう。相互に、帯状ドープ領域６は幅Ｗ′m ＝Ｗ
m ＋２ｄＷを有するであろう。ストライプ１、２および
帯状ドープ領域６を平行に含む図１に示される抵抗器の
平方あたりの抵抗Ｒ′は、
【００２２】
【数１】
【００２３】であり、すなわち、
【００２４】
【数２】
【００２５】である。もし乗算因子ｄＷが０にされ、す
なわちもし Ｒp Ｗp ＝２Ｒm Ｗm であれば、等価抵抗Ｒ′の値は一定、かつ上記の値Ｒに
等しくされ得ることがわかる。
【００２６】この関係は、多結晶シリコン層の厚さおよ
び／または値の比率Ｗm およびＷpを適宜に選択するこ
とによっていかなる定められたドーピングレベルについ
ても容易に達成され得る。
【００２７】この発明はストライプ１および２が多結晶
シリコンのストライプである場合においてより特定的に
説明されてきたが、ストライプがいかなる他の選択され
た抵抗性材料、たとえば薄い金属層、高融点金属層また
は金属シリコン層によって構成されるときにも当てはま
ることが注目されるであろう。
【００２８】さらに、金属電極１０および１２の間に配
設される、ストライプ１，２および帯状ドーウ領域６か
らなる抵抗領域は、必ずしも直線状のものに限定される
ものではなく、レイアウト要件のために、たとえばジグ
ザグ形、円形または螺旋形のような他のいかなるパター
ンを選択することも可能である。
【００２９】さらに、ストライプ１および２は必ずしも
等しい幅を有さない。他方、当業者はこの発明がたとえ
ば単結晶領域である帯状ドープ領域６の絶縁に関して抵
抗器を製造するための様々な既知の技術と組み合わされ
得ることに注目するであろう。また、前述の全体構造は
金属電極１０および１２を形成する前に絶縁層で被覆さ
れ得、かつコンタクトは抵抗器のストライプの先端上で
達成され得、そのコンタクトは金属電極によって相互接
続される。
【図面の簡単な説明】
【図１】この発明に従った精密抵抗器の一実施例の上面
図である。
【図２】図１の線Ｉ−Ｉに沿った断面図である。
【符号の説明】
１、２：ストライプ ４：絶縁材料６：帯状ドープ領域 ８：半導体基板 １０、１２：金属電極
フロントページの続き (56)参考文献 特開 平１−194347（ＪＰ，Ａ) 特開 平３−101160（ＪＰ，Ａ) 特開 昭59−191368（ＪＰ，Ａ) 特開 昭62−234363（ＪＰ，Ａ) 特開 昭63−16654（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01C 7/00 H01C 17/06 H01L 27/04

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板（８）上に形成される精密抵
    抗器であって、 絶縁層（４）上に配設される抵抗性導電材料からなる２
    本のストライプ（１、２）と、 前記２本のストライプをマスクとしてドープされ、前記
    ２本のストライプの間の前記半導体基板の表面に形成さ
    れた１本の帯状ドープ領域（６）と、 前記半導体基板上において前記２本のストライプおよび
    前記帯状ドープ領域の一方の端部同士および他方の端部
    同士をそれぞれ電気的に接続するように帯状に形成され
    た２本の金属電極（１０、１２）とを備え、 正方形の平面形状を有する層の対向する２つの側面に形
    成された電極間の電気抵抗を平方抵抗と定義した場合に
    おいて、 前記２本のストライプの各々は、第１の平方抵抗値Ｒp
    を有するとともに、第１の幅Ｗp を有し、 前記帯状ドープ領域は、第２の平方抵抗値Ｒmおよび第
    ２の幅Ｗm を有し、 前記第１および第２の幅Ｗp，Ｗm，前記第１および第２
    の平方抵抗値Ｒp，Ｒmは、Ｒp Ｗp ＝２Ｒm Ｗm になる
    ように選択される、精密抵抗器。
  2. 【請求項２】 前記抵抗性導電材料はドープされた多結
    晶シリコンからなる、請求項１に記載の精密抵抗器。
  3. 【請求項３】 前記絶縁層（４）は、平面的に見て、前
    記帯状ドープ領域が延在する領域の外側を取囲む第１の
    酸化物層領域と、前記第１の酸化物層領域の内周から内
    側に延在する、前記第１の酸化物層領域よりも薄い第２
    の酸化物層領域とを含み、 前記２本のストライプの各々は、前記第１の酸化物層領
    域上に部分的に延在し、かつ、前記第２の酸化物層領域
    上に部分的に延在する、請求項１に記載の精密抵抗器。
  4. 【請求項４】 前記帯状ドープ領域および前記２本のス
    トライプは絶縁層で被覆され、前記金属電極は、前記絶
    縁層の表面上に形成されるとともに、前記絶縁層を貫通
    する開口を介して前記帯状ドープ領域および前記２本の
    ストライプのそれぞれの端部に電気的に接続される、請
    求項１に記載の精密抵抗器。
  5. 【請求項５】 請求項１に記載の精密抵抗器を製造する
    ための方法であって、 半導体基板上に、帯状の第１の酸化物層領域（４ｂ）
    と、該第１の酸化物層領域の両側に連続する、該第１の
    酸化物領域よりも厚い第２の酸化物層領域（４ａ）とを
    含む絶縁層（４）を形成するステップと、 前記絶縁層上を多結晶シリコン層で被覆するステップ
    と、 前記多結晶シリコン層を選択的にエッチングすることに
    より、前記第１の酸化物層領域の上方の帯状領域を挟む
    ２本のストライプ（１、２）を形成するステップと、 平面的に見て前記２本のストライプの間の領域の前記第
    １の酸化物層領域をエッチングによって除去するステッ
    プと、 平面的に見て前記２本のストライプの間の帯状領域の、
    前記半導体基板の表面をドープすることにより、前記半
    導体基板表面に帯状ドープ領域（６）を形成するステッ
    プと、 前記２本のストライプおよび前記帯状ドープ領域の各々
    の両端上にコンタクトを形成するステップと、 前記２本のストライプおよび前記帯状ドープ領域の各々
    の一方の端部上の前記コンタクト同士および他方の端部
    の前記コンタクト同士を、それぞれ金属電極（１０、１
    ２）で接続する工程とを含む、精密抵抗器の製造方法。
JP25641492A 1991-09-26 1992-09-25 精密抵抗器およびその製造方法 Expired - Fee Related JP3403431B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9112143A FR2681978B1 (fr) 1991-09-26 1991-09-26 Resistance de precision et procede de fabrication.
FR91/12143 1991-09-26

Publications (2)

Publication Number Publication Date
JPH06181291A JPH06181291A (ja) 1994-06-28
JP3403431B2 true JP3403431B2 (ja) 2003-05-06

Family

ID=9417524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25641492A Expired - Fee Related JP3403431B2 (ja) 1991-09-26 1992-09-25 精密抵抗器およびその製造方法

Country Status (5)

Country Link
US (2) US5422298A (ja)
EP (1) EP0534872B1 (ja)
JP (1) JP3403431B2 (ja)
DE (1) DE69225761T2 (ja)
FR (1) FR2681978B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439841A (en) * 1994-01-12 1995-08-08 Micrel, Inc. High value gate leakage resistor
GB2302452B (en) * 1994-06-09 1998-11-18 Chipscale Inc Resistor fabrication
CA2179246C (en) * 1995-09-20 2000-10-24 Kris Iniewski Polysilicon defined diffused resistor
JPH09148529A (ja) * 1995-11-24 1997-06-06 Yamaha Corp 抵抗形成法
JPH09289285A (ja) * 1996-04-19 1997-11-04 Nec Corp 半導体装置およびその製造方法
EP0880165B1 (en) * 1997-05-20 2007-07-25 STMicroelectronics S.r.l. A method of manufacturing an integrated circuit with MOS transistors having high breakdown voltages, and with precision resistors
US6127877A (en) * 1998-10-13 2000-10-03 Lucent Technologies Inc. Resistor circuit with DC voltage control
US6250803B1 (en) 1999-06-08 2001-06-26 International Business Machines Corporation Method for temperature measurement using dopant segregation into titanium silicide
US6351021B1 (en) * 1999-07-01 2002-02-26 Intersil Americas Inc. Low temperature coefficient resistor (TCRL)
JP2001060668A (ja) * 1999-07-01 2001-03-06 Intersil Corp 抵抗温度係数の小さい抵抗器（ＴＣＲＬ）による改善されたＢｉＣＭＯＳプロセス
JP4803898B2 (ja) * 2001-05-17 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US6732422B1 (en) * 2002-01-04 2004-05-11 Taiwan Semiconductor Manufacturing Company Method of forming resistors
US6879131B2 (en) * 2003-04-03 2005-04-12 Cirrus Logic, Inc. Minimizing end boundary resistance in a programmable resistor of an integrated circuit
US7052925B2 (en) * 2004-04-08 2006-05-30 International Business Machines Corporation Method for manufacturing self-compensating resistors within an integrated circuit
US7300807B2 (en) * 2004-04-14 2007-11-27 International Business Machines Corporation Structure and method for providing precision passive elements
KR100642758B1 (ko) * 2004-07-08 2006-11-10 삼성전자주식회사 공정 변화에 독립적이고 균일한 저항값을 가지는저항소자, 이를 포함하는 반도체 집적 회로 장치 및이들의 제조방법
US7285472B2 (en) * 2005-01-27 2007-10-23 International Business Machines Corporation Low tolerance polysilicon resistor for low temperature silicide processing
US7301436B1 (en) * 2005-11-14 2007-11-27 National Semiconductor Corporation Apparatus and method for precision trimming of integrated circuits using anti-fuse bond pads
US20190094170A1 (en) * 2017-09-22 2019-03-28 Cilag Gmbh International Analytical test strip with integrated electrical resistor
CN116941125A (zh) * 2021-02-26 2023-10-24 京瓷Avx元器件公司 高频率和高功率的薄膜组件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
JPS5633869A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Manufacture of resistance element
JPS59191368A (ja) * 1983-04-14 1984-10-30 Nec Corp 半導体装置
US4830976A (en) * 1984-10-01 1989-05-16 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated circuit resistor
JPS61191061A (ja) * 1985-02-20 1986-08-25 Sanyo Electric Co Ltd 半導体抵抗装置
US4602421A (en) * 1985-04-24 1986-07-29 The United States Of America As Represented By The Secretary Of The Air Force Low noise polycrystalline semiconductor resistors by hydrogen passivation
JPS61256756A (ja) * 1985-05-10 1986-11-14 Nec Corp 半導体装置
US4717836A (en) * 1986-02-04 1988-01-05 Burr-Brown Corporation CMOS input level shifting circuit with temperature-compensating n-channel field effect transistor structure
DE3886601T2 (de) * 1987-07-10 1994-06-30 Philips Nv Integrierter Linearwiderstand.
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
EP0303894A3 (en) * 1987-08-18 1991-03-20 American Cyanamid Company Radiation sterilizable composition and articles made therefrom
JPH0620111B2 (ja) * 1987-09-29 1994-03-16 日本電気株式会社 モノシリックｉｃ
JPH01216552A (ja) * 1988-02-24 1989-08-30 Nec Corp マスタースライス半導体集積回路
JPH01309365A (ja) * 1988-06-07 1989-12-13 Nec Ic Microcomput Syst Ltd 集積回路
JPH0434966A (ja) * 1990-05-30 1992-02-05 Seiko Instr Inc 半導体装置の製造方法
US5141597A (en) * 1990-11-14 1992-08-25 United Technologies Corporation Thin polysilicon resistors
JPH04291760A (ja) * 1991-03-20 1992-10-15 Nec Corp マスタースライス方式の半導体集積回路
US5316978A (en) * 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits

Also Published As

Publication number Publication date
JPH06181291A (ja) 1994-06-28
US5567977A (en) 1996-10-22
FR2681978A1 (fr) 1993-04-02
DE69225761D1 (de) 1998-07-09
EP0534872A1 (fr) 1993-03-31
US5422298A (en) 1995-06-06
EP0534872B1 (fr) 1998-06-03
FR2681978B1 (fr) 1993-12-24
DE69225761T2 (de) 1999-02-04

Similar Documents

Publication Publication Date Title
JP3403431B2 (ja) 精密抵抗器およびその製造方法
US6500724B1 (en) Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
JP4982921B2 (ja) 半導体装置及びその製造方法
JPS62118560A (ja) アナログ集積回路装置に適した耐火金属コンデンサ構造
JPH07297366A (ja) 半導体集積回路装置及びその製造方法
JP3131974B2 (ja) 高電圧スパイラル抵抗器
JPH11340418A (ja) 半導体装置及び半導体装置の製造方法
US3746949A (en) Semiconductor device
EP0214702B1 (en) Method of manufacturing a semiconductor device with mutually insulated strip-shaped silicon electrodes overlapping each other
US4315239A (en) Process for producing a calibrated resistance element and integrated circuitry incorporating same
JPH11224801A (ja) 反転薄膜抵抗器及びその製造法
JPH03114252A (ja) 寸法の延長されたトレンチ抵抗器
US6403438B1 (en) Process for manufacturing a resistive structure used in semiconductor integrated circuits
EP0084178B1 (en) Resistive element formed in a semiconductor substrate
CA1209281A (en) Multi-level aluminum metallization structure for semiconductor device
JP2002033203A (ja) 複合電子部品
KR950011565B1 (ko) 반도체 장치의 제조방법
JP4028629B2 (ja) 集積回路用コンデンサ、その製造方法並びにこのコンデンサを使用したメモリフィールド
JPS58147145A (ja) 半導体装置
KR920007784B1 (ko) 에미터안정화저항을구비한고주파반도체장치및그제조방법
JPH04271106A (ja) コンデンサおよびコンデンサネットワークおよび抵抗コンデンサネットワーク
JP2965723B2 (ja) 評価パターン
JP2527044B2 (ja) 集積回路装置用組込抵抗の製造方法
JPS63202953A (ja) 半導体装置の製造方法
JPH05243497A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030204

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees