JPH06181291A - 精密抵抗器 - Google Patents

精密抵抗器

Info

Publication number
JPH06181291A
JPH06181291A JP4256414A JP25641492A JPH06181291A JP H06181291 A JPH06181291 A JP H06181291A JP 4256414 A JP4256414 A JP 4256414A JP 25641492 A JP25641492 A JP 25641492A JP H06181291 A JPH06181291 A JP H06181291A
Authority
JP
Japan
Prior art keywords
stripe
stripes
resistor
polycrystalline silicon
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4256414A
Other languages
English (en)
Other versions
JP3403431B2 (ja
Inventor
Jean Jimenez
ジャン・ジメネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH06181291A publication Critical patent/JPH06181291A/ja
Application granted granted Critical
Publication of JP3403431B2 publication Critical patent/JP3403431B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166—Resistors with PN junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】半導体基板か、この基板上に形成される多結晶
シリコンまたは金属からなる層にストライプを描くこと
によって形成する抵抗の抵抗値を精密に規定する。 【構成】精密抵抗器は半導体基板８上に形成される。こ
の抵抗器は絶縁材料４上に配設される抵抗性導電材料
１、２からなる２本のストライプを含み、各ストライプ
は平方あたりの第１の抵抗Ｒp および正規幅Ｗp を有
し、半導体基板において、正規幅Ｗm を有し、かつマス
クとして抵抗性導電材料のストライプを使用することに
よってドープされ、かつ平方あたりの第２の抵抗Ｒm を
有する１本のストライプ６をそれらの間に規定する。２
つのメタライゼーションは３本のストライプの第１およ
び第２の先端をそれぞれ接続する。幅および平方あたり
の抵抗はＲp Ｗp ＝２Ｒm Ｗm になるように選択され
る。

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明は集積回路の分野に関するもので
あり、より特定的には集積回路内の抵抗器の製造に関す
るものである。
【０００２】
【背景技術】従来、集積回路内の抵抗器は、半導体基板
か、この基板上に形成される多結晶シリコン、または金
属からなる層かにストライプを描くことによって形成さ
れ、ストライプの両端にはメタライゼーションが設けら
れる。したがって、抵抗値はストライプの形状と、それ
を構成する材料の抵抗率とに依存する。
【０００３】集積回路の周知の利点は、同一の集積回路
に形成される２つの同じ抵抗器が同じ値を有すること
と、定められた幾何学比を有する２つの抵抗器が正確に
定められた値の比を有するであろうということとであ
る。しかし、欠点は絶対抵抗値が正確に定められないと
いうことである。実際、製造バッチによって、条件、特
にマスキングステップの後に基本領域の有効な幅および
長さを決定するレジストエッチング条件が変わるかもし
れない。したがって、様々な製造バッチにおいて同じマ
スクから形成される抵抗器は数％の値の変化を示し、こ
の変化は約２０％まで達する傾向があるであろう。した
がって、集積回路の分野において、回路を設計する際、
回路の作動パラメータがトランジスタの抵抗器比、また
は表面比の関数として定められる。しかし、適当に定め
られた値を有する抵抗器を得ることが時には有用であろ
う。今までのところこのような抵抗器の形成は事実上不
可能であった。
【０００４】
【発明の概要】したがってこの発明の目的は、製造パラ
メータの変動に関係なく、抵抗器が予め正確に定められ
た値を有するように、集積回路製造技術における抵抗器
構造を提供することである。
【０００５】この目的を達成するために、この発明は半
導体基板に形成される精密抵抗器を提供し、この抵抗器
は絶縁材料上に配設される抵抗性導電材料からなる２本
のストライプを含み、各ストライプは平方あたりの第１
の抵抗Ｒp および正規幅Ｗpを有し、マスクとして抵抗
性導電材料からなるストライプを使用することによって
ドープされた正規幅Ｗm を有し、かつ平方あたりの第２
の抵抗Ｒm を有する１本のストライプを半導体基板にお
いてそれらの間に規定し、２つのメタライゼーションは
３本のストライプの第１および第２の先端をそれぞれ接
続する。幅および平方あたりの抵抗はＲp Ｗp ＝２Ｒm
Ｗm であるように定められる。
【０００６】この発明の一実施例に従って、抵抗性導電
材料はドープされた多結晶シリコンである。
【０００７】この発明の一実施例に従って、抵抗器はド
ープされたストライプがそこに延在する領域を取囲む厚
い酸化物領域によって描かれ、抵抗性導電材料のストラ
イプの各々は厚い酸化物のストライプ上に部分的に延在
し、かつ薄い酸化物層上に部分的に延在して、他方の厚
い酸化物のストライプの側に厚い酸化物ストライプの各
々を延長する。
【０００８】この発明の一実施例に従って、ドープされ
たストライプおよび抵抗性導電材料のストライプのアセ
ンブリは絶縁層で被覆され、メタライゼーションはコン
タクト開口を介してそれらの先端に達する。
【０００９】この発明はさらに精密抵抗器を製造するた
めの方法を提供し、この方法は薄い酸化物層で被覆され
た半導体基板のストライプをそれらの間に描く厚い酸化
物領域を形成するステップと、多結晶シリコン層で構造
を被覆するステップと、多結晶シリコン層に２本のスト
ライプをエッチングするステップと、多結晶シリコンの
ストライプの間に薄い酸化物層をエッチングするステッ
プと、多結晶シリコンのストライプおよび基板の見かけ
のストライプをドープするステップと、３本のストライ
プの両端でコンタクトを形成するステップとを含む。
【００１０】この発明の前述のおよび他の目的、特徴、
局面および利点は、添付の図面に関連して行なわれるこ
の発明の以下の詳細な説明から明らかになるであろう。
【００１１】
【発明を実行するためのベストモード】図１および図２
（Ａ）に示されるように、この発明は抵抗性導電材料か
らなる２本のストライプ１および２によって形成される
抵抗器を提供する。ストライプは半導体基板上の絶縁層
４上に形成される。ストライプ１および２の間には、予
め定められたドーピングレベルを有するストライプ６を
基板に形成するようにストライプ１および２をマスクと
して使用することによってドープされる基板部分が現わ
れる。むろん、基板８はストライプ６と反対のドーピン
グ型を有するか、同じドーピング型であるがより低いド
ーピングレベルを有するものであろう。ストライプ１、
２および６の第１の先端はメタライゼーション１０を介
して相互接続され、ストライプの第２の先端はメタライ
ゼーション１２を介して相互接続される。
【００１２】この発明の好ましい実施例において、スト
ライプ６が形成される領域は薄い酸化物層によって延ば
される厚い酸化物層によって描かれ、各導電ストライプ
１および２は従来行なわれているように厚い酸化物およ
び薄い酸化物の両方を順に重ねるように形成され、他の
集積回路の構成要素からストライプ６を絶縁する。
【００１３】この発明の好ましい実施例において、導電
ストライプ１および２はストライプ６と同じドーピング
ステップ中にドープされた多結晶シリコンからなる。
【００１４】図１および図２（Ａ）に示される構造は以
下の連続ステップによって達成され得る。
【００１５】半導体基板にストライプを規定する厚い酸
化物領域４を形成するステップ。厚い酸化物層をこのス
トライプ上に形成するステップ。
【００１６】多結晶シリコン層で基板を被覆するステッ
プ。多結晶シリコンをエッチングして、ストライプ１お
よび２を規定するステップ。
【００１７】薄い酸化物をエッチングして、基板がスト
ライプ１および２の間に現われるようにするステップ。
【００１８】ストライプ１および２と基板の見かけのス
トライプにドーパントを拡散、または注入して、ストラ
イプ６を形成するステップ。
【００１９】以下、集積回路の分野において従来行なわ
れているように、平方毎の抵抗、すなわち四角形の層の
両側に形成される２つのメタライゼーション間の抵抗が
検討されるであろう。以下の説明において、当業者に周
知のエッジおよび形状効果は無視されるであろう。Ｒp
は多結晶シリコンストライプ１または２の平方あたりの
抵抗を示し、Ｒm は単結晶シリコン基板８に形成される
ドープされた領域６の平方あたりの抵抗を示す。図１に
示される構成要素の平方あたりの抵抗Ｒは次のとおりで
あろう。
【００２０】１／Ｒ＝２／Ｒp ＋１／Ｒm Ｒp およびＲm の値がストライプ１および２の幅Ｗp 、
およびストライプ６の幅Ｗm に関して適切に選択される
と仮定すれば、製造パラメータの変化と実質的に関係な
く平方あたりの抵抗を有する抵抗器が得られることが論
証されるであろう。
【００２１】図２（Ｂ）は図２（Ａ）の抵抗器と理論的
に同じように形成されるが、多結晶シリコンのストライ
プがより重くエッチングされるような、すなわちストラ
イプが前の場合より狭くなる程度にエッチングパラメー
タが変化した抵抗器を示す。したがって、ストライプ１
および２はこれよりＷ′p ＝Ｗp −２ｄＷであるような
幅Ｗ′p を有するであろう。相互に、ストライプ６は幅
Ｗ′m ＝Ｗm ＋２ｄＷを有するであろう。ストライプ
１、２および６を平行に含む図１に示される抵抗器の平
方あたりの抵抗Ｒ′は、
【００２２】
【数１】
【００２３】であり、すなわち、
【００２４】
【数２】
【００２５】である。もし乗算因子ｄＷが０にされ、す
なわちもし Ｒp Ｗp ＝２Ｒm Ｗm であれば、等価抵抗Ｒ′の値は一定、かつ上記の値Ｒに
等しくされ得ることがわかる。
【００２６】この関係は、多結晶シリコン層の厚さおよ
び／または値の比率Ｗm およびＷpを適宜に選択するこ
とによっていかなる定められたドーピングレベルについ
ても容易に達成され得る。
【００２７】この発明はストライプ１および２が多結晶
シリコンのストライプである場合においてより特定的に
説明されてきたが、ストライプがいかなる他の選択され
た抵抗性材料、たとえば薄い金属層、高融点金属層また
は金属シリコン層によって構成されるときにも当てはま
ることが注目されるであろう。
【００２８】さらに、用語「ストライプ」は電極１０お
よび１２の間に配設される抵抗領域を指定するために上
記の説明において使用されている。当業者はこれらのス
トライプが必ずしも直線ではなく、レイアウト要件のた
めにたとえばジグザグ形、円形または螺旋形のような他
のいかなるパターンも選択され得ることに注目するであ
ろう。
【００２９】さらに、ストライプ１および２は必ずしも
等しい幅を有さない。他方、当業者はこの発明がたとえ
ば単結晶領域６の絶縁に関して抵抗器を製造するための
様々な既知の技術と組み合わされ得ることに注目するで
あろう。また、前述の全体構造はメタライゼーション１
０および１２を形成する前に絶縁層で被覆され得、かつ
コンタクトは抵抗器のストライプの先端上で達成され
得、そのコンタクトはメタライゼーションによって相互
接続される。
【図面の簡単な説明】
【図１】この発明に従った精密抵抗器の一実施例の上面
図である。
【図２】図１の線Ｉ−Ｉに沿った断面図である。
【符号の説明】
１、２、６：ストライプ ４：絶縁材料 ８：半導体基板 １０、１２：メタライゼーション

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板（８）上に形成される精密抵
    抗器であって、絶縁材料（４）上に配設される抵抗性導
    電材料からなる２本のストライプ（１、２）を含み、各
    ストライプは平方あたりの第１の抵抗Ｒp および正規幅
    Ｗp を有し、前記半導体基板において正規幅Ｗm を有
    し、かつマスクとして抵抗性導電材料のストライプを使
    用することによってドープされ、かつ平方あたりの第２
    の抵抗Ｒ m を有する１本のストライプ（６）をそれらの
    間に規定し、２つのメタライゼーション（１０、１２）
    は前記３本のストライプの前記第１および第２の先端を
    それぞれ接続し、幅および平方あたりの抵抗はＲp Ｗp
    ＝２Ｒm Ｗm になるように選択される、精密抵抗器。
  2. 【請求項２】 前記抵抗性導電材料はドープされた多結
    晶シリコンからなる、請求項１に記載の精密抵抗器。
  3. 【請求項３】 前記抵抗器は前記ドープされたストライ
    プがそこに延在する領域を取囲む厚い酸化物領域（４）
    によって描かれ、前記抵抗性導電材料からなるストライ
    プの各々は厚い酸化物層上に部分的に延在し、かつ薄い
    酸化物層上に部分的に延在して、厚い酸化物のストライ
    プの各々を他方の厚い酸化物のストライプの側に延長す
    る請求項１に記載の精密抵抗器。
  4. 【請求項４】 前記ドープされたストライプおよび前記
    抵抗性導電材料からなるストライプのアセンブリは絶縁
    層で被覆され、前記メタライゼーションは開口を介して
    前記ストライプの先端に接触する、請求項１に記載の精
    密抵抗器。
  5. 【請求項５】 精密抵抗器を製造するための方法であっ
    て、 薄い酸化物層で被覆された半導体基板のストライプをそ
    れらの間に描く厚い酸化物領域を形成するステップと、 多結晶シリコン層で構造を被覆するステップと、 多結晶シリコン層に２本のストライプ（１、２）をエッ
    チングするステップと、 前記多結晶シリコンのストライプの間に前記薄い酸化物
    層をエッチングするステップと、 前記多結晶シリコンのストライプと前記多結晶シリコン
    のストライプの間の見かけの基板ストライプとをドープ
    するステップと、 前記３本のストライプの両端上にコンタクトを形成する
    ステップとを含む、方法。
JP25641492A 1991-09-26 1992-09-25 精密抵抗器およびその製造方法 Expired - Fee Related JP3403431B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9112143A FR2681978B1 (fr) 1991-09-26 1991-09-26 Resistance de precision et procede de fabrication.
FR91/12143 1991-09-26

Publications (2)

Publication Number Publication Date
JPH06181291A true JPH06181291A (ja) 1994-06-28
JP3403431B2 JP3403431B2 (ja) 2003-05-06

Family

ID=9417524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25641492A Expired - Fee Related JP3403431B2 (ja) 1991-09-26 1992-09-25 精密抵抗器およびその製造方法

Country Status (5)

Country Link
US (2) US5422298A (ja)
EP (1) EP0534872B1 (ja)
JP (1) JP3403431B2 (ja)
DE (1) DE69225761T2 (ja)
FR (1) FR2681978B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439841A (en) * 1994-01-12 1995-08-08 Micrel, Inc. High value gate leakage resistor
DE19580604T1 (de) * 1994-06-09 1997-05-07 Chipscale Inc Widerstandsfabrikation
CA2179246C (en) * 1995-09-20 2000-10-24 Kris Iniewski Polysilicon defined diffused resistor
JPH09148529A (ja) * 1995-11-24 1997-06-06 Yamaha Corp 抵抗形成法
JPH09289285A (ja) * 1996-04-19 1997-11-04 Nec Corp 半導体装置およびその製造方法
DE69737947D1 (de) * 1997-05-20 2007-09-06 St Microelectronics Srl Herstellungsverfahren für integrierten Schaltkreis mit MOS-Transistoren von hoher Durchbruchspannung und mit Präzisionswiderständen
US6127877A (en) * 1998-10-13 2000-10-03 Lucent Technologies Inc. Resistor circuit with DC voltage control
US6250803B1 (en) 1999-06-08 2001-06-26 International Business Machines Corporation Method for temperature measurement using dopant segregation into titanium silicide
JP2001060668A (ja) * 1999-07-01 2001-03-06 Intersil Corp 抵抗温度係数の小さい抵抗器（ＴＣＲＬ）による改善されたＢｉＣＭＯＳプロセス
US6351021B1 (en) * 1999-07-01 2002-02-26 Intersil Americas Inc. Low temperature coefficient resistor (TCRL)
JP4803898B2 (ja) * 2001-05-17 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US6732422B1 (en) * 2002-01-04 2004-05-11 Taiwan Semiconductor Manufacturing Company Method of forming resistors
US6879131B2 (en) * 2003-04-03 2005-04-12 Cirrus Logic, Inc. Minimizing end boundary resistance in a programmable resistor of an integrated circuit
US7052925B2 (en) * 2004-04-08 2006-05-30 International Business Machines Corporation Method for manufacturing self-compensating resistors within an integrated circuit
US7300807B2 (en) * 2004-04-14 2007-11-27 International Business Machines Corporation Structure and method for providing precision passive elements
KR100642758B1 (ko) * 2004-07-08 2006-11-10 삼성전자주식회사 공정 변화에 독립적이고 균일한 저항값을 가지는저항소자, 이를 포함하는 반도체 집적 회로 장치 및이들의 제조방법
US7285472B2 (en) * 2005-01-27 2007-10-23 International Business Machines Corporation Low tolerance polysilicon resistor for low temperature silicide processing
US7301436B1 (en) * 2005-11-14 2007-11-27 National Semiconductor Corporation Apparatus and method for precision trimming of integrated circuits using anti-fuse bond pads
US20190094170A1 (en) * 2017-09-22 2019-03-28 Cilag Gmbh International Analytical test strip with integrated electrical resistor
WO2022182620A1 (en) * 2021-02-26 2022-09-01 KYOCERA AVX Components Corporation High frequency and high power thin-film component

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
JPS5633869A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Manufacture of resistance element
JPS59191368A (ja) * 1983-04-14 1984-10-30 Nec Corp 半導体装置
US4830976A (en) * 1984-10-01 1989-05-16 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated circuit resistor
JPS61191061A (ja) * 1985-02-20 1986-08-25 Sanyo Electric Co Ltd 半導体抵抗装置
US4602421A (en) * 1985-04-24 1986-07-29 The United States Of America As Represented By The Secretary Of The Air Force Low noise polycrystalline semiconductor resistors by hydrogen passivation
JPS61256756A (ja) * 1985-05-10 1986-11-14 Nec Corp 半導体装置
US4717836A (en) * 1986-02-04 1988-01-05 Burr-Brown Corporation CMOS input level shifting circuit with temperature-compensating n-channel field effect transistor structure
US4845462A (en) * 1987-07-10 1989-07-04 U.S. Philips Corporation Linear integrated resistor
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
EP0303894A3 (en) * 1987-08-18 1991-03-20 American Cyanamid Company Radiation sterilizable composition and articles made therefrom
JPH0620111B2 (ja) * 1987-09-29 1994-03-16 日本電気株式会社 モノシリックｉｃ
JPH01216552A (ja) * 1988-02-24 1989-08-30 Nec Corp マスタースライス半導体集積回路
JPH01309365A (ja) * 1988-06-07 1989-12-13 Nec Ic Microcomput Syst Ltd 集積回路
JPH0434966A (ja) * 1990-05-30 1992-02-05 Seiko Instr Inc 半導体装置の製造方法
US5141597A (en) * 1990-11-14 1992-08-25 United Technologies Corporation Thin polysilicon resistors
JPH04291760A (ja) * 1991-03-20 1992-10-15 Nec Corp マスタースライス方式の半導体集積回路
US5316978A (en) * 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits

Also Published As

Publication number Publication date
EP0534872A1 (fr) 1993-03-31
FR2681978A1 (fr) 1993-04-02
EP0534872B1 (fr) 1998-06-03
DE69225761D1 (de) 1998-07-09
JP3403431B2 (ja) 2003-05-06
US5567977A (en) 1996-10-22
US5422298A (en) 1995-06-06
FR2681978B1 (fr) 1993-12-24
DE69225761T2 (de) 1999-02-04

Similar Documents

Publication Publication Date Title
JPH06181291A (ja) 精密抵抗器
US6500724B1 (en) Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US4638400A (en) Refractory metal capacitor structures, particularly for analog integrated circuit devices
JPH0468786B2 (ja)
US3949275A (en) Electric thin-film circuit and method for its production
US4128845A (en) Semiconductor integrated circuit devices having inverted frustum-shape contact layers
US5053743A (en) High voltage spiral resistor
US5759887A (en) Semiconductor device and a method of manufacturing a semiconductor device
EP0100166B1 (en) Semiconductor device including a connection structure
EP0391123A2 (en) Extended length trench resistor and capacitor
JPH11224801A (ja) 反転薄膜抵抗器及びその製造法
JPS59218773A (ja) バイポ−ラトランジスタ構造体
US6855585B1 (en) Integrating multiple thin film resistors
US6576544B1 (en) Local interconnect
US6403438B1 (en) Process for manufacturing a resistive structure used in semiconductor integrated circuits
EP0084178B1 (en) Resistive element formed in a semiconductor substrate
JP5176050B2 (ja) 上に増加したルート形成領域を有するフィールドプレート抵抗
KR950011565B1 (ko) 반도체 장치의 제조방법
JP2005303051A (ja) 半導体装置及びその製造方法
US6750531B2 (en) Semiconductor device having polycrystalline silicon film resistor and manufacturing method therefor
CN109686725B (zh) 正温度系数多晶硅电阻结构及其制造方法
JP4058710B2 (ja) 集積回路の作製方法
KR920010135B1 (ko) 고저항기 제조 방법
JP2007194352A (ja) 半導体装置およびその製造方法
US20020125986A1 (en) Method for fabricating ultra high-resistive conductors in semiconductor devices and devices fabricated

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030204

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees