JPH03114252A - 寸法の延長されたトレンチ抵抗器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路に関連し、詳細には集積回路のトレン
チ内に形成される抵抗器に関連する。

従来の技術及び問題−１ 集積回路の技術が進むにつれ、構成要素の寸法は小さく
なり、一方一個のチップ上の構成要素のパッケージ密度
は増大する。パッケージ密度の増大により、チップの表
面積はより貴重になる。結果として集積回路内で使用さ
れるいかなる抵抗器も、より小さい水平方向の領域で、
また最小限の表面積しか使用することなく形成されるこ
とがより好ましい。更に抵抗器の容量性効果は最小限に
されることが好ましい。

最近の集積回路で使用される抵抗器は一般的に、半導体
層または基板内に等方性の拡散領域を含む。

これらの抵抗器は通常、半導体装４内でイオン注入によ
り形成される。これらの装置の抵抗は以下の様に示され
る。

Ｒ″″Ｒ６（占） ここでは、Ｒは抵抗、 Ｒ８は拡散領域のシート抵抗、 １は抵抗性領域の長さ、 Ｗは抵抗性の領域の幅、である。

よって抵抗値をより高くするには、抵抗性の領域の長さ
を増大するか、またはその幅を減少しなければならない
。しかしながら線の幅の耐え得る許容性の為、幅は約２
１ＪＩ１１に限られている。従って抵抗を更に増大する
には、長さを増大しなくてはならない。長さを増大する
ことにより、抵抗器により占められる表面積は増大する
。結果として装置を更に形成するには、表面積はほとん
ど残らない。容量性効果もまた、ＰＮ接合を必然的に含
む拡散抵抗器の形成のために生じる。抵抗器が他の装置
から構成される装置に接続されるのであれば、コンタク
トは抵抗器から分離された装置まで及ばなければならず
、よって更にキャパシタンスの問題を生み出す。

従って、チップの限定された領域内で望ましい抵抗を提
供するよう、集積回路内で利用され得る抵抗器への必要
が生じている。更に抵抗器は、周囲の半導体領域との抵
抗器のインタフェースによるキャパシタンスを最低限に
するべきである。また抵抗器を、集積回路内の他の装置
から構成される装置へ結合するとぎ、最低の４−ヤパシ
タンスを提供する必要も生じている。

問題点を解決するための手段及び　用 本発明によると、従来の集積回路抵抗器の欠点と問題を
著しく削除または減少する抵抗性の素子と、その製造方
法が提供される。

本発明によると抵抗性の素子は、中にトレンチが形成さ
れた第一の物質の層を含む。抵抗性の物質の同形（ｃｏ
ｎｆｏｒｍａｌ）の層は曲がりくねって、即ちトレンチ
の一方の側壁に沿って下り、底端を渡り、そしてもう一
方の側壁に沿って上るという具合に、トレンチに隣接し
て置かれる。絶縁層もまた、抵抗性の物質の同形の層と
トレンチの間に置かれても良い。同形の層はトレンチ内
に空間領域を定め、この空間領域は絶縁領域で満たされ
ても良い。薄い絶縁層がこの絶縁領域の形成に先立ち、
空間領域内に被着、または熱成長されても良い。

また電気的な接触を提供するように、抵抗性の同形の層
の端に隣接して、パッドが形成されても良い。第一の層
が導電性の物質であるところでは、キャパシタンスもま
た抵抗性の素子と関連があるであろう。絶縁層が抵抗性
の物質と導電性の第一の層の間に形成されるため、キャ
パシタンスは生じる。

本発明は、抵抗性の素子に必要とされる表面積を最低限
にするという技術的な利点を提供する。

本発明の他の技術的な利点は、抵抗性の素子のキャパシ
タンスを減少することである。本発明はまた抵抗性の素
子を、トレンチの使用により他の装置から分離されてい
る５Ａ訂に、直接に接続するという技術的な利点も含む
。

本発明とその利点をより良く理解するために、図面と共
に以下の詳細な説明を参照されたい。

実施例 本発明の好ましい実施例は、第１図乃至第６図を参照と
して最も良く理解されるであろう。図面にわたって同様
の部分には同じ参照数字を用いている。

第１図は本発明の抵抗器１０の第一・の工程段階後の断
面図を示す。トレンチ１２は？１１４内に形成される。

集積回路工程において、層１４は一般的にシリコンのよ
うな半導体物質の層を含む。

トレンチ１２は層１４の表面１６から下方向にエツチン
グされても良く、または選択的に、表面１６にある電界
絶縁領域（図示されず）を介してエツチングされても良
い。トレンチ１２の形成により、側壁１８及び２０、ま
た底端２２が形成される。トレンチ１２の深さは、表面
１６から底端２２までの距離として定められ、また一般
的に約１ｕｌｌ乃至１０ｕｍである。トレンチ１２の幅
は側壁１８と２０の間の間隔として定められる。一般的
にこの幅は約１ｕｎ＋乃至３ｕｍである。

絶縁層２４は、トレンチ１２の側壁１８と２０及び底端
２２に沿って形成されても良い。一般的に絶縁層２４は
、約５００−２５００オンゲスト【］−ムの酸化物を含
む。絶縁層２４の厚さを増すことにより、抵抗器１０の
キャパシタンスが減少する。抵抗性の層２６は、絶８層
２４に隣接してトレンチ１２内に形成される。従って抵
抗性の層２６は、側壁１８と２０及び底端２２に平行に
、トレンチ１２内に曲がりくねって置かれる。よって抵
抗性の側壁２６ａ及び２６ｃは、抵抗性の底１ｉ１２６
ｂと共に、トレンチ内に形成される。抵抗性のＨ２Ｃの
形成により、空間２７がトレンチ１２内に定められる。

抵抗性の層２６は公知の抵抗率のいかなる物質をも含み
、よって抵抗器１０の抵抗は正確に計算され得る。集積
回路の場合、抵抗性の層２６は、無定形多結晶または再
結晶シリコンのような、被着されてドーピングされたシ
リコンでも良い。更に抵抗性のＦ１２６は同形の層であ
って良く、よってその断面の寸法は均一となり、よって
その抵抗はより正確に予測できる。詳細には、抵抗は以
下の方程式により定められる。

Ｒ＝（ｐ）（１） ここでは、Ｒは抵抗、 ｐは抵抗性の物質の抵抗率、 は抵抗性の物質の寸法、 Ａは抵抗性の物質の断面積、である。

同形の層の使用により断面積が均一になり、よって更に
抵抗性の層２６の寸法と抵抗率が分かることで、その層
の抵抗の予測が正確になる。

また抵抗性の層２６の厚さ（即ち表面１６上の高さ）は
、トレンチ１２の幅の部分の一以下でなければならない
ことに留意されたい。これによりいくらかの？！間領Ｆ
４２７が存在することを確かにし、よって抵抗性の側壁
２６ａと２６ｃの間の接触を妨げる。更に絶縁層２４が
使用されるところでは、抵抗性の層の厚さは、側壁１８
と２０に隣接する絶縁層２４の向い合う層の間の距離の
部分の一以下でなければならない。再度、これによりト
レンチ１２内に、いくらかの空間領域２７が提供される
。

第２ａ図は、上にレジスト・パターン２８を有する本発
明の抵抗器１０を示す。レジスト・パターン２８は空間
領域２７を満たす働きもする。レジスト・パターン２８
は一般的に光電性のレジストで、その下の物質を適切な
エツチング工程の問マスクする。第２ｂ図は第２ａ図に
示される抵抗器１０の平面図を示ず。この視点からレジ
スト・パターン２８は、トレンチ１２内と層１４の表面
１６（第１図参照）に形成された、抵抗性の層２６の上
にあることが分るであろう。第２ｂ図で示された形状の
上で行われたエツチングは、レジスト・パターン２８で
保護されていない抵抗性の層２６を全て取除く。従って
抵抗性の層は、トレンチの中でほぼそれに垂直な様態で
形成される。また第２ｂで示された一個のパターン２８
ではなく、複数のレジスト・パターンが形成されても良
いことにも留意されたい。結果として後続するエツチン
グにより、トレンチ１２内に多数のほぼ平行な抵抗性の
層が形成される。

第３図は抵抗性の物質のエツチングとレジスト・パター
ン２８の除去の後の、本発明による抵抗器１０を示ず。

エツチングによりトレンチ１２内と、表面１６及び絶縁
層２４の上にある、抵抗性の層２６の過剰な抵抗性の物
質が取除かれる。表面１６上に残り、絶縁層２４の上に
ある抵抗性の層２６の部分である、第一と第二のタブ３
０と３２もそれぞれ形成されることに留意されたい。薄
い絶縁層３４が、空間領域２７（第１図参照）内の抵抗
性の層２６に沿って、またタブ３０と３２に沿って形成
されても良い。よって薄い絶縁ｉ３４は、空間領１１ｉ
！２７（第１図参照）よりもわずかに狭い、第二の空間
領域３６を定める。−膜内に薄い絶縁Ｗａ３４は、抵抗
性の層２６に沿って酸化物を成長させることにより形成
される。この酸化物層は一般的に約１００−５００オン
グストロームの厚さである。薄い絶縁層３４はシールを
提供し、後続する工程段階の間それがなければ接触する
かもしれない不純物の、抵抗性の層２６への影響を最小
限にする。

第４図は絶縁領域３８が加えられた、本発明の抵抗器１
０を示す。第３図と関連して説明された薄い絶縁層３４
は第４図では省略されるが、任意に使用されても良い。

また絶縁領域３８の形成により、側壁絶縁物４０と４２
が形成される。絶縁ｉ域３８及び側壁絶縁物４０と４２
は、第３図で示された装置上に同形の絶縁層を設け、ま
たその層を異方性エツチングすることにより形成されて
も良く、第４図に示される装置となる。−膜内にこの絶
縁層は、ＴＥ０１かまたは複合−ｒ　Ｅ　ＯＳ　／ポリ
シリコンのサンドインチ状のものを含んでも良い。

抵抗性の層２６が半導体を含むところでは、りブ３０と
３２は抵抗性の層２６よりも多重にドーピングされても
良い。より高いドーパント濃度により、低い抵抗のコン
タクトが形成され得る領域が提供される。例えば抵抗性
の層２６がＰ形の半導体物質であるならば、ホウ素、ガ
リウム、またはアルミニウムなどの他のドーパントが、
タブ３０と３２にそれらのドーパント濃度を高めるよう
に添加されてｂ良く、よって抵抗性の層２６に、より抵
抗の少ないコンタクトを提供する。−膜内な高ドーパン
ト濃度は、１０１８／Ｃ１３よりも高いであろう。タブ
３０と３２のドーピングにより、抵抗性の物質２６の端
４４と４６が定められる。

従って抵抗性の物質２６の寸法（即ち端４４と端４６の
間の寸法）は、前述の抵抗の方程式に関連する抵抗の計
算に対して、より正確に予測され得る。ケイ化物コンタ
クト４８と５０はそれぞれ、抵抗性の層２６に電気的な
接触を提供するた、めに、タブ３０と３２に加えられて
も良い。

本発明の構造は第４図に示されるように、キャパシタを
機能させるのにも使用される。キ１／パシタは、層１４
が導電性の物質を含む場合、本発明により形成される。

この場合、導電性の物質と同形の層２６は、その間に誘
電体物質（即ち絶縁層２４）を有する。よってそこには
、第一の導体（層１４）、誘電体物質（絶縁層２４）及
び第二の導体（抵抗性の物質２６）が順番に存在する。

従って容量性素子、あるいはまたはここで説明された抵
抗器と平行なキャパシタは、本発明内にある。タブ３０
と３２にコンタクトを設けることにより、それらのコン
タクトの間には、抵抗とキャパシタンスの両方があるこ
とに・なる。更に絶縁層２４の幅を変えることにより、
そのキャパシタンスもまた変わるであろう。従って本発
明は、変わり得る抵抗と変化するキャパシタンスの両方
を有する、抵抗性／容量性素子を含む。

第５図は本発明の他の実施例の斜視図を示す。

この視点から、抵抗性の層２６は前述の工程によりパタ
ーン処理されても良く、よって抵抗性の層２６は前後に
うねりながらトレンチ１２内を進む。

従って一個の抵抗性の底層２６ｂ（第１図参照）を有す
るのではなく、望ましい寸法となるようにトレンチ１２
内には複数のその様な前や後ろに進む層があってｂ良い
。この寸法により、前述の抵抗の方程式に従い抵抗が計
算される。繰返すが、タブ３０と３２は抵抗性の層２６
の端に形成されても良く、よって抵抗性の層２６にコン
タクトが形成されても良い。従って本発明により、トレ
ンチが形成される所の物質の表面積をあまり使用せずに
、長い抵抗器が形成され得る。更に抵抗器の長さは、装
置の利用できる表面積ではなく、トレンチ自体の寸法に
よってのみ抑制される。

第６図は本発明の他の局面を示す。トレンチ５４により
隣接する回路５６から分離される集積回路構成要素５２
の平面図が示される。従来、構成要素５２と回路５６が
抵抗器により接続されていた所では、その抵抗器が一方
または他方の装置の側に形成され、その間に相互接続が
形成された。

しかしながらこのコンタクトにより、両方の構成要素に
悪影響を及ぼすキャパシタンスが生じる。

本発明によると、抵抗器５８が前述のようにトレンチ内
にまたトレンチに沿って形成され、同時に構成要素５２
を回路５６と接続する。抵抗器５８は、必要な抵抗を提
供するのに必要とされる、いかなる寸法にされても良い
。従って本発明は、従来の技術の集積回路抵抗器のキャ
パシタンス効果を一層減少させる。更に、抵抗器５８は
トレンチ５４内に形成されるので、１〜レンチ５４は絶
縁装置としても、受動素子（即ち抵抗器）としても機能
する。従って従来の技術の回路と比較して、表面積が少
なくて済む。更にまたこの方法により、より密なバッキ
ング密度が可能となる。

本発明の好ましい実施例を詳細に説明してきたが、特許
請求の範囲で定められる本発明の範囲からそれることな
く、様々な変更、代用、修正が可能である。

以上の説明に関連して更に以下の項を開示する。

（１）トレンチを有する物質の第一の層を含み、前記ト
レンチは所定の幅を持ち、第一と第二の側壁と底端を有
し、また、 前記トレンチの前記側壁と前記底端に隣接し、前記トレ
ンチ内に空間領域を定める、抵抗性の物質の層を含む、
抵抗性の素子。

（２）　　（１）項に記載した抵抗の素子において、抵
抗性の物質の前記層は抵抗性の物質の同形の廟を含み、
前記同形の層の厚さは前記所定の幅の部分の−より薄い
。

（３）　　（１）項に記載した抵抗性の素子は更に、抵
抗性の物質の前記層と前記トレンチの前記側壁の間に置
かれた絶縁層を含む。

（４）　　（１）項に記載した抵抗性の素子は更に、抵
抗性の物質の前記層と前記トレンチの前記底端の間に置
かれた絶縁層を含む。

（５）　　（１）項に記載した抵抗性の素子において、
前記空間領域は第一の空間領域を含み、更に前記第一の
空間領域内にある、また抵抗性の物質の前記層に隣接す
る絶縁層を含み、第二の空間領域を定める。

（６）トレンチを有する第一の導電性の物質の層を含み
、前記トレンチは所定の幅で持ち、第一と第二の側壁と
底端を有し、 前記トレンチの前記側壁の一方に隣接する第二の導電性
の物質の層を含み、前記層は第二の導電性の物質で、そ
の厚さは前記所定の幅の部分の−より薄く、また、 前記同形の層と前記トレンチの前記側壁の間に置かれた
絶縁層を含む、容量性の素子。

（７）　　（６）項に記載した容量性の素子において、
第二の導電性の物質の前記層は、導電性の物質の同形の
層を含む。

（８）　　（６）項に記載した容量性の素子において、
前記第一の導電性の物質は半導体物質を含む。

（９）　　（６）項に記載した容量性の素子において、
前記第二の導電性の物質は半導体物質を含む。

（１０）　　（６）項に記載した容量性の素子において
、前記第一と第二の導電性の物質は、同様な導電形の物
質を含む。

（１１）　　（６）項に記載した容量性の素子において
、第二の導電性の物質の前記層は所定の抵抗率を有し、
更に第一と第二のタブを含み、よって前記第一と第二の
タブは、その間でキャパシタンスと抵抗の両方を得るよ
うに接触されても良い。

（１２）物質の層を形成し、 物質の層に、第一と第二の側壁と底端を有する、所定の
幅のトレンチを形成し、 トレンチの側壁と底端に隣接して抵抗性の物質の層を形
成し、トレンチ内に空間領域を定めることを含む、抵抗
性の素子を形成する方法。

（１３）　　（１２）項に記載した抵抗性の素子を形成
する方法において、抵抗性の物質の層を形成する前記段
階は、厚さが所定の幅の部分の−より薄い同形の層を形
成することを含む。

（１４）　　（１２）項に記載した抵抗性の素子を形成
する方法は更に、抵抗性の物質の層とトレンチの側壁の
間に、絶縁層を形成する段階を含む。

（１５）　　（１２）項に記載した抵抗性の素子を形成
する方法は更に、抵抗性の物質の廟とトレンチの底端の
間に、絶縁層を形成する段階を含む。

（１６）　　（１２）項に記載した抵抗性の素子を形成
する方法において、前記空間領域は第一・の空間領域を
含み、更に第一の空間領域内と、抵抗性の物質４゜ の層に隣接して絶縁層を形成する段階を含み、第二の空
間領域を定める。

（１７）　　（１２）項に記載した抵抗性の素子を形成
する方法は更に、第二の空間領域内に絶縁領域を形成す
る段階を含む。

（１８）抵抗性の素子（１０）とその製造方法が提供さ
れ、これには下にある層（１４）に形成されたトレンチ
が含まれる。抵抗性の層（２６）はトレンチ（１２）内
に形成され、絶縁１　（２４）によりトレンチから分離
される。タブ（３０，３２）が抵抗性のＩｉｌ　（２６
）の端（４４，４６）に形成されても良い。絶縁領域（
３８）が空間領域（２７）またはく３６）のどちらかに
形成されても良い。また下にある層（１４）が導体であ
るところでは、キャパシタンスが実現され、よって層（
１４）と抵抗性の層（２６）の間の誘電体（絶縁層（２
４））を囲む。

【図面の簡単な説明】

第１図はトレンチ内に形成された、抵抗性の物質の層の
段面図である。 第２ａ図は抵抗性の物質の層の上に形成された、レジス
ト・パターンの断面図である。 第２ｂ図は第２ａ図のレジスト−パターンの平面図であ
る。 第３図は上にタブをパターン処理した後の、抵抗性の層
の断面図である。 第４図は、抵抗性の層により造られた空間領域内に形成
された絶縁領域を有する、抵抗性の層の断面図である。 第５図は本発明の他の実施例の平面図である。 第６図はトレンチで絶縁された装置に接触するよう使用
されＣいる、本発明の抵抗性の素子の平面図である。 主な符号の説明 １０：抵抗器 １２ニドレンチ ２４．３４：絶縁層 ２６：抵抗性の層 ２７．３６：空間領域 ２８ニレジスト・パターン ３０．３２：タブ ３８：絶縁領域 ４０．４２：側壁絶縁物

Claims (1)

【特許請求の範囲】
1. （１）トレンチを有する物質の第一の層を含み、前記ト
   レンチは所定の幅を持ち、第一と第二の側壁と底端を有
   し、また、 前記トレンチの前記側壁と前記底端に隣接し、前記トレ
   ンチ内に空間領域を定める、抵抗性の物質の層を含む、
   抵抗性の素子。