DE102004022176B4 - Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat - Google Patents

Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat Download PDF

Info

Publication number
DE102004022176B4
DE102004022176B4 DE102004022176A DE102004022176A DE102004022176B4 DE 102004022176 B4 DE102004022176 B4 DE 102004022176B4 DE 102004022176 A DE102004022176 A DE 102004022176A DE 102004022176 A DE102004022176 A DE 102004022176A DE 102004022176 B4 DE102004022176 B4 DE 102004022176B4
Authority
DE
Germany
Prior art keywords
substrate
depressions
insulating layer
forming
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
DE102004022176A
Other languages
English (en)
Other versions
DE102004022176A1 (de
Inventor
Mojtaba Joodaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Munich GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE102004022176A priority Critical patent/DE102004022176B4/de
Priority to US11/122,009 priority patent/US7286029B2/en
Publication of DE102004022176A1 publication Critical patent/DE102004022176A1/de
Application granted granted Critical
Publication of DE102004022176B4 publication Critical patent/DE102004022176B4/de
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/003Coplanar lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines passiven Bauelementes (4, 5, 6; 7) auf einem Substrat (1), mit folgenden Schritten:
– Bilden mehrerer Vertiefungen (2) auf der Oberfläche des Substrates (1) mittels eines anisotropen Ätzverfahrens für eine Vergrößerung der Oberfläche des Substrates (1);
– Bilden einer Isolationsschicht (3) in den mehreren Vertiefungen (2);
– Glätten konvexer Eckbereiche mindestens einer der mehreren Vertiefungen mittels einer TMAH-Lösung;
– Bilden einer photoresistiven Maske auf der Isolationsschicht (3); und
– strukturiertes Metallisieren wenigstens in den mehreren Vertiefungen (2) unter Verwendung der photoresistiven Maske zum Bilden des passiven Bauelements (4, 5, 6; 7) oberhalb der Isolationsschicht (3) derart, dass das passive Bauelement (4, 5, 6; 7) für eine möglichst hohe Integrationsdichte durch die mehreren Vertiefungen (2) verlaufend ausgebildet wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat. Beschrieben ist auch ein Bauteil, welches mittels eines derartigen Verfahrens hergestellt ist.
  • Die US 5,614,743 A beschreibt ein Verfahren zum Herstellen von MMIC Elementen auf einer Oberfläche eines GaAs Halbleitersubstrats. Die Kondensatoren und Spulen werden auch auf Seitenwänden und Gräben einer rückseitigen Oberfläche des Substrats angeordnet, um Kondensatoren mit großen Kapazitäten und Spulen mit großer Induktivität bei geringer Chipfläche zu erreichen. Die US 5,652,557 A beschreibt ein Nassätzen oder reaktives Ionen-Ätzen zur Bildung von Gräben in einer Oberfläche von Halbleitersubstraten. In diesen Gräben werden Metallfilme abgeschieden und strukturiert.
  • Die US 2004/0041653 A1 beschreibt eine Hochfrequenzvorrichtung mit einem koplanaren Wellenleiter, der ein Paar von Masseleitern und eine Signalleitung zwischen dem Paar von Masseleitern aufweist. „Integrated Silicon Micromachined Waveguide Circuits for Submillimeter Wave Applications" von John A. Wright et al., erschienen in Symposium Proceedings: Sixth International Symposium an Space Terahertz Technology, S. 387–396, März 1995, ist ein Verfahren zur Herstellung von Wellenleitern mit nickelbeschichteten Seitenflächen von Gräben beschrieben.
  • Obwohl auf beliebige passive Bauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zugrunde liegende Problematik in Bezug auf sich auf einem Trägersubstrat befindliche Spulen und Koplanarleitungen näher erläutert.
  • In den letzten Jahren gewann die Mobil-Technologie sowie die drahtlose Übertragungstechnologie an immer größerer Bedeutung. Daher ist eine größere Integration von Bauteilen im Radiofrequenz- und Mikrowellenbereich erwünscht, wobei die Kosten und die Bauteilgröße reduziert werden sollen. Bekannt sind silizium-basierte integrierte Schaltungen auf beispielsweise einem Silizium-Substrat. Die Größen der Mikroprozessoren sind gegenwärtig im Wesentlichen durch die Größe der passiven Bauelemente und weniger durch die Größe der aktiven Bauelemente bestimmt. Die Anforderungen an die Größe der Mikroprozessoren bzw. der integrierten Schaltungen und der darauf vorgesehenen Bauelemente nehmen fortlaufend zu, so dass nach neuen Herstellungsverfahren für eine Optimierung der Abmessungen geforscht wird.
  • Allgemein liegt der vorliegenden Erfindung somit die Aufgabe zugrunde, ein Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat und ein Bauteil, welches mittels eines derartigen Verfahrens hergestellt ist, zu liefern, wobei auf einfache Weise der Flächenwirkungsgrad bzw. die Integrationsdichte eines passiven Bauelements erhöht, d. h. ein Bauelement derart auf dem Substrat hergestellt werden kann, dass es bei gleicher Leistungsfähigkeit einen geringeren Oberflächenbereich des Trägersubstrats benötigt oder dass auf einer Flächeneinheit die Anzahl der darauf vorgesehenen Bauelemente erhöht werden kann.
  • Diese Aufgabe wird verfahrensseitig durch das Verfahren mit den Merkmalen des Patentanspruches 1 gelöst.
  • Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, dass die Oberfläche des Trägersubstrates mittels eines anisotropen Ätzverfahrens durch Bildung von Vertiefungen vergrößert wird, und passive Bauelemente mit einer derartigen Struktur und Geometrie auf der Oberfläche des Substrates und in den gebildeten Vertiefungen zumindest teilweise hergestellt werden. Dazu weist das erfindungsgemäße Verfahren folgende Schritte auf:
    Bilden mehrerer Vertiefungen auf der Oberfläche des Substrates mittels eines anisotropen Ätzverfahrens für eine Vergrößerung der Oberfläche des Substrates; Bilden einer Isolationsschicht wenigstens in den mehreren Vertiefungen zum Bilden des Bauelements oberhalb der Isolationsschicht derart, dass das passive Bauelement für eine möglichst hohe Integrationsdichte im Wesentlichen durch die mehreren Vertiefungen verlaufend ausgebildet wird.
  • Die vorliegende Erfindung weist gegenüber dem Stand der Technik den Vorteil auf, dass auf einfache Weise mittels eines Standard-Ätzverfahrens die Oberfläche des Substrates durch Bilden von Vertiefungen erreicht wird, so dass die Anzahl bzw. die Integrationsdichte der passiven Bauelemente auf einem Substrat vorbestimmter Größe erhöht wird. Mit anderen Worten kann die durch das passive Bauelement effektive beanspruchte Oberfläche des Substrates bei gleichbleibender Leistungsfähigkeit verringert werden, so dass mehrere Bauelemente auf einem vorbestimmten Substrat angeordnet werden können.
  • Eine photoresistive Maske kann vorzugsweise als positiver oder negativer Photolack hergestellt werden und mittels eines Standard-Abscheidungsverfahrens über der dielektrischen Isolationsschicht gebildet werden. Erfindungsgemäß werden vor dem Bilden der photoresistiven Maske über dem Substrat bzw. der dielektrischen Isolationsschicht und in den Vertiefungen die konvexen Eckbereiche der Vertiefungen mittels beispielsweise einer TMAH-Lösung geglättet, so dass eine stabilere Aufbringung der photoresistiven Maske gewährleistet wird.
  • In den Unteransprüchen sind vorteilhafte Ausgestaltungen und Verbesserungen des Verfahrens mit den Merkmalen des Patentanspruches 1.
  • Gemäß einer bevorzugten Weiterbildung werden durch ein anisotropes nasschemisches Ätzverfahren mehrere Vertiefungen auf der Oberfläche des Substrates gebildet, wobei die Vertiefungen vorzugsweise aufgrund des anisotropen Charakters des Ätzvorgangs eine grabenförmige Struktur aufweisen und ihre Längsachsen vorzugsweise in etwa parallel zueinander ausgebildet sind.
  • Beispielsweise werden drei Leiter, zwei Masseleiter und ein Signalleiter, zum Bilden einer Koplanarleitung parallel zueinander und senkrecht zu der Längsrichtung der grabenförmigen Vertiefungen durch das strukturierte Me tallisieren auf dem Substrat und zumindest teilweise in den Vertiefungen gebildet, wobei die dielektrische Schicht als Trenn- bzw. Zwischenschicht zwischen dem Substrat und der Metallisierung dient. Alternativ oder zusätzlich kann eine Spule, beispielsweise eine spiralförmige Spule, durch die strukturierte Metallisierung auf dem Substrat gebildet werden, wobei insbesondere mindestens ein Abschnitt der Spule parallel und mindestens ein Abschnitt der Spule senkrecht zu der Längsrichtung der grabenförmigen Vertiefungen verlaufend ausgebildet werden. In einem zusätzlichen Verfahrensschritt kann vorteilhaft eine Brückenverbindung für einen geeigneten Anschluss der beispielsweise spiralförmigen Spule hergestellt werden. Somit schafft die vorliegende Erfindung auf einfache Weise passive Bauelemente, wie beispielsweise eine Koplanarleitung, eine Spule, einen MIM-Kondensator, eine T-Verbindung, Kontaktstellen, oder dergleichen auf dem Substrat und zumindest teilweise in den Vertiefungen, wobei die effektive Vergrößerung der Substratoberfläche bzw. eine Erhöhung der Integrationsdichte durch einen einfachen anisotropen nasschemischen Ätzvorgang ausgenutzt wird.
  • Insbesondere wird für das anisotrope nasschemische Ätzverfahren ein KOH-Ätzmittel unter Zuhilfenahme beispielsweise einer Silizium-Nitrid-Maske zum Bilden der Vertiefungsgräben verwendet.
  • Die Isolationsschicht besteht vorzugsweise aus einem dielektrischen organischen Isolationsmaterial, beispielsweise einem Polyimid, einem SU-8-Material, SiLK, einem organischen Polymer-Material, wie beispielsweise Benzozyclobuten (BCB), oder dergleichen.
  • Das Substrat kann vorteilhaft als Silizium-Halbleitersubstrat, Germanium-Silizium-Substrat, oder dergleichen ausgebildet sein. Die Metallisierungen werden vorzugsweise aus Aluminium, Kupfer, Silber, Gold, Titan, oder dergleichen hergestellt. Insbesondere hat sich Aluminium aufgrund einer hohen mechanischen Festigkeit und eines niedrigen elektrischen Widerstandes als vorteilhaft herausgestellt.
  • Im Folgenden werden unter Bezugnahme auf die Figuren der Zeichnung vorteilhafte Ausführungsbeispiele der vorliegenden Erfindung näher erläutert. Von den Figuren zeigen:
  • 1a eine Draufsicht auf eine Koplanarleitung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, welche mittels eines erfindungsgemäßen Verfahrens auf einem Substrat hergestellt ist;
  • 1b eine Querschnittsansicht der auf dem Substrat hergestellten Koplanarleitung entlang der Schnittlinie A-A in 1a;
  • 2a eine Draufsicht auf eine spiralförmige Spule gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, welche mittels eines erfindungsgemäßen Verfahrens auf einem Substrat hergestellt ist; und
  • 2b eine Querschnittsansicht der auf dem Substrat hergestellten spiralförmigen Spule entlang der Schnittlinie B-B in 2a.
  • Gleiche Bezugszeichen in den Figuren bezeichnen gleiche oder funktionsgleiche Komponenten, soweit nichts Gegenteiliges angegeben ist.
  • 1a illustriert eine Draufsicht und 1b eine Querschnittsansicht entlang der Schnittlinie A-A aus 1a eines beispielhaften Koplanarleiters, welcher durch ein Herstellungsverfahren gemäß einem Ausführungsbeispiel der vorliegenden Erfindung auf einem Substrat 1 hergestellt ist.
  • Ausgehend von einem Trägersubstrat 1, beispielsweise einem Silizium-Substrat, einem Silizium-Germanium-Substrat, oder dergleichen wird die Oberfläche des Substrats 1 mittels eines anisotropen, nasschemischen Ätzverfahrens oberflächenbehandelt.
  • Beispielsweise werden mittels einer KOH-Ätzlösung unter Zuhilfenahme einer Silizium-Nitrid-Maske aufgrund des anisotropen Charakters des Ätzvorgangs Vertiefungen 2 mit schräg zulaufenden Wandbereichen auf vorbestimmten Bereichen und mit geeigneten Strukturen und Positionierungen zueinander auf der Oberfläche des Substrates 1 gebildet, wie insbesondere in 1b ersichtlich ist. Beispielsweise werden mehrere Vertiefungen 2 auf der Oberfläche des Substrates 1 gebildet, welche grabenförmig ausgebildet und deren Längsachsen parallel zueinander angeordnet sind, wie in den 1a und 1b illustriert ist. Dadurch entsteht mittels eines einfachen anisotropen, nasschemischen Ätzverfahrens eine gezielte Oberflächenvergrößerung des Substrates 1.
  • Um über den konvexen Eckbereichen der Vertiefungen 2 eine bessere Einheitlichkeit einer anschließenden Beschichtung zu erreichen, werden die konvexen Bereiche beispielsweise über einen vorbestimmten Zeitraum mittels einer TMAH-Lösung oder dergleichen geglättet.
  • Anschließend werden vorzugsweise die Oberfläche des Substrates 1 und die Oberfläche der Vertiefungen 2 mit einer dielektrischen Isolationsschicht 3 beschichtet. Die dielektrische Isolationsschicht 3 wird beispielsweise mittels eines Schleuderverfahrens auf der gesamten Oberfläche des Substrates 1 und der Vertiefungen 2 gleichmäßig abgeschieden und beispielsweise mittels einer Wärmebehandlung ausgehärtet. Die dielektrische Isolationsschicht 3 besteht beispielsweise aus einem organischen Isolationsmaterial. Besonders vorteilhaft hat sich Polyimid und SU-8 herausgestellt. Allerdings sei an dieser Stelle darauf hingewiesen, dass auch andere Materialien, wie beispielsweise ein organisches Polymer, insbesondere Benzozyclobuten (BCB), ein SiLK-Material, oder dergleichen verwendet werden können.
  • Die dielektrische Isolationsschicht 3 dient vorzugsweise als Zwischenschicht zwischen der später aufgebrachten Koplanarleitungs-Metallisierung 4, 5, 6 und dem Substrat 1, so dass Kopplungs- und Substratverluste verringert werden können. Beispielsweise kann als dielektrische Isolationsschicht 3 das Polyimid DuPont PI2734-PolyimidTM verwendet werden, welches ein negatives photosensitives Material darstellt. Dieses photosensitive Material kann mittels einer Belichtung aufgrund einer Strukturänderung stabil auf der Oberfläche des Substrates 1 und auf der Oberfläche der Vertiefungen 2 gebildet werden. Es ist für einen Fachmann offensichtlich, dass auf analoge Weise positive photosensitive Materialien verwendet werden können, wobei vice versa die nicht beleuchteten Abschnitte eine feste Verbindung mit der Oberfläche des Substrates 1 und der Oberfläche der Vertiefungen 2 eingehen.
  • Nachfolgend wird eine photoresistive Schicht (nicht dargestellt) über der dielektrischen Isolationsschicht 3 aufgebracht, welche als Maske für die anschließende strukturierte Koplanarleitungs-Metallisierung dient. Die photoresistive Schicht kann als positiver oder negativer Photolack ausgebildet werden und mittels insbesondere zwei unterschiedlichen Verfahren über der dielektrischen Isolationsschicht 3 aufgebracht werden.
  • Ein mögliches Verfahren besteht darin, dass das Substrat 1 elektrisch angeschlossen wird, so dass aus einer wässrigen Lösung, bestehend aus dem photoresistiven Material, eine Abscheidung stattfindet. Die sogenannte Elektro-Abscheidung erfolgt selbstbestimmend, d. h. der Strom auf der Substratoberfläche verringert sich mit zunehmender Dicke der bereits abgeschiedenen photoresistiven Schicht, wodurch die Abscheidung selbständig bis auf Null heruntergesetzt wird. Dadurch erhält man eine äußerst einheitliche photoresistive Schicht über der gesamten Oberfläche des Substrates 1 und über der gesamten Oberfläche der Vertiefungen 2.
  • Alternativ kann ein Standard-Verfahren zum Aufbringen der photoresistiven Schicht auf der Oberfläche des Substrates 1 und der Oberfläche der Vertiefungen 2 verwendet werden. Dabei wird die Oberfläche durch Drehen des Substrates 1 in einer gesättigten Lösung gleichmäßig mit dem photoresistiven Material beschichtet. Um diese Beschichtung ferner zu verbessern, sind vorab die konvexen Eckbereiche mittels einer TMAH-Lösung geglättet werden, wie oben bereits erläutert wurde. Da die konkaven Eckbereiche am Boden der Vertiefungen 2 einheitlich mit dem photoresistiven Material beschichtet werden, wurde vorab, wie in 1b ersichtlich ist, die dielektrische Isolationsschicht 3 auch über den konkaven Eckbereichen aufgebracht. Dadurch erfolgt durch die dielektrische Isolationsschicht 3 in den Vertiefungen 2 zusätzlich eine Glättung der konkaven Eckbereiche der jeweiligen Vertiefungen 2.
  • Beispielsweise kann als photoresistives Material AZ 4562 verwendet werden, welches zur Bildung der Maske für die anschließende Metallisierung dient.
  • Wie in den 1a und 1b ferner illustriert ist, werden anschließend unter Zuhilfenahme der als Maske dienenden photoresistiven Schicht eine geeignete strukturierte Koplanarleitungs-Metallisierung auf bestimmten Bereichen der Oberfläche des Substrates 1 und zumindest teilweise auf der O berfläche in den Vertiefungen 2 mittels eines gängigen Metallisierungsverfahrens hergestellt.
  • Gemäß dem bevorzugten Ausführungsbeispiel in den 1a und 1b werden ein Signalleiter 6 und zwei Masseleiter 4 und 5 auf der Oberfläche der Struktur gebildet, wobei die einzelnen Leiter 4, 5 und 6 vorzugsweise parallel zueinander und beabstandet voneinander angeordnet werden. Vorzugsweise verlaufen die Leiter 4, 5 und 6 senkrecht zur Längsachse der Vertiefungen 2, wie in 1a dargestellt ist. Dadurch wird die Oberflächenvergrößerung des Substrates 1 durch die Vertiefungen 2 am geeignetsten ausgenutzt bzw. die Integrationsdicht der Struktur am meisten vergrößert.
  • Die Koplanarleitungs-Metallisierungen 4, 5 und 6 können beispielsweise aus Aluminium, Kupfer, Silber, Gold, Titan, oder dergleichen ausgebildet sein. Als besonders vorteilhaft hat sich Aluminium herausgestellt, welches eine hohe elektrische Leitfähigkeit, eine hohe Robustheit aufweist und eine gute Verbindung mit beispielsweise einem SU-8-Isolationsmaterial 3 eingeht.
  • Somit schafft die vorliegende Erfindung ein einfaches Herstellungsverfahren für ein stabiles Koplanarleitungssystem auf einem Substrat, welches eine höhere Integrationsdichte aufweist als Koplanarleitungssysteme gemäß dem Stand der Technik.
  • 2a illustriert eine Draufsicht und 2b eine Querschnittsansicht entlang der Linie B-B in 2a einer beispielhaften spiralförmigen Spule, welche mittels eines Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung auf einem Substrat 1 hergestellt ist.
  • Bezüglich der Herstellung der Vertiefungen 2, der dielektrischen Isolationsschicht 3 sowie der Metallisierung unter Zuhilfenahme einer photoresistiven Schicht wird auf das erste Ausführungsbeispiel gemäß den 1a und 1b verwiesen. Auch bezüglich der Ausführungen im Hinblick auf die einzelnen Verfahrensschritte und auf die Materialwahl kann auf obige Erläuterungen verwiesen werden, so dass darauf im folgenden nicht näher eingegangen wird.
  • Im Unterschied zum ersten Ausführungsbeispiel gemäß den 1a und 1b erfolgt eine Metallisierung beim vorliegenden Ausführungsbeispiel, wie in den 2a und 2b illustriert ist, derart, dass eine spulenförmige Struktur auf der Oberfläche des Substrates 1 und zumindest teilweise in den Vertiefungen 2 erzeugt wird. Wie in 2a ersichtlich ist, ist die spiralförmige Spule beispielsweise aus rechteckigen Windungen hergestellt, wobei Kanten der rechteckigen Windungen senkrecht zu der Längsrichtung der Vertiefungen 2 und die zugeordneten angrenzenden Kanten der spiralförmigen Spule parallel zu der Längsrichtung der Vertiefungen 2 verlaufen. Es ist für einen Fachmann offensichtlich, dass andere Windungsstrukturen entsprechend der jeweiligen Anwendung ebenfalls möglich sind, solange die Windungen zumindest teilweise in den Vertiefungen 2 verlaufend ausgebildet sind.
  • Vorzugsweise wird der Spulenleiter 7 mit einer in 2a dargestellten Struktur auf dem Substrat und zumindest teilweise in den Vertiefungen 2 erzeugt, wobei an beispielsweise zwei gegenüberliegenden Seiten der Spule Kontaktflächen 9 auf der Oberfläche des Substrates 1 metallisiert werden.
  • Zusätzlich wird eine Brückenverbindung 8 vorgesehen, welche eine Kontaktfläche 9 beispielsweise mit dem inneren Ende der Spule für einen elektrischen Anschluss verbindet.
  • Somit schafft die vorliegende Erfindung ein einfaches Herstellungsverfahren für eine leistungsfähige Spule auf einem Substrat, welche eine höhere Integrationsdichte auf einem Substrat aufweist als Spulen gemäß dem Stand der Technik.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele vorstehend beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Beispielsweise können außer Koplanarleitungen und Spulen sämtliche passive Bauelemente mittels des oben beschriebenen erfindungsgemäßen Verfahrens hergestellt werden, beispielsweise MIM-Kondensatoren, T-Verbindungen, Anschlussstellen, oder dergleichen.
  • Ferner ist für einen Fachmann offensichtlich, dass verschiedene Materialien für das Substrat, die dielektrische Schicht, die photoresistive Maske sowie für die Metallisierungen verwendet werden können. Entscheidend ist lediglich, dass mittels eines einfachen anisotropen Ätzverfahrens die Oberfläche des Substrates vergrößert wird, um ein passives Bauelement mit einer höheren Integrationsdichte zu schaffen.
  • 1
    Substrat
    2
    Vertiefung
    3
    dielektrische Isolationsschicht
    4
    Masseleiter
    5
    Masseleiter
    6
    Signalleiter
    7
    Spulenleiter
    8
    Brückenverbindung
    9
    Kontaktfläche

Claims (12)

  1. Verfahren zur Herstellung eines passiven Bauelementes (4, 5, 6; 7) auf einem Substrat (1), mit folgenden Schritten: – Bilden mehrerer Vertiefungen (2) auf der Oberfläche des Substrates (1) mittels eines anisotropen Ätzverfahrens für eine Vergrößerung der Oberfläche des Substrates (1); – Bilden einer Isolationsschicht (3) in den mehreren Vertiefungen (2); – Glätten konvexer Eckbereiche mindestens einer der mehreren Vertiefungen mittels einer TMAH-Lösung; – Bilden einer photoresistiven Maske auf der Isolationsschicht (3); und – strukturiertes Metallisieren wenigstens in den mehreren Vertiefungen (2) unter Verwendung der photoresistiven Maske zum Bilden des passiven Bauelements (4, 5, 6; 7) oberhalb der Isolationsschicht (3) derart, dass das passive Bauelement (4, 5, 6; 7) für eine möglichst hohe Integrationsdichte durch die mehreren Vertiefungen (2) verlaufend ausgebildet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mehrere Vertiefungen (2) in Form von parallelen Gräben auf der Oberfläche des Substrates (1) mittels eines anisotropen nasschemischen Ätzverfahrens gebildet werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass eine Koplanarleitung, bestehend aus zwei Masseleitern (4, 5) und einem Signalleiter (6), über der Isolationsschicht (3) auf dem Substrat (1) und zumindest teilweise in den Vertiefungen (2) gebildet werden, wobei die einzelnen Leiter (4, 5, 6) senkrecht zu der Längsrichtung der Vertiefungen (2) angeordnet werden.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass eine spiralförmige Metallisierung (7) zum Bilden einer Spule über der Isolationsschicht (3) auf dem Substrat (1) und zumindest teilweise in den Vertiefungen (2) gebildet wird, wobei mindestens ein Abschnitt der Spule parallel und mindestens ein Abschnitt der Spule senkrecht zu der Längsrichtung der grabenförmigen Vertiefungen (2) verlaufend ausgebildet werden.
  5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass durch geeignete Metallisierung ein MIM-Kondensator, eine T-Verbindung oder Kontaktstellen über der dielektrischen Isolationsschicht (3) auf dem Substrat (1) gebildet werden, welche zumindest teilweise in einem Abschnitt der Vertiefungen (2) verlaufend ausgebildet werden.
  6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass für das anisotrope nasschemische Ätzverfahren ein KOH-Ätzmittel unter Verwendung beispielsweise einer Silizium-Nitrid-Maske verwendet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Isolationsschicht (3) aus einem Polyimid, SU-8, SiLK, einem organischen Polymer oder Benzozyclobuten (BCB) hergestellt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die photoresistive Maske als positiver oder negativer Photolack ausgebildet wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die photoresistive Maske mittels eines Elektro-Abscheidungsverfahrens über der Isolationsschicht (3) gebildet wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die photoresistive Maske mittels eines Standard-Abscheidungsverfahrens über der Isolationsschicht (3) gebildet wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (1) als Silizium-Halbleitersubstrat ausgebildet wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Metallisierung aus Aluminium, Kupfer, Silber, Gold oder Titan hergestellt wird.
DE102004022176A 2004-05-05 2004-05-05 Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat Withdrawn - After Issue DE102004022176B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004022176A DE102004022176B4 (de) 2004-05-05 2004-05-05 Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat
US11/122,009 US7286029B2 (en) 2004-05-05 2005-05-05 Passive devices formed in grooves on a substrate and a method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004022176A DE102004022176B4 (de) 2004-05-05 2004-05-05 Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat

Publications (2)

Publication Number Publication Date
DE102004022176A1 DE102004022176A1 (de) 2005-12-01
DE102004022176B4 true DE102004022176B4 (de) 2009-07-23

Family

ID=35238945

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004022176A Withdrawn - After Issue DE102004022176B4 (de) 2004-05-05 2004-05-05 Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat

Country Status (2)

Country Link
US (1) US7286029B2 (de)
DE (1) DE102004022176B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102021A1 (de) * 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement und Verfahren zur Herstellung eines mikromechanischen Messelements
DE102013219369A1 (de) * 2013-09-26 2015-03-26 Osram Opto Semiconductors Gmbh Elektronische Anordnung und Verfahren zur Herstellung einer elektronischen Anordnung
JP2016111124A (ja) * 2014-12-04 2016-06-20 スタンレー電気株式会社 半導体装置及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391123A2 (de) * 1989-04-04 1990-10-10 Texas Instruments Incorporated Trench-Widerstand und -Kondensator mit vergrösserter Länge
US5095357A (en) * 1989-08-18 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Inductive structures for semiconductor integrated circuits
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5614743A (en) * 1994-07-26 1997-03-25 Kabushiki Kaisha Toshiba Microwave integrated circuit (MIC) having a reactance element formed on a groove
US5652557A (en) * 1994-10-19 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Transmission lines and fabricating method thereof
JP2000235989A (ja) * 1999-02-16 2000-08-29 Furukawa Electric Co Ltd:The バンプ付き回路基板の製造方法
US20020197874A1 (en) * 2001-06-20 2002-12-26 International Business Machines Corporation Self-aligned sti for narrow trenches
US6693320B1 (en) * 1999-08-30 2004-02-17 Micron Technology, Inc. Capacitor structures with recessed hemispherical grain silicon
US20040041653A1 (en) * 1999-08-27 2004-03-04 Matsushita Electric Industrial Co., Ltd. High Frequency Apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196395A (en) * 1991-03-04 1993-03-23 Superconductor Technologies, Inc. Method for producing crystallographic boundary junctions in oxide superconducting thin films
US5645374A (en) * 1995-11-27 1997-07-08 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of The Environment Method for dehalogenating contaminated water and soil

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391123A2 (de) * 1989-04-04 1990-10-10 Texas Instruments Incorporated Trench-Widerstand und -Kondensator mit vergrösserter Länge
US5095357A (en) * 1989-08-18 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Inductive structures for semiconductor integrated circuits
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US5614743A (en) * 1994-07-26 1997-03-25 Kabushiki Kaisha Toshiba Microwave integrated circuit (MIC) having a reactance element formed on a groove
US5652557A (en) * 1994-10-19 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Transmission lines and fabricating method thereof
JP2000235989A (ja) * 1999-02-16 2000-08-29 Furukawa Electric Co Ltd:The バンプ付き回路基板の製造方法
US20040041653A1 (en) * 1999-08-27 2004-03-04 Matsushita Electric Industrial Co., Ltd. High Frequency Apparatus
US6693320B1 (en) * 1999-08-30 2004-02-17 Micron Technology, Inc. Capacitor structures with recessed hemispherical grain silicon
US20020197874A1 (en) * 2001-06-20 2002-12-26 International Business Machines Corporation Self-aligned sti for narrow trenches

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wright, J.A. et al.: Integrated Silicon Micromachined Waveguide Circuits for Submillimeter Wave Applications. In: Symposium Proceedings of the 6th International Symposium on Space Terrahertz Technology, S. 387-396, März 1995 *

Also Published As

Publication number Publication date
US7286029B2 (en) 2007-10-23
US20050248422A1 (en) 2005-11-10
DE102004022176A1 (de) 2005-12-01

Similar Documents

Publication Publication Date Title
DE102004022139B4 (de) Verfahren zur Herstellung einer Spiralinduktivität auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement
DE102015114224B4 (de) Akustische Schichtvolumenresonatoren mit rückseitigen Durchkontaktierungen
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE19737294A1 (de) Verfahren zur Herstellung eines induktiven oder Kondensatorelements auf einem Halbleiterchip
DE10260352A1 (de) Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE102004022177B4 (de) Verfahren zur Herstellung eines Koplanarleitungssystem auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement zur Übertragung von elektromagnetischen Wellen
DE102004022178B4 (de) Verfahren zur Herstellung einer Leiterbahn auf einem Substrat und Bauelement mit einer derart hergestellten Leiterbahn
DE102004022176B4 (de) Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat
EP3014656B1 (de) Bauelementanordnung
DE102006036076B4 (de) Verfahren zum Herstellen eines Kondensatorbauelements
EP1594183A1 (de) Verfahren zur Herstellung einer Photonic-Band-Gap-Struktur und Bauelement mit einer derartig hergestellten Photonic-Band-Gap-Struktur
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
EP4275221A1 (de) Gekapseltes mems-schaltelement, vorrichtung und herstellungsverfahren
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10117290A1 (de) Variabler Drei-Anschluß-Induktor
DE60314470T2 (de) Netzwerk zur Vorspannungsversorgung für symmetrische Leitungen
WO1998044522A2 (de) Kondensatorstruktur
WO2003081616A1 (de) Spule auf einem halbleitersubstrat und verfahren zu deren herstellung
DE19944306B4 (de) Integrierte Halbleiterschaltung mit integrierter Spule und Verfahren zu deren Herstellung
DE102004052141B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur
DE19826189C2 (de) Integrierter Kondensator für Schichtschaltungen und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

8364 No opposition during term of opposition
8330 Complete renunciation