JPH02294062A - 集積回路トレンチ抵抗器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １皇」ＪリＬｌ允１ 本発明は集積回路に閏達し、詳細には集積回路のトレン
チ内に形成される抵抗器に圓連する。

の　　　　　び　　題１ 集積回路の製造において、標準的な回路におけるように
、抵抗器は多くの目的に使用される。全ての１！積回路
の構成要素に関して、構成要素の寸法を最小限にする必
要がある。更に＠訳のキャバシタンスは、通常最小限に
されるべきである。

現在の１１８！ｉ回路技術では、一般的な抵抗器は半導
体層の中で、ある種のドーパントを反対の半尋体形の半
導体物質の領域に拡散することで形成される。例えば、
Ｐ形のドーバントが半導体物質のＮ形の領域に注入され
て拡散され、Ｐ形の抵抗器を形成する。拡散の等方性の
性質により、これらの装置は水平方向の領域を相当に占
めるであろう。

更に抵抗器により形成されるＰＮ接合は、回路の性能を
劣化させる寄生キャパシタンスを有する。

従って、集積回路内で水平方向の領域を最小限しか使用
しない集ＷＡ＠路抵抗器への必要が生じている。更にキ
Ｖパシタンスが非常に減少された集積回路への必要が生
じている。

問題点を解決するための手段及び　用 本発明によると、従来の集積回路抵抗器の欠点及び問題
を著しく削除または減少するトレンブー、及びその製造
方法が提供される。

本発明による抵抗性素子は、中にトレンチが形成された
第一の物質の農を含む。抵抗性充填物は、一般的に所定
の導電形で第一のドーバント・レベルの半導体物質であ
り、トレンチ内に形成される。

抵抗性充填物は選択的に、半導体以外の抵抗性物質を含
んでｂ良い。充填物と同じｓ電形で、しかし違うドーバ
ント・レベルの半導体物質の第二の層が、第一の層に隣
接して、抵抗性充填物と接触して形成される。絶縁領域
が、抵抗性充填物と１・レンチの間に形成されても良い
。更に頭部領域が、第二の層が抵抗性充填物の端と接触
するインタフェースで形成されても良い。この頭部領域
はまた第二の層と同じ導電形の物質を含むが、第二の層
よりもドーパントＩ！度が大きいであろう。抵抗性充填
物はＰ形またはＮ形物質のどちらかを含んで良い。

本発明は、所定の闇の抵抗を得るのに必要な水平方向の
領域を、最小限にするという技術的な利点を捉供ずる。

装置のほぼ垂直な構造は、集梢回路内の最小限の水平方
向の領域を占める。本発明の他の技術的な利点は、抵抗
器のキＶバシタンスの減少を含む。本発明の抵抗性充填
物を絶縁物で囲むことにより、抵抗鼎のキ１ｌパシタン
スは著しく減少ずる。

本発明とその利点をより良く理解するために、図面と共
に以下の詳細な説明を参照されたい。

実施例 本発明の好ましい実施例は、第１図及び第２図を参照と
して最も良く理解ざれるであろう。図面にわたって同様
の部分には同じ参照数字を用いている。

第１図は本発明の抵抗器１０の第一の工程段階後の断面
図を示す。トレンチ１２は層１４内に形成される。集積
回路工程において、層１４は一般的にシリコンのような
半導体物質の層を含む。トレンチ１２は一般的に層１４
の表面１６から下方向にエッチングされる。トレンチ１
２の形成により、側壁１８と２０が形成される。トレン
チ１２は、第二の層２２に接触するような深さに形成さ
れる。トレンチ１２の底端２４は、トレンチ１２がｆｆ
ｌ２２と接触するところに形成される。Ｆｌ１４及び２
２と同様な層が、層１４及び２２に隣接して更に複数あ
っても良い（図示されず）。トレンチ１２は特定の埋込
み層に接触するように、いかなる深さに形成されても良
い。トレンチ１２が紀られる層１４または他の層（図示
されず）の厚さにより、トレンチ１２の深さが決まる。

半導体工程において、これらの層は一般的に厚さ約０．
５乃至１．５ｕｍである。

トレンチ１２はその周囲が円形でも長方形でも良い。ト
レンチ１２の大きさが小さくなるにつれ、一般的にその
外周は丸くなり始め、よってその形は円形に近くなる。

しかしながらより大きなトレンチでは、形は円形でも長
方形でも良い。もしトレンチ１２が円形ならば、その場
合には１側壁」は一つしか存在しないであろう。トレン
チ１２の幅《または円形の場合は直径》は、側ｇ！１８
と２０の問の間隔として定められる。この幅は通常約１
乃至３ｕａである。絶Ｒ層２６は側壁１８と２０に沿っ
て形成される。絶縁層２６は約５００乃至２５００オン
グストロームの酸化物を含んで良い。

絶縁層２６は、抵抗器１０全体の上に絶縁層を設け、そ
して底端２４を露出するようにその層をエッチングする
ことで形成されても良い。一般的に絶縁層２６の被看に
先立ち、絶縁層がトレンチ・エッチングのエッチング・
マスクとして用いられ、表面１６に残る。従って、異方
性エッチングは底端２４を露出する一方、表面１６を覆
う絶ｎ層を完全には取除かないように用いられ得る。絶
縁層２６は１１１４から抵抗性充填物２８（第２図参照
）を完全に絶縁させる。結果として、抵抗器１０のキャ
バシタンスは最小限にされる。更に、絶縁層２６の厚さ
を増加することは、抵抗器１０のキ１戸パシタンスを減
少させる。

第２図は本発明の好ましい実施例の断面図を示す。抵抗
性充填物２８はトレンチ１２の中に形成される。従って
垂直の抵抗性の通路が、層１４の上の領域から第二のｇ
Ｊ２２まで、抵抗性充填物２８に沿って形成される。抵
抗性充填物２８は、シリコンのような半尋体物質を含Ｉ
υでも良い。このシリコンは、ドーピングされていない
ポリシリコンの注入、選択的なエビタキシ１νル被肴、
または初めからドーピングされたポリシリコン層の利用
によって、１・レンチ１２内に置かれても良い。初めか
ら含むような工程が用いられるところでは、過剰なポリ
シリコンが絶縁層１６を覆うであろう。

この過剰なポリシリコンは、プレープ・エッチバック工
程で取除いて良い。抵抗性充填物２８は、金属のような
非半導体抵抗性物質を選択的に含んでも良い。この場合
第二の層２２は、抵抗性充填物２８と第二のＷＪ２２の
問に良いオーム接触（ｏｈｍｉｃ　　ｃｏｎｔａｃｔＨ
　ｍ　ｉｆ　６　タメニ、１０１８／ｃｄより高いドー
パントｌＩｒ１ｉであることが望ましい。

抵抗性充填物２８の形成により、抵抗性充填物２８が第
二のＩ！ｌ２２と接触するインタフェース３０を形成す
る。抵抗性充填物２８が半導体物質を含むならば、第二
の層２２と同じ形の物質を含むべきである。例えば第二
の１２２がＰ形物質であるならば、抵抗性充填物２８は
同様にＰ形物質であろう。しかしながら抵抗性充填物２
８が第二の層２２に接触する明瞭な線を設けるためには
、抵抗性充填物２８と第二の１１ｌ２２は、反対のドー
ピング濃度極値となろう。例えば第二の層２２がＮ−ト
ドーバントｍ＊＜叩ち１０”／ｃｄより大》であるなら
、抵抗性充填物２８はＮ−濃度［１ち１０１４／ｃｄと
１０１６／Ｉ−ｌｌの闇》で形成されるであろう。

従って抵抗性充填物２８と第二の層２２が同様な半導体
物質を含むが、それらは反対のドーバント濃度極値であ
る。Ｎ形物質の一般的なドーパンｌ・はヒ素、アンチモ
ン、及びリンを含む。しかしながらリンは拡散する傾向
がより強く、よって抵抗器製造に関係する後続の高熱工
程段階によって生じる潜在的な再分布効果のため望まし
くないであろう。Ｐ形物質の一般的なドーバントはホウ
素、ガリウム、またはアルミを含む。

抵抗性充填物２８の形成に先立ち、頭部領域３２がイン
タフエース３０の下で第二の１２２内に形成ざれる。頭
ｉ９領域３２は第二の層２２内に形成され、抵抗性充填
物２８とは反対の濃度神値で、第二の層２２のドーピン
グよりも広範囲にまでドーピングされる。言い換えれば
抵抗性充填物２８がＮ一物質であり、また第二の層２２
がＮ十物質であるならば、頭部領域３２はＮ十＋ドーバ
ント１度であろう。頭部領域３２を更にドーピングリ゜
ることにより、抵抗性充填物２８と第二の層２２の間の
インタフェース３０は、より明確に定められる。抵抗性
充填物２８の寸払を確立することは、その抵抗をより正
確に予知できることになるのでΦ要である。より詳細に
は、抵抗は以下の式で定められる。

，，（ｐ）（ｌ） Δ ここにおいて、 Ｒ＝抵抗 ｐ＝抵抗性物質の抵抗率 １＝抵抗性物質の寸法 Ａ＝抵抗性物質の断面積 である。インタフェース３０が明確に定められるところ
では、抵抗性物質２８の寸法はもっと容易に判明され、
よってより予知しやすい抵抗値に対応する。

抵抗性充填物２８が軽くドーピングされた物質（即ちＮ
−またはＰ−）であるところでは、抵抗性充填物２８の
上端で低い抵抗のコンタクト領域３４を形成することが
望ましい。抵抗性充填物２８の低いドーバント濃度は、
゛低い抵抗のオーム接触にはそれ程役立たないのでこの
必要性が生じる。

従ってカンタクト領域３４は、オーム電気接触に最小の
抵抗を提供する領域を提供するために利用される。コン
タクト領域３４は多量にドーピングされ、効果的に低い
抵抗のコンタクト領域を提供するであろう。逆に言えば
抵抗性充填物２８それ自体が、＾いドーパント濃度《即
ちＰトまたはＮ＋》であるとすれば、抵抗性充填物２８
の多聞にドーピングされた物質自体が、低い抵抗のオー
ム接触に従うので、低い抵抗のコンタクト領域３４は必
要ないであろう。

よって本発明は、トレンチ内でｆｆ！直ｈ向に形成され
た抵抗性充填物２８を含む。結果として、層１４及び２
２内の水平方向の領域の使用は最小限にされる。更に絶
縁１１２６は抵抗性充填物２８を絶縁し、よってそのキ
ャパシタンスを最小限にする。本発明を詳細に説明して
きたが、特許語求の範囲で定められる本発明の範囲から
それることなく、様々な変更、代用、修正が可能である
。

以上の説明に関連して更に以下の項を開示する。

（１）　　第一の導電形の基板と、 前記基板に形成され、前記ｌ板の表面から前記基板の中
に延びるトレンチと、 前記トレンチのｆｌｌｌｋＪ１に形成された絶縁層と、
前記基板で前記トレンチの底に形成された埋込まれたド
ーピング領域を含み、前記埋込まれたドーピング領域は
前記表面から隔てられ、前記埋込まれたドーピング領域
は前記第一の導電形とは反対の第二の導電形を持ら、 前記トレンチの残部を満たし、前記埋込まれたドーピン
グ領域と萌記基板の表面の間に、低抗性の電気的な接続
を提供する抵抗性充填物を含む、集積回路に形成された
抵抗器。

（２）　　（１）項に記載した抵抗器において、前記抵
抗性物質は多結晶シリコンを含む。

（３）　　（２）項に記載した抵抗器において、前記多
結晶シリコンはドーピングされた多結晶シリコンである
。

（４）　　（３）項に記載した抵抗器において、前記多
結品シリコンの導電形は、前記第二の導電形である。

（５）　　（１）項に記戟した抵抗器において、前記抵
抗性物質は結晶シリコンを含む。

（６）　　（２）項に記載した抵抗器において、前記結
晶シリコンはドーピングされた結晶シリコンである。

（７）　　（３）項に記載した抵抗器において、前記結
晶シリコンの導電形は、前記第二の導電形である。

（８）　　（１）項に記載した抵抗器において、前記抵
抗性充填物に隣接するｙＩ＆ｌ！埋込まれたドーピング
領域の部分は、前記埋込まれたドーピング領域の酢部よ
りも、＾い導電レベルにドーピングされる。

（９）　　（１）項に記載した抵抗器は更に、前記表面
に最も近い前記抵抗性充填物の端に形成されたケイ素化
合物領域を含む。

（１０）　　（１）項に記載した抵抗器において、前記
絶縁層は二酸化シリコンである。

（１１）　　（１）項に記戟した抵抗器において、前記
基板は結晶シリコンを含む。

（１２）　　（２）項に記載した抵抗性素子において、
前記第一のドーバント濃度レベルは、前記第二のドーバ
ント・レベルよりもドーバントＩｌｆｆが＾い。

（１３）　　中にトレンチが形成されている第一の物質
の層を含み、前記トレンチは側壁を有し、所定の導電形
で、第一のドーバント濃度レベルの半導体物質の抵抗性
充填物を含み、前記抵抗竹充填物は前記トレンチ内に置
かれ、また第一と第二の端を有し、 前記第一のドーパント・レベルよりもドーバントｍ度の
＾い、第二のドーパント濃度レベルの抵抗性物質の第二
の層を含み、前記第二の層は前記抵抗性充填物の前記第
一の端に接触し、前記第二の届と前記抵抗性充填物の間
にインタフェースを定め、前配第二の層は前記抵抗性充
填物と同じ導電形であり、 前記トレンヂと前記抵抗性充填物の前記側壁の間に置か
れた絶縁領域を含み、また、 前記インタフェースに隣接し、前記第二の層内の頭部領
域を含み、前記頭部領域は前記第二の層と同じ導電形の
物質を含みまた第三のドーパントｍｊ！１レベルであり
、よって前記第二のドーパント濃度レベルは、前記第一
と第三のドーパント濃度レベルの間のレベルであるよう
な、抵抗性素子。

（１４）　　（１３）項に記載した抵抗性素子は更に、
前記抵抗性充填物の前記第二の端に隣接する、低い抵抗
のコンタクト領域を含む。

（１５）　　（１４）項に記載した低抗性素子において
、前記低い抵抗のコンタクト領域は第二のドーバント・
レベルであり、前記第三のドーバント濃度レベルは、前
記第一のドーバンｌ−　ａ　ａレベルよりもド−バント
Ｉ１度が＾い。

（１Ｇ）　　第一と第二の物質の層を形成し、第二の層
は所定の１３？ｔｆ形で、第一のドーパント・レベルで
あり、 第一の層を介して第二の層までトレンチを形成し、トレ
ンチは側壁を有し、また、 第一と第二の端を持つトレンチ内に抵抗性充填物を形成
し、よって抵抗性充填物の第一の端が第二の層に接触す
ることを含む、抵抗性素子を形成する方法。

（１７）　　（１６）項に記載した方法において、抵抗
性充填物を形成する前記段階は、所定の導電形でまた第
二のドーパント・レベルである半導体物質を形成するこ
とを含む。

（１８）　　（１６）項に記載した方法は更に、トレン
チと抵抗性充填物の側壁の間に置かれた絶縁領域を形成
することを含む。

（１９）　　（１７）項に記載した方法において、抵抗
性充填物を形成する前記段階は、抵抗性充填物が第二の
層と接触するインタフェースを形成し、更に、インタフ
ェースと隣接して第二の月内に頭部領域を形成し、頭部
領域は第二の層と同じ導電形の物質を含みまた第三のド
ーバン１・・レベルであり、第一のドーバント・レベル
は第二と第三のドーパント・レベルの間のレベルである
。

（２Ｇ）　　（１９）項に記載した方法において、第三
のドーパント・レベルは、第一のドーバント・レベルよ
りも高いドーパント！１度で形成される。

（２１）　　（１７．）項に記載した方法は更に、抵抗
性充填物の第二の端に隣接する、低い抵抗のコンタクト
領域を形成することを含む。

（２２）　　（２１）項に記載した方法において、低い
抵抗のコンタクト領域は、第二のドーバント・レベルよ
りも＾い第三のドーバント・レベルで形成される。

（２３）　　（２１）項に記戟した方法は更に、低い抵
抗のコンタクト領域に隣接するケイ素化合物コンタクト
を形成することを含む。

（２４）　　（１６）墳に記載した方法において、抵抗
性充填物と第二の層を形成する前記段階は、Ｎ形物質の
層を形成することを含む。

（２５）　　（１６３項に記載した方法において、抵抗
性充填物と第二の層を形成する前記段階は、Ｐ形物質の
層を形成することを含む。

（２６）　　（１６）項に記載した方法は更に、抵抗性
充填物の第二の端に隣接するケイ素化合物コンタクトを
形成することを含む。

（２７）　　（１Ｆ）墳に記載した方法において、第二
の層を形成する前記段階は、抵抗性充填物を形成する前
記段階よりも高いドーパント濃度を形成することを含む
。

（２８）　　（１６）項に記載した方法により形成され
る抵抗性素子。

（２９）第一と第二の物質の層を互いに隣接して形成し
、第二の層は所定の導電形で、第一のドーパント●レベ
ルであり、 第一の層を介して第二の層までトレンチを形成し、 第一と第二の端を持つ抵抗性充填物を形成し、抵抗性充
填物は所定の１４？［形で第二のドーバント・レベルで
あり、またＩ・レンチ内に形成され、よって抵抗性充填
物の第一の端は第二の層と接触し、接触する点でインタ
フェースを定め、第二のドーパント・レベルは第一のド
ーパント・レベルよりもドーバント濃度が低く、 トレンチと抵抗性充填物の側壁のＩＮに置かれた絶縁領
域を形成し、また、 インタフェースと隣接して第二の層内に頭部領域を形成
し、頭部領域は第二の層と同じ導電形の物質を含み、ま
た第一のドーパント・レベルよりもドーバント濃度が高
い第三のドーパン１・・レベルであることを含む、抵抗
性集了を形成する方法。

（３０）　　（２９）項に記゛載した抵抗性素子を形成
する方法において更に、 抵抗性充填物の第二の端に隣接する低い抵抗のコンタク
ト領域を形成し、低い抵抗のコンタクト領域は、第二の
ドーバント・レベルよりもドーパント濃度が古い第三の
ドーバント・レベルで形成される。

（３１）　　（３Ｇ）項に記載した抵抗性素子を形成す
る方４． 法は更に、低い抵抗のコンタクト領域に隣接するケイ素
化合，物コンタクトを形成ずることを含む。

（３２）　　（２９）項に記戟した抵抗性素子を形成す
る方法は更に、抵杭性充填物質の第二の端に隣接するケ
イ素化合物コンタクトを形成づることを含む。

（３３）　　（２９）項に記載した方法により形成され
る抵抗性素子。

（３４）抵抗器（１０）はトレンヂ（１２）内に形成さ
れ、絶縁層（２６）により分離される。抵抗性充填物（
２８）は、第二の層（２２》と同じ形の半導体物質から
なるが、ドーバン］・濃度は反対の極値である。頭部領
域（３２）は、抵抗性充填物（２８）の端を第二の層２
２からより明確に区９Ｊするように、インタフェース《
３０》の下で第二のＪＭ（２２）内に形成されてもよい
。低抗性充填物（２８》が低いドーバントＩＩａである
ところでは、抵抗性充填物（２８》に最小の抵抗の：Ｉ
ンタクトを捉供するために、低い抵抗のコンタクト領域
（３４）は高いドーバント濃度で形成ざれる。

【図面の簡単な説明】

第１図は第二の層に隣接する第一の層内に形成されたト
レンチの所面図。 第２図は第１図に示されるトレンチ内に形成された抵抗
性充填物の断面図である。 主な符号の説明 １０：抵抗器 １２：トレンヂ ２６：絶Ｉ１層 ２８：抵抗性充填物 ３０コインタフェース ３２：頭部領域 ３　４　：　：Ｉンタクト領域

Claims (1)

【特許請求の範囲】
1. （１）第一の導電形の基板と、 前記基板に形成され、前記基板の表面から前記基板の中
   に延びるトレンチと、 前記トレンチの側壁に形成された絶縁層と、前記基板で
   前記トレンチの底に形成された埋込まれたドーピング領
   域を含み、前記埋込まれたドーピング領域は前記表面か
   ら隔てられ、前記埋込まれたドーピング領域は前記第一
   の導電形とは反対の第二の導電形を持ち、 前記トレンチの残部を満たし、前記埋込まれたドーピン
   グ領域と前記基板の表面の間に、抵抗性の電気的な接続
   を提供する抵抗性充填物を含む、集積回路に形成された
   抵抗器。