JP4028629B2 - 集積回路用コンデンサ、その製造方法並びにこのコンデンサを使用したメモリフィールド - Google Patents

集積回路用コンデンサ、その製造方法並びにこのコンデンサを使用したメモリフィールド Download PDF

Info

Publication number
JP4028629B2
JP4028629B2 JP31761897A JP31761897A JP4028629B2 JP 4028629 B2 JP4028629 B2 JP 4028629B2 JP 31761897 A JP31761897 A JP 31761897A JP 31761897 A JP31761897 A JP 31761897A JP 4028629 B2 JP4028629 B2 JP 4028629B2
Authority
JP
Japan
Prior art keywords
electrode
etching
layer
metal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31761897A
Other languages
English (en)
Other versions
JPH10154798A (ja
Inventor
ミユラー カールハインツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH10154798A publication Critical patent/JPH10154798A/ja
Application granted granted Critical
Publication of JP4028629B2 publication Critical patent/JP4028629B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、特にマイクロパターンを備えた集積回路において使用され、1つの誘電層及び2つの電極を備えた集積回路用コンデンサ、並びにその製造方法及びこの発明によるコンデンサを使用したメモリフィールドに関する。
【0002】
【従来の技術】
集積回路においてコンデンサは、通常、プレーナ、トレンチ或いはスタック構造に構成される。このようなコンデンサはトランジスタと共に使用されて、半導体メモリにおけるメモリセルを形成する。この場合、多数のメモリセルがメモリフィールドに配置される。
【0003】
この専門分野においては、このようなコンデンサの導電性電極材料の間にある誘電層を、例えばSiO2 或いはSi3 4 で作ることは公知である。このような誘電層は、確かに、良好な電気特性、例えば高い絶縁度や高い誘電率を持っているが、他方ではその製造が非常に面倒であり、誘電層は電極の製造後にその表面に形成されるから、常に少なくとも1つの付加的な製造工程を必要とする。
【0004】
【発明が解決しようとする課題】
この発明の課題は、1つの誘電層と2つの電極を備え、特にマイクロパターンの集積回路に使用するためのコンデンサであって、特に簡単に製造でき、電気的特性の良好な誘電層を備えたものを提供することにある。さらにこの発明の課題は、このようなコンデンサを製造する方法並びにこのようなコンデンサを使用したメモリフィールドを提供することにある。
【0005】
【課題を解決するための手段】
この課題は、請求項1によるコンデンサによって解決される。またその製造方法に関する課題は請求項13による方法によって解決される。さらにまた、メモリフィールドに対する課題は請求項19により解決される。
【0006】
好ましい実施態様はそれぞれ従属請求項に記載されている。
【0007】
通常、集積回路において表面パターンを作るにはエッチングが使用される。適切なエッチングについては、例えば、ウイートマン(D.Widmann)、マーデル(H.Mader)及びフリードリッヒ(H.Friedrich)著「高密度集積回路技術(Technologie hochintegrierter Schaltungen)」第2版、シュプリンガー出版、ベルリン、1996年及びシャーデ(K.Schade)著「マイクロエレクトロニクステクノロジー(Mikroelektroniktechnologie 」第1版、テヒニーク出版、ベルリン、1991年に記載されている。金属層から電極をエッチングにより作り出すには、例えば金属層の上にフォトレジストからなるマスクを形成し、これによりエッチングされてはならない範囲、例えば後で電極となる範囲を覆う。エッチング工程自体は、異方性エッチングとするために、特にドライエッチングで行われる。このエッチングで露出された電極表面が純粋な金属性表面であることは稀である。むしろ、この表面にはエッチング生成物が堆積するので、この堆積物を従来は電極をさらに加工する際に、純粋な金属性表面を得るために完全に除去していた。この金属性表面に、次いで、コンデンサを作るために二酸化ケイ素、窒化ケイ素等からなる誘電層が形成される。
【0008】
この発明によれば、エッチング工程は、金属層から電極をエッチングで作り出す際にエッチング媒体に通じる電極表面に、目的に合わせて全体的に、直接コンデンサの誘電体となる誘電層が形成されるように行われる。この誘電層は、金属のエッチング生成物及び/又はエッチングの際に形成され電極表面に堆積するポリマー構造からなる。
【0009】
エッチングとしては、特に、例えば基本的に前記の文献に記載されているような化学的或いは物理化学的ドライエッチングが使用される。特に好ましくは、プラズマエッチングが行われる。
【0010】
エッチング媒体、特にエッチングガスは、エッチングされるパターンに関係して、特にエッチングされる金属層に関係して選択される。それぞれ適したエッチング媒体は、当該専門家には基本的に知られており、前記の文献に記述されている。エッチングされる金属層は例えば主としてアルミニウム或いはタングステンからなる。アルミニウムの場合にはフッ素を含むエッチング媒体は好ましくない。なぜなら揮発しにくいエッチング生成物を形成するからである。基本的に適当なエッチング媒体は、F2 、Cl2 、Br2 、I2 のようなハロゲン、HF、HCl、HBr、HIのようなハロゲン化水素、ホウ素、ケイ素或いはアンチモンのハロゲン化合物或いはまたハロゲン化炭化水素である。それぞれ上記のグループの個々の化合物或いは複数の化合物も或いは異なるグループの複数の化合物の混合物も使用できる。さらにエッチング媒体は、例えばハロゲン化されてない炭化水素のような通常使用されるその他の化合物を添加物として含むことができる。
【0011】
炭素を含む化合物及び特にハロゲン化炭化水素が、場合によってはエッチングの際に通常使用される他の化合物と組み合わせてエッチングガスとして使用されるときは、エッチング工程の間にエッチングされた金属層の表面にポリマー構造が生ずる。ハロゲン化炭化水素の場合にはこのポリマー構造は例えばハロゲン化炭化水素鎖からなる。エッチング工程中に形成されるその他のエッチング生成物は、例えばエッチングされた金属のハロゲン化物或いは酸化物である。
【0012】
この発明によるコンデンサを製造する際にはエッチング工程は、金属層からエッチングにより作り出される第一の電極のエッチングされた表面に、目的に合わせて全面的に、例えばポリマー構造及び/又は金属のエッチング生成物からなる誘電層が作られる。この層の組成、従ってその物理化学的特性並びに層厚はエッチング媒体及びエッチングの際のパラメータを適当に選択することにより定められる。このようにしてコンデンサの第一及び第二の電極の間に誘電層が非常に簡単にかつ目的に合って製造される。
【0013】
好ましい実施態様によれば、第一の電極は円筒状に、誘電層は円筒側面に中空円筒状に形成される。円筒状の電極は、パターン化された表面のほぼ垂直な側面領域が作られ、しかもその際円筒軸が基本パターンの表面、即ちエッチングされる金属層が配置されている面に対して垂直に延びるような異方性エッチングで作られるのがよい。この構成でもって誘電層は簡単に作られ、特に接続性が良くかつ所要空間の少ない点で優れている良好なコンデンサ装置が得られる。誘電層の回りには第二の電極が形成されている。
【0014】
多数の第一の電極を備えたメモリフィールドにおいては、第二の電極は、多数の或いは全ての第一の電極に対して共通の対向電極として機能する金属層として形成される。好ましくは、接触部は電極の円筒軸方向端部に配置される。この構成はコンデンサへの好ましい通電路を形成する。
【0015】
電極間の短絡を回避するために、第二の電極の高さは、好ましくは、第一の電極の高さより低くされる。このことは、例えば、第二の電極の上面が第一の電極の上面より深く削り取られることによって実現される。なお、第二の電極は研削或いはエッチングにより削り取るのがよい。
【0016】
第二の電極の上面には、好ましくは、導電層が配置される。この発明の1つの実施態様において、この導電層は、例えばMoSi2 、WSi2 、TaSi2 或いはTaSi2 のような金属ケイ化物からなる。この導電層は第二の電極より低い抵抗を持つのが特に有利である。導電層の上にはさらにもう1つの導電層を配置することができる。この導電層は低抵抗であり、例えばアルミニウム或いは銅のような金属からなる。下側の導電層は上側の導電層に対する障壁層として機能する。異なる抵抗を持つ層構造は並列接続された抵抗を備えた構成に相当する。第二の電極と導電層、場合によってはもう1つの導電層の高さの和が第一の電極の高さより低いこともまた有効である。
【0017】
この発明によるコンデンサは、請求項13による方法により有利に作られる。この方法によれば、先ず金属層が基本パターンの上に設けられる。基本パターンは例えば導電路系である。この金属層は、第一の電極が生じ、そのエッチングされる表面にポリマー構造及び/又は金属のエッチング生成物が誘電層として形成されるようにエッチングされる。次いで第二の電極が設けられ、第一及び第二の電極は誘電層によって互いに分離される。
【0018】
このような本発明によるコンデンサの製造方法によれば、金属層がエッチングされ、その場合エッチングされた表面に誘電層が形成され、この誘電層に接して第二の電極が配置される。従ってコンデンサはたったの2工程で作られる。従って著しい時間及びコストの節約が得られる。
【0019】
これに適したエッチング及びエッチング媒体は既に冒頭に記載した。金属層は異方性にエッチングされ、その際誘電層が第一の電極の垂直側面に生ずるようにするのが好ましい。
【0020】
上記の製造工程に続いて第二の電極の異方性エッチバック或いは研削バックが行われ、その際第二の電極の金属層が第一の電極のそれより深くエッチングされ、確実に第一の電極への短絡を回避する。その他に第二の電極には少なくとも1つの導電層が設けられる。
【0021】
導電層の上に付加的な導電層が設けられる場合には、この導電層は、高い位置にある第一の電極への接触が中断されるまで、エッチング或いは研削により深く削り取るのがよい。導電層により非常に簡単に電極の接触部が作られる。導電層が多数の電極の上に延びているときには、簡単にこれらのコンデンサ電極の間の電気的な接続が実現される。
【0022】
この発明による方法は個々のコンデンサを製造するためにだけでなく、特に例えば、多数の並列配置されたコンデンサとその他の部品とからなるメモリフィールドに配置される多数のコンデンサを同時に製造するためにも適している。
【0023】
このようなメモリフィールドもまたこの発明の対象である。第二の電極、好ましくは多数の第一の電極に対して共通の対向電極として機能するのに合目的的な第二の電極の接触化のために、この発明の1つの有利な実施態様においては、接続フィールドが、ボンドワイヤの脚点のための充分なスペースを作るために、隣接する第一の電極の間の間隔を拡大することにより形成される。
【0024】
【実施例】
以下に、この発明を添付の図面を参照して説明する。図示の実施例は、メモリフィールドを形成する多数のコンデンサを配置した形の集積回路を示す。コンデンサの下側にはトランジスタが配置されているが、図には示されていない。
【0025】
以下に、この発明によるコンデンサを備えたマイクロパターンの集積回路の製造方法を図面により説明する。
【0026】
図1に示されるように、導電路10は集積回路の基本パターンを形成している。導電路10の下には、トランジスタやその他の導電路のような他の部品(図示されず)が置かれている。図には3つの導電路10が互いに均等間隔で並列配置されている。その上に次のパターンとして導電路10の間の領域にそれぞれ1つの誘電層6が配置されている。誘電層6は以下では基本パターン誘電体と称することにする。その上に金属層1’が配置されている。基本パターン誘電体6は導電路10の間の空間に配置され、金属層1’はそれらの間では導電路10にまで達している。この部分2で電気的接触が行われている。金属層1’は比較的高く形成され、その表面は平坦である。金属層1’と導電路10との間の接触部2のちょうど上側にレジストマスクのレジスト11が配置される。
【0027】
図2は製造工程の次の段階を示す。金属層1’の表面は異方性エッチングされているが、レジスト11を備えた表面の範囲はエッチングされていない。金属層1’は図2に示す段階において基本パターン誘電体6までエッチングにより掘り下げられている。このようにして金属層1’から個々の第一の電極1が生ずる。その側面にはエッチング工程により誘電層3が形成され、この層3はエッチングガス及びエッチングの際のパラメータを適当に選択することによりその組成及び層厚を目的に合うように形成される。
【0028】
それに続く工程段階でレジスト11は除去され、もう1つの金属層5が集積回路パターンの上に形成される。図3に示すように、この金属層5は、その高さにおいて電極1の高さを越えるように形成されている。
【0029】
図4は、金属層5がエッチバックされ、その表面7が第一の電極1の表面8の下にくるようになった製造段階を示す。誘電層3の上端9はこれにより露出される。金属層5(例えばタングステン)を上述のようにエッチバックすることにより第二の電極4が作られ、この電極4は多数の第一の電極1に対する共通の対向電極として機能する。第二の電極4の表面7には導電層としてケイ化物の薄膜12が形成される。このケイ化物の薄膜12の上には第二の低抵抗導電層13が配置され、これは金属層5と同様に異方性エッチングで第一の電極1の表面8から除去され、ただ第二の電極のケイ化物を備えた範囲12にわたって延びている。障壁層として作用する薄膜12及び導電層13は第二の電極4の金属層よりはるかに低抵抗である
【0030】
図5に示すように、この実施例では電極1及び4並びに誘電層3から形成されたコンデンサが規則的に配置されている。
【0031】
図6は、多数のコンデンサを備えた構成の平面を示す。14で示される範囲において隣接するコンデンサは大きな相互間隔を持ち、接続フィールドを形成している。この接続フィールド14に例えばボンディングによりコンデンサの第二の電極4への接触部を形成することができる。
【0032】
図7は、第二の電極4への接触方法を明示している。この接触化は接続フィールド14にボンド接続を作ることにより行われる。ボンドワイヤ15は、通常間隔の2つの電極1の間の空間領域より大きい面積を持っている接続フィールド14に固定される。この構成の上にIMOX(金属間酸化物)として形成されている誘電層17が設けられている。接続フィールド14はボンドワイヤ15のための或いは次の金属面に対するバイア(VIA)のための一種のパッド窓とみなすことができる。
【図面の簡単な説明】
【図1】第一の電極をエッチングする前の集積回路の断面図。
【図2】第一の電極をエッチングにより形成した集積回路の断面図。
【図3】第二の電極を作るための金属層を形成した集積回路の断面図。
【図4】この発明によるコンデンサを備えた集積回路の断面図。
【図5】この発明によるコンデンサを備えた集積回路の平面図。
【図6】この発明によるコンデンサと接続フィールドとを備えた集積回路の平面図。
【図7】図6のA−A線断面図。
【符号の説明】
1 第一の電極
1’ 第一の電極を作るための金属層
2 接触部
3 誘電層
4 第二の電極
5 第二の電極を作るための金属層
6 基本パターン誘電体
7 金属層の表面
8 第一の電極の表面
9 誘電層の端部
10 導電路
11 レジストマスクのレジスト
12 ケイ化物の薄膜
13 第二の低抵抗の導電層
14 接続フィールド
15 ボンディングワイヤ
17 誘電層

Claims (19)

  1. 金属層(1’)をエッチングすることにより作られた円筒状の第一の電極(1)と、中空円筒状をなし、前記第一の電極(1)の回りに配置された誘電層(3)と、該誘電層(3)を取り囲む第二の電極(4)とを備え、
    前記誘電層(3)が金属層(1’)の化学的或いは物理化学的ドライエッチングの際に形成されるポリマー構造及び/又は金属の生成物のみからなることを特徴とするコンデンサ。
  2. 誘電層(3)がハロゲン化炭化水素を含むエッチングガスを使用したエッチングの際に形成されるポリマー構造のみを含むことを特徴とする請求項1記載のコンデンサ。
  3. 誘電層(3)が金属酸化物及び/又は金属ハロゲン化物を含むことを特徴とする請求項記載のコンデンサ。
  4. 金属層(1’)と第一の電極(1)とが主としてタングステン、アルミニウム化合物或いは銅からなることを特徴とする請求項1乃至3の1つに記載のコンデンサ。
  5. 接触部が円筒軸の方向において電極(1、4)の端部に存在することを特徴とする請求項4記載のコンデンサ。
  6. 第一の電極(1)が一面において円筒軸の方向に第二の電極(4)を越えていることを特徴とする請求項4又は5記載のコンデンサ。
  7. 第二の電極(4)の表面上に、該電極(4)より低抵抗の導電層(12)が配置されていることを特徴とする請求項6記載のコンデンサ。
  8. 導電層(12)が金属ケイ化物からなることを特徴とする請求項7記載のコンデンサ。
  9. 導電層(12)の表面上に前記第二の電極より低抵抗の付加的な導電層(13)が配置されていることを特徴とする請求項7又は8記載のコンデンサ。
  10. 付加的な導電層(13)が金属からなることを特徴とする請求項9記載のコンデンサ。
  11. 次の工程、即ち金属層(1’)を基本パターンの上に設け、金属層(1’)をエッチングすることで円筒状の第一の電極(1)を形成し、その際エッチングした表面にポリマー構造及び/又は金属のエッチング生成物のみからなる誘電層(3)を形成し、第二の電極(4)を、第一の電極(1)と第二の電極(4)とが誘電層(3)によって互いに分離されるように設けることを特徴とする請求項1乃至10の1つに記載のコンデンサの製造方法。
  12. 金属層(1’)を化学的或いは化学物理的ドライエッチングにより異方性エッチングし、誘電層(3)が第一の電極(1)の垂直側面に形成することを特徴とする請求項11記載の方法。
  13. エッチング媒体として1つ又は複数のハロゲン化炭化水素、1つ又は複数のハロゲン、1つ又は複数のハロゲン炭化水素、ホウ素、ケイ素或いはアンチモンの1つ又は複数のハロゲン化合物或いはこれらの化合物の混合物を含むエッチングガスを使用することを特徴とする請求項11又は12記載の方法。
  14. 第二の電極(4)を、金属層として第一の電極(1)及び誘電層(3)の回りに形成することを特徴とする請求項12又は13記載の方法。
  15. 第二の電極(4)を、研削或いはエッチングにより、その高さが第一の電極(1)の高さより低くなるように削り取ることを特徴とする請求項14記載の方法。
  16. 第二の電極(4)の上に導電層(12)と、場合によっては付加的な導電層(13)とを形成し、研削或いはエッチングにより、第二の電極(4)及び導電層(12)並びに場合によっては付加的な導電層(13)の高さが第一の電極(1)の高さより低くなるように削り取ることを特徴とする請求項15記載の方法。
  17. 多数のコンデンサが相並んで配置されていることを特徴とする請求項1乃至10の1つに記載のコンデンサを使用したメモリフィールド。
  18. 第二の電極(4)の多数或いは全てが、メモリフィールドの多数或いは全ての第一の電極(1)に共通な対向電極として機能する金属層として形成されていることを特徴とする請求項17記載のメモリフィールド。
  19. 接続フィールド(14)の範囲で隣接するコンデンサの間の間隔が拡大され、この接続フィールド(14)にメモリフィールドの接触のための或いは隣接の金属層の接触のためのボンドワイヤ(15)がボンディング結合されていることを特徴とする請求項18記載のメモリフィールド。
JP31761897A 1996-11-08 1997-11-04 集積回路用コンデンサ、その製造方法並びにこのコンデンサを使用したメモリフィールド Expired - Lifetime JP4028629B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19646208A DE19646208C2 (de) 1996-11-08 1996-11-08 Verfahren zur Herstellung eines Kondensators und Speicherfeld
DE19646208.8 1996-11-08

Publications (2)

Publication Number Publication Date
JPH10154798A JPH10154798A (ja) 1998-06-09
JP4028629B2 true JP4028629B2 (ja) 2007-12-26

Family

ID=7811104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31761897A Expired - Lifetime JP4028629B2 (ja) 1996-11-08 1997-11-04 集積回路用コンデンサ、その製造方法並びにこのコンデンサを使用したメモリフィールド

Country Status (6)

Country Link
US (1) US20050118773A1 (ja)
EP (1) EP0844652A1 (ja)
JP (1) JP4028629B2 (ja)
KR (1) KR19980042189A (ja)
DE (1) DE19646208C2 (ja)
TW (1) TW411550B (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1920684A1 (de) * 1969-04-23 1970-11-05 Siemens Ag Verfahren zum Herstellen von Aluminium-Aluminiumoxid-Metall-Kondensatoren in integrierten Schaltungen
JPH01108249A (ja) * 1987-10-20 1989-04-25 Rikagaku Kenkyusho 誘電体組成物
DD297279A5 (de) * 1990-08-14 1992-01-02 ��������@���������������@����������������������@���k�� Kondensatoranordnung mit grosser kapazitaet und verfahren zur herstellung derselben
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5174856A (en) * 1991-08-26 1992-12-29 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from previous metal etch
JP3412173B2 (ja) * 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
KR960006822B1 (ko) * 1993-04-15 1996-05-23 삼성전자주식회사 반도체장치의 미세패턴 형성방법
JPH0766367A (ja) * 1993-06-30 1995-03-10 Kawasaki Steel Corp 半導体装置及びその製造方法
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
US5872697A (en) * 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor

Also Published As

Publication number Publication date
EP0844652A1 (de) 1998-05-27
TW411550B (en) 2000-11-11
KR19980042189A (ko) 1998-08-17
US20050118773A1 (en) 2005-06-02
JPH10154798A (ja) 1998-06-09
DE19646208A1 (de) 1998-05-14
DE19646208C2 (de) 2001-08-30

Similar Documents

Publication Publication Date Title
US6344964B1 (en) Capacitor having sidewall spacer protecting the dielectric layer
US7960240B1 (en) System and method for providing a dual via architecture for thin film resistors
US7148116B2 (en) Semiconductor device with load resistor and fabrication method
EP0734060A1 (en) DRAM capacitor storage electrode with textured surface
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
CN100550348C (zh) 制造集成电路器件的方法及由此形成的器件
JP3172832B2 (ja) 半導体装置のキャパシタの製造方法
JP2004140361A (ja) ダマシーン工程を利用した半導体装置及びその製造方法
KR100435179B1 (ko) 반도체 장치 및 그 제조 방법
JP3171323B2 (ja) 半導体装置及びその製造方法
JP4028629B2 (ja) 集積回路用コンデンサ、その製造方法並びにこのコンデンサを使用したメモリフィールド
JP2002026135A (ja) 半導体素子のキャパシタ製造方法
US6159791A (en) Fabrication method of capacitor
JPH03114252A (ja) 寸法の延長されたトレンチ抵抗器
CN112909169B (zh) 半导体结构及半导体结构的制造方法
KR100250710B1 (ko) 캐패시터 형성 방법
KR20010100532A (ko) 전기 도금법으로 형성된 전극을 구비하는 커패시터 및 그제조방법
US20230238424A1 (en) Method of manufacturing capacitor array
US20230238248A1 (en) Method of processing substrate
KR100532405B1 (ko) 전기 도금을 이용한 전극 형성방법
KR100640566B1 (ko) 더블 패드층을 구비하는 반도체 소자 및 그 제조 방법
KR100876879B1 (ko) 캐패시터의 스토리지 노드 형성방법
JPH06338597A (ja) 記憶セルの埋込ビット線アレイを形成する方法
KR20040000016A (ko) 반도체 소자의 콘택 형성 방법
US8120182B2 (en) Integrated circuit comprising conductive lines and contact structures and method of manufacturing an integrated circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term