CN100550348C - 制造集成电路器件的方法及由此形成的器件 - Google Patents
制造集成电路器件的方法及由此形成的器件 Download PDFInfo
- Publication number
- CN100550348C CN100550348C CNB2005101161637A CN200510116163A CN100550348C CN 100550348 C CN100550348 C CN 100550348C CN B2005101161637 A CNB2005101161637 A CN B2005101161637A CN 200510116163 A CN200510116163 A CN 200510116163A CN 100550348 C CN100550348 C CN 100550348C
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- substrate
- resistivity
- composition
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000000203 mixture Substances 0.000 claims abstract description 65
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 81
- 239000000463 material Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 229910004166 TaN Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000011435 rock Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 127
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000009413 insulation Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
形成集成电路器件的方法包括在半导体衬底上形成具有不同电阻率的构图层。这些方法包括在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层。半导体衬底的第一部分可以包括衬底的存储单元阵列部分，以及半导体衬底的第二部分可以包括衬底的外围电路区，外围电路区延伸邻近存储单元阵列部分。构图第一导电层，以在衬底的第一部分上限定上电容器电极，以及在衬底的第二部分上限定电阻性图形。然后在衬底的第三部分和在电阻性图形上形成第二导电层。构图第二导电层，以在衬底的第三部分上限定第一电阻器图形和在电阻性图形上限定构图的电阻器帽盖。
Description
参考在先申请
本申请要求2004年10月21日申请的韩国专利申请序列号10-2004-0084395的优先权，因此在此将其公开内容全部引入作为参考。
技术领域
本发明涉及制造集成电路器件的方法，更具体涉及制造包含电阻器的集成电路器件的方法及由此形成的器件。
背景技术
集成电路器件经常利用有源和无源器件，以获得希望的工作特性。典型的无源器件包括电容器、电阻器和电感器。为了形成具有不同的阻抗值的电阻器，已研制了许多技术，以及这些技术的一些包括使用具有不同电阻率和不同尺寸的不同材料。美国专利号6,548,851中公开了一种这种技术，包括在半导体衬底的外围电路区中形成电阻器。该电阻器由用于在衬底的存储单元阵列区中限定上电容器电极的相同材料形成。美国专利号6,730,573公开了由也用于限定上电容器电极的金属层形成电阻器。美国专利号6,040,596公开了一种由与存储单元电容器的上极板电极相同的材料形成的电阻器。在美国专利号4,643,77和6,211,031中还公开了用于形成电阻器的常规技术。
尽管这些常规技术用于形成电阻器，但是在集成电路衬底上形成电阻器仍然需要改进的方法。
发明内容
根据本发明的实施例形成集成电路器件的方法包括在半导体衬底上形成具有不同电阻率的构图层。这些实施例可以包括在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层。半导体衬底的第一部分可以包括衬底的存储单元阵列部分，以及半导体衬底的第二部分可以包括衬底的外围电路区，外围电路区延伸邻近存储单元阵列部分。构图第一导电层，以在衬底的第一部分上限定上电容器电极，以及在衬底的第二部分上限定电阻性图形。在该构图步骤之后，在衬底的第三部分上和在电阻性图形上形成第二导电层。该第二导电层具有大于第一电阻率的第二电阻率。构图第二导电层，以在衬底的第三部分上限定第一电阻器图形和在电阻性图形上限定构图的电阻器帽盖。该构图的电阻器帽盖可以直接接触第一电阻性图形的上表面。构图的电阻器帽盖和电阻性图形可以共同地限定第一电阻器。在这些实施例中，在第二导电层被构图之后，构图电阻性图形，以形成较低电阻性的电阻器图形。在这些实施例中，电阻性图形的阻抗可以小于第一电阻器图形的阻抗。第一电阻率可以约小于100μΩcm，以及第二电阻率可以约大于100μΩcm。
根据这些实施例的优选方面，第一导电层可以是选自由金属和金属氧化物及其组合物(combination)构成的组的材料。示例性金属和金属氧化物包括Ru、Pt、Ir、Cu、W、TiN、TaN、WN、IrO2和RuO2及其组合物。第一导电层也可以具有约100
至约1000
的厚度范围。此外，第二导电层可以是掺杂的或不掺杂的多晶硅，以及具有约250
至约3000
的厚度范围。
形成第一导电层的步骤可以在衬底的第一部分上形成下电容器电极和在下电容器电极上形成电容器介质层之前。该电容器介质层也可以形成在衬底的第二部分上。此外，构图第一导电层的步骤可以包括依次构图第一导电层和电容器介质层，以在下电容器电极上限定上电容器电极，以及在电容器介质层的构图部分上限定电阻性图形。另外，构图第一导电层的步骤可以包括使用电容器介质层作为刻蚀停止层，有选择地构图第一导电层。
根据本发明的再一实施例形成集成电路器件的方法包括，在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层，以及构图第一导电层，以在衬底的第一部分上限定上电容器电极和在衬底的第二部分上限定电阻性图形的步骤。然后在上电容器电极上、衬底的第三部分和在电阻性图形上形成第二导电层。第二导电层具有大于第一电阻率的第二电阻率。构图第二导电层，以在上电容器电极上限定构图的电容器帽盖，在衬底的第三部分上限定第一电阻器图形，以及在电阻性图形上限定构图的电阻器帽盖。在这些实施例中，当第二导电层被构图时，电阻性图形被构图，以形成下电阻性电阻器图形。
本发明的再一实施例包括通过在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层，以及构图第一导电层，以在衬底的第一部分上限定下电容器电极和在衬底的第二部分上限定第一电阻器图形，从而形成集成电路器件。然后在下电容器电极上和在第一电阻器图形上形成电容器介质层。然后在下电容器电极上和在衬底的第三部分上形成具有第二电阻率的第二导电层，第二电阻率小于第一电阻率。构图该第二导电层，以在下电容器电极上限定上电极，以及在衬底的第三部分上限定第二电阻器图形。
本发明的附加实施例包括集成电路器件。这些器件包括在半导体衬底的第一部分上的第一电阻器以及半导体衬底的第二部分上的第二电阻器。第二电阻器包括第二导电材料的底下图形以及帽盖层图形，第二导电材料不同于第一导电材料以及具有比第一导电材料更低的电阻率。该帽盖层图形直接在底下的图形的上表面上延伸。帽盖层图形可以使用限定第一电阻器的相同材料来形成。这些实施例还包括半导体衬底的第三部分上的电容器。电容器具有由第二导电材料制成的上电极。电容器帽盖层在上电极上延伸以及由与第一电阻器相同的材料制成。
附图说明
图1A-1E是说明根据本发明实施例形成集成电路器件的方法的中间结构的剖面图。
图2A-2C是说明根据本发明实施例形成集成电路器件的方法的中间结构的剖面图。
图3A-3C是说明根据本发明实施例形成集成电路器件的方法的中间结构的剖面图。
具体实施方式
现在参考附图更完全地描述本发明，其中示出本发明的优选实施例。但是，本发明可以以许多不同的形式体现，不应该认为仅限于在此阐述的实施例中；相反，提供这些实施例是为了本公开是彻底的和完全的，并将本发明范围完全传递给所属领域的技术人员。在图中，为了清楚放大了层和区域的厚度。还应该理解当一个层称为在另一层或衬底“上”时，可以直接在另一层或衬底上或可也以存在插入层。在整篇中，相同的数字始终指相同的元件。
通过图1A-1E说明根据本发明的第一实施例的形成集成电路器件的方法。具体，图1A是半导体衬底10的剖面图，包含存储单元阵列部分(C)和外围电路部分(P)，外围电路部分(P)包含高电阻率区域(HR)和低电阻率区域(LR)。如图所示，在衬底10的主表面上设置电绝缘层100。在绝缘层100的形成之前，可以在衬底10内形成晶体管(未示出)。衬底10的单元阵列部分(C)包括构图的下电容器电极105。该下电容器电极105可以形成为，例如，构图的金属层或构图的多晶硅层。下电容器电极105和电绝缘层100可以被电容器介质层110覆盖。电容器介质层110可以由，例如，高介质材料如氧化钽(Ta2O5)、氧化铝(Al2O3)和氧化铪(HfO2)制成。在形成了电容器介质层110之后，在电容器介质层110上淀积具有较高导电性的导电层115。该导电层115可以构成金属层或金属氧化物层或其组合物。优选的金属层包括，例如，Ru、Pt、Ir、Cu、W、TiN、TaN和WN，以及优选的金属氧化物层包括，例如，IrO2和RuO2。导电层115可以形成至约100
至约1000
之间的厚度范围内以及具有约小于100μΩcm的电阻率。
现在参考图1B，在导电层115上淀积光刻胶材料层并构图，以限定第一光刻胶掩模120。然后执行使用第一光刻胶掩模120作为刻蚀掩模刻蚀导电层115的步骤。执行该刻蚀步骤，以在衬底10的单元阵列部分(C)中限定电容器200的上电容器电极115a，以及在低电阻率区域(LR)上限定虚拟导电层图形115b(作为电阻性图形)。而且，通过该刻蚀步骤，可以在高电阻率区域(HR)上除去导电层115。如图所示，该刻蚀步骤也可以导致去除电容器介质层110的露出部分，但是，在本发明的选择性实施例中，电容器介质层110作为刻蚀-停止层且不被该刻蚀除去。
现在参考图1C，在衬底10上淀积帽盖材料层125，以覆盖上电容器电极115a和虚拟导电层图形115b。该帽盖材料层125优选是较高电阻率材料如多晶硅，可以具有约250
至约3000
的厚度范围。如果帽盖材料层125是多晶硅，那么可以使用例如就地掺杂或离子注入技术调整帽盖材料层125的导电性。具体，可以形成具有约大于100μΩcm的电阻率的帽盖材料层125。
如图1D-1E所示，然后在帽盖材料层125上淀积另一光刻胶材料层并构图，以限定第二光刻胶掩模130。该第二光刻胶掩模130包括帽盖层限定图形130a、高电阻率电阻器限定构图130b和低电阻率限定图形130c。然后，使用第二光刻胶掩模130作为刻蚀掩模和电绝缘层100作为刻蚀停止层帽盖材料层125，刻蚀帽盖材料层125。然后第二光刻胶掩模130被除去，以露出覆盖单元阵列部分(C)中的电容器200的帽盖层125a，在高电阻率区域(HR)中形成电阻器135a的第一电阻率图形125c，以及在低电阻率区域(LR)中形成电阻器135b的构图的电阻器帽盖125b。构图的电阻器帽盖125b直接接触虚拟导电层图形115b的上表面(即，电阻性图形)，以由此限定较低的电阻率电阻器135b。在电阻器135a和135b上淀积的层间绝缘层(未示出)中可以形成电连接到电阻器135a和135b的电极和导电通孔(未示出)。
通过图2A-2C说明根据本发明的第二实施例的形成集成电路器件的方法。具体，图2A是半导体衬底10的剖面图，包含存储单元阵列部分(C)和外围电路部分(P)，外围电路部分(P)包含高电阻率区域(HR)和低电阻率区域(LR)。如说明，在衬底10的主表面上设置电绝缘层100。在绝缘层100的形成之前，可以在衬底10内形成晶体管(未示出)。衬底10的单元阵列部分(C)包括构图的下电容器电极105。例如，该下电容器电极105可以形成为构图的金属层或构图的多晶硅层。下电容器电极105和电绝缘层100可以被电容器介质层110覆盖。电容器介质层110可以由高介质材料如氧化钽(Ta2O5)、氧化铝(Al2O3)和氧化铪(HfO2)制成。在形成了电容器介质层110之后，在电容器介质层110上淀积具有较高导电性的导电层115。该导电层115可以构成金属层或金属氧化物层或其组合物。优选的金属层包括例如，Ru、Pt、Ir、Cu、W、TiN、TaN和WN，以及优选的金属氧化物层包括例如IrO2和RuO2。导电层115可以形成至约100至约1000
之间的厚度范围，以及具有约小于100cm的电阻率。然后在导电层115上淀积光刻胶材料层并构图，以限定光刻胶掩模122。然后执行使用光刻胶掩模122作为刻蚀掩模刻蚀导电层115的步骤。执行该刻蚀步骤，以在衬底10的单元阵列部分(C)中限定电容器200的上电容器电极115a，以及在低电阻率区域(LR)上限定电阻性图形115b。而且，通过该刻蚀步骤，可以在高电阻率区域(HR)上除去导电层115。如图所示，该刻蚀步骤也可以导致去除电容器介质层110的露出部分。
现在参考图2B，在衬底10上淀积帽盖材料层125，以覆盖上电容器电极115a和电阻性图形115b。该帽盖材料层125优选是较高电阻率材料如多晶硅，可以具有约250
至约3000的厚度范围。如果帽盖材料层125是多晶硅，那么可以使用例如就地掺杂或离子注入技术调整帽盖材料层125的导电性。具体，帽盖材料层125可以形成有约大于100μΩcm的电阻率。如图2C所示，然后有选择地构图帽盖材料层125，以在单元阵列部分(C)中限定覆盖电容器200的帽盖层125a，在高电阻率区域(HR)中限定形成电阻器135a的第一电阻率图形125c，以及在低电阻率区域(LR)中限定形成电阻器135b的构图的电阻器帽盖图形125b。而且，在帽盖材料层125被构图之后，低电阻率区域(LR)上的电阻性图形115b被顺序地构图，以限定下电阻性电阻器图形115c。构图的电阻器帽盖125b直接接触虚拟导电层图形115b的上表面，以由此限定较低的电阻率电阻器135b。
通过图3A-3C说明根据本发明的第三实施例的形成集成电路器件的方法。具体，图3A是半导体衬底10的剖面图，包含存储单元阵列部分(C)和外围电路部分(P)，外围电路部分(P)包含高电阻率区域(HR)和低电阻率区域(LR)。如图所示，在衬底10的主表面上设置电绝缘层100。在绝缘层100的形成之前，可以在衬底10内形成晶体管(未示出)。衬底10的单元阵列部分(C)包括由多晶硅形成的构图的下电容器电极105和高电阻率区域(HR)上的虚拟多晶硅层图形105a。可以使用就地掺杂和离子注入技术调整构图的下电容器电极105和虚拟多晶硅层图形105a的导电性。构图的下电容器电极105和虚拟多晶硅层图形105a可以形成至约200
至约1500的厚度范围以及具有约大于100μΩcm的电阻率。
然后构图的下电容器电极105和虚拟多晶硅层图形105a被电容器介质层110覆盖。电容器介质层110可以由高介质材料如氧化钽(Ta2O5)、氧化铝(Al2O3)和氧化铪(HfO2)制成。在形成了电容器介质层110之后，在电容器介质层110上淀积具有较高导电性的导电层115。该导电层115可以构成金属层或金属氧化物层或其组合物。优选的金属层包括例如，Ru、Pt、Ir、Cu、W、TiN、TaN和WN以及优选的金属氧化物层包括例如IrO2和RuO2。导电层115可以形成至约100
至约1000的厚度范围内，以及具有约小于100μΩcm的电阻率。帽盖材料层125也可以淀积在导电层115上。该帽盖材料层125优选是较高电阻率材料如多晶硅，可以具有约250
至约3000的厚度范围。如果帽盖材料层125是多晶硅，那么可以使用例如就地掺杂或离子注入技术调整帽盖材料层125的导电性。具体，帽盖材料层125可以形成至具有约大于100μΩcm的电阻率。
现在参考图3B-3C，然后在帽盖材料层125上淀积光刻胶掩模127，并构图为上电极限定图形127a和低电阻率电阻器限定图形127b。然后使用光刻胶掩模127作为刻蚀掩模，有选择地刻蚀帽盖材料层125和导电层115。执行该刻蚀步骤，以在衬底10的单元阵列部分(C)中限定帽盖层125a和上电容器电极115a，以及在衬底10的低电阻率部分(LR)中限定低电阻率电阻器135b。该低电阻率电阻器135b包括直接在虚拟导电层图形115b的上表面上的构图电阻器帽盖图形125b。然后除去光刻胶掩模127。此外，基于在先的构图步骤，虚拟多晶硅层图形105a可以表示高电阻率区域(HR)中的高电阻率电阻器。
在附图和说明书中，已公开了本发明的典型的优选实施例，尽管使用了专用术语，但是它们仅仅被一般使用和描述，并非限制，本发明的范围阐述在下面的权利要求中。
Claims (27)
1.一种形成集成电路器件的方法，包括以下步骤：
在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层；
刻蚀第一导电层，以在衬底的第一部分上限定上电容器电极，以及在衬底的第二部分上限定电阻性图形；
在衬底的第三部分上和在电阻性图形上形成具有第二电阻率的第二导电层，第二电阻率大于第一电阻率，其中第三部分位于第一部分和第二部分之间；以及
刻蚀第二导电层，以在衬底的第三部分上限定第一电阻率图形以及在电阻性图形上限定构图的电阻器帽盖。
2.根据权利要求1的方法，还包括在刻蚀第二导电层的所述步骤之后，构图电阻性图形，以限定下电阻性电阻器图形。
3.根据权利要求1的方法，其中构图的电阻器帽盖直接接触电阻性图形的上表面。
4.根据权利要求2的方法，其中构图的电阻器帽盖和下电阻性电阻器图形共同地限定第二电阻器。
5.根据权利要求4的方法，其中第一电阻率图形的阻抗大于第二电阻器的阻抗。
6.根据权利要求1的方法，其中第一电阻率小于100μΩcm；以及其中第二电阻率大于100μΩcm。
7.根据权利要求1的方法，其中第一导电层包括选自由金属和金属氧化物及其组合物构成的组的材料。
8.根据权利要求1的方法，其中第一导电层包括选自由Ru、Pt、Ir、Cu、W、TiN、TaN、WN、IrO2和RuO2及其组合物构成的组的材料。
9.根据权利要求1的方法，其中第一导电层具有
至
的厚度范围。
10.根据权利要求1的方法，其中第二导电层包括掺杂的或不掺杂的多晶硅。
11.根据权利要求10的方法，其中第二导电层具有
至
的厚度范围。
12.根据权利要求1的方法，其中，在形成第一导电层的所述步骤之前，还包括以下步骤：
在衬底的第一部分上形成下电容器电极；以及
在下电容器电极上形成电容器介质层。
13.根据权利要求12的方法，其中在下电容器电极上形成电容器介质层的所述步骤包括在衬底的第二部分上形成电容器介质层。
14.根据权利要求13的方法，其中刻蚀第一导电层的所述步骤包括，依次刻蚀第一导电层和电容器介质层，以在下电容器电极上限定上电容器电极，以及在电容器介质层的构图部分上限定电阻性图形。
15.根据权利要求13的方法，其中刻蚀第一导电层的所述步骤包括使用电容器介质层作为刻蚀停止层，有选择地刻蚀第一导电层。
16.根据权利要求13的方法，其中刻蚀第一导电层的所述步骤包括除去衬底的第三部分上的第一导电层。
17.一种形成集成电路器件的方法，包括以下步骤：
在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层；
构图第一导电层，以在衬底的第一部分上限定上电容器电极，以及在衬底的第二部分上限定电阻性图形；
在上电容器电极上、衬底的第三部分上以及在电阻性图形上形成具有第二电阻率的第二导电层，第二电阻率大于第一电阻率，其中第三部分位于第一部分和第二部分之间；以及
构图第二导电层，以在上电容器电极上限定构图的电容器帽盖，在衬底的第三部分上限定第一电阻率图形，以及在电阻性图形上限定构图的电阻器帽盖。
18.根据权利要求17的方法，其中第一电阻率小于100μΩcm；以及其中第二电阻率大于100μΩcm。
19.根据权利要求17的方法，其中第一导电层包括选自由Ru、Pt、Ir、Cu、W、TiN、TaN、WN、IrO2和RuO2及其组合物构成的组的材料。
20.根据权利要求17的方法，其中，在形成第一导电层的所述步骤之前，还包括以下步骤：
在衬底的第一部分上形成下电容器电极；以及
在下电容器电极上形成电容器介质层。
21.根据权利要求17的方法，还包括在构图第二导电层的所述步骤之后构图电阻性图形，以限定下电阻性电阻器图形。
22.根据权利要求17的方法，其中构图第一导电层的所述步骤包括除去衬底的第三部分上的第一导电层。
23.一种形成集成电路器件的方法，包括以下步骤：
在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层；
构图第一导电层，以在衬底的第一部分上限定下电容器电极，以及在衬底的第二部分上限定第一电阻器图形；
在下电容器电极上和在第一电阻器图形上形成电容器介质层；
在下电容器电极上和在衬底的第三部分上形成具有第二电阻率的第二导电层，第二电阻率小于第一电阻率，其中第三部分位于第一部分和第二部分之间；以及
构图第二导电层，以在电容器介质层上限定上电容器电极，以及在衬底的第三部分上限定第二电阻器图形。
24.根据权利要求23的方法，还包括，在第二导电层上形成帽盖材料层。
25.一种集成电路器件，包括：
半导体衬底的第一部分上的第一电阻器，所述第一电阻器包括第一导电材料；以及
半导体衬底的第二部分上的第二电阻器，所述第二电阻器包括：
第二导电材料的电阻性图形，第二导电材料不同于第一导电材料以及具有比第一导电材料更低的电阻率；以及
直接接触在所述电阻性图形的上表面上的帽盖层图形，所述帽盖层图形包括与所述第一电阻器相同的材料。
26.根据权利要求25的器件，还包括半导体衬底的第三部分上的电容器，所述电容器具有上电极，上电极包括第二导电材料，其中第三部分位于第一部分和第二部分之间。
27.根据权利要求26的器件，还包括在上电极上延伸以及包括与第一电阻器相同材料的电容器帽盖层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040084395A KR100630706B1 (ko) | 2004-10-21 | 2004-10-21 | 저항체를 구비한 반도체 집적 회로 및 그 제조방법 |
| KR1020040084395 | 2004-10-21 | ||
| US11/184,413 | 2005-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1832139A CN1832139A (zh) | 2006-09-13 |
| CN100550348C true CN100550348C (zh) | 2009-10-14 |
Family
ID=36206696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101161637A Active CN100550348C (zh) | 2004-10-21 | 2005-10-21 | 制造集成电路器件的方法及由此形成的器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7238584B2 (zh) |
| KR (1) | KR100630706B1 (zh) |
| CN (1) | CN100550348C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538833A (zh) * | 2017-03-01 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 电阻器结构、半导体器件及其形成方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842469B1 (ko) * | 2006-12-27 | 2008-07-01 | 동부일렉트로닉스 주식회사 | 캐패시터의 제조 방법 |
| KR100876604B1 (ko) | 2007-07-13 | 2008-12-31 | (주)페타리 | 반도체 소자 및 그 제조 방법 |
| KR101145726B1 (ko) * | 2010-04-12 | 2012-05-16 | 부산대학교 산학협력단 | 반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법 |
| US8735986B2 (en) | 2011-12-06 | 2014-05-27 | International Business Machines Corporation | Forming structures on resistive substrates |
| KR101926362B1 (ko) | 2012-06-14 | 2018-12-07 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| US9704944B2 (en) * | 2013-02-28 | 2017-07-11 | Texas Instruments Deutschland Gmbh | Three precision resistors of different sheet resistance at same level |
| US11398545B2 (en) * | 2018-06-25 | 2022-07-26 | Intel Corporation | Single-mask, high-q performance metal-insulator-metal capacitor (MIMCAP) |
| CN114256229A (zh) * | 2020-09-21 | 2022-03-29 | 联华电子股份有限公司 | 具有氮化镓结构的电阻器、电阻晶体管逻辑电路及其制法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130844A (ja) * | 1983-12-20 | 1985-07-12 | Toshiba Corp | 半導体装置の製造方法 |
| US5489547A (en) * | 1994-05-23 | 1996-02-06 | Texas Instruments Incorporated | Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient |
| US5618749A (en) * | 1995-03-31 | 1997-04-08 | Yamaha Corporation | Method of forming a semiconductor device having a capacitor and a resistor |
| KR100215845B1 (ko) * | 1997-03-17 | 1999-08-16 | 구본준 | 반도체소자 제조방법 |
| US6040596A (en) * | 1997-07-22 | 2000-03-21 | Samsung Electronics Co., Ltd. | Dynamic random access memory devices having improved peripheral circuit resistors therein |
| US6211031B1 (en) * | 1998-10-01 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Method to produce dual polysilicon resistance in an integrated circuit |
| DE19940317C2 (de) * | 1999-08-25 | 2001-06-21 | Infineon Technologies Ag | Verfahren zur Herstellung integrierter Schaltungen mit Transistoren und weiteren Halbleiterelementen |
| KR100350675B1 (ko) * | 2000-01-26 | 2002-08-28 | 삼성전자 주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| DE10039710B4 (de) * | 2000-08-14 | 2017-06-22 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat |
| KR100359299B1 (en) * | 2001-03-26 | 2002-11-07 | Samsung Electronics Co Ltd | Semiconductor memory device having resist pattern and method for forming metal contact thereof |
| US6576544B1 (en) | 2001-09-28 | 2003-06-10 | Lsi Logic Corporation | Local interconnect |
| JP2003282726A (ja) * | 2002-03-27 | 2003-10-03 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US6730573B1 (en) * | 2002-11-01 | 2004-05-04 | Chartered Semiconductor Manufacturing Ltd. | MIM and metal resistor formation at CU beol using only one extra mask |
-
2004
- 2004-10-21 KR KR1020040084395A patent/KR100630706B1/ko active IP Right Grant
-
2005
- 2005-07-19 US US11/184,413 patent/US7238584B2/en active Active
- 2005-10-21 CN CNB2005101161637A patent/CN100550348C/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538833A (zh) * | 2017-03-01 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 电阻器结构、半导体器件及其形成方法 |
| CN108538833B (zh) * | 2017-03-01 | 2021-04-02 | 中芯国际集成电路制造(上海)有限公司 | 电阻器结构、半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100630706B1 (ko) | 2006-10-02 |
| US7238584B2 (en) | 2007-07-03 |
| US20060088973A1 (en) | 2006-04-27 |
| CN1832139A (zh) | 2006-09-13 |
| KR20060035975A (ko) | 2006-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100550348C (zh) | 制造集成电路器件的方法及由此形成的器件 | |
| US7476922B2 (en) | Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same | |
| KR101671632B1 (ko) | 개선된 저항성 랜덤 액세스 메모리(rram) 구조 | |
| US6753221B2 (en) | Methods for fabricating semiconductor devices having capacitors | |
| EP1723673B1 (en) | Method of making a semiconductor device | |
| US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
| US7375389B2 (en) | Semiconductor device having a capacitor-under-bitline structure and method of manufacturing the same | |
| US20020079581A1 (en) | Electrical contact for high dielectric constant capacitors and method for fabricating the same | |
| US7109566B2 (en) | Semiconductor device with resistor pattern and method of fabricating the same | |
| US9478584B2 (en) | Nonvolatile memory device and method for manufacturing the same | |
| US20020149041A1 (en) | Ferroelectric memory and its method of fabrication | |
| US20090294903A1 (en) | Anti-fusse structure and method of fabricating the same | |
| US7745280B2 (en) | Metal-insulator-metal capacitor structure | |
| KR100487563B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| CN109994421B (zh) | 形成接触洞的方法 | |
| JPH09275193A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2000323685A (ja) | 半導体デバイスおよびメモリセルの製造方法 | |
| US6501113B2 (en) | Semiconductor device with capacitor using high dielectric constant film or ferroelectric film | |
| US6159791A (en) | Fabrication method of capacitor | |
| CN218069852U (zh) | 半导体存储器件 | |
| CN217903116U (zh) | 半导体存储器件 | |
| KR100532405B1 (ko) | 전기 도금을 이용한 전극 형성방법 | |
| KR20050079433A (ko) | 평판형 엠아이엠 커패시터를 갖는 반도체소자 및 그제조방법 | |
| KR100539242B1 (ko) | 커패시턴스 증대시키기 위한 디램과 아날로그 소자를포함하는 시스템 온 칩 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| CI02 | Correction of invention patent application |
Correction item: Priority Correct: 2005.07.19 US 11/184,413 False: Lack of priority second Number: 37 Page: The title page Volume: 22 |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: PRIORITY; FROM: MISSING THE SECOND ARTICLE OF PRIORITY TO: 2005.7.19 US 11/184,413 |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |