KR101145726B1 - 반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법 - Google Patents

반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법 Download PDF

Info

Publication number
KR101145726B1
KR101145726B1 KR1020100033087A KR20100033087A KR101145726B1 KR 101145726 B1 KR101145726 B1 KR 101145726B1 KR 1020100033087 A KR1020100033087 A KR 1020100033087A KR 20100033087 A KR20100033087 A KR 20100033087A KR 101145726 B1 KR101145726 B1 KR 101145726B1
Authority
KR
South Korea
Prior art keywords
iridium
thin film
source
injecting
precursor
Prior art date
Application number
KR1020100033087A
Other languages
English (en)
Other versions
KR20110113803A (ko
Inventor
권세훈
정영근
강명창
신유리
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020100033087A priority Critical patent/KR101145726B1/ko
Publication of KR20110113803A publication Critical patent/KR20110113803A/ko
Application granted granted Critical
Publication of KR101145726B1 publication Critical patent/KR101145726B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536Use of plasma, radiation or electromagnetic fields

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

두께가 0.1 내지 1.0 nm 인 이리듐층과, 상기 이리듐층의 상부에 두께가 0.1 내지 1.0 nm 인 이원계 금속질화물층이 교대로 적층되고, 박막의 비저항이 500μΩ?cm 이하인 반도체 소자용 비정질 삼원계 이리듐 박막을 개시한다. 본 발명에 의하면, 다결정구조를 가지는 Ir과, TiN 또는 TaN 박막을 플라즈마 원자층 증착법을 이용한 슈퍼사이클을 통해 Ir 및 TiN 또는 TaN 각층의 두께가 1nm 이하로 혼합 또는 적층함으로써, 서로 다른 원자크기와 결정구조를 가지는 두 박막이 서로의 결정성장을 방해하여 비정질 구조를 갖는 이리듐 박막을 얻을 수 있고, 형성된 삼원계 이리듐 박막의 비저항은 Ir과 금속질화물의 조성비로서 조절이 가능하다.

Description

반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법{Amorphous iridium thin films for semiconductor device and method for preparing the thin films}
본 발명은 반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 낮은 비저항과 비정질 구조를 가지는 반도체 소자용 삼원계 비정질 이리듐 박막 및 플라즈마 원자층 증착법을 이용한 이의 제조방법에 관한 것이다.
일반적으로 반도체 소자 제작시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속배선을 사용하고 있다. 과거에는 금속 배선 재료로서 알루미늄과 텅스텐이 널리 사용되어져 왔으나, 반도체 소자의 집적도가 증가함에 따라 비저항이 낮고 일렉트로마이그레이션 (electromigration; EM) 및 스트레스마이그레이션(stressmigration; SM)등의 신뢰성이 우수한 구리가 이를 대체하는 추세이다.
그러나 구리는 SiO2에 대한 접착력이 낮고, 건식 식각이 어려우며, 반도체의 주요 구성 물질인 Si 및 SiO2 내에서 확산속도가 크기 때문에, 후속 공정중 쉽게 Si 혹은 SiO2과 상호 확산을 통하여 비저항이 높은 구리 실리사이드(copper silicide)를 형성하는 문제로 인하여 소자의 오작동이 쉽게 일어난다. 따라서, 구리 배선 공정에서 소자의 신뢰성을 확보하기 위해서는, 구리의 실리콘 및 SiO2로의 빠른 확산을 방지할 수 있는 확산방지막을 개발하는 것이 필수적이다. 그러나 종래의 확산방지막으로 사용 또는 연구되어온 이원계 물질인 TiN, TaN, WN, ZrN, MoN 등은 다결정 구조를 가지고 있고, 보통 주상성장(columnar growth)을 하게 되어, 결정립계를 통한 구리의 확산에 취약한 단점을 가지고 있다.
이러한 문제점은 결정립의 크기가 아주 작은 나노 결정질이나, 비결정질인 물질을 확산방지막으로 사용함으로서 해결할 수 있다. 이러한 물질로서 상기의 이원계 물질에 비정질 구조를 가지는 실리콘질화물(SiNx)을 첨가하여, 결정입계가 없는 비정질 구조 또는 나노 결정구조를 가지는 TiSiN, TaSiN, MoSiN, ZrSiN, WSiN등과 같은 삼원계 물질들이 사용 또는 연구되어왔다. 그러나 상기의 삼원계 물질들은 비저항이 높아, 소자의 집적도의 증가시 소자의 동작속도에 영향을 미치게 되어 응답속도가 저하되는 문제점이 있다.
상기의 문제점을 해결하기 위하여, 본 발명은 비정질 구조를 가지고 확산방지 특성이 우수하면서도 비저항이 낮은 반도체 소자용 삼원계 비정질 이리듐 박막을 제공하는 것을 목적으로 한다.
상기의 문제점을 해결하기 위하여, 본 발명은 플라즈마 원자층 증착법을 이용하여 비정질 구조를 가지고 확산방지 특성이 우수하면서도 비저항이 낮은 반도체 소자용 삼원계 비정질 이리듐 박막의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은
두께가 0.1 내지 1.0 nm 인 이리듐층과,
상기 이리듐층의 상부에 두께가 0.1 내지 1.0 nm 인 이원계 금속질화물층이 교대로 적층되고,
박막의 비저항이 500μΩ?cm 이하인 반도체 소자용 비정질 삼원계 이리듐 박막을 제공한다.
상기 다른 목적을 달성하기 위하여, 본 발명은
두께가 0.1 내지 1.0 nm가 되도록 이리듐층을 형성하는 단계;
상기 이리듐층의 상부에 두께가 0.1 내지 1.0 nm가 되도록 이원계 금속질화물층을 형성하는 단계; 및
상기 이리듐층과 이원계 금속질화물층의 형성단계를 반복하여 두께가 각각 0.1 내지 1.0 nm가 되도록 하여 교대로 적층하는 단계를 포함하고,
박막의 비저항이 500μΩ?cm 이하인 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법을 제공한다.
본 발명에 의하면, 다결정구조를 가지는 Ir과, TiN 또는 TaN 박막을 플라즈마 원자층 증착법을 이용한 슈퍼사이클을 통해 Ir, TiN 또는 TaN 각층의 두께가 0.1 내지 1.0 nm로 하여 혼합 또는 적층함으로써, 서로 다른 원자크기와 결정구조를 가지는 두 박막이 서로의 결정성장을 방해하여 비정질 구조를 갖는 이리듐 박막을 얻을 수 있고, 형성된 삼원계 이리듐 박막의 비저항은 Ir과 금속질화물의 조성비로서 조절이 가능하다.
도 1은 본 발명의 삼원계 이리듐 박막의 플라즈마 원자층 증착방법을 수행하기 위한 타이밍도이다.
도 2는 제1 실시예에 따른 IrTiN의 플라즈마 원자층 증착방법을 수행하기 위한 타이밍도이다.
도 3은 제2 실시예를 따른 IrTaN의 플라즈마 원자층 증착방법을 수행하기 위한 타이밍도이다.
도 4는 본 발명의 제1 실시예에 따라 증착된 IrTiN 박막의 X-선 회절 분석을 나타낸 것이다.
도 5는 본 발명의 제2 실시예에 따라 증착된 IrTaN 박막의 X-선 회절 분석을 나타낸 것이다.
도 6은 본 발명의 제1 실시예에 따라 증착된 IrTiN 박막의 저항값 분석을 나타낸 것이다.
도 7은 본 발명의 제2 실시예에 따라 증착된 IrTaN 박막의 저항값 분석을 나타낸 것이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
본 발명은 두께가 0.1 내지 1.0 nm 인 이리듐층과, 상기 이리듐층의 상부에 두께가 0.1 내지 1.0 nm 인 이원계 금속질화물층이 교대로 적층되고, 박막의 비저항이 500μΩ?cm 이하인 반도체 소자용 비정질 삼원계 이리듐 박막을 제공한다.
상기 박막의 전체 두께는 0.2 내지 30 nm인 것이 바람직하다.
상기 이원계 금속질화물층은 Ti, Ta, Zr, Si, 및 W으로부터 선택된 하나의 금속과 질소(N)의 결합에 의하여 형성된 층인 것이 바람직하다. 상기 금속 중에서 Ti 또는 Ta인 것이 더욱 바람직하다.
상기 박막에서 이리듐 성분은 바람직하게는 40 내지 80 at%이고, 더욱 바람직하게는 60 내지 80 at% 이다.
상기 박막은 Ir, Ti, N으로 구성되고, Ir은 40 ~ 80 at%, Ti는 10 ~ 30 at%, N은 10 ~ 30 at%의 조성을 갖는 것이 바람직하다.
상기 박막은 Ir, Ta, N으로 구성되고, Ir은 40 ~ 80 at%, Ta는 10 ~ 30 at%, N은 10 ~ 30 at%의 조성을 갖는 것이 바람직하다.
본 발명에서는 이리듐층과, 상기 이리듐층의 상부에 이원계 금속질화물층이 교대로 적층되는 비정질의 삼원계 이리듐 박막을 제공한다. 이리듐층과 이원계 금속질화물층 각각의 두께는 모두 0.1 nm 내지 1.0 nm로 형성된다. 각 층의 두께가 0.1 nm 미만인 경우에는 두께가 너무 얇기 때문에 성막이 불가능하고, 두께가 1.0 nm를 초과하는 경우에는 결정이 형성될 수 있기 때문에 바람직하지 못하다. 따라서 각 층의 두께를 0.1 nm 내지 1.0 nm로 조절하면서 이리듐층과 이원계 금속질화물층을 반복하여 형성한다. 서로 다른 원자크기와 결정구조를 가지는 두 박막이 서로의 결정성장을 방해하여 비정질 구조를 갖는 박막을 제조할 수 있는 것이다.
본 발명의 반도체용 박막의 전체 두께는 0.2 내지 30 nm인 것이 바람직하다. 전체 두께가 0.2 nm 미만인 경우에는 박막이 형성되기 어렵기 때문에 바람직하지 못하고, 30 nm를 초과하는 경우에는 반도체용 소자 용도로 사용하기에 적합하지 않기 때문에 바람직하지 못하다. 따라서 박막의 전체 두께가 0.2 내지 30 nm인 경우 하나의 이리듐층과 하나의 이원계 금속질화물층 포함하는 하나의 반복단위는 2 내지 150 회 반복될 수 있다.
본 발명에서 금속질화물층은 Ti, Ta, Zr, Si, 및 W으로부터 선택된 하나의 금속과 질소(N)의 결합에 의하여 형성된 층인 것이 바람직하다. 상기 금속 중에서 Ti 또는 Ta인 것이 더욱 바람직하다. 금속질화물층은 금속의 종류에 적합한 금속소스의 전구체를 주입하여 제조한다.
타이타늄(Ti) 소스의 전구체로는 TiCl4, TiI4, TDMAT[Ti[N(CH3)2]4], TDEAT[Ti[N(C2H5)2]4], 및 TEMAT 등을 사용하고, 탄탈륨(Ta) 소스의 전구체로는 TaCl4, TaBr4, TaF4, TBTDET, PEMAT, PDMAT, PDEAT, TAIMATA 등을 사용하고, 지르코늄(Zr) 소스의 전구체로는 Zr[N(C2H5)2]4, Zr[N(CH3)2]4 등을 사용하고, 실리콘(Si) 소스의 전구체로는 Si[N(CH3)2]4, [(CH3)2N]3SiH 등을 사용하고, 텅스텐(W) 소스의 전구체로는 WF6, W(CO)6 등을 사용하는 것이 바람직하다.
본 발명에서 박막의 비저항은 500μΩ?cm 이하인 것이 바람직하다. 형성되는 비정질 삼원계 이리듐 박막의 비저항은 이리듐과 이원계 금속질화물의 조성비를 제어함으로써 조절가능하다. 상기 박막에서 이리듐 성분은 바람직하게는 40 내지 80 at%이고, 더욱 바람직하게는 60 내지 80 at%이다. 만일 Ir의 함량이 40 at% 미만인 경우에는 저항이 높아지기 때문에 바람직하지 못하고, Ir의 함량이 80 at%를 초과하는 경우에는 비정질을 유지하기 어렵고 결정이 형성되기 때문에 바람직하지 못하다.
도 1은 본 발명에 따른 삼원계 이리듐 박막을 플라즈마 원자층 증착법으로 형성하기 위한 사이클 구성의 일 실시예를 나타낸다. 도 1을 참조하면, 본 발명의 비정질 삼원계 이리듐 박막의 제조방법은, (a) 이리듐 소스의 전구체를 주입시켜 기판에 흡착시키는 단계; (b) 퍼지가스를 주입하는 단계; (c) 제1 반응가스를 주입하면서 플라즈마를 발생하여 흡착된 이리듐 소스의 전구체 리간드를 제거함으로써 이리듐 원자층을 형성하는 단계; (d) 퍼지가스를 주입하는 단계; (e) 이원계 질화물을 형성하기 위한 금속소스의 전구체를 주입하여 흡착시키는 단계; (f) 퍼지가스를 주입하는 단계; (g) 제2 반응가스를 주입하면서 플라즈마를 발생하여 흡착된 금속 소스의 전구체 리간드를 제거함으로써 이원계 질화물을 형성하는 단계; 및 (h) 퍼지가스를 주입하는 단계를 포함한다.
이렇게 형성된 삼원계 이리듐 박막은, (a)~(d) 단계를 통해 증착된 이리듐층을 형성하고, (e)~(h) 단계를 통해 증착된 이원계 금속질화물층을 교대로 형성한다.
이리듐층과 이원계 금속질화물층은 원자층 두께의 혼합상 또는 두께 0.1 내지 1.0 nm의 적층막의 형태로 존재하여 서로 간의 결정 성장을 효과적으로 억제함으로써 비정질 구조를 가지게 되며, 삼원계 이리듐 박막을 구성하는 이리듐과 금속질화물의 조성비에 따라 저항 조절이 용이한 특성을 갖는다.
도 2는 발명의 제1 실시예에 따른 IrTiN 막의 플라즈마 원자층 증착방법을 설명하기 위한 타이밍도이다. 본 발명에 따라 IrTiN 막을 증착하기 위한 방법은, (a) 이리듐 소스의 전구체를 주입시켜 기판에 흡착시키는 단계; (b) 퍼지가스를 주입하는 단계; (c) 제1 반응가스를 주입하면서 플라즈마를 발생하여 흡착된 이리듐 소스의 전구체의 리간드를 제거함으로써 이리듐 원자층을 형성하는 단계; (d) 퍼지가스를 주입하는 단계; (e) 타이타늄(Ti) 소스의 전구체를 주입하여 흡착시키는 단계; (f) 퍼지가스를 주입하는 단계; (g) 제2 반응가스를 주입하면서 플라즈마를 발생하여 흡착된 상기 금속의 소스 전구체의 리간드를 제거함으로써 타이타늄질화물(TiN)층을 형성하는 단계; 및 (h) 퍼지가스를 주입하는 단계를 포함하여 IrTiN 막을 형성한다.
(a)단계에서 이리듐 소스의 전구체로는 Ir(1,5-COD)(acac), Ir(CH3C5H4)(COD), Ir(C7H8)(acac) 등을 사용할 수 있다. 바람직하게는 Ir(EtCp)(COD)를 사용한다. 이리듐 소스 전구체는 t1 = 1 ~ 20초 동안 공급되며, 그 유량은 20 ~ 200 sccm이다.
(b)단계에서 퍼지가스로는 Ar, N2, Ne, He과 같은 불활성기체 또는 H2 인 것이 바람직하며, (a)단계에서 물리흡착된 이리듐 소스를 제거할 수 있다. 퍼지가스는 50 ~ 1000 sccm의 유량으로, t2 = 1 ~ 20초 동안 공급될 수 있다.
(c)단계에서의 제1 반응가스는 NH3, N2, H2, Ar 가스나 이들의 혼합기체를 사용하되, 흡착된 이리듐 소스 전구체와의 반응성을 높이기 위하여 플라즈마를 발생시켜 주입한다. 바람직하게는 NH3 또는 N2와 H2의 혼합가스를 플라즈마를 발생시켜 주입한다. 이때 제1 반응가스는 50 ~ 200 sccm의 유량으로, t3 = 1 ~ 20 초간 공급할 수 있으며, 플라즈마 파워는 50 ~ 300 W로 조절하는 것이 바람직하다.
(d)단계에서의 퍼지가스로는 Ar, N2, Ne, He 과 같은 불활성기체 또는 H2 인 것이 바람직하며, (c)단계에서의 반응 부산물을 제거할 수 있다. 퍼지가스는 50 ~ 1000 sccm의 유량으로, t4 = 1 ~ 20 초 동안 공급된다.
(e)단계에서의 타이타늄(Ti) 소스의 전구체로는 TiCl4, TiI4, TDMAT, TDEAT, TEMAT 등을 사용할 수 있다. 바람직하게는 TDMAT를 사용한다. 이때, 상기 타이타늄 소스는 20 ~ 200 sccm의 유량으로 버블링하여 t5 = 1 ~ 20초 동안 유입한다.
(f)단계에서의 퍼지가스로는 Ar, N2, Ne, He 과 같은 불활성기체 혹은 H2 인 것이 바람직하며, (e)단계에서 미반응된 타이타늄 소스를 제거할 수 있다. 퍼지가스는 50 ~ 1000 sccm의 유량으로 1 ~ 20초 동안 공급된다.
(g)단계에서의 제2 반응가스는 NH3, H2, N2, tBuNH2, AyNH2, Me2NNH2 또는 이들의 혼합기체를 사용하되, 흡착된 타이타늄 소스 전구체와의 반응성을 높이기 위하여 플라즈마를 발생시켜 함께 주입한다. 바람직하게는 N2, NH3, H2 또는 이들의 혼합가스를 플라즈마를 발생시켜 주입한다. 이때, (e)단계에서 사용된 타이타늄 소스에 N이 함유되어 있지 않다면, 제2 반응가스는 N을 포함하는 것으로 한다. 이때, 제2 반응가스는 50 ~ 200 sccm의 유량으로 1 ~ 20초간 공급할 수 있으며, 플라즈마 파워는 10 ~ 300 W로 한다.
상기 (h)단계에서의 퍼지가스로는 Ar, N2, Ne, He 과 같은 불활성기체 또는 H2 인 것이 바람직하며, (g)단계에서 미반응된 타이타늄 소스를 제거할 수 있다. 퍼지가스는 50 ~ 1000 sccm의 유량으로 1 ~ 20초 동안 공급된다.
또한, 상기 이리듐 소스의 전구체 및 타이타늄 소스 전구체가 증착실 내부로 원활하게 유입될 수 있도록 돕기 위하여, 상기 소스 전구체들과 반응하지 않는 불활성 기체와 혼합하여 증착실 내부로 유입될 수 있는데, 상기 운반가스로는 Ar, N2, He, Ne 인 것이 바람직하다.
이때, 반응기판의 온도는 (a)단계 ~ (h)단계의 증착 공정 동안 150 ~ 300℃로 계속 일정하게 유지한다. 또한, 공정 압력은 0.5 torr ~ 5 Torr를 일정하게 유지한다.
이와 같이, 본 발명의 제1 실시예에 따른 플라즈마 원자층증착법으로 IrTiN 박막 형성방법은, Ir(CH3C5H4)(COD) 소스 전구체 유입단계 → 퍼지 단계 → NH3 가스를 플라즈마를 발생하여 이리듐 원자층을 형성하는 단계 → 퍼지 단계 → TDMAT 소스 전구체 유입단계 → 퍼지단계 → N2 가스를 플라즈마를 발생하여 TiN층을 형성하는 단계 → 퍼지 단계를 포함하는 하나의 사이클을 거치면서 일정한 두께의 IrTiN 박막이 증착된다. 이 사이클을 반복하면 박막의 두께가 비례적으로 증가하기 때문에 사이클의 반복을 통하여 각 층의 두께가 0.1 내지 1.0 nm인 박막을 반도체 기판에 증착할 수 있다.
한편, IrTiN 박막의 Ir과 Ti의 비율을 조절하기 위하여, 원하는 횟수만큼 상기 (a)단계 ~ (d)단계 또는 (e)단계 ~ (h)단계를 반복하여 하나의 사이클을 구성할 수도 있다.
제1 실시예에 따른 IrTiN 박막에서 Ir은 40 ~ 80 at%, Ti는 10 ~ 30 at%, N은 10 ~ 30 at%의 조성을 가질 수 있다. 여기서, Ir의 함량은 바람직하게는 60 ~ 80 at%이다. 만일 Ir의 함량이 40 at% 미만인 경우에는 저항이 높아지기 때문에 바람직하지 못하고, Ir의 함량이 80 at%를 초과하는 경우에는 비정질을 유지하기 어렵고 결정이 형성되기 때문에 바람직하지 못하다. Ti 및 N은 Ir 함량의 변동에 따라 연동되고, 바람직하게는 1:1의 조성을 가진다.
도 3은 발명의 제2 실시예에 따른 IrTaN막의 플라즈마 원자층증착방법을 설명하기 위한 타이밍도이다. 본 발명에 따른 IrTaN막을 증착하기 위한 방법은, (a) 이리듐 소스의 전구체를 주입시켜 기판에 흡착시키는 단계; (b) 퍼지가스를 주입하는 단계; (c) 제1 반응가스를 주입하면서 플라즈마를 발생하여 흡착된 이리듐 소스의 전구체의 리간드를 제거함으로써 이리듐 원자층을 형성하는 단계; (d) 퍼지가스를 주입하는 단계; (e) Ta 소스의 전구체를 주입하여 흡착시키는 단계; (f) 퍼지가스를 주입하는 단계; (g) 제2 반응가스를 주입하면서 플라즈마를 발생하여 흡착된 상기 금속의 소스 전구체의 리간드를 제거함으로써 이원계 질화물을 형성하는 단계; 및 (h) 퍼지가스를 주입하는 단계를 포함한다.
이리듐 소스의 전구체로는 Ir(1,5-COD)(acac), Ir(CH3C5H4)(COD), Ir(C7H8)(acac) 등을 사용할 수 있다. 바람직하게는 Ir(EtCp)(COD)를 사용한다. (a)단계에서 이리듐 소스 전구체는 t1 시간 동안 공급되며, 그 유량은 20 ~ 200 sccm이고, t1은 1 ~ 20초 동안 유입한다.
(b)단계에서의 퍼지가스로는 Ar, N2, Ne, He 과 같은 불활성기체 또는 H2 인 것이 바람직하며, (a)단계에서 미반응된 이리듐 소스를 제거할 수 있다. 퍼지가스는 50 ~ 1000 sccm의 유량으로, 1 ~ 20초 동안 공급될 수 있다.
(c)단계에서의 제1 반응가스는 NH3, N2, H2, O2, Ar 가스 또는 이들의 혼합기체를 사용하되, 흡착된 이리듐 소스 전구체와의 반응성을 높이기 위하여 플라즈마를 발생시켜 주입한다. 바람직하게는 NH3 또는 N2와 H2 의 혼합가스를 플라즈마를 발생시켜 주입하거나, NH3를 주입한 후 Ar을 플라즈마와 함께 주입한다. 이때 제1 반응가스는 50 ~ 200 sccm의 유량으로 1 ~ 20초간 공급할 수 있으며, 플라즈마 파워는 50 ~ 300 W로 한다.
(d)단계에서의 퍼지가스로는 Ar, N2, Ne, He과 같은 불활성기체 또는 H2 인 것이 바람직하며, (c)단계에서의 반응 부산물을 제거할 수 있다. 퍼지가스는 50 ~ 1000 sccm의 유량으로 1 ~ 20초 동안 공급된다.
(e)단계에서의 탄탈륨(Ta) 소스의 전구체로는 TaCl4, TaBr4, TaF4, TBTDET, PEMAT, PDMAT, PDEAT, TAIMATA 등을 사용할 수 있다. 더욱 바람직하게는 TAIMATA를 사용한다. 이때, 상기 타이타늄 소스는 20 ~ 200 sccm의 유량으로 t5 = 1 ~ 20초 동안 유입한다.
(f)단계에서의 퍼지가스로는 Ar, N2, Ne, He 과 같은 불활성기체 또는 H2 인 것이 바람직하며, (e)단계에서 미반응된 탄탈륨 소스를 제거할 수 있다. 퍼지가스는 50 ~ 1000 sccm의 유량으로 1 ~ 20초 동안 공급된다.
(g)단계에서의 제2 반응가스는 NH3, H2, N2, DMHy, tBuNH2, AyNH2, Me2NNH2 또는 이들의 혼합기체를 사용하되, 흡착된 탄탈륨 소스 전구체와의 반응성을 높이기 위하여 플라즈마를 발생시켜 함께 주입한다. 바람직하게는 N2, NH3, H2 혹은 H2와 N2 혼합가스를 플라즈마를 발생시켜 주입한다. 더욱 바람직하게는 H2 또는 N2와 H2의 혼합가스를 플라즈마를 발생시켜 주입한다. 이때, (e)단계에서 사용된 탄탈륨 소스에 N이 함유되어 있지 않다면, 제2 반응가스는 N을 포함하는 것으로 한다. 이때, 제2 반응가스는 50 ~ 200 sccm의 유량으로 1 ~ 20초간 공급할 수 있으며, 플라즈마 파워는 50 ~ 300 W로 한다.
(h)단계에서의 퍼지가스로는 Ar, N2, Ne, He 과 같은 불활성기체 혹은 H2 인 것이 바람직하며, 50 ~ 1000 sccm의 유량으로 1 ~ 20초 동안 공급된다.
또한, 상기 이리듐 소스의 전구체 및 탄탈륨 소스 전구체가 증착실 내부로 원활하게 유입될 수 있도록 돕기 위하여 상기 소스 전구체들과 반응하지 않는 불활성 기체와 혼합하여 증착실 내부로 유입될 수 있는데, 상기 운반가스로는 Ar, N2, He, Ne 인 것이 바람직하다.
이때, 반응기판의 온도는 (a)단계 ~ (h)단계의 증착 공정 동안 150 ~ 300℃로 계속 일정하게 유지한다. 또한, 공정 압력은 0.5 ~ 5 Torr를 일정하게 유지한다.
본 발명의 제2 실시예에 따른 플라즈마 원자층증착법으로 IrTaN 박막 형성방법은, Ir(CH3C5H4)(COD) 소스 전구체 유입단계 → 퍼지 단계 → NH3 혼합가스를 플라즈마를 발생하여 Ir 원자층을 형성하는 단계 → 퍼지 단계 → TAIMATA 소스 전구체 유입단계 → 퍼지단계 → H2 가스를 플라즈마를 발생하여 TaN을 형성하는 단계 → 퍼지 단계로 이루어진 하나의 슈퍼사이클을 거치면서 일정한 두께의 IrTaN 박막이 증착된다. 이 사이클을 반복하면 박막의 두께가 비례적으로 증가하기 때문에 사이클의 반복을 통하여 두께가 0.1 내지 1.0 nm인 박막을 반도체 기판에 증착할 수 있다.
한편, IrTaN 박막의 Ir과 Ta의 비율을 조절하기 위하여, 원하는 횟수만큼 상기 (a)단계 ~ (d)단계, 또는 (e)단계 ~ (h)단계를 반복하여 IrTaN 박막을 증착할 수도 있다.
제2 실시예에 따른 IrTaN막에서 Ir은 40 ~ 80 at%, Ta는 10 ~ 30 at%, N은 10 ~ 50 at%의 조성을 가질 수 있다. Ir의 함량은 바람직하게는 60 ~ 80 at%이다. 만일 Ir의 함량이 40 at% 미만인 경우에는 저항이 높아지기 때문에 바람직하지 못하고, Ir의 함량이 80 at%를 초과하는 경우에는 비정질을 유지하기 어렵고 결정이 형성되기 때문에 바람직하지 못하다. Ta 및 N은 Ir의 함량의 변동에 따라 연동되고 바람직하게는 1:1의 조성을 가진다.
도 4는 본 발명의 제1 실시예에 따라 증착된 IrTiN 박막의 X-선 회절 분석을 나타낸 것이다. 도 4를 참조하면, 본 발명의 제1 실시예에 따라 증착되어진 IrTiN 박막을 X선 회절 분석을 통하여 확인할 수 있다. PEALD로 증착되어진 Ir은 2θ의 각도 40.759도 및 47.420도에서 피크(peak)가 나타나고, PEALD로 증착된 TiN은 42.6도 부근에서 cubic TiN(200)의 피크가 나타나는 다결정 구조를 가지고 있었으나, 본 발명에 의한 IrTiN 박막은 특정한 피크가 나타나지 않는 비정질 구조임을 알 수 있다.
도 6은 본 발명의 제1 실시예에 따른 저항의 측정결과를 도시한다. 도 6을 참조하면, 박막 내의 Ir양이 40%에서 80%까지 증가함에 따라 박막의 저항이 2000 μΩ?cm ~ 80 μΩ?cm으로 감소하고, 바람직하게는 Ir의 함량이 60% 이상인 경우 500 μΩ?cm 이하의 낮은 비저항을 가지고 있는 IrTiN 박막을 형성할 수 있다는 것을 확인할 수 있다.
도 5는 본 발명의 제2 실시예에 따라 증착된 IrTaN 박막의 X-선 회절 분석을 나타낸 것이다. 도 5를 참조하면, 본 발명의 제2 실시예에 따라 증착되어진 IrTaN 박막을 X선 회절 분석을 통하여 확인할 수 있다. Ir은 2θ의 각도 40.759도 및 47.420도에서 피크가 나타나고, PEALD로 증착된 TaN은 35.8도 및 41.6도 부근에서 cubic TaN의 피크가 나타나는 다결정 구조를 가지고 있었으나, 본 발명에 의한 IrTiN 박막은 피크가 나타나지 않는 비정질 구조임을 알 수 있다.
도 7은 본 발명의 제2 실시예에 따른 저항의 측정결과를 도시하고 있다. 도 7을 참조하면, 박막 내의 Ir의 양이 40%에서 80%로 증가함에 따라 박막의 저항이 2500 μΩ?cm ~ 100 μΩ?cm 으로 감소하여 낮은 비저항을 가지고 있는 IrTiN 박막을 형성할 수 있었으며, 바람직하게는 Ir의 함량이 65% 이상인 경우 500μΩ?cm 이하의 낮은 비저항을 가지고 있는 IrTaN 박막을 형성할 수 있다는 것을 확인할 수 있다.
이와 같이 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정예 또는 변형예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.

Claims (18)

  1. 두께가 0.1 내지 1.0 nm가 되도록 이리듐층을 형성하는 단계; 상기 이리듐층의 상부에 두께가 0.1 내지 1.0 nm가 되도록 이원계 금속질화물층을 형성하는 단계; 및 상기 이리듐층과 이원계 금속질화물층의 형성단계를 반복하여 두께가 각각 0.1 내지 1.0 nm가 되도록 하여 교대로 적층하는 단계를 포함하는 박막의 비저항이 500μΩ?cm 이하가 되도록 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법으로서,
    상기 이리듐층의 형성단계는, 기판에 이리듐 소스의 전구체를 주입시켜 흡착시키는 단계; 퍼지가스를 주입하는 단계; 제1 반응가스를 주입하면서 플라즈마를 발생시켜 상기 흡착된 이리듐 소스의 전구체 리간드를 제거함으로써 이리듐 원자층을 형성하는 단계; 및 퍼지가스를 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.
  2. 제1항에 있어서, 상기 이리듐 소스의 전구체는 Ir(1,5-COD)(acac), Ir(CH3C5H4)(COD), 및 Ir(C7H8)(acac)로 이루어진 군에서 선택된 하나 이상의 화합물을 사용하는 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.
  3. 제1항에 있어서, 상기 이원계 금속질화물층을 형성하는 단계는,
    금속질화물층을 형성하기 위한 금속소스 전구체를 주입하여 흡착시키는 단계;
    퍼지가스를 주입하는 단계;
    제2 반응가스를 주입하면서 플라즈마를 발생시켜 흡착된 상기 금속소스 전구체의 리간드를 제거함으로써 이원계 질화물층을 형성하는 단계; 및
    퍼지가스를 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.
  4. 제3항에 있어서, 상기 금속소스는 TiCl4, TiI4, TDMAT, TDEAT, 및 TEMAT 중에서 선택된 Ti소스; TaCl5, TaBr5, TaF5, TBTDET, PEMAT, PDMAT, PDEAT, 및 TAIMATA 중에서 선택된 Ta소스; Zr[N(C2H5)2]4 및 Zr[N(CH3)2]4 중에서 선택된 Zr소스; Si[N(CH3)2]4 및 [(CH3)2N]3SiH 중에서 선택된 Si소스; WF6 및 W(CO)6 중에서 선택된 W소스를 포함하는 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.
  5. 제1항에 있어서, 상기 제1 반응가스는 NH3, N2, H2, Ar 및 이들의 혼합가스 중 하나인 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.
  6. 제3항에 있어서, 상기 제2 반응가스는 NH3, N2, H2, Ar 및 이들의 혼합가스 중 하나인 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.
  7. 제1항에 있어서, 상기 박막의 이리듐 성분은 40 내지 80 at%인 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.
  8. 제1항에 있어서, 상기 박막은 Ir, Ti, N으로 구성되고, Ir은 40 ~ 80 at%, Ti는 10 ~ 30 at%, N은 10 ~ 30 at%의 조성을 갖는 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.
  9. 제1항에 있어서, 상기 박막은 Ir, Ta, N으로 구성되고, Ir은 40 ~ 80 at%, Ta는 10 ~ 30 at%, N은 10 ~ 50 at%의 조성을 갖는 것을 특징으로 하는 반도체 소자용 비정질 삼원계 이리듐 박막의 제조방법.

  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020100033087A 2010-04-12 2010-04-12 반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법 KR101145726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100033087A KR101145726B1 (ko) 2010-04-12 2010-04-12 반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100033087A KR101145726B1 (ko) 2010-04-12 2010-04-12 반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110113803A KR20110113803A (ko) 2011-10-19
KR101145726B1 true KR101145726B1 (ko) 2012-05-16

Family

ID=45028986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100033087A KR101145726B1 (ko) 2010-04-12 2010-04-12 반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101145726B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728270B2 (en) 2020-07-27 2023-08-15 Samsung Electronics Co., Ltd. Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060088973A1 (en) * 2004-10-21 2006-04-27 Chun Kwang-Youl Methods of fabricating integrated circuit devices having resistors with different resistivities and devices formed thereby
US20070190779A1 (en) * 2003-05-02 2007-08-16 Air Products And Chemicals, Inc. Diffusion Barrier Layers and Methods Comprising for Depositing Metal Films by CVD or ALD Processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070190779A1 (en) * 2003-05-02 2007-08-16 Air Products And Chemicals, Inc. Diffusion Barrier Layers and Methods Comprising for Depositing Metal Films by CVD or ALD Processes
US20060088973A1 (en) * 2004-10-21 2006-04-27 Chun Kwang-Youl Methods of fabricating integrated circuit devices having resistors with different resistivities and devices formed thereby

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters, L. C. Leu et al., 92권, 111917-1~111917-3, (2008년 3월) *
Applied Physics Letters, L. C. Leu et al., 92권, 111917-1~111917-3, (2008년 3월)*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728270B2 (en) 2020-07-27 2023-08-15 Samsung Electronics Co., Ltd. Semiconductor interconnect, electrode for semiconductor device, and method of preparing multielement compound thin film

Also Published As

Publication number Publication date
KR20110113803A (ko) 2011-10-19

Similar Documents

Publication Publication Date Title
US11587829B2 (en) Doping control of metal nitride films
JP5210482B2 (ja) 化学吸着技術を用いるホウ化物バリア層の形成
US7585762B2 (en) Vapor deposition processes for tantalum carbide nitride materials
US7244683B2 (en) Integration of ALD/CVD barriers with porous low k materials
US20070099415A1 (en) Integration process of tungsten atomic layer deposition for metallization application
US20020086111A1 (en) Method of forming refractory metal nitride layers using chemisorption techniques
EP1691400A1 (en) Preparation of metal silicon nitride films via cyclic deposition
US20040077183A1 (en) Titanium tantalum nitride silicide layer
TWI385730B (zh) 銅金屬化用之具有變化組成的阻障層之製造方法
JPH11172438A (ja) 化学気相蒸着法による金属窒化膜形成方法及びこれを用いた半導体装置の金属コンタクト形成方法
JP2005528808A (ja) 銅膜の堆積
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
KR20200004426A (ko) 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽
Li Recent developments of atomic layer deposition processes for metallization
KR20040045007A (ko) 배리어층 및 시드층 통합
JP4711624B2 (ja) 銅電極形成アプリケーションのためのald窒化タンタル及びアルファ相タンタルの集積
US7989339B2 (en) Vapor deposition processes for tantalum carbide nitride materials
KR20070046556A (ko) 플라즈마 원자층증착법을 이용한 반도체 소자용삼원계루테늄 박막제작방법
KR102048128B1 (ko) 원자층증착법을 이용한 Ru­TaN 복합박막의 제조방법 및 이를 구비한 반도체 소자
KR101145726B1 (ko) 반도체 소자용 삼원계 비정질 이리듐 박막 및 이의 제조방법
KR100552820B1 (ko) 반도체 소자의 제조 방법
JPH10189491A (ja) 欠陥密度の低いTi−Si−N及びTi−B−Nベースの絶縁保護性障壁膜の製法
KR20040102754A (ko) 원자층 적층 방법 및 이를 이용한 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee