KR20200004426A - 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽 - Google Patents

티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽 Download PDF

Info

Publication number
KR20200004426A
KR20200004426A KR1020197037530A KR20197037530A KR20200004426A KR 20200004426 A KR20200004426 A KR 20200004426A KR 1020197037530 A KR1020197037530 A KR 1020197037530A KR 20197037530 A KR20197037530 A KR 20197037530A KR 20200004426 A KR20200004426 A KR 20200004426A
Authority
KR
South Korea
Prior art keywords
region
substrate
titanium
silicon
forming
Prior art date
Application number
KR1020197037530A
Other languages
English (en)
Other versions
KR102661268B1 (ko
Inventor
비나옉 비어 바츠
비나? 비어 바츠
엠. 지아울 카림
최보선
소밀쿠마르 제이. 라티
닐로이 무케르지
Original Assignee
유제누스 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유제누스 인크. filed Critical 유제누스 인크.
Publication of KR20200004426A publication Critical patent/KR20200004426A/ko
Application granted granted Critical
Publication of KR102661268B1 publication Critical patent/KR102661268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

개시된 기술은 일반적으로 반도체 구조 및 그의 제조에 관한 것이며, 보다 구체적으로는 Ti, Si, N을 함유하는 확산 장벽 구조 및 이를 형성하는 방법에 관한 것이다. 전기 전도성 확산 장벽을 형성하는 방법은 반응 챔버 내에 기판을 제공하는 단계 및 상기 기판을 티타늄-함유 전구체 및 제1 규소-함유 전구체에 교대로 노출시킴으로써 상기 기판 상에 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계를 포함한다. 상기 방법은 상기 기판을 티타늄-함유 전구체, 질소-함유 전구체 및 제2 규소-함유 전구체에 교대로 노출시킴으로써 상기 TiSi 영역 상에 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계를 추가로 포함한다. 상기 방법은, 상기 TiSi 영역을 형성하는 단계 이전에, 상기 기판을 티타늄-함유 전구체 및 질소-함유 전구체에 교대로 노출시킴으로써 질화 티타늄 (TiN) 영역을 형성하는 단계를 선택적으로 포함할 수 있다.

Description

티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽
개시된 기술은 일반적으로 반도체 구조 및 그의 제조에 관한 것이며, 보다 구체적으로는 Ti, Si, N을 함유하는 확산 장벽 구조 (diffusion barrier structure) 및 이를 형성하는 방법에 관한 것이다.
원자층 증착 (ALD)에서, 복수의 화학 원소로 구성된 층이 몇몇의 연속적인 주기로 기판 상에 증착된다. 층에 증착될 적어도 하나의 원소를 함유하는 반응 가스가 이러한 공정에 사용된다. 이러한 주기들에서, 동일한 원소들 또는 원소들의 군의 층들이 층별로 증착된다. 반응 가스는 각각의 주기에서 공정 챔버로 도입되고, 기판의 표면이 반응 가스의 흡착 또는 화학 흡착된 종으로 포화될 때까지 공정 챔버 내에 유지된다. 후속 플러싱 또는 퍼지 단계에서, 공정 가스의 잔류물이 공정 챔버로부터 제거되고 동일한 반응 가스 또는 다른 반응 가스가 공정 챔버로 도입된다. 증착 공정은 목적하는 화학 반응이 기판 표면에서 발생하는 적절한 온도에서 수행된다. 반응 가스의 분해 반응이 기판 표면에서 발생할 수 있다. 휘발성 반응 생성물은 플러싱 가스를 사용하여 공정 챔버에서 제거된다.
반도체 장치의 제조 동안 또는 이후 장치의 상이한 영역들 간의 바람직하지 않은 원자 이동을 억제하기 위해, 확산 장벽 구조가 일부 반도체 장치에 사용된다. 일부 확산 장벽 구조는 원자층 증착을 사용하여 형성된다. 전자 부품, 예를 들어, 규소 기판 상에 제조된 메모리 부품에서 층 스택 (stack) 또는 시퀀스 (sequence)의 일부로서 확산 장벽을 포함하는 일부 반도체 장치에서, 확산 장벽은 원자 확산을 제한할 뿐만 아니라 전기 전도성 층으로서 작용한다. 이러한 확산 장벽은 예를 들어, 콘택트 (contact)를 형성하기 위해 사용될 수 있다. 일부 반도체 기술에서, TiN 공정 및 SiN 공정이 순차적으로 수행된다. 개별 주기들은 TiSiN층이 전체적으로 형성되도록 하는 시퀀스 및 상대 빈도로 차례대로 수회 수행된다.
규소 함량을 증가시킴으로써 층의 확산 저항을 증가시킬 수 있다. 그러나, 공지된 공정에서 규소 함량이 증가되는 경우, 증착된 층의 전기 저항이 동시에 증가하므로, 콘택트층으로서 사용되는 경우 층의 특성이 열등하다.
US 2015/0279683 및 미국 특허 제6,911,391호 또한 기판 상에 TiSiN층을 증착하는 방법에 관한 것이다.
이러한 방법은 US 2015/0050806 Al에 기술되어 있다.
미국 공개특허 US 2015/0050806 Al
개시된 기술의 하나의 목적은 확산 저항을 제공하면서 동시에 높은 전기 전도성을 제공하는 확산 장벽 구조를 제공하는 것이다. 다양한 구현예에서, 구현예들에 따른 확산 장벽 구조는 전기 전도성 다중-영역 또는 다층 확산 장벽 구조를 포함한다.
이러한 목적은 청구범위에 정의된 다양한 구현예에 의해 달성되며, 여기서 종속항은 독립항에 정의된 방법의 유리한 개선일 뿐만 아니라 상기 문제를 해결하기 위한 독립적인 접근법을 구성하며, 독립항의 각각의 하위 특징들 또한 독립적이고 독창적인 의의를 갖는다.
제1 양태에서, 3개의 영역을 포함하는 확산 장벽 구조를 형성하는 방법이 개시된다. 상기 방법에 따르면, 기판을 공정 챔버로 이송한 후 가열 단계 이후에, TiN을 포함하는 제1 영역 또는 층이 기판, 예를 들어, 규소-함유 기판, 및/또는 상기 기판 상에 이미 증착된 층, 예를 들어, 상기 기판 상에 형성된 폴리실리콘층 상에 증착된다. 다음으로, 질소-미함유 구역 또는 층, 예를 들어, Ti 및 Si의 층 시퀀스를 포함하는 제2 영역이 증착된다. 이어서, TiSiN 영역 또는 층 또는 층 시퀀스를 포함하는 제3 영역이 상기 TiSi층 상에 증착된다. 상기 방법은, 시간순으로 연속적인 3개의 단계로 수행되고, 각각의 단계는 적어도 1회 수행되며, 바람직하게는 이들 단계 중 적어도 하나 또는 이들 단계 모두가 연속하여 수회 수행된다.
제1 단계에서, 주기는 TiN의 증착을 위해 n회 수행되며, 여기서 각각의 주기는, 티타늄을 함유하는 반응 가스를 상기 공정 챔버 내로 먼저 주입한 후, 상기 공정 챔버를 불활성 가스로 플러싱한 다음, 질소를 함유하는 반응 가스를 상기 공정 챔버 내로 주입하고, 마지막으로 상기 공정 챔버를 불활성 가스로 플러싱하는 단계를 포함한다. 상기 불활성 가스로서 질소 또는 아르곤 또는 일부 기타 적절한 희가스 또는 임의의 기타 적절한 가스가 사용될 수 있으며; n은 1 이상, 예를 들어, 적어도 5일 수 있다.
제2 단계는 2개의 하위 단계를 포함할 수 있으며, 이들 각각은 적어도 1회 수행되지만, 바람직하게는 복수 회 수행된다. 상기 제2 단계의 제1 하위 단계에서, 티타늄을 함유하는 반응 가스가 공정 챔버 내로 주입된 다음 상기 공정 챔버가 불활성 가스로 플러싱된다. 상기 제1 하위 단계는 m회 수행될 수 있으며, 여기서 m은 1 이상, 예를 들어, 적어도 5이다. 상기 제2 단계의 제2 하위 단계에서, 규소를 함유하는 반응 가스가 상기 공정 챔버 내로 먼저 주입된 다음 상기 공정 챔버가 불활성 가스로 플러싱된다. 이러한 제2 하위 단계는 k회 수행될 수 있으며, 여기서 k는 1 이상, 예를 들어, 적어도 5일 수 있다. 바람직하게는 코팅의 질소-미함유 영역이 증착되는, 상기 제2 단계는 r회 수행되며, 여기서 r은 1 이상, 예를 들어, 적어도 10일 수 있다.
제3 단계 또한 2개의 하위 단계를 포함하며, 여기서 TiN은 제1 하위 단계에서 증착된다. 이를 수행하기 위해, 전술한 제1 단계와 유사한 상기 제1 하위 단계가 p회 수행된다. 상기 제3 단계의 상기 제1 하위 단계에서, 티타늄을 함유하는 반응 가스가 상기 공정 챔버 내로 먼저 주입되고, 이어서 상기 공정 챔버가 불활성 가스로 플러싱된다. 다음으로, 질소를 함유하는 반응 가스가 상기 공정 챔버 내로 주입되고, 이어서 상기 공정 챔버는 불활성 가스로 플러싱된다. 상기 제3 단계의 이러한 제1 하위 단계는 p회 수행되며, 여기서 p는 1 이상, 예를 들어, 적어도 2이다. 상기 제3 단계의 상기 제1 하위 단계에서, 티타늄을 함유하는 반응 가스가 상기 공정 챔버 내로 먼저 주입된다. 이어서, 상기 공정 챔버는 불활성 가스로 플러싱된다. 다음으로, 질소를 함유하는 반응 가스가 상기 공정 챔버 내로 주입된 다음 상기 공정 챔버가 불활성 가스로 플러싱된다. 상기 제3 단계의 상기 제1 하위 단계에서, 상기 코팅은 따라서 질소를 함유하는 구역을 포함한다. 상기 공정 챔버 내로 규소를 함유하는 반응 가스를 주입함으로써 규소가 증착되는, 제2 하위 단계, 특히 마지막 하위 단계는 상기 제1 하위 단계 이후에 수행되며, 여기서 다시, 규소를 함유하는 반응 가스를 상기 공정 챔버 내로 주입한 다음 상기 공정 챔버를 불활성 가스로 플러싱하는 시퀀스를 포함하는 주기가 q회 수행되며, 여기서 q는 1 이상, 예를 들어, 적어도 5이다. TiSiN이 전체적으로 증착되는, 상기 제3 단계는 r회 수행될 수 있으며, 여기서 r은 1 이상, 예를 들어, 적어도 10이다. 상기 제3 단계의 일부 구현에서, 상기 마지막 하위 단계의 반응 가스는 본질적으로 질소를 함유하지 않는다. 당업자는 N2는 일반적으로, 본원에 기술된 공정의 온도에서 반응하지 않기 때문에, 운반 가스로서 사용된 임의의 이원자 질소가 상기 반응 가스의 일부를 형성하지 않을 수 있음을 이해할 것이다.
일부 구현예에 따른 방법의 결과로서, TiN 또는 Ti-N 결합을 포함하는, 제1 층, 구역 또는 영역이 상기 제1 단계에서, 규소를 함유하는 기판 또는 기판의 층 상에 형성된다. 상기 제1 층, 구역 또는 영역은 본원에서 제1 경계 또는 가장자리 영역으로 지칭될 수 있다. 또한, 본원에서 코어 구역 또는 영역으로 지칭될 수 있는, 제2 층, 구역 또는 영역이 상기 제1 구역 또는 영역 상에 형성되며, 여기에서는 Si-Si 결합 또는 Si-Ti 결합이 형성될 수 있다. 이들 결합은, 결합 에너지가 약 450 eV인 Ti-N 결합보다 훨씬 낮은 결합 에너지 (약 100 eV)를 갖는다. 이러한 방법은 특히, 티타늄 실리사이드, 예를 들어, TiSi2가 상이한 상으로 형성되고, 예를 들어, TiSiN보다 낮은 전기 저항을 갖도록 수행된다. 이 정도까지는, 질소-미함유 성분이 상기 제3 단계의 상기 마지막 하위 단계에서 증착되는 경우에 유리하며, 여기서, 이러한 목적을 위해 반응 가스는, N2는 가능하지만 화학 반응에 참여하지 않는 질소 성분을 함유하지 않는다. 마지막 단계에서, 코팅의 제3 층, 구역 또는 영역이 증착되는데, 이는 질소를 함유하는 제2 경계 또는 가장자리 영역이다. 상기 3개의 층의 개별 층 두께는 바람직하게는 2Å 내지 200Å이며, 상기 3개의 층의 총합은 5Å 내지 500Å이다. 3개의 층 모두가 계내에서 순차적으로 반복되어 5Å 내지 500Å의 막 두께를 얻을 수 있다.
구현예들에 따른 장벽 구조의 다양한 영역을 형성하기 위해 티타늄, 규소 및 질소의 적절한 기체 화합물의 조합이 사용된다. 예를 들어, TiCl4, 테트라키스(디메틸아미노)티타늄 (TDMAT) 또는 테트라키스(디에틸아미노)티타늄 (TDEAT)이 티타늄-함유 반응 가스로서 사용될 수 있다. 디클로로실란 (SiH2Cl2) 또는 SiHCl3, SiCl4, SiH4 또는 Si2H6이 규소를 함유하는 반응 가스로서 사용될 수 있다. NH3 또는 모노메틸하이드라진 (MMH 또는 CH3(NH)NH2)이 질소를 함유하는 반응 가스로 사용될 수 있다. 이러한 방법은 상기 기판을 5 밀리바 내지 0.6 밀리바 (0.5 mTorr 내지 7.5 mTorr에 상응함) 범위의 총 압력에서 400℃ 내지 700℃의 온도로 가열하는 것으로 시작한다. 다음으로, 전술한 3개의 단계가 수행된다. 상기 기판을 냉각시킨 후, 상기 공정 챔버로부터 이를 제거한다.
본원에서, 용어 기판은 규소 웨이퍼와 같은 반도체 기판을 지칭할 수 있다. 일부 예에서, 상기 기판은 p-도핑되거나 n-도핑될 수 있는 빈 웨이퍼일 수 있다. 일부 예에서, 상기 기판은 그 위에 산화 규소, 질화 규소 또는 다결정 규소와 같은 블랭킷 막 (blanket film)이 형성되어 있을 수 있다. 일부 예에서, 용어 기판은 그 위에 패턴화되거나 패턴화되지 않은 중간 구조가 형성되어 있을 수 있는 예비-구조화된 및/또는 예비-코팅된 웨이퍼를 지칭한다. 상기 패턴화되거나 패턴화되지 않은 중간 구조는, 예를 들어, 증착되어 있을 수 있는 규소-함유 층, 예를 들어, 메모리 장치 또는 모듈의 층을 포함할 수 있다. 예를 들어, 상기 규소-함유 층은 도핑된 영역을 갖는 다결정 규소층일 수 있다. 이어서, 구현예들에 따른 다양한 층 또는 영역이 기판들 상에 형성될 수 있다. 구현예들에 따른 TiSiN 영역을 포함하는 구현예들에 따른 확산 장벽 구조를 형성한 후, 상기 다양한 층 또는 영역은 추가로 가공될 수 있으며, 예를 들어, 텅스텐 및 구리 등으로 구성된 와이어에 의해 패턴화되고 전기적으로 연결될 수 있다.
바람직하게는, 상기 코팅은 진공 시스템을 사용하여 배기될 수 있는 반응기 내에서 증착된다. 상기 반응기 내부에는 상기 반응 가스들 및/또는 상기 불활성 가스를 도입하기 위한 가스 주입구 요소가 존재한다. 상기 가스 주입구 요소는 샤워 꼭지 형태일 수 있다. 이는 복수의 부채꼴 또는 구획을 가질 수 있으며, 여기서 상기 구획 또는 부채꼴은, Ti를 함유하는 반응 가스, Si를 함유하는 반응 가스 또는 N을 함유하는 반응 가스가 서로 개별적으로 주입될 수 있는 별도의 챔버를 형성한다. 상기 가스 주입구 요소는 가열된 서셉터 (susceptor) 상에 배치된 기판의 전체 면적에 걸쳐 연장될 수 있다. 상기 가스 주입구 요소는 냉각될 수 있지만 가열될 수도 있다. 상기 기판은 바람직하게는, 서셉터가, 서로 독립적으로 가열될 수 있는 복수의 가열 구역을 갖도록 복수의 가열 요소에 의해 가열될 수 있는 서셉터 상에 배치된다. 이러한 방식으로 기판 표면 상에서 균일한 온도 프로파일이 조절될 수 있다. 특히, 측면 온도 구배 (lateral temperature gradient)가 최소인 온도 프로파일이 기판 표면 상에서 조절될 수 있다.
다른 양태에서, 개시된 기술은, 기판에 적용되며, 그를 통해 코팅이 기판 또는 기판에 적용된 층에 인접하는, 제1 경계 또는 가장자리 영역을 갖는 코팅에 관한 것이다. 상기 코팅은 또한, 상기 제1 경계 영역과 대향하며 금속 또는 금속 세라믹 콘택트가 적용될 수 있는, 제2 경계 또는 가장자리 영역을 갖는다. 상기 제2 가장자리 영역은 콘택트 물질, 예를 들어, 텅스텐과 접촉할 수 있는 표면적을 갖는다. 상기 제1 경계 또는 가장자리 영역과 상기 제2 경계 또는 가장자리 영역 사이에는 코어 영역이 존재한다. 구현예들에 따른 코팅은 다음의 특성을 갖는다: 상기 제1 경계 또는 가장자리 영역은 상기 코어 영역보다 높은 질소 농도를 갖는다. 상기 제2 경계 또는 가장자리 영역은 상기 코어 영역보다 높은 질소 농도를 갖는다. 일부 구현예에서, 상기 코어 영역은 질소를 함유하지 않을 수 있다. 일부 구현예에서, 상기 제2 경계 또는 가장자리 영역의 표면적은 질소를 함유하지 않을 수 있다.
제3 양태에서, 전기 전도성 확산 장벽을 형성하는 방법은 반응 챔버 내에 기판을 제공하는 단계 및 상기 기판을 제1 티타늄-함유 전구체 및 제1 규소-함유 전구체에 교대로 노출시킴으로써 상기 기판 상에 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계를 포함한다. 상기 방법은 상기 기판을 제2 티타늄-함유 전구체, 질소-함유 전구체 및 제2 규소-함유 전구체에 교대로 노출시킴으로써 상기 TiSi 영역 상에 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계를 추가로 포함한다.
제4 양태에서, 전기 전도성 확산 장벽을 형성하는 방법은 열반응 챔버 내에 규소 표면을 포함하는 기판을 제공하는 단계 및 상기 기판을 제1 규소계 전구체 및 이후에 제1 티타늄-함유 전구체에 교대로 노출시킴으로써 상기 규소 표면 상에 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계를 포함한다. 상기 방법은 상기 기판을 제2 티타늄-함유 전구체, 질소-함유 전구체 및 제2 규소-함유 전구체에 교대로 노출시킴으로써 상기 TiSi 영역 상에 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계를 추가로 포함하며, 여기서 상기 TiSiN 영역 형성 시, 상기 기판은 마지막 전구체로서의 상기 제2 규소-함유 전구체에 노출된다.
제5 양태에서, 반도체 구조는 규소-함유 표면, 상기 규소-함유 표면 상의 티타늄 실리사이드 (TiSi) 영역, 및 상기 TiSi 영역 상에 형성된 티타늄 규소 질화물 (TiSiN) 영역을 포함하는 기판을 포함한다. 상기 TiSiN 영역은 상기 TiSi 영역과 상기 TiSiN 영역 간의 계면에 비해 표면 영역에 더 높은 규소 농도를 포함한다.
본 발명에 개시된 구현예들에 따른 다중-영역 또는 다층 구조를 포함하는 전기 전도성 확산 장벽 구조는, 감소된 전체 두께 및 단순화된 공정 설계로 확산 장벽 기능, 층내 전기 저항률 및 오믹 콘택트 중 하나 이상을 개선할 수 있다. 즉, 확산 장벽 구조는 도핑된 단결정 또는 다결정 규소층으로부터의 붕소 및/또는 인과 같은 도펀트 원자의 한 방향으로의 원자 확산을 비롯한 원자 확산을 억제할 수 있다.
또한, 확산 장벽 구조는 상기 확산 장벽 구조 상의 금속의 형성과 관련된 원자의 다른 방향으로의 원자 확산, 예를 들어, 상기 확산 장벽 구조 상에 텅스텐계 콘택트를 형성하기 위해 사용되는 공정 가스로부터의 불소 원자의 확산을 억제할 수 있다.
또한, 한 방향, 예를 들어, 상기 확산 장벽 구조의 두께를 통과하는 수직 방향으로의 전기 저항률을 감소시키는 것뿐만 아니라, 구현예들에 따른 확산 장벽 구조는 본원에서 논의된 다른 방향, 예를 들어, 수평 방향으로의 전기 저항률을 감소시킬 수 있다.
개시된 기술은 예시적인 구현예에 기초하여 아래에서 더 상세히 설명된다.
도 1은 구현예들에 따라, 전기 전도성 다중-영역 확산 장벽 구조를 시간순으로 연속적으로 형성하기 위한 공정 단계를 도시하는 블록도이다.
도 2는 구현예들에 따른 전기 전도성 다중-영역 확산 장벽 구조를 형성하도록 구성된 예시적인 반응기의 단면도이다.
도 3은 도 2에 도시된 반응기의 가스 주입구 요소의 단면도이다.
도 4는 구현예들에 따른 방법을 사용하여 기판 상에 증착된 전기 전도성 다중-영역 확산 장벽 구조의 단면도이다.
도 5는 구현예들에 따른 전기 전도성 확산 장벽 구조를 형성하기 위한 공정 단계를 도시한 블록도이다.
도 6은 구현예들에 따른 방법을 사용하여 기판 상에 형성된 전기 전도성 다중-영역 확산 장벽 구조의 단면도이다.
도 2는 밀폐된 반응기 하우징 (11) 내부에 배열된 코팅 장치의 구조를 개략적으로 도시한다. 복수의 주입구 라인은 이들 공급 장치 라인 각각을 통해 가스 스트림을 가스 주입구 요소 (12) 내로 공급할 수 있도록 제공된다. 상기 가스 주입구 요소 (12)는, 상기 가스 주입구 요소 (12) 내로 공급된 가스가 공정 챔버 (10)로 도입될 수 있는 복수의 가스 배출구 개구 (13)를 갖는다. 상기 공정 챔버 (10)의 하부는, 코팅될 기판 (17)이 배치되는 서셉터 (16)의 상면에 의해 형성된다. 상기 서셉터 (16)는 히터 (15)에 의해 공정 온도로 가열될 수 있다. 상기 서셉터 (16)는 그의 평면 내에서 회전축 (D)을 중심으로 회전될 수 있다. 상기 회전은 상기 가스 주입구 요소 (12)에 대해 수행된다. 진공 펌프가 연결되는 가스 배출구 (14)가 제공된다.
불활성 가스는 제1 질량 흐름 제어기 (22)에 의해 공급 장치 라인을 통해 상기 가스 주입구 요소 (12)의 챔버 (18) 내로 공급될 수 있다. 질소를 함유하는 가스는, 질량 흐름 제어기 (23)에 의해, 상기 챔버로부터 기밀로 분리된 챔버 (19) 내로 공급될 수 있다. 티타늄을 함유하는 가스는, 질량 흐름 제어기 (24)에 의해, 상기 챔버로부터 기밀로 분리된 챔버 (20) 내로 공급될 수 있다. 규소를 함유하는 가스는, 질량 흐름 제어기 (25)에 의해, 상기 가스 주입구 요소 (12)의 챔버 (21) 내로 공급될 수 있다.
도 3은 상기 가스 주입구 요소 (12)의 개별 챔버들 (18, 19, 20, 21)의 공간 배열을 일례로 도시한다. 상기 챔버들은 바퀴살과 같이 배열될 수 있다. 상기 기판 (17)이 상기 가스 주입구 요소 (12)에 대해 회전되는 경우, 상기 공정 챔버 (10) 내로 공급된 반응 가스 또는 불활성 가스는 상기 기판 (17)의 표면의 모든 영역과 접촉하게 된다.
구성된 바와 같이, 상기 반응 챔버 (20)는, 기판을 제거하지 않으면서 동일한 반응 챔버 내에서 계내에서 다양한 구현예에 따른 다중-영역 장벽 구조의 상이한 영역을 형성하도록 구성된다. 또한, 상기 반응 챔버 (20)는 열 증착 공정, 예를 들어, 열 원자층 증착 (ALD) 또는 열 화학 기상 증착 (CVD) 또는 이의 혼합을 사용하여 상기 다중-영역 장벽 구조를 형성하도록 구성된다.
메모리 요소 등을 위한 반도체 부품은 기판 내에 또는 기판 상에 형성된 규소를 포함하는 전기적 능동 또는 수동 층 또는 영역을 갖는다. 상기 능동 층 또는 영역은 트랜지스터 또는 다이오드와 같은 능동 반도체 장치의 일부를 형성할 수 있는 도핑된 영역을 포함할 수 있고, 수동 층 또는 영역은 저항기 또는 커패시터와 같은 수동 반도체 장치의 일부를 형성할 수 있는 도핑된 영역을 포함할 수 있다. 상기 능동 반도체 층은 예를 들어, 결합선과 같은 다이-레벨 (die-level) 전기 접속부를 통해 외부와 전기적으로 연결될 수 있다. 상기 능동 층과 상기 결합선 간의 전기 접속부는 결과적으로 콘택트, 비아 (via) 및 액세스 라인 (access line)을 비롯한 집적화된 금속화 및 전도성 구조를 포함한다. 일부 전도성 구조는, 상기 능동 층과 상기 집적화된 금속화 사이에 전기적 신호를 전도하는 것뿐만 아니라, 복수의 목적에 기여하며, 예를 들어, 확산 장벽으로서 기능하면서도 오믹 콘택트 (ohmic contact)를 제공하고/하거나 거리에 걸쳐 낮은 층내 저항률을 제공한다. 이러한 전도성 구조의 일례는 미국 특허 제9,099,473호에 개시된 오믹 장벽 (ohmic barrier)층이며, 이 문헌은 그 전체가 원용에 의해 본원에 포함된다. 미국 특허 제9,099,473호는 동적 임의 접근 메모리 (DRAM) 장치의 어레이 영역 및 주변 영역에 존재하는 금속 규소 질화물로 형성된 오믹 장벽층을 개시한다. 상기 주변 영역에서, 상기 오믹 장벽층은 비트라인 스택 (bitline stack)의 일부로서, 도핑된 영역을 갖는 다결정 규소층과 금속층 (예를 들어, 텅스텐) 사이에 형성되는 것으로 개시되어 있다. 상기 어레이 영역에서, 상기 오믹 장벽층은 게이트/콘택트 스택의 일부로서 게이트 전극과 게이트 콘택트 금속층 (예를 들어, 텅스텐) 사이에 형성되는 것으로 개시되어 있다.
본 발명자들은 본원에 개시된 구현예들에 따른 다중-영역 또는 다층 구조를 포함하는 전기 전도성 확산 장벽 구조가, 감소된 전체 두께 및 단순화된 공정 설계로 확산 장벽 기능, 층내 전기 저항률 및 오믹 콘택트 중 하나 이상을 개선할 수 있음을 발견하였다. 확산 장벽으로서, 상기 확산 장벽 구조는, 예를 들어, 도핑된 단결정 또는 다결정 규소층으로부터의 붕소 및/또는 인과 같은 도펀트 원자의 한 방향으로의 원자 확산을 비롯한 원자 확산을 억제할 수 있다. 상기 확산 장벽 구조는 또한 상기 확산 장벽 구조 상의 금속의 형성과 관련된 원자의 다른 방향으로의 원자 확산, 예를 들어, 상기 확산 장벽 구조 상에 텅스텐계 콘택트를 형성하기 위해 사용되는 공정 가스로부터의 불소 원자의 확산을 억제할 수 있다. 또한, 한 방향, 예를 들어, 상기 확산 장벽 구조의 두께를 통과하는 수직 방향으로의 전기 저항률을 감소시키는 것뿐만 아니라, 구현예들에 따른 확산 장벽 구조는 본원에서 논의된 다른 방향, 예를 들어, 수평 방향으로의 전기 저항률을 감소시킬 수 있다.
본원에서, "제1" 및 "제2"와 같은 배치 또는 열거 용어는 이들 용어에 후속하는 용어가 상이하다는 것을 암시하지 않는다. 예를 들어, 제1 티타늄-함유 전구체 및 제2 티타늄-함유 전구체는 동일하거나 상이할 수 있다. 유사하게, 제1 규소-함유 전구체 및 제2 규소-함유 전구체는 동일하거나 상이할 수 있다.
본원에서, 특정 화학양론비 없이 구성 요소에 의해 언급된 화합물은, 명시적으로 제한되지 않는 한, 각 요소의 가능한 모든, 0이 아닌 농도를 포함하는 것으로 이해되어야 한다. 예를 들어, 티타늄 실리사이드 (TiSi)는 TiSi2, TiSi, Ti5Si4 및 Ti3Si를 비롯한 티타늄 실리사이드의 모든 가능한 화학량론적 및 비-화학량론적 조성물을 포함하는 것으로 이해되어야 한다. 유사하게, 질화 티타늄 (TiN)은 TiN, Ti3N4, Ti4N3, Ti6N5, Ti2N 및 TiN2를 비롯한 질화 티타늄의 모든 가능한 화학량론적 및 비-화학량론적 조성물을 포함하는 것으로 이해되어야 한다. 유사하게, 티타늄 규소 질화물 (TiSiN)은 일반식 TixSiyN으로 표현될 수 있는, 티타늄 규소 질화물의 모든 가능한 화학량론적 및 비-화학량론적 조성물을 포함하는 것으로 이해되어야 한다. 그러나, 화학량론비를 포함하지 않는 이러한 화합물 표현은 모든 열거된 원소를 포함하고, 불순물 농도 (예를 들어, 0.1 원자 퍼센트 미만) 이외의 미열거된 원소를 배제하도록 의도된다.
다양한 구현예들에 따르면, 기판은 단결정 규소 또는 다결정 규소와 같은 규소를 포함할 수 있다. 상기 기판은 또한 규소-함유 화합물, 예를 들어, SiGe 및 매립된 절연체, 예를 들어, 절연체-상-규소 (SOI) 기판을 포함할 수 있다. 상기 기판은 III-V 또는 II-VI 화합물 반도체 물질 또는 사파이어를 비롯한 기타 물질을 포함할 수 있다.
3개의 영역을 포함하는 장벽 구조
이하에서, 도 1 및 도 4를 참조하여, 3개의 영역을 포함하는 다층 장벽 구조를 기술한다. 이들 구현예에 따르면, 콘택트와 규소를 함유하는 능동 반도체층 사이에 적용될 수 있는, TiSiN 코팅은, 상기 층이 더 낮은 전기 저항을 가지면서 동시에 상기 TiSiN 코팅에 적용된 콘택트 금속이 상기 규소층 내로 확산하는 것을 억제하는 높은 확산 장벽을 형성하도록 설계될 수 있다. 이러한 층의 증착을 위해, 구현예들에 따른 장벽 구조의 하나 이상의 영역에 대해 ALD 방법 (원자층 증착)이 사용될 수 있다. 이러한 방법에서, 반응 가스들은 상기 공정 챔버 (10)를 플러싱하기 위한 불활성 가스와 교대로 상기 공정 챔버 (10) 내로 공급된다. 이는 상기 가스 주입구 요소 (12) 내의 공동 내로 각각의 가스를 도입하고, 체처럼 배열된 상기 복수의 가스 배출구 개구 (13)로부터 상기 가스를 배출함으로써 수행된다. 상기 반응 가스는 상기 서셉터 (16)에 적용된 상기 기판 (17)의 표면이 상기 반응 가스 및/또는 상기 반응 가스의 반응 생성물, 예를 들어, 상기 반응 가스의 분획 종 또는 분해 생성물로 포화될 때까지 이러한 농도에서 이러한 기간 동안 상기 공정 챔버 (10) 내로 공급된다. 이어서, 가스 잔류물이 상기 공정 챔버 (10)로부터 플러싱된다. 이는 불활성 가스를 상기 공정 챔버 (10) 내로 도입함으로써 달성되며, 여기서 상기 불활성 가스는 질소 또는 희가스일 수 있다.
구현예들에 따르면, 상기 코팅은 다수의 연속적인 코팅 단계로 적용되며, 이들 각각은 결국 하위 단계를 포함할 수 있고 바람직하게는 수회 반복된다. 상기 공정은, Si-Si 결합 또는 Si-Ti 결합이 상기 코팅의 코어 영역 또는 구역에 형성되어 상기 코팅이 TiSiN보다 낮은 전기 저항을 갖는 TiSi를 포함하도록 하는 방식으로 수행된다. 그러나, 반면에, 상기 공정은 밑의 층과 대향하는 계면 및 후속 층을 갖는 상기 코팅의 계면이 상기 코팅의 상기 코어 영역보다 더 높은 질소 함량을 갖도록 하는 방식으로 수행된다. 도 4를 참조하면, 상기 코팅 (30)은 3개의 영역을 포함하거나 본질적으로 이로 구성될 수 있으며, 여기서 하부 계면이 상기 기판 (17) 표면 및/또는 상기 규소를 함유하는 상기 능동층과 연결되거나 접촉한다. 일부 구현예에서, 상기 하부 계면 영역 (31)은 TiN을 포함하거나 본질적으로 이로 구성된다. 상기 코팅의 상기 코어 영역 (33)은 Ti 및 Si를 포함하거나 본질적으로 이로 구성된다. 상부 계면 영역 (32)은 TiSiN을 포함하거나 본질적으로 이로 구성된다. 이어서, 상기 상부 계면 영역 (32)의 상부 표면 (34)은 텅스텐 (W) 플러그와 같은 도체에 의해 접촉될 수 있다.
상기 공정의 수행을 첨부된 도 1 및 도 2를 참조하여 아래에서 더 상세히 설명한다. 먼저, 기판 이송 단계 (웨이퍼 이송) (4)에서, 상기 기판 (17)은 상기 기판 (17)이 상기 서셉터 (16) 상에 배치되는 상기 공정 챔버 (10) 내로 도입된다. 복수의 가열 구역을 갖는 히터 (15)로 상기 서셉터 (16)를 가열함으로써, 상기 기판을 공정 온도로 가열한다. 이는 예를 들어, 상기 히터 (15)의 와이어 저항기를 통해 전류를 통과시킴으로써 수행된다.
제1 공정 단계 (1)에서, TiN이 증착된다. 이를 수행하기 위해, Ti를 함유하는 반응 가스가, 상기 기판 (17)의 표면이 상기 공정 가스로 포화될 때까지, 상기 공정 챔버 (10) 내로 먼저 도입된다 (Ti). 이어서, Ti를 함유하는 반응 가스의 잔류물 또는 상기 기판 (17)의 표면에 잔존하지 않는 그의 반응 생성물은 불활성 가스에 의해 상기 공정 챔버 (10)로부터 플러싱된다 (P). 다음으로, 질소를 함유하는 반응 가스가, 상기 기판 (17)의 표면이 이로 포화될 때까지, 상기 공정 챔버 내로 공급된다 (N). 다음으로, 상기 불활성 가스를 도입함으로써, 질소를 함유하는 반응 가스를 상기 공정 챔버로부터 플러싱한다 (P). 이들 4개의 연속적인 시퀀스는 제1 단계 (1)을 형성하며, 이는 n회 반복되어, 바람직하게는 10A 두께이지만 최대 50 nm 두께인 층을 생성한다. 당업자는, 본 공정의 변형에서, 부분적으로, 선택된 반응물, 이들의 반응성 및 입체 장애 효과에 대한 감수성에 따라, 목적하는 상대 빈도 및 목적하는 화학량론을 달성하기 위해, 상기 Ti 및 N 단계의 상대 빈도가 변화될 수 있고 개별 단계들 (Ti 및/또는 N)이, 이들 둘이 엄격히 교대되는 것보다는, 순차적으로 반복될 수 있다는 것을 이해할 것이다.
다음의 제2 단계 (2)에서, TiSi 코어 물질이 증착된다. 이러한 제2 단계 (2)는 2개의 하위 단계 (2.1, 2.2)를 포함하거나 본질적으로 이로 구성되며, 여기서 Ti는 제1 하위 단계에서 증착되고 Si는 제2 하위 단계에서 증착된다. 상기 제1 하위 단계 (2.1)에서, Ti를 함유하는 반응 가스가 먼저 상기 공정 챔버 (10) 내로 총 m회 도입된 다음, 불활성 가스를 도입함으로써 상기 공정 챔버 (10)로부터 가스 잔류물이 플러싱된다 (P). 적어도 1회, 바람직하게는 수회 수행되는 상기 제2 단계 (2)의 이러한 제1 하위 단계 (2.1) 이후에, 상기 제2 하위 단계 (2.2)가 수행된다. 이러한 제2 하위 단계 (2.2)에서, 규소를 함유하는 반응 가스가 먼저 상기 공정 챔버 (10) 내로 공급되고 (Si), 이어서, 상기 공정 챔버 (10)는 불활성 가스를 도입함으로써 플러싱된다 (P). 상기 제2 하위 단계 (2.2)는 총 k회 수행되며, 여기서 k는 바람직하게는 1 초과이다.
상기 2개의 하위 단계 (2.1 및 2.2)를 포함하거나 본질적으로 이로 구성된 상기 제2 단계 (2)는 바람직하게는, TiSi를 포함하거나 본질적으로 이로 구성되고 질소를 함유하지 않는 코어 층의 목표 층 두께가 증착될 때까지 총 r회 수행된다. 상기 TiSi층 두께는 또한 바람직하게는 10A일 수 있지만 최대 50 nm일 수 있다. 당업자는, 상기 제2 단계 (2) 공정의 변형에서, 부분적으로, 선택된 반응물, 이들의 반응성 및 입체 장애 효과에 대한 감수성에 따라, 목적하는 상대 빈도 및 목적하는 화학량론을 달성하기 위해, 상기 하위 단계들 (2.1 및 2.2)의 상대 빈도가 변화될 수 있고 개별 단계들 (2.1 및/또는 2.2)이, 이들 둘이 엄격히 교대되는 것보다는, 순차적으로 반복될 수 있다는 것을 이해할 것이다.
상기 제2 단계 (2) 이후, TiSiN이 증착되는 제3 단계 (3)가 수행된다. 상기 제3 단계는 2개의 하위 단계 (3.1, 3.2)를 포함하거나 본질적으로 이로 구성되며, 이들은 서로에 후속하며, 총 l회 수행될 수 있으며, 여기서 l은 1이거나 또는 바람직하게는 1 초과이다.
일부 구현예에서, 상기 제3 단계 (3)의 상기 제1 하위 단계 (3.1)는 본질적으로 상기 제1 단계 (1)에 상응한다. TiN이 증착되어, 티타늄을 함유하는 반응 가스가 먼저 상기 공정 챔버 (10) 내로 공급되고 (Ti), 이어서 이는 불활성 가스를 도입함으로써 플러싱된다 (P). 이어서, 질소를 함유하는 반응 가스가 상기 공정 챔버 (10) 내로 도입되고 (N), 상기 공정 챔버 (10)는 불활성 가스를 도입함으로써 다시 플러싱된다 (P). 상기 하위 단계 (3.1)은 총 p회 수행될 수 있으며, 여기서 p는 1이거나 바람직하게는 1 초과이다. 그러나, 구현예들은 이에 제한되지 않으며, 다른 구현예에서, 상기 제1 하위 단계 (3.1) 및 제1 단계 (1)은 상이할 수 있다.
일부 구현예에서, 상기 제3 단계 (3)의 상기 제2 하위 단계 (3.2)는 N을 함유하는 반응 가스를 사용하지 않으면서 수행된다. 먼저, 규소를 함유하는 반응 가스가 상기 공정 챔버 (10) 내로 공급된다 (Si). 이어서, 상기 공정 챔버 (10)는 상기 불활성 가스를 도입함으로써 플러싱되며 (P), 상기 제3 단계 (3)의 상기 제2 하위 단계 (3.2)는 총 q회 수행될 수 있으며, 여기서 q는 1이거나 또는 바람직하게는 1 초과이다. 상기 제2 하위 단계 (3.2)에서 N을 함유하는 가스를 사용하지 않는 것은 접촉 저항을 감소시키고/시키거나 생성된 TiSiN층의 확산 장벽 효과를 향상시키는 데 유리할 수 있다. 생성된 TiSiN층은 표면 근처에서 더 높은 규소 함량을 가질 수 있으며, 이어서, 그 위에 금속이 증착될 수 있다. 예를 들어, 텅스텐계 금속이 불소-함유 전구체를 사용하여 상기 장벽 구조 상에 형성되는 경우, 생성된 확산 장벽 구조는 불소의 확산을 효과적으로 억제하면서, 동시에 더 많은 오믹 계면 (ohmic interface)을 형성할 수 있다. 당업자는, 상기 제3 단계 (3) 공정의 변형에서, 부분적으로, 선택된 반응물, 이들의 반응성 및 입체 장애 효과에 대한 감수성에 따라, 목적하는 상대 빈도 및 목적하는 화학량론을 달성하기 위해, 상기 하위 단계들 (3.1 및 3.2)의 상대 빈도가 변화될 수 있고 개별 단계들 (3.1 및/또는 3.2)이, 이들 둘이 엄격히 교대되는 것보다는, 순차적으로 반복될 수 있다는 것을 이해할 것이다.
상기 공정 챔버 (10)를 냉각시킨 후, 상기 기판 (17)은 이송 단계 (웨이퍼 이송) (4)에서 상기 공정 챔버 (10)로부터 제거된다.
상기 소개에 언급된 가스들이 상기 반응 가스들로서 사용되며, 예를 들어, Ti를 함유하는 반응 가스는 TiCl4, TDMAT 또는 TDEAT일 수 있고 Si를 함유하는 반응 가스는 SiH2Cl2, SiHCl3, SiCl4, SiH4 또는 Si2H6일 수 있다. N을 함유하는 반응 가스는 NH3 또는 CH3(NH)NH2 (MMH)일 수 있다. 상기 불활성 가스는 N2 또는 희가스일 수 있다.
도 3을 참조하면, 중심 주위에 부채꼴처럼 배열된 챔버들 (18, 19, 20, 21)을 갖는 가스 주입구 요소 (12)의 사용으로 인해, 상기 공정 챔버 내에 균일한 흐름 패턴이 달성될 수 있다. 샤워 꼭지 형태인 상기 가스 주입구 요소 (12)는 냉각 또는 가열될 수 있다. 열 평형이 확립될 수 있다. 상기 서셉터 (16) 또한 가열 또는 냉각될 수 있다. 상기 히터 (15)는 특히 다구역 히터이며, 바람직하게는, 중심으로부터 반경 방향으로 상이한 거리에 위치한 2개의 히터가 중심 주위에 배열된다. 상기 챔버들 (19 내지 21) 각각은, 반응 가스가 챔버에 잔존하지 않도록, 각각의 가스 교체에서 상기 불활성 가스로 플러싱될 수 있다.
SiN 측정 또는 XPS 측정에 의해, 개별 원자들 간의 결합 에너지는 2개의 계면에서보다 층의 코어 영역에서 훨씬 더 낮다는 것이 입증되었으며, 따라서 이는 TiSiN이 상기 경계 영역에서만 형성되고 Si-Si 및/또는 Si-Ti가 상기 코어 영역에 형성됨을 나타낸다.
도 4는 기판 (17) 상에 증착된 코팅 (30)을 통과하는 단면을 개략적으로 도시한다. 상기 기판 (17)은 단지 상징적으로 도시되며, 그 위에 증착된 층 구조를 갖는 규소 웨이퍼를 포함하며, 여기서 상기 코팅 (30)과 대향하는 상기 기판 (17)의 계면은 규소를 함유하는 층의 표면일 수 있다.
상기 코팅 (30)은, 상기 기판 (17)의 표면 상에 직접 증착된 제1 경계 영역 (31), 상기 제1 경계 영역 (31)에 연결된 코어 영역 (33), 및 그 위에 전도성 구조, 예를 들어, 텅스텐 콘택트가 능동층과 집적화된 금속화를 상호 연결하기 위해 형성될 수 있는 표면 (34)을 갖는 제2 경계 영역 (32)을 포함하거나 본질적으로 이로 구성된다.
전술한 방법으로 증착된 상기 층 (30)은 높은 질소 농도를 가질 수 있는 제1 계면 또는 경계 영역 (31)을 가지며, 여기서 상기 제1 경계 영역 (31) 내의 질소 농도는 상기 코어 영역 (33) 내의 질소 농도보다 높다. 바람직하게는, 상기 코어 영역 (33)은 본질적으로 질소를 함유하지 않는다. 상기 제2 경계 영역 (32) 또한 상기 코어 영역 (33)보다 높은 질소 농도를 가질 수 있다. 일부 구현예에서, 상기 표면 (34)은 비교적 또는 본질적으로 질소를 함유하지 않을 수 있으며, 이는 하위 단계 (3.2)의 복수의 순차적인 Si 증착으로 상기 제3 단계 (3)를 종료함으로써 가능해질 수 있다.
상기 제1 경계 영역 (31) 및 상기 제2 경계 영역 (32)에서, 높은 결합 에너지를 갖는 TiSiN 화합물이 형성된다 (TiN 455.6 eV). 상기 코어 영역 (33)에서, 본질적으로, 99.6 eV의 결합 에너지를 갖는 Si-Si 결합 및 Ti-Si 결합이 형성된다. 상기 구현예에 따른 방법에 의해 증착된 상기 코팅 (30)은 높은 전기 전도성을 가지며 매우 효과적인 확산 장벽을 형성한다. 이는 본질적으로 결정성인 특성 및 약 0.65 nm 내지 650 nm의 층 두께를 갖는다.
전술한 논의는 본 특허 출원에 포함되는 구현예들을 전체적으로 설명하는 역할을 하며, 각각은 또한 독립적으로 적어도 다음의 특징들의 조합들을 통해 선행 기술을 개선하며, 여기서 이들 특징들의 조합들 중 둘, 또는 그 이상 또는 모두는 추가로 조합될 수 있다.
일부 구현예에서, 방법은 기판 (17)을 Ti, Si, N을 함유하는 층으로 코팅하는 단계를 포함하며, 여기서 상기 층의 하나 이상의 영역은 ALD에 의해 형성된다. 상기 방법에 따르면, 반응 가스는 복수의 연속적인 단계 (1, 2, 3)로 하나 이상의 n, m, k, 1, p, q, r 주기로 상기 기판 (17)을 포함하는 공정 챔버 (10) 내로 공급되고, 이어서, 플러싱 가스가 동일한 공정 챔버 내로 공급되며, 여기서 TiN은 제1 단계 (1)에서 Ti를 함유하는 반응 가스 및 N을 함유하는 반응 가스를 사용하여 증착되고, 이전 단계에 후속하는 제2 단계 (2)에서, TiSi는 Ti를 함유하는 반응 가스 및 Si를 함유하는 반응 가스를 사용하여 증착되고, 상기 제2 단계 (2)에 후속하는 제3 단계 (3)에서, TiSiN은 Ti를 함유하는 반응 가스, N을 함유하는 반응 가스 및 Si를 함유하는 반응 가스를 사용하여 증착된다.
일부 구현예에서, 상기 방법은, 상기 제1 단계에서, Ti를 함유하는 반응 가스를 도입하는 단계, 상기 공정 챔버 (10)를 불활성 가스로 플러싱하는 단계, N을 함유하는 반응 가스를 공급하는 단계, 및 상기 공정 챔버 (10)를 반응 가스로 플러싱하는 단계를 포함하거나 본질적으로 이로 구성된 반응 증기 공급 주기를 포함하며, 이는 n회 수행되며, 여기서 n > 1이다.
일부 구현예에서, 상기 제2 단계 (2)에서, Ti를 함유하는 반응 가스를 도입하는 단계 및 상기 공정 챔버 (10)를 불활성 가스로 플러싱하는 단계를 포함하는 제1 하위 단계 (2.1)가 m회 수행되며, 여기서 m > 1이고, Si를 함유하는 반응 가스가 상기 공정 챔버 (10) 내로 도입된 다음 상기 공정 챔버 (10)가 상기 불활성 가스로 플러싱되는 제2 하위 단계 (2.2)가 k회 수행되며, 여기서 k > 1이다.
일부 구현예에서, 상기 제2 단계 (2)의 상기 2개의 하위 단계 (2.1, 2.2)는 r회 연속적으로 수행되며, 여기서 r > 1이다.
일부 구현예에서, 상기 제3 단계 (3)에서, Ti를 함유하는 반응 가스가 상기 공정 챔버 (10) 내로 도입된 다음 상기 공정 챔버 (10)가 불활성 가스로 플러싱되고, 이어서 N을 함유하는 반응 가스가 상기 공정 챔버 (10) 내로 도입된 다음 상기 공정 챔버 (10)가 불활성 가스로 플러싱되는 제1 하위 단계 (3.1)는 p회 수행되며, 여기서 p > 1이고, 제2 하위 단계 (3.2)에서, Si를 함유하는 공정 가스가 상기 공정 챔버 (10) 내로 공급된 다음 상기 공정 챔버가 불활성 가스로 플러싱되고, 상기 제2 하위 단계 (3.2)는 q회 연속적으로 수행되며, 여기서 q > 1이다.
일부 구현예에서, 상기 제3 단계 (3)은 연속적으로 l회 수행되며, 여기서 l > 1이다.
일부 구현예에서, Ti를 함유하는 반응 가스는 12 × 10-3 밀리바 미만의 분압으로 도입되고; Si를 함유하고 1 × 10-3 내지 4 × 10-3 밀리바의 분압을 갖는 반응 가스가 도입되고/되거나 N을 함유하는 반응 가스가 9 × 10-3 내지 8 × 10-1 밀리바의 분압으로 도입된다.
일부 구현예에서, 상기 공정 챔버 (10) 내부의 총 압력은 0.6 내지 6 밀리바 범위이고 상기 단계들 (1, 2, 3)은 400℃ 내지 700℃ 범위의 온도에서 수행되며, 여기서 각각의 하위 단계 또는 펄스에서 상기 반응 가스들을 공급하기 위한 시간은 0.4 내지 60초의 범위이다.
일부 구현예에서, Ti를 함유하는 반응 가스는 TiCl4, TDMAT 또는 TDEAT이고/이거나 Si를 함유하는 반응 가스는 SiH2Cl2, SiHCl3, SiCl4, SiH4 또는 Si2H6이고/이거나 N을 함유하는 반응 가스는 NH3 또는 MMH이다.
일부 구현예에서, 상기 제1 및 제2 경계 범위 (31, 32) 내에서의 질소 함량이 상기 코어 영역 (33)에서의 질소 함량보다 높은 코팅이 형성된다.
일부 구현예에서, 코팅은 본질적으로 질소를 함유하지 않는 상기 코어 영역 (33)을 갖는다.
일부 구현예에서, 코팅은 질소를 함유하지 않는 상기 기판 (17)으로부터 먼 쪽을 향하는 상기 제2 경계 영역의 표면 (34)을 갖는다.
2개의 영역을 포함하는 장벽 구조
위에서, 3개의 영역을 포함하는 예시적인 장벽 구조를 기술하였으며, 이는 TiN을 포함하는 하부 영역, 상기 하부 영역 상에 형성된 TiSi를 포함하는 코어 영역, 및 상기 코어 영역 상에 형성된 TiSiN을 포함하는 상부 영역을 포함할 수 있으며, 여기서 상기 상부 및 하부 영역은 상기 코어 영역에 비해 더 높은 상대적 질소 함량을 갖는다. 본원에 기술된 구현예들에 따르면, 2개의 영역을 포함하는 예시적인 장벽 구조가 또한 가능하다.
일부 양태에서, 2-영역 장벽 구조는, TiN을 포함하는 하부 영역이 전술한 3-영역 장벽 구조에서 생략되는 경우 생성되는 장벽 구조와 유사할 수 있다. 예를 들어, 2개의 영역을 포함하는 장벽 구조는, 상기 TiSi를 형성하기 전에 형성된 TiN을 포함하는 하부 영역을 갖지 않으면서, 상기 기판 상에 형성된 TiSi를 포함하는 코어 영역 및 상기 코어 영역 상에 형성된 TiSiN을 포함하는 상부 영역에 상응하는 영역을 포함할 수 있다. 본 발명자들은, 본원에 기술된 바와 같이, 다양한 특징들의 조합이 제조 시 구현되는 경우 이러한 장벽 구조가 더 작은 두께로 개선된 장벽, 콘택트 및/또는 전기 전도성을 제공할 수 있음을 발견하였다. 이하에서, 달리 명시적으로 기술되지 않는 한, 3개의 영역을 포함하는 장벽 구조에 대하여 전술된 상응하는 공정 및 구조적 특징 중 임의의 것이 2개의 영역을 포함하는 상기 장벽 구조를 제조하기 위해 구현될 수 있다. 따라서, 이러한 상응하는 특징에 대한 상세한 설명은 본원에서 생략하였다.
도 5를 참조하면, 다양한 구현예에 따르면, 2개의 영역을 포함하는 장벽 구조를 형성하는 방법은 반응 챔버 내에 기판을 제공하는 단계 (52), 상기 기판을 제1 티타늄-함유 전구체 및 제1 규소-함유 전구체에 교대로 노출시킴으로써 상기 기판 상에 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계 (54), 및 상기 기판을 제2 티타늄-함유 전구체, 질소-함유 전구체 및 제2 규소-함유 전구체에 교대로 노출시킴으로써 상기 TiSi 영역 상에 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계 (56)를 포함한다. 도 6은 생성된 다중-영역 장벽 구조를 도시하고 있으며, 이는 상기 기판 (62), 상기 TiSi 영역 (64) 및 상기 TiSiN 영역 (66)을 포함한다.
형성 단계 (54)를 위해 사용되는 상기 제1 티타늄-함유 전구체는 도 1 및 도 4와 관련하여 전술된 상기 코어 영역 (33)을 형성하는 단계를 위해 사용된 티타늄-함유 전구체와 동일하거나 상이할 수 있다. 다른 공정 파라미터는 상기 코어 영역 (33)을 형성하는 단계 (도 4)와 관련하여 전술된 것들과 유사할 수 있다. 그러나, 본 발명자들은 할로겐화물을 포함하지 않는 무기 실란, 예를 들어, 모노실란 (SiH4) 또는 디실란 (Si2H6)을 포함하는 상기 제1 규소-함유 전구체를 사용하여 상기 TiSi 영역 (64)을 형성하는 경우, 특히 높은 성능의 장벽 구조가 형성될 수 있음을 발견하였다. 임의의 이론에 구속되는 것은 아니나, 기판이 비교적 높은 온도에서 상기 규소-함유 전구체와 같은 실란에 노출되는 경우, 상기 실란을 사용한 기판 표면의 포화는 유기 또는 할로겐화물 리간드의 부재로 인해 자체-제한되지 않을 수 있다. 따라서, Si 및 Ti의 증착 속도 및 상대 농도는 노출의 지속 시간, 압력 및 온도에 의해 조절될 수 있다. 따라서, 과잉 규소의 양은 생성된 TiSi층의 전기적 특성을 조정하기 위한 독립적인 공정 파라미터로서 제어될 수 있다. 달리 말하면, 상기 TiSi 영역 (64)의 화학량론은 펄스의 빈도를 조절하지 않으면서 (예를 들어, Si:Ti 펄스의 1:1 비를 유지하면서) 따라서 훨씬 더 효율적으로 제어될 수 있다. 구현예들에 따르면, 이들 및 다른 이점들은 상기 TiSi 영역 (64)이 400℃ 내지 800℃, 450℃ 내지 750℃, 500℃ 내지 700℃, 550℃ 내지 650℃의 비교적 높은 기판 온도, 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 온도, 예를 들어, 약 650℃에서 구현예들에 따라 형성되는 경우, 실현될 수 있다. 상기 전구체들의 분압, 상기 반응 챔버 내의 총 압력 및 노출 시간은 전술한 바와 유사한 값을 가질 수 있다.
상기 기판 상에 상기 제1 영역으로서 형성된, 생성된 TiSi 영역 (64)은 다양한 이점을 제공한다. 상기 장벽 구조가 예를 들어, 전술한 바와 같은 게이트/콘택트 스택 또는 액세스 라인 (예를 들어, 비트라인) 스택의 일부로서 n-도핑된 또는 p-도핑된 다결정 규소 상에 형성되는 경우, 더 낮은 쇼트키 장벽 (Schottky barrier)을 가질 수 있는, 상기 생성된 계면은 접촉 저항을 낮추기 위해 (예를 들어, 상기 쇼트키 장벽을 감소시킴으로써) 적절히 조정될 수 있다. 상기 쇼트키 장벽은, 예를 들어, 기판과의 계면에서의 상기 TiSi 영역의 일 함수를 예를 들어, 4.0 eV 내지 4.5 eV로 조정함으로써 감소될 수 있다. 예를 들어, 전술한 바와 같이 상기 실란에 노출되는 온도, 지속 시간 및 압력을 제어함으로써, 존재할 수 있는 과잉 규소의 양을 제어함으로써, 생성된 TiSi의 일 함수를 상기 TiSi 영역 (64)과 상기 하부 기판 (62) 또는 상기 기판 (62) 상에 형성된 도핑된 다결정 규소 사이에 형성될 수 있는 쇼트키 장벽을 감소시키거나 최소화하도록 조정할 수 있다. 또한, 과잉 규소의 양 또한 상기 TiSi 영역 (64)의 층내 저항률을 예를 들어, 약 600 μOhm-cm, 500 μOhm, 또는 400 μOhm-cm 미만으로 감소시키도록 조정될 수 있다. 본원에 기술된 바와 같은 하나 이상의 다양한 가공 조건은 선행 기술의 장벽 구조와 비교하여 더 낮은 접촉 저항뿐만 아니라 더 높은 측면 전도성 및/또는 개선된 장벽 성능을 비롯한 기타 이점을 생성한다.
일부 구현예에서, 상기 기판 (62)은 그 위에 형성된 산화 규소, 예를 들어, 자연 산화막을 가질 수 있다. 이들의 존재는 상기 기판 (62) 상에 장벽 구조를 증착하기 전에 접촉 저항을 증가시키거나 또는 심지어 개방 회로를 야기할 수 있기 때문에, 일부 방법은 별도의 산화물 제거 또는 예비 세척 공정을 포함하며, 이는 계내에서 또는 계외에서 가능하며, 건식 또는 습식일 수 있다. 이러한 제거 공정은 공정 시간 및 비용을 증가시킬 수 있으며, 불소와 같은 바람직하지 않은 오염 물질을 도입시킬 수도 있다. 유리하게는, 구현예들에 따르면, 온도 및 압력을 비롯한 전술된 조건에서 상기 제1 규소-함유 전구체로서 할로겐화물-미함유 실란을 사용하여 상기 TiSi 영역 (64)을 형성하는 단계는, 다양한 추가적인 예상치 못한 이익 중에서도, 이러한 별도의 산화물 제거 공정에 대한 필요성을 제거할 수 있다. 이는, 상기 기판을 상기 제1 티타늄-함유 전구체에 노출시키기 전에 상기 기판을 제1 전구체로서의 상기 제1 규소-함유 전구체에 노출시키고, 추가로, 상기 제1 규소-함유 전구체로서 실란 가스를 사용함으로써 실현된다. 따라서, 일부 구현예에서, 상기 기판은 그 위에 형성된 자연 산화막을 포함하고, 상기 TiSi 영역을 형성하는 단계는 상기 산화물을 제1 전구체로서의 상기 제1 규소-함유 전구체에 노출시키는 단계를 포함하며, 그 동안 상기 기판 상의 상기 산화물이 제거될 수 있고, 따라서 하부 규소 표면을 상기 제1 티타늄-함유 전구체에 노출시켜 TiSi의 증착을 개시한다. 상기 산화물 제거에 효과적인 상기 제1 규소-함유 전구체는 할로겐화물-미함유 무기 실란, 예를 들어, SiH4 또는 Si2H6을 포함한다. 따라서, 상기 실란을 TiSi 영역의 증착을 위한 규소-함유 전구체로서 사용하는 것은, 상승 작용에 의해, 동일한 반응물을 사용하여 단일 공정 시퀀스의 일부로서 동일한 반응기 챔버에서의 산화물 제거 및 TiSi 증착을 조합하기 위한 계내 솔루션을 제공한다.
도 5 및 도 6을 참조하면, 상기 TiSiN 영역 (66)을 형성하기 위해 사용된 티타늄-함유 전구체 및 질소-함유 전구체는 도 1 및 도 4와 관련하여 전술된 상기 상부 경계 영역 (32)을 형성하기 위해 사용된 티타늄-함유 전구체 및 질소-함유 전구체와 동일하거나 상이할 수 있다. 기타 공정 파라미터는 상기 상부 경계 영역 (32)을 형성하는 단계 (도 4)와 관련하여 전술된 것들과 유사할 수 있다. 그러나, 본 발명자들은 상기 TiSiN 영역 (66)이 클로로실란 또는 염화 규소, 예를 들어, SiH2Cl2, SiHCl3, 또는 SiCl4를 포함하는 상기 제2 규소-함유 전구체를 사용하여 형성되는 경우 특히 높은 성능의 장벽 구조가 형성될 수 있음을 발견하였다. 본 발명자들은 할로겐화물-미함유 무기 실란의 사용이 화학량론적 조정을 가능하게 할 수 있는, 상기 TiSi 영역을 형성하는 단계와는 달리, TiSiN은 바람직하게는 규소 및 염소-함유 전구체를 사용하여 형성되며, 이는 광범위한 조건 하에서 상기 규소 및 염소-함유 전구체에 의한 상기 표면의 자체-제한 포화를 초래한다. 임의의 이론에 구속되는 것은 아니나, 상기 염소-함유 제2 규소 전구체의 자체-제한 포화는 성장 방향으로 조성물을 보다 정밀하게 제어하도록 할 수 있다. 또한, 더 양호한 정형성 (conformality)이 달성될 수 있다. 도 1과 관련하여 전술된 바와 같이, 상기 TiSiN 영역을 형성하는 단계는 상기 기판을 상기 제2 티타늄-함유 전구체 및 상기 질소-함유 전구체의 하나 이상의 주기에 교대로 노출시켜 먼저 TiN의 단층 또는 하위 단층을 증착시키고, 상기 기판을 상기 제2 규소-함유 전구체의 하나 이상의 주기에 노출시켜 TiN의 상기 하나 이상의 단층 상에 규소의 단층 또는 하위 단층을 증착시키는 단계를 포함한다. 이들 구현예에서, 상기 TiSiN 영역 형성 시 상기 기판이 노출되는 마지막 전구체는 상기 규소-함유 전구체일 수 있다. TiN의 단층 또는 하위 단층 및 Si의 단층 또는 하위 단층을 교대로 증착하는 단계는 복수 회 반복될 수 있다. 생성된 TiSiN 영역은 Ti, Si 및/또는 N의 농도 구배 또는 차이를 가질 수 있다.
일부 구현예에서, 상기 TiSiN 영역 (66)을 형성하는 단계는 상기 기판을 마지막 전구체로서의 상기 제2 규소-함유 전구체에 노출시키는 단계를 포함한다. 상기 기판을 마지막 전구체로서의 상기 제2 규소-함유 전구체에 노출시키는 단계는, 규소 농도가 증가하고, 질소 농도가 감소하며 티타늄 농도가 감소하는, 층 법선 방향으로의 농도 구배를 갖는 TiSiN 영역 (66)을 형성할 수 있다. 본 발명자들은 이러한 농도 구배 중 하나 이상이, 예를 들어, 텅스텐계 콘택트가 그 위에 형성되는 경우, 생성된 장벽 구조의 확산 장벽 성능 및 오믹 콘택트를 향상시킬 수 있음을 발견하였다. 이들 및 다른 이점들은 상기 TiSiN 영역 (66)이 400℃ 내지 800℃, 450℃ 내지 750℃, 500℃ 내지 700℃, 550℃ 내지 650℃의 비교적 높은 기판 온도, 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 온도, 예를 들어, 약 600℃에서 구현예들에 따라 형성되는 경우, 실현될 수 있다.
구현예들에 따르면, 상기 제2 티타늄-함유 전구체 또는 상기 질소-함유 전구체의 주기 수 (도 1의 p) 대 상기 규소-함유 전구체의 주기 수 (도 1의 q)의 비는 5:1, 6:1, 7:1, 8:1, 9:1, 10:1 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 비이다. 상기 TiSiN 영역 (66)을 형성하기 위한 본원에 기술된 공정 조건의 조합 하에서, 상기 전구체들의 주기의 비는 규소가 상기 TiSiN 영역 (66) 내의 원자 농도를 기준으로 약 10%, 15%, 20%, 25%, 30%, 35%, 40%을 초과하는 평균 농도로, 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 값으로 상기 TiSiN 영역 (66) 내에 존재하도록 하는 것이다.
또한, 상기 TiSiN 영역 (66)이, TiN의 하나 이상의 단층을 형성한 후 규소의 하나 이상의 단층을 형성함으로써 형성되는 구현예에서, 규소 농도의 구배는, 표면 영역이 평균 농도보다 높은 규소 농도를 갖도록 하고 상기 하부 TiSi 영역 (64)과 접촉하는 영역이 평균 농도에 비해 낮은 규소 농도를 갖도록 하는 것이다. 예를 들어, 상기 TiSiN 영역 (66)의 표면 영역은 상기 TiSiN 영역 (66) 내의 원자 농도를 기준으로 20%, 40%, 60%, 80%, 99%를 초과하는 규소 농도 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 값을 가질 수 있다. 상기 하부 TiSi 영역 (64)과 접촉하는 영역은 상기 TiSiN 영역 (66) 내의 원자 농도를 기준으로 20%, 15%, 10%, 5%, 1% 미만의 규소 농도 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 값을 가질 수 있다. 상기 TiSiN 영역 (66)이 본원에 개시된 바와 같이 형성되는 경우, 상기 TiSiN 영역 (66)의 상부 영역은 하부 영역에 비해 규소가 더 풍부할 수 있으며, 그 위에 형성된 금속과 저저항 콘택트를 형성할 수 있으며, 그 위에 금속 콘택트를 형성하는 데 사용된 화학 원소의 확산에 대한 개선된 저항성을 제공할 수 있다. 예를 들어, 텅스텐계 콘택트가 상기 TiSiN 영역 (66) 상에 형성되는 경우, 생성된 TiSiN 영역 (66)은 텅스텐계 콘택트를 형성하는 데 사용된 불소에 대한 개선된 확산 장벽을 형성한다. 또한, 생성된 TiSiN 영역 (66)은 하부 Si-함유 능동층, 예를 들어, 도핑된 영역을 갖는 폴리실리콘 또는 단결정 규소로부터의 도펀트에 대한 개선된 확산 장벽 기능을 제공한다. 또한, 상기 TiSiN 영역 (66)의 Si-풍부 표면은 그 위에 형성된 금속 콘택트와의 개선된 접촉 저항을 제공한다.
다양한 구현예들에서, 상기 TiSiN 영역 (66)은 적어도 부분적으로 비정질이다. 일부 구현예에서, 상기 TiSiN 영역 (66)은 Ti, Si 및 N 중 둘 이상에 의해 형성된 나노결정 영역을 포함한다. 예를 들어, 상기 TiSiN 영역 (66)은 비정질 매트릭스 내에 TiSi, TiN, SiN 또는 TiSiN 나노결정을 포함할 수 있다. 일부 다른 구현예에서, 상기 TiSiN 영역 (66)은 실질적으로 완전히 비정질이다.
유리하게는, TiSi 및 TiSiN 영역 (64, 66)을 포함하는 확산 장벽 구조가 본원에 개시된 바와 같이 형성되는 경우, 상기 장벽 구조의 전체 두께가 현저히 감소될 수 있어서, 상기 TiSi 영역과 상기 TiSiN의 조합된 두께는 약 10 nm, 8 nm, 6 nm, 4 nm, 3 nm, 2 nm를 초과하지 않거나, 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 값을 갖는다. 상기 TiSi 영역 (64)의 두께는 약 4 nm, 3 nm, 2 nm, 1 nm, 0.5 nm를 초과하지 않거나, 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 값을 갖는다. 상기 TiSiN 영역 (66)의 두께는 약 6 nm, 5 nm, 4 nm, 3 nm, 1 nm를 초과하지 않거나, 또는 이들 값 중 임의의 것에 의해 정의된 범위 값을 갖는다. 상기 TiSi 영역 (64)과 상기 TiSiN 영역 (66)의 두께의 비는 약 0.2, 0.4, 0.6, 0.8, 1.0, 1.2, 1.4보다 크거나, 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 값이다. 예를 들어, 예시적인 스택은, 약 3-4 nm의 조합된 두께의 경우, 약 1-2 nm의 두께를 갖는 TiSi 영역 (64) 및 약 2-3 nm의 두께를 갖는 TiSiN 영역 (66)을 포함할 수 있다.
유리하게는, TiSi 및 TiSiN 영역 (64, 66)을 포함하는 확산 장벽 구조가 본원에 개시된 바와 같이 형성되는 경우, TiSiN층만을 가지면서 두께가 2배인 확산 장벽 구조와 동등하거나 이보다 더 우수한 장벽 성능, 수직 전도성 및 측면 전도성 중 하나 이상이 달성된다. 상기 특정 구현예들을 참조하여 본 발명을 본원에서 설명하였지만, 이들 구현예는 본 발명을 제한하려는 것이 아니며 예시적인 목적으로 제시된 것이다. 본 발명의 사상 및 범위를 벗어나지 않으면서 변형 및 개선이 이루어질 수 있음이 당업자에게 명백할 것이다.
본원에 개시된 다양한 구현예들에 대한 이러한 간단한 변형 및 개선은 개시된 기술의 범위 내에 속하며, 개시된 기술의 구체적인 범위는 첨부된 청구범위에 의해 추가로 정의된다.
상기에서, 상기 구현예들 중 어느 하나의 임의의 특징이 상기 구현예들 중 임의의 다른 하나의 임의의 다른 특징과 조합되거나 또는 이로 대체될 수 있다는 것이 이해될 것이다.
문맥에서 명확하게 달리 요구되지 않는 한, 상기 설명 및 청구범위 전체에 걸쳐, 단어 "포함하다 (comprise, include)", "포함하는 (comprising, including)" 등은 배타적이거나 철저한 의미가 아닌 포괄적인 의미; 다시 말해, "포함하나 이에 제한되지 않는"의 의미로 해석되어야 한다. 본원에서 일반적으로, 단어 "결합된 (coupled)"은 직접 연결되거나 또는 하나 이상의 중간 요소를 거쳐 연결될 수 있는 2개 이상의 요소를 지칭한다. 마찬가지로, 본원에서 일반적으로, 단어 "연결된 (connected)"은 직접 연결되거나 또는 하나 이상의 중간 요소를 거쳐 연결될 수 있는 2개 이상의 요소를 지칭한다. 또한, 단어 "본원에서 (herein)", "위에서 (above)", "아래에서 (below)" 및 그와 유사한 의미의 단어들은, 본원에서 사용될 때, 본원의 임의의 특정 부분이 아니라 본원을 전체적으로 지칭한다. 맥락상 허용되는 경우, 단수 또는 복수를 이용하는 상기 상세한 설명에서의 단어들은 또한 각각 복수 또는 단수를 포함할 수 있다. 2개 이상의 항목의 목록과 관련된 단어 "또는"은 상기 단어에 대한 다음의 해석 모두를 포함한다: 상기 목록 내의 항목들 중 임의의 것, 상기 목록 내의 항목들 모두, 및 상기 목록 내의 항목들의 임의의 조합.
또한, 본원에 사용된 조건적 언어, 예를 들어 특히, "~할 수 있다", "예를 들어", "~와 같은" 등은, 달리 구체적으로 명시되지 않는 한, 또는 사용되는 문맥 내에서 달리 이해되지 않는 한, 일반적으로, 특정 구현예들은 특정 특징들, 요소들 및/또는 상태들을 포함하고, 다른 구현예들은 이를 포함하지 않음을 전달하고자 하는 것이다. 따라서, 이러한 조건적 언어는, 일반적으로, 특징들, 요소들 및/또는 상태들이 하나 이상의 구현예에 대해 어떤 경우에도 요구됨을 암시하거나 또는 이들 특징들, 요소들 및/또는 상태들이 임의의 특정 구현예에 포함되거나 임의의 특정 구현예에서 수행되어야 하는지 여부를 암시하고자 하는 것이 아니다.
특정 구현예들이 설명되었으나, 이러한 구현예들은 단지 예로서 제시된 것이고 본 개시물의 범위를 제한하려는 것은 아니다. 실제로, 본원에 설명된 신규한 장치들, 방법들, 및 시스템들은 다양한 다른 형태로 구현될 수 있으며; 또한, 본 개시내용의 사상을 벗어나지 않으면서, 본원에 설명된 방법들 및 시스템들의 형태에 있어 다양한 생략, 치환, 및 변경이 이루어질 수 있다. 예를 들어, 특징들이 특정 배열로 제시되지만, 대안적인 구현예들은 상이한 성분들 및/또는 센서 토폴로지를 사용하여 유사한 기능을 수행할 수 있으며, 일부 특징은 삭제, 이동, 추가, 세분화, 조합 및/또는 변형될 수 있다. 이들 특징 각각은 다양한 상이한 방식으로 구현될 수 있다. 전술한 다양한 구현예의 요소들 및 동작들의 임의의 적절한 조합이 결합되어 추가 구현예를 제공할 수 있다. 전술한 다양한 특징 및 공정은 서로 독립적으로 구현될 수 있거나, 또는 다양한 방식으로 조합될 수 있다. 본 개시내용의 특징들의 모든 가능한 조합들 및 하위 조합들은 본 개시내용의 범위 내에 속하도록 의도된다.
1 공정 단계 30 코팅
2 공정 단계 31 경계 영역
2.1 하위 단계 32 경계 영역
2.2 하위 단계 33 코어 영역
3 공정 단계 34 표면
3.1 하위 단계
3.2 하위 단계
4 이송 단계 D 회전축
5 가열 단계
6 이송 단계
10 공정 챔버(Process chamber) k 주기 수
11 반응기 하우징 1 주기 수
12 가스 주입구 요소 m 주기 수
13 가스 배출구 개구 n 주기 수
14 가스 배출구 p 주기 수
15 히터 q 주기 수
16 서셉터(Susceptor) r 주기 수
17 기판
18 챔버
19 챔버 52 공급 공정
20 챔버 54 형성 공정
21 챔버 56 형성 공정
22 질량 흐름 제어기 66 기판
23 질량 흐름 제어기 64 TiSi 영역
24 질량 흐름 제어기 66 TiSiN 영역
25 질량 흐름 제어기

Claims (43)

  1. 전기 전도성 확산 장벽을 형성하는 방법으로서,
    반응 챔버 내에 기판을 제공하는 단계;
    상기 기판을 제1 티타늄-함유 전구체 및 제1 규소-함유 전구체에 교대로 노출시킴으로써 상기 기판 상에 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계; 및
    상기 기판을 제2 티타늄-함유 전구체, 질소-함유 전구체 및 제2 규소-함유 전구체에 교대로 노출시킴으로써 상기 티타늄 실리사이드 (TiSi) 영역 상에 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계를 포함하며,
    상기 티타늄 실리사이드 (TiSi) 영역 및 상기 티타늄 규소 질화물 (TiSiN) 영역이 계내에서 형성되는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  2. 제1항에 있어서,
    상기 티타늄 실리사이드 (TiSi) 영역 및 상기 티타늄 규소 질화물 (TiSiN) 영역이 약 500℃ 내지 약 700℃의 온도에서 형성되는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  3. 제1항에 있어서,
    상기 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계 및 상기 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계는 플라즈마를 사용하지 않으면서 각각의 전구체를 열반응시키는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  4. 제1항에 있어서,
    상기 제1 규소-함유 전구체는 무기, 할로겐화물-미함유 실란을 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  5. 제4항에 있어서,
    상기 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계는 상기 기판을 제1 전구체로서의 상기 무기, 할로겐화물-미함유 실란에 노출시키는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  6. 제4항에 있어서,
    상기 기판은 그 위에 형성된 자연 산화막을 포함하고, 상기 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계는 상기 무기, 할로겐화물-미함유 실란에 노출시킴으로써 상기 자연 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  7. 제4항에 있어서,
    상기 제2 규소-함유 전구체는 염소를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  8. 제1항에 있어서,
    상기 제1 티타늄-함유 전구체와 상기 제2 티타늄-함유 전구체가 상이한 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  9. 제1항에 있어서,
    상기 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계는, 상기 기판을 상기 제1 티타늄 전구체에 노출시키는 단계 및 상기 기판을 상기 제1 규소-함유 전구체에 노출시키는 단계 사이에, 상기 반응 챔버를 퍼지하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  10. 제1항에 있어서,
    상기 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계는, 상기 기판을 상기 제2 티타늄-함유 전구체에 노출시키는 단계 및 상기 기판을 상기 질소-함유 전구체에 노출시키는 단계 사이, 및 상기 기판을 상기 질소-함유 전구체에 노출시키는 단계 및 상기 기판을 상기 제2 규소-함유 전구체에 노출시키는 단계 사이에, 상기 반응 챔버를 퍼지하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  11. 제1항에 있어서,
    상기 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계는 상기 기판을 상기 제2 티타늄-함유 전구체 및 상기 질소-함유 전구체의 하나 이상의 주기에 교대로 노출시켜 TiN의 하나 이상의 단층/하위 단층을 증착시키고, 상기 기판을 상기 제2 규소-함유 전구체의 하나 이상의 주기에 노출시켜 규소의 단층/하위 단층을 증착시키는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  12. 제11항에 있어서,
    상기 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계는, 교대로, TiN의 상기 하나 이상의 단층/하위 단층 및 규소의 상기 하나 이상의 단층/하위 단층을 증착시키는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  13. 제11항에 있어서,
    상기 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계는 상기 기판을 제2 규소-함유 전구체의 복수의 주기에 노출시킴으로써 상기 증착을 완료하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  14. 제11항에 있어서,
    상기 티타늄 규소 질화물 (TiSiN) 영역을 형성하는 단계는, 상부 표면 방향으로 규소 농도가 증가하고, 질소 농도가 감소하며 티타늄 농도가 감소하는, 층 두께 방향으로의 농도 구배를 형성하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  15. 제1항에 있어서,
    상기 기판은 도핑된 폴리실리콘 영역을 포함하고, 상기 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계는 상기 도핑된 폴리실리콘 영역과 상기 티타늄 실리사이드 (TiSi) 영역 간의 계면에 쇼트키 장벽을 형성하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  16. 제1항에 있어서,
    불소-함유 전구체를 사용하여 상기 티타늄 규소 질화물 (TiSiN) 영역 상에 금속을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  17. 전기 전도성 확산 장벽을 형성하는 방법으로서,
    규소 표면을 포함하는 기판을 반응 챔버 내에 제공하는 단계;
    상기 기판을 제1 규소계 전구체 및 이후에 제1 티타늄-함유 전구체에 교대로 노출시킴으로써 상기 규소 표면 상에 상기 확산 장벽의 티타늄 실리사이드 (TiSi) 영역을 열적으로 형성하는 단계; 및
    상기 기판을 제2 티타늄-함유 전구체, 질소-함유 전구체 및 제2 규소-함유 전구체에 교대로 노출시킴으로써 상기 티타늄 실리사이드 (TiSi) 영역 상에 상기 확산 장벽의 티타늄 규소 질화물 (TiSiN) 영역을 열적으로 형성하는 단계를 포함하며, 상기 티타늄 규소 질화물 (TiSiN) 영역 형성시, 상기 기판은 마지막 전구체로서의 상기 제2 규소-함유 전구체에 노출되는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  18. 제17항에 있어서,
    상기 제1 규소계 전구체는 SiH4 또는 Si2H6을 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  19. 제18항에 있어서,
    상기 기판은 그 위에 형성된 산화물을 포함하고, 상기 티타늄 실리사이드 (TiSi) 영역을 형성하는 단계는 상기 기판을 상기 제1 티타늄-함유 전구체에 노출시키기 전에 상기 반응 챔버 내에서 계내에서 상기 산화물을 제거하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  20. 제17항에 있어서,
    상기 제2 규소-함유 전구체는 SiH2Cl2, SiHCl3 또는 SiCl4를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  21. 제17항에 있어서,
    상기 티타늄 실리사이드 (TiSi) 영역 및 상기 티타늄 규소 질화물 (TiSiN) 영역이 약 500℃ 내지 약 700℃의 온도에서 형성되는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  22. 제17항에 있어서,
    상기 티타늄 규소 질화물 (TiSiN)을 형성하는 단계는 상기 기판을 상기 제2 티타늄-함유 전구체 및 상기 질소-함유 전구체에 교대로 복수 회 순차적으로 노출함으로써 TiN 영역을 형성하고, 상기 기판을 상기 제2 규소-함유 전구체에 1회 이상 순차적으로 노출함으로써 Si 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  23. 제22항에 있어서,
    상기 제2 티타늄-함유 전구체 또는 상기 질소-함유 가스에 대한 상기 복수의 교대 노출 대 상기 제2 규소-함유 전구체에 대한 상기 1회 이상의 노출의 비가 5를 초과하는 것을 특징으로 하는 전기 전도성 확산 장벽을 형성하는 방법.
  24. 반도체 구조로서,
    규소-함유 표면을 포함하는 기판;
    상기 규소-함유 표면 상에 형성된 티타늄 실리사이드 (TiSi) 영역; 및
    상기 티타늄 실리사이드 (TiSi) 영역 상에 형성된 티타늄 규소 질화물 (TiSiN) 영역을 포함하고, 상기 티타늄 규소 질화물 (TiSiN) 영역은 상기 티타늄 실리사이드 (TiSi) 영역과 상기 티타늄 규소 질화물 (TiSiN) 영역 간의 계면 영역에 비해 표면 영역에 더 높은 규소 농도를 포함하는 것을 특징으로 하는 반도체 구조.
  25. 제24항에 있어서,
    상기 규소-함유 표면은 붕소-도핑된 다결정 규소를 포함하는 것을 특징으로 하는 반도체 구조.
  26. 제24항에 있어서,
    상기 티타늄 규소 질화물 (TiSiN) 영역 상에 형성된 텅스텐을 포함하는 금속을 추가로 포함하는 것을 특징으로 하는 반도체 구조.
  27. 제24항에 있어서,
    상기 규소는 약 20 원자 퍼센트를 초과하는 농도로 상기 티타늄 규소 질화물 (TiSiN) 영역 내에 존재하는 것을 특징으로 하는 반도체 구조.
  28. 제24항에 있어서,
    상기 티타늄 실리사이드 (TiSi) 영역과 상기 티타늄 규소 질화물 (TiSiN) 영역의 조합된 두께가 약 6 nm를 초과하지 않는 것을 특징으로 하는 반도체 구조.
  29. 제24항에 있어서,
    상기 티타늄 실리사이드 (TiSi) 영역과 상기 티타늄 규소 질화물 (TiSiN) 영역의 두께의 비가 약 0.3 내지 약 1.0인 것을 특징으로 하는 반도체 구조.
  30. 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법으로서,
    반응 가스 및 플러싱 가스를 상기 기판을 수용하는 공정 챔버 내로 복수의 연속적인 단계로 순차적으로 도입하는 단계를 포함하며, 상기 단계들 각각은 하나 이상의 주기를 가지며,
    상기 단계들은,
    Ti를 함유하는 반응 가스 및 N을 함유하는 반응 가스를 사용하여 TiN을 증착시키는 단계를 포함하는 제1 단계;
    Ti를 함유하는 반응 가스 및 Si를 함유하는 반응 가스를 사용하여 티타늄 실리사이드 (TiSi)를 증착시키는 단계를 포함하는 제2 단계; 및
    상기 제2 단계 후에, Ti를 함유하는 반응 가스, N을 함유하는 반응 가스 및 Si를 함유하는 반응 가스를 사용하여 티타늄 규소 질화물 (TiSiN)을 증착시키는 단계를 포함하는 제3 단계를 포함하는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  31. 제30항에 있어서,
    상기 제1 단계는 복수의 주기를 포함하고, 상기 주기들 각각은 Ti를 함유하는 반응 가스를 도입하고, 상기 공정 챔버를 불활성 가스로 플러싱하고, N을 함유하는 반응 가스를 도입하고, 상기 공정 챔버를 불활성 가스로 플러싱하는 단계를 포함하는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  32. 제31항에 있어서,
    상기 제2 단계는,
    복수의 주기를 포함하는 제1 하위 단계로서, 상기 주기들 각각은 Ti를 함유하는 반응 가스를 상기 공정 챔버 내로 도입하고 상기 공정 챔버를 불활성 가스로 플러싱하는 단계를 포함하는 제1 하위 단계; 및
    복수의 주기를 포함하는 제2 하위 단계로서, 상기 주기들 각각은 Si를 함유하는 반응 가스를 상기 공정 챔버 내로 도입하고 상기 공정 챔버를 상기 불활성 가스로 플러싱하는 단계를 포함하는 제2 하위 단계를 포함하는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  33. 제32항에 있어서,
    상기 제1 및 제2 하위 단계 각각은 상기 제2 단계에서 연속적으로 1회 수행되며, 상기 제2 단계는 1회 이상 수행되는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  34. 제33항에있어서,
    상기 제3 단계는,
    복수의 주기를 포함하는 제1 하위 단계로서, 상기 주기들 각각은 Ti를 함유하는 반응 가스를 상기 공정 챔버 내로 도입하고, 상기 공정 챔버를 불활성 가스로 플러싱하고, N을 함유하는 반응 가스를 상기 공정 챔버 내로 도입하고, 상기 공정 챔버를 불활성 가스로 플러싱하는 단계를 포함하는, 제1 하위 단계; 및
    복수의 주기를 포함하는 제2 하위 단계로서, 상기 주기들 각각은 Si를 함유하는 반응 가스를 상기 공정 챔버 내로 도입하고 상기 공정 챔버를 불활성 가스로 플러싱하는 단계를 포함하는, 제2 하위 단계를 포함하는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  35. 제34항에 있어서,
    상기 제3 단계는 복수 회 수행되는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  36. 제35항에 있어서,
    Ti를 함유하는 반응 가스가 12 × 10-3 밀리바 미만의 분압으로 상기 공정 챔버 내에 도입되는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  37. 제36항에 있어서,
    Si를 함유하는 반응 가스가 1 × 10-3 내지 4 × 10-3 밀리바의 분압으로 상기 공정 챔버 내에 도입되고/되거나 N을 함유하는 반응 가스가 9 × 10-3 내지 8 × 10-1 밀리바의 분압으로 상기 공정 챔버 내에 도입되는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  38. 제36항에 있어서,
    상기 공정 챔버 내부의 총 압력이 0.6 내지 6 밀리바의 범위이고, 상기 제1, 제2 및 제3 단계는 400℃ 내지 700℃ 범위의 온도에서 수행되고, 상기 반응 가스들을 도입하기 위한 지속 시간은 0.4 내지 60초의 범위인 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  39. 제34항에 있어서,
    Ti를 함유하는 반응 가스가 TiCl4, TDMAT 또는 TDEAT이고/이거나, Si를 함유하는 반응 가스가 SiH2Cl2, SiHCl3, SiCl4, SiH4 또는 Si2H6을 포함하고/하거나, N을 함유하는 반응 가스가 NH3 또는 CH3(NH)NH2 (MMH)를 포함하는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  40. 제34항에 있어서,
    상기 제1, 제2 및 제3 단계 각각 및 이들의 각각의 하위 단계에서, 상기 공정 챔버 내부의 압력은, 상기 제1, 제2 및 제3 단계 각각 및 이들의 각각의 하위 단계가 0.5 mTorr 내지 7.5 Torr의 상이한 챔버 압력에서 수행되도록, 상기 공정 챔버의 포어라인 (foreline) 배기관에 배치된 스로틀 밸브에 의해 변경되는 것을 특징으로 하는 기판을 Ti, Si, N을 함유하는 층으로 코팅하는 방법.
  41. 규소를 포함하는 기판 상에 형성된 코팅으로서,
    Ti, Si, N;
    상기 기판과 대향하는 제1 경계 영역;
    상기 기판으로부터 먼 쪽을 향하는 제2 경계 영역; 및
    상기 제1 및 제2 경계 영역 사이에 형성된 코어 영역을 포함하고, 상기 제1 및 제2 경계 영역 내의 질소 농도는 상기 코어 영역 내의 질소 농도보다 높은 것을 특징으로 하는 규소를 포함하는 기판 상에 형성된 코팅.
  42. 제41항에 있어서,
    상기 코어 영역은 본질적으로 질소를 함유하지 않는 것을 특징으로 하는 규소를 포함하는 기판 상에 형성된 코팅.
  43. 제41항에 있어서,
    상기 기판으로부터 먼 쪽을 향하는 상기 제2 경계 영역의 표면은 본질적으로 질소를 함유하지 않는 것을 특징으로 하는 규소를 포함하는 기판 상에 형성된 코팅.
KR1020197037530A 2017-06-02 2018-05-31 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽 KR102661268B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/612,853 US11401607B2 (en) 2017-06-02 2017-06-02 TiSiN coating method
US15/612,853 2017-06-02
PCT/US2018/035470 WO2018222920A1 (en) 2017-06-02 2018-05-31 Multi-region diffusion barrier containing titanium, silicon and nitrogen

Publications (2)

Publication Number Publication Date
KR20200004426A true KR20200004426A (ko) 2020-01-13
KR102661268B1 KR102661268B1 (ko) 2024-04-26

Family

ID=64279140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037530A KR102661268B1 (ko) 2017-06-02 2018-05-31 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽

Country Status (7)

Country Link
US (2) US11401607B2 (ko)
JP (1) JP2020522611A (ko)
KR (1) KR102661268B1 (ko)
CN (1) CN110800083A (ko)
DE (1) DE102017114249A1 (ko)
TW (1) TWI791529B (ko)
WO (1) WO2018222920A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124223A (ko) * 2020-01-15 2022-09-13 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 반도체 장치의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen
JP2021031686A (ja) 2019-08-15 2021-03-01 東京エレクトロン株式会社 成膜方法及び成膜装置
US11832537B2 (en) 2019-10-08 2023-11-28 Eugenus, Inc. Titanium silicon nitride barrier layer
US11587784B2 (en) 2019-10-08 2023-02-21 Eugenus, Inc. Smooth titanium nitride layers and methods of forming the same
US11361992B2 (en) 2019-10-08 2022-06-14 Eugenus, Inc. Conformal titanium nitride-based thin films and methods of forming same
CN113035776A (zh) * 2021-03-11 2021-06-25 长鑫存储技术有限公司 半导体结构及其制备方法
TW202334482A (zh) * 2021-12-03 2023-09-01 美商應用材料股份有限公司 用以形成金屬氮化矽膜的nh自由基熱氮化

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168468A1 (en) * 1995-07-06 2002-11-14 Applied Materials, Inc. Method of TiSiN deposition using a chemical vapor deposition (CVD) process
KR20030002863A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
US20030143841A1 (en) * 2002-01-26 2003-07-31 Yang Michael X. Integration of titanium and titanium nitride layers
US20100035425A1 (en) * 2008-08-07 2010-02-11 Samsung Electronics Co., Ltd. Integrated Circuit Devices Having Partially Nitridated Sidewalls and Devices Formed Thereby
US20150050806A1 (en) 2012-04-09 2015-02-19 Aixtron Se METHOD FOR FORMING TiSiN THIN FILM LAYER BY USING ATOMIC LAYER DEPOSITION

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP2754176B2 (ja) * 1995-03-13 1998-05-20 エルジイ・セミコン・カンパニイ・リミテッド 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
JPH11150084A (ja) * 1997-09-12 1999-06-02 Canon Inc 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2001144032A (ja) * 1999-11-17 2001-05-25 Tokyo Electron Ltd ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
KR100706823B1 (ko) 2001-06-30 2007-04-12 주식회사 하이닉스반도체 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
US20030091870A1 (en) * 2001-11-15 2003-05-15 Siddhartha Bhowmik Method of forming a liner for tungsten plugs
JP4074461B2 (ja) * 2002-02-06 2008-04-09 東京エレクトロン株式会社 成膜方法および成膜装置、半導体装置の製造方法
US7220312B2 (en) * 2002-03-13 2007-05-22 Micron Technology, Inc. Methods for treating semiconductor substrates
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
KR100476482B1 (ko) * 2002-12-14 2005-03-21 동부전자 주식회사 반도체 소자의 장벽 금속층 형성 방법
TWI311248B (en) * 2005-12-16 2009-06-21 Hon Hai Prec Ind Co Ltd System and method for testing a motherboard audio module
JP4640281B2 (ja) * 2006-07-18 2011-03-02 東京エレクトロン株式会社 バリヤメタル層及びその形成方法
WO2010062582A2 (en) * 2008-10-27 2010-06-03 Applied Materials, Inc. Vapor deposition method for ternary compounds
US7833906B2 (en) * 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
TWI439271B (zh) * 2009-01-13 2014-06-01 Shanghai Hengrui Pharm Co Ltd 四氫咪唑並〔１，５－ａ〕吡類衍生物，其製備方法及其在醫藥上的應用
US20120108079A1 (en) * 2010-10-29 2012-05-03 Applied Materials, Inc. Atomic Layer Deposition Film With Tunable Refractive Index And Absorption Coefficient And Methods Of Making
JP2013145796A (ja) * 2012-01-13 2013-07-25 Tokyo Electron Ltd ＴｉＳｉＮ膜の成膜方法および記憶媒体
US20140001576A1 (en) * 2012-06-27 2014-01-02 Applied Materials, Inc. Lowering tungsten resistivity by replacing titanium nitride with titanium silicon nitride
KR101950867B1 (ko) 2012-08-27 2019-04-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6426893B2 (ja) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 コンタクト層の形成方法
JP2015193878A (ja) 2014-03-31 2015-11-05 東京エレクトロン株式会社 ＴｉＳｉＮ膜の成膜方法および成膜装置
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168468A1 (en) * 1995-07-06 2002-11-14 Applied Materials, Inc. Method of TiSiN deposition using a chemical vapor deposition (CVD) process
KR20030002863A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
US20030143841A1 (en) * 2002-01-26 2003-07-31 Yang Michael X. Integration of titanium and titanium nitride layers
US20100035425A1 (en) * 2008-08-07 2010-02-11 Samsung Electronics Co., Ltd. Integrated Circuit Devices Having Partially Nitridated Sidewalls and Devices Formed Thereby
US20150050806A1 (en) 2012-04-09 2015-02-19 Aixtron Se METHOD FOR FORMING TiSiN THIN FILM LAYER BY USING ATOMIC LAYER DEPOSITION

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124223A (ko) * 2020-01-15 2022-09-13 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW201908510A (zh) 2019-03-01
US20230151488A1 (en) 2023-05-18
WO2018222920A1 (en) 2018-12-06
KR102661268B1 (ko) 2024-04-26
US20180347040A1 (en) 2018-12-06
DE102017114249A1 (de) 2018-12-06
CN110800083A (zh) 2020-02-14
US11401607B2 (en) 2022-08-02
TWI791529B (zh) 2023-02-11
JP2020522611A (ja) 2020-07-30

Similar Documents

Publication Publication Date Title
KR102661268B1 (ko) 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽
JP7485736B2 (ja) ３ｄ ｎａｎｄデバイス用の誘電体材料上におけるモリブデンを含有する低抵抗膜の成膜
US11942365B2 (en) Multi-region diffusion barrier containing titanium, silicon and nitrogen
US11587829B2 (en) Doping control of metal nitride films
JP5005170B2 (ja) 超高品質シリコン含有化合物層の形成方法
KR102361226B1 (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
US9159608B2 (en) Method for forming TiSiN thin film layer by using atomic layer deposition
US20200027738A1 (en) Tungsten Deposition Without Barrier Layer
US20030215570A1 (en) Deposition of silicon nitride
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
TW201805469A (zh) 金屬矽化物的選擇性形成
KR101134713B1 (ko) 순차 흐름 성막법을 이용한 금속층 성막 방법
US20090078916A1 (en) Tantalum carbide nitride materials by vapor deposition processes
US20230395369A1 (en) Smooth titanium nitride layers and methods of forming the same
US20220216060A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
US20220172988A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
WO2022204663A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
JP2004335799A (ja) 金属膜成膜方法および金属配線形成方法
EP4259845A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
TW202307249A (zh) 以氮化鈦矽為主之保形薄膜及其形成方法
CN117355631A (zh) 保形且平滑的氮化钛层及其形成方法
KR20200140432A (ko) 선택적 증착에 의한 메모리 소자 결함 회복 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant