TW202334482A - 用以形成金屬氮化矽膜的nh自由基熱氮化 - Google Patents

用以形成金屬氮化矽膜的nh自由基熱氮化 Download PDF

Info

Publication number
TW202334482A
TW202334482A TW111142752A TW111142752A TW202334482A TW 202334482 A TW202334482 A TW 202334482A TW 111142752 A TW111142752 A TW 111142752A TW 111142752 A TW111142752 A TW 111142752A TW 202334482 A TW202334482 A TW 202334482A
Authority
TW
Taiwan
Prior art keywords
silicon nitride
film
metal
titanium
plasma
Prior art date
Application number
TW111142752A
Other languages
English (en)
Inventor
煒 劉
菲德里克 費雪伯恩
海玲 劉
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202334482A publication Critical patent/TW202334482A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

茲描述半導體元件及形成半導體元件之方法。茲揭示形成金屬氮化矽膜之方法。本揭示內容之一些實施例提供了使用氨電漿處理金屬矽化物或金屬膜以形成金屬氮化矽膜之製程。氨電漿處理產生NH*自由基，而NH*自由基擴散通過金屬矽化物並形成金屬氮化矽膜，所述金屬氮化矽膜實質上不含氮化矽(SiN)。相較於由熱製程或使用氮電漿暴露之電漿製程沉積之膜而言，所述金屬氮化矽膜具有改良的電阻。

Description

用以形成金屬氮化矽膜的NH自由基熱氮化
本揭示內容之實施例涉及電子元件及電子元件製造之領域。更具體而言，本揭示內容之實施例提供電子元件及其製造方法，所述電子元件包括實質上不含氮化矽(SiN)之金屬氮化矽膜。
積體電路已經發展成為複雜的元件，其可以在單個晶片上包括數百萬個電晶體、電容器和電阻器。在積體電路發展的過程中，功能密度（即，每個晶片區域之互連裝置的數量）通常增加了，而幾何尺寸（即，可以使用製造製程創建的最小組件（或線））卻減小了。
半導體基板上之積體電路密度急遽增加，而最小特徵尺寸，如場效電晶體(FET)通道長度及動態隨機存取記憶體(DRAM)的字線寬度(word line width)，則急遽減小。
DRAM的一個困難在於位元線接點(bit line contact)是在製程流早期形成之金屬對矽小接點。位元線接點必須承受高溫而不使矽化物群集(agglomeration)。現有的製造方法使用氮化鎢(WN)或氮(N 2)和快速熱處理(RTP)，以使氮(N 2)與矽化鈦(TiSi)反應而形成氮化鈦矽(TiSiN)。然而，難以沉積具有高階梯覆蓋率(step coverage)之氮化鎢(WN)，且氮(N 2)會與矽(Si)直接反應並在基板上形成氮化矽(SiN)，導致高接觸電阻。
因此，本領域需要形成位元線接點之方法，其中在形成氮化鈦矽(TiSiN)期間形成最少的氮化矽(SiN)。
本揭示內容之一或多個實施例涉及形成半導體元件之方法。在一或多個實施例中，所述方法包含以下步驟：在從450 °C至1000 °C的範圍中之溫度下，將金屬矽化物膜暴露於包含氨(NH 3)之電漿，以形成NH自由基，所述NH自由基擴散通過金屬矽化物膜並形成實質上不含氮化矽(SiN)之金屬氮化矽膜。
本揭示內容之額外實施例涉及形成半導體元件之方法。在一或多個實施例中，所述方法包含以下步驟：在450 °C至1000 °C的範圍中之溫度下，將鈦膜暴露於包含氨(NH 3)之電漿，以形成NH自由基，所述NH自由基擴散通過鈦膜並形成實質上不含氮化矽(SiN)之氮化鈦矽(TiSiN)膜。
本揭示內容之進一步實施例涉及非暫態(non-transitory)電腦可讀取媒體，其包括指令，當由製程腔室的控制器執行指令時，導致製程腔室執行以下操作：在從450 °C至1000 °C的範圍中之溫度下，將金屬矽化物膜暴露於包含氨(NH 3)之電漿，以形成NH自由基，所述NH自由基擴散通過金屬矽化物膜並形成實質上不含氮化矽(SiN)之金屬氮化矽膜。
在描述本揭示內容的數個示例性實施例之前，應瞭解到本揭示內容不受限於下面說明書中所闡述的建置或處理程序的細節。本揭示內容能夠具有其他實施例，並能夠被由各種方式實作或執行。
如在此說明書及隨附申請專利範圍中所使用，術語「基板(substrate)」指的是表面，或表面的部分，其中製程在所述表面或表面的部分上進行。本案所屬技術領域中具通常知識者亦將理解的是，除非上下文另有明確指示，否則參照基板可僅指基板的一部分。此外，對沉積在基板上之參照可指裸基板和具有在其上沉積或形成的一或多個膜或特徵之基板二者。
如本文所用，「基板」指的是任何基板或形成於基板上之材料表面，在製造製程期間，在所述基板或形成於基板上之材料表面上進行膜處理。舉例而言，取決於應用，於上面可進行處理之基板表面可包括：諸如矽、氧化矽、應變矽、絕緣體上矽(SOI)、經碳摻雜的氧化矽、非晶矽、經摻雜的矽、鍺、砷化鎵、玻璃、藍寶石等材料，及任何其他材料(如金屬、金屬氮化物、金屬合金及其它導電材料)。基板可包括，但不限於，半導體晶圓。可將基板暴露於預處理製程，以研磨、蝕刻、還原、氧化、羥基化、退火及/或烘烤基板表面。除了在基板本身的表面上直接進行膜處理之外，在本揭示內容中，也可在形成於基板上的下方層(under-layer)上進行本文所揭示的任何膜處理程序(如下文更詳細地揭示)，且術語「基板表面」欲包括前後文所指的此類下方層。因此，舉例而言，當膜/層或部分膜/層已被沉積至基板表面上，新沉積之膜/層的暴露表面便成為基板表面。
如本說明書及隨附申請專利範圍所用，術語「前驅物」、「反應物」、「反應性氣體」等可互換使用，以指稱可與基板表面反應之任何氣態物種。
如本文所用，術語「動態隨機存取記憶體」或「DRAM」是指藉由將電荷(即，二進制1)或無電荷(即，二進制0)之封包儲存於電容器上來儲存數據位元之記憶單元。電荷透過存取電晶體經閘控至電容器上，且藉由啟動相同的電晶體並查看將電荷封包傾倒在電晶體輸出上的互連線上而產生的電壓擾動來感測。因此，單一DRAM單元是由一個電晶體和一個電容器製成。
本揭示內容之實施例與形成實質上不含氮化矽(SiN)之金屬氮化矽膜（如，氮化鈦矽(TiSiN)）之方法有關。可由矽(Si)上之鈦(Ti)或鈦/氮化鈦(Ti/TiN)膜或由矽化鈦(TiSi)膜形成金屬氮化矽膜。可使用熱電漿製程來形成金屬氮化矽膜。
第1圖描繪根據本揭示內容之一或多個實施例之用於在基板上形成金屬氮化矽膜之通用方法10。方法10通常始於操作12，其中提供基板並將基板安置於製程腔室內，所述基板上具有金屬膜。如在本說明書和隨附申請專利範圍中所用，術語「提供」意指基板或基板表面可用於處理（如，定位在製程腔室中）。於操作14，其上具有金屬膜之基板暴露於氨電漿而形成金屬氮化矽膜。於操作16，方法10移至視情況的後處理操作。
第2A至2D圖描繪根據本揭示內容之一或多個實施例之金屬氮化矽膜形成期間之範例元件100的剖面視圖。請參照第1圖及第2A圖，於操作12，提供其上具有金屬膜104之基板102。基板102可包含本案所屬技術領域中具有通常知識者已知之任何合適的材料。在一些實施例中，基板102包含矽(Si)或矽鍺(SiGe)。
金屬膜104可包含本案所屬技術領域中具有通常知識者已知之任何合適的金屬。在一或多個實施例中，金屬膜104包含選自鈦(Ti)、鈷(Co)、鉬(Mo)、釕(Ru)、鎢(W)、鎳(Ni)等等之金屬。本案所屬技術領域中具有通常知識者將理解到，當金屬膜104形成於基板102上時，可產生金屬矽化物103。在一或多個實施例中，金屬矽化物103包含矽化鈦(TiSi)、矽化鈷(CoSi)、矽化鉬(MoSi)、矽化釕(RuSi)、矽化鎢(WSi)、矽化鎳(NiSi)等等。
在一或多個實施例中，金屬膜104包含基板102上之鈦(Ti)或鈦/氮化鈦(Ti/TiN)，而基板102包含矽。因此，在一些實施例中，金屬矽化物103為矽化鈦(TiSi)。
金屬膜104或金屬矽化物103可具有任何合適的厚度。在一或多個實施例中，金屬膜104或金屬矽化物103具有之厚度在從0.5 nm至15 nm的範圍內，或在從1 nm至10 nm的範圍內，或在從2 nm至6 nm的範圍內。
可由本案所屬技術領域中具通常知識者所知之任何合適的沉積製程形成金屬膜104。在一或多個實施例中，沉積製程包括原子層沉積(ALD)、物理氣相沉積(PVD)、化學氣相沉積(CVD)等等。
可藉由將基板暴露於前驅物達一時間段來開始形成金屬膜104之製程。在一些實施例中，在不使用電漿的情況下供應前驅物。
如本文所使用，「脈衝(pulse)」或「劑量(dose)」欲代表間歇地或非連續地引入製程腔室內之源氣體的量。取決於脈衝的持續時間，特定化合物在各脈衝內的量可隨著時間推移而變化。特定製程氣體可包括單一化合物或兩種或更多種化合物之混合/組合，例如，如下文描述之製程氣體。
前驅物可為任何合適的化合物，以在基板表面上吸附一層反應性物種，以用於後續反應。也可藉由前驅物的身份來指稱反應性物種。舉例而言，使基板暴露於鈦前驅物可形成稱為鈦物種之反應性物種。
在一些實施例中，前驅物包括選自以下一或多者之金屬：鈦(Ti)、鈷(Co)、鉬(Mo)、釕(Ru)、鎢(W)、鎳(Ni)等等。因此，在一些實施例中，金屬膜104包含以下一或多者：鈦(Ti)、鈷(Co)、鉬(Mo)、釕(Ru)、鎢(W)、鎳(Ni)等等。
在一些實施例中，金屬膜104包含鈦(Ti)及氮化鈦(TiN)或基本上由鈦(Ti)及氮化鈦(TiN)組成。在一些實施例中，金屬膜104包含鈦(Ti)或基本上由鈦(Ti)組成。
請參見第1圖及第2B圖，於操作14，元件100暴露於電漿，並以電漿處理元件100。在一或多個實施例中，電漿為氨(NH 3)電漿。可由電漿氣體產生氨電漿以形成自由基。在一或多個實施例中，氨電漿在金屬膜104或金屬矽化物103的表面上形成NH*自由基106。在一或多個實施例中，電漿包含NH*自由基。在一些實施例中，電漿氣體包含氨氣體(NH 3)。在一些實施例中，電漿氣體進一步包含惰性氣體。惰性氣體可包含任何合適的惰性氣體，其包括，但不限於：氬(Ar)、氦(He)及氙(Xe)。在一些實施例中，惰性氣體連續流動，而氨氣為脈衝式。在一或多個實施例中，以惰性氣體稀釋氨電漿，以產生最大化的NH*自由基。在一或多個實施例中，氨對惰性氣體的比例（即，NH 3: Ar、NH 3: He、NH 3: Xe）在從1:10,000至10:1的範圍中，或在從1:100至1:5的範圍中，或為1:10的比例。
在一些實施例中，使氨電漿氣體流入製程腔室內，並接著點燃氨電漿氣體以形成直接電漿(direct plasma)。在一些實施例中，在製程腔室外部點燃氨電漿氣體以形成遠端電漿(remote plasma)。
在一些實施例中，氨電漿為感應式耦合電漿(inductively coupled plasma；ICP)。在一些實施例中，氨電漿為導電式耦合電漿(conductively coupled plasma；CCP)。在一些實施例中，氨電漿為微波電漿。在一些實施例中，藉由使氨電漿氣體通過熱絲(hot wire)來產生氨電漿。
請參見第2C及2D圖，於450 °C至1000 °C的範圍中之溫度下，將金屬膜104或金屬矽化物103暴露於包含氨(NH 3)之電漿可形成NH*自由基106，而NH*自由基擴散通過金屬膜104（或金屬矽化物103）並形成實質上不含氮化矽(SiN)之金屬氮化矽膜108。在一些實施例中，於600 °C至850 °C的範圍中之溫度下，將金屬膜104暴露於氨電漿。
電漿處理可具有任何合適的壓力。在一或多個實施例中，於從0.2托耳至小於5托耳的範圍中，或從0.2托耳至4.5托耳的範圍中，或從0.2托耳至3.5托耳的範圍中，或從0.2托耳至2.5托耳的範圍中，或從0.2托耳至1.5托耳的範圍中之壓力下，以氨電漿處理元件100。
電漿處理可發生達任何合適的時間段。在一或多個實施例中，以氨電漿處理元件100達從10秒至10分鐘的範圍中之時間段，或從10秒至5分鐘的範圍中之時間段，或從10秒至4.5分鐘的範圍中之時間段，或從10秒至3分鐘的範圍中之時間段，或從10秒至2分鐘的範圍中之時間段，或從30秒至2分鐘的範圍中之時間段。
不欲受限於理論，咸認為來自氨電漿之NH*自由基106的氮原子N將僅鍵結至金屬膜104的金屬或金屬矽化物103的金屬，使得氮化矽(SiN)無法形成。如本文所用，短語「氮化矽(SiN)無法形成(cannot form)」意指NH*不會與矽(Si)－主體或基板矽層－反應並形成氮化矽(SiN)層，所述氮化矽(SiN)層可位在金屬矽化物層下方並處於金屬矽化物與矽基板的交界處。不欲受限於理論，除了來自NH*的N僅與Ti鍵結之外，來自NH*的N也有可能在一側與與TiSI層中之Ti鍵結並在另一側與TiSI層中之Si鍵結而形成Ti-N-Si鍵結。在一或多個實施例中，來自NH*的N將不會在全部是Si-Si鍵結的環境中（如Si基板）與Si鍵結。
因此，金屬氮化矽膜108實質上不含氮化矽(SiN)。如本文所用，術語「實質上不含(substantially free)」意指金屬氮化矽膜108中有少於5%，包括少於4%、少於3%、少於2%、少於1%及少於0.5%的氮化矽(SiN)。
在一或多個實施例中，金屬氮化矽膜108選自：氮化鈦矽(TiSiN)、氮化鈷矽(CoSiN)、氮化鉬矽(MoSiN)、氮化釕矽(RuSiN)、氮化鎢矽(WSiN)、氮化鎳矽(NiSiN)等等。在一或多個實施例中，金屬氮化矽膜108實質上不含氮化矽(SiN)。
在一或多個實施例中，金屬氮化矽膜108為氮化鈦矽(TiSiN)膜，且以重量計包含少於10%的氮化矽(SiN)。在其他實施例中，以重量計，氮化鈦矽(TiSiN)膜包含少於5%的氮化矽(SiN)。且在更進一步的實施例中，以重量計，氮化鈦矽(TiSiN)膜包含少於1%的氮化矽(SiN)。
在一些實施例中，此揭示內容之金屬氮化矽膜108具有較低的電阻率。在一些實施例中，金屬氮化矽膜108（如，氮化鈦矽(TiSiN)膜）的電阻率為小於或等於200 µΩ·cm、小於或等於180 µΩ·cm、小於或等於160 µΩ·cm、小於或等於150 µΩ·cm或小於或等於140 µΩ·cm。在一些實施例中，本揭示內容之金屬氮化矽膜具有比使用氮電漿暴露之電漿製程所沉積之金屬氮化矽膜更低的電阻率。在一些實施例中，本揭示內容之金屬氮化矽膜具有比熱製程沉積之金屬氮化矽膜更低的電阻率。
金屬氮化矽膜108可具有任何合適的厚度。在一或多個實施例中，金屬氮化矽膜108具有以下厚度：在從0.5 nm至15 nm的範圍中，或在從1 nm至10 nm的範圍中，或在從2 nm至6 nm的範圍中。
於操作16，方法10可結束，或繼續進行可選的進一步處理（如，金屬膜的主體沉積、退火）。
在一或多個實施例中，金屬氮化矽膜108為DRAM位元線接點的一部分。如本文所用，術語「位元線(bit line)」指的是作為電導體之（多個）材料層。位元線接點是位元線與形成金屬矽化物膜之矽間之連接。
在此類實施例中，基板102可包含矽(Si)，且金屬膜104可包含鈦(Ti)或氮化鈦(TiN)。因此，金屬矽化物103為矽化鈦(TiSi)。當以氨電漿處理矽化鈦時，可形成實質上不含氮化矽(SiN)之氮化鈦矽(TiSiN)。
在一或多個實施例中，電漿處理裝置用於產生電漿並以氨電漿處理金屬膜。在一或多個實施例中，電漿處理裝置是獨立的工具且不是群集工具的一部分。在其他實施例中，電漿處理裝置是群集工具的一部分。
可適用於本揭示內容之數種已知群集工具為Olympia®、Continuum®及Trillium®，均可從加州聖大克勞拉市的美商應用材料股份有限公司獲得。然而，可為了進行本文所描述之製程的特定步驟，來改變腔室的實際設置與組合。可使用的其他處理腔室包括，但不限於：循環層沈積(CLD)、原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)、電漿處理、預清潔、化學清潔、熱處理(如RTP)、電漿氮化、脫氣、羥基化以及其他基板製程。透過在群集工具上的腔室中執行製程，可避免基板受到氣氛雜質(atmospheric impurities)之表面污染而不會在沉積後續膜前氧化。
根據一或多個實施例，基板持續處於真空或「裝載閘(load lock)」條件下，且在從一個腔室移動至下一個腔室時不會暴露至環境空氣。移送腔室因此處於真空下，且在真空壓力下被「抽氣(pumped down)」。惰性氣體可存在於製程腔室或移送腔室中。在一些實施例中，使用惰性氣體作為淨化氣體以移除某些或全部反應物（如，反應物）。根據一或多個實施例，在沉積腔室的出口處注入淨化氣體，以防止反應物（如，反應物）從沉積腔室移動至移送腔室及/或額外的處理腔室。因此，惰性氣體流在腔室出口處形成簾幕。
可在單一基板沉積腔室中處理基板，其中在處理另一基板前，裝載、處理及卸載單一基板。亦可以如輸送帶系統般的連續方式處理基板，其中多個基板個別裝載至腔室的第一部分、移動通過腔室並自腔室的第二部分卸載。腔室和相關運送系統的形狀可構成直線路徑或彎曲路徑。此外，製程腔室可為迴轉料架，其中多個基板繞著中心軸移動，並在整個迴轉路徑經沉積、蝕刻、退火、清潔等處理。
在處理期間，可加熱或冷卻基板。可由任何適合的手段完成此種加熱或冷卻，所述手段包括，但不限於，改變基板支撐件的溫度，並使加熱氣體或冷卻氣體流至基板表面。在一些實施例中，基板支撐件包括加熱器/冷卻器，可控制加熱器/冷卻器以傳導性地改變基板溫度。在一或多個實施例中，可加熱或冷卻所採用之氣體（無論是反應性氣體或惰性氣體），以局部改變基板溫度。在一些實施例中，可將加熱器/冷卻器安置在腔室內與基板表面相鄰，以對流性地改變基板溫度。
在處理期間，也可固定或旋轉基板。旋轉基板可持續或分段旋轉（繞基板軸）。舉例而言，可在整體製程期間旋轉基板，或可在暴露於不同的反應性氣體或淨化氣體之間少量旋轉基板。在處理期間旋轉基板(無論連續或分段)可藉由，例如，使氣體流幾何形貌中的局部變異性的效應最小化，而有助於產生更均勻的沉積或蝕刻。
一或多個實施例提供非暫態(non-transitory)電腦可讀取媒體，其包括指令，當由製程腔室的控制器執行指令時，導致製程腔室執行以下操作：將基板暴露於金屬前驅物及反應物，以在基板上形成金屬膜，所述基板包含金屬矽化物；以及在從450 °C至1000 °C的範圍中之溫度下，將金屬膜暴露於包含氨(NH 3)之電漿，以形成NH自由基，所述NH自由基擴散通過金屬膜並形成實質上不含氮化矽(SiN)之金屬氮化矽膜。
除非本文另有說明或與上下文明顯矛盾，否則在描述本文討論之材料及方法之上下文中（尤其是在以下申請專利範圍的上下文中），術語「一」和「一個」及「該」及類似指稱之使用將被解釋為涵蓋單數和複數。除非本文另外指出，否則本文中數值範圍的敘述僅欲用作分別指代落入該範圍內的每個單獨數值之簡寫方法，並且將每個單獨數值併入說明書中，如同其在本文中被單獨敘述一樣。除非本文另外指出或與前後文明顯矛盾，否則本文描述的所有方法可以任何合適的順序執行。除非另有主張，否則本文提供的任何和所有實例或範例性語言（如，「諸如」）的使用僅欲更好地闡明某些材料和方法，而並不構成對範圍的限制。說明書中的任何語言都不應解釋為指示任何未要求保護的要素對於實施所公開的材料和方法必不可少。
在整個說明書中對「一個實施例」、「某些實施例」、「多種實施例」、「一或多個實施例」或「一實施例」之參照意味著結合該實施例描述之具體特徵、結構、材料或特性包括在本揭示內容之至少一個實施例中。因此，在整個說明書多處出現之片語，如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在實施例中」不必然指稱本揭示內容之相同實施例。此外，在一或多個實施例中，具體特徵、結構、材料或特性可以任何方式組合。
雖然已參照特定實施例說明了本文的揭示內容，應瞭解到，這些實施例僅說明本揭示內容的原理與應用。對本案所屬技術領域中具通常知識者而言顯然可對本揭示內容之方法及設備進行各種修飾和變化，而不悖離本揭示內容之精神及範疇。因此，本揭示內容欲包括在隨附申請專利範圍及其均等範圍之範疇內的修改與變化。
10:方法 12~16:操作 100:元件 102:基板 103:金屬矽化物 104:金屬膜 106:NH*自由基 108:金屬氮化矽膜
因此，可詳細理解本揭示內容之上述特徵之方式，即可參照實施例更具體描述上文簡要概述之本揭示內容，其中一些實施例圖示於隨附圖式中。然而，應注意的是，附圖僅顯示出此揭示內容的典型實施例，並且因此不應被認為是對其範圍的限制，因為本揭示內容可允許其他等效實施例。在隨附圖式的圖中藉由示例而非限制之方式圖解本文揭示之實施例，在隨附圖式中以類似的元件符號指示相似的元件。
第1圖繪示根據本揭示內容之一或多個實施例之用於形成膜之製程流程圖；以及
第2A至2D圖繪示根據本揭示內容之一或多個實施例，於膜形成期間之範例基板的剖面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:元件
102:基板
104:金屬膜
106:NH*自由基

Claims (20)

  1. 一種形成一半導體元件之方法，該方法包含以下步驟： 在從450 °C至1000 °C的範圍中之溫度下，將一金屬矽化物膜暴露於包含氨(NH 3)之電漿，以形成NH自由基，該等NH自由基擴散通過該金屬矽化物膜並形成一金屬氮化矽膜，該金屬氮化矽膜實質上不含氮化矽(SiN)。
  2. 如請求項1所述之方法，其中該電漿進一步包含選自氬(Ar)、氦(He)及氙(Xe)中之惰性氣體。
  3. 如請求項2所述之方法，其中氨(NH 3)與惰性氣體之比例為1:1000至1:5。
  4. 如請求項1所述之方法，其中該電漿具有在0.2托耳至5托耳的範圍中之壓力。
  5. 如請求項1所述之方法，其中該金屬氮化矽膜包含少於10重量%的氮化矽(SiN)。
  6. 如請求項1所述之方法，其中該電漿為遠端電漿。
  7. 如請求項1所述之方法，其中該金屬矽化物膜是在600 °C至850 °C的範圍中之溫度下暴露於該電漿。
  8. 如請求項1所述之方法，其中該金屬矽化物膜包含選自鈦(Ti)、鈷(Co)、鉬(Mo)、釕(Ru)、鎢(W)及鎳(Ni)中之金屬。
  9. 如請求項1所述之方法，其中該金屬矽化物膜係選自矽化鈦(TiSi)、矽化鈷(CoSi)、矽化鉬(MoSi)、矽化釕(RuSi)、矽化鎢(WSi)及矽化鎳(NiSi)。
  10. 如請求項1所述之方法，其中該金屬氮化矽膜係選自氮化鈦矽(TiSiN)、氮化鈷矽(CoSiN)、氮化鉬矽(MoSiN)、氮化釕矽(RuSiN)、氮化鎢矽(WSiN)及氮化鎳矽(NiSiN)。
  11. 如請求項1所述之方法，其中該金屬矽化物膜具有在2 nm至6 nm的範圍中之厚度。
  12. 如請求項1所述之方法，其中該金屬矽化物膜包含位於一基板上之一金屬膜，該金屬膜包含以下一或多者：鈦(Ti)、鈷(Co)、鉬(Mo)、釕(Ru)、鎢(W)、鎳(Ni)及氮化鈦(TiN)，且該基板選自矽(Si)或矽鍺(SiGe)。
  13. 如請求項1所述之方法，其中該金屬矽化物膜暴露於該電漿達在30秒至2分鐘的範圍中之時間段。
  14. 一種形成一半導體元件之方法，該方法包含以下步驟： 在450 °C至1000 °C的範圍中之溫度下，將一鈦膜暴露於包含氨(NH 3)之一電漿，以形成NH自由基，該等NH自由基擴散通過該鈦膜並形成一氮化鈦矽(TiSiN)膜，該氮化鈦矽(TiSiN)膜實質上不含氮化矽(SiN)。
  15. 如請求項14所述之方法，其中該鈦膜選自鈦(Ti)、鈦/氮化鈦(Ti/TiN)及矽化鈦(TiS)。
  16. 如請求項14所述之方法，其中該氮化鈦矽(TiSiN)膜包含少於10重量%的氮化矽(SiN)。
  17. 如請求項14所述之方法，其中該鈦膜是在600 °C至850 °C的範圍中之溫度下暴露於該電漿。
  18. 如請求項14所述之方法，其中該鈦膜暴露於該電漿達在30秒至2分鐘的範圍中之時間段。
  19. 如請求項14所述之方法，其中該電漿與惰性氣體在1:100至1:5的氨對惰性氣體之比例下一起流動，且其中該電漿具有在0.2托耳至5托耳的範圍中之壓力。
  20. 一種非暫態(non-transitory)電腦可讀取媒體，包括指令，當由一製程腔室的一控制器執行該等指令時，導致該製程腔室執行以下操作： 在從450 °C至1000 °C的範圍中之溫度下，將一金屬矽化物膜暴露於包含氨(NH 3)之電漿，以形成NH自由基，該等NH自由基擴散通過該金屬矽化物膜並形成一金屬氮化矽膜，該金屬氮化矽膜實質上不含氮化矽(SiN)。
TW111142752A 2021-12-03 2022-11-09 用以形成金屬氮化矽膜的nh自由基熱氮化 TW202334482A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163285595P 2021-12-03 2021-12-03
US63/285,595 2021-12-03

Publications (1)

Publication Number Publication Date
TW202334482A true TW202334482A (zh) 2023-09-01

Family

ID=86608061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111142752A TW202334482A (zh) 2021-12-03 2022-11-09 用以形成金屬氮化矽膜的nh自由基熱氮化

Country Status (5)

Country Link
US (1) US20230178365A1 (zh)
KR (1) KR20230084063A (zh)
CN (1) CN118339639A (zh)
TW (1) TW202334482A (zh)
WO (1) WO2023102435A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531291A (ja) * 2000-04-13 2003-10-21 ゲレスト インコーポレイテッド チタニウム−シリコン−窒素フィルムの化学的蒸着方法
KR100956210B1 (ko) * 2007-06-19 2010-05-04 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 금속 실리콘 질화물 박막의 플라즈마 강화 사이클릭증착방법
KR101189642B1 (ko) * 2012-04-09 2012-10-12 아익스트론 에스이 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
JP2015193878A (ja) * 2014-03-31 2015-11-05 東京エレクトロン株式会社 ＴｉＳｉＮ膜の成膜方法および成膜装置
US11401607B2 (en) * 2017-06-02 2022-08-02 Eugenus, Inc. TiSiN coating method

Also Published As

Publication number Publication date
KR20230084063A (ko) 2023-06-12
WO2023102435A1 (en) 2023-06-08
CN118339639A (zh) 2024-07-12
US20230178365A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
TWI428469B (zh) 用以使用原子層沉積技術沉積鎢層之方法
US20090087983A1 (en) Aluminum contact integration on cobalt silicide junction
TWI821661B (zh) 金屬阻障層之摻雜
CN115190917A (zh) 具有可调整碳含量的碳氮化硅间隙填充
US20150179509A1 (en) Plasma Treatment of Low-K Surface to Improve Barrier Deposition
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
TW202021046A (zh) 形成具有嵌入式阻障層的穿孔之方法
TW201945519A (zh) 在選擇性蝕刻製程中提高選擇性的方法
US9631278B2 (en) Metal silicide formation through an intermediate metal halogen compound
JP2012212899A (ja) Ｃｕ膜の形成方法
US11713507B2 (en) Low-k films
TW202334482A (zh) 用以形成金屬氮化矽膜的nh自由基熱氮化
TW202312300A (zh) 形成用於互連結構的金屬襯墊之方法
TWI515803B (zh) 矽化鉭內的摻雜鋁
US20230178375A1 (en) Methods for forming work function modulating layers
US20230070489A1 (en) Doped tantalum-containing barrier films
US20240258164A1 (en) Methods of forming interconnect structures
US20240339358A1 (en) Method of forming a metal liner for interconnect structures
CN108475638B (zh) Cu膜的形成方法
TW202417668A (zh) 選擇性mosi沉積
TW202316524A (zh) 用於準備金屬矽化物的方法
TW202209565A (zh) 二元金屬襯墊層
JP2024519912A (ja) 双極子領域を有するｖ－ｎａｎｄスタック
TW202333223A (zh) 用於氧化鎢移除之氟化鎢浸泡及處理
KR20240002965A (ko) 복합 배리어 층들