JP2020522611A - チタン、ケイ素及び窒素を含む多領域拡散バリア - Google Patents

チタン、ケイ素及び窒素を含む多領域拡散バリア Download PDF

Info

Publication number
JP2020522611A
JP2020522611A JP2019560739A JP2019560739A JP2020522611A JP 2020522611 A JP2020522611 A JP 2020522611A JP 2019560739 A JP2019560739 A JP 2019560739A JP 2019560739 A JP2019560739 A JP 2019560739A JP 2020522611 A JP2020522611 A JP 2020522611A
Authority
JP
Japan
Prior art keywords
region
silicon
substrate
tisin
containing precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019560739A
Other languages
English (en)
Inventor
ヴァッツ、ヴィナヤク・ヴェーア
カリム、エム．ジアウル
チョイ、ボウ・セオン
ラシ、ソミクマール・ジェイ．
ムクヘルジェー、ニロイ
Original Assignee
ユージェヌス インコーポレイテッド
ユージェヌス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユージェヌス インコーポレイテッド, ユージェヌス インコーポレイテッド filed Critical ユージェヌス インコーポレイテッド
Publication of JP2020522611A publication Critical patent/JP2020522611A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

開示技術は広くは半導体構造及びその製造に関し、特にＴｉ、Ｓｉ、Ｎを含む拡散バリア構造及びそれを形成する方法に関する。導電性拡散バリアを形成する方法は、反応チャンバ内に基板を設置し、そして基板をチタン含有プリカーサと第１のケイ素含有プリカーサに交互に曝すことによって基板上にケイ化チタン（ＴｉＳｉ）を形成することを含む。その方法はさらに、基板をチタン含有プリカーサと窒素含有プリカーサと第２のケイ素含有プリカーサに交互に曝すことによって窒化チタンケイ素（ＴｉＳｉＮ）を形成することを含む。その方法は、任意に、ＴｉＳｉ領域を形成する前に、基板をチタン含有プリカーサと窒素含有プリカーサに交互に曝すことによって窒化チタン（ＴｉＮ）を形成することを含むことができる。

Description

開示された技術は、半導体構造及びその製造に関し、特にＴｉ、Ｓｉ、Ｎを含む拡散バリア構造及びその形成方法に関する。
原子層堆積（ＡＬＤ）においては、複数の化学元素からなる層が幾つかの連続するサイクルで基板上に堆積される。層に堆積されるべき少なくとも１つの元素を含む反応ガスがこのプロセスで用いられる。これらのサイクルでは、同じ元素又は元素群の層が、一層一層堆積される。反応ガスは、各サイクルにおいてプロセスチャンバ内に導入され、反応ガスの吸着種又は化学吸着種により基板の表面が飽和状態となるまでプロセスチャンバ内に留まる。その後のフラッシュ又はパージのステップにおいて、プロセスガスの残渣がプロセスチャンバから除去され、そして同じ反応ガス又は別の反応ガスがプロセスチャンバ内に導入される。堆積プロセスは、所望される化学反応が基板表面上で生じる適切な温度において行われる。反応ガスの堆積反応は、基板表面上で生じてもよい。揮発性反応生成物は、フラッシュガスによりプロセスチャンバから除去される。
拡散バリア構造は、幾つかの半導体素子において、製造時又は製造後における素子の異なる領域間での望ましくない原子移動を抑制するために用いられる。幾つかの拡散バリア構造は、原子層堆積を用いて形成される。ケイ素基板上に作製される例えばメモリ部品である電子部品における積層又は層シーケンスの一部として拡散バリアを含む幾つかの半導体素子では、拡散バリアが、原子拡散を制限するためのみでなく、導電層としても機能する。このような拡散バリアは、例えば、接点を形成するために用いてもよい。幾つかの半導体技術では、ＴｉＮプロセス及びＳｉＮプロセスが連続的に実行される。全体としてＴｉＳｉＮ層が形成されるようなシーケンス及びそのような相対頻度で、個々のサイクルが互いに前後して複数回実行される。
層の拡散抵抗は、ケイ素含有量を増加させることにより大きくすることができる。しかしながら、既知のプロセスでケイ素含有量が増加すると、同時に堆積層の電気抵抗が大きくなるため、接点層として使用した場合、層の特性が劣ることになる。
特許文献１及び特許文献２もまた、基板上にＴｉＳｉＮ層を堆積する方法に関する。
このような方法は、特許文献３に記載されている。
米国特許出願公開第2015/0279683号明細書 米国特許第6,911,391号明細書 米国特許出願公開第2015/0050806号明細書 米国特許第9,099,473号明細書 米国特許第9,099,473号明細書
開示された技術の１つの目的は、拡散抵抗を提供すると同時に、高導電率を提供する拡散バリア構造を提供することである。多様な実施形態において、実施形態における拡散バリア構造が、導電性の多領域又は多層の拡散バリア構造を有する。
この目的は、特許請求の範囲で規定された多様な実施形態により達成され、その場合、従属項は、独立項で規定された方法の有利な改良であるのみでなく、課題を解決するための独立したアプローチを構成し、その場合、独立項の個々の副次的特徴も、独立した発明的意義を有する。
第１の態様において、３つの領域を有する拡散バリア構造を形成する方法が開示される。その方法によれば、プロセスチャンバ内への基板の搬送に続く加熱ステップの後、ＴｉＮを含む第１の領域又は層が、例えばケイ素含有基板である基板上に堆積され、かつ／又は、例えばその基板上に形成された多結晶ケイ素層である既に基板上に堆積された層の上に堆積される。次に、窒素を含まない領域又は層、例えばＴｉ及びＳｉの層シーケンスを有する第２の領域が堆積される。その後、ＴｉＳｉＮの領域又は層若しくは層シーケンスを有する第３の領域がＴｉＳｉ層の上に堆積される。その方法は、３つの時間的に連続するステップにより行われ、各ステップは少なくとも１回実行され、好ましくはこれらのステップの少なくとも１つ又はこれらのステップの全てが複数回、連続して実行される。
第１のステップにおいて、ＴｉＮの堆積のためにサイクルがｎ回実行され、各サイクルは、先ずチタンを含む反応ガスをプロセスチャンバに注入し、それに続いて、不活性ガスによりプロセスチャンバをフラッシュし、それに続いて、窒素を含む反応ガスをプロセスチャンバに注入し、そして最後に不活性ガスによりプロセスチャンバをフラッシュすることを含む。窒素又はアルゴン若しくは他の適切な希ガス又は他の適切なガスを不活性ガスとして使用してもよい。ｎは１又はそれより大きくすることができ、例えば少なくとも５である。
第２のステップは、２つのサブステップを含むことができ、それらの各々が少なくとも１回実行されるが、好ましくは複数回実行される。第２のステップの第１のサブステップにおいて、チタンを含む反応ガスがプロセスチャンバに注入され、その後、不活性ガスによりプロセスチャンバがフラッシュされる。第１のサブステップは、ｍ回実行することができ、ｍ＝１又はそれより大きく、例えば少なくとも５である。第２のサブステップにおいて、先ずケイ素を含む反応ガスがプロセスチャンバに注入され、その後、プロセスチャンバが不活性ガスによりフラッシュされる。この第２のサブステップは、ｋ回実行することができ、ｋは１又はそれより大きく、例えば少なくとも５である。好ましくはコーティングにおける窒素を含まないエリアが堆積される第２のステップは、ｒ回実行され、ｒは１又はそれより大きく、例えば少なくとも１０である。
第３のステップも２つのサブステップを含み、第１のサブステップでＴｉＮが堆積される。そのために、上述した第１のステップと同様の第１のサブステップがｐ回実行される。第３のステップの第１のサブステップにおいて、先ずチタンを含む反応ガスがプロセスチャンバ内に注入され、そして続けて、プロセスチャンバが不活性ガスによりフラッシュされる。次に、窒素を含む反応ガスがプロセスチャンバに注入され、そして続けてプロセスチャンバが不活性ガスによりフラッシュされる。この第３のステップの第１のサブステップは、ｐ回実行され、ｐ＝１以上であり、例えば少なくとも２である。第３のステップの第１のサブステップにおいて、先ずチタンを含む反応ガスがプロセスチャンバに注入される。その後、プロセスチャンバは不活性ガスによりフラッシュされる。次に、窒素を含む反応ガスがプロセスチャンバに注入され、そしてその後、プロセスチャンバは不活性ガスによりフラッシュされる。したがって、第３のステップの第１のサブステップにおいては、コーティングが窒素を含有するエリアを含む。ケイ素を含む反応ガスをプロセスチャンバに注入することによりケイ素が堆積される第２のサブステップ及び特に最後のサブステップは、第１のサブステップに続いて実行され、ここでも再び、ケイ素を含む反応ガスをプロセスチャンバに注入した後にプロセスチャンバが不活性ガスによりフラッシュされるシーケンスを含むサイクルがｑ回実行され、ｑ＝１以上であり、例えば少なくとも５である。全体としてＴｉＳｉＮが堆積される第３のステップは、ｒ回実行することができ、ｒ＝１以上であり、例えば少なくとも１０である。第３のステップの幾つかの実施例では、最後のサブステップの反応ガスは実質的に窒素を含まない。Ｎ２は通常、本明細書に記載されたプロセスの温度では反応しないので、搬送ガスとして使用されるいずれの二原子窒素も反応ガスの一部を形成できないことを、当業者は理解するであろう。
幾つかの実施形態による方法の結果、第１のステップにおいてＴｉＮ又はＴｉ−Ｎボンドを含む第１の層、エリア又は領域が、ケイ素を含む基板上又は基板の層上に形成される。第１の層、エリア又は領域は、本明細書では第１の境界領域又はボーダー領域と称する場合がある。さらに、第１のエリア又は領域上に、本明細書ではコアエリア又はコア領域と称する場合がある第２の層、エリア又は領域が形成され、その中にＳｉ−Ｓｉボンド又はＳｉ−Ｔｉボンドが形成できる。これらのボンドは、結合エネルギーが約４５０ｅＶであるＴｉ−Ｎボンドよりも遙かに小さい結合エネルギー（約１００ｅＶ）を有する。この方法は、特に、ＴｉＳｉ２などのケイ化チタンが異なる相で形成されかつ例えばＴｉＳｉＮよりも低い電気抵抗を有するように実行される。この点で、第３のステップの最後のサブステップにおいて窒素を含まない成分を堆積させると有利であり、この目的のために反応ガスは、Ｎ２は含められるが化学反応に関与するいかなる窒素成分も含まない。最後のステップにおいて、コーティングの第３の層、エリア又は領域が堆積され、これは窒素を含む第２の境界領域又はボーダー領域である。３つの層の各層の厚さは、好ましくは２オングストローム〜２００オングストロームであり、３つの層の合計は５オングストローム〜５００オングストロームである。５オングストロームから５００オングストロームの膜厚を得るために、３つの層全てをインサイチュで順次繰り返すことができる。
チタン、ケイ素及び窒素の適切なガス状化合物の組合せが、実施形態によるバリア構造の多様な領域を形成するために用いられる。例えば、チタンを含む反応ガスとして、ＴｉＣｌ４、テトラキス（ジメチルアミノチタン（ＴＤＭＡＴ）、又はテトラキス（ジエチルアミノ）チタン（ＴＤＥＡＴ）を用いることができる。ケイ素を含む反応ガスとして、ジクロロシラン（ＳｉＨ２Ｃｌ２）又はＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４又はＳｉ２Ｈ６を用いることができる。窒素を含む反応ガスとして、ＮＨ３又はモノメチルヒドラジン（ＭＭＨ又はＣＨ３（ＮＨ）ＮＨ２）を用いることができる。この方法は、５ミリバールから０．６ミリバール（０．５ｍＴｏｒｒ〜７．５ｍＴｏｒｒに相当）の範囲の全圧において基板を４００℃〜７００℃に加熱することにより開始される。次に、上述した３つのステップが実行される。基板を冷却した後、基板がプロセスチャンバから取り出される。
本明細書で用いるとき、基板という用語は、シリコンウェハなどの半導体基板のことを指すことができる。幾つかの例では、基板は、ｐドーピング又はｎドーピングすることができるブランクウェハとしてもよい。幾つかの例では、基板上に、酸化ケイ素、窒化ケイ素又は多結晶ケイ素などのブランケット膜が形成されていてもよい。幾つかの例では、基板という用語は、その上にパターン化された又はパターン化されていない中間構造が形成されていてもよい、プレ構造化及び／又はプレコーティングされたウェハを指す。パターン化された又はパターン化されていない中間構造は、例えばメモリデバイス又はモジュールの層などの、堆積された例えばケイ素含有層を含んでもよい。例えば、ケイ素含有層は、ドーピング領域を有する多結晶ケイ素でもよい。それに続いて、実施形態による様々な層又は領域を基板上に形成することができる。実施形態によるＴｉＳｉＮ領域を含む実施形態による拡散バリア構造を形成した後、様々な層又は領域をさらに処理し、例えばパターニングし、そして、例えばタングステン及び銅などで作られたワイヤによって電気的に接続することができる。
コーティングは、好ましくは、真空システムを用いて排気することができるリアクタ内で堆積される。リアクタ内には、反応ガス及び／又は不活性ガスを導入するためのガス入口要素がある。ガス入口要素は、シャワーヘッドの形態とすることができる。それは複数の区画又はセグメントを有し、それらのセグメント又は区画は、分離したチャンバを形成しており、それらの中にＴｉを含む反応ガス、Ｓｉを含む反応ガス、又はＮを含む反応ガスを互いに分離して注入することができる。ガス入口要素は、加熱されたサセプタ上に載置された基板の全面積に亘って延在することができる。ガス入口要素は冷却できるが、加熱することもできる。好ましくは、サセプタが互いに独立して加熱できる複数の加熱ゾーンを有するように、複数の加熱要素により加熱され得るサセプタ上に基板が載置されている。このようにして、基板表面上で均一な温度プロフィールを調整できる。特に、最小限の横方向温度勾配をもつ温度プロフィールを、基板表面上で調整できる。
別の態様においては、開示された技術が、基板に適用されかつ第１の境界領域又はボーダー領域を有するコーティングに関する。そのコーティングは、その第１の境界領域又はボーダー領域によって基板又は基板に適用された層に隣接する。コーティングはさらに、第１の境界領域とは反対側の第２の境界領域又はボーダー領域を有し、それに対して金属接点又は金属セラミック接点を適用することができる。第２の境界領域は、タングステンなどの接点材料と接触することができる表面エリアを有する。第１の境界領域又はボーダー領域と第２の境界領域又はボーダー領域との間には、コア領域がある。実施形態によるコーティングは、次の特性を有する：第１の境界領域又はボーダー領域は、コア領域よりも高い窒素濃度を有する。第２の境界領域又はボーダー領域は、コア領域よりも高い窒素濃度を有する。コア領域は、幾つかの実施形態では、窒素を含まなくてよい。第２の境界領域又はボーダー領域の表面エリアは、幾つかの実施形態では、窒素を含まなくてよい。
第３の態様においては、導電性拡散バリアを形成する方法が、基板を反応チャンバ内に設置することと、基板を第１のチタン含有プリカーサと第１のケイ素含有プリカーサとに交互に曝すことによってケイ化チタン（ＴｉＳｉ）領域を基板上に形成することと、を含む。その方法はさらに、基板を第２のチタン含有プリカーサと窒素含有プリカーサと第２のケイ素含有プリカーサとに交互に曝すことによって、ＴｉＳｉ領域上に窒化チタンケイ素（ＴｉＳｉＮ）領域を形成することを含む。
第４の態様においては、導電性拡散バリアを形成する方法が、ケイ素表面を有する基板を熱反応チャンバ内に設置することと、基板を第１のケイ素ベースプリカーサに続いて第１のチタン含有プリカーサに交互に曝すことによってケイ素表面上にケイ化チタン（ＴｉＳｉ）領域を形成することと、を含む。その方法はさらに、基板を第２のチタン含有プリカーサと窒素含有プリカーサと第２のケイ素含有プリカーサとに交互に曝すことによって、ＴｉＳｉ領域上に窒化チタンケイ素（ＴｉＳｉＮ）領域を形成することを含み、その場合、ＴｉＳｉＮ領域を形成することにおいて、基板が、最後のプリカーサとして第２のケイ素含有プリカーサに曝される。
第５の態様において、半導体構造は、ケイ素含有表面を有する基板と、ケイ素含有表面上のケイ化チタン（ＴｉＳｉ）領域と、ＴｉＳｉ領域上に形成された窒化チタンシリコン（ＴｉＳｉＮ）領域とを有する。ＴｉＳｉＮ領域は、表面領域において、ＴｉＳｉ領域とＴｉＳｉＮ領域との間の界面と比べてより高いケイ素濃度を含む。
開示された技術は、例示的実施形態に基づいて以下により詳細に説明される。
図１は、実施形態による、導電性の多領域拡散バリア構造を時間的に連続して形成するためのプロセスステップを示すブロック図である。 図２は、実施形態による、導電性の多領域拡散バリア構造を形成するように構成された例示的なリアクタの断面図である。 図３は、図２に示されたリアクタのガス入口要素の断面図である。 図４は、実施形態による方法を用いて基板上に堆積された導電性の多領域拡散バリア構造の断面図である。 図５は、実施形態による、導電性拡散バリア構造を形成するためのプロセスステップを示すブロック図である。 図６は、実施形態による方法を用いて基板上に形成された導電性の多領域拡散バリア構造の断面図である。
図２は、気密にシールされたリアクタハウジング１１の内部に配置されたコーティング装置の構成を概略的に示している。複数の入口ラインが、これらの供給ラインの各々を通ってガス入口要素１２内にガス流を供給可能なように設けられている。ガス入口要素１２は複数のガス出口孔１３を有し、ガス入口要素１２に供給されたガスはそれらを通ってプロセスチャンバ１０内に入ることができる。プロセスチャンバ１０の床は、サセプタ１６の上面により形成され、その上にコーティングされるべき基板１７が載置されている。サセプタ１６は、ヒーター１５を用いてプロセス温度に加熱することができる。サセプタ１６は、その延在する面内で回転軸Ｄの周りで回転させてもよい。その回転は、ガス入口要素１２に対して行われる。真空ポンプが接続されたガス出口１４が設けられている。
第１のマスフローコントローラ２２により供給ラインを通ってガス入口要素１２のチャンバ１８内に不活性ガスを供給することができる。窒素を含むガスは、マスフローコントローラ２３によって、気密シールにより前者から分離されたチャンバ１９内に供給することができる。チタンを含むガスは、気密シールにより前者から分離されたチャンバ２０内に、マスフローコントローラ２４により供給することができる。ケイ素を含むガスは、マスフローコントローラ２５によりガス入口要素１２のチャンバ２１内に供給することができる。
図３は、ガス入口要素１２内の各チャンバ１８、１９、２０、２１の空間配置の例を示している。それらのチャンバをスポークのように配置してもよい。基板１７がガス入口要素１２に対して回転させられる場合、プロセスチャンバ１０内に供給される反応ガス又は不活性ガスは、基板１７の表面の全ての領域と接触することになる。
構成されるように、反応チャンバ２０は、基板を除去する必要なく同じ反応チャンバ内でインサイチュで多様な実施形態による多領域バリア構造の異なる領域を形成するように構成されている。さらに、反応チャンバ２０は、熱堆積プロセス、例えば熱原子層堆積（ＡＬＤ）、又は熱化学蒸着(ＣＶＤ)、又はそれらの複合方式を用いて多領域バリア構造を形成するように構成されている。
メモリ素子などのための半導体部品は、基板内又は基板上に形成されたケイ素を含有する電気的にアクティブ又はパッシブな層又は領域を有する。アクティブ層又は領域は、トランジスタ又はダイオードなどのアクティブ半導体素子の部分を形成できるドーピングされた領域を含んでもよく、そして、パッシブな層又は領域は、抵抗又はキャパシタなどのパッシブな半導体素子の部分を形成できるドーピングされた領域を含んでもよい。アクティブ半導体層は、例えばボンドワイヤなどのダイレベルの電気接続を介して外界に電気的に接続可能である。アクティブ層とボンドワイヤとの間の電気的接続は、接点、ビア及びアクセス線を含むインテグレイテッドメタライゼーションと導電構造とを含む。アクティブ層とインテグレイテッドメタライゼーションとの間で電気信号を伝達することに加えて、幾つかの導電構造は多目的に用いられ、例えば拡散バリアとして機能する一方で、オーミック接触を提供し、かつ／又は横方向距離に亘って低い層内抵抗率を提供する。このような導電構造の一例は、特許文献４に開示されたオーミックバリア層であり、ここに参照することによりその全体を包含する。特許文献５は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）素子のアレイ領域及び周辺領域に存在する窒化金属ケイ素から形成されたオーミックバリア層を開示する。周辺領域では、オーミックバリア層が、ビット線スタックの一部として、ドーピング領域をもつ多結晶ケイ素層と金属層（例えばタングステン）との間に形成されるものとして開示されている。アレイ領域では、オーミックバリア層が、ゲート／接点スタックの一部として、ゲート電極とゲート接点金属層（例えばタングステン）との間に形成されるものとして開示されている。
発明者らは、ここに開示された実施形態による多領域構造又は多層構造を有する導電性拡散バリア構造が、１つ以上の拡散バリア機能、層内電気抵抗率、及びオーミック接触を、低減された全体厚さ及び単純なプロセス設計にて改善できることを見出した。拡散バリアとして、拡散バリア構造は、例えば、ドーピングされた単結晶又は多結晶のケイ素層などからの、ホウ素及び／又はリンなどのドーパント原子の一方向への原子拡散を含む原子拡散を抑制することができる。拡散バリア構造は、拡散バリア構造上の金属の形成に関係する原子のもう一方の方向への原子拡散、例えば、使用されたプロセスガスからのフッ素原子の拡散、拡散バリア構造上のタングステンベース接点からの拡散などの原子拡散も抑制することができる。さらに、一方向の、例えば拡散バリア構造の厚さ方向である縦方向の電気抵抗率を低下させることに加えて、実施形態による拡散バリア構造は、ここで説明するように、別の方向の、例えば横方向の電気抵抗率も低下させることができる。
ここで説明するように、「第１の」及び「第２の」の順序付け又は列挙は、それらに続く用語が異なることを意味するものではない。例えば、第１のチタン含有プリカーサと第２のチタン含有プリカーサとは、同じもの又は異なるものとすることができる。同様に、第１のケイ素含有プリカーサと第２のケイ素含有プリカーサとは、同じもの又は異なるものとすることができる。
ここで説明するように、その特定の化学量論的比を有しないその構成元素により称される化合物は、明示的に限定しない限り、各元素の可能な全ての、零ではない濃度を包含すると理解されるものとする。例えば、ケイ化チタン（ＴｉＳｉ）は、ＴｉＳｉ２、ＴｉＳｉ、Ｔｉ５Ｓｉ４、Ｔｉ３Ｓｉを含む、ケイ化チタンの全ての可能な化学量論的及び非化学量論的組成を包含すると理解されるものとする。同様に、窒化チタン（ＴｉＮ）は、ＴｉＮ、Ｔｉ３Ｎ４、Ｔｉ４Ｎ３、Ｔｉ６Ｎ５、Ｔｉ２Ｎ及びＴｉＮ２を含む、窒化チタンの全ての可能な化学量論的及び非化学量論的組成を包含すると理解されるものとする。同様に、窒化チタンケイ素（ＴｉＳｉＮ）は、一般式ＴｉｘＳｉｙＮで表すことができる、窒化チタンケイ素の全ての可能な化学量論的及び非化学量論的組成を包含するものと理解されるものとする。しかしながら、化学量論的比を有しないこのような化合物表現は、挙げられた全ての元素を含み、かつ、不純物濃度（０．１％未満など）以外の挙げられていない元素を含まないことを意味する。
多様な実施形態によれば、基板は、単結晶ケイ素又は多結晶ケイ素などのケイ素を含むことができる。基板は、例えばＳｉＧｅであるケイ素含有化合物、及び、例えばシリコンオンインシュレータ（ＳＯＩ）基板などの埋込絶縁体を含むこともできる。基板は、ＩＩＩ−Ｖ又はＩＩ−ＶＩ化合物半導体材料又はサファイアを含む、他の材料を含むことができる。
・３つの領域を有するバリア構造
以下では、図１及び図４を参照して、３つの領域を有する多層バリア構造を説明する。これらの実施形態によれば、接点とケイ素を含むアクティブ半導体層との間に適用可能であるＴｉＳｉＮコーティングは、その層が低電気抵抗率を有すると同時に、ＴｉＳｉＮコーティングに適用された接点金属のケイ素層内への拡散を阻止する高い拡散バリアを形成するように設計されることができる。この層の堆積のために、実施形態によるバリア構造の１つ以上の領域にＡＬＤ法（原子層堆積）を用いることができる。この方法では、複数の反応ガスが、プロセスチャンバ１０をフラッシュするための不活性ガスと交互にプロセスチャンバ１０に供給される。これは、ガス入口要素１２の空洞内に個々のガスを導入し、篩いのように配置された複数のガス出口孔１３からプロセスチャンバ１０内にガスを放出することにより行われる。サセプタ１６に適用された基板１７の表面が反応ガス及び／又は反応ガスの反応生成物、例えば反応ガスの断片種又は分解生成物で飽和状態となるまで、反応ガスが、そのような濃度及びそのような期間でプロセスチャンバ１０内に供給される。その後、ガス残渣がプロスチャンバ１０からフラッシュされる。これは、不活性ガスをプロセスチャンバ１０に導入することにより行われる。その場合、不活性ガスは窒素又は希ガスでよい。
実施形態によれば、コーティングが、多数の連続するコーティングステップで適用され、それらの各ステップはサブステップを有してもよく、かつ好ましくは複数回繰り返される。そのプロセスが、コーティングのコア領域又はエリアにおいてＳｉ−Ｓｉボンド又はＳｉ−Ｔｉボンドが形成されるように実行されることによって、コーティングはＴｉＳｉＮよりも低電気抵抗率をもつＴｉＳｉを有する。しかしながら他方では、そのプロセスは、下側の層に向いた界面と、その次の層を有するコーティングの界面とが、コーティングのコア領域よりも高い窒素含有量をもつように実行される。図４を参照すると、コーティング３０は、実質的に、３つの領域を含むか又は３つの領域からなることができ、下側の界面が基板１７の表面及び／又はケイ素を含むアクティブ層に接続されるか又は接触する。幾つかの実施形態では、下側の境界領域３１が、ＴｉＮを有するか又は実質的にＴｉＮからなる。コーティングのコア領域３３は、Ｔｉ及びＳｉを有するか又は実質的にＴｉ及びＳｉからなる。上側の境界領域３２は、ＴｉＳｉＮを有するか又は実質的にＴｉＳｉＮからなる。上側の境界領域３２の上面は、その後、タングステン（Ｗ）プラグなどの導電体により接触される。
添付の図１及び図２を参照して、プロセスの実行をより詳細に以下に説明する。先ず、基板搬送ステップ（ウェハ搬送）４において、基板１７がプロセスチャンバ１０内に導入され、そこで基板１７はサセプタ１６上に載置される。複数の加熱ゾーンを有するヒーター１５によりサセプタ１６を加熱することによって、基板がプロセス温度に加熱される。これは、例えばヒーター１５のワイヤ抵抗に電流を流すことにより行われる。
第１のステップ１のプロセスにおいて、ＴｉＮが堆積される。それを行うために、先ず、基板１７の表面がプロセスガス（Ｔｉ）で飽和するまで、Ｔｉを含む反応ガスがプロセスチャンバ１０内に導入される。その後、Ｔｉを含む反応ガスの残渣又は基板１７上に残っていないその反応生成物が、不活性ガスによりプロセスチャンバ１０からフラッシュされ排出される（Ｐ）。次に、基板１７の表面が窒素（Ｎ）で飽和されるまで、窒素を含む反応ガスがプロセスチャンバに供給される。次に、不活性ガスを導入することにより、窒素を含む反応ガスが、プロセスチャンバ１０からフラッシュされ排出される（Ｐ）。これら４つの連続するシーケンスは、ｎ回繰り返される第１のステップ１を形成し、好ましくは１０オングストロームの厚さであるが、最大５０ｎｍの厚さの層を得られる。当業者は、そのプロセスの変形において、選択された反応物、それらの反応性及び立体障害効果に対する感受性に部分的に依存して、Ｔｉ相とＮ相の相対頻度を変えることができ、かつ個々の相（Ｔｉ及び／又はＮ）を厳密に２つを交互にではなく連続して繰り返すことができることで、所望する相対頻度を得ることができ、所望する化学量論的組成を得ることができることを理解できるであろう。
続く第２のステップ２において、ＴｉＳｉコア材料が堆積される。この第２のステップ２は、２つのサブステップ２．１、２．２を有するか又は実質的にそれらのサブステップからなる。その場合、Ｔｉが第１のサブステップで堆積され、Ｓｉが第２のサブステップで堆積される。第１のサブステップ２．１では、Ｔｉを含む反応ガスが先ずプロセスチャンバ１０に全部でｍ回導入され、そしてその後、不活性ガスを導入することによりガス残渣がプロセスチャンバ１０からフラッシュされ排出される（Ｐ）。少なくとも１回行われるが好ましくは数回行われるこの第１のサブステップ２．１に続いて、第２のサブステップ２．２が行われる。この第２のサブステップ２．２においては、ケイ素を含む反応ガスが先ずプロセスチャンバ１０内に供給され（Ｓｉ）、そしてその後、不活性ガスを導入することによりプロセスチャンバ１０がフラッシュされる（Ｐ）。第２のサブステップ２．２は、全部でｋ回行われ、この場合ｋは好ましくは１よりも大きい。
２つのサブステップ２．１、２．２を有するか又は実質的にそれらのサブステップからなる第２のステップ２は、ＴｉＳｉを有するか又は実質的にＴｉＳｉからなりかつ実質的に窒素がないコア層の目標とする層厚が堆積されるまで、全部でｒ回実行されることが好ましい。ＴｉＳｉ層厚は、好ましくは１０オングストロームの厚さであるが、最大５０ｎｍまでとしてもよい。当業者であれば、第２のステップ２のプロセスの変形において、選択された反応物、それらの反応性及び立体障害効果に対する感受性に部分的に依存して、サブステップ２．１と２．１の相対頻度を変更することができ、かつ個々のサブステップ２．１及び／又は２．２を厳密に２つを交互にではなく連続して繰り返すことができることで、所望する相対頻度を得ることができ、所望する化学量論的組成を得ることができることを理解するであろう。
第２のステップ２の後に、ＴｉＳｉＮが堆積される第３のステップ３が続く。第３のステップ３は、２つのサブステップ３．１、３．２を有するか又は実質的にそれらのサブステップからなる。それらのサブステップは、互いに前後しかつ全部でｌ回行われ、その場合ｌは１であるか又は好ましくは１より大きい。
幾つかの実施形態では、第３のステップ３の第１のサブステップ３．１が、実質的に第１のステップ１に対応する。ＴｉＮが堆積されるので、チタンを含む反応ガスが先ずプロセスチャンバ１０に供給され（Ｔｉ）、その後、不活性ガスを導入することによりそれがフラッシュされる（Ｐ）。窒素を含む反応ガスがプロセスチャンバ１０に導入され（Ｎ）、それに続いて、不活性ガスを導入することによりプロセスチャンバ１０が再びフラッシュされる（Ｐ）。サブステップ３．１は、全部でｐ回行うことができ、その場合ｐ＝１又は好ましくは１より大きい。しかしながら、実施形態はそれに限定されず、他の実施形態では、第１のサブステップ３．１と第１のステップ１とを異ならせることができる。
幾つかの実施形態では、第３のステップ３の第２のサブステップ３．２が、Ｎを含む反応ガスを用いずに行われる。先ず、ケイ素を含む反応ガスがプロセスチャンバ１０に供給される（Ｓｉ）。その後、不活性ガスを導入することによりプロセスチャンバ１０がフラッシュされる。第３のステップ３の第２のサブステップ３．２は全部でｑ回行うことができ、その場合、ｑ＝１又は好ましくは１より大きい。第２のサブステップ３．２においてＮを含む反応ガスを用いないことは、得られるＴｉＳｉＮ層の接触抵抗を低減しかつ／又は拡散バリア効果を高める点で有利とすることができる。得られるＴｉＳｉＮ層は、金属をその後に堆積できる表面近傍において、より高いケイ素含有量を有してもよい。例えば、タングステンベースの金属が、フッ素含有プリカーサを用いてバリア構造上に形成される場合、得られる拡散バリア構造がフッ素の拡散を効果的に抑制できると同時に、よりオーミックな界面も形成する。当業者であれば、第３のステップ３のプロセスの変形において、選択された反応物、それらの反応性及び立体障害効果に対する感受性に部分的に依存して、サブステップ３．１と３．１の相対頻度を変更することができ、かつ個々のサブステップ３．１及び／又は３．２を厳密に２つを交互にではなく連続的に繰り返すことができことで、所望する相対頻度を得られかつ所望する化学量論的組成を得られることを理解するであろう。
プロセスチャンバ１０を冷却した後、搬送ステップ（ウェハ搬送）４において基板１７がプロセスチャンバ１０から取り除かれる。
導入部で言及したガスは、反応ガスとして用いられ、例えば、Ｔｉを含む反応ガスは、ＴｉＣｌ４、ＴＤＭＡＴ又はＴＤＥＡＴでよく、そしてＳｉを含む反応ガスは、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４又はＳｉ２Ｈ６でよい。Ｎを含む反応ガスは、ＮＨ３又はＣＨ３（ＮＨ）ＮＨ２（ＭＭＨ）でよい。不活性ガスは、Ｎ２又は希ガスでよい。
図３を参照すると、中心の周りの区画のように配置されたチャンバ１８、１９、２０、２１を有するガス入口要素１２を用いることにより、プロセスチャンバ内に均一なフローパターンを実現することができる。シャワーヘッドの形態であるガス入口要素１２は冷却又は加熱されることができる。熱平衡を確立することができる。サセプタ１６も、加熱又は冷却されてもよい。ヒーター１５は、特にマルチゾーンヒーターであり、好ましくは中心から径方向に異なる距離に位置する２つのヒーターが中心の周りに配置される。チャンバ１９〜２１の各々は、個々のガス変更において不活性ガスでフラッシュしてもよく、それによって反応ガスがそこに残らない。
ＳｉＮ測定又はＸＰＳ測定により、個々の原子間の結合エネルギーが、２つの界面におけるよりも層のコア領域において遙かに小さいことが示された。したがって、ＴｉＳｉＮが境界領域のみにおいて形成され、Ｓｉ−Ｓｉ及び／又はＳｉ−Ｔｉがコア領域で形成されていることを示している。
図４は、基板１７上に堆積されたコーティング３０を通る断面を概略的に示している。基板１７は概略のみ示され、その上に堆積された層構造をもつシリコンウェハを含む。その場合、基板１７におけるコーティング３０に向いた界面は、ケイ素を含む層の表面とすることができる。
コーティング３０は、基板１７の表面上に直接堆積された第１の境界領域と、第１の境界領域３１に接続されたコア領域３３と、表面３４を具備してアクティブ層をインテグレイテッドメタライゼーションと相互接続するためにその上に導電構造例えばタングステン接点を形成してもよい第２の境界領域３２とを有するか又は実質的にそれらからなる。
上述した方法により堆積された層３０は、高い窒素濃度を有することができる第１の界面すなわち境界領域３１を有し、第１の境界領域３１におけるその窒素濃度は、コア領域３３よりも高い。コア領域３３は、実質的に窒素を含まないことが好ましい。第２の境界領域３２も、コア領域３３よりも高い窒素濃度を有することができる。幾つかの実施形態では、表面３４が、比較的又は実質的に窒素を含まないようにできる。それは、サブステップ３．２の複数の連続的なＳｉ堆積により第３のステップ３を終了することによって容易に行うことができる。
第１の境界領域３１及び第２の境界領域３２において、大きい結合エネルギーをもつＴｉＳｉＮ化合物が形成される（Ｔｉ−Ｎ ４５５．６ｅＶ）。コア領域３３においては、９９．６ｅＶの結合エネルギーをもつＳｉ−Ｓｉボンド及びＴｉ−Ｓｉボンドが実質的に形成される。実施形態による方法により堆積されたコーティング３０は、高い導電性を有しかつ極めて効果的な拡散バリアを形成する。それは、実質的に結晶的な特性と、約０．６５ｎｍ〜６５０ｎｍの層厚とを有する。
上記の説明は、全体として本特許出願により包含される実施形態を示すために用いられ、少なくと以下の特徴の組合せにより、各々が独立して従来技術を進展させる。その場合、２つの、それ以上の、又は全ての特徴のこれらの組合せをさらに組み合わせてもよい。
幾つかの実施形態では、方法が、Ｔｉ、Ｓｉ、Ｎを含む層により基板１７をコーティングすることを有し、その場合、その層の１つ以上の領域がＡＬＤにより形成される。本方法によれば、反応ガスが、複数の連続するステップ１、２、３において１つ以上のｎ、ｍ、ｋ、ｌ、ｐ、ｑ、ｒサイクルにおいて、基板１７を収容したプロセスチャンバ１０内に供給され、そしてその後、フラッシュガスが同じプロセスチャンバに供給される。その場合、ＴｉＮが第１のステップ１でＴｉを含む反応ガスとＮを含む反応ガスにより堆積され、第１のステップ１に続く第２のステップ２でＴｉＳｉがＴｉを含む反応ガスとＳｉを含む反応ガスにより堆積され、そして第２のステップ２に続く第３のステップ３でＴｉＳｉＮがＴｉを含む反応ガスとＮを含む反応ガスとＳｉを含む反応ガスにより堆積される。
幾つかの実施形態では、この方法は、Ｔｉを含む反応ガスを導入し、不活性ガスでプロセスチャンバ１０をフラッシュし、Ｎを含む反応ガスを供給しかつ反応ガスでプロセスチャンバ１０をフラッシュすることを含むか又は実質的にそれらのことからなる反応蒸気供給サイクルが、第１のステップ１でｎ回実行され、ｎ＞１である。
幾つかの実施形態では、第２のステップ２において、Ｔｉを含む反応ガスを導入した後に不活性ガスによりプロセスチャンバ１０をフラッシュする第１のサブステップ２．１がｍ回実行され、ｍ＞１であり、そして、Ｓｉを含む反応ガスをプロセスチャンバ１０に導入した後に不活性ガスによりプロセスチャンバ１０をフラッシュする第２のサブステップ２．２がｋ回実行され、ｋ＞１である。
幾つかの実施形態では、第２のステップ２の２つのサブステップ２．１、２．２は、連続してｒ回実行され、ｒ＞１である。
幾つかの実施形態では、第３のステップ３において、Ｔｉを含む反応ガスをプロセスチャンバ１０に導入した後に不活性ガスによりプロセスチャンバ１０をフランシュし、次にＮを含む反応ガスをプロセスチャンバ１０に導入した後に不活性ガスによりプロセスチャンバ１０をフラッシュする第１のサブステップ３．１がｐ回実行され、ｐ＞１であり、そして、Ｓｉを含むプロセスガスをプロセスチャンバ１０に導入した後に不活性ガスによりプロセスチャンバ１０をフラッシュする第２のサブステップ３．２がｑ回実行され、ｑ＞１である。
幾つかの実施形態では、第３のステップ３がｌ回連続して実行され、ｌ＞１である。
幾つかの実施形態では、Ｔｉを含む反応ガスが、１２×１０−３ミリバール未満の分圧で導入され、Ｓｉを含み１×１０−３〜４×１０−３ミリバールの分圧をもつ反応ガスが導入され、かつ／又は、Ｎを含む反応ガスが９×１０−３〜８×１０−１ミリバールの分圧で導入される。
幾つかの実施形態では、プロセスチャンバ１０内の全圧が０．６〜６ミリバールの範囲にあり、そしてステップ１、２、３が４００℃〜７００℃の範囲の温度で実行され、各サブステップ又はパルスで反応ガスを供給する時間は、０．４〜６０秒の範囲である。
幾つかの実施形態では、Ｔｉを含む反応ガスがＴｉＣｌ４、ＴＤＭＡＴ又はＴＤＥＡＴであり、かつ／又は、Ｓｉを含む反応ガスがＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４又はＳｉ２Ｈ６であり、かつ／又は、Ｎを含む反応ガスがＮＨ３又はＭＭＨである。
幾つかの実施形態では、窒素含有量が第１及び第２の境界領域３１、３２においてコア領域３３よりも大きいようにコーティングが形成される。
幾つかの実施形態では、コーティングが、実質的に窒素を含まないコア領域３３を有する。
幾つかの実施形態では、コーティングが、第２の境界領域における基板１７とは反対側に向いた、窒素を含まない表面３４を有する。
・２つの領域を有するバリア構造
上記においては、３つの領域を有する例示的バリア構造が説明され、それは、ＴｉＮを有する下部領域と、下部領域上に形成されたＴｉＳｉを有するコア領域と、コア領域上に形成されたＴｉＳｉＮを有する上部領域を含むことができ、上部領域と下部領域は、コア領域に比べてより高い相対的窒素含有量を有する。本明細書に説明される実施形態によれば、２つの領域を有する例示的バリア構造も可能である。
２領域バリア構造は、幾つかの態様において、上述した３領域バリア構造からＴｉＮを有する下部領域を省いたときに得られるであろうバリア構造と同様のものとできる。例えば、２領域を有するバリア構造は、ＴｉＳｉを形成する前に形成されるＴｉＮを有する下部領域を有することなく、基板上に形成されたＴｉＳｉを有するコア領域と、コア領域上に形成されたＴｉＳｉＮを有する上部領域とに対応する領域を含んでもよい。発明者らは、本明細書で説明するように、製造中に様々な特徴の組合せを実装するとき、そのようなバリア構造が、より小さい厚さでバリア、接触及び／又は導電性を改善できることを見出した。以下においては、特に明記しない限り、３つの領域を有するバリア構造に関して上述した対応するプロセス及び構造的特徴のいずれも、２つの領域を有するバリア構造を製造するために実装することができる。したがって、本明細書では、このような対応する特徴の詳細な説明を省略する。
図５を参照すると、多様な実施形態によれば、２つの領域を有するバリア構造を形成する方法は、反応チャンバ内に基板を設置すること５２と、基板を第１のチタン含有プリカーサと第２のケイ素含有プリカーサとに交互に曝すことによって基板上にケイ化チタン（ＴｉＳｉ）領域を形成すること５４と、基板を第２のチタン含有プリカーサと窒素含有プリカーサと第２のケイ素含有プリカーサとに交互に曝すことによってＴｉＳｉ上に窒化チタンケイ素（ＴｉＳｉＮ）を形成すること５６とを含む。図６は、得られた多領域バリア構造を示し、基板６２と、ＴｉＳｉ領域６４と、ＴｉＳｉＮ領域６６とを有している。
ＴｉＳｉ領域の形成５４を行うために用いられる第１のチタン含有プリカーサは、図１及び図４に関して上述したコア領域３３を形成するために用いられるチタン含有プリカーサと同じもの又は異なるものとすることができる。他のプロセスパラメータは、コア領域３３（図４）の形成に関して上述したものと同様のものとすることができる。しかしながら、発明者らは、ハロゲン化物を含まない無機シラン例えばモノシラン（ＳｉＨ４）又はジシラン（Ｓｉ２Ｈ６）を有する第１のケイ素含有プリカーサを用いてＴｉＳｉ領域６４が形成されたとき、特に高性能のバリア構造を形成できることを見出した。理論的に束縛されるものではないが、基板がシランのようなケイ素含有プリカーサに比較的高温で曝されるとき、シランによる基板表面の飽和は、有機又はハロゲン化物リガンドがないために自己制限的でなくなる場合がある。したがって、ＳｉとＴｉの堆積速度と相対濃度は、露出の持続時間、圧力及び温度によって調整できる。したがって、得られるＴｉＳｉ層の電気的特性を調節するために、過剰なケイ素の量を、独立したプロスパラメータとして制御することが可能である。言い換えると、ＴｉＳｉ領域６４の化学量論的組成は、パルスの周波数を変調することなく（例えば、Ｓｉ：Ｔｉパルスを１：１の比に維持しつつ）制御することができ、よって遙かに効率的に制御することができる。実施形態によれば、これらおよび他の利点は、ＴｉＳｉ領域６４が、４００℃〜８００℃、４５０℃〜７５０℃、５００℃〜７００℃、５５０℃〜６５０℃の、又は、これらの数値のいずれかにより規定される範囲内の温度、例えば、実施形態によれば約６００℃の比較的高い基板温度で形成されるときに実現できる。プリカーサの分圧、反応チャンバ内の全圧、及び露出時間は、上述したものと同様の値を有することができる。
結果として得られる、基板上の第１の領域として形成されたＴｉＳｉ領域６４は、様々な利点を提供する。バリア構造が、上述したように例えばゲート／接点スタック又はアクセス線（例えばビット線）スタックの一部としてｎドーピング又はｐドーピングされた多結晶ケイ素上に形成されるとき、得られる界面が、より低いショットキー障壁を含むことができ、（例えばショットキー障壁を下げることにより）接触抵抗を下げるために適切に調節することができる。ショットキー障壁は、例えば基板との界面におけるＴｉＳｉ領域の仕事関数を例えば４．０ｅＶ〜４．５ｅＶの間で調整することにより、下げることができる。例えば、上記のようにシランに露出する温度、持続時間及び圧力を制御することにより、存在し得る過剰なケイ素の量を制御することによって、得られるＴｉＳｉの作業関数を調整することで、ＴｉＳｉ領域６４とその下側の基板６２又は基板６２上に形成されたドーピングされた多結晶ケイ素との間に形成され得るショットキー障壁を低下させ又は最小限とする。さらに、過剰なケイ素の量は、ＴｉＳｉ領域６４の層内抵抗を、例えば約６００μオーム−ｃｍ、５００μオーム、又は４００マイクロオーム−ｃｍ未満に下げるために調整することもできる。より小さい接触抵抗、並びに、従来技術のバリア構造と比較してより高い横方向導電率及び／又は改善されたバリア性能を含む他の利点は、本明細書に記載された１つ以上の多様な処理条件から得られる。
幾つかの実施形態では、基板６２が、その上に形成された酸化ケイ素、例えば自然酸化物を有する場合がある。それらの存在は、接触抵抗を増大させ又は開回路とすることさえあり得るので、幾つかの方法では、基板６２にバリア構造を堆積させる前に、別個の酸化物除去又は前洗浄プロセスを含み、それはインサイチュ又はエクスサイチュとしてもよく、かつ乾式又は湿式とすることができる。そのような除去プロセスは、プロセス時間とコストを増大させる可能性があり、フッ素などの望ましくない汚染物質を導入する可能性がある。有利な点として、実施形態によれば、温度及び圧力を含む上記の条件で第１のケイ素含有プリカーサとしてハロゲン化物を含まないシランを用いてＴｉＳｉ領域６４を形成することによって、多様な付加的な予期しない利点の中でも、そのような別個の酸化物除去プロセスの必要性を排除することができる。これは、基板を第１のチタン含有プリカーサに曝す前に基板を第１のプリカーサとしての第１のケイ素含有プリカーサに曝し、さらに第１のケイ素含有プリカーサとしてシランガスを用いることにより実現される。したがって、幾つかの実施形態では、基板がその上に形成された自然酸化物を含み、そしてＴｉＳｉ領域を形成することが、酸化物を第１のプリカーサとしての第１のケイ素含有プリカーサに曝すことを含み、その間に基板上の酸化物を除去することができ、それにより、その下にあるケイ素面を第１のチタン含有プリカーサに曝してＴｉＳｉの堆積を開始させる。酸化物除去に効果的な第１のケイ素含有プリカーサには、ハロゲン化物を含まない無機シラン、例えば、ＳｉＨ４又はＳｉ２Ｈ６が含まれる。したがって、シランをＴｉＳｉ領域の堆積用のケイ素含有プリカーサとして使用することは、同じ反応物を用いて同じ反応チャンバ内で単一プロセスシーケンスの一部として、酸化物除去とＴｉＳｉ堆積を組み合わせるためのインサイチュの解決手段を相乗的に提供する。
さらに図５及び図６を参照すると、ＴｉＳｉＮ領域６６を形成するために用いられるチタン含有プリカーサ及び窒素含有プリカーサは、図１および図４に関して上述した上側の境界領域３２を形成するために用いられるチタン含有プリカーサ及び窒素含有プリカーサと同じもの又は異なるものとすることができる。他のプロセスパラメータは、上側の境界領域３２の形成に関して上述したものと同様のものとすることができる。（図４）。しかしながら、発明者らは、クロロシラン又は塩化ケイ素、例えばＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、又はＳｉＣｌ４を含む第２のケイ素含有プリカーサを用いてＴｉＳｉＮ領域６６を形成すると、特に高性能のバリア構造が形成できることを見出した。本発明者らは、ＴｉＳｉ領域の形成とは異なり、その間にハロゲン化物を含まない無機シランを用いると化学量論的調整が容易になる可能性があることを見出した。ＴｉＳｉＮは、ケイ素及び塩素含有プリカーサを用いて形成されることが望ましく、その結果、多様な条件下でケイ素及び塩素含有プリカーサによる表面の自己制限的飽和が生じる。理論的に束縛されないが、塩素含有の第２のケイ素含有プリカーサの自己制限飽和により、成長方向における組成のより正確な制御を可能とすることができる。さらに、よりよいコンフォーマリティを達成する可能性がある。図１に関して上述した通り、ＴｉＳｉＮ領域の形成は、基板を、第２のチタン含有プリカーサと窒素含有プリカーサとに交互に１つ以上のサイクルで曝して、ＴｉＮからなる第１の堆積の単層又はサブ単層とし、それに続いて基板を、第２のケイ素含有プリカーサに１つ以上のサイクルで曝すことによって、ＴｉＮの１つ以上の単層の上にケイ素からなる単層又はサブ単層を堆積させる。これらの実施形態では、ＴｉＳｉＮ領域を形成する際に基板が曝される最後のプリカーサを、ケイ素含有プリカーサとすることができる。ＴｉＮの単層又はサブ単層とＳｉの単層又はサブ単層とを交互に堆積することは、複数回繰り返すことができる。得られるＴｉＳｉＮ領域は、Ｔｉ、Ｓｉ及び／又はＮに濃度勾配又は差を有することができる。
幾つかの実施形態では、ＴｉＳｉＮ領域６６を形成することが、基板を、最後のプリカーサとしての第２のケイ素含有プリカーサに曝すことを含む。基板を、最後のプリカーサとしての第２のケイ素含有プリカーサに曝すことは、層法線方向においてケイ素濃度を上昇させ、窒素濃度を減少させ、かつチタン濃度を減少させる濃度勾配を有するＴｉＳｉＮ領域６６を形成することができる。発明者らは、１つ以上のこれらの濃度勾配が、例えばタングステンベース接点がその上に形成される場合、得られるバリア構造の拡散バリア性能とオーミック接触を強化させることができることを見出した。これらの及び他の利点は、ＴｉＳｉＮ領域６６が４００℃〜８００℃、４５０℃〜７５０℃、５００℃〜７００℃、５５０℃〜６５０℃の比較的高い基板温度で、又は実施形態では例えば約６００℃であるこれらの数値のいずれかにより規定される範囲内で形成されるときに実現できる。
実施形態によれば、第２のチタン含有プリカーサ又は窒素含有プリカーサのサイクル数（図１のｐ）の、ケイ素含有プリカーサのサイクル数（図１のｑ）に対する比が、５：１、６：１、７：１、８：１、９：１、１０：１、又は、これらの数値のいずれかにより規定される範囲内の比である。ＴｉＳｉＮ領域６６を形成するための本明細書に記載したプロセス条件の組合せの下におけるプリカーサのサイクルの比は、ケイ素が、ＴｉＳｉＮ領域６６内の原子濃度に基づいて、ＴｉＳｉＮ領域６６内に約１０％、１５％、２０％、２５％、３０％、３５％、４０％、又は、これらの数値のいずれかにより規定される範囲内の数値を超える平均濃度で存在するようにする。
さらに、ＴｉＳｉＮ領域６６が１つ以上の単層のＴｉＮに続いて１つ以上の単層のケイ素を形成することにより形成される実施形態では、ケイ素濃度の勾配が、表面領域において平均濃度よりも高いケイ素濃度を有し、下にあるＴｉＳｉ領域６４との境界領域において平均濃度よりも低いケイ素濃度を有するようにする。例えば、ＴｉＳｉＮ領域６６の表面領域は、ＴｉＳｉＮ領域６６内の原子濃度に基づいて、２０％、４０％、６０％、８０％、９９％、又は、これらの数値のいずれかにより規定される範囲内の数値を超えるケイ素濃度を有することができる。下にあるＴｉＳｉ領域６４との境界領域は、ＴｉＳｉＮ領域６６内の原子濃度に基づいて、２０％、１５％、１０％、５％、１％、又は、これらの数値のいずれかにより規定される範囲内の数値よりも低いケイ素濃度を有することができる。ＴｉＳｉＮ領域６６が本明細書に記載したように形成されるとき、下部領域に比べてケイ素リッチにできるＴｉＳｉＮ領域６６の上部領域が、その上に形成される金属とのより小さい接触抵抗を形成することが可能であり、かつ、その上の金属接点の形成に用いられる化学元素の拡散に対する抵抗を改善することが可能である。例えば、タングステンベース接点がＴｉＳｉＮ領域６６の上に形成されるとき、得られたＴｉＳｉＮ領域６６は、タングステンベース接点の形成に用いられるフッ素に対する改善された拡散バリアを形成する。さらに、得られたＴｉＳｉＮ領域６６は、下にあるＳｉ含有アクティブ層からの、例えばドーピング領域をもつ多結晶ケイ素又は単結晶ケイ素からのドーパントに対する改善された拡散バリア機能を提供する。さらに、ＴｉＳｉＮ領域６６のケイ素リッチな表面が、その上に形成される金属接点との改善された接触抵抗を提供する。
多様な実施形態では、ＴｉＳｉＮ領域６６が、少なくとも部分的にアモルファスである。幾つかの実施形態では、ＴｉＳｉＮ領域６６が、Ｔｉ、Ｓｉ及びＮのうち２つ又はそれ以上により形成されるナノ結晶領域を有する。例えば、ＴｉＳｉＮ領域６６は、アモルファスマトリクス内にＴｉＳｉ、ＴｉＮ、ＳｉＮ、又は、ＴｉＳｉＮナノ結晶を含んでもよい。幾つかの実施形態では、ＴｉＳｉＮ領域６６が、実質的に全体的にアモルファスである。
利点として、ＴｉＳｉ領域６４及びＴｉＳｉＮ領域６６を有する拡散バリア構造が本明細書に記載したように形成されるとき、ＴｉＳｉ領域とＴｉＳｉＮ領域とを合わせた厚さが約１０ｎｍ、８ｎｍ、６ｎｍ、４ｎｍ、３ｎｍ、２ｎｍを超えないか、又は、これらの数値のいずれかにより規定される範囲内の数値を有するように、バリア構造の全体厚さを顕著に低減することができる。ＴｉＳｉ領域６４の厚さは、約４ｎｍ、３ｎｍ、２ｎｍ、１ｎｍ、０．５ｎｍを超えないか、又は、これらの数値のいずれかにより規定される範囲内の数値を有する。ＴｉＳｉＮ領域６６の厚さは、約６ｎｍ、５ｎｍ、４ｎｍ、３ｎｍ、１ｎｍを超えないか、又は、これらの数値のいずれかにより規定される範囲内の数値を有する。ＴｉＳｉ領域６４とＴｉＳｉＮ領域６６との厚さの比は、約０．２、０．４、０．６、０．８、１．０、１．２、１．４、又は、これらの数値のいずれかにより規定される範囲内の数値より大きい。例えば、例示的なスタックは、約３〜４ｎｍの合計厚さにおいて、約１〜２ｎｍの厚さを有するＴｉＳｉ領域６４と、約２〜３ｎｍの厚さを有するＴｉＳｉＮ領域６６とを含み得る。
利点として、ＴｉＳｉ領域６４及びＴｉＳｉＮ領域６６を有する拡散バリア構造が本明細書に記載したように形成されるとき、バリア性能、縦方向導電率及び横方向導電率のうち１つ又はそれ以上が、ＴｉＳｉＮ層のみを２倍の厚さで有する拡散バリアと同等又はより良好である。本発明は、特定の実施形態を参照して本明細書で説明したが、これらの実施形態は本発明を限定するためのものではなく、説明のためのものである。本発明の精神及び範囲から逸脱することなく、修正および改善を行うことができることは、当業者には明らかであろう。
本明細書に記載した多様な実施形態のそのような単純な修正及び改善は、開示された技術の範囲内であり、かつ、開示された技術の特定の範囲は、添付の特許請求の範囲により付加的に規定されるであろう。
上記において、実施形態のいずれか１つの特徴は、実施形態の他のいずれか１つの他の特徴と組み合わされ又は置換され得ることが理解されるであろう。
文脈がそうでないことを明確に要求しない限り、説明及び特許請求の範囲を通して、「有する」、「有している」、「含む」、「含んでいる」などの用語は、排他的又は網羅的な意味ではなく、包括的な意味で；つまり、「含むが、これに限定されない」という意味で解釈されるべきである。本明細書で一般的に使用される「結合した」という用語は、直接接続されるか、１つ以上の中間要素を介して接続される２つ以上の要素を指す。同様に、本明細書で一般的に使用される「接続された」という語は、直接接続されるか、１つ以上の中間要素を介して接続される２つ以上の要素を指す。さらに、本出願で使用される場合、「本明細書」、「上記の」、「以下の」という用語及び同様の意味の用語は、本願の特定の部分ではなく、本願全体を指すものとする。文脈が許す場合、単数又は複数を用いた上記の詳細な説明の用語は、それぞれ複数又は単数を含む場合もある。２つ又はそれ以上のアイテムのリストを参照する「又は」という用語は、その用語の次の全ての解釈を網羅している：リスト内のアイテムのいずれか、リスト内の全てのアイテム、及び、リスト内のアイテムの任意の組合せ。
さらに、特にそれ以外であると言及されない限り、又は、用いられた文脈内でそれ以外に理解されるのでない限り、本明細書で用いられる、とりわけ「できる」、「できた」、「あり得た」、「あり得る」、「例えば」、「例えば」などの条件付き文言は、一般に、特定の実施形態が特定の特徴、要素及び／又は状態を含むが、他の実施形態はそれらを含まないことを伝えることを意図している。したがって、そのような条件付き文言は、一般に、機能、要素及び／又は状態が１つ又はそれ以上の実施形態に何らかの形で必要とされること、又は、これらの機能、要素及び／又は状態が任意の特定の実施形態に含まれるか又は実行されるべきかを示唆することを意図しない。
特定の実施形態を説明したが、これらの実施形態は例としてのみ提示されており、本開示の範囲を限定することを意図するものではない。実際、本明細書に記載した新規の装置、方法、及びシステムは、多様な他の形態で具現化され得る；さらに、本開示の精神から逸脱することなく、本明細書に記載の方法及びシステムの形態における様々な省略、置換、及び変更を行うことができる。例えば、機能は所定の配置で提示されるが、代替の実施形態が異なる部品及び／又はセンサのトポロジで同様の機能を実行でき、そして幾つかの機能は、削除、移動、追加、細分化、組合せ、及び／又は変更することができる。これらの機能の各々は、多様な方法で実装することができる。上記の様々な実施形態の要素及び動作の任意の適切な組合せを組み合わせて、更なる実施形態を提供することができる。上記の多様な機能とプロセスは、互いに独立して実装することも、多様な方法で組み合わせることもできる。本開示の特徴の全ての可能な組合せ及びサブコンビネーションは、本開示の範囲内に含まれると意図されている。
１ プロセスステップ
２ プロセスステップ
２．１ サブステップ
２．２ サブステップ
３ プロセスステップ
３．１ サブステップ
３．２ サブステップ
４ 搬送ステップ
５ 加熱ステップ
６ 搬送ステップ
１０ プロセスチャンバ
１１ リアクタハウジング
１２ ガス入口要素
１３ ガス出口孔
１４ ガス出口
１５ ヒーター
１６ サセプタ
１７ 基板
１８ チャンバ
１９ チャンバ
２０ チャンバ
２１ チャンバ
２２ マスフローコントローラ
２３ マスフローコントローラ
２４ マスフローコントローラ
２５ マスフローコントローラ
３０ コーティング
３１ 境界領域
３２ 境界領域
３３ コア領域
３４ 表面
Ｄ 回転軸
ｋ サイクル数
ｌ サイクル数
ｍ サイクル数
ｎ サイクル数
ｐ サイクル数
ｑ サイクル数
ｒ サイクル数
５２ 設置プロセス
５４ 形成プロセス
５５ 形成プロセス
６６ 基板
６４ ＴｉＳｉ領域
６６ ＴｉＳｉＮ領域

Claims (43)

  1. 導電性拡散バリアを形成する方法であって、
    反応チャンバ内に基板を設置することと、
    前記基板を第１のチタン含有プリカーサと第１のケイ素含有プリカーサとに交互に曝すことによって前記基板上に前記拡散バリアのケイ化チタン（ＴｉＳｉ）領域を形成することと、
    前記基板を第２のチタン含有プリカーサと窒素含有プリカーサと第２のケイ素含有プリカーサとに交互に曝すことによって前記ＴｉＳｉ領域上に前記拡散バリアの窒化チタンケイ素（ＴｉＳｉＮ）領域を形成することと、を含み、
    前記ＴｉＳｉ領域及び前記ＴｉＳｉＮ領域がインサイチュで形成される、方法。
  2. 前記ＴｉＳｉ領域及び前記ＴｉＳｉＮ領域が、約５００℃〜約７００℃の間の温度で形成される、請求項１の方法。
  3. 前記ＴｉＳｉ領域を形成すること及び前記ＴｉＳｉＮ領域を形成することが、プラズマを用いることなく各プリカーサを熱的に反応させることを含む、請求項１の方法。
  4. 前記第１のケイ素含有プリカーサが、ハロゲン化物を含まない無機シランを有する、請求項１の方法。
  5. 前記ＴｉＳｉ領域を形成することが、前記基板を、第１のプリカーサとしてのハロゲン化物を含まない無機シランに曝すことを含む、請求項４の方法。
  6. 前記基板が、その上に形成された自然の酸化物を有し、かつ、前記ＴｉＳｉ領域を形成することが、前記ハロゲン化物を含まない無機シランに曝すことによって前記酸化物を除去することを含む、請求項４の方法。
  7. 前記第２のケイ素含有プリカーサが塩素を有する、請求項４の方法。
  8. 前記第１のチタン含有プリカーサと前記第２のチタン含有プリカーサが異なる、請求項１の方法。
  9. 前記ＴｉＳｉ領域を形成することが、前記基板を前記第１のチタン含有プリカーサに曝すことと前記第１のケイ素含有プリカーサに曝すこととの間に、前記反応チャンバをパージすることを含む、請求項１の方法。
  10. 前記ＴｉＳｉＮ領域を形成することが、前記基板を前記第２のチタン含有プリカーサに曝すことと前記窒素含有プリカーサに曝すこととの間、及び、前記基板を前記窒素含有プリカーサに曝すことと前記第２のケイ素含有プリカーサに曝すこととの間に、前記反応チャンバをパージすることを含む、請求項１の方法。
  11. 前記ＴｉＳｉＮ領域を形成することが、ＴｉＮの１つ以上の単層／サブ単層を堆積するために前記基板を前記第２のチタン含有プリカーサと前記窒素含有プリカーサとに交互に１つ以上のサイクルで曝すことと、それに続いて、ケイ素の単層／サブ単層を堆積するために前記基板を前記第２のケイ素含有プリカーサに１つ以上のサイクルで曝すことと、を含む、請求項１の方法。
  12. 前記ＴｉＳｉＮ領域を形成することが、前記ＴｉＮの１つ以上の単層／サブ単層と、前記ケイ素の１つ以上の単層／サブ単層とを交互に堆積させることを含む、請求項１１の方法。
  13. 前記ＴｉＳｉＮ領域を形成することが、前記基板を第２のケイ素含有プリカーサに複数のサイクルで曝すことによって前記堆積を完了することを含む、請求項１１の方法。
  14. 前記ＴｉＳｉＮ領域を形成することが、層厚方向において上側表面に向かってケイ素濃度が増加し、窒素濃度が減少し、かつチタン濃度が減少する濃度勾配を形成することを含む、請求項１１の方法。
  15. 前記基板がドーピングされた多結晶ケイ素領域有し、かつ、前記ＴｉＳｉ領域を形成することが、前記ドーピングされた多結晶ケイ素領域と前記ＴｉＳｉ領域の間の界面にショットキー障壁を形成することを含む、請求項１の方法。
  16. フッ素含有プリカーサを用いて前記ＴｉＳｉＮ領域上に金属を形成することをさらに含む、請求項１の方法。
  17. 導電性拡散バリアを形成する方法であって、
    ケイ素表面を有する基板を反応チャンバ内に設置することと、
    前記基板を第１のケイ素ベースプリカーサと第１のチタン含有プリカーサとに交互に曝すことによって前記ケイ素表面上に前記拡散バリアのケイ化チタン（ＴｉＳｉ）領域を熱的に形成することと、
    前記基板を第２のチタン含有プリカーサと窒素含有プリカーサと第２のケイ素含有プリカーサとに交互に曝すことによって前記ＴｉＳｉ領域上に前記拡散バリアの窒化チタンケイ素（ＴｉＳｉＮ）領域を熱的に形成することと、を含み、
    前記ＴｉＳｉＮ領域を形成することにおいて、前記基板が、最後のプリカーサとして前記第２のケイ素含有プリカーサに曝される、方法。
  18. 前記第１のケイ素ベースプリカーサがＳｉＨ４又はＳｉ２Ｈ６を含む、請求項１７の方法。
  19. 前記基板が、その上に形成された酸化物を有し、かつ、前記ＴｉＳｉ領域を形成することが、前記基板を前記第１のチタン含有プリカーサに曝す前に、前記反応チャンバ内でインサイチュで前記酸化物を除去することを含む、請求項１８の方法。
  20. 前記第２のケイ素含有プリカーサがＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３又はＳｉＣｌ４を含む、請求項１７の方法。
  21. 前記ＴｉＳｉ領域及び前記ＴｉＳｉＮ領域が、約５００℃〜約７００℃の間の温度で前記基板上に形成される、請求項１７の方法。
  22. 前記ＴｉＳｉＮを形成することが、前記基板を前記第２のチタン含有プリカーサと前記窒素含有プリカーサとに交互に連続的に複数回曝すことによってＴｉＮ領域を形成することと、それに続いて、前記基板を前記第２のケイ素含有プリカーサに連続的に１つ以上曝すことによってＳｉ領域を形成することと、を含む、請求項１７の方法。
  23. 前記第２のチタン含有プリカーサ又は前記窒素含有プリカーサに交互に複数回曝すことの、前記第２のケイ素含有プリカーサに１つ以上曝すことに対する比が、５を超える、請求項２２の方法。
  24. 半導体構造であって、
    ケイ素含有表面を有する基板と、
    前記ケイ素含有表面上に形成されたケイ化チタン（ＴｉＳｉ）領域と、
    前記ＴｉＳｉ領域上に形成された窒化チタンケイ素（ＴｉＳｉＮ）領域と、を有し、
    前記ＴｉＳｉＮ領域が、表面領域において、前記ＴｉＳｉ領域と前記ＴｉＳｉＮ領域との間の界面領域と比べてより高いケイ素濃度を有する、半導体構造。
  25. 前記ケイ素含有表面が、ホウ素ドーピングされた多結晶ケイ素を有する、請求項２４の半導体構造。
  26. 前記ＴｉＳｉＮ領域上に形成されたタングステンを含む金属をさらに有する、請求項２４の半導体構造。
  27. 前記ケイ素が、前記ＴｉＳｉＮ領域において約２０原子％を超える濃度で存在する、請求項２４の半導体構造。
  28. 前記ＴｉＳｉ領域と前記ＴｉＳｉＮ領域を合わせた厚さが、約６ｎｍを超えない、請求項２４の半導体構造。
  29. 前記ＴｉＳｉ領域と前記ＴｉＳｉＮ領域の厚さの比が、約０．３〜約１．０の間である、請求項２４の半導体構造。
  30. Ｔｉ、Ｓｉ、Ｎを含む層により基板をコーティングする方法であって、
    前記基板を保持するプロセスチャンバ内に、連続的な複数のステップにおいて反応ガスとフラッシュガスとを順次導入し、前記ステップの各々が１つ以上のサイクルを有しており、前記ステップは：
    第１のステップが、Ｔｉを含む反応ガスとＮを含む反応ガスとによってＴｉＮを堆積させることを含み、
    第２のステップが、Ｔｉを含む反応ガスとＳｉを含む反応ガスとによってＴｉＳｉを堆積することを含み、かつ、
    前記第２のステップに続く第３のステップが、Ｔｉを含む反応ガスとＮを含む反応ガスとＳｉを含む反応ガスとによってＴｉＳｉＮを堆積することを含む、方法。
  31. 前記第１のステップが、複数のサイクルを含み、該複数のサイクルの各サイクルが、前記Ｔｉを含む反応ガスを導入することと、不活性ガスにより前記プロセスチャンバをフラッシュすることと、前記Ｎを含む反応ガスを導入することと、不活性ガスにより前記プロセスチャンバをフラッシュすることと、を含む、請求項３０による方法。
  32. 前記第２のステップが：
    複数のサイクルを含む第１のサブステップであって、該複数のサイクルの各サイクルが前記Ｔｉを含む反応ガスを前記プロセスチャンバに導入することと、不活性ガスにより前記プロセスチャンバをフラッシュすることとを含む、前記第１のサブステップと、
    複数のサイクルを含む第２のサブステップであって、該複数のサイクルの各サイクルが前記Ｓｉを含む反応ガスを前記プロセスチャンバに導入することと、不活性ガスにより前記プロセスチャンバをフラッシュすることとを含む、前記第２のサブステップと、を含む、請求項３１による方法。
  33. 前記第１及び第２のサブステップの各々が、前記第２のステップにおいて連続して１回実行され、前記第２のステップが１つ以上の回数実行される、請求項３２による方法。
  34. 前記第３のステップが：
    複数のサイクルを含む第１のサブステップであって、該複数のサイクルの各サイクルが前記Ｔｉを含む反応ガスを前記プロセスチャンバに導入することと、不活性ガスにより前記プロセスチャンバをフラッシュすることと、前記Ｎを含む反応ガスを前記プロセスチャンバに導入することと、不活性ガスにより前記プロセスチャンバをフラッシュすることとを含む、前記第１のサブステップと、
    複数のサイクルを含む第２のサブステップであって、該複数のサイクルの各サイクルが前記Ｓｉを含む反応ガスを前記プロセスチャンバに導入することと、不活性ガスにより前記プロセスチャンバをフラッシュすることとを含む、前記第２のサブステップと、を含む、請求項３３による方法。
  35. 前記第３のステップが複数回実行される、請求項３４による方法。
  36. 前記Ｔｉを含む反応ガスが前記プロセスチャンバに１２×１０−３ミリバール未満の分圧で導入される、請求項３５による方法。
  37. 前記Ｓｉを含む反応ガスが前記プロセスチャンバに１×１０−３〜４×１０−３ミリバールの間の分圧で導入され、かつ／又は、前記Ｎを含む反応ガスが前記プロセスチャンバに９×１０−３〜８×１０−１ミリバールの間の分圧で導入される、請求項３６による方法。
  38. 前記プロセスチャンバ内の全圧が、０．６〜６ミリバールの間の範囲であり、かつ、前記第１、第２及び第３のステップが、４００℃〜７００℃の範囲の温度で実行され、かつ、前記反応ガスを導入する持続時間が、０．４〜６０秒の間の範囲である、請求項３６による方法。
  39. 前記Ｔｉを含む反応ガスが、ＴｉＣｌ４、ＴＤＭＡＴ又はＴＤＥＡＴであり、かつ／又は、前記Ｓｉを含む反応ガスが、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４又はＳｉ２Ｈ６であり、かつ／又は、Ｎを含む反応ガスが、ＮＨ３又はＣＨ３（ＮＨ）ＮＨ２（ＭＭＨ）である、請求項３４による方法。
  40. 前記第１、第２及び第３のステップ並びにそれらの各サブステップの各々において、前記プロセスチャンバ内の圧力が前記プロセスチャンバのフォアライン排気口に配置されたスロットバルブにより変更されることによって、前記第１、第２及び第３のステップ並びにそれらの各サブステップが０．５ｍＴｏｒｒ〜７．５Ｔｏｒｒの異なるチャンバ圧力で実行される、請求項３４による方法。
  41. ケイ素を含む基板上に形成されるコーティングであって、前記コーティングが：
    Ｔｉ、Ｓｉ、Ｎと、
    前記基板に向いた第１の境界領域と、
    前記基板とは反対側に向いた第２の境界領域と、
    前記第１の境界領域と前記第２の境界領域の間に形成されたコア領域と、を有し、
    前記第１及び第２の境界領域における窒素濃度が、前記コア領域における窒素濃度よりも大きい、コーティング。
  42. 前記コア領域が、実質的に窒素を含まない、請求項４１によるコーティング。
  43. 前記第２の境界領域における前記基板とは反対側に向いた表面が、実質的に窒素を含まない、請求項４１によるコーティング。
JP2019560739A 2017-06-02 2018-05-31 チタン、ケイ素及び窒素を含む多領域拡散バリア Pending JP2020522611A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/612,853 US11401607B2 (en) 2017-06-02 2017-06-02 TiSiN coating method
US15/612,853 2017-06-02
PCT/US2018/035470 WO2018222920A1 (en) 2017-06-02 2018-05-31 Multi-region diffusion barrier containing titanium, silicon and nitrogen

Publications (1)

Publication Number Publication Date
JP2020522611A true JP2020522611A (ja) 2020-07-30

Family

ID=64279140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019560739A Pending JP2020522611A (ja) 2017-06-02 2018-05-31 チタン、ケイ素及び窒素を含む多領域拡散バリア

Country Status (7)

Country Link
US (2) US11401607B2 (ja)
JP (1) JP2020522611A (ja)
KR (1) KR102661268B1 (ja)
CN (1) CN110800083A (ja)
DE (1) DE102017114249A1 (ja)
TW (1) TWI791529B (ja)
WO (1) WO2018222920A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen
JP2021031686A (ja) 2019-08-15 2021-03-01 東京エレクトロン株式会社 成膜方法及び成膜装置
US11832537B2 (en) 2019-10-08 2023-11-28 Eugenus, Inc. Titanium silicon nitride barrier layer
US11587784B2 (en) 2019-10-08 2023-02-21 Eugenus, Inc. Smooth titanium nitride layers and methods of forming the same
US11361992B2 (en) 2019-10-08 2022-06-14 Eugenus, Inc. Conformal titanium nitride-based thin films and methods of forming same
WO2021145077A1 (ja) * 2020-01-15 2021-07-22 東京エレクトロン株式会社 成膜方法、成膜装置、および半導体装置の製造方法
CN113035776A (zh) * 2021-03-11 2021-06-25 长鑫存储技术有限公司 半导体结构及其制备方法
TW202334482A (zh) * 2021-12-03 2023-09-01 美商應用材料股份有限公司 用以形成金屬氮化矽膜的nh自由基熱氮化

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139092A (ja) * 1994-02-21 1996-05-31 Toshiba Corp 半導体装置及びその製造方法
JPH11150084A (ja) * 1997-09-12 1999-06-02 Canon Inc 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
US20020168468A1 (en) * 1995-07-06 2002-11-14 Applied Materials, Inc. Method of TiSiN deposition using a chemical vapor deposition (CVD) process
JP2003188175A (ja) * 2001-11-15 2003-07-04 Agere Systems Inc タングステンプラグ用のライナを形成するための方法
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP2006303536A (ja) * 2006-07-18 2006-11-02 Tokyo Electron Ltd バリヤメタル層及びその形成方法
US20100035425A1 (en) * 2008-08-07 2010-02-11 Samsung Electronics Co., Ltd. Integrated Circuit Devices Having Partially Nitridated Sidewalls and Devices Formed Thereby
JP2013145796A (ja) * 2012-01-13 2013-07-25 Tokyo Electron Ltd ＴｉＳｉＮ膜の成膜方法および記憶媒体
JP2015124397A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 コンタクト層の形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754176B2 (ja) * 1995-03-13 1998-05-20 エルジイ・セミコン・カンパニイ・リミテッド 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2001144032A (ja) * 1999-11-17 2001-05-25 Tokyo Electron Ltd ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
KR100706823B1 (ko) 2001-06-30 2007-04-12 주식회사 하이닉스반도체 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
KR20030002863A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
JP4074461B2 (ja) * 2002-02-06 2008-04-09 東京エレクトロン株式会社 成膜方法および成膜装置、半導体装置の製造方法
US7220312B2 (en) * 2002-03-13 2007-05-22 Micron Technology, Inc. Methods for treating semiconductor substrates
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
KR100476482B1 (ko) * 2002-12-14 2005-03-21 동부전자 주식회사 반도체 소자의 장벽 금속층 형성 방법
TWI311248B (en) * 2005-12-16 2009-06-21 Hon Hai Prec Ind Co Ltd System and method for testing a motherboard audio module
WO2010062582A2 (en) * 2008-10-27 2010-06-03 Applied Materials, Inc. Vapor deposition method for ternary compounds
US7833906B2 (en) * 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
TWI439271B (zh) * 2009-01-13 2014-06-01 Shanghai Hengrui Pharm Co Ltd 四氫咪唑並〔１，５－ａ〕吡類衍生物，其製備方法及其在醫藥上的應用
US20120108079A1 (en) * 2010-10-29 2012-05-03 Applied Materials, Inc. Atomic Layer Deposition Film With Tunable Refractive Index And Absorption Coefficient And Methods Of Making
KR101189642B1 (ko) 2012-04-09 2012-10-12 아익스트론 에스이 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
US20140001576A1 (en) * 2012-06-27 2014-01-02 Applied Materials, Inc. Lowering tungsten resistivity by replacing titanium nitride with titanium silicon nitride
KR101950867B1 (ko) 2012-08-27 2019-04-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2015193878A (ja) 2014-03-31 2015-11-05 東京エレクトロン株式会社 ＴｉＳｉＮ膜の成膜方法および成膜装置
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139092A (ja) * 1994-02-21 1996-05-31 Toshiba Corp 半導体装置及びその製造方法
US20020168468A1 (en) * 1995-07-06 2002-11-14 Applied Materials, Inc. Method of TiSiN deposition using a chemical vapor deposition (CVD) process
JPH11150084A (ja) * 1997-09-12 1999-06-02 Canon Inc 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
JP2003188175A (ja) * 2001-11-15 2003-07-04 Agere Systems Inc タングステンプラグ用のライナを形成するための方法
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP2006303536A (ja) * 2006-07-18 2006-11-02 Tokyo Electron Ltd バリヤメタル層及びその形成方法
US20100035425A1 (en) * 2008-08-07 2010-02-11 Samsung Electronics Co., Ltd. Integrated Circuit Devices Having Partially Nitridated Sidewalls and Devices Formed Thereby
JP2013145796A (ja) * 2012-01-13 2013-07-25 Tokyo Electron Ltd ＴｉＳｉＮ膜の成膜方法および記憶媒体
JP2015124397A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 コンタクト層の形成方法

Also Published As

Publication number Publication date
TW201908510A (zh) 2019-03-01
US20230151488A1 (en) 2023-05-18
KR20200004426A (ko) 2020-01-13
WO2018222920A1 (en) 2018-12-06
KR102661268B1 (ko) 2024-04-26
US20180347040A1 (en) 2018-12-06
DE102017114249A1 (de) 2018-12-06
CN110800083A (zh) 2020-02-14
US11401607B2 (en) 2022-08-02
TWI791529B (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
KR102661268B1 (ko) 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽
JP7485736B2 (ja) ３ｄ ｎａｎｄデバイス用の誘電体材料上におけるモリブデンを含有する低抵抗膜の成膜
KR102646467B1 (ko) 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11942365B2 (en) Multi-region diffusion barrier containing titanium, silicon and nitrogen
US11587829B2 (en) Doping control of metal nitride films
CN105390381B (zh) 使用具有金属类前驱物的cvd与ald工艺的nmos金属栅极材料、制造方法以及设备
US7585762B2 (en) Vapor deposition processes for tantalum carbide nitride materials
KR101599488B1 (ko) 배리어 표면들 상의 코발트 증착
CN102265383B (zh) 用于沉积具有降低电阻率及改良表面形态的钨膜的方法
KR20220024266A (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
US20030215570A1 (en) Deposition of silicon nitride
JP2012506947A (ja) 三元化合物の気相堆積方法
KR20200006620A (ko) 텅스텐 피처 충진
KR20080101745A (ko) 텅스텐 재료들의 원자층 증착
TWI661080B (zh) 金屬矽化物的選擇性形成
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
US7989339B2 (en) Vapor deposition processes for tantalum carbide nitride materials
CN113874982A (zh) 形成氮化硅封装层的方法
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
KR20220081905A (ko) 실리콘 질화물 증착용 실리콘 전구체
JP2004335799A (ja) 金属膜成膜方法および金属配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230301