CN108538833A - 电阻器结构、半导体器件及其形成方法 - Google Patents

电阻器结构、半导体器件及其形成方法 Download PDF

Info

Publication number
CN108538833A
CN108538833A CN201710117859.4A CN201710117859A CN108538833A CN 108538833 A CN108538833 A CN 108538833A CN 201710117859 A CN201710117859 A CN 201710117859A CN 108538833 A CN108538833 A CN 108538833A
Authority
CN
China
Prior art keywords
layer
conductive layer
resistor
conductive
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710117859.4A
Other languages
English (en)
Other versions
CN108538833B (zh
Inventor
李若园
张青淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710117859.4A priority Critical patent/CN108538833B/zh
Publication of CN108538833A publication Critical patent/CN108538833A/zh
Application granted granted Critical
Publication of CN108538833B publication Critical patent/CN108538833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种电阻器结构、半导体器件及其形成方法，所述电阻器结构包括第一导电层以及形成于所述第一导电层上的第二导电层。即，第一导电层和第二导电层形成并联的结构，进而可通过调整所述第二导电层的厚度或材质，实现对电阻器的电阻值进行调整的目的。在具有所述电阻器的半导体器件中，当对电阻器的电阻值进行调整时，不仅不会对半导体器件中的晶体管造成影响，并且也不需要额外增加一道光刻工艺，从而可有效节省成本，并简化工艺。

Description

电阻器结构、半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种电阻器结构、半导体器件及其形成方法。
背景技术
在集成有晶体管和电阻器的半导体器件中，所述晶体管和所述电阻器的部分形成工艺通常是在同一工艺过程中进行的。例如，晶体管中的栅电极和电阻器中的导电层可在同一工艺步骤中形成，包括薄膜沉积、薄膜刻蚀以及离子掺杂等。
在制备所述半导体器件时，还需对电阻器的电阻值进行调整，以使最终所形成的电阻器可达到其预定的电阻值，其电阻值的调整方法包括对电阻器中的导电层进行离子掺杂。然而，在执行相关工艺以对电阻器的电阻值进行调整时，同时也会对暴露出的晶体管造成影响；当然，为避免所执行的工艺会对晶体管造成影响，可在晶体管上形成一掩膜层，以对晶体管进行保护，但是这种方式需额外利用一光罩，进而会导致成本的增加。
发明内容
本发明的目的在于提供一种电阻器结构、半导体器件及其形成方法，以解决现有的半导体器件中，在对电阻器结构的电阻值进行调整时，需额外增加一光罩以执行光刻工艺方可避免对半导体器件中的晶体管造成影响的问题。
为解决上述技术问题，本发明提供一种电阻器结构，其包括：一第一导电层；形成于所述第一导电层上的一第二导电层，所述第一导电层和所述第二导电层构成一并联结构；以及，形成于所述第二导电层上的一阻挡层。
可选的，所述第二导电层为金属层，所述金属层例如为钛、钽、氮化钽或氮化钛。
可选的，所述第一导电层位于一半导体衬底上。
可选的，所述第一导电层为多晶硅层。
可选的，所述电阻器结构还包括一绝缘层，所述第一导电层形成于所述绝缘层上。
可选的，所述电阻器结构还包括一绝缘层，所述第一导电层形成于所述绝缘层上。
可选的，所述第一导电层为位于一半导体衬底中的阱区。
基于以上所述的电阻器结构，本发明还提供了一种半导体器件，包括形成于一半导体衬底上的至少一个晶体管和至少一个电阻器；所述晶体管包括一栅电极；所述电阻器包括：一第一导电层；形成于所述第一导电层上的一第二导电层，所述第一导电层和所述第二导电层构成一并联结构；以及，形成于所述第二导电层上的一阻挡层。
可选的，所述第二导电层为金属层，所述金属层例如为钛、钽、氮化钽或氮化钛。
可选的，所述第一导电层位于所述半导体衬底上。
可选的，所述半导体衬底中形成有一浅沟槽隔离结构，所述电阻器位于所述浅沟槽隔离结构上。
可选的，所述晶体管还包括一栅介质层，所述栅电极位于所述栅介质层上；所述电阻器还包括一绝缘层，所述第一导电层位于所述绝缘层上。
可选的，所述第一导电层为位于所述半导体衬底中的一阱区。
可选的，所述半导体器件包括多个电阻器，部分电阻器中的第一导电层位于所述半导体衬底上，部分电阻器中的第一导电层为位于所述半导体衬底中的阱区。
本发明的又一目的在于提供一种半导体器件的形成方法，包括：
提供一半导体衬底，所述半导体衬底具有用于形成晶体管的第一区域和用于形成电阻器的第二区域；所述第一区域上形成有一栅电极，所述第二区域上形成有第一导电层；
根据需形成的电阻器的预定电阻值，在所述半导体衬底上依次形成一导电材料层和一阻挡材料层，所述导电材料层的厚度或材质根据所述预定电阻值决定；
执行光刻及蚀刻工艺，去除第一区域上的阻挡材料层和导电材料层，以及在第二区域的第一导电层上形成第二导电层和阻挡层，所述第一导电层和所述第二导电层构成一并联结构。
可选的，所述栅电极和所述第一导电层于同一工艺步骤中形成。
可选的，在去除第一区域上的阻挡材料层和导电材料层之后，还包括：
于第一区域的栅电极上形成一金属硅化物层。
在本发明提供的电阻器结构中，在第一导电层上形成有第二导电层，使第一导电层和第二导电层形成并联的结构，从而可通过调整所述第二导电层的厚度或材质，以对电阻器的电阻值进行调整，进而使所形成的电阻器可达到其预定的电阻值。并且，在具有所述电阻器的半导体器件中，由于半导体器件中的晶体管上并未形成有所述第二导电层，因此在对电阻器的电阻值进行调整的过程中，可避免对晶体管造成影响。
此外，在形成具有晶体管和电阻器的半导体器件时，根据需形成的电阻器的预定电阻值，在电阻器区域上形成相应厚度或相应材质的第二导电层，而位于晶体管区域上的第二导电层可与阻挡层在同一工艺制程中被去除，因此，并不需要额外增加一光罩，可有效节省成本。
附图说明
图1为一种半导体器件在对其电阻器的电阻值进行调整时的结构示意图；
图2为本发明一实施例中的电阻器结构的示意图；
图3为本发明另一实施例中的电阻器结构的示意图；
图4为本发明一实施例中的半导体器件的结构示意图；
图5为本发明一实施例中的半导体器件的形成方法的流程示意图；
图6a‐6d为本发明一实施例中的半导体器件的形成方法在其制作过程中的结构示意图。
具体实施方式
如背景技术所述，目前在半导体器件时，半导体器件中的晶体管和电阻器的部分形成工艺通常是在同一工艺过程中进行，以简化工艺。同时，在制备电阻器时还需对电阻器的电阻值进行调整。
图1为一种半导体器件在对其电阻器的电阻值进行调整时的结构示意图，如图1所示，所述半导体器件包括一晶体管11和一电阻器12。所述晶体管11中具有一栅电极11a；所述电阻器12中具有一导电层12a；其中，所述栅电极11a和所述导电层12a通常可在同一工艺步骤中形成，例如，包括薄膜沉积、薄膜刻蚀以及离子掺杂等。
在同时对栅电极11a和导电层12a执行离子掺杂工艺后，所述导电层12a的电阻值未必可到达预定的电阻值。此时，可通过再次对所述导电层12a进行离子掺杂，以达到调整其电阻值的目的。在此过程中，为避免对晶体管造成影响，可通过形成一覆盖所述晶体管11的掩膜层以对晶体管11进行保护。然而，在这种方法中，额外增加的光罩不仅会使制造成本增加，同时也使工艺更为复杂。
为此，本发明提供了一种电阻器结构，包括：一第一导电层；形成于所述第一导电层上的一第二导电层，所述第一导电层和所述第二导电层构成一并联结构；以及，形成于所述第二导电层上的一阻挡层。
即，本发明提供的电阻器结构中，在第一导电层上还形成有一第二导电层，使所述第一导电层和第二导电层构成一并联的结构，进而可改变整个电阻器结构的电阻值。基于此，在实际的应用过程中，根据不同的需求，可形成不同材质的第二导电层或者形成不同厚度的第二导电层，以对所述电阻器的电阻值进行调整。除此之外，在具有本发明提供的电阻器的半导体器件中，当需对电阻器的电阻值进行调整时，可通过调整所述第二导电层的材质或厚度实现，不仅不会对半导体器件中的晶体管造成影响，并且也不需要额外增加一道光刻工序，避免了成本的增加，并可简化工艺。
以下结合附图和具体实施例对本发明提出的电阻器结构、半导体器件及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例中的电阻器结构的示意图，如图2所示，所述电阻器包括：一第一导电层110；形成于所述第一导电层110上的一第二导电层120；以及，形成于所述第二导电层120上的一阻挡层130。其中，第一导电层110和第二导电层120构成了一并联的结构，进而可通过改变所述第二导电层120的材质或厚度，以对所述电阻器的电阻值进行调整，使所形成的电阻器的电阻值达到其预定电阻值。
其中，所述第二导电层120可采用其电阻率低于第一导电层110的电阻率的材质。由于所述第一导电层110和第二导电层120形成并联结构，并且所述第二导电层120的电阻率低于第一导电层110的电阻率，因此，所述第二导电层120的电阻值的变化会对所述电阻器的电阻值产生重要的影响，进而可通过改变所述第二导电层的厚度或材质，实现对电阻器的电阻值的调整。例如，所述第一导电层110可以为多晶硅层，所述第二导电层120可以为金属层。进一步的，所述金属层的材质可以为钛、钽、氮化钽或氮化钛。
继续参考图2所示，本实施例中，电阻器结构中的第一导电层110位于一半导体衬底100上。进一步的，所述电阻器结构还包括一绝缘层140，所述绝缘层140形成于所述半导体衬底100上，所述第一导电层110形成于所述绝缘层140上。其中，所述绝缘层140的材质可以为氧化硅或氮氧化硅等。更进一步的，所述电阻器结构还包括一侧墙150，所述侧墙150位于所述第一导电层110的两侧。
此外，在其他实施例中，电阻器结构的第一导电层也可以为位于一半导体衬底中的阱区。图3为本发明另一实施例中的电阻器结构的示意图，如图3所示，位于一半导体衬底200中的阱区构成所述电阻器结构的第一导电层210，在所述第一导电层210上形成有第二导电层220，以及，在所述第二导电层220上形成有阻挡层230。如上所述，在所述阱区210上形成第二导电层220，使所述阱区210和所述第二导电层220构成一并联结构，从而可通过改变第二导电层220的材质或厚度，实现对电阻器结构的电阻值进行调整的目的。
基于以上所述的电阻器结构，本发明还提供了一种半导体器件。图4为本发明一实施例中的半导体器件的结构示意图，如图4所示，所述半导体器件包括：一半导体衬底300；以及形成于所述半导体衬底300上的至少一个晶体管310和至少一个如上所述的电阻器。在本发明提供的半导体器件中，可通过改变电阻器中的第二导电层的材质或厚度，以对所述电阻器的电阻值进行调整，并且在该调整过程中，不需要额外增加一道光刻工艺，仍能够避免对半导体器件中的晶体管造成影响的问题。
具体的，所述电阻器包括：一第一导电层；形成于所述第一导电层上的一第二导电层，所述第一导电层和所述第二导电层构成一并联结构；以及，形成于所述第二导电层上的一阻挡层。与上述实施例类似的，所述第二导电层可采用其电阻率低于第一导电层的电阻率的材质。从而在改变所述第二导电层的材料或厚度时，能使第一导电层和第二导电层并联后的总电阻的阻值变化更为明显。例如，所述第一导电层可以为多晶硅层，所述第二导电层可以为金属层。进一步的，所述金属层的材质可以为钛、钽、氮化钽或氮化钛。
如上所述，所述第一导电层除了可以是形成于所述半导体衬底上的一膜层之外，还可以是位于所述半导体衬底中的阱区。本实施例中，所述半导体器件具有多个电阻器，部分电阻器中的第一导介质层形成于所述半导体衬底上，另一部分电阻器中的第一导电层为位于所述半导体衬底中的阱区。具体参考图4所示，所述半导体器件包括第一电阻器320和第二电阻器330。所述第一电阻器320的第一导电层321为形成于所述半导体衬底300上的一膜层，进一步的，所述第一导电层321为多晶硅层；所述第一电阻器320的第二导电层322形成于所述第一导电层321上，从而可形成并联的结构；在所述第二导电层322上还形成有一阻挡层323。所述第二电阻器330的第一导电层331为位于所述半导体衬底300中的一阱区；所述第二电阻器330的第二导电层332形成于所述阱区331上，即所述阱区331和所述第二导电层332并联；并且，在所述第二导电层332上也形成有阻挡层333。
继续参考图4所示，所述晶体管310包括一栅电极311，所述栅电极311也可以为多晶硅层。即，所述晶体管310中的栅电极311与第一电阻器320中的第一导电层321采用相同的材质，进而可在同一工艺制程中可同时形成所述栅电极311和第一电阻器320中第一导电层321。此外，在所述栅电极311上还形成有一栅电极接触层311’，通过所述栅电极接触层311’以减小其接触电阻，具体的，所述栅电极接触层311’可以为金属硅化物层。进一步的，所述晶体管310还包括一栅介质层312，所述栅电极311形成于所述栅介质层312上；所述第一电阻器320还包括一绝缘层324，所述第一导电层321形成于所述绝缘层324上。本实施例中，所述栅介质层312和所述第一电阻器320中的绝缘层324的材质相同，例如均为氧化硅或氮氧化硅等。更进一步的，所述晶体管310还包括一侧墙313，所述侧墙313位于所述栅电极311的两侧；所述第一电阻器320也包括一侧墙325，所述侧墙325位于所述第一导电层321的两侧。即，本实施例中，所述第一电阻器320与所述晶体管310的结构部分相同，从而可在同一工艺制程中同时形成，以有效节省成本并简化工艺。
如图4所示，所述晶体管310还包括一源极区314和漏极区315，以及形成于所述源极区314上的源极接触层314’和形成于所述漏极区315上的漏极接触层315’，与栅电极接触层311’类似的，通过所述源极接触层314’和所述漏极接触层315’实现源极区314和漏极区315的欧姆接触，有利于减小其接触电阻。相应的，所述源极接触层314’和所述漏极接触层315’的材质也可以为金属硅化物。
此外，所述半导体器件还包括一形成于所述半导体衬底300中的浅沟槽隔离结构340，所述第一电阻器320形成于所述浅沟槽隔离结构340上。
本发明的又一目的在于提供一种半导体器件的形成方法，包括：
提供一半导体衬底，所述半导体衬底具有用于形成晶体管的第一区域和用于形成电阻器的第二区域，所述第一区域上形成有一栅电极，所述第二区域上形成有第一导电层；
根据需形成的电阻器的预定电阻值，在所述半导体衬底上依次形成一导电材料层和一阻挡材料层，所述导电材料层的厚度或材质根据所述预定电阻值决定；
执行光刻及蚀刻工艺，去除第一区域上的阻挡材料层和导电材料层，以及在第二区域上形成第二导电层和阻挡层。
即，本发明提供的半导体器件的形成方法中，可根据需形成的电阻器的预定电阻值，在电阻器的第一导电层上形成相应厚度或相应材质的第二导电层，进而实现对电阻器的阻值进行调整的目的，使所形成的电阻器可达到其预定的电阻值。并且，在形成第二导电层以对电阻器的电阻值进行调整时，位于晶体管上的导电材料层和阻挡材料层，可在同一工艺制程中去除，而不需要额外增加一光罩以及执行光刻工艺，可有效节省成本。从而，可在不影响晶体管并且也不需要额外增加一道光罩的基础上，达到对电阻器的电阻值进行调整的目的。
图5为本发明一实施例中的半导体器件的形成方法的流程示意图，图6a‐6d为本发明一实施例中的半导体器件的形成方法在其制作过程中的结构示意图，以下参考结合附图5和6a‐6d所示，详细说明本发明提供的形成方法。
首先，执行步骤S10，具体参考图6a所示，提供一半导体衬底300，所述半导体衬底300可以为硅衬底。所述半导体衬底300具有用于形成晶体管的第一区域300A和用于形成电阻器的第二区域300B；所述第一区域300A上形成有一栅电极311，所述第二区域300上形成有第一导电层。本实施例中，所述半导体衬底上包括多个第二区域300B，进而可用于形成多个电阻器。
图6a示出了具有一个第一区域300A和两个第二区域300B的半导体衬底300，两个第二区域300B分别用于形成第一电阻器和第二电阻器。其中，在用于形成第一电阻器的第二区域300B的半导体衬底300上形成有一导电膜层，所述导电膜层构成所述第一电阻器的第一导电层321；在用于形成第二电阻器的第二区域300B的半导体衬底300中形成有一阱区，所述阱区构成所述第二电阻器的第一导电层331。所述阱区331可通过离子注入工艺形成。
较佳的，在形成第一电阻器的第二区域300B的半导体衬底上还形成有一绝缘层324，以及位于所述第一导电层321两侧的侧墙325。这与位于第一区域300A上的结构类似，即在所述第一区域300A的半导体衬底300上形成有一栅介质层312，以及位于所述栅电极311两侧的侧墙313。此外，所述第一区域300A的半导体衬底300中还形成有一源极区314和一漏极区315。
可选的，所述第一区域300A上的栅介质层312、栅电极311以及侧墙313分别与所述第二区域300B上的绝缘层324、第一导电层321以及侧墙325在同一工艺制程中形成。具体的说，首先，在半导体衬底300上形成一绝缘材料层；接着，执行光刻和蚀刻工艺，在所述第一区域300A上形成栅介质层312，以及在第二区域300B上形成绝缘层324；接着，在所述半导体衬底上300形成一导电材料层，所述导电材料层的材质可以为掺杂的多晶硅；接着，执行光刻及蚀刻工艺，在所述栅介质层312上形成栅电极311，以及，在所述绝缘层324上形成第一导电层321；接着，在所述栅电极311和所述第一导电层321的两侧同时形成侧墙。
接着，执行步骤S20，具体参考图6b所示，在所述半导体衬底上依次形成一导电材料层350和一阻挡材料层360，其中，所述导电材料层350的厚度或材质根据需形成的电阻器的预定电阻值决定。在该步骤中，为形成不同电阻值的电阻器，可通过改变导电材料层350的厚度或者采用不同材质的导电材料层，以满足实际的需求。具体的，所述导电材料层350的材质可以为金属层，例如为钛、钽、氮化钽或氮化钛等。所述阻挡材料层360的材质可以为氧化硅、氮化硅或其组合。
接着，执行步骤S30，具体参考图6c所示，执行光刻及蚀刻工艺，去除第一区域300A上的阻挡材料层360和导电材料层350，以在所述第二区域300B的半导体衬底上形成第二导电层和阻挡层。即，在第一导电层321上形成第二导电层322和阻挡层323，进而形成第一电阻器320；在阱区331上形成第二导电层332和阻挡层333，进而形成第二电阻器330。
至此，即完成了电阻器中第一介质导电层和第二导电层的形成过程。可见，通过在第一导电层上增加一导电膜层，进而可对所形成的电阻器的电阻进行调整，而位于第一区域300A的导电材料层被去除，因此并不会对所形成的晶体管造成影响。并且，第一区域300A上的导电材料层和阻挡层是在同一工艺步骤中去除的，不需要额外增加一道光刻工艺。
接着，执行步骤S40，具体参考图6d所示，于所述第一区域300A的源极区314、漏极区315和栅电极311上形成一金属硅化物层，以减小所形成的晶体管310的接触电阻。
具体的，所述金属硅化物层的形成方法可参考如下步骤：首先，在半导体衬底300上形成一金属层；接着，执行热退火工艺，通过金属可与硅反应形成金属硅化物，进而可在栅电极311上形成栅电极接触层311’，在源极区314上形成源极接触层314’，以及在漏极区315上形成漏极接触层315’，此时，由于第二区域300B上形成有阻挡层，因此，可避免金属对第二区域300中的电阻器造成影响；接着，去除未发生反应的金属。
综上所述，本发明提供的电阻器结构中，在第一导电层上形成有第二导电层，使第一导电层和第二导电层形成并联的结构，从而可根据需形成的电阻器的电阻值，调整所述第二导电层的厚度或材质，进而实现对电阻器的电阻值进行调整的目的。并且，在具有所述电阻器的半导体器件中，由于半导体器件中的晶体管上并未形成有所述第二导电层，因此在对电阻器的电阻值进行调整的过程中，并不会对晶体管造成影响。
此外，在形成具有晶体管和电阻器的半导体器件时，位于晶体管区域上的第二导电层与阻挡层同时去除，因此，并不需要额外增加一光罩，可有效节省成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (19)

1.一种电阻器结构，其特征在于，包括：一第一导电层；形成于所述第一导电层上的一第二导电层，所述第一导电层和所述第二导电层构成一并联结构；以及，形成于所述第二导电层上的一阻挡层。
2.如权利要求1所述的电阻器结构，其特征在于，所述第二导电层为金属层。
3.如权利要求2所述的电阻器结构，其特征在于，所述金属层的材质为钛、钽、氮化钽或氮化钛。
4.如权利要求1所述的电阻器结构，其特征在于，所述第一导电层位于一半导体衬底上。
5.如权利要求4所述的电阻器结构，其特征在于，所述第一导电层为多晶硅层。
6.如权利要求4所述的电阻器结构，其特征在于，还包括一绝缘层，所述第一导电层形成于所述绝缘层上。
7.如权利要求4所述的电阻器结构，其特征在于，还包括一侧墙，所述侧墙位于所述第一导电层的两侧。
8.如权利要求1所述的电阻器结构，其特征在于，所述第一导电层为位于一半导体衬底中的阱区。
9.一种半导体器件，包括形成于一半导体衬底上的至少一个晶体管和至少一个电阻器，其特征在于，所述晶体管包括一栅电极；所述电阻器包括：一第一导电层；形成于所述第一导电层上的一第二导电层，所述第一导电层和所述第二导电层构成一并联结构；以及，形成于所述第二导电层上的一阻挡层。
10.如权利要求9所述的电阻器结构，其特征在于，所述第二导电层为金属层。
11.如权利要求10所述的电阻器结构，其特征在于，所述金属层的材质为钛、钽、氮化钽或氮化钛。
12.如权利要求9所述的半导体器件，其特征在于，所述第一导电层位于所述半导体衬底上。
13.如权利要求12所述的半导体器件，其特征在于，所述半导体衬底中形成有一浅沟槽隔离结构，所述电阻器位于所述浅沟槽隔离结构上。
14.如权利要求12所述的半导体器件，其特征在于，所述晶体管还包括一栅介质层，所述栅电极位于所述栅介质层上；所述电阻器还包括一绝缘层，所述第一导电层位于所述绝缘层上。
15.如权利要求9所述的半导体器件，其特征在于，所述第一导电层为位于所述半导体衬底中的一阱区。
16.如权利要求9所述的半导体器件，其特征在于，所述半导体器件包括多个电阻器，部分电阻器中的第一导电层位于所述半导体衬底上，部分电阻器中的第一导电层为位于所述半导体衬底中的阱区。
17.一种半导体器件的形成方法，包括：
提供一半导体衬底，所述半导体衬底具有用于形成晶体管的第一区域和用于形成电阻器的第二区域；所述第一区域上形成有一栅电极，所述第二区域上形成有第一导电层；
根据需形成的电阻器的预定电阻值，在所述半导体衬底上依次形成一导电材料层和一阻挡材料层，所述导电材料层的厚度或材质根据所述预定电阻值决定；
执行光刻及蚀刻工艺，去除第一区域上的阻挡材料层和导电材料层，以及在第二区域的第一导电层上形成第二导电层和阻挡层，所述第一导电层和所述第二导电层构成一并联结构。
18.如权利要求17所述的半导体器件的形成方法，其特征在于，所述栅电极和所述第一导电层于同一工艺步骤中形成。
19.如权利要求17所述的半导体器件的形成方法，其特征在于，在去除第一区域上的阻挡材料层和导电材料层之后，还包括：
于第一区域的栅电极上形成一金属硅化物层。
CN201710117859.4A 2017-03-01 2017-03-01 电阻器结构、半导体器件及其形成方法 Active CN108538833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710117859.4A CN108538833B (zh) 2017-03-01 2017-03-01 电阻器结构、半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710117859.4A CN108538833B (zh) 2017-03-01 2017-03-01 电阻器结构、半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN108538833A true CN108538833A (zh) 2018-09-14
CN108538833B CN108538833B (zh) 2021-04-02

Family

ID=63488630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710117859.4A Active CN108538833B (zh) 2017-03-01 2017-03-01 电阻器结构、半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN108538833B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545664A (zh) * 2018-12-13 2019-03-29 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527039A (zh) * 2003-03-07 2004-09-08 株式会社电装 具有隔膜的半导体压力传感器
CN101118873A (zh) * 2006-08-04 2008-02-06 联华电子股份有限公司 半导体元件及其制造方法
CN101326632A (zh) * 2005-12-12 2008-12-17 富士通株式会社 半导体器件及其制造方法
CN100550348C (zh) * 2004-10-21 2009-10-14 三星电子株式会社 制造集成电路器件的方法及由此形成的器件
CN102097382A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN103077926A (zh) * 2012-12-20 2013-05-01 上海宏力半导体制造有限公司 半导体器件的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527039A (zh) * 2003-03-07 2004-09-08 株式会社电装 具有隔膜的半导体压力传感器
CN100550348C (zh) * 2004-10-21 2009-10-14 三星电子株式会社 制造集成电路器件的方法及由此形成的器件
CN101326632A (zh) * 2005-12-12 2008-12-17 富士通株式会社 半导体器件及其制造方法
CN101118873A (zh) * 2006-08-04 2008-02-06 联华电子股份有限公司 半导体元件及其制造方法
CN102097382A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN103077926A (zh) * 2012-12-20 2013-05-01 上海宏力半导体制造有限公司 半导体器件的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545664A (zh) * 2018-12-13 2019-03-29 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN108538833B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US10134899B2 (en) Facet-free strained silicon transistor
US9653600B2 (en) Semiconductor device and method of fabricating same
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
JP5520102B2 (ja) 半導体装置の製造方法
TW201635400A (zh) 裝置製造及其封裝方法
CN108538833A (zh) 电阻器结构、半导体器件及其形成方法
CN109698119B (zh) 一种半导体器件的制造方法和半导体器件
JP2018041789A (ja) 半導体装置の製造方法
US8673696B2 (en) SOI semiconductor device comprising a substrate diode with reduced metal silicide leakage
CN106229296A (zh) 阵列基板中金属层的形成方法以及tft阵列基板
KR20140097569A (ko) 3차원 구조의 mosfet 및 그 제조 방법
KR20110064431A (ko) 반도체 소자 및 그의 형성 방법
CN102087994A (zh) 接触孔的填充方法
KR100661228B1 (ko) 트랜지스터 형성 방법
KR100588779B1 (ko) 반도체 소자 및 그 제조방법
KR100281100B1 (ko) 반도체 소자 및 그 제조방법
JP2022170768A (ja) 半導体装置の製造方法
JP2020102592A (ja) 半導体装置の製造方法
KR100710188B1 (ko) 고전압용 반도체소자의 제조방법
KR100503379B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2016032036A (ja) 半導体装置の製造方法
KR100565750B1 (ko) 반도체 소자의 제조방법
KR100258202B1 (ko) 반도체 장치의 제조 방법
KR100519644B1 (ko) 반도체 소자의 게이트 형성 방법
CN109285779A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant