JP3376360B2 - 情報処理装置および消費電力削減方法 - Google Patents

情報処理装置および消費電力削減方法

Info

Publication number
JP3376360B2
JP3376360B2 JP2001221481A JP2001221481A JP3376360B2 JP 3376360 B2 JP3376360 B2 JP 3376360B2 JP 2001221481 A JP2001221481 A JP 2001221481A JP 2001221481 A JP2001221481 A JP 2001221481A JP 3376360 B2 JP3376360 B2 JP 3376360B2
Authority
JP
Japan
Prior art keywords
processing
task
arithmetic processing
processing unit
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001221481A
Other languages
English (en)
Other versions
JP2002091638A (ja
Inventor
浩行 是枝
禎司 桑原
尚道 野中
啓一 中根
茂樹 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2324144A external-priority patent/JPH04192014A/ja
Priority claimed from JP33155590A external-priority patent/JP3343346B2/ja
Priority to US07/798,891 priority Critical patent/US5461266A/en
Priority to US08/460,925 priority patent/US5637932A/en
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001221481A priority patent/JP3376360B2/ja
Publication of JP2002091638A publication Critical patent/JP2002091638A/ja
Application granted granted Critical
Publication of JP3376360B2 publication Critical patent/JP3376360B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電池駆動の情報処理装
置の電源供給機能に係り、特に、実使用状態における電
力消費を削減する情報処理装置の消費電力制御方式に関
する。
【０００２】
【従来の技術】従来、電池駆動の携帯型パーソナルコン
ピュータやワードプロセッサ等の情報処理装置において
は、省電力化を図る方法として、特開昭６４−６６７１
９号公報やＯＡパソコン１９９０年８月号の第４５頁〜
第４７頁に記載されている方法がある。
【０００３】これらの方法では、キーボードからの入力
の状態を常に監視し、入力が一定時間以上ない場合に、
装置内に使用していないデバイスの電源を順次停止して
いくことにより、消費電力の削減を行っている。
【０００４】例えば、キー入力が一定時間（数秒〜数十
秒）ないと、まず、ＣＰＵへのクロック供給を止めて、
処理を停止する。さらに、キー入力が一定時間（数分〜
数十分）ないと、液晶表示装置のバックライトを消灯
し、さらに、キー入力が一定時間ないと、表示も止めて
しまう。
【０００５】また、フロッピー（登録商標）ディスク・
ドライブやハードディスク・ドライブについては、専用
のマイコンがフロッピーディスクの使用状況を監視し
て、アクセスが一定時間（数秒）ないと、自動的にモー
タを止めることにより、省電力化を図っている。
【０００６】なお、以上のような制御を行う場合、対象
となるＣＰＵや周辺デバイスは、全ての内部レジスタが
Ｃ−ＭＯＳでスタティック化されたものを使用すること
が多い。
【０００７】この理由を次に説明する。
【０００８】一般に、ＬＳＩでは、そのＬＳＩに供給す
るクロック周波数に比例して消費電力が増大するが、ダ
イナミック型のＬＳＩの場合は、消費電力を下げるため
にクロック周波数を下げようとしても、動作するクロッ
ク周波数の下限があり、その周波数以下で動作させる
と、内部レジスタの内容が失われてしまい、正常な動作
が行えない。
【０００９】一方、スタティック型ＬＳＩの場合は、ク
ロックを完全に停止させても、内部レジスタの内容は消
失しない。
【００１０】また、さらに、Ｃ−ＭＯＳ型でＬＳＩを構
成した場合、そのＬＳＩに電力を供給していても、クロ
ックを供給しさえしなければ、ほとんど電流が流れない
性質を持っているため、必要に応じてクロックを停止し
てやることで、そのＬＳＩの消費電力を大幅に減らすこ
とができる利点がある。
【００１１】また、特に、ＣＰＵについては、自分に供
給されるクロックの制御を容易に行えるように、ＣＰＵ
に、スリープ命令というクロック供給を停止する命令を
設け、さらに、外部からの割込み信号により、ＣＰＵへ
のクロック供給を再開する機能を設けているものが多
い。
【００１２】
【発明が解決しようとする課題】上述した従来の節電技
術は、キー入力が一定時間ない場合やディスクを一定時
間以上アクセスした場合など、ユーザが使用しないで放
置している場合に、大きな消費電力の低減を図ることが
できる。
【００１３】しかし、本来、キー入力の有無と周辺デバ
イスやＣＰＵの使用状態とは無関係であり、これらの節
電技術は、キー入力がしばらくなければ、その情報処理
装置全体が使われていないものと見なし、順次、電力供
給を制限しているに過ぎない。
【００１４】例えば、従来の製品では、キー入力がとだ
えてから、通常のアプリケーションプログラムのＣＰＵ
処理が数十秒も続くことはないと見なして、キー入力が
数十秒ない場合、ＣＰＵへのクロック供給を停止する
が、これでは、長時間ＣＰＵを使用する一部のアプリケ
ーションでは、処理が勝手に中断されてしまうことがあ
りうる。
【００１５】また、ユーザがキー入力を行いならがら、
文書処理、通信、表計算といったアプリケーションプロ
グラムを実際に動作させている状態では、従来の節電技
術による処理はほとんど実行されることがないため、ユ
ーザが実際の使用している状態での節電効果は薄い。
【００１６】本発明の目的は、ユーザが実際に使用して
いる状態において、ユーザから見た処理速度を悪化させ
ることなく、消費電力を低減することが可能な消費電源
制御方式を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、一連の処理を実現する部品群を論理的な
資源と見なして使用状態を管理する機能を有する情報処
理装置において、各資源とそれに関連する部品との対応
関係および各部品ごとの電力制御情報を保持し、ある処
理によって上記資源の使用が開始されたときに、関連す
る部品への電力の供給が停止されているならば、当該部
品への電力の供給を開始し、上記資源の使用が終了した
ときに、他の処理によって関連する部品が使用されてい
ないならば、当該部品への電力の供給を停止するように
している。
【００１８】また、部品によっては、当該部品ごとに予
め決められた一定時間を計測し、上記一定時間を経過し
てから、当該部品への電力の供給を停止するようにす
る。
【００１９】このとき、上記一定時間内に当該部品の使
用が再び開始されたときには、上記計測を中止するよう
にする。
【００２０】供給／停止する電力としては、クロックと
電源とがある。
【００２１】そこで、本発明の具体的な構成としては、
クロックの供給／停止を行う第１の節電手段と、電源の
供給／停止を行う第２の節電手段とのうち、少なくとも
いずれか一方を備えるようにしている。
【００２２】上記第１の節電手段は、情報処理装置の個
々の部品について、クロックの供給／停止を制御するク
ロック供給制御手段と、上記部品が非使用状態となった
ときに、当該部品へのクロック供給停止が可能か否かを
判定し、クロック供給停止が可能ならば、上記クロック
供給制御手段に対して、当該部品へのクロックの供給を
停止するよう指示するクロック供給停止手段と、上記ク
ロックの供給が停止された部品が使用状態となったとき
に、上記クロック供給制御手段に対して、当該部品への
クロックの供給を開始するよう指示するクロック供給開
始手段とを設けた構成となっている。
【００２３】また、上記第２の節電手段は、情報処理装
置の個々の部品について、電源の供給／停止を制御する
電源供給制御手段と、上記部品が非使用状態となったと
きに、当該部品への電源供給停止が可能か否かを判定
し、電源供給停止が可能ならば、上記電源供給制御手段
に対して、当該部品への電源の供給を停止するよう指示
する電源供給停止手段と、上記電源の供給が停止された
部品が使用状態となったときに、上記電源供給制御手段
に対して、当該部品への電源の供給を開始するよう指示
する電源供給開始手段とを設けた構成となっている。
【００２４】また、情報処理装置の個々の部品につい
て、クロックの供給／停止を制御するクロック供給制御
手段に加えて、クロックの周波数を、通常動作時の値と
それより低い値とに切替るクロック切替手段を設けるよ
うにすることもできる。
【００２５】この場合は、上記クロック供給停止手段
は、上記部品が非使用状態となったときに、当該部品へ
のクロック供給停止が可能か否かを判定し、クロック供
給停止が可能ならば、上記クロック供給制御手段に対し
て、当該部品へのクロックの供給を停止するよう指示
し、クロック供給停止が不可能ならば、上記クロック切
替手段に対して、クロック周波数を上記通常動作時より
低い値に下げるよう指示するようにし、上記クロック供
給開始手段は、上記クロックの供給が停止された部品が
使用状態となったときに、上記クロック供給制御手段に
対して、当該部品へのクロックの供給を開始するよう指
示し、上記クロック周波数が下げられた部品が使用状態
となったときに、上記クロック切替手段に対して、クロ
ック周波数を上記通常動作時の値に元に戻すよう指示す
るようにする。
【００２６】また、上記第１の節電手段は、情報処理装
置の個々の部品について、クロックの供給／停止を制御
するクロック供給制御手段と、上記部品が非使用状態と
なったときに、当該部品へのクロック供給停止が直ちに
可能か否かを判定し、クロック供給停止が直ちに可能な
らば、上記クロック供給制御手段に対して、当該部品へ
のクロックの供給を停止するよう指示し、クロック供給
停止が直ちに不可能ならば、当該部品ごとに予め決めら
れた一定時間、当該部品が非使用状態であり続けたとき
に、上記クロック供給制御手段に対して、当該部品への
クロックの供給を停止するよう指示するクロック供給停
止手段と、上記部品が使用状態となったときに、上記ク
ロック供給制御手段に対して、当該部品へのクロックの
供給を開始するよう指示するクロック供給開始手段とを
設けた構成とすることができる。
【００２７】そして、上記第２の節電手段は、情報処理
装置の個々の部品について、電源の供給／停止を制御す
る電源供給制御手段と、上記部品が非使用状態となった
ときに、当該部品への電源供給停止が直ちに可能か否か
を判定し、電源供給停止が直ちに可能ならば、上記電源
供給制御手段に対して、当該部品への電源の供給を停止
するよう指示し、電源供給停止が直ちに不可能ならば、
当該部品ごとに予め決められた一定時間、当該部品が非
使用状態であり続けたときに、上記電源供給制御手段に
対して、当該部品への電源の供給を停止するよう指示す
る電源供給停止手段と、上記部品が使用状態となったと
きに、上記電源供給制御手段に対して、当該部品への電
源の供給を開始するよう指示する電源供給開始手段とを
設けた構成とすることができる。
【００２８】以上の構成により、部品（ハードウェアデ
バイス）の消費電力を制御することができる。
【００２９】一方、ＣＰＵの消費電力を制御するため
に、本発明は、ＣＰＵに、実行すべき処理が存在しない
状態となったときに、上記クロック供給制御手段から供
給されるクロックの入力を停止するクロック入力停止手
段と、外部からの割込みが発生したときに、上記クロッ
ク供給制御手段から供給されるクロックの入力を開始す
るクロック入力開始手段とを設けている。
【００３０】なお、複数の部品を１つにまとめて、複合
部品とした場合は、１つ１つの部品に対して、クロック
や電源を供給／停止することができないので、この場合
は、外部からの指示に応じて、各部品へのクロックの供
給／停止を制御するクロック供給制御手段を、当該複合
部品に設けるようにする。具体的には、上記クロック制
御手段は、スイッチであり、上記部品と同一半導体チッ
プ上に構成する。
【００３１】
【作用】以下、本発明の作用を具体的に説明する。
【００３２】一連の処理を実現する部品群を論理的な資
源と見なして使用状態を管理する機能を有する情報処理
装置においては、１つの資源に関連する部品は複数個あ
るので、例えば、各資源とそれに関連する部品との対応
関係を保持するための資源デバイス管理テーブルと、各
部品ごとの電力制御情報を保持するためのデバイス管理
テーブルとを設ける。
【００３３】デバイス管理テーブルは、各部品ごとに、
クロックが供給されているか否かを示す「クロックステ
ータス」、電源が供給されているか否かを示す「電源ス
テータス」、当該部品が非使用状態となったときに、当
該部品へのクロック供給停止が可能か否かを示す「クロ
ック停止フラグ」、当該部品が非使用状態となったとき
に、当該部品への電源供給停止が可能か否かを示す「電
源停止フラグ」、当該部品が非使用状態となったとき
に、当該部品へのクロック供給停止または電源供給停止
が直ちに可能か否かを示す「タイムアウトフラグ」、当
該部品へのクロック供給停止または電源供給停止が直ち
に不可能ならば、当該部品へのクロックの供給または電
源の供給を停止するまでの一定時間の値を示す「タイム
アウト時間」を、保持している。
【００３４】そして、ある処理によって上記資源の使用
が開始されたときに、その資源に関連する部品を、資源
デバイス管理テーブルより求め、求めた各部品につい
て、デバイス管理テーブルの「クロックステータス」お
よび「電源ステータス」を参照し、クロックまたは電源
が供給されていないならば、供給を開始する。
【００３５】また、上記資源の使用が終了したときに、
その資源の関連する部品を、資源デバイス管理テーブル
より求め、求めた部品が他の処理によって使用されてい
ないならば、以下のように、クロックの供給または電源
の供給を停止する。また、求めた部品を共有する他の資
源が存在するならば、それらの資源が全て非使用状態で
あることも確認してから、以下のように、クロックの供
給または電源の供給を停止する。
【００３６】まず、「クロック停止フラグ」、「電源停
止フラグ」、「タイムアウトフラグ」を参照し、クロッ
ク供給停止が直ちに可能ならば、クロックの供給を停止
し、電源供給停止が直ちに可能ならば、電源の供給を停
止する。
【００３７】また、クロック供給停止が直ちに不可能な
らば、「タイムアウト時間」を経過後に、クロックの供
給を停止し、電源供給停止が直ちに不可能ならば、「タ
イムアウト時間」を経過後に、電源の供給を停止する。
【００３８】これにより、資源の使用終了時に、その資
源に関連する部品が使用されなくなったとき、クロック
や電源の供給が停止され、再び、資源が使用開始された
ときに、クロックや電源の供給が開始されるため、各ハ
ードウェアの動作に必要最小限の間だけ、電力供給が行
われることとなり、動作中の電力消費を最小限に抑える
ことができる。
【００３９】この際に、「クロック停止フラグ」、「電
源停止フラグ」、「タイムアウトフラグ」、「タイムア
ウト時間」により、ハードウェアデバイスごとに、適切
な節電方法が実現されるため、様々な性質を持ったハー
ドウェアデバイスに適用することができる。
【００４０】さらに、ＣＰＵにおいては、実行すべき処
理が存在しない状態となったときに、供給されるクロッ
クの入力を停止し、外部からの割込みが発生したとき
に、供給されるクロックの入力を開始する。
【００４１】これにより、最も消費電力の大きいＣＰＵ
について、消費電力を最小限に抑えることができる。
【００４２】また、外部からの割込みにより、ＣＰＵが
行わなければならない処理が発生すると、直ちにクロッ
クの入力が開始されるので、情報処理装置上で実行する
処理の速度は低下しない。
【００４３】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。
【００４４】まず、本発明の一実施例の消費電力制御方
式を適用した情報処理装置の構成について、第２図を用
いて説明する。
【００４５】図中、１は演算処理装置（ＣＰＵ）、２は
主メモリ（ＭＭ）、３はクロック発生装置（ＣＧ）、４
はダイレクト・メモリ・アクセス・コントローラ（ＤＭ
ＡＣ）、５はパワー・コントローラ（ＰＣ）、６は表示
メモリ（ＶＲＡＭ）、７は液晶コントローラ（ＬＣＤ
Ｃ）、８は液晶表示装置（ＬＣＤ）、９はバックライト
（ＢＬ）、１０はフロッピーディスク・コントローラ
（ＦＤＣ）、１１はフロッピーディスク・ドライバ（Ｆ
ＤＤ）、１２は通信コントローラ（ＳＣＣ１）、１３は
キーボード（ＫＢ）、１４は通信コントローラ（ＳＣＣ
２）、１５はモデム装置（ＭＵ）、１６は通信コントロ
ーラ（ＳＣＣ３）、１７はイメージスキャナ（ＩＳ）、
１８はプリンタ・コントローラ（ＰＲＣ）、１９はプリ
ンタ（ＰＲＴ）、２０はメインバス（ＭＢ）、２１は電
源（ＰＵ）、２２はタイマ（ＴＩＭ）である。
【００４６】第２図において、ＣＰＵ１は、ＭＭ２に格
納されたプログラムを順次解釈して、各周辺デバイスを
制御し、処理を実行する。本実施例では、ＣＰＵ１は、
スリープ命令と、割込みによる処理再開の機能を持ち、
自分自身でＣＧ３から供給されるクロックを停止／再開
することができる。
【００４７】ＤＭＡＣ４は、ＣＰＵ１を介さずに、ＭＭ
２と各周辺デバイスとの間で高速なデータ転送を行うた
めのＬＳＩである。
【００４８】ＰＣ５は、各周辺デバイスに対するクロッ
クおよび電源の供給を制御する。具体的には、クロック
用スイッチ４０〜４８と、ＰＵ２１用スイッチ３１〜３
４とを、個別にＯＮ／ＯＦＦする機能を持っている。
【００４９】ＶＲＡＭ６は、ＬＣＤ８上の各ドットの表
示内容を格納し、ＬＣＤＣ７は、ＶＲＡＭ６の内容を周
期的に読み出し、ＬＣＤ８へ表示する。ＢＬ９は、ＬＣ
Ｄ８を後ろから照らし、見やすい表示を実現する。
【００５０】ＦＤＣ１０は、ＦＤＤ１１を制御して、フ
ロッピーディスクの読み書きを行う。
【００５１】また、ＳＣＣ１（１２）は、ＫＢ１３を制
御して、キー入力の情報を受け取り、ＳＣＣ２（１４）
は、公衆回線でのデータ送受信を行うＭＵ１５を制御し
て通信処理を行い、ＳＣＣ３（１６）は、ＩＳ１７を制
御して、イメージデータを取り込む処理を行う。
【００５２】さらに、ＰＲＣ１８は、ＰＲＴ１９を制御
して、印刷処理を行う。ＴＩＭ２２は、時間計測に用い
るもので、一定時間間隔で、ＣＰＵ１に対し割込みを発
生させる。
【００５３】これらの周辺デバイスは、ＭＢ２０で結合
され、ＭＢ２０を介して、データの交換を行う。
【００５４】なお、ＰＵ２１は、別筐体で電源も別に持
っているＩＳ１７，ＰＲＴ１９以外の全てのデバイスに
電力を供給し、本実施例の場合は、ＢＬ９，ＬＣＤ８，
ＦＤＤ１１，ＭＵ１５のみ、電源のＯＮ／ＯＦＦができ
るものとする。
【００５５】次に、以上のハードウェア上で動作させる
ソフトウェアの構造について、第３図を用いて説明す
る。
【００５６】第３図において、オペレーティングシステ
ム（ＯＳ）６２は、ユーザのジョブを動作させるために
必要な共通機能を持つ。なお、ユーザのジョブを実現す
るためにＯＳ６２上で動作するプログラムをタスク６０
と呼ぶ。
【００５７】ＯＳ６２は、複数のタスク６０を並行して
実行できるマルチタスク機能を持ち、各タスク６０は、
ＣＰＵ１の処理や各入出力機器を制御しながら、目的の
機能を実現する。
【００５８】また、ＯＳ６２では、タスク６０からみて
動作するのに必要なハードウェアデバイスを、タスク６
０が利用しやすいように、論理的に抽象化した資源とい
う概念で管理する。
【００５９】例えば、ハードウェアとしては、ＦＤＣ１
０，ＤＭＡＣ４，ＦＤＤ１１，ＦＤＤ１１に入れるフロ
ッピーディスクなどを、ＯＳ６２では、まとめて、「フ
ロッピーディスク」という資源として扱い、ＶＲＡＭ
６，ＬＣＤＣ７，ＬＣＤ８などを、「表示」という資源
として扱っている。これにより、タスク６０は、ハード
ウェアの物理的な制御を意識せずに、各ハードウェアデ
バイスの機能を利用することができる。
【００６０】このＯＳ６２は、次のような機能ブロック
を持つ。
【００６１】（１）ＯＳ６２上で動作するタスク６０の
動作状態を管理し、ＣＰＵ資源を各タスク６０に順次割
当てるよう制御するタスク管理ブロック６３。
【００６２】（２）各タスク６０のプログラムやデータ
にメモリ資源を割当てて、ＭＭ２上に配置し、メモリの
使用状況を管理するメモリ管理ブロック６４。
【００６３】（３）各入出力資源の使用状態を管理し、
各入出力資源を各タスク６０に順次割当てるよう制御す
る入出力管理ブロック６５。
【００６４】（４）時間監視を行う処理状態を管理し、
設定した時間が経過したときに、予め定めた処理を実行
するよう制御するタイマ管理ブロック６６。
【００６５】（５）ＯＳ６２の初期化やエラー処理を行
うシステム管理ブロック６７。
【００６６】また、各入出力資源の物理依存の制御を行
う部分を物理デバイスドライバと呼び、各入出力資源ご
とに、この物理デバイスドライバを用意し、これらを入
出力管理ブロック６５が制御することにより、資源の入
出力処理を実現する。
【００６７】本実施例の場合、物理デバイスドライバと
しては、フロッピーディスクドライバ６８、キーボード
ドライバ６９、通信ドライバ７０、イメージスキャナド
ライバ７１、プリンタドライバ７２、表示ドライバ７３
などを用意している。
【００６８】なお、新たにデバイスを追加した場合に
は、その物理デバイスドライバを作成し、ＯＳ６２に登
録することで、タスク６０からそのデバイスを資源とし
て使用できるようになる。
【００６９】なお、タスク６０から以上のＯＳ６２の機
能ブロックを呼び出す手段を、ここでは、スーパバイザ
コール（ＳＶＣ）６１と呼ぶ。
【００７０】次に、このＯＳ６２により、タスク６０や
各入出力資源が一般にどのように動作するかについて、
第４図を用いて説明する。
【００７１】ここでは、タスクＡ８０とタスクＢ８１と
が並行して動作し、各タスクの優先度は同じとする場合
を例にとる。
【００７２】第４図（ａ）は各タスクの処理内容を時間
軸で見た図である。
【００７３】まず、タスクＡ８０、タスクＢ８１の順で
タスクが実行されたとすると、先着順で、タスクＡ８０
のＣＰＵ処理８５が開始される。その後、タスクＡ８０
がフロッピーディスク入出力処理８６を開始すると、そ
の間、ＣＰＵ資源は不要になるため、ＯＳ６２は、空い
たＣＰＵ資源をタスクＢ８１に割当て、タスクＢ８１の
ＣＰＵ処理８５を開始する。
【００７４】ここで、タスクＢ８１がタスクＡ８０のフ
ロッピーディスク入出力処理８６が終了する前に、フロ
ッピーディスクの入出力要求をＯＳ６２に発行すると、
１つの資源に対して１つのタスクしか使用できないた
め、タスクＡ８０のフロッピーディスク入出力処理８６
が終わるまで、破線９０に示すように、タスクＢ８１の
フロッピーディスクの入出力処理８６を待たせるよう、
ＯＳ６２が制御する。
【００７５】その後、タスクＢ８１は、フロッピーディ
スク入出力処理８６とＣＰＵ処理８５とを繰返すが、一
方、タスクＡ８０は、ＣＰＵ処理８５を実行後、キーボ
ード入力処理８７を行う。この間は、タスク間で資源使
用の競合が発生しないため、２つのタスクが並行して動
作する。
【００７６】その後、キーボード入力処理８７が完了す
ると、タスクＡ８０は、ＣＰＵ処理８５を実行しようと
するが、タスクＢ８１がＣＰＵ処理８５を実行中のた
め、これが完了するまで、破線９１に示すように、待た
される。
【００７７】一方、これを各資源の使用状況の面から見
た図を第４図（ｂ）に示す。
【００７８】ＣＰＵ８２、フロッピーディスク８３、キ
ーボード８４の各資源は、常に使用されているわけでは
なく、破線９２に示すように、どのタスクにも使用され
ていない状態がかなり存在することが判る。
【００７９】なお、一般的に、ワードプロセッサなどユ
ーザの入力に応じた処理を行うような情報処理装置で
は、複数のタスクが並行して動作することはほとんどな
く、ユーザの編集操作が行われたときに、各資源を順次
使用しながら処理を実行するため、実際の使用状態では
各資源の使用率は、第４図で示したものよりかなり低い
ものとなる。
【００８０】以上説明したように、マルチタスクＯＳで
は、各ハードウェアデバイスを資源という形で管理して
おり、実際にタスクが動作する状況では、各資源が使用
されないで空いている状態が存在する。この資源の空き
状態で、その資源を構成するハードウェアデバイスで消
費する電力は大きなものとなり、この空き状態での消費
電力を削減できれば、計算機の処理速度を全く低下させ
ることなく、全体の消費電力を削減することが可能とな
る。
【００８１】次に、そのために、本実施例のＯＳ６２に
設けた消費電力管理方式について説明する。
【００８２】第５図は、タスク６０の入出力制御を実現
するＯＳ６２のプログラム構造と、タスク６０の入出力
制御に用いる待ち行列およびテーブルの構成とを示した
ものであり、第６図は、その処理の流れを示したもので
ある。
【００８３】第５図（ｃ）において、タスク管理テーブ
ル１１０は、ＯＳ６２上で動作するタスク６０の状態を
管理するテーブルであり、フィールドとして、他のタス
ク管理テーブル１１０へのリンクポインタ１１１、タス
ク６０の優先度１１２、タスク６０が実行中か入出力待
ち中かなどを示すタスク状態１１３、タスク６０のプロ
グラムがＭＭ２上のどの位置に置かれているかを示すメ
モリ占有情報１１４などの情報から成る。
【００８４】入出力要求管理テーブル１２０は、タスク
６０が要求した入出力処理の状態を管理するテーブルで
あり、フィールドとして、他の入出力要求管理テーブル
１２０へのリンクポインタ１２１、入出力要求を行って
いるタスク６０のタスク管理テーブル１１０へのポイン
タ１２２、タスク６０の優先度１２３、入出力処理の内
容を示す入出力要求のパラメータ１２４などから成る。
【００８５】タイマ管理テーブル１３０は、一定時間後
に処理を実行させたい場合に利用するタイマの制御情報
を持ち、フィールドとして、他のタイマ管理テーブル１
３０へのリンクポインタ１３１、タイムアウトまでの残
り時間を保持する測定時間１３２、タイムアウト時に実
行する処理プログラムを示すタイムアウト処理アドレス
１３３、どのハードウェアデバイスについてのタイマな
のかを示すデバイス番号１３４などから成る。
【００８６】また、第５図（ｂ）において、ＣＰＵ待ち
行列１０３は、ヘッダポインタ１０６から、タスク管理
テーブル１１０をリンクポインタ１１１で連結した行列
であり、ＣＰＵ資源を割当てるタスク６０の順序を管理
している。
【００８７】入出力待ち行列１０４は、入出力資源ごと
に１つずつ用意され、ヘッダポインタ１０７から、入出
力要求管理テーブル１２０をリンクポインタ１２１で連
結した行列である。
【００８８】なお、各入出力要求管理テーブル１２０
は、どのタスク６０からの入出力要求であるかを管理す
るため、タスク管理テーブル１１０へのポインタ１２２
を介して、タスク管理テーブル１１０を連結する。この
入出力待ち行列１０４は、各入出力資源をタスク６０に
割当てる順序を管理している。
【００８９】タイマ終了待ち行列１０５は、ヘッダポイ
ンタ１０７から、タイマ管理テーブル１３０をリンクポ
インタ１３１で連結した行列であり、設定したタイマの
それぞれの状態を管理している。
【００９０】さて、第５図（ａ）に示すように、ＯＳ６
２は、タスク６０がＳＶＣ６１を発行すると、ＳＶＣ処
理１００を実行する。また、入出力デバイス１３５から
割込み１３６が発生すると、割込み処理１０１を実行す
る。
【００９１】タスク６０が、別のタスク６０の生成・起
動を行うＳＶＣ６１を発行すると、ＯＳ６２は、ＳＶＣ
処理１００として、第６図（ａ）のフローチャートに示
すＳＶＣ処理１０００を実行する。
【００９２】ＳＶＣ処理１０００においては、まず、ス
テップ１０１０で、指定されたプログラムのタスク管理
テーブル１１０を作成し、ステップ１０２０で、作成し
たタスク管理テーブル１１０を、ＣＰＵ待ち行列１０３
に接続する。
【００９３】このとき、タスク管理テーブル１１０は、
タスク優先度１１２の高い順に並ぶように接続し、同じ
優先度の場合は、先に起動された方が前に並ぶように接
続する。
【００９４】また、起動されたタスク６０が、自分自身
のタスク終了を示すＳＶＣ６１を発行すると、ＯＳ６２
は、ＳＶＣ処理１００として、第６図（ｂ）のフローチ
ャートに示すＳＶＣ処理１１００を実行する。
【００９５】ＳＶＣ処理１１００においては、まず、ス
テップ１１１０で、ＣＰＵ待ち行列１０３から、そのタ
スク６０のタスク管理テーブル１１０をはずし、ステッ
プ１１２０で、削除する。
【００９６】また、起動されたタスク６０が、ある資源
の入出力要求を行うＳＶＣ６１を発行すると、ＯＳ６２
は、ＳＶＣ処理１００として、第６図（ｃ）のフローチ
ャートに示すＳＶＣ処理１２００を実行する。
【００９７】ＳＶＣ処理１２００においては、まず、ス
テップ１２１０で、指定された資源の入出力要求管理テ
ーブル１２０を作成し、ステップ１２２０で、この入出
力要求管理テーブル１２０を、対象となる資源の入出力
待ち行列１０４に接続する。このときの接続ルールは、
ＣＰＵ待ち行列１０３と同様に、優先度順である。
【００９８】次に、ステップ１２３０で、入出力要求を
行ったタスク６０のタスク管理テーブル１１０をＣＰＵ
待ち行列１０３からはずし、作成した入出力要求管理テ
ーブル１２０内のタスク管理テーブル１１０へのポイン
タ１２２に接続する。
【００９９】最後に、ステップ１２４０で、実際のハー
ドウェアデバイスを制御して、入出力処理を開始する。
【０１００】逆に、資源の入出力処理が完了すると、入
出力デバイス１３５から割込み１３６が発生し、ＯＳ６
２は、割込み処理１０１として、第６図（ｄ）のフロー
チャートに示す割込み処理１３００を実行する。
【０１０１】割込み処理１３００においては、まず、ス
テップ１３１０で、入出力に関係するデバイスで、他の
入出力要求に支障がでないよう、初期化が必要なものに
ついて、初期化を行い、ステップ１３２０で、処理が終
了した資源入出力の入出力要求管理テーブル１２０を入
出力待ち行列１０４からはずして、ＣＰＵ待ち行列１０
３に戻し、ステップ１３３０で、入出力要求管理テーブ
ル１２０を削除する。
【０１０２】このように、ＯＳ６２のＳＶＣ処理１０
０、割込み処理１０１が行われた後、第５図（ａ）に示
すように、ディスパッチャ１０２という処理を呼ぶ。
【０１０３】このディスパッチャ１０２では、ＣＰＵ待
ち行列１０３を見て、先頭のタスク管理テーブル１１０
−１が示すタスク６０の処理を再開する。もし、ＣＰＵ
待ち行列１０３にタスク管理テーブル１１０がない場
合、アイドル状態となり、ディスパッチャ１０２内でル
ープする。
【０１０４】以上のような処理により、タスク６０が入
出力を要求すると、ＣＰＵ待ち行列１０３から、タスク
管理テーブル１１０がはずされ、入出力が完了するま
で、ＣＰＵ処理の実行が待たされることになる。
【０１０５】なお、このような制御をＯＳ６２内で行う
ことにより、各入出力待ち行列１０４やＣＰＵ待ち行列
１０３が空か否かを見るだけで、その資源が使用されて
いるか否かを判定できることになる。
【０１０６】次に、このようなＯＳ６２の資源管理を利
用して行う消費電力制御処理について説明する。
【０１０７】第７図は、そのために設けたテーブルの構
成を示したものであり、第１図は、実際の処理の流れを
示したものである。
【０１０８】まず、テーブルとしては、第７図（ａ）に
示すように、資源デバイス管理テーブル１４０を設け
る。
【０１０９】この資源デバイス管理テーブル１４０は、
ＯＳ６２上の資源を一意に示す資源番号１４１と、実際
に個別に動作を行うハードウェアデバイスを一意に示す
デバイス番号１４２とによる２次元配列からなり、配列
の各要素として、ある資源に対して、各デバイスが動作
に関与しているか否かのフラグを持っている。
【０１１０】例えば、＃０のフロッピーディスク資源の
場合、その入出力処理には、＃０のＤＭＡＣ、＃５のＦ
ＤＣ、＃６のＦＤＤが使用される。
【０１１１】なお、このテーブルで、デバイス番号１４
２は、クロックや電源供給のＯＮ／ＯＦＦを制御する対
象に対して与える。
【０１１２】また、第７図（ｂ）に示すように、デバイ
ス番号１４２を割当てた各ハードウェアデバイスに対応
して、デバイス管理テーブル１５０を設ける。
【０１１３】これらのハードウェアデバイスは、消費電
力制御を行う上で、２つの分類方法が存在する。
【０１１４】まず、１つ目の分類としては、ＤＭＡＣ
４，ＶＲＡＭ６，ＦＤＣ１０などのＬＳＩのように、チ
ップの内部状態を保持するため、電源供給が必要だが、
クロックの供給を停止することにより消費電力を大幅に
減らせるものと、ＦＤＤ１１，ＢＬ９，ＭＵ１５などの
ように、電源供給を切ること自体により消費電力が削減
できるものとがある。
【０１１５】これを制御するのが、クロック停止フラグ
１５１および電源停止フラグ１５２の各フィールドであ
る。それぞれ、そのハードウェアを使用していないとき
に、クロックや電源を切ってもよいか否かを示してお
り、値としては、「０」が不可、「１」が可を示す。
【０１１６】一方、２つ目の分類としては、ＣＰＵ１や
各周辺ＬＳＩのように、ハードウェアデバイスが使用さ
れなくなったときに、直ちにクロックや電源を切っても
構わないものと、ＦＤＤ１１のように、頻繁に電源を切
ると、モータの再起動のため、かえって電力を消費して
しまったり、ＬＣＤＣ７，ＬＣＤ８，ＢＬ９のように、
電源を切ると、表示が見えなくなるため、資源として使
っていないからといって、すぐに電源を切れないなどの
理由で、ある一定時間使用されないことを確認してか
ら、電源やクロックを切る必要があるものとに分けられ
る。
【０１１７】これを制御するのが、タイムアウトフラグ
１５３およびタイムアウト時間１５４の各フィールドで
ある。
【０１１８】タイムアウトフラグ１５３は、デバイスが
未使用のとき、直ちにクロックまたは電源を切って良い
か否かを示し、値としては、「０」が可、「１」が不可
を示す。
【０１１９】タイムアウト時間１５４は、タイムアウト
フラグ１５３が「１」のときのみ有効となり、そのデバ
イスがどれだけの時間使用されなければクロックや電源
を切るかを、各デバイスごとの値として持つ。
【０１２０】クロックステータス１５５、電源ステータ
ス１５６は、クロックや電源が各デバイスに対して供給
中か否かの状態（「０」：非供給、「１」：供給中）を
保持するものである。
【０１２１】次に、このようなテーブルに基づいて行う
消費電力制御処理について、第１図を用いて説明する。
【０１２２】第１図（ａ）のフローチャートに示す資源
用パワーオン処理２００は、第５図のＳＶＣ処理１００
として行われる資源の入出力開始処理１２００（第６図
（ｃ））において、ステップ１２３０とステップ１２４
０との間に追加する処理である。
【０１２３】まず、ステップ２１０で、アクセス要求の
あった入出力資源が使用するハードウェアデバイスを、
資源デバイス管理テーブル１４０で、値が「１」のデバ
イスをサーチして求める。
【０１２４】そして、求めた各デバイスについて、ステ
ップ２２０〜ステップ３１０の処理を繰返す。
【０１２５】すなわち、ステップ２２０で、そのデバイ
スのタイムアウトフラグ１５３をチェックする。
【０１２６】本実施例では、このタイムアウトフラグ１
５３が「１」のときには、そのデバイスが一定時間使用
されないときのみ、節電のため電源やクロックを切るよ
うにしている。
【０１２７】そのために、資源の使用終了時には、時間
測定のため、タイマが設定されるが、そのタイマ時間切
れになる前に、資源が使用再開されたときには、そのタ
イマを取消す。
【０１２８】すなわち、ステップ２３０で、タイマ終了
待ち行列１０５から、アクセス要求のあった資源に関与
するデバイス番号１３４を持つタイマ管理テーブル１３
０を捜し、見つかれば、ステップ２４０で、そのタイマ
管理テーブル１３０を、タイマ終了待ち行列１０５から
削除し、タイマ測定を中止する。
【０１２９】次に、ステップ２５０で、クロックステー
タス１５５が「０」（非供給）ならば、ステップ２６０
で、値を「１」（供給中）に変更し、ステップ２７０
で、ＰＣ５を介して、対象デバイスへのクロック供給を
開始する。
【０１３０】また、ステップ２８０で、同様に、電源ス
テータス１５６が「０」（非供給）ならば、ステップ２
９０で、値を「１」（供給中）に変更し、ステップ３０
０で、ＰＣ５を介して、対象デバイスへの電源供給を開
始する。
【０１３１】以上の処理を、アクセスする資源に関与す
るデバイス全てについて行った後（ステップ３１０）
で、第６図（ｃ）のステップ１２４０に示す処理を行う
ことで、ハードウェアデバイスの正常な動作が保証され
る。
【０１３２】第１図（ｂ）のフローチャートに示す資源
用パワーオフ処理４００は、第５図の割込み処理１０１
として行われる入出力完了処理１３００（第６図
（ｄ））の直後に行われる処理である。
【０１３３】入出力完了処理１３００により、アクセス
が完了した入出力要求管理テーブル１３０を削除した
後、まず、ステップ４１０で、アクセスが完了した資源
に関与しているデバイスを、資源デバイス管理テーブル
１４０の値が「１」であるデバイスをサーチして求め
る。
【０１３４】そして、求めた各デバイスについて、ステ
ップ４２０〜ステップ５１０の処理を繰返す。
【０１３５】すなわち、ステップ４２０で、そのデバイ
スに関与している他の資源があるか否かを、資源デバイ
ス管理テーブル１４０を参照して求め、もし存在すれ
ば、そのデバイスに関与している全ての資源の入出力待
ち行列１０４が全て空か否かをチェックする。
【０１３６】ステップ４２０で、１つも処理中の資源が
なければ、ステップ４３０で、タイムアウトフラグ１５
３をチェックし、「１」ならば、ステップ４４０で、ア
クセス完了後、一定時間アクセスがなければ、電源やク
ロックを切る必要があるため、タイマ管理テーブル１３
０を生成して、タイマ終了待ち行列１０５に接続し、時
間測定を開始する。
【０１３７】このとき、タイマ管理テーブル１３０の測
定時間１３２には、デバイス管理テーブル１５０のタイ
ムアウト時間１５４の値を初期設定し、タイムアウト処
理アドレス１３３には、各デバイスに応じて用意したタ
イムアウト処理の実行アドレスを設定し、デバイス番号
１３４には、処理を完了したデバイスの番号を設定す
る。
【０１３８】一方、ステップ４３０で、タイムアウトフ
ラグ１５３が「０」ならば、ステップ４５０で、クロッ
ク停止フラグ１５１をチェックし、「１」（停止可）な
らば、ステップ４６０で、クロックステータス１５５の
値を「０」（非供給）に変更し、ステップ４７０で、Ｐ
Ｃ５を介して、対象デバイスへのクロック供給を停止す
る。
【０１３９】また、ステップ４８０で、同様に、電源停
止フラグ１５２もチェックし、「１」（停止可）なら
ば、ステップ４９０で、電源ステータス１５６の値を
「０」（非供給）に変更し、ステップ５００で、ＰＣ５
を介して、対象デバイスへの電源供給を停止する。
【０１４０】以上の処理により、入出力が完了したタイ
ミングで、使用されなくなったデバイスが全てチェック
された後（ステップ５１０）、直ちに電源やクロックを
停止させることができる。
【０１４１】また、資源デバイス管理テーブル１４０に
より、デバイスと資源との関係を管理することで、例え
ば、ＤＭＡＣ４のように、複数の資源で共用されるデバ
イスについても、対応する全資源の入出力待ち行列１０
４の状態をチェックすることで、使用中か否かを容易に
判定することができる。
【０１４２】次に、タイムアウトフラグ１５３が
「１」、すなわち、一定時間使用しない場合に、電源や
クロックを停止させるデバイスの場合について説明す
る。
【０１４３】第１図（ｂ）のフローチャートに示す資源
用パワーオフ処理４００において、ステップ４４０でタ
イマを設定すると、第１図（ｃ）のフローチャートに示
すタイマ割込み処理６００が一定周期で発生する。
【０１４４】タイマ割込み処理６００では、タイマ終了
待ち行列１０５の各タイマ管理テーブル１３０につい
て、以下の処理を行う。
【０１４５】まず、ステップ６１０で、測定時間６２０
からタイマ割込み周期の時間を引き、ステップ６２０
で、測定時間６２０が「０」以下、すなわち、最初にタ
イマ管理テーブル１３０に設定した時間が経過したら、
そのタイムアウト処理アドレス１３３が示すタイムアウ
ト処理７００を実行する。
【０１４６】タイムアウト処理７００では、第１図
（ｄ）のフローチャートに示すように、まず、ステップ
７１０で、タイマ終了待ち行列１０５から、時間切れと
なったタイマ管理テーブル１３０をはずし、ステップ７
２０で、クロック停止フラグ１５１が「１」（停止可）
ならば、ステップ７３０で、クロックステータス１５５
の値を「０」（非供給）に変更し、ステップ７４０で、
対象となるデバイスへのクロック供給を停止する。
【０１４７】また、ステップ７５０で、電源停止フラグ
１５２が「１」（停止可）ならば、ステップ７６０で、
電源ステータス１５６の値を「０」（非供給）に変更
し、ステップ７７０で、対象デバイスへの電源供給を停
止する。
【０１４８】以上の処理により、予め各デバイスのデバ
イス管理テーブル１５０のタイムアウト時間１５４に設
定しておいた時間だけ、そのデバイスが使用されないと
き、そのデバイスへの電源またはクロック供給が止めら
れ、節電が行われる。
【０１４９】止められた電源またはクロックは、第１図
（ａ）のフローチャートに示すように、そのデバイスが
関与する資源の入出力を開始する時点で、供給が再開さ
れる。
【０１５０】次に、ＣＰＵ資源についての消費電力制御
処理８００について、第１図（ｅ）のフローチャートに
示す。
【０１５１】この処理は、第５図のディスパッチャ１０
２で行われるものである。
【０１５２】従来、ディパッチャ１０２では、ＣＰＵ待
ち行列１０３の先頭のタスク管理テーブル１１０−１を
参照し、このタスク管理テーブル１１０−１に対応する
タスク６０の実行を再開する働きをし（ステップ８２０
に相当）、ＣＰＵ待ち行列１０３にタスク管理テーブル
１１０がない、つまり、ＣＰＵ処理を実行すべきタスク
６０がない状態では、アイドル状態に入り、ディスパッ
チャ１０２内で単にループを繰返していた。
【０１５３】これを、本実施例では、アイドル状態に入
ると、ステップ８３０に示すように、ＣＰＵ１の持つス
リープ命令を発行するようにしており、ＣＰＵ自身のク
ロックを停止させ、ＣＰＵ１がアイドルの状態で無駄な
電力消費が発生するのを防止した。
【０１５４】停止したＣＰＵ１は、外部から割込みが発
生すると、また、直ちにクロック供給が始まり、割込み
処理が実行されるため、各周辺ハードウェアデバイスの
制御に支障をきたすことはない。
【０１５５】また、割込み処理が終了すると、ディスパ
ッチャ１０２の処理は、ステップ８１０に戻り、割込み
処理で入出力が完了し、ＣＰＵ待ち行列１０３にタスク
管理テーブル１１０が接続されていれば、そのタスク６
０を実行し、接続されていなければ、引き続き、スリー
プ命令を発行し続ける。
【０１５６】以上説明したように、本実施例によれば、
実時間でクロックまたは電源の供給をＯＮ／ＯＦＦ可能
なデバイスについて、そのデバイスを使用していない状
態で、直ちにクロックまたは電源の供給を停止すること
により、実行速度を低下させずに、各デバイスの消費電
力を削減することができる。
【０１５７】また、実時間でクロックまたは電源の供給
をＯＮ／ＯＦＦできないようなデバイスについても、Ｏ
Ｓ６２のタイマ管理ブロック６６を利用することによ
り、一定時間使用しなかったデバイスのクロックまたは
電源の供給を停止することにより、使用しないで放置し
た場合の節電を行うことができる。
【０１５８】従って、ユーザが実際に情報処理装置を使
用している間においても、ユーザの実行する処理に無関
係な部分のデバイスヘのクロックや電源の供給を、随時
停止することができるので、処理速度に影響を与えるこ
となく、情報処理装置全体の消費電力を最小限に抑える
ことができる。
【０１５９】特に、ユーザからのキー入力に対応して１
つの作業を順次実行し、ＣＰＵ１や各周辺デバイスの使
用率が数％から十数％しかないことが多いワードプロセ
ッサやパーソナルコンピュータにおいては、大きな節電
効果を得ることができる。
【０１６０】なお、上記実施例は、周辺ＬＳＩがＣ−Ｍ
ＯＳスタティック型であることを前提に説明したが、ク
ロックを停止してしまうことができないダイナミック型
のＬＳＩデバイスについても、クロックを停止してしま
う代わりに、クロック周波数を動作可能な最低の値に変
更する機能をＰＣ５に設け、上記実施例と同じように制
御を行うことにより、同様な効果を得ることができる。
【０１６１】さらに、上記実施例では、各ＬＳＩヘのク
ロック供給の制御を行うことにより、電力消費を抑えて
いるが、最近では、ＬＳＩの高集積化が進み、従来は別
々のＬＳＩで実現していた様々な機能を、１つのＬＳＩ
にまとめることができるようになっている。このような
ＬＳＩヘのクロック供給制御においては、効果的な節電
が行いにくい。
【０１６２】例えば、ＣＰＵ，ＤＭＡＣ，ＳＣＣをまと
めて内蔵しているＬＳＩでは、これら全てが同時に使用
されないときしか、ＬＳＩヘのクロックを停止し電力消
費を抑えることができない。
【０１６３】そこで、これを改善するためには、ＬＳＩ
のチップ内に、各構成単位で、独立してクロック供給制
御を行うスイッチを設け、ＬＳＩの外部信号により、こ
のスイッチを任意にＯＮ／ＯＦＦできる機構を設ける方
法が考えられる。このようなスイッチは、従来の半導体
素子を用いて容易に実現できる。
【０１６４】以上の方式を取ることにより、様々な機能
を取込み、高集積化の進むＬＳＩにおいても、資源の使
用状態に応じた細かな消費電力制御を行うことができ
る。
【０１６５】
【発明の効果】以上説明したように、本発明によれば、
それぞれのハードウェアデバイスが使用されている間だ
け、クロックや電源を供給し、使用されなくなると、そ
れらの供給を停止することができるという効果がある。
【０１６６】従って、ユーザが実際に情報処理装置を使
用している間においても、ユーザの実行する処理に無関
係な部分のハードウェアデバイスヘの電力供給を、随時
停止することができるので、処理速度に影響を与えるこ
となく、情報処理装置全体の消費電力を最小限に抑える
ことができるという効果がある。
【図面の簡単な説明】
【図１】 第１図（ａ）は本発明の一実施例の消費電力
制御方式の処理を示すフローチャート。
【図２】 第１図（ｂ）は本発明の一実施例の消費電力
制御方式の処理を示すフローチャート。
【図３】 第１図（ｃ）は本発明の一実施例の消費電力
制御方式の処理を示すフローチャート。
【図４】 第１図（ｄ）は本発明の一実施例の消費電力
制御方式の処理を示すフローチャート。
【図５】 第１図（ｅ）は本発明の一実施例の消費電力
制御方式の処理を示すフローチャート。
【図６】 第２図は本実施例の消費電力制御方式を適用
した情報処理装置のハードウェア構成を示すブロック
図。
【図７】 第３図は本実施例におけるソフトウェア構成
を示すブロック図。
【図８】 第４図（ａ）、（ｂ）はマルチタスクＯＳの
動作を示す説明図。
【図９】 第５図（ａ）はマルチタスクＯＳの処理構
造、待ち行列およびテーブル構造を示す説明図。
【図１０】 第５図（ｂ）はマルチタスクＯＳの処理構
造、待ち行列およびテーブル構造を示す説明図。
【図１１】 第５図（ｃ）はマルチタスクＯＳの処理構
造、待ち行列およびテーブル構造を示す説明図。
【図１２】 第６図（ａ）、（ｂ）はマルチタスクＯＳ
のタスク制御処理および入出力制御処理を示すフローチ
ャート。
【図１３】 第６図（ｃ）はマルチタスクＯＳのタスク
制御処理および入出力制御処理を示すフローチャート。
【図１４】 第６図（ｄ）はマルチタスクＯＳのタスク
制御処理および入出力制御処理を示すフローチャート。
【図１５】 第７図（ａ）は本実施例におけるテーブル
の構造を示す説明図。
【図１６】第７図（ｂ）は本実施例におけるテーブルの
構造を示す説明図。
【符号の説明】
１…演算処理装置（ＣＰＵ）、２…主メモリ（ＭＭ）、
３…クロック発生装置（ＣＧ）、４…ダイレクト・メモ
リ・アクセス・コントローラ（ＤＭＡＣ）、５…パワー
・コントローラ（ＰＣ）、６…表示メモリ（ＶＲＡ
Ｍ）、７…液晶コントローラ（ＬＣＤＣ）、８…液晶表
示装置（ＬＣＤ）、９…バックライト（ＢＬ）、１０…
フロッピーディスク・コントローラ（ＦＤＣ）、１１…
フロッピーディスク・ドライブ（ＦＤＤ）、１２…通信
コントローラ（ＳＣＣ１）、１３…キーボード（Ｋ
Ｂ）、１４…通信コントローラ（ＳＣＣ２）、１５…モ
デム装置（ＭＵ）、１６…通信コントローラ（ＳＣＣ
３）、１７…イメージスキャナ（ＩＳ）、１８…プリン
タ・コントローラ（ＰＲＣ）、１９…プリンタ（ＰＲ
Ｔ）、２０…メインバス（ＭＢ）、２１…電源（Ｐ
Ｕ）、６０…タスク、６１…スーパバイザコール（ＳＶ
Ｃ）、６２…オペレーティングシステム（ＯＳ）、１０
３…ＣＰＵ待ち行列、１０４…入出力待ち行列、１０５
…タイマ終了待ち行列、１１０…タスク管理テーブル、
１２０…入出力要求管理テーブル、１３０…タイマ管理
テーブル、１４０…資源デバイス管理テーブル、１５０
……デバイス管理テーブル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野中 尚道 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 マイクロエレクト ロニクス機器開発研究所内 (72)発明者 中根 啓一 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 マイクロエレクト ロニクス機器開発研究所内 (72)発明者 谷口 茂樹 茨城県日立市東多賀町一丁目１番１号 株式会社日立製作所 多賀工場内 (56)参考文献 特開 昭58−50060（ＪＰ，Ａ) 特開 平１−205220（ＪＰ，Ａ) 特開 昭56−158557（ＪＰ，Ａ) 特開 昭55−28177（ＪＰ，Ａ) 特開 平２−66664（ＪＰ，Ａ) 特開 平２−48720（ＪＰ，Ａ) 特開 昭63−241642（ＪＰ，Ａ) 特開 昭64−21541（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/32 G06F 1/04 G06F 9/46

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数のタスクを、時分割で逐次、演算処
    理装置に割り付けて処理する機能を有する情報処理装置
    において、 上記演算処理装置による処理が必要となったタスクにつ
    いて、上記演算処理装置に対して当該タスクを処理待ち
    状態とすると共に、処理待ち状態とされていたタスク
    が、処理の終了または他の装置による処理に移る場合
    に、当該タスクについて、上記処理待ち状態から外す、
    処理待ち状態の管理を行う手段と、 上記演算処理装置に対する処理待ちのタスクの有無を判
    定し、処理待ちのタスクが存在しない場合、上記演算処
    理装置を節電状態とする手段と、 上記演算処理装置が節電状態となっている状態におい
    て、割り込みが発生した場合、節電状態を解除する手段
    と、を有することを特徴とする情報処理装置 。
  2. 【請求項２】 請求項１に記載の情報処理装置におい
    て、 上記処理待ち状態の管理を行う手段は、タスクが起動さ
    れると、タスクの待ち状態を管理するためのタスク管理
    テーブルを生成して、待ち行列につなぎ、処理が終了し
    たタスクについて、そのタスクのタスク管理テーブルを
    待ち行列から外す処理を行うことを特徴とする情報処理
    装置。
  3. 【請求項３】 請求項１および２のいずれか一項に記載
    の情報処理装置おいて、 上記節電状態とする手段は、スリープ命令を発行して上
    記演算処理装置へのクロックの供給を停止させることを
    特徴とする情報処理装置。
  4. 【請求項４】 自ら低消費電力の状態へ移行する休止手
    段を有する演算処理装置を有し、複数のタスクを、時分
    割で逐次、演算処理装置に割り付けて処理する機能を有
    する情報処理装置における消費電力削減方法において、上記演算処理装置による処理が必要となったタスクにつ
    いて、上記演算処理装置に対して当該タスクを処理待ち
    状態とすると共に、処理待ち状態とされていたタスク
    が、処理の終了または他の装置による処理に移る場合
    に、当該タスクについて、上記処理待ち状態から外し、 上記 演算処理装置において実行すべき上記処理待ち状態
    のタスクが存在しない場合、上記休止手段を実行して、
    上記演算処理装置を休止状態とし、 外部装置から上記演算処理装置への割込み信号が発生し
    たときに、上記演算処理装置の休止状態を解除し、割り
    込み処理を実行することを特徴とする情報処理装置の消
    費電力削減方法。
  5. 【請求項５】 自らへ供給されるクロック信号を停止す
    る手段を有する演算処理装置を有し、複数のタスクを、
    時分割で逐次、演算処理装置に割り付けて処理する機能
    を有する情報処理装置における消費電力削減方法におい
    て、上記演算処理装置による処理が必要となったタスクにつ
    いて、上記演算処理装置に対して当該タスクを処理待ち
    状態とすると共に、処理待ち状態とされていたタスク
    が、処理の終了または他の装置による処理に移る場合
    に、当該タスクについて、上記処理待ち状態から外し、 上記 演算処理装置において実行すべき上記処理待ち状態
    のタスクが存在しない場合、上記演算処理装置への、上
    記クロック信号を停止する手段を実行し、 外部装置から上記演算処理装置への割込み信号が発生し
    たときに、上記演算処理装置への供給クロック信号を再
    開し、割り込み処理を実行することを特徴とする情報処
    理装置の消費電力削減方法。
  6. 【請求項６】 自らへ供給されるクロック信号を変更す
    る手段を有する演算処理装置を有し、複数のタスクを時
    分割で、逐次、演算処理装置に割り付けて処理する機能
    を有する情報処理装置における消費電力削減方法におい
    て、上記演算処理装置による処理が必要となったタスクにつ
    いて、上記演算処理装置に対して当該タスクを処理待ち
    状態とすると共に、処理待ち状態とされていたタスク
    が、処理の終了または他の装置による処理に移る場合
    に、当該タスクについて、上記処理待ち状態から外し、 上記 演算処理装置において実行すべき上記処理待ち状態
    のタスクが存在しない場合、上記クロック信号を変更す
    る手段を用いて、上記演算処理装置への、上記クロック
    信号の周波数を低下させ、 外部装置から上記演算処理装置への割込み信号が発生し
    たときに、上記クロック信号を変更する手段を用い、上
    記演算処理装置への供給クロック信号の周波数を元に戻
    し、割り込み処理を実行することを特徴とする情報処理
    装置の消費電力削減方法。
  7. 【請求項７】 自ら低消費電力な状態へ移行する休止手
    段を有する演算処理装置を有し、複数のタスクを時分割
    で、逐次、演算処理装置に割り付けて処理する機能を有
    する情報処理装置において、上記演算処理装置による処理が必要となったタスクにつ
    いて、上記演算処理装置に対して当該タスクを処理待ち
    状態とすると共に、処理待ち状態とされていたタスク
    が、処理の終了または他の装置による処理に移る場合
    に、当該タスクについて、上記処理待ち状態から外す、
    処理待ち状態の管理を行う手段と、 上記演算処理装置に対する処理待ちのタスクの有無を判
    定し、処理待ちのタスクが存在しない 場合、上記演算処
    理装置を休止させる上記休止手段を実行する手段と、 外部装置から上記演算処理装置への割込み信号に応答し
    て、上記演算処理装置の休止状態を解除し、割り込み処
    理を実行する手段と、を有することを特徴とする情報処
    理装置。
  8. 【請求項８】 自らへ供給されるクロック信号を停止す
    る手段を有する演算処理装置を有し、複数のタスクを時
    分割で、逐次、演算処理装置に割り付けて処理する機能
    を有する情報処理装置において、上記演算処理装置による処理が必要となったタスクにつ
    いて、上記演算処理装置に対して当該タスクを処理待ち
    状態とすると共に、処理待ち状態とされていたタスク
    が、処理の終了または他の装置による処理に移る場合
    に、当該タスクについて、上記処理待ち状態から外す、
    処理待ち状態の管理を行う手段と、 上記演算処理装置に対する処理待ちのタスクの有無を判
    定し、処理待ちのタスクが存在しない 場合、演算処理装
    置への、上記クロック信号を停止する手段を実行する手
    段と、 外部装置から上記演算処理装置への割込み信号に応答し
    て、上記演算処理装置への供給クロック信号を再開し、
    割り込み処理を実行する手段と、を有することを特徴と
    する情報処理装置。
  9. 【請求項９】 自らへ供給されるクロック信号を変更す
    る手段を有する演算処理装置を有し、複数のタスクを時
    分割で、逐次、演算処理装置に割り付けて処理する機能
    を有する情報処理装置において、上記演算処理装置による処理が必要となったタスクにつ
    いて、上記演算処理装 置に対して当該タスクを処理待ち
    状態とすると共に、処理待ち状態とされていたタスク
    が、処理の終了または他の装置による処理に移る場合
    に、当該タスクについて、上記処理待ち状態から外す、
    処理待ち状態の管理を行う手段と、 上記演算処理装置に対する処理待ちのタスクの有無を判
    定し、処理待ちのタスクが存在しない 場合、上記クロッ
    ク信号を変更する手段を用いて、演算処理装置への、上
    記クロック信号の周波数を低下せしめる手段を有し、 外部装置から上記演算処理装置への割込み信号に応答し
    て、上記クロック信号を変更する手段を用い、上記演算
    処理装置への供給クロック信号の周波数を、元に戻し、
    割り込み処理を実行する手段と、を有することを特徴と
    する情報処理装置。
JP2001221481A 1990-11-27 2001-07-23 情報処理装置および消費電力削減方法 Expired - Lifetime JP3376360B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US07/798,891 US5461266A (en) 1990-11-27 1991-11-27 Power consumption control system
US08/460,925 US5637932A (en) 1990-11-27 1995-06-05 Power consumption control system
JP2001221481A JP3376360B2 (ja) 1990-11-27 2001-07-23 情報処理装置および消費電力削減方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2324144A JPH04192014A (ja) 1990-11-27 1990-11-27 情報処理装置
JP33155590A JP3343346B2 (ja) 1990-11-28 1990-11-28 消費電力制御方式、情報処理装置および複合部品
JP2001221481A JP3376360B2 (ja) 1990-11-27 2001-07-23 情報処理装置および消費電力削減方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP33155590A Division JP3343346B2 (ja) 1990-11-27 1990-11-28 消費電力制御方式、情報処理装置および複合部品

Publications (2)

Publication Number Publication Date
JP2002091638A JP2002091638A (ja) 2002-03-29
JP3376360B2 true JP3376360B2 (ja) 2003-02-10

Family

ID=49486743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001221481A Expired - Lifetime JP3376360B2 (ja) 1990-11-27 2001-07-23 情報処理装置および消費電力削減方法

Country Status (2)

Country Link
US (2) US5461266A (ja)
JP (1) JP3376360B2 (ja)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832286A (en) * 1991-12-04 1998-11-03 Sharp Kabushiki Kaisha Power control apparatus for digital electronic device
US5592675A (en) * 1992-01-08 1997-01-07 Hitachi, Ltd. Computer controlled method and system capable of preserving information representing plural work states and recovering the work states
US6343363B1 (en) * 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5706407A (en) * 1993-12-28 1998-01-06 Kabushiki Kaisha Toshiba System for reallocation of memory banks in memory sized order
DE4417780C2 (de) * 1994-05-20 1996-03-21 Siemens Ag Telekommunikationsanlage mit Energiesparmodus
JP3254081B2 (ja) * 1994-06-23 2002-02-04 富士通株式会社 計算機システム及びその制御方法
US5752050A (en) * 1994-10-04 1998-05-12 Intel Corporation Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US5754869A (en) * 1994-10-04 1998-05-19 Intel Corporation Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers
FI100280B (fi) * 1994-10-07 1997-10-31 Nokia Mobile Phones Ltd Menetelmä tehonkulutuksen minimoimiseksi tietokonelaitteessa
US6272465B1 (en) 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
US5675808A (en) * 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
EP0727728A1 (en) * 1995-02-15 1996-08-21 International Business Machines Corporation Computer system power management
US5710933A (en) * 1995-03-31 1998-01-20 International Business Machines Corporation System resource enable apparatus
US5680626A (en) * 1995-05-18 1997-10-21 Motorola, Inc. Method and apparatus for providing only that number of clock pulses necessary to complete a task
JP3520611B2 (ja) * 1995-07-06 2004-04-19 株式会社日立製作所 プロセッサの制御方法
US6545775B1 (en) * 1995-07-21 2003-04-08 Canon Kabushiki Kaisha Control system and units removably attachable to the same
JPH0934867A (ja) * 1995-07-24 1997-02-07 Mitsubishi Electric Corp マイクロコンピュータ
US5983357A (en) * 1995-07-28 1999-11-09 Compaq Computer Corporation Computer power management
US5666539A (en) * 1995-09-20 1997-09-09 Hewlett-Packard Company Reducing I/O activity to allow a host based printing system to activate power management functions
US5767594A (en) * 1995-11-07 1998-06-16 Holtek Microelectronics, Inc. Computer keyboard power saving method
JPH09224056A (ja) * 1996-02-19 1997-08-26 Fujitsu Ltd 伝送装置並びに伝送装置の制御方法
CN1159021A (zh) * 1996-03-06 1997-09-10 三菱电机株式会社 系统时钟确定装置
US6000043A (en) * 1996-06-28 1999-12-07 Intel Corporation Method and apparatus for management of peripheral devices coupled to a bus
JP3144312B2 (ja) * 1996-08-28 2001-03-12 日本電気株式会社 クロック周期調節方法とその装置
JP3689549B2 (ja) * 1997-02-17 2005-08-31 キヤノン株式会社 情報処理装置及びその状態管理方法
KR100215849B1 (ko) * 1997-02-28 1999-08-16 구본준 파워 서스팬드 처리장치
JPH11212687A (ja) * 1998-01-26 1999-08-06 Fujitsu Ltd バス制御装置
DE19803663B4 (de) * 1998-01-30 2004-09-16 Siemens Ag Verfahren zum energiesparenden Betreiben eines Steuergeräts
SG83684A1 (en) * 1998-07-07 2001-10-16 Compaq Computer Corp Computer system performing machine specific tasks before going to a low power state
US6434649B1 (en) * 1998-10-14 2002-08-13 Hitachi, Ltd. Data streamer
US6608625B1 (en) 1998-10-14 2003-08-19 Hitachi, Ltd. Three dimensional graphic processor
US6560674B1 (en) 1998-10-14 2003-05-06 Hitachi, Ltd. Data cache system
US6347344B1 (en) * 1998-10-14 2002-02-12 Hitachi, Ltd. Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor
US6347377B2 (en) 1998-11-04 2002-02-12 Phoenix Technologies Ltd. Method and apparatus for providing intelligent power management
US6370657B1 (en) * 1998-11-19 2002-04-09 Compaq Computer Corporation Hot processor swap in a multiprocessor personal computer system
US6345362B1 (en) 1999-04-06 2002-02-05 International Business Machines Corporation Managing Vt for reduced power using a status table
US6477654B1 (en) 1999-04-06 2002-11-05 International Business Machines Corporation Managing VT for reduced power using power setting commands in the instruction stream
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
KR100385233B1 (ko) * 2000-03-14 2003-05-23 삼성전자주식회사 데이터 프로세싱 시스템의 익스포넌트 유닛
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7260731B1 (en) * 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US7114086B2 (en) * 2002-01-04 2006-09-26 Ati Technologies, Inc. System for reduced power consumption by monitoring instruction buffer and method thereof
US6529442B1 (en) * 2002-01-08 2003-03-04 Intel Corporation Memory controller with AC power reduction through non-return-to-idle of address and control signals
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7734867B1 (en) * 2002-05-17 2010-06-08 Hewlett-Packard Development Company, L.P. Data storage using disk drives in accordance with a schedule of operations
US7493607B2 (en) 2002-07-09 2009-02-17 Bluerisc Inc. Statically speculative compilation and execution
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7642835B1 (en) * 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
JP3962924B2 (ja) * 2003-03-20 2007-08-22 セイコーエプソン株式会社 半導体装置、半導体回路、電子機器及びクロック供給制御方法
JP2005032039A (ja) 2003-07-07 2005-02-03 Sony Corp 電子機器及び電子機器の電源管理制御方法、並びに電源装置
US20050114850A1 (en) * 2003-10-29 2005-05-26 Saurabh Chheda Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control
US7996671B2 (en) * 2003-11-17 2011-08-09 Bluerisc Inc. Security of program executables and microprocessors based on compiler-architecture interaction
JP4486348B2 (ja) * 2003-11-26 2010-06-23 株式会社日立製作所 ドライブの稼働時間を抑止するディスクアレイ
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7859062B1 (en) * 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US8607209B2 (en) 2004-02-04 2013-12-10 Bluerisc Inc. Energy-focused compiler-assisted branch prediction
EP1600845A1 (en) * 2004-05-28 2005-11-30 STMicroelectronics Limited Processor with power saving circuitry
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7793291B2 (en) * 2004-12-22 2010-09-07 International Business Machines Corporation Thermal management of a multi-processor computer system
US7543163B2 (en) * 2005-01-05 2009-06-02 Exar Corporation Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
WO2006088167A2 (en) * 2005-02-16 2006-08-24 Matsushita Electric Industrial Co., Ltd. Power supply control circuit and electronic circuit
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
JP2006256153A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 省エネモードを有する画像形成装置
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
US7500022B2 (en) * 2005-06-28 2009-03-03 Mirco-Star Int'l Co., Ltd. Computer system with built-in multimedia system where multimedia system is operable independent of the operating system of the computer system and where computer system is capable of outputting video
EP1785811B1 (en) * 2005-11-14 2018-12-05 Texas Instruments Incorporated Memory information transfer power management
CN101356513A (zh) * 2006-01-11 2009-01-28 富士通株式会社 信息处理装置
US20070294181A1 (en) * 2006-05-22 2007-12-20 Saurabh Chheda Flexible digital rights management with secure snippets
US20080126766A1 (en) * 2006-11-03 2008-05-29 Saurabh Chheda Securing microprocessors against information leakage and physical tampering
CN101558366B (zh) * 2006-12-15 2012-11-21 密克罗奇普技术公司 直接存储器存取控制器
US9141572B2 (en) * 2006-12-15 2015-09-22 Microchip Technology Incorporated Direct memory access controller
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
US7653443B2 (en) * 2007-03-01 2010-01-26 Daniel Flohr Methods, systems, circuits and computer program products for electrical service demand management
JP4370336B2 (ja) * 2007-03-09 2009-11-25 株式会社日立製作所 低消費電力ジョブ管理方法及び計算機システム
JP2008242948A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 情報処理装置および同装置の動作制御方法
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
JP2009048409A (ja) * 2007-08-20 2009-03-05 Canon Inc インターフェース回路及び該回路を備えた集積回路装置
TW200928664A (en) * 2007-12-27 2009-07-01 Asustek Comp Inc Computer system and power-saving method thereof
US8370663B2 (en) * 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
JP4962396B2 (ja) * 2008-04-23 2012-06-27 日本電気株式会社 パケット処理装置
JP5228600B2 (ja) * 2008-04-23 2013-07-03 日本電気株式会社 情報通信機器、低消費電力回路及びそれらに用いる消費電力削減方法
US8041848B2 (en) 2008-08-04 2011-10-18 Apple Inc. Media processing method and device
US8336762B1 (en) 2008-11-17 2012-12-25 Greenwise Bankcard LLC Payment transaction processing
KR20110021182A (ko) * 2009-08-25 2011-03-04 삼성전자주식회사 컴퓨터시스템 및 그 제어방법
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
GB2482141B (en) * 2010-07-20 2012-07-18 Cognovo Ltd Digital data processing systems
US8762760B2 (en) 2010-09-14 2014-06-24 Xilinx, Inc. Method and apparatus for adaptive power control in a multi-lane communication channel
JP5589810B2 (ja) * 2010-12-06 2014-09-17 カシオ計算機株式会社 電子時計
US9116692B1 (en) * 2010-12-10 2015-08-25 The Board Of Trustees Of The University Of Illinois System and method for improving power conversion for advanced electronic circuits
US9104499B2 (en) 2010-12-21 2015-08-11 Qualcomm Incorporated System for minimizing resource latency between processor application states in a portable computing device by scheduling resource state set transitions
US9285856B2 (en) * 2010-12-21 2016-03-15 Qualcomm Incorporated Method and system for rapid entry into and for rapid exiting from sleep states for processors of a portable computing device
US8954980B2 (en) 2011-11-11 2015-02-10 Qualcomm Incorporated Conserving power through work load estimation for a portable computing device using scheduled resource set transitions
US8862924B2 (en) 2011-11-15 2014-10-14 Advanced Micro Devices, Inc. Processor with power control via instruction issuance
EP2850531A1 (en) * 2012-05-13 2015-03-25 Kuruppu, Indrajith A system of data handling based on periodic interruptions to electricity supply
US9696789B2 (en) * 2014-08-18 2017-07-04 Xilinx, Inc. Sub-system power management control
JP6414035B2 (ja) * 2015-12-03 2018-10-31 京セラドキュメントソリューションズ株式会社 画像形成装置
JP6396352B2 (ja) 2016-03-11 2018-09-26 株式会社東芝 半導体装置
US10705591B2 (en) * 2016-10-31 2020-07-07 Microsoft Technology Licensing, Llc Aggregated electronic device power management
US11880314B1 (en) 2018-07-27 2024-01-23 Dialog Semiconductor B.V. Microcontroller for driving an external device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2901676A1 (de) * 1979-01-17 1980-08-14 Papst Motoren Kg Kollektorloser gleichstrommotor
US4847781A (en) * 1986-09-23 1989-07-11 Associated Data Consoltants Energy management system
JPS63175910A (ja) * 1987-01-16 1988-07-20 Mitsubishi Electric Corp デ−タ処理装置
US4819180A (en) * 1987-02-13 1989-04-04 Dencor Energy Cost Controls, Inc. Variable-limit demand controller for metering electrical energy
JPS6466719A (en) * 1987-09-08 1989-03-13 Fujitsu Ltd Power saving system for portable terminal equipment
JPH01205220A (ja) * 1988-02-10 1989-08-17 Casio Comput Co Ltd データ処理装置
US4998024A (en) * 1988-04-01 1991-03-05 Vaughn Manufacturing Corporation Energy controlling system for time shifting electric power use
US5017799A (en) * 1989-06-30 1991-05-21 At&T Bell Laboratories Automatic power supply load shedding techniques
US5222239A (en) * 1989-07-28 1993-06-22 Prof. Michael H. Davis Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
US5168170A (en) * 1989-09-07 1992-12-01 Lexington Power Management Corporation Subscriber electric power load control system
JPH0776894B2 (ja) * 1991-02-25 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション プロセッサ用クロック信号の制御方法及び情報処理システム

Also Published As

Publication number Publication date
US5461266A (en) 1995-10-24
US5637932A (en) 1997-06-10
JP2002091638A (ja) 2002-03-29

Similar Documents

Publication Publication Date Title
JP3376360B2 (ja) 情報処理装置および消費電力削減方法
US5428790A (en) Computer power management system
JP2974950B2 (ja) 情報処理システム
US5892959A (en) Computer activity monitor providing idle thread and other event sensitive clock and power control
US5586332A (en) Power management for low power processors through the use of auto clock-throttling
US6711691B1 (en) Power management for computer systems
JP3343346B2 (ja) 消費電力制御方式、情報処理装置および複合部品
JP2838375B2 (ja) Ｓｃｓｉディスクドライブパワーダウン装置
US6092209A (en) Method and apparatus for managing power consumption of peripheral devices of personal computers
US7334138B2 (en) Windows-driven power management for peripheral devices in a computer system
JP2002215597A (ja) マルチプロセッサ装置
JPH11202988A (ja) システム消費電力制御方法
US20120249559A1 (en) Controlling the Power State of an Idle Processing Device
CA2172774A1 (en) Active power management for a computer system
JPH086681A (ja) 省電力制御システム
US9027021B2 (en) Controlling depth and latency of exit of a virtual processor's idle state in a power management environment
KR19990076908A (ko) 전원 관리 장치 및 방법
US8452995B1 (en) Universal serial bus low power idle mode
US5655126A (en) Method & apparatus for a power management pseudo-device driver
EP1510908A2 (en) Thread scheduling mechanisms for processor resource power management
JP2010160565A (ja) タスクスケジューリング装置、タスクスケジューリング制御方法、及びタスクスケジューリング制御プログラム
JP4482275B2 (ja) オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ
JP2002007316A (ja) 低消費電力コンピュータシステム
JP3093928B2 (ja) 情報処理方法とその装置
JP2008243049A (ja) 情報処理装置および同装置のメモリ制御方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

EXPY Cancellation because of completion of term