JP2580952B2 - 時分割同期多重バス回路 - Google Patents

時分割同期多重バス回路

Info

Publication number
JP2580952B2
JP2580952B2 JP5155111A JP15511193A JP2580952B2 JP 2580952 B2 JP2580952 B2 JP 2580952B2 JP 5155111 A JP5155111 A JP 5155111A JP 15511193 A JP15511193 A JP 15511193A JP 2580952 B2 JP2580952 B2 JP 2580952B2
Authority
JP
Japan
Prior art keywords
time slot
bus
circuit
transmission
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5155111A
Other languages
English (en)
Other versions
JPH0715778A (ja
Inventor
常利 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5155111A priority Critical patent/JP2580952B2/ja
Publication of JPH0715778A publication Critical patent/JPH0715778A/ja
Application granted granted Critical
Publication of JP2580952B2 publication Critical patent/JP2580952B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電気通信網を構成する
時分割多重化装置および時分割交換機における、装置内
接続用時分割同期多重バス回路に関する。
【0002】
【従来の技術】従来、バス上のタイムスロットアサイン
を制御部で集中的に制御する時分割同期多重バスにおい
ては、タイムスロットぶつかりによる信号エラーに対す
る保護は特に行われていなかった。
【0003】
【発明が解決しようとする課題】従って、制御部におけ
るタイムスロットアサイン計算ミスあるいはバスに接続
されている送受信部のハードウェア障害の発生により、
バス上のぶつかりが発生すると該当信号のエラーが発生
するだけでなく、障害箇所の特定が難しく、障害復旧に
時間がかかるという欠点があった。
【0004】本発明の目的は、このような問題を解決し
た時分割同期多重バス回路を提供することにある。
【0005】
【課題を解決するための手段】本発明は、主信号バス
と、現在のタイムスロットの使用状態を示すステータス
バスとに接続され、これらのバスを介して通信を行う送
受信部の時分割同期多重バス回路において、現在のタイ
ムスロットと次の送受するタイムスロットとを保持する
2つのタイムスロットテーブルと、これらのタイムスロ
ットテーブルを選択する選択回路と、 選択回路で選択さ
れたタイムスロットテーブルで指定されたタイムスロッ
トへ信号源からの信号をタイムスロット変換する送信バ
ッファと、ステータスバスの現在のタイムスロット使用
状態と次のタイムスロット使用状態とを比較する比較回
路と、比較の結果、タイムスロットのぶつかりが無い場
合には、選択回路を制御し、バスへの送信を現在のタイ
ムスロットアサインから次のタイムスロットアサインへ
切り替える制御回路と、 比較の結果、次のタイムスロッ
トアサインのバス上のぶつかりがある場合には、警報を
出力する警報回路とを具備することを特徴とする。
【0006】
【実施例】次に、本発明の時分割同期多重バス回路の実
施例について、図面を参照して説明する。
【0007】図1は、本発明を実施した4つの送受信部
1−1,1−2,1−3,1−4がバス接続された実施
例である。各送受信部は、主信号バス5とステータスバ
ス5−aを介して接続され、制御バス27で接続された
タイムスロットアサイン制御部26からタイムスロット
テーブル12−0に書き込まれたTSにより、任意の送
受信部間で通信を行うことができる構成となっている。
【0008】代表的に、送受信部1−1の構成を説明す
る。送受信部1−1は、信号源11と、現在のタイムス
ロットと次の送受するタイムスロットを保持する2つの
タイムスロットテーブル12−0,12−1と、これら
テーブルのタイムスロットを選択する選択回路19−
0,19−1と、タイムスロットテーブルで指定された
タイムスロットへ信号源11からの信号をタイムスロッ
ト変換する送信バッファ13と、バスの信号を受信する
ためのバスレシーバ15と、バスへ信号を送信するため
バスドライバ14と、ステータスバス5−aの現在のタ
イムスロット使用状態と次のタイムスロット使用状態を
比較する比較回路16と、比較回路16の出力により選
択回路19−0,19−1を制御する制御回路17と、
比較回路16の出力により警報を出力する警報回路20
と、受信バッファ18とを備えている。
【0009】次に、本実施例の動作を説明する。
【0010】現在の通信状態は、信号源11からの送信
信号が、タイムスロットテーブル12−0に設定された
現在のタイムスロットアサインが選択回路19−0で選
択された後、現在の送信タイムスロット指定信号22に
従って送信バッファ13でタイムスロット変換され、バ
スドライバ14を経由してバス5に出力される。
【0011】また、ステータスバス5−aへは、現在の
送信タイムスロット指定信号22で指定されるタイムス
ロットへ“1”がバスドライバ14を経由して出力され
る。
【0012】次に、送信タイムスロットを変更する場合
には、まず、使用しなくなったタイムスロットを削除し
た後、タイムスロットテーブル12−1へ次の送信タイ
ムスロットアサインを入力する。この、次のタイムスロ
ット指定信号23は、選択回路19−1により選択され
て比較回路16に入力される。
【0013】比較回路16では、ステータスバス5−a
から入力される現在のタイムスロットアサイン信号24
と、次のタイムスロット指定信号23と、現在の送信タ
イムスロット指定信号22とを比較する。図4は、比較
回路16の詳細を示した図であり、信号線の番号は、図
1と同じ番号を付与してある。比較の結果、ぶつかりが
無かった場合は、“0”が出力され、ぶつかりがあった
場合は、“1”が出力される。
【0014】比較の結果、タイムスロットのぶつかりが
無かった場合は、比較回路16から“0”が出力され、
制御回路17が選択回路19−0および19−1を制御
し、バスへの送信を現在のタイムスロットアサインから
次のタイムスロットアサインへ切り替える。もし、ぶつ
かりがあった場合には、比較回路16から“1”が出力
され、警報回路20が警報25を送出する。
【0015】図2は、送受信部1−1における次の送信
タイムスロットアサインのぶつかりが無い場合を説明し
た図である。2−1は現在のバス上のタイムスロットア
サイン、2−2は送受信部1−1における現在の送信タ
イムスロット指定信号、2−3は次の送信タイムスロッ
ト指定信号、2−4がステータスバス5−a上の信号、
2−5が比較回路16の出力である。
【0016】この図では、現在のタイムスロットアサイ
ンと次の送信タイムスロットアサインのぶつかりは無い
ため、比較回路からは正常な状態が出力されている。
【0017】図3は、送受信部1−1における次の送信
タイムスロットアサインのぶつかりがある場合を説明し
た図である。3−1は現在のバス上のタイムスロットア
サイン、3−2は送受信部1−1における現在の送信タ
イムスロット指定信号、3−3は次の送信タイムスロッ
ト指定信号、3−4がステータスバス5−a上の信号、
3−5が比較回路16の出力である。次の送信タイムス
ロット指定信号と、現在のタイムスロットアサインを示
すステータスバス上の信号と、現在の送信タイムスロッ
ト指定信号とを比較することにより、次の送信タイムス
ロット指定は、バス上で他の送受信信号とぶつかること
が判り、警報を発することができる。
【0018】
【発明の効果】以上説明したように、本発明によれば、
次のタイムスロットアサインのバス上のぶつかりを発見
し警報を発することにより、信頼性が高く、保守性が良
い時分割同期多重バスを実現することができる。
【図面の簡単な説明】
【図1】本発明の時分割同期多重バス回路の一実施例の
ブロック図である。
【図2】比較器においてタイムスロットのぶつかりの無
い場合の説明図である。
【図3】比較器においてタイムスロットのぶつかりのあ
る場合の説明図である。
【図4】比較回路の詳細を示す回路図である。
【符号の説明】
1−1,1−2,1−3,1−4 送受信部 5 主信号バス 5−a ステータスバス 11 信号源 12−0,12−1 タイムスロットテーブル 13 送信バッファ 14 バスドライバ 15 バスレシーバ 16 比較回路 17 制御回路 18 受信バッファ 19−0,19−1 選択回路 20 警報回路 21 比較回路の出力信号 22 現在の送信タイムスロット指定信号 23 次の送信タイムスロット指定信号 24 現在のタイムスロットアサイン信号25 警報 26 タイムスロットアサイン制御部 27 制御バス 2−1,3−1 現在のバス上のタイムスロットアサイ
ン 2−2,3−2 現在の送信タイムスロット指定信号 2−3,3−3 次の送信タイムスロット指定信号 2−4,3−4 ステータスバス上の信号 2−5,3−5 比較回路の出力信号4−1 NOT回路 4−2,4−3 AND回路
フロントページの続き (56)参考文献 特開 昭62−127957(JP,A) 特開 平5−14981(JP,A) 特開 平4−130837(JP,A) 特開 平3−34742(JP,A) 特開 平4−21052(JP,A) 特開 平2−214240(JP,A) 特開 平2−132933(JP,A) 特開 昭64−48530(JP,A) 特開 昭64−37147(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】主信号バスと、現在のタイムスロットの使
    用状態を示すステータスバスとに接続され、これらのバ
    スを介して通信を行う送受信部の時分割同期多重バス回
    路において、 現在のタイムスロットと次の送受するタイムスロットと
    を保持する2つのタイムスロットテーブルと、 これらのタイムスロットテーブルを選択する選択回路
    と、 選択回路で選択されたタイムスロットテーブルで指定さ
    れたタイムスロットへ信号源からの信号をタイムスロッ
    ト変換する送信バッファと、 ステータスバスの現在のタイムスロット使用状態と次の
    タイムスロット使用状態とを比較する比較回路と、 比較の結果、タイムスロットのぶつかりが無い場合に
    は、選択回路を制御し、バスへの送信を現在のタイムス
    ロットアサインから次のタイムスロットアサインへ切り
    替える制御回路と、 比較の結果、次のタイムスロットアサインのバス上のぶ
    つかりがある場合には、警報を出力する警報回路とを具
    備することを特徴とする時分割同期多重バス回路。
JP5155111A 1993-06-25 1993-06-25 時分割同期多重バス回路 Expired - Lifetime JP2580952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5155111A JP2580952B2 (ja) 1993-06-25 1993-06-25 時分割同期多重バス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5155111A JP2580952B2 (ja) 1993-06-25 1993-06-25 時分割同期多重バス回路

Publications (2)

Publication Number Publication Date
JPH0715778A JPH0715778A (ja) 1995-01-17
JP2580952B2 true JP2580952B2 (ja) 1997-02-12

Family

ID=15598838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5155111A Expired - Lifetime JP2580952B2 (ja) 1993-06-25 1993-06-25 時分割同期多重バス回路

Country Status (1)

Country Link
JP (1) JP2580952B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62127957A (ja) * 1985-11-29 1987-06-10 Nec Corp 時分割共通バスの制御方式
JPS6437147A (en) * 1987-07-31 1989-02-07 Nec Corp Trouble supervisory system
JP2590128B2 (ja) * 1987-08-19 1997-03-12 株式会社日立製作所 衛星回線アクセス方法
JPH02132933A (ja) * 1988-11-14 1990-05-22 Toshiba Corp 多元接続通信方式
JP2816852B2 (ja) * 1989-02-14 1998-10-27 日本電信電話株式会社 多元パケット通信方式
JPH0334742A (ja) * 1989-06-30 1991-02-14 Toshiba Corp ループ式通信システムのループ分離時のタイムスロット割当て方法
JPH0421052A (ja) * 1990-05-15 1992-01-24 Nec Corp バス競合制御回路
JPH04130837A (ja) * 1990-09-21 1992-05-01 Nec Corp Lan通信方式
JPH0514981A (ja) * 1991-07-04 1993-01-22 Toshiba Corp 時分割交換装置

Also Published As

Publication number Publication date
JPH0715778A (ja) 1995-01-17

Similar Documents

Publication Publication Date Title
US4748560A (en) Occupancy control system for plural serial buses
JPH03230638A (ja) 多重通信制御装置
US4757521A (en) Synchronization method and apparatus for a telephone switching system
JP2580952B2 (ja) 時分割同期多重バス回路
US20060209679A1 (en) Transceiver, optical transmitter, port-based switching method, program, and storage medium
US6510449B1 (en) Data transmission system
JP3165978B2 (ja) 切替制御方式
JP2867865B2 (ja) 予備回線切替制御方式
JP3338197B2 (ja) インタフェース変換装置
JP2978108B2 (ja) 全電子交換器で二重化されたハイウェイデータ受信装置及び方法
JPH06224977A (ja) 外部インターフェイス選択装置
JPH0683512B2 (ja) ネットワ−ク構成
JPS62147834A (ja) 時分割多重伝送システム
JPH038619B2 (ja)
JP2747086B2 (ja) 伝送路インタフェース装置
JP2710495B2 (ja) Ais信号出力方式
KR100202991B1 (ko) 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
JPS63131743A (ja) 受信タイミング切替制御方式
JP2820789B2 (ja) 通信網制御方法
JPH08139742A (ja) 多重伝送装置
JPH0414339A (ja) 端末装置
JPH09149026A (ja) 受信装置及び受信リタイミング切替方式
JPH0795755B2 (ja) mB−nB逆符号変換装置
JPH01284039A (ja) 多重化伝送システムの受信伝送路選択装置
JPS63244952A (ja) 信号伝送装置