JP2747086B2 - 伝送路インタフェース装置 - Google Patents
伝送路インタフェース装置Info
- Publication number
- JP2747086B2 JP2747086B2 JP2136490A JP13649090A JP2747086B2 JP 2747086 B2 JP2747086 B2 JP 2747086B2 JP 2136490 A JP2136490 A JP 2136490A JP 13649090 A JP13649090 A JP 13649090A JP 2747086 B2 JP2747086 B2 JP 2747086B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switching circuit
- interface
- alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時分割多重化装置の伝送路インタフェース
装置に利用する。特に、時分割多重化装置のディジタル
伝送網とのインタフェース機能を有する伝送路インタフ
ェース装置の二重化に関するものである。
装置に利用する。特に、時分割多重化装置のディジタル
伝送網とのインタフェース機能を有する伝送路インタフ
ェース装置の二重化に関するものである。
本発明は伝送路インタフェース装置において、 二重化を構成する０系および１系のインタフェース回
路から出力されたアラーム信号と、この各アラーム信号
に基づき選択回路で判定した動作系信号および主信号を
それぞれ互いに異なる信号線を介して各インタフェース
回路と切替回路との間を転送することにより、 切替選択動作に関してはソフトウェアを使用せずにす
べてハードウェアで処理することができ、またアラーム
検出から判断および切替実行にいたる過程でオーバヘッ
ドのないリアルタイムの確実な切替動作ができ、さらに
各回路の実装位置による制約を受けず実装フリー化がで
きるようにしたものである。
路から出力されたアラーム信号と、この各アラーム信号
に基づき選択回路で判定した動作系信号および主信号を
それぞれ互いに異なる信号線を介して各インタフェース
回路と切替回路との間を転送することにより、 切替選択動作に関してはソフトウェアを使用せずにす
べてハードウェアで処理することができ、またアラーム
検出から判断および切替実行にいたる過程でオーバヘッ
ドのないリアルタイムの確実な切替動作ができ、さらに
各回路の実装位置による制約を受けず実装フリー化がで
きるようにしたものである。
第４図は従来例の伝送路インタフェース装置のブロッ
ク構成図である。
ク構成図である。
従来、伝送路インタフェース装置は、各種インタフェ
ース回路の盤を収容サブラック内のどこの実装スロット
にでも実装可能とする実装フリーのシステム構成の多重
化装置で、伝送路インタフェース装置の盤の二重化機能
を実現する場合に第４図に示すように０系インタフェー
ス回路10Aの盤、１系インタフェース回路20Aの盤、切替
回路30Aの盤および制御回路80の盤により構成する。
ース回路の盤を収容サブラック内のどこの実装スロット
にでも実装可能とする実装フリーのシステム構成の多重
化装置で、伝送路インタフェース装置の盤の二重化機能
を実現する場合に第４図に示すように０系インタフェー
ス回路10Aの盤、１系インタフェース回路20Aの盤、切替
回路30Aの盤および制御回路80の盤により構成する。
さらに、あらかじめソフトウェアに対し実装スロット
のどの盤どうしが０系と１系とのペアを構成している
か、どちらが０系か１系かの情報を設定しておく。その
上で制御回路80は、０系インタフェース回路10Aおよび
１系インタフェース回路20Aの各盤のアラーム状態を中
央処理装置インタフェース回路17、27、87を介して常時
監視し、所定のロジックで判定を行い動作系を決定し、
その動作系信号S31を中央処理装置インタフェース回路8
7、37、17、27を介して切替回路30、０系インタフェー
ス回路10Aおよび１系インタフェース回路20Aの各盤に対
して通知する。
のどの盤どうしが０系と１系とのペアを構成している
か、どちらが０系か１系かの情報を設定しておく。その
上で制御回路80は、０系インタフェース回路10Aおよび
１系インタフェース回路20Aの各盤のアラーム状態を中
央処理装置インタフェース回路17、27、87を介して常時
監視し、所定のロジックで判定を行い動作系を決定し、
その動作系信号S31を中央処理装置インタフェース回路8
7、37、17、27を介して切替回路30、０系インタフェー
ス回路10Aおよび１系インタフェース回路20Aの各盤に対
して通知する。
この動作系信号S31に基づき、切替回路30Aでは０系イ
ンタフェース回路10Aの送信信号SDと１系インタフェー
ス回路20Aとの切替選択動作を行い、０系インタフェー
ス回路10Aおよび１系インタフェース回路20Aでは、装置
データバス70に対する受信信号RDの送信または非送信の
制御を行う。
ンタフェース回路10Aの送信信号SDと１系インタフェー
ス回路20Aとの切替選択動作を行い、０系インタフェー
ス回路10Aおよび１系インタフェース回路20Aでは、装置
データバス70に対する受信信号RDの送信または非送信の
制御を行う。
しかし、このような従来例の伝送路インタフェース装
置では、０系と１系との切替動作の判定基準となる０系
インタフェース回路10Aおよび１系インタフェース回路2
0Aのアラーム状態の収集をある時間的周期でソフトウェ
アが行い、その情報をもとに決定した動作系指示もまた
ソフトウェアが各パネルに対して行うために、全体の切
替動作にある一定以上の時間的ロスが生じ、またそのロ
ス時間もソフトウェアの負荷条件が厳しい場合には一層
大きくなる欠点があった。さらに、中央処理装置88が暴
走した場合に、まったく機能が果たせなくなり、伝送路
側の切替動作という重要機能にとって大きなリスクをと
もなう欠点があった。
置では、０系と１系との切替動作の判定基準となる０系
インタフェース回路10Aおよび１系インタフェース回路2
0Aのアラーム状態の収集をある時間的周期でソフトウェ
アが行い、その情報をもとに決定した動作系指示もまた
ソフトウェアが各パネルに対して行うために、全体の切
替動作にある一定以上の時間的ロスが生じ、またそのロ
ス時間もソフトウェアの負荷条件が厳しい場合には一層
大きくなる欠点があった。さらに、中央処理装置88が暴
走した場合に、まったく機能が果たせなくなり、伝送路
側の切替動作という重要機能にとって大きなリスクをと
もなう欠点があった。
本発明は上記の欠点を解決するもので、切替選択動作
に関してはソフトウェアを使用せずにすべてハードウェ
アで処理することができ、またアラーム検出から判断お
よび切替実行にいたる過程でオーバヘッドのないリアル
タイムの確実な切替動作ができ、さらに各回路の実装位
置による制約を受けずに実装フリー化ができる伝送路イ
ンタフェース装置を提供することを目的とする。
に関してはソフトウェアを使用せずにすべてハードウェ
アで処理することができ、またアラーム検出から判断お
よび切替実行にいたる過程でオーバヘッドのないリアル
タイムの確実な切替動作ができ、さらに各回路の実装位
置による制約を受けずに実装フリー化ができる伝送路イ
ンタフェース装置を提供することを目的とする。
本発明は、回線終端装置に接続された切替回路と、こ
の切替回路と装置データバスとの間に挿入された二つの
インタフェース回路とを備え、上記切替回路と上記イン
タフェース回路とは多数の信号線を束ねる一つの接続ケ
ーブルで接続され、上記各インタフェース回路は、入力
する制御信号に基づき上記切替回路からの主信号を上記
装置内データバスに転送する送信手段と、上記装置内デ
ータバスからの主信号を上記切替回路に転送する受信手
段と、自回路のアラーム情報を検出しアラーム信号を出
力する検出回路とを含み、上記切替回路は、入力する動
作系信号に基づき上記二つのインタフェース回路のうち
の一つからの主信号を選択して上記回線終端装置に与え
る選択回路と、上記回線終端装置からの主信号を上記各
インタフェース回路の送信手段に与える供給手段とを含
む伝送路インタフェース装置において、上記切替回路
は、上記各インタフェース回路からのアラーム信号を判
定して動作系信号を上記選択回路に与えるととも上記接
続ケーブルを介して上記インタフェース回路の選択した
インタフェース回路の送信手段に与える判定回路を含
み、上記各インタフェース回路は、自回路の検出回路で
検出されたアラーム信号を前記接続ケーブルを介して上
記切替回路に転送する手段と、前記切替回路から送出さ
れる上記動作系信号に基づき制御信号を自送信手段に与
える論理回路手段とを含み、上記接続ケーブルにおける
上記各受信手段の主信号出力と上記選択回路の主信号入
力との間、上記供給手段の主信号出力と上記各送信手段
の主信号入力との間、上記各検出回路のアラーム信号出
力と上記判定回路アラーム信号入力との間および上記判
定回路の動作系信号出力と上記論理手段の動作系信号入
力との間は、それぞれ互いに異なる信号線を介して接続
されたことを特徴とする。
の切替回路と装置データバスとの間に挿入された二つの
インタフェース回路とを備え、上記切替回路と上記イン
タフェース回路とは多数の信号線を束ねる一つの接続ケ
ーブルで接続され、上記各インタフェース回路は、入力
する制御信号に基づき上記切替回路からの主信号を上記
装置内データバスに転送する送信手段と、上記装置内デ
ータバスからの主信号を上記切替回路に転送する受信手
段と、自回路のアラーム情報を検出しアラーム信号を出
力する検出回路とを含み、上記切替回路は、入力する動
作系信号に基づき上記二つのインタフェース回路のうち
の一つからの主信号を選択して上記回線終端装置に与え
る選択回路と、上記回線終端装置からの主信号を上記各
インタフェース回路の送信手段に与える供給手段とを含
む伝送路インタフェース装置において、上記切替回路
は、上記各インタフェース回路からのアラーム信号を判
定して動作系信号を上記選択回路に与えるととも上記接
続ケーブルを介して上記インタフェース回路の選択した
インタフェース回路の送信手段に与える判定回路を含
み、上記各インタフェース回路は、自回路の検出回路で
検出されたアラーム信号を前記接続ケーブルを介して上
記切替回路に転送する手段と、前記切替回路から送出さ
れる上記動作系信号に基づき制御信号を自送信手段に与
える論理回路手段とを含み、上記接続ケーブルにおける
上記各受信手段の主信号出力と上記選択回路の主信号入
力との間、上記供給手段の主信号出力と上記各送信手段
の主信号入力との間、上記各検出回路のアラーム信号出
力と上記判定回路アラーム信号入力との間および上記判
定回路の動作系信号出力と上記論理手段の動作系信号入
力との間は、それぞれ互いに異なる信号線を介して接続
されたことを特徴とする。
切替回路は判定回路で各検出回路からのアラーム信号
を判定して動作系信号を選択回路に与える。選択回路は
この動作系信号に基づき二つのインタフェース回路のう
ちの一つから主信号を選択して回線終端装置に転送す
る。各インタフェース回路は論理手段で動作系信号に基
づき制御信号を自送信手段に与える。自送信手段はこの
制御信号に基づき切替回路からの主信号を装置内データ
バスに転送する。
を判定して動作系信号を選択回路に与える。選択回路は
この動作系信号に基づき二つのインタフェース回路のう
ちの一つから主信号を選択して回線終端装置に転送す
る。各インタフェース回路は論理手段で動作系信号に基
づき制御信号を自送信手段に与える。自送信手段はこの
制御信号に基づき切替回路からの主信号を装置内データ
バスに転送する。
また、各受信手段の主信号出力と選択回路の主信号入
力との間、供給手段の主信号出力と各送信手段の主信号
入力との間、各検出回路のアラーム信号出力と判定回路
のアラーム信号入力との間および判定回路の動作系信号
出力と論理手段の動作系信号入力との間は互いに異なる
信号線を介してそれぞれの信号が転送される。
力との間、供給手段の主信号出力と各送信手段の主信号
入力との間、各検出回路のアラーム信号出力と判定回路
のアラーム信号入力との間および判定回路の動作系信号
出力と論理手段の動作系信号入力との間は互いに異なる
信号線を介してそれぞれの信号が転送される。
以上のことにより切替選択動作に関してはソフトウェ
アを使用せずにすべてハードウェアで処理することがで
き、またアラーム検出から判断および切替実行にいたる
過程でオーバヘッドのないリアルタイムの確実な切替動
作ができ、さらに各回路の実装位置による制約を受けず
実装フリー化ができる。
アを使用せずにすべてハードウェアで処理することがで
き、またアラーム検出から判断および切替実行にいたる
過程でオーバヘッドのないリアルタイムの確実な切替動
作ができ、さらに各回路の実装位置による制約を受けず
実装フリー化ができる。
本発明の実施例について図面を参照して説明する。第
１図は本発明一実施例伝送路インタフェース装置のブロ
ック構成図である。第１図において、伝送路インタフェ
ース装置は、回線終端装置50に１対１の接続ケーブル60
に接続された切替回路30と、切替回路30と装置データバ
ス70との間に挿入された二つのインタフェース回路とし
て０系インタフェース回路10および１系インタフェース
回路20とを備え、０系インタフェース回路10および１系
インタフェース回路20は、入力する制御信号S12、S22に
基づき切替回路30からの主信号を装置データバス70に転
送する送信手段としてドライバー13、23と、装置データ
バス70からの主信号を切替回路30に転送する受信手段と
してレシーバ14、24と、自回路のアラーム情報を検出し
アラーム信号S11、S21を出力する検出回路としてアラー
ム検出回路11、21とを含み、切替回路30は、入力する動
作系信号S31に基づき０系インタフェース回路10および
１系インタフェース回路20のうちの一つからの主信号を
選択して回線終端装置50に与える選択回路35と、回線終
端装置50からの主信号をドライバ13、23に与える供給手
段とを含む。
１図は本発明一実施例伝送路インタフェース装置のブロ
ック構成図である。第１図において、伝送路インタフェ
ース装置は、回線終端装置50に１対１の接続ケーブル60
に接続された切替回路30と、切替回路30と装置データバ
ス70との間に挿入された二つのインタフェース回路とし
て０系インタフェース回路10および１系インタフェース
回路20とを備え、０系インタフェース回路10および１系
インタフェース回路20は、入力する制御信号S12、S22に
基づき切替回路30からの主信号を装置データバス70に転
送する送信手段としてドライバー13、23と、装置データ
バス70からの主信号を切替回路30に転送する受信手段と
してレシーバ14、24と、自回路のアラーム情報を検出し
アラーム信号S11、S21を出力する検出回路としてアラー
ム検出回路11、21とを含み、切替回路30は、入力する動
作系信号S31に基づき０系インタフェース回路10および
１系インタフェース回路20のうちの一つからの主信号を
選択して回線終端装置50に与える選択回路35と、回線終
端装置50からの主信号をドライバ13、23に与える供給手
段とを含む。
ここで本発明の特徴とするところは、切替回路30は各
アラーム検出回路11、21からのアラーム信号S11、S21を
判定して動作系信号S31を選択回路35に与える判定回路3
6を含み、０系インタフェース回路10および１系インタ
フェース回路20は動作系信号S31およびスイッチ設定な
どによる割当て情報に基づき制御信号S12、S22を自ドラ
イバ13、23に与える論理手段として排他的論理和回路1
2、22を含むことにある。
アラーム検出回路11、21からのアラーム信号S11、S21を
判定して動作系信号S31を選択回路35に与える判定回路3
6を含み、０系インタフェース回路10および１系インタ
フェース回路20は動作系信号S31およびスイッチ設定な
どによる割当て情報に基づき制御信号S12、S22を自ドラ
イバ13、23に与える論理手段として排他的論理和回路1
2、22を含むことにある。
また、各レシーバ14、24の主信号出力と選択回路35の
主信号入力との間、上記供給手段の主信号出力と各ドラ
イバ13、23の主信号入力との間、各アラーム検出回路1
1、21のアラーム信号出力と判定回路36のアラーム信号
入力との間および判定回路36の動作系信号出力と各排他
的論理和回路12、22の動作系信号入力との間は、それぞ
れ互いに異なる信号線として二股の接続ケーブル40を介
して接続される。
主信号入力との間、上記供給手段の主信号出力と各ドラ
イバ13、23の主信号入力との間、各アラーム検出回路1
1、21のアラーム信号出力と判定回路36のアラーム信号
入力との間および判定回路36の動作系信号出力と各排他
的論理和回路12、22の動作系信号入力との間は、それぞ
れ互いに異なる信号線として二股の接続ケーブル40を介
して接続される。
このような構成伝送路インタフェース装置の動作につ
いて説明する。第２図は本発明の伝送路インタフェース
装置の二重化構成の接続形態を示す図である。第３図は
伝送路インタフェース装置の一重化構成の接続形態を示
す図である。
いて説明する。第２図は本発明の伝送路インタフェース
装置の二重化構成の接続形態を示す図である。第３図は
伝送路インタフェース装置の一重化構成の接続形態を示
す図である。
第３図は伝送路インタフェース装置を二重化しない場
合で、インタフェース回路81は回線終端装置50と１対１
の接続ケーブル60を介して接続されている。
合で、インタフェース回路81は回線終端装置50と１対１
の接続ケーブル60を介して接続されている。
次に、インタフェース回路が二重化される場合につい
て、その接続形態およびその動作について説明する。第
２図がその接続形態であり、二重化される０系インタフ
ェース回路10および１系インタフェース回路20と切替回
路30との間は二股の接続ケーブル40により接続され、切
替回路30と回線終端装置50との間は、一重化時と同様に
接続ケーブル60により接続される。
て、その接続形態およびその動作について説明する。第
２図がその接続形態であり、二重化される０系インタフ
ェース回路10および１系インタフェース回路20と切替回
路30との間は二股の接続ケーブル40により接続され、切
替回路30と回線終端装置50との間は、一重化時と同様に
接続ケーブル60により接続される。
第１図において、０系インタフェース回路10ではアラ
ーム検出回路11により検出されたアラーム信号S11を、
また１系インタフェース回路20では、同様にアラーム信
号S21を、接続ケーブル40を介して切替回路30に転送
し、切替回路30では判定回路36により動作系を決定し、
その動作系信号S31に従い、装置データバス70経由で送
られてくる回線終端装置50に対する送信信号SDを選択す
る。これと同時に動作系信号S31は、接続ケーブル40を
介して０系インタフェース回路10および１系インタフェ
ース回路20に送られる。
ーム検出回路11により検出されたアラーム信号S11を、
また１系インタフェース回路20では、同様にアラーム信
号S21を、接続ケーブル40を介して切替回路30に転送
し、切替回路30では判定回路36により動作系を決定し、
その動作系信号S31に従い、装置データバス70経由で送
られてくる回線終端装置50に対する送信信号SDを選択す
る。これと同時に動作系信号S31は、接続ケーブル40を
介して０系インタフェース回路10および１系インタフェ
ース回路20に送られる。
次に、回線終端装置50から受信する受信信号RDは、０
系インタフェース回路10および１系インタフェース回路
20に対し同報的に送られ、０系インタフェース回路10お
よび１系インタフェース回路20では動作系信号S31およ
びスイッチ設定などにより各々に与えられた「０系」お
よび「１系」の割当て情報に基づき受信信号RDを装置デ
ータバス70に対して出力するか否かの制御を行う。常に
０系インタフェース回路10および１系インタフェース回
路20のどちらか一方が出力する。上述のように送信信号
SDおよび受信信号RDの主信号の他に二重化切替動作に関
わる信号を接続ケーブル40内に定義して収容しすべてハ
ードウェア処理により動作する。
系インタフェース回路10および１系インタフェース回路
20に対し同報的に送られ、０系インタフェース回路10お
よび１系インタフェース回路20では動作系信号S31およ
びスイッチ設定などにより各々に与えられた「０系」お
よび「１系」の割当て情報に基づき受信信号RDを装置デ
ータバス70に対して出力するか否かの制御を行う。常に
０系インタフェース回路10および１系インタフェース回
路20のどちらか一方が出力する。上述のように送信信号
SDおよび受信信号RDの主信号の他に二重化切替動作に関
わる信号を接続ケーブル40内に定義して収容しすべてハ
ードウェア処理により動作する。
〔発明の効果〕 以上説明したように、本発明は、切替選択動作に関し
てはソフトウェアを使用せずにすべてハードウェアで処
理することができ、またアラーム検出から判断および切
替実行にいたる過程でオーバヘッドのないリアルタイム
の確実な切替動作ができ、さらに各回路の実装位置によ
る制約を受けず実装フリー化ができ、インタフェース回
路間の競合調整を容易化してハードウエアを簡略化でき
る優れた効果がある。
てはソフトウェアを使用せずにすべてハードウェアで処
理することができ、またアラーム検出から判断および切
替実行にいたる過程でオーバヘッドのないリアルタイム
の確実な切替動作ができ、さらに各回路の実装位置によ
る制約を受けず実装フリー化ができ、インタフェース回
路間の競合調整を容易化してハードウエアを簡略化でき
る優れた効果がある。
第１図は本発明一実施例伝送路インタフェース装置のブ
ロック構成図。 第２図は本発明の伝送路インタフェース装置の二重化構
成の接続形態を示す図。 第３図は伝送路インタフェース装置の一重化構成の接続
形態を示す図。 第４図は従来例の伝送路インタフェース装置のブロック
構成図。 10、10A…０系インタフェース回路、11、21…アラーム
検出回路、12、22…排他的論理和回路、13、23…ドライ
バ、14、24…レシーバ、17、27、37、87…中央処理装置
インタフェース回路、20、20A…１系インタフェース回
路、30、30A…切替回路、35…選択回路、36…判定回
路、40、60…接続ケーブル、50…回線終端装置、70…装
置データバス、80…制御回路、81…インタフェース回
路、88…中央処理装置、90…中央処理装置バス、S11、S
21…アラーム信号、S12、S22…制御信号、S14、S24…制
御回路、S31…動作系信号、RD…受信信号、SD…送信信
号。
ロック構成図。 第２図は本発明の伝送路インタフェース装置の二重化構
成の接続形態を示す図。 第３図は伝送路インタフェース装置の一重化構成の接続
形態を示す図。 第４図は従来例の伝送路インタフェース装置のブロック
構成図。 10、10A…０系インタフェース回路、11、21…アラーム
検出回路、12、22…排他的論理和回路、13、23…ドライ
バ、14、24…レシーバ、17、27、37、87…中央処理装置
インタフェース回路、20、20A…１系インタフェース回
路、30、30A…切替回路、35…選択回路、36…判定回
路、40、60…接続ケーブル、50…回線終端装置、70…装
置データバス、80…制御回路、81…インタフェース回
路、88…中央処理装置、90…中央処理装置バス、S11、S
21…アラーム信号、S12、S22…制御信号、S14、S24…制
御回路、S31…動作系信号、RD…受信信号、SD…送信信
号。
フロントページの続き (56)参考文献 特開 昭63−169844（ＪＰ，Ａ) 特開 昭62−261241（ＪＰ，Ａ) 特開 昭64−27334（ＪＰ，Ａ) 特開 平２−125533（ＪＰ，Ａ)
Claims (1)
- 【請求項１】回線終端装置に接続された切替回路と、こ
の切替回路と装置データバスとの間に挿入された二つの
インタフェース回路とを備え、上記切替回路と上記イン
タフェース回路とは多数の信号線を束ねる一つの接続ケ
ーブルで接続され、 上記各インタフェース回路は、入力する制御信号に基づ
き上記切替回路からの主信号を上記装置内データバスに
転送する送信手段と、上記装置内データバスからの主信
号を上記切替回路に転送する受信手段と、自回路のアラ
ーム情報を検出しアラーム信号を出力する検出回路とを
含み、 上記切替回路は、入力する動作系信号に基づき上記二つ
のインタフェース回路のうちの一つからの主信号を選択
して上記回線終端装置に与える選択回路と、上記回線終
端装置からの主信号を上記各インタフェース回路の送信
手段に与える供給手段とを含む 伝送路インタフェース装置において、 上記切替回路は、上記各インタフェース回路からのアラ
ーム信号を判定して動作系信号を上記選択回路に与える
ととも上記接続ケーブルを介して上記インタフェース回
路の選択したインタフェース回路の送信手段に与える判
定回路を含み、 上記各インタフェース回路は、自回路の検出回路で検出
されたアラーム信号を前記接続ケーブルを介して上記切
替回路に転送する手段と、前記切替回路から送出される
上記動作系信号に基づき制御信号を自送信手段に与える
論理回路手段とを含み、 上記接続ケーブルにおける上記各受信手段の主信号出力
と上記選択回路の主信号入力との間、上記供給手段の主
信号出力と上記各送信手段の主信号入力との間、上記各
検出回路のアラーム信号出力と上記判定回路アラーム信
号入力との間および上記判定回路の動作系信号出力と上
記論理手段の動作系信号入力との間は、それぞれ互いに
異なる信号線を介して接続された ことを特徴とする伝送路インタフェース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136490A JP2747086B2 (ja) | 1990-05-25 | 1990-05-25 | 伝送路インタフェース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136490A JP2747086B2 (ja) | 1990-05-25 | 1990-05-25 | 伝送路インタフェース装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435241A JPH0435241A (ja) | 1992-02-06 |
| JP2747086B2 true JP2747086B2 (ja) | 1998-05-06 |
Family
ID=15176371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136490A Expired - Lifetime JP2747086B2 (ja) | 1990-05-25 | 1990-05-25 | 伝送路インタフェース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2747086B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62261241A (ja) * | 1986-05-08 | 1987-11-13 | Fujitsu Ltd | 回線切替方式 |
| JPS63169844A (ja) * | 1987-01-08 | 1988-07-13 | Mitsubishi Electric Corp | 多重化装置 |
| JPS6427334A (en) * | 1987-07-22 | 1989-01-30 | Mitsubishi Electric Corp | Duplex switching system |
| JPH02125533A (ja) * | 1988-11-04 | 1990-05-14 | Fujitsu Ltd | 装置状態設定方式 |
-
1990
- 1990-05-25 JP JP2136490A patent/JP2747086B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435241A (ja) | 1992-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1473883B1 (en) | System an method for implementing RMII ethernet reset | |
| EP0266151A2 (en) | Method and apparatus for coupling computer work stations | |
| US5754104A (en) | Antenna alarm detection system | |
| IL111190A0 (en) | Control and communications apparatus | |
| US5761245A (en) | Method and a system for redundancy control of baseband channels in a telecommunications system | |
| US4212080A (en) | Data transmission control system | |
| US5524237A (en) | Controlling data transfer between two microprocessors by receiving input signals to cease its data output and detect incoming data for reception and outputting data thereafter | |
| US5107257A (en) | Bus relay apparatus for multi-data communication processing system | |
| JP2747086B2 (ja) | 伝送路インタフェース装置 | |
| CA2095514A1 (en) | Digital switching system interconnecting buses with incompatible protocols | |
| JPH0916517A (ja) | バスインタフェース | |
| JP2606130B2 (ja) | ループ型ネットワーク | |
| JPH05122222A (ja) | 監視制御網における通信制御方式 | |
| JPH04186937A (ja) | 回線選択方式 | |
| GB2177824A (en) | Computer peripheral controller system | |
| JPH0630047B2 (ja) | ビデオタ−ミナル切替装置 | |
| JPS60246466A (ja) | 通信要求選択方式 | |
| JP2580952B2 (ja) | 時分割同期多重バス回路 | |
| JPH08191319A (ja) | データ通信システム | |
| JPH0771105B2 (ja) | 二重化ループネットワークのループバック制御方式 | |
| JPH04167728A (ja) | 双方向端末装置及びその制御システム | |
| JPS6059847A (ja) | 同報通信確認方式 | |
| JPH10154971A (ja) | 多重通信装置 | |
| JPH05153093A (ja) | 冗長伝送方式 | |
| JPH01176136A (ja) | 伝送装置 |