JP2710495B2 - Ａｉｓ信号出力方式 - Google Patents
Ａｉｓ信号出力方式Info
- Publication number
- JP2710495B2 JP2710495B2 JP3233279A JP23327991A JP2710495B2 JP 2710495 B2 JP2710495 B2 JP 2710495B2 JP 3233279 A JP3233279 A JP 3233279A JP 23327991 A JP23327991 A JP 23327991A JP 2710495 B2 JP2710495 B2 JP 2710495B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cmi
- circuit
- clock signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＡＩＳ（高度情報システ
ム）信号出力方式に関し、特に、光端局装置において光
入力信号が存在しなくなった場合に多重変換装置側に出
力される、ＣＭＩ（Ｃｏｄｅｄ Ｍａｒｋ Ｉｎｖｅｒ
ｓｉｏｎ）符号に符号変換されたＡＩＳ信号の出力方式
に関する。
ム）信号出力方式に関し、特に、光端局装置において光
入力信号が存在しなくなった場合に多重変換装置側に出
力される、ＣＭＩ（Ｃｏｄｅｄ Ｍａｒｋ Ｉｎｖｅｒ
ｓｉｏｎ）符号に符号変換されたＡＩＳ信号の出力方式
に関する。
【０００２】
【従来の技術】ＡＩＳ信号出力方式とは、Ａ（ｋビット
／秒）のＮＲＺ（ノン・リターン・トゥ・ゼロ）信号と
２×Ａ（ｋＨｚ）の入力クロック信号と光入力信号が断
になったことを示す制御信号とを受け、この制御信号の
制御下で、入力クロック信号を使用してＮＲＺ信号をＡ
（ｋビット／秒）のＣＭＩ信号に変換し、この変換した
信号をＡＩＳ信号として出力する信号出力方式である。
／秒）のＮＲＺ（ノン・リターン・トゥ・ゼロ）信号と
２×Ａ（ｋＨｚ）の入力クロック信号と光入力信号が断
になったことを示す制御信号とを受け、この制御信号の
制御下で、入力クロック信号を使用してＮＲＺ信号をＡ
（ｋビット／秒）のＣＭＩ信号に変換し、この変換した
信号をＡＩＳ信号として出力する信号出力方式である。
【０００３】従来のＡＩＳ信号出力方式は図２に示すよ
うに、ＣＭＩ符号変換回路４と信号発生回路１０と制御
回路１１とから構成されている。信号発生回路１０は常
に「１」である信号を出力している。制御回路１１に
は、ＮＲＺ信号入力端子１からのＮＲＺ信号と、信号発
生回路１０からの「１」信号と、制御信号入力端子３か
らの制御信号とが供給される。制御回路１１は、光入力
断を示す制御信号の有無に基づいて、ＮＲＺ信号および
「１」信号のどちらか一方を選択して１か０かの出力信
号として出力する。ここで、制御回路１１は、制御信号
入力端子３から光信号断を示す制御信号が供給されてい
る場合には「１」信号を選択して出力し、制御信号入力
端子３から光入力断を示す制御信号が供給されていない
場合には、ＮＲＺ信号入力端子１から供給されたＡ（ｋ
ビット／秒）のＮＲＺ信号を選択して出力する。
うに、ＣＭＩ符号変換回路４と信号発生回路１０と制御
回路１１とから構成されている。信号発生回路１０は常
に「１」である信号を出力している。制御回路１１に
は、ＮＲＺ信号入力端子１からのＮＲＺ信号と、信号発
生回路１０からの「１」信号と、制御信号入力端子３か
らの制御信号とが供給される。制御回路１１は、光入力
断を示す制御信号の有無に基づいて、ＮＲＺ信号および
「１」信号のどちらか一方を選択して１か０かの出力信
号として出力する。ここで、制御回路１１は、制御信号
入力端子３から光信号断を示す制御信号が供給されてい
る場合には「１」信号を選択して出力し、制御信号入力
端子３から光入力断を示す制御信号が供給されていない
場合には、ＮＲＺ信号入力端子１から供給されたＡ（ｋ
ビット／秒）のＮＲＺ信号を選択して出力する。
【０００４】制御回路１１から出力された出力信号は、
ＣＭＩ符号変換回路４に供給される。ＣＭＩ符号変換回
路４では、クロック信号入力端子２から供給された２×
Ａ（ｋＨｚ）の入力クロック信号を使用して、制御回路
１１から供給された信号をＣＭＩ信号に変換する。周知
のように、ＣＭＩ符号変換回路４は入力された信号をマ
ーク率が１／２のＣＭＩ信号に変換するための回路であ
る。ここでマーク率とは、一つの信号における１と０と
の比率であり、マーク率１／２とは１と０との割合が等
しい場合を言う。さらに、ＣＭＩ符号変換回路４では、
「１」である信号が入力された場合には１つ前の状態
（１か０）を維持してさらに１／２周期ほど進んだ時点
で反転し、「０」である信号が入力された場合には１つ
前の状態（１か０）を反転してさらに１／２周期ほど進
んだ時点でもう一度反転する。従って、制御回路１１
が、信号発生回路１０から供給された常に「１」である
信号を選択してＣＭＩ符号変換回路４に「１」を出力す
ると、ＣＭＩ符号変換回路４では２×Ａ（ｋＨｚ）のク
ロック信号を使用してこの信号のマーク率を１／２に変
換するため、変換された信号の周波数は（Ａ／２）（ｋ
Ｈｚ）となる。一方、制御回路１１が、ＮＲＺ信号出力
端子１から供給されたＡ（ｋビット／秒）のＮＲＺ信号
を選択してＣＭＩ符号変換回路４に供給すると、ＣＭＩ
符号変換回路４では２×Ａ（ｋＨｚ）のクロック信号を
使用してこの信号のマーク率を１／２に変換する。この
場合はＣＭＩ符号変換回路４に供給されたＮＲＺ信号が
「０」であれば、回路自体の性質により、変換された信
号の周波数はＡ（ｋＨｚ）となる。ＣＭＩ符号変換回路
４は供給された「１」または「０」の信号をＣＭＩ信号
に変換すると、その信号をＡＩＳ信号としてＡＩＳ信号
出力端子に出力する。
ＣＭＩ符号変換回路４に供給される。ＣＭＩ符号変換回
路４では、クロック信号入力端子２から供給された２×
Ａ（ｋＨｚ）の入力クロック信号を使用して、制御回路
１１から供給された信号をＣＭＩ信号に変換する。周知
のように、ＣＭＩ符号変換回路４は入力された信号をマ
ーク率が１／２のＣＭＩ信号に変換するための回路であ
る。ここでマーク率とは、一つの信号における１と０と
の比率であり、マーク率１／２とは１と０との割合が等
しい場合を言う。さらに、ＣＭＩ符号変換回路４では、
「１」である信号が入力された場合には１つ前の状態
（１か０）を維持してさらに１／２周期ほど進んだ時点
で反転し、「０」である信号が入力された場合には１つ
前の状態（１か０）を反転してさらに１／２周期ほど進
んだ時点でもう一度反転する。従って、制御回路１１
が、信号発生回路１０から供給された常に「１」である
信号を選択してＣＭＩ符号変換回路４に「１」を出力す
ると、ＣＭＩ符号変換回路４では２×Ａ（ｋＨｚ）のク
ロック信号を使用してこの信号のマーク率を１／２に変
換するため、変換された信号の周波数は（Ａ／２）（ｋ
Ｈｚ）となる。一方、制御回路１１が、ＮＲＺ信号出力
端子１から供給されたＡ（ｋビット／秒）のＮＲＺ信号
を選択してＣＭＩ符号変換回路４に供給すると、ＣＭＩ
符号変換回路４では２×Ａ（ｋＨｚ）のクロック信号を
使用してこの信号のマーク率を１／２に変換する。この
場合はＣＭＩ符号変換回路４に供給されたＮＲＺ信号が
「０」であれば、回路自体の性質により、変換された信
号の周波数はＡ（ｋＨｚ）となる。ＣＭＩ符号変換回路
４は供給された「１」または「０」の信号をＣＭＩ信号
に変換すると、その信号をＡＩＳ信号としてＡＩＳ信号
出力端子に出力する。
【０００５】
【発明が解決しようとする課題】この従来のＡＩＳ信号
出力方式において、ＡＩＳ信号を出力するためには光入
力断などの障害発生時にも２×Ａ（ｋＨｚ）の入力クロ
ック信号が必要である。
出力方式において、ＡＩＳ信号を出力するためには光入
力断などの障害発生時にも２×Ａ（ｋＨｚ）の入力クロ
ック信号が必要である。
【０００６】また、受信信号を送信側に折り返すループ
バック試験を行う時、多重変換装置側にはＡＩＳ信号を
送出しなければならず、受信側では制御回路にＡ（ｋビ
ット／秒）のＮＲＺ信号が入力される前に受信信号を送
信側に送り返す必要がある。このため、ループバック試
験でＣＭＩ符号変換回路の機能をチェックすることがで
きないという欠点があった。
バック試験を行う時、多重変換装置側にはＡＩＳ信号を
送出しなければならず、受信側では制御回路にＡ（ｋビ
ット／秒）のＮＲＺ信号が入力される前に受信信号を送
信側に送り返す必要がある。このため、ループバック試
験でＣＭＩ符号変換回路の機能をチェックすることがで
きないという欠点があった。
【０００７】したがって本発明の目的は、光入力断など
の障害が発生した場合にもＡ（ｋＨｚ）の内部クロック
信号を使用してＡＩＳ信号を出力することができる方式
を提供することにある。
の障害が発生した場合にもＡ（ｋＨｚ）の内部クロック
信号を使用してＡＩＳ信号を出力することができる方式
を提供することにある。
【０００８】また、本発明のさらに他の目的は、ループ
バック試験時にＣＭＩ符号変換回路の機能もチェックす
ることができる方式を提供することにある。
バック試験時にＣＭＩ符号変換回路の機能もチェックす
ることができる方式を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＡＩＳ信号出力
方式は、Ａ（ｋビット／秒）のＮＲＺ信号と２×Ａ（ｋ
Ｈｚ）の入力クロック信号と光入力信号が断になったこ
とを示す制御信号とを受け、この制御信号の制御下でＮ
ＲＺ信号を入力クロック信号を使用してＡ（ｋビット／
秒）のＣＭＩ信号に変換し、この変換した信号をＡＩＳ
信号として出力する信号出力方式であり、入力クロック
信号を使用してＮＲＺ信号をＣＭＩ信号に符号変換する
ＣＭＩ符号変換回路と、Ａ（ｋＨｚ）の内部クロック信
号を発生するクロック信号発生回路と、内部クロック信
号を（Ａ／２）（ｋＨｚ）のクロック信号に分周する１
／２分周回路と、制御信号に応答して、ＣＭＩ信号か内
部クロック信号のどちらか一方を選択し、該選択した信
号をＡＩＳ信号として出力する選択回路と、を有するこ
とを特徴とする。
方式は、Ａ（ｋビット／秒）のＮＲＺ信号と２×Ａ（ｋ
Ｈｚ）の入力クロック信号と光入力信号が断になったこ
とを示す制御信号とを受け、この制御信号の制御下でＮ
ＲＺ信号を入力クロック信号を使用してＡ（ｋビット／
秒）のＣＭＩ信号に変換し、この変換した信号をＡＩＳ
信号として出力する信号出力方式であり、入力クロック
信号を使用してＮＲＺ信号をＣＭＩ信号に符号変換する
ＣＭＩ符号変換回路と、Ａ（ｋＨｚ）の内部クロック信
号を発生するクロック信号発生回路と、内部クロック信
号を（Ａ／２）（ｋＨｚ）のクロック信号に分周する１
／２分周回路と、制御信号に応答して、ＣＭＩ信号か内
部クロック信号のどちらか一方を選択し、該選択した信
号をＡＩＳ信号として出力する選択回路と、を有するこ
とを特徴とする。
【００１０】さらに本発明による選択回路は、制御信号
が光入力信号の断を示さない時にはＣＭＩ信号を選択し
た信号として出力し、制御信号が光入力信号の断を示し
ている時には分周したクロック信号を選択した信号とし
て出力することを特徴とする。
が光入力信号の断を示さない時にはＣＭＩ信号を選択し
た信号として出力し、制御信号が光入力信号の断を示し
ている時には分周したクロック信号を選択した信号とし
て出力することを特徴とする。
【００１１】また、本発明によるＡＩＳ信号出力方式
は、ＣＭＩ信号がループ試験用出力端子に供給されてい
ることを特徴とする。
は、ＣＭＩ信号がループ試験用出力端子に供給されてい
ることを特徴とする。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
る。図１は本発明の一実施例を示すブロック図である。
【００１３】ＣＭＩ符号変換回路４は、ＮＲＺ信号入力
端子１、クロック信号入力端子２および選択回路７の一
方の入力端に接続されている。ＣＭＩ符号変換回路４で
は、クロック信号入力端子２から供給された２×Ａ（ｋ
Ｈｚ）の入力クロック信号を使用して、ＮＲＺ信号出力
端子１から供給されたＡ（ｋビット／秒）のＮＲＺ信号
をＡ（ｋビット／秒）のＣＭＩ信号に変換する。ＣＭＩ
符号変換回路４はさらに、この変換したＣＭＩ信号を、
選択回路７へ供給する。このとき、ＣＭＩ信号はループ
バック試験用端子９にも供給される。
端子１、クロック信号入力端子２および選択回路７の一
方の入力端に接続されている。ＣＭＩ符号変換回路４で
は、クロック信号入力端子２から供給された２×Ａ（ｋ
Ｈｚ）の入力クロック信号を使用して、ＮＲＺ信号出力
端子１から供給されたＡ（ｋビット／秒）のＮＲＺ信号
をＡ（ｋビット／秒）のＣＭＩ信号に変換する。ＣＭＩ
符号変換回路４はさらに、この変換したＣＭＩ信号を、
選択回路７へ供給する。このとき、ＣＭＩ信号はループ
バック試験用端子９にも供給される。
【００１４】クロック信号発生回路５は、１／２分周回
路６に接続されている。１／２分周回路６はさらに選択
回路７の他方の入力端に接続されている。クロック信号
発生回路５から発生されたＡ（ｋＨｚ）の内部クロック
信号は、１／２分周回路６に供給され、そこでＡ／２
（ｋＨｚ）の信号に分周される。１／２分周回路６はこ
の分周した内部クロック信号を、ＡＩＳ信号として選択
回路７へ送出する。
路６に接続されている。１／２分周回路６はさらに選択
回路７の他方の入力端に接続されている。クロック信号
発生回路５から発生されたＡ（ｋＨｚ）の内部クロック
信号は、１／２分周回路６に供給され、そこでＡ／２
（ｋＨｚ）の信号に分周される。１／２分周回路６はこ
の分周した内部クロック信号を、ＡＩＳ信号として選択
回路７へ送出する。
【００１５】選択回路７は、後述する制御信号に応答し
て、ＣＭＩ符号変換回路４から供給されたＣＭＩ信号と
１／２分周回路６から供給された信号のうちどちらか一
方を選択する。この選択回路７は制御信号出力端子３に
接続されており、制御信号出力端子３から光信号断を示
す制御信号が供給されない時にはＡ（ｋビット／秒）の
ＣＭＩ信号を選択してＡＩＳ信号出力端子８に供給す
る。一方、制御信号出力端子３から光入力断を示す制御
信号が供給された場合には、分周した内部クロック信号
を選択してＡＩＳ信号出力端子８に供給する。この分周
した内部クロック信号の周波数はＡ／２（ｋＨｚ）であ
り、上述した従来のＣＭＩ符号変換回路が、制御回路か
ら「１」の信号を受信した際（光入力断の場合）にＣＭ
Ｉ信号出力端子８に供給するＡ（ｋビット／秒）のＣＭ
Ｉ信号と等価のものである。
て、ＣＭＩ符号変換回路４から供給されたＣＭＩ信号と
１／２分周回路６から供給された信号のうちどちらか一
方を選択する。この選択回路７は制御信号出力端子３に
接続されており、制御信号出力端子３から光信号断を示
す制御信号が供給されない時にはＡ（ｋビット／秒）の
ＣＭＩ信号を選択してＡＩＳ信号出力端子８に供給す
る。一方、制御信号出力端子３から光入力断を示す制御
信号が供給された場合には、分周した内部クロック信号
を選択してＡＩＳ信号出力端子８に供給する。この分周
した内部クロック信号の周波数はＡ／２（ｋＨｚ）であ
り、上述した従来のＣＭＩ符号変換回路が、制御回路か
ら「１」の信号を受信した際（光入力断の場合）にＣＭ
Ｉ信号出力端子８に供給するＡ（ｋビット／秒）のＣＭ
Ｉ信号と等価のものである。
【００１６】
【発明の効果】以上説明したように、本発明は、クロッ
ク信号発生回路から発生されたＡ（ｋＨｚ）の内部クロ
ック信号を１／２分周回路によってＡ／２（ｋＨｚ）の
クロック信号に分周し、この分周したクロック信号をＡ
ＩＳ信号として出力することができるため、光入力断な
どの障害発生時にもＡ（ｋＨｚ）のクロック信号を使用
してＡＩＳ信号を出力することができるという効果を有
する。
ク信号発生回路から発生されたＡ（ｋＨｚ）の内部クロ
ック信号を１／２分周回路によってＡ／２（ｋＨｚ）の
クロック信号に分周し、この分周したクロック信号をＡ
ＩＳ信号として出力することができるため、光入力断な
どの障害発生時にもＡ（ｋＨｚ）のクロック信号を使用
してＡＩＳ信号を出力することができるという効果を有
する。
【００１７】また、本発明は、ループバック試験を行う
場合にＡＩＳ信号の出力を行いながらＣＭＩ符号変換回
路の機能も同時にチェックすることができるという効果
を有する。
場合にＡＩＳ信号の出力を行いながらＣＭＩ符号変換回
路の機能も同時にチェックすることができるという効果
を有する。
【図１】本発明のＡＩＳ信号出力方式による一実施例を
示すブロック図である。
示すブロック図である。
【図２】従来のＡＩＳ信号出力方式を示すブロック図で
ある。
ある。
１ ＮＲＺ信号入力端子 ２ クロック信号入力端子 ３ 制御信号入力端子 ４ ＣＭＩ符号変換回路 ５ クロック信号発生回路 ６ １／２分周回路 ７ 選択回路 ８ ＡＩＳ信号出力端子 ９ ループバック試験用端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 9/00 Ｋ (56)参考文献 特開 平３−263946（ＪＰ，Ａ) 特開 平３−258043（ＪＰ，Ａ) 特開 平３−229555（ＪＰ，Ａ) 特開 平２−200013（ＪＰ，Ａ) 特開 平３−91334（ＪＰ，Ａ) 特開 昭63−65727（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 Ａ（ｋビット／秒）のＮＲＺ信号と２×
Ａ（ｋＨｚ）の入力クロック信号と光入力信号が断にな
ったことを示す制御信号とを受け、前記制御信号の制御
下で前記ＮＲＺ信号を前記入力クロック信号を使用して
Ａ（ｋビット／秒）のＣＭＩ信号に変換し、この変換し
た信号をＡＩＳ信号として出力する信号出力方式におい
て、 前記入力クロック信号を使用して前記ＮＲＺ信号を前記
ＣＭＩ信号に符号変換するＣＭＩ符号変換回路と、 Ａ（ｋＨｚ）の内部クロック信号を発生するクロック信
号発生回路と、 前記内部クロック信号を（Ａ／２）（ｋＨｚ）のクロッ
ク信号に分周する１／２分周回路と、 前記制御信号に応答して、前記ＣＭＩ信号か前記１／２
分周したクロック信号のどちらか一方を選択し、該選択
した信号を前記ＡＩＳ信号として出力する選択回路と、 を有することを特徴とするＡＩＳ信号出力方式。 - 【請求項２】 前記選択回路は、前記制御信号が前記光
入力信号の断を示さない時には前記ＣＭＩ信号を前記選
択した信号として出力し、前記制御信号が前記光入力信
号の断を示している時には前記分周したクロック信号を
前記選択した信号として出力することを特徴とする請求
項１記載のＡＩＳ信号出力方式。 - 【請求項３】 前記ＣＭＩ信号がループ試験用出力端子
に供給されていることを特徴とする請求項１記載のＡＩ
Ｓ信号出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233279A JP2710495B2 (ja) | 1991-09-12 | 1991-09-12 | Ａｉｓ信号出力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233279A JP2710495B2 (ja) | 1991-09-12 | 1991-09-12 | Ａｉｓ信号出力方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575671A JPH0575671A (ja) | 1993-03-26 |
| JP2710495B2 true JP2710495B2 (ja) | 1998-02-10 |
Family
ID=16952605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233279A Expired - Lifetime JP2710495B2 (ja) | 1991-09-12 | 1991-09-12 | Ａｉｓ信号出力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710495B2 (ja) |
-
1991
- 1991-09-12 JP JP3233279A patent/JP2710495B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575671A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4796278A (en) | Repeater for digital communication system | |
| JP2710495B2 (ja) | Ａｉｓ信号出力方式 | |
| US4839897A (en) | Fault detecting system for ADPCM codec | |
| JP4246841B2 (ja) | 伝送方法および伝送装置 | |
| KR100290133B1 (ko) | 자동 rs232/rs485통신컨버터 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JP2518159B2 (ja) | 多重化回路 | |
| JPH0828695B2 (ja) | チャンネルアクセス方式 | |
| JP3132685B2 (ja) | 送受信装置 | |
| JP2008124905A (ja) | 多分岐通信システム及びセンター側端局装置 | |
| KR940008107B1 (ko) | 데이타 전송장치 | |
| JP2833904B2 (ja) | パス監視方式 | |
| JP2580952B2 (ja) | 時分割同期多重バス回路 | |
| JPH0779214A (ja) | 音声圧縮伝送装置の迂回方式 | |
| JPS61102851A (ja) | 副信号伝送方法 | |
| JP2883578B2 (ja) | データ多重通信装置 | |
| JPH04242351A (ja) | エラーパルス発生回路 | |
| JPH05344107A (ja) | 制御信号識別ディジタル多重化装置 | |
| JPH0530316A (ja) | 同期確立方式 | |
| JPH0345585B2 (ja) | ||
| JPS63312736A (ja) | ダイヤル信号伝送方式 | |
| JPS6077541A (ja) | Ｐｃｍ通信方式 | |
| JP2002171272A (ja) | タイミングループ自動回避システム、及びタイミングループ自動回避方法。 | |
| JPH04309029A (ja) | 端局装置 | |
| JP2000124881A (ja) | 伝送路インターフェース切替方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |