JPH09149026A - 受信装置及び受信リタイミング切替方式 - Google Patents
受信装置及び受信リタイミング切替方式Info
- Publication number
- JPH09149026A JPH09149026A JP7323625A JP32362595A JPH09149026A JP H09149026 A JPH09149026 A JP H09149026A JP 7323625 A JP7323625 A JP 7323625A JP 32362595 A JP32362595 A JP 32362595A JP H09149026 A JPH09149026 A JP H09149026A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- delay
- data
- circuit
- reception timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】ISDNインタフェース網におけるSバスケー
ブルの接続形態に応じた受信リタイミングクロックの切
り替えを不要にすることができる受信リタイミング切替
方式を提供する。 【解決手段】受信データを遅延回路5aに入力し、遅延
回路5aで送信用クロック10に比べて小さな遅延を複
数生成して受信タイミング回路6に入力する。受信タイ
ミング回路6は、送信用クロック10に同期したタイミ
ングで遅延回路5aの出力データをラッチし、比較回路
7に入力する。比較回路7は、受信タイミング回路6の
出力データを比較し、最も適切な遅延を選択して選択信
号12を形成する。選択回路8は、遅延回路5b、5c
の出力から選択信号12に基づいて特定の遅延データを
選択する。
ブルの接続形態に応じた受信リタイミングクロックの切
り替えを不要にすることができる受信リタイミング切替
方式を提供する。 【解決手段】受信データを遅延回路5aに入力し、遅延
回路5aで送信用クロック10に比べて小さな遅延を複
数生成して受信タイミング回路6に入力する。受信タイ
ミング回路6は、送信用クロック10に同期したタイミ
ングで遅延回路5aの出力データをラッチし、比較回路
7に入力する。比較回路7は、受信タイミング回路6の
出力データを比較し、最も適切な遅延を選択して選択信
号12を形成する。選択回路8は、遅延回路5b、5c
の出力から選択信号12に基づいて特定の遅延データを
選択する。
Description
【0001】
【発明の属する技術分野】本発明は、受信装置及び受信
リタイミング切替方式に関し、特にISDN(サービス
総合デジタル網)におけるSインタフェーストランシー
バの受信リタイミング切替方式に関する。
リタイミング切替方式に関し、特にISDN(サービス
総合デジタル網)におけるSインタフェーストランシー
バの受信リタイミング切替方式に関する。
【0002】
【従来の技術】図4は、ISDNインタフェース網にお
けるSバスケーブルの接続形態を示す図である。
けるSバスケーブルの接続形態を示す図である。
【0003】図4に示すように、ISDNインタフェー
ス網では、加入者端末装置(TE:terminal equipmen
t、以下「スレーブ装置」ともいう)31、31a〜3
1cと、網終端装置(NT:network termination、以
下「マスタ装置」ともいう)33と、がSバスケーブル
を介して以下の3種類の形態で接続されている。
ス網では、加入者端末装置(TE:terminal equipmen
t、以下「スレーブ装置」ともいう)31、31a〜3
1cと、網終端装置(NT:network termination、以
下「マスタ装置」ともいう)33と、がSバスケーブル
を介して以下の3種類の形態で接続されている。
【0004】図4(a)は1対1接続(Point to Poin
t)の形態を示し、スレーブ装置31とマスタ装置33
とが1対1の関係で接続されている。図4(b)及び図
4(c)はそれぞれ短距離受動バス接続(Short Passiv
e Bus)及び延長受動バス接続(Extend Passive Bus)
の形態を示し、マスタ装置33に接続されたSバスケー
ブルにスレーブ装置31a〜31cが接続されている。
なお、いずれの接続形態においても、Sバスケーブルの
両端には終端抵抗(TR)32a、32bが設けられて
いる。
t)の形態を示し、スレーブ装置31とマスタ装置33
とが1対1の関係で接続されている。図4(b)及び図
4(c)はそれぞれ短距離受動バス接続(Short Passiv
e Bus)及び延長受動バス接続(Extend Passive Bus)
の形態を示し、マスタ装置33に接続されたSバスケー
ブルにスレーブ装置31a〜31cが接続されている。
なお、いずれの接続形態においても、Sバスケーブルの
両端には終端抵抗(TR)32a、32bが設けられて
いる。
【0005】図5は、従来の受信リタイミング切替方式
の構成を示すブロック図である。
の構成を示すブロック図である。
【0006】図4及び図5を参照すると、図4に示した
各接続形態をとるマスタ装置33において、従来の受信
リタイミング切替方式は、スレーブ装置31、31a〜
31cからのSバス受信データのAMI(Alternate Ma
rk Inversion)符号を受信コンパレータ51a、51b
で極性毎に分離する。ここで、AMI符号を極性毎に分
離するのは、フレーム毎の先頭ビットを示すために付加
されているバイオレーションを検出するためである。
各接続形態をとるマスタ装置33において、従来の受信
リタイミング切替方式は、スレーブ装置31、31a〜
31cからのSバス受信データのAMI(Alternate Ma
rk Inversion)符号を受信コンパレータ51a、51b
で極性毎に分離する。ここで、AMI符号を極性毎に分
離するのは、フレーム毎の先頭ビットを示すために付加
されているバイオレーションを検出するためである。
【0007】受信コンパレータ51a、51bの出力信
号は、MUX(Multiplexer)回路54でMUXされ、
このMUXされた信号に基づいてデジタルPLL(Phas
e Locke Loop;位相同期ループ)回路55でSバス受信
データに同期したクロックが生成される。
号は、MUX(Multiplexer)回路54でMUXされ、
このMUXされた信号に基づいてデジタルPLL(Phas
e Locke Loop;位相同期ループ)回路55でSバス受信
データに同期したクロックが生成される。
【0008】一方、送信符号化回路53では、送信デー
タ9と送信用クロック10とに基づいてスレーブ装置3
1、31a〜31cへのSバス送信データが生成され、
この生成されたSバス送信データが送信ドライバ52を
介してAMI符号に変換されてSバスケーブル上に出力
される。
タ9と送信用クロック10とに基づいてスレーブ装置3
1、31a〜31cへのSバス送信データが生成され、
この生成されたSバス送信データが送信ドライバ52を
介してAMI符号に変換されてSバスケーブル上に出力
される。
【0009】ここで、ITU−T(International Tele
communication Union-Telecommunication Standardizat
ion Sector、国際電気通信連合−電気通信標準化部門)
勧告I.430の規定では、Sバス送信データに同期し
たデータがSバス受信データとして入力されるため、受
信リタイミング回路57a、57bでは、リタイミング
クロック選択用セレクタ56で選択されたクロックが受
信コンパレータ51a、51bの出力信号のリタイミン
グに用いられている。
communication Union-Telecommunication Standardizat
ion Sector、国際電気通信連合−電気通信標準化部門)
勧告I.430の規定では、Sバス送信データに同期し
たデータがSバス受信データとして入力されるため、受
信リタイミング回路57a、57bでは、リタイミング
クロック選択用セレクタ56で選択されたクロックが受
信コンパレータ51a、51bの出力信号のリタイミン
グに用いられている。
【0010】すなわち、デジタルPLL回路55で生成
されたクロックと、送信符号化回路53でSバス送信デ
ータが生成されるときの基になる送信用クロック10
と、のうちの一方がリタイミングクロック選択用セレク
タ56で選択され、受信リタイミング回路57a、57
bで受信コンパレータ51a、51bの出力信号のリタ
イミングに用いられるクロックとなる。
されたクロックと、送信符号化回路53でSバス送信デ
ータが生成されるときの基になる送信用クロック10
と、のうちの一方がリタイミングクロック選択用セレク
タ56で選択され、受信リタイミング回路57a、57
bで受信コンパレータ51a、51bの出力信号のリタ
イミングに用いられるクロックとなる。
【0011】通常、マスタ装置33から送信される送信
データとマスタ装置33で受信する受信データとの間の
位相関係は、Sバスケーブルの接続形態と、スレーブ装
置31、31a〜31cとマスタ装置33との間の伝送
距離の違いによって決定される。
データとマスタ装置33で受信する受信データとの間の
位相関係は、Sバスケーブルの接続形態と、スレーブ装
置31、31a〜31cとマスタ装置33との間の伝送
距離の違いによって決定される。
【0012】図6は、図4に示した各接続形態における
送信用クロックと受信データとの位相関係を示す図であ
る。
送信用クロックと受信データとの位相関係を示す図であ
る。
【0013】図6に示すように、延長受動バス接続の場
合には、送信位相に対して受信位相が10μS〜42μ
Sの範囲でありかつスレーブ装置が複数あるため、スレ
ーブ装置間において0〜2μSの位相差が発生する。ま
た、短距離受動バス接続の場合には、スレーブ装置間に
おいて0〜4μSの位相差が発生する。
合には、送信位相に対して受信位相が10μS〜42μ
Sの範囲でありかつスレーブ装置が複数あるため、スレ
ーブ装置間において0〜2μSの位相差が発生する。ま
た、短距離受動バス接続の場合には、スレーブ装置間に
おいて0〜4μSの位相差が発生する。
【0014】図4(b)の短距離受動バス接続を例にと
ると、マスタ装置33から出力された信号に対してスレ
ーブ装置31a〜31cは一定の位相間隔で信号を出力
する。仮にマスタ装置33とスレーブ装置とが直接接続
されていれば(Sバスケーブルが0mの場合)、マスタ
装置33から出力された信号がそのスレーブ装置を通っ
て再びマスタ装置33に戻ってくるのにかかる時間は、
装置の遅延のみによって決定される。
ると、マスタ装置33から出力された信号に対してスレ
ーブ装置31a〜31cは一定の位相間隔で信号を出力
する。仮にマスタ装置33とスレーブ装置とが直接接続
されていれば(Sバスケーブルが0mの場合)、マスタ
装置33から出力された信号がそのスレーブ装置を通っ
て再びマスタ装置33に戻ってくるのにかかる時間は、
装置の遅延のみによって決定される。
【0015】しかしながら、実際のスレーブ装置31a
〜31cは、所定の伝送距離を有するSバスケーブルを
介してマスタ装置33と接続されているため、装置の遅
延に加えて伝送距離に応じたケーブルの遅延が加わる。
最遠端のスレーブ装置31aでは、装置の遅延(10μ
s)に加えてケーブルの遅延(4μs)が加わるため、
同一の接続形態でも0〜4μSの位相差が生じる。
〜31cは、所定の伝送距離を有するSバスケーブルを
介してマスタ装置33と接続されているため、装置の遅
延に加えて伝送距離に応じたケーブルの遅延が加わる。
最遠端のスレーブ装置31aでは、装置の遅延(10μ
s)に加えてケーブルの遅延(4μs)が加わるため、
同一の接続形態でも0〜4μSの位相差が生じる。
【0016】ここで、0〜4μSの位相差は前記勧告上
で保証されているため、デジタルPLL回路等を用いな
くとも、受信リタイミング回路57a、57bにおいて
送信データと同じ位相で、すなわちクロックレートが
5.2μsの送信用クロックを用いてリタイミングを行
うことにより、送信符号化回路3、送信ドライブ2及び
受信コンパレータ51a、51bにおける遅延からなる
送信部の遅延により問題なくリタイミングすることがで
きる。
で保証されているため、デジタルPLL回路等を用いな
くとも、受信リタイミング回路57a、57bにおいて
送信データと同じ位相で、すなわちクロックレートが
5.2μsの送信用クロックを用いてリタイミングを行
うことにより、送信符号化回路3、送信ドライブ2及び
受信コンパレータ51a、51bにおける遅延からなる
送信部の遅延により問題なくリタイミングすることがで
きる。
【0017】これに対し、1対1接続の場合には、送信
位相に対して受信位相が10〜42μSの範囲にある
が、送信データと受信データとの位相差が15.6μ
S、20.8μS、26μS、10.4+5.2×n
(n:自然数)μS、…、41.6μSとなったとき、
すなわち送信用クロックの立ち上がりのタイミングと受
信データのエッジとが重なったときに受信データを読み
込むことができない。
位相に対して受信位相が10〜42μSの範囲にある
が、送信データと受信データとの位相差が15.6μ
S、20.8μS、26μS、10.4+5.2×n
(n:自然数)μS、…、41.6μSとなったとき、
すなわち送信用クロックの立ち上がりのタイミングと受
信データのエッジとが重なったときに受信データを読み
込むことができない。
【0018】従って、1対1接続の場合には、デジタル
PLL回路55で生成されたクロックがリタイミングク
ロック選択用セレクタ56で選択できるように制御し、
デジタルPLL回路55からのクロックを受信リタイミ
ング回路57a、57bに入力してリタイミングを行う
ようにしなければならない。
PLL回路55で生成されたクロックがリタイミングク
ロック選択用セレクタ56で選択できるように制御し、
デジタルPLL回路55からのクロックを受信リタイミ
ング回路57a、57bに入力してリタイミングを行う
ようにしなければならない。
【0019】なお、図4(b)及び図4(c)の短距離
受動バス接続及び延長受動バス接続では複数のスレーブ
装置31a〜31cが同時に動作することが前提となっ
ているため、例えばB1ch(チャネル)をスレーブ装置
31aが利用し、B2ch(チャネル)をスレーブ装置3
1cが利用するというようにチャネルを分割して動作さ
せる場合がある。そのような場合には、同じフレーム内
でもチャネルが異なるとマスタ装置での位相が異なるた
め、デジタルPLL回路等を用いて受信データのリタイ
ミングを行うと受信データの位相差がジッタとなって受
信特性を悪化させてしまう。
受動バス接続及び延長受動バス接続では複数のスレーブ
装置31a〜31cが同時に動作することが前提となっ
ているため、例えばB1ch(チャネル)をスレーブ装置
31aが利用し、B2ch(チャネル)をスレーブ装置3
1cが利用するというようにチャネルを分割して動作さ
せる場合がある。そのような場合には、同じフレーム内
でもチャネルが異なるとマスタ装置での位相が異なるた
め、デジタルPLL回路等を用いて受信データのリタイ
ミングを行うと受信データの位相差がジッタとなって受
信特性を悪化させてしまう。
【0020】以上のことから、リタイミングクロック選
択用セレクタ56は、図4に示したSバスケーブルの接
続形態に応じてデジタルPLL回路55からのクロック
と送信用クロック10とを適宜切り替え、受信リタイミ
ング回路57a、57bとフレーム同期検出回路58と
により後段の動作クロックとして用いている。
択用セレクタ56は、図4に示したSバスケーブルの接
続形態に応じてデジタルPLL回路55からのクロック
と送信用クロック10とを適宜切り替え、受信リタイミ
ング回路57a、57bとフレーム同期検出回路58と
により後段の動作クロックとして用いている。
【0021】なお、リタイミングクロック選択用セレク
タ56の切り替え動作を制御する外部からのセレクタ切
り替え信号としては、事前に調べておいたSバスケーブ
ルの接続形態に応じた制御信号等を手動スイッチ又は上
位装置(図示せず)が入力している。
タ56の切り替え動作を制御する外部からのセレクタ切
り替え信号としては、事前に調べておいたSバスケーブ
ルの接続形態に応じた制御信号等を手動スイッチ又は上
位装置(図示せず)が入力している。
【0022】実際には、マスタ装置とスレーブ装置との
間のSバスケーブルの接続形態が設置場所等によって異
なるため、配線工事等の際にマスタ装置側でSバスケー
ブルの接続形態に合わせてリタイミングクロックの切り
替えを手動で行うか、その工事形態を局データとして管
理し、局側からのリモート操作によって切り替えを行う
ようにしている。
間のSバスケーブルの接続形態が設置場所等によって異
なるため、配線工事等の際にマスタ装置側でSバスケー
ブルの接続形態に合わせてリタイミングクロックの切り
替えを手動で行うか、その工事形態を局データとして管
理し、局側からのリモート操作によって切り替えを行う
ようにしている。
【0023】
【発明が解決しようとする課題】しかしながら、前記従
来の受信リタイミング切替方式では、ISDN回線網の
線路形態を事前に調べておき、手動スイッチ又は上位装
置からの制御によって適正な受信リタイミングに切り替
える必要があるため、トランシーバを設置する度に線路
形態の事前調査、現場等における切り替えが必要になる
という問題がある。
来の受信リタイミング切替方式では、ISDN回線網の
線路形態を事前に調べておき、手動スイッチ又は上位装
置からの制御によって適正な受信リタイミングに切り替
える必要があるため、トランシーバを設置する度に線路
形態の事前調査、現場等における切り替えが必要になる
という問題がある。
【0024】また、前記従来の受信リタイミング切替方
式では、Sバスケーブルの接続形態をユーザ側で変更し
た場合に、Sバスケーブルの接続形態とマスタ装置の設
定とが異なって通信異常が発生する可能性があるという
問題がある。
式では、Sバスケーブルの接続形態をユーザ側で変更し
た場合に、Sバスケーブルの接続形態とマスタ装置の設
定とが異なって通信異常が発生する可能性があるという
問題がある。
【0025】従って、本発明は前記問題点に鑑みてなさ
れたものであり、受信タイミングを容易に生成すること
ができる受信装置及びISDNインタフェース網におけ
るSバスケーブルの接続形態に応じた受信リタイミング
クロックの切り替えを不要にすることができる受信リタ
イミング切替方式を提供することを目的とする。
れたものであり、受信タイミングを容易に生成すること
ができる受信装置及びISDNインタフェース網におけ
るSバスケーブルの接続形態に応じた受信リタイミング
クロックの切り替えを不要にすることができる受信リタ
イミング切替方式を提供することを目的とする。
【0026】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、デジタル回線からの受信信号が所定の期
間にわたって所定の一定レベルにあることを検出するこ
とで受信タイミングを生成する受信タイミング生成手段
と、前記デジタル回線からの受信信号を遅延させる遅延
手段と、前記受信タイミング生成手段が生成した前記受
信タイミングにより前記遅延手段が遅延させた受信信号
を選択する選択手段と、を含むことを特徴とする受信装
置を提供する。
め、本発明は、デジタル回線からの受信信号が所定の期
間にわたって所定の一定レベルにあることを検出するこ
とで受信タイミングを生成する受信タイミング生成手段
と、前記デジタル回線からの受信信号を遅延させる遅延
手段と、前記受信タイミング生成手段が生成した前記受
信タイミングにより前記遅延手段が遅延させた受信信号
を選択する選択手段と、を含むことを特徴とする受信装
置を提供する。
【0027】また、本発明の受信装置は、好ましくは、
前記受信タイミング生成手段が、前記デジタル回線から
の受信信号を遅延させて遅延量の異なる複数の遅延信号
を生成し、該生成した複数の遅延信号を比較することで
前記受信信号が所定の期間にわたって所定の一定レベル
にあることを検出するようにしたことを特徴とする。
前記受信タイミング生成手段が、前記デジタル回線から
の受信信号を遅延させて遅延量の異なる複数の遅延信号
を生成し、該生成した複数の遅延信号を比較することで
前記受信信号が所定の期間にわたって所定の一定レベル
にあることを検出するようにしたことを特徴とする。
【0028】そしてまた、本発明の受信装置は、好まし
くは、前記デジタル回線からの受信信号をTTL符号に
変換する変換手段をさらに含み、該変換手段が変換した
後の受信信号を用いて前記受信タイミング生成手段が前
記受信タイミングを生成するようにしたことを特徴とす
る。
くは、前記デジタル回線からの受信信号をTTL符号に
変換する変換手段をさらに含み、該変換手段が変換した
後の受信信号を用いて前記受信タイミング生成手段が前
記受信タイミングを生成するようにしたことを特徴とす
る。
【0029】さらに、本発明は、ISDN回線に接続さ
れる加入者線を終端する網終端装置と、該網終端装置と
の間でバスケーブルを介してデータの授受を行う一又は
複数の加入者端末装置と、を含むISDNインタフェー
ス網において、前記一又は複数の加入者端末装置からの
受信データを受信する受信用コンパレータと、該受信コ
ンパレータの出力データを所定の遅延間隔で遅延させて
複数の遅延データを生成する遅延手段と、前記網終端装
置の送信用クロックに同期したタイミングで前記複数の
遅延データを取り込む受信タイミング手段と、該受信タ
イミング手段が取り込んだ複数の遅延データを比較して
所定の選択信号を出力する比較手段と、該比較手段が出
力した前記所定の選択信号に基づいて前記受信用コンパ
レータの出力データから生成される特定の遅延データを
選択する選択手段と、を含むことを特徴とする受信リタ
イミング切替方式を提供する。
れる加入者線を終端する網終端装置と、該網終端装置と
の間でバスケーブルを介してデータの授受を行う一又は
複数の加入者端末装置と、を含むISDNインタフェー
ス網において、前記一又は複数の加入者端末装置からの
受信データを受信する受信用コンパレータと、該受信コ
ンパレータの出力データを所定の遅延間隔で遅延させて
複数の遅延データを生成する遅延手段と、前記網終端装
置の送信用クロックに同期したタイミングで前記複数の
遅延データを取り込む受信タイミング手段と、該受信タ
イミング手段が取り込んだ複数の遅延データを比較して
所定の選択信号を出力する比較手段と、該比較手段が出
力した前記所定の選択信号に基づいて前記受信用コンパ
レータの出力データから生成される特定の遅延データを
選択する選択手段と、を含むことを特徴とする受信リタ
イミング切替方式を提供する。
【0030】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【0031】図1は、本発明の一実施形態に係る受信リ
タイミング切替方式の構成を示すブロック図である。
タイミング切替方式の構成を示すブロック図である。
【0032】図1及び図4を参照すると、本実施形態に
係る受信リタイミング切替方式は、ISDN回線に接続
される加入者線を終端する網終端装置(以下「マスタ装
置」ともいう)33と、マスタ装置33との間でSバス
ケーブルを介してデータの授受を行う加入者端末装置
(以下「スレーブ装置」ともいう)31、31a〜31
cと、を含むISDNインタフェース網に適用すること
ができ、図4(a)ないし図4(c)に示すようなSバ
スケーブルの各接続形態に適用することができる。
係る受信リタイミング切替方式は、ISDN回線に接続
される加入者線を終端する網終端装置(以下「マスタ装
置」ともいう)33と、マスタ装置33との間でSバス
ケーブルを介してデータの授受を行う加入者端末装置
(以下「スレーブ装置」ともいう)31、31a〜31
cと、を含むISDNインタフェース網に適用すること
ができ、図4(a)ないし図4(c)に示すようなSバ
スケーブルの各接続形態に適用することができる。
【0033】図1を参照して、本実施形態に係る受信リ
タイミング切替方式の構成を説明する。
タイミング切替方式の構成を説明する。
【0034】本実施形態に係る受信リタイミング切替方
式は、スレーブ装置からの受信データを受信する受信コ
ンパレータ1a、1bと、Sバス送信データをAMI符
号に変換してSバスケーブル上に出力する送信ドライバ
ー2と、送信データ9と送信用クロック10とに基づい
てSバス送信データを生成する送信符号化回路3と、受
信コンパレータ1a、1bの出力データをTTL符号に
変換するOR回路4と、OR回路4及び受信コンパレー
タ1a、1bの出力データをそれぞれ所定の遅延間隔で
遅延させる遅延回路5a及び遅延回路5b、5cと、送
信用クロック10に同期したタイミングで遅延回路5a
の遅延データをラッチする受信タイミング回路6と、受
信タイミング回路6がラッチした複数の遅延データを比
較して選択信号12を出力する比較回路7と、比較回路
7が出力した選択信号12に基づいて遅延回路5b、5
cから特定の遅延データを選択する選択回路8と、を主
要な構成として含む。
式は、スレーブ装置からの受信データを受信する受信コ
ンパレータ1a、1bと、Sバス送信データをAMI符
号に変換してSバスケーブル上に出力する送信ドライバ
ー2と、送信データ9と送信用クロック10とに基づい
てSバス送信データを生成する送信符号化回路3と、受
信コンパレータ1a、1bの出力データをTTL符号に
変換するOR回路4と、OR回路4及び受信コンパレー
タ1a、1bの出力データをそれぞれ所定の遅延間隔で
遅延させる遅延回路5a及び遅延回路5b、5cと、送
信用クロック10に同期したタイミングで遅延回路5a
の遅延データをラッチする受信タイミング回路6と、受
信タイミング回路6がラッチした複数の遅延データを比
較して選択信号12を出力する比較回路7と、比較回路
7が出力した選択信号12に基づいて遅延回路5b、5
cから特定の遅延データを選択する選択回路8と、を主
要な構成として含む。
【0035】次に、図1を参照して、本実施形態に係る
受信リタイミング切替方式の動作を説明する。
受信リタイミング切替方式の動作を説明する。
【0036】コンパレータ1a、1bは、スレーブ装置
からのSバス受信データのAMI符号を極性毎に分離
し、その分離したデータをOR回路4に入力すると共
に、遅延回路5b、5cに入力する。
からのSバス受信データのAMI符号を極性毎に分離
し、その分離したデータをOR回路4に入力すると共
に、遅延回路5b、5cに入力する。
【0037】OR回路4は、コンパレータ1a、1bか
ら入力されたデータをTTLレベルの符号に変換した
後、その変換後のデータを遅延回路5aに入力する。
ら入力されたデータをTTLレベルの符号に変換した
後、その変換後のデータを遅延回路5aに入力する。
【0038】遅延回路5aは、送信用クロック10に比
べて小さな遅延を生成する遅延回路を複数シリアルに接
続したものであり、TTL符号に変換された受信データ
から複数の遅延データを生成して受信タイミング回路6
に入力する。
べて小さな遅延を生成する遅延回路を複数シリアルに接
続したものであり、TTL符号に変換された受信データ
から複数の遅延データを生成して受信タイミング回路6
に入力する。
【0039】受信タイミング回路6は、送信用クロック
10に同期したタイミングで遅延回路5aからの出力デ
ータをラッチし、比較回路7に入力する。
10に同期したタイミングで遅延回路5aからの出力デ
ータをラッチし、比較回路7に入力する。
【0040】比較回路7は、受信タイミング回路6から
の出力データを比較し、最も適切な遅延を選択して選択
信号12を生成する。
の出力データを比較し、最も適切な遅延を選択して選択
信号12を生成する。
【0041】選択回路8は、比較回路7から出力された
選択信号12に基づいて遅延回路5b、5cの出力から
送信用クロック10に同期した特定の遅延データである
受信データ11を選択する。選択された受信データ11
はSインタフェース受信データとしてこれ以降の後段の
動作に用いられる。
選択信号12に基づいて遅延回路5b、5cの出力から
送信用クロック10に同期した特定の遅延データである
受信データ11を選択する。選択された受信データ11
はSインタフェース受信データとしてこれ以降の後段の
動作に用いられる。
【0042】図2は、本発明の一実施形態に係る受信リ
タイミング切替方式の比較回路の一構成例を示すブロッ
ク図である。
タイミング切替方式の比較回路の一構成例を示すブロッ
ク図である。
【0043】図1及び図2を参照すると、本実施形態に
係る受信リタイミング切替方式の比較回路7は、受信タ
イミング回路6の出力信号について所定の比較処理を行
う比較部21と、入力信号の連続性を監視する入力監視
部22と、を含む。
係る受信リタイミング切替方式の比較回路7は、受信タ
イミング回路6の出力信号について所定の比較処理を行
う比較部21と、入力信号の連続性を監視する入力監視
部22と、を含む。
【0044】図2に示すように、比較部21は、例えば
3入力のEXOR回路21a〜21dから構成される。
EXOR回路21a〜21dは、受信タイミング回路6
でラッチされた遅延回路5aの出力信号(遅延データA
〜D)から適宜選択された3つの信号をそれぞれの入力
とする。
3入力のEXOR回路21a〜21dから構成される。
EXOR回路21a〜21dは、受信タイミング回路6
でラッチされた遅延回路5aの出力信号(遅延データA
〜D)から適宜選択された3つの信号をそれぞれの入力
とする。
【0045】EXOR回路21a〜21dは、それぞれ
の入力信号について排他的論理和を計算し、同じ結果が
得られた信号にHiを立てる。
の入力信号について排他的論理和を計算し、同じ結果が
得られた信号にHiを立てる。
【0046】入力監視部22は、比較部21から出力さ
れる結果が所定の期間連続していることを監視し、受信
データが偶然に一致して不適切な判定が行われることを
防止する。ここで、1フレームの中には規則性のあるビ
ットがあるため、1フレーム(48bit)分の監視を
行えば十分であり、入力監視部22は、送信用クロック
10で最低48ビット以上入力信号の変化がないことを
確認して選択回路8に対して選択信号12を出力する。
れる結果が所定の期間連続していることを監視し、受信
データが偶然に一致して不適切な判定が行われることを
防止する。ここで、1フレームの中には規則性のあるビ
ットがあるため、1フレーム(48bit)分の監視を
行えば十分であり、入力監視部22は、送信用クロック
10で最低48ビット以上入力信号の変化がないことを
確認して選択回路8に対して選択信号12を出力する。
【0047】なお、比較部21は、図2に示したEXO
R回路に限定されず、受信データが所定の期間にわたっ
て所定の一定レベルにあることを検出できるものであれ
ば、遅延回路5aにおける個々の遅延回路の遅延量や、
回路の構成及びAC的な特性に応じた各種の構成を採用
することができる。
R回路に限定されず、受信データが所定の期間にわたっ
て所定の一定レベルにあることを検出できるものであれ
ば、遅延回路5aにおける個々の遅延回路の遅延量や、
回路の構成及びAC的な特性に応じた各種の構成を採用
することができる。
【0048】図3は、本発明の一実施形態に係る受信リ
タイミング切替方式の受信タイミング回路の一タイミン
グ例を示す図である。
タイミング切替方式の受信タイミング回路の一タイミン
グ例を示す図である。
【0049】図3に示すようなタイミングで、受信タイ
ミング回路6の入力線a〜dのそれぞれに対して遅延回
路5aから複数の遅延データが入力される場合を考え
る。
ミング回路6の入力線a〜dのそれぞれに対して遅延回
路5aから複数の遅延データが入力される場合を考え
る。
【0050】例えばクロック線Cに入力される送信用ク
ロック10に同期した図中の点線時におけるタイミング
でデータが取り込まれる場合には、入力線bと入力線c
のデータが同一のものとなるため、入力線b又は入力線
cに対応する遅延データを遅延回路5b、5cが出力す
る複数の遅延データの中から選択することにより、受信
データのリタイミングを適切に行うことができる。
ロック10に同期した図中の点線時におけるタイミング
でデータが取り込まれる場合には、入力線bと入力線c
のデータが同一のものとなるため、入力線b又は入力線
cに対応する遅延データを遅延回路5b、5cが出力す
る複数の遅延データの中から選択することにより、受信
データのリタイミングを適切に行うことができる。
【0051】以上、本発明の一実施形態について説明し
てきたが、本発明はこのような実施の形態に限定される
ものではなく、本発明の原理に準ずる各種の実施の形態
を含む。
てきたが、本発明はこのような実施の形態に限定される
ものではなく、本発明の原理に準ずる各種の実施の形態
を含む。
【0052】
【発明の効果】以上に説明したように、本発明の受信装
置及び受信リタイミング切替方式によれば、受信信号が
所定の期間にわたって所定の一定レベルにあることを検
出することで受信タイミングを生成するようにしている
ため、受信タイミングを容易に生成することができ、特
にISDNインタフェース網におけるバスケーブルの接
続形態に応じた受信データのリタイミングクロックの切
り替えを不要にすることができる。
置及び受信リタイミング切替方式によれば、受信信号が
所定の期間にわたって所定の一定レベルにあることを検
出することで受信タイミングを生成するようにしている
ため、受信タイミングを容易に生成することができ、特
にISDNインタフェース網におけるバスケーブルの接
続形態に応じた受信データのリタイミングクロックの切
り替えを不要にすることができる。
【図1】本発明の一実施形態に係る受信リタイミング切
替方式の構成を示すブロック図である。
替方式の構成を示すブロック図である。
【図2】本発明の一実施形態に係る受信リタイミング切
替方式の比較回路の一構成例を示すブロック図である。
替方式の比較回路の一構成例を示すブロック図である。
【図3】本発明の一実施形態に係る受信リタイミング切
替方式の受信タイミング回路の一タイミング例を示す図
である。
替方式の受信タイミング回路の一タイミング例を示す図
である。
【図4】ISDNインタフェース網におけるSバスケー
ブルの接続形態を示す図である。
ブルの接続形態を示す図である。
【図5】従来の受信リタイミング切替方式の構成を示す
ブロック図である。
ブロック図である。
【図6】図4に示した各接続形態における送信用クロッ
クと受信データとの位相関係を示す図である。
クと受信データとの位相関係を示す図である。
1a、1b、51a、51b 受信コンパレータ 2、52 送信ドライバー 3、53 送信符号化回路 4 OR回路 5a、5b、5c 遅延回路 6 受信タイミング回路 7 比較回路 8 選択回路 9 送信データ 10 送信用クロック 11 受信データ 12 選択信号 21 比較部 22 入力監視部 31、31a、31b、31c TE(加入者端末装
置) 32a、32b TR(終端抵抗) 33 NT(網終端装置) 54 MUX回路 55 デジタルPLL回路 56 リタイミングクロック選択用セレクタ 57a、57b 受信リタイミング回路 58 フレーム同期検出回路
置) 32a、32b TR(終端抵抗) 33 NT(網終端装置) 54 MUX回路 55 デジタルPLL回路 56 リタイミングクロック選択用セレクタ 57a、57b 受信リタイミング回路 58 フレーム同期検出回路
Claims (4)
- 【請求項1】デジタル回線からの受信信号が所定の期間
にわたって所定の一定レベルにあることを検出すること
で受信タイミングを生成する受信タイミング生成手段
と、 前記デジタル回線からの受信信号を遅延させる遅延手段
と、 前記受信タイミング生成手段が生成した前記受信タイミ
ングにより前記遅延手段が遅延させた受信信号を選択す
る選択手段と、 を含むことを特徴とする受信装置。 - 【請求項2】前記受信タイミング生成手段が、前記デジ
タル回線からの受信信号を遅延させて遅延量の異なる複
数の遅延信号を生成し、該生成した複数の遅延信号を比
較することで前記受信信号が所定の期間にわたって所定
の一定レベルにあることを検出するようにしたことを特
徴とする請求項1記載の受信装置。 - 【請求項3】前記デジタル回線からの受信信号をTTL
符号に変換する変換手段をさらに含み、 該変換手段が変換した後の受信信号を用いて前記受信タ
イミング生成手段が前記受信タイミングを生成するよう
にしたことを特徴とする請求項1又は2記載の受信装
置。 - 【請求項4】ISDN回線に接続される加入者線を終端
する網終端装置と、該網終端装置との間でバスケーブル
を介してデータの授受を行う一又は複数の加入者端末装
置と、を含むISDNインタフェース網において、 前記一又は複数の加入者端末装置からの受信データを受
信する受信用コンパレータと、 該受信コンパレータの出力データを所定の遅延間隔で遅
延させて複数の遅延データを生成する遅延手段と、 前記網終端装置の送信用クロックに同期したタイミング
で前記複数の遅延データを取り込む受信タイミング手段
と、 該受信タイミング手段が取り込んだ複数の遅延データを
比較して所定の選択信号を出力する比較手段と、 該比較手段が出力した前記所定の選択信号に基づいて前
記受信用コンパレータの出力データから生成される特定
の遅延データを選択する選択手段と、 を含むことを特徴とする受信リタイミング切替方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7323625A JPH09149026A (ja) | 1995-11-17 | 1995-11-17 | 受信装置及び受信リタイミング切替方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7323625A JPH09149026A (ja) | 1995-11-17 | 1995-11-17 | 受信装置及び受信リタイミング切替方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09149026A true JPH09149026A (ja) | 1997-06-06 |
Family
ID=18156830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7323625A Pending JPH09149026A (ja) | 1995-11-17 | 1995-11-17 | 受信装置及び受信リタイミング切替方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09149026A (ja) |
-
1995
- 1995-11-17 JP JP7323625A patent/JPH09149026A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6816818B2 (en) | Method, clock generator module and receiver module for synchronizing a receiver module | |
WO1995015630A1 (en) | Network interface unit remote test pattern generation | |
US4757521A (en) | Synchronization method and apparatus for a telephone switching system | |
JP3512948B2 (ja) | 通信用測定器 | |
KR19990036711A (ko) | 삽입된 신호 상태 프로토콜을 이용하는 제어 아키텍쳐 | |
JPH09149026A (ja) | 受信装置及び受信リタイミング切替方式 | |
CA1227834A (en) | Satellite communications system for computer networks | |
US5117425A (en) | Communication interface | |
US5684841A (en) | Clocking converter for asynchronous data | |
US5148430A (en) | Transmitter/receiver for generating transmitting data signal in synchronization with received data signal | |
JP2000068986A (ja) | 伝送システム | |
US7035262B1 (en) | Software-based emulation of single SONET path layer | |
US5430746A (en) | Method of and circuitry for detecting synchronism failure of two word sequences | |
JPS6059841A (ja) | 通信速度可変端末 | |
JP2540824B2 (ja) | 受信タイミング切替制御方式 | |
JP2580952B2 (ja) | 時分割同期多重バス回路 | |
JPH06204994A (ja) | 受信リタイミング切替回路 | |
JP3110084B2 (ja) | 受信タイミング制御装置 | |
JPH0548536A (ja) | 並列光伝送装置 | |
JPS609248A (ja) | デ−タ交換システム | |
JPH0595566A (ja) | デイジタル信号伝送装置 | |
KR0143058B1 (ko) | 전전자 교환기용 서브 하이웨이 감시장치 | |
JP3565732B2 (ja) | 網終端装置 | |
KR940008107B1 (ko) | 데이타 전송장치 | |
JPH0815275B2 (ja) | 複数装置間相互のデータ伝送システムおよびデータ伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |