JP2550286B2 - 半導体装置における金属配線用コンタクトホールの形成方法 - Google Patents
半導体装置における金属配線用コンタクトホールの形成方法Info
- Publication number
- JP2550286B2 JP2550286B2 JP5309259A JP30925993A JP2550286B2 JP 2550286 B2 JP2550286 B2 JP 2550286B2 JP 5309259 A JP5309259 A JP 5309259A JP 30925993 A JP30925993 A JP 30925993A JP 2550286 B2 JP2550286 B2 JP 2550286B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- barrier metal
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
配線用のコンタクトホールの形成方法に係り、特に、接
触面におけるバリアメタルの保全性の改善を可能にする
方法に関する。
では、接触面に堆積さるべきバリアメタルのスパッタリ
ングプロセスにおけるコンタクトホールのシャドウ効果
によって、コンタクトホールのアスペクト比が増大する
ので、段差被覆性及びバリアメタルの保全性が低下して
しまう。
方法を説明するための半導体の部分断面図を示す。ま
ず、図の(A)に示したように、シリコン基体11上に、ゲ
ート酸化シリコン膜12、ゲート用のポリシリコン膜13及
びキャップゲート酸化シリコン膜14を順次堆積させる。
次に、図の(B)に示すように、キャップゲート酸化シリ
コン14、ポリシリコン膜13、ゲート酸化シリコン膜12を
ホトリソグラフィ法によってエッチングして、ゲート1
3'を形成し、シリコン基体11の一部を露出させ、該露出
部にイオン注入を行い、加熱処理を施すことによってソ
ース/ドレイン接合を形成させる。次いで、図の(C)に示
すように、表面、すなわちキャップゲート酸化シリコン
層14のゲート13'の側面、及びソース/ドレイン接合上に
酸化シリコン層を堆積させる。
を形成し、酸化シリコン膜16を異方的にエッチングする
ことによってキャップゲート酸化シリコン14を形成す
る。図には示していないが、側壁スペーサ16を形成した
後にビット配線及びキャパシタを形成すると、回路部と
セル部との間に高さ1μm以上の起伏が生じる。従っ
て、5000Å以上の BPSG 17 あるいは 03‐USG(ozone‐u
ndoped silicate glass:オゾンをドープしていないシリ
ケートガラス)を堆積させ、起伏を除去するための平坦
化を行うことによって、ホトリソグラフィ用の焦点深度
を確保する。
に、1μm以上の厚さで絶縁膜17を形成する。
イン上に、ホトリソグラフィによって、コンタクトホー
ルを開口する。ここで、コンタクトホールの直径が0.5
μm以下の場合には、コンタクトホール18のアスペクト
比は2以上となる。
ング法によって、コンタクトホール18中及び絶縁膜17上
にバリアメタル19を形成する。ここで、バリアメタルと
しては、Ti、TiN、TiW、MoSi2等の何れか一つが用いら
れる。
の場合には、ソース/ドレイン15上へのバリアメタル19
の段差被覆性は、コンタクトホール18のシャドウ効果に
よって低下し、コンタクトホールの隅部分19'でのバリ
アメタルの保全性が低くなる。ある場合には、バリアメ
タルが角部にスパッタせず、次の工程で形成される金属
がシリコン表面に直接接することとなる。
線(図示せず。例えば Al)の金属がバリアメタルが堆積
されていないソース/ドレイン15の外辺で直接接触する
ために、スパイキング現象が生じ、接続特性が悪くなる
結果となる。
術の問題点を解決するために、本発明では、アスペクト
比が2以上でも、コンタクトホールの最底部でのバリア
メタルの保全性を改善して、金属配線の接触特性を改善
する。
クトホールを通して金属配線を半導体基板に接続するコ
ンタクトホールの形成方法で、下記工程を含む方法を提
供することにある:半導体基板上に、金属配線に接続す
べき接触面を形成する工程;該接触面上に、側面を導電
層から絶縁した小穴を形成する工程;上記小穴の底面及
び側面にバリアメタル接触部を形成する工程;半導体基
板の全表面に絶縁膜を形成する工程;バリアメタル接触
部上の絶縁膜の所定部分を除去することによってコンタ
クトホールを形成する工程。
通して金属配線を半導体基板に接続するコンタクトホー
ルの形成方法で、下記工程を含む方法を提供することに
ある:半導体基板上に、ゲート酸化シリコン膜、ゲート
用のポリシリコン膜、キャップゲート酸化シリコン膜を
順次堆積する工程;ゲート電極パターンを作成するため
にキャップゲート酸化シリコン膜、ポリシリコン膜、ゲ
ート酸化シリコン膜をエッチングし、ホトリソグラフィ
法によって半導体基板の所定部分を露出させる工程;半
導体基板の露出部分にイオン注入及び熱拡散によってソ
ース/ドレイン接合を形成する工程;表面に酸化シリコ
ン膜を堆積し、エッチングバックして、ゲート及びキャ
ップゲート酸化シリコンの側面に側壁スペーサを形成す
る工程;キャップゲート酸化シリコン膜上側壁スペーサ
の側面及びソース/ドレイン接合上にバリアメタル膜を
堆積する工程;バリアメタル膜上に第1の絶縁膜を堆積
する工程;ホトリソグラフィ法によって、第1の絶縁膜
とともに、接触面を十分に被覆するバリアメタル保護膜
を形成する工程;バリアメタル保護膜をマスクとしてバ
リアメタル膜をエッチングして、バリアメタル接触部を
形成する工程;キャップゲート酸化シリコン、側壁スペ
ーサ、バリアメタル上の酸化シリコンに対してエッチン
グ選択性を有する表面上に第2の絶縁膜を堆積する工
程;シリコン基板上にセル形成のプロセスを施す工程;
表面上に第3の絶縁膜を形成する工程;第3、第2、第
1の絶縁膜をエッチングすることによって、バリアメタ
ル接触部上にコンタクトホールを形成する工程。
配線へのコンタクトホールを形成する方法で、下記工程
からなる方法を提供することにある:半導体基板上にゲ
ート酸化シリコン、ポリシリコン、キャップゲート酸化
シリコンを順次堆積する工程;キャップゲート酸化シリ
コン、ポリシリコン、ゲート酸化シリコンをエッチング
することによってゲートを形成し、半導体基板の所定部
分を露出させる工程;イオン注入及び熱拡散によって半
導体基板の露出部分に接触面を形成する工程;接触面上
に第1の絶縁膜を堆積し、エッチンバックすることによ
って、二つのゲート電極間を絶縁物側壁で絶縁した小穴
を形成する工程;該小穴内にバリアメタル接触部を形成
する工程;基板上にビットライン及びキャパシタを形成
する工程;シリコン基板上に第2の絶縁膜を形成する工
程;コンタクトホールを通して金属配線を接触面に接続
するコンタクトホールを形成する工程。
る、金属配線を半導体基板に接続するためのコンタクト
ホール構造を有する半導体装置を提供することにある:
“U”形状のバリアメタル接触部で、その底面が半導体
基板の接触面と接触し、接触部を除いて周囲から絶縁さ
れている接触部;“U”形バリアメタル接触部の上端か
ら絶縁膜の表面までコンタクトホールを囲む絶縁膜。こ
こで、バリアメタルの底面は接触面の表面よりも大きく
する。
の形成方法、特に、コンタクトホール及びバリアメタル
接触部の形成方法を示す断面図である。
板21上にゲート酸化シリコン膜22、ゲート電極用のポリ
シリコン23及びキャップゲート酸化シリコン膜24を順次
堆積させる。次に、図の(B)に示すように、キャップゲ
ート酸化シリコン膜24、ポリシリコン膜23及びゲート酸
化シリコン膜22をホトリソグラフィ法によってエッチン
グして、ゲート23'パターンを作成する。次に、イオン
注入及び熱拡散によって、シリコン基板21の露出面にソ
ース/ドレイン接合25を形成する。
に、すなわち、キャップゲート酸化シリコン膜24上のゲ
ート23'の側面及びソースドレイン接合25上に、酸化シ
リコン膜26を堆積させる。次いで、酸化シリコン膜26を
堆積し、異方的にエッチングバックすることによって、
ゲート23'及びキャップゲート酸化シリコン24の側面
に、ゲート23'を絶縁するための側壁スペーサ26を形成
して下記3平面、すなわちソース/ドレインの表面及び
側壁スペーサの2表面、から構成される小穴 G を形成
する。
上、すなわちキャップゲート酸化シリコン24上側壁スペ
ーサの側面上、ソース/ドレイン接合25上すなわち小穴
G 領域の内面上に、スパッタリング法によってバリアメ
タル膜29を堆積させる。ここで、バリアメタル29として
は、Ti、TiN、TiW 及び MoSi2の中の何れか一つを使用
する。アスペクト比が1に等しいか1よりも小さいこと
によってシャドウ効果が小さくなり、バリアメタル29は
小穴 G の内面まで十分に堆積できるので、バリアタル
の保全性が改善される。なお、バリアメタルの代りにケ
イ化物を用いることができる。
タル膜29上に窒化シリコンからなる絶縁膜210(第1の絶
縁膜)を堆積する。
を被覆し、第1の絶縁膜210をエッチングするためのマ
スクとして使用するホトレジストパターン211を露出及
び現像によって形成する。ここで、基線がソース/ドレ
イン接合25の長さよりも若干長いホトレジストパターン
211を、バリアメタル29の底面を通してソース/ドレイン
接合の表面を見ることによって描かれる重畳面上に形成
する。ここで、上記基線は小穴の方向に平行である。
トパターン211をエッチングマスクとして第1の絶縁膜2
10を異方的にエッチングして、エッチングマスクとして
用いらるべき第1の絶縁膜210のバリアメタルプロテク
タ210'を形成する。続いて、ホトレジストパターン211
を除去する。
膜210のバリアメタルプロテクタ210'をマスクとし、キ
ャップゲート酸化シリコン24をエッチング停止層として
用いてバリアメタル膜29を異方的にエッチングスること
によって接触面(ソース/ドレイン領域25)をカバーする
バリアメタル接触部29'を形成する。
部29'を、小穴の内側すなわちソース/ドレイン接合25上
及びスペーサ26の側面に配置する。ここで、バリアメタ
ル接触部29'の底部はソース/ドレイン接合25の表面を極
めて大きくカバーすることになるが、側壁スペーサ26に
よって保護される。
の被覆によって、バリアメタル接触部が金属配線からシ
リコンを隔離するので、金属配線と半導体接触部(これ
は後工程で形成される)との間の接触が“スパイキン
グ”現象から保護される。
タル接触部29'は、第1の絶縁膜210とバリアメタル29を
同時にエッチングすることによって形成することもでき
る。
化シリコン24、側壁スペーサ26、バリアメタル接触部2
9'上及び第1の絶縁膜210上及び側面に第2の絶縁膜212
を堆積させる。第2の絶縁膜212の材料としては、窒化
シリコンあるいはポリイミドのようなエッチング選択性
を有する材料を用いる。
セル作成工程を施した後に第2の絶縁膜212上に第3の
絶縁膜27を形成する。ここで、上記の一般的なセル作成
工程には、ビットラインの形成、キャパシタの作成、絶
縁膜の平坦化が含まれる。
縁膜27を第2の絶縁膜が露出するまで異方的にエッチン
グし、バリアメタル接触部29'をエッチング停止層とし
て第2の絶縁膜212及び第1の絶縁膜210をエッチングす
ることによって、ソース/ドレイン接合25のバリアメタ
ル接触部29'の底面内に含まれる接触面上にコンタクト
ホール28を形成する。第1の絶縁膜のエッチングは湿式
エッチングで行うことが好ましい。
アスペクト比が2以上となっても、接触面にバリアメタ
ルを形成し、コンタクトホールの最底部でのバリアメタ
ルの保全性を改善することによって、金属配線とソース
/ドレイン接合との間の接触面でのバリアメタルの保全
性の不安定性を防ぐことができ、金属配線の接触特性及
び半導体装置の信頼性を得ることができる。
明するための半導体装置の部分断面図。
明するための半導体装置の部分断面図(図1に続くも
の)。
成の従来技術の方法を説明するための半導体装置の部分
断面図。
13'…ゲートポリシリコン、14、24…ギャップ酸化膜、1
5、25…接合部、16、26…側壁酸化膜、17、27…絶縁
膜、18、28…コンタクトホール、19、29…バリアメタ
ル、210…第1絶縁膜、19'…欠点部位、211…ホトレジ
スト、212…第2絶縁膜。
Claims (11)
- 【請求項1】下記工程を含むことを特徴とするコンタク
トホールの形成方法。 (イ)半導体基板上に第1絶縁膜、ポリシリコン膜、キャ
ップゲート酸化膜を順次積層する工程、 (ロ)第1接触部を形成するため、第1絶縁膜、ポリシリ
コン膜、キャップゲート酸化膜を選択的にエッチングす
る工程、 (ハ)第1接触部側面に絶縁膜側壁を形成する工程、 (ニ)キャップゲート酸化膜と第1接触部上にバリアメタ
ル膜を形成する工程、 (ホ)第1接触部のバリアメタル膜上に、バリアメタルプ
ロテクタを形成する工程、 (ヘ)バリアメタルプロテクタをマスクとして、バリアメ
タル膜をエッチングする工程、 (ト)バリアメタルプロテクタとキャップゲート酸化膜上
に第2絶縁膜を形成する工程、 (チ)第2絶縁膜上に第3絶縁膜を形成する工程、 (リ)第1接触部のバリアメタル膜を露出させるため、第
1接触部に対応する第3絶縁膜、第2絶縁膜、バリアメ
タルプロテクタをエッチングして、第2接触部を形成す
る工程。 - 【請求項2】下記工程を含むことを特徴とするコンタク
トホールの形成方法。 (イ)半導体基板上にゲート酸化膜、ゲート用ポリシリコ
ン膜、キャップゲート酸化膜を順次積層する工程、 (ロ)ゲート電極パターンを形成するために、ホトリソグ
ラフィ法を用いて、ゲート酸化膜、ポリシリコン膜、キ
ャップゲートをエッチングして、基板を露出させる工
程、 (ハ)イオン注入及び熱拡散によって、半導体基板の露出
部分にソース/ドレイ ン接合を形成する工程、 (ニ)ゲート電極の側面及びソース/ドレイン接合の一部
領域上に酸化膜側壁スペーサを形成する工程、 (ホ)キャップゲート酸化膜、ソース/ドレイン接合、酸
化膜側壁スペーサ上にバリヤメタル膜を堆積する工程、 (ヘ)バリヤメタル膜上に第1絶縁膜を堆積する工程、 (ト)第1絶縁膜がソース/ドレイン接合領域のバリアメ
タル膜を十分に被覆するように、ホトリソグラフィ法を
用いて第1絶縁膜をエッチングして、バリアメタルプロ
テクタを形成する工程、 (チ)バリアメタルプロテクタをマスクとして、バリアメ
タル膜をエッチングする工程、 (リ)バリアメタルプロテクタとキャップゲート酸化膜上
に第2絶縁膜を形成する工程、 (ヌ)第2絶縁膜上に第3絶縁膜を形成する工程、 (ル)ソース/ドレイン接合領域のバリアメタルを露出さ
せるため、ソース/ドレイン接合領域に対応する第3絶
縁膜、第2絶縁膜、バリアメタルプロテクタをエッチン
グして、接触部を形成する工程。 - 【請求項3】上記バリアメタルとしてケイ化物を用いる
ことを特徴とする請求項2記載のコンタクトホールの形
成方法。 - 【請求項4】上記第2の絶縁膜が窒化シリコンからなる
ことを特徴とする請求項2記載のコンタクトホールの形
成方法。 - 【請求項5】上記第2の絶縁膜がポリイミドからなるこ
とを特徴とする請求項2記載のコンタクトホールの形成
方法。 - 【請求項6】上記バリアメタルが、スパッタリングによ
って堆積されたバリアメタルであることを特徴とする請
求項2記載のコンタクトホールの形成方法。 - 【請求項7】上記セル作成の工程が下記工程からなるこ
とを特徴とする請求項2記載のコンタクトホールの形成
方法。 ビットラインを形成する工程、 キャパシタを形成する工程、 絶縁膜を堆積し、平坦化する工程。 - 【請求項8】上記バリアメタルが、Ti、TiN、TiW、MoSi
O 2 の何れかからなることを特徴とする請求項2記載のコ
ンタクトホールの形成方法。 - 【請求項9】上記(ル)の工程において、接触部形成前に
第2、第3の絶縁膜を平坦化することを特徴とする請求
項2記載のコンタクトホールの形成方法。 - 【請求項10】上記(オ)の工程において、接触部形成の
工程が下記工程を含むことを特徴とする請求項2記載の
コンタクトホールの形成方法。第2の絶縁膜が露出する
まで、第3の絶縁膜を異方性エッチングする工程、バリ
アメタル層をエッチングストップ層として、第2の絶縁
膜及びバイアメタルプロテクタをエッチングする工程。 - 【請求項11】第2の絶縁膜及びバリアメタルプロテク
タをウェットエッチングによってエッチングすることを
特徴とする請求項10記載のコンタクトホールの形成方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1992-24804 | 1992-12-19 | ||
KR92024804A KR960004079B1 (en) | 1992-12-19 | 1992-12-19 | Contact hole forming method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06224149A JPH06224149A (ja) | 1994-08-12 |
JP2550286B2 true JP2550286B2 (ja) | 1996-11-06 |
Family
ID=19346033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5309259A Expired - Fee Related JP2550286B2 (ja) | 1992-12-19 | 1993-12-09 | 半導体装置における金属配線用コンタクトホールの形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5587331A (ja) |
JP (1) | JP2550286B2 (ja) |
KR (1) | KR960004079B1 (ja) |
DE (1) | DE4342817B4 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68917732T2 (de) * | 1988-05-10 | 1994-12-15 | Teijin Ltd | Immuntestverfahren von chondrocalcin. |
US5874341A (en) * | 1996-10-30 | 1999-02-23 | Advanced Micro Devices, Inc. | Method of forming trench transistor with source contact in trench |
JP3403231B2 (ja) | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6111319A (en) | 1995-12-19 | 2000-08-29 | Stmicroelectronics, Inc. | Method of forming submicron contacts and vias in an integrated circuit |
US6066555A (en) | 1995-12-22 | 2000-05-23 | Cypress Semiconductor Corporation | Method for eliminating lateral spacer erosion on enclosed contact topographies during RF sputter cleaning |
US5888880A (en) * | 1996-10-30 | 1999-03-30 | Advanced Micro Devices, Inc. | Trench transistor with localized source/drain regions implanted through selectively grown oxide layer |
US5801075A (en) * | 1996-10-30 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of forming trench transistor with metal spacers |
US5780340A (en) * | 1996-10-30 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of forming trench transistor and isolation trench |
US5923980A (en) * | 1996-10-30 | 1999-07-13 | Advanced Micro Devices, Inc. | Trench transistor with localized source/drain regions implanted through voids in trench |
US6100146A (en) | 1996-10-30 | 2000-08-08 | Advanced Micro Devices, Inc. | Method of forming trench transistor with insulative spacers |
US5796143A (en) * | 1996-10-30 | 1998-08-18 | Advanced Micro Devices, Inc. | Trench transistor in combination with trench array |
KR100249170B1 (ko) * | 1997-04-10 | 2000-03-15 | 김영환 | 반도체 소자의 배선 형성방법 |
KR100693789B1 (ko) * | 2005-10-18 | 2007-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2544937B2 (ja) * | 1987-08-05 | 1996-10-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH01175245A (ja) * | 1987-12-29 | 1989-07-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
JPH01255264A (ja) * | 1988-04-05 | 1989-10-12 | Seiko Instr Inc | 半導体装置の製造方法 |
JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH031559A (ja) * | 1989-05-29 | 1991-01-08 | Sharp Corp | 半導体装置の製造方法 |
JP2616034B2 (ja) * | 1989-08-23 | 1997-06-04 | 日本電気株式会社 | 半導体集積回路装置 |
US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
US5043790A (en) * | 1990-04-05 | 1991-08-27 | Ramtron Corporation | Sealed self aligned contacts using two nitrides process |
US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
US5240872A (en) * | 1990-05-02 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions |
KR920008294B1 (ko) * | 1990-05-08 | 1992-09-26 | 금성일렉트론 주식회사 | 반도체 장치의 제조방법 |
FR2664095B1 (fr) * | 1990-06-28 | 1993-12-17 | Commissariat A Energie Atomique | Procede de fabrication d'un contact electrique sur un element actif d'un circuit integre mis. |
JPH04134858A (ja) * | 1990-09-27 | 1992-05-08 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
JP2748050B2 (ja) * | 1991-02-08 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP3360835B2 (ja) * | 1991-02-19 | 2003-01-07 | ソニー株式会社 | 配線形成方法 |
KR100214036B1 (ko) * | 1991-02-19 | 1999-08-02 | 이데이 노부유끼 | 알루미늄계 배선형성방법 |
JPH04352356A (ja) * | 1991-05-29 | 1992-12-07 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
US5266156A (en) * | 1992-06-25 | 1993-11-30 | Digital Equipment Corporation | Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon |
US5308783A (en) * | 1992-12-16 | 1994-05-03 | Siemens Aktiengesellschaft | Process for the manufacture of a high density cell array of gain memory cells |
-
1992
- 1992-12-19 KR KR92024804A patent/KR960004079B1/ko not_active IP Right Cessation
-
1993
- 1993-12-09 JP JP5309259A patent/JP2550286B2/ja not_active Expired - Fee Related
- 1993-12-15 DE DE4342817A patent/DE4342817B4/de not_active Expired - Fee Related
- 1993-12-17 US US08/168,247 patent/US5587331A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR960004079B1 (en) | 1996-03-26 |
DE4342817B4 (de) | 2006-03-16 |
DE4342817A1 (de) | 1994-06-23 |
JPH06224149A (ja) | 1994-08-12 |
US5587331A (en) | 1996-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7094672B2 (en) | Method for forming self-aligned contact in semiconductor device | |
US5747379A (en) | Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back | |
RU2190897C2 (ru) | Способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт | |
JPH09153545A (ja) | 半導体装置及びその製造方法 | |
JP2550286B2 (ja) | 半導体装置における金属配線用コンタクトホールの形成方法 | |
US5569948A (en) | Semiconductor device having a contact plug and contact pad | |
US7115491B2 (en) | Method for forming self-aligned contact in semiconductor device | |
JPH0982920A (ja) | 高集積dramセルの製造方法 | |
JP2000068481A (ja) | Dram装置の製造方法 | |
US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
JP3114931B2 (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
TW425668B (en) | Self-aligned contact process | |
US6001685A (en) | Method of making a semiconductor device | |
US6383862B2 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
JPH0412563A (ja) | 半導体装置およびその製造方法 | |
JP4950373B2 (ja) | 半導体製造方法 | |
JPH10189709A (ja) | 集積回路装置の製造方法 | |
KR100382730B1 (ko) | 반도체 소자의 금속 컨택 구조체 및 그 형성방법 | |
JPH05198773A (ja) | 半導体メモリセル及びその製造方法 | |
KR100349345B1 (ko) | 반도체 장치의 비트라인 및 그 제조방법 | |
KR100358164B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
KR100604801B1 (ko) | 감광막 패턴을 사용하는 자기정렬 콘택 형성방법 | |
JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 17 |
|
LAPS | Cancellation because of no payment of annual fees |