JP2023123526A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023123526A
JP2023123526A JP2023093956A JP2023093956A JP2023123526A JP 2023123526 A JP2023123526 A JP 2023123526A JP 2023093956 A JP2023093956 A JP 2023093956A JP 2023093956 A JP2023093956 A JP 2023093956A JP 2023123526 A JP2023123526 A JP 2023123526A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
transistor
insulating film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023093956A
Other languages
English (en)
Inventor
欣聡 及川
Yoshiaki Oikawa
信晴 大澤
Nobuharu Osawa
正美 神長
Masami Kaminaga
安孝 中澤
Yasutaka Nakazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023123526A publication Critical patent/JP2023123526A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制する。【解決手段】第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上のソース電極と、酸化物半導体膜上のドレイン電極と、酸化物半導体膜、ソース電極、及びドレイン電極上の第２の絶縁膜と、第２の絶縁膜上の第２のゲート電極と、を有し、第１の絶縁膜は、第１の開口部を有し、第１の絶縁膜上には、第１の開口部を介して第１のゲート電極と電気的に接続される接続電極が形成され、第２の絶縁膜は、接続電極に達する第２の開口部を有し、第２のゲート電極は、酸化物導電膜と、酸化物導電膜上の金属膜と、を有し、接続電極と第２のゲート電極とは、金属膜を用いて電気的に接続される。【選択図】図６

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示
装置に関する。または、本発明の一態様は、酸化物半導体膜を有する半導体装置の作製方
法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置
、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。
例えば、２つのゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のト
ランジスタを用いることで、ゲートＢＴストレスによる寄生チャネルの形成を抑制した半
導体装置が開示されている（特許文献１参照）。
特開２０１４－２４１４０４号公報
酸化物半導体膜をチャネル領域に用いるトランジスタとしては、電界効果移動度（単に
移動度、またはμＦＥという場合がある）が高い方が好ましい。例えば、特許文献１に示
すように、２つのゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のト
ランジスタを用いることで、トランジスタのオン電流及び電界効果移動度を高めることが
できる。
また、デュアルゲート構造のトランジスタを用いる場合、一方のゲート電極と他方のゲ
ート電極との接続抵抗は、低い方が好ましい。当該接続抵抗が高い場合、トランジスタの
電気特性が安定しないといった問題がある。
また、酸化物半導体膜をチャネル領域に用いるトランジスタとしては、酸化物半導体膜
中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、
酸化物半導体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給
源となる。酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有する
トランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。また、トラ
ンジスタごとに電気特性がばらつくという問題がある。したがって、酸化物半導体膜のチ
ャネル領域においては、酸素欠損が少ないほど好ましい。
上記問題に鑑み、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、
電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または
、本発明の一態様は、２つのゲート電極を有するデュアルゲート構造のトランジスタにお
いて、一方のゲート電極と他方のゲート電極との接続抵抗を低減させ、安定した電気特性
を有する半導体装置を提供することを課題の１つとする。または、本発明の一態様は、消
費電力が低減された半導体装置を提供することを課題の１つとする。または、本発明の一
態様は、新規な半導体装置を提供することを課題の１つとする。または、本発明の一態様
は、新規な表示装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１
のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体
膜と、酸化物半導体膜上のソース電極と、酸化物半導体膜上のドレイン電極と、酸化物半
導体膜、ソース電極、及びドレイン電極上の第２の絶縁膜と、第２の絶縁膜上の第２のゲ
ート電極と、を有し、第１の絶縁膜は、第１の開口部を有し、第１の絶縁膜上には、第１
の開口部を介して第１のゲート電極と電気的に接続される接続電極が形成され、第２の絶
縁膜は、接続電極に達する第２の開口部を有し、第２のゲート電極は、酸化物導電膜と、
酸化物導電膜上の金属膜と、を有し、接続電極と第２のゲート電極とは、金属膜を用いて
電気的に接続される半導体装置である。
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジス
タは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸
化物半導体膜と、酸化物半導体膜上のソース電極と、酸化物半導体膜上のドレイン電極と
、酸化物半導体膜、ソース電極、及びドレイン電極上の第２の絶縁膜と、第２の絶縁膜上
の第２のゲート電極と、を有し、第１の絶縁膜は、第１の開口部を有し、第１の絶縁膜上
には、第１の開口部を介して第１のゲート電極と電気的に接続される接続電極が形成され
、第２の絶縁膜は、接続電極に達する第２の開口部と、ソース電極及びドレイン電極のい
ずれか一方に達する第３の開口部と、を有し、第２のゲート電極は、酸化物導電膜と、酸
化物導電膜上の金属膜と、を有し、第３の開口部には、金属膜と同じ組成の導電膜が形成
され、接続電極と第２のゲート電極とは、金属膜を用いて電気的に接続される半導体装置
である。
上記態様において、ソース電極及びドレイン電極は、それぞれ、第１の金属膜と、第１
の金属膜上に接する第２の金属膜と、第２の金属膜上に接する第３の金属膜と、を有し、
第２の金属膜は、銅を含み、第１の金属膜及び第３の金属膜は、それぞれ、銅の拡散を抑
制する材料を含み、第１の金属膜の端部は、第２の金属膜の端部よりも外側に位置する領
域を有し、第３の金属膜は、第２の金属膜の上面及び側面を覆い、且つ第１の金属膜と接
する領域を有すると好ましい。
また、上記態様において、金属膜、導電膜、第１の金属膜、及び第３の金属膜は、それ
ぞれ独立にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか
一つまたは複数を有すると好ましい。
また、上記態様において、酸化物導電膜は、酸化物半導体膜が有する金属元素を少なく
とも一つ有すると好ましい。
また、上記態様において、酸化物半導体膜は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、また
はＳｎ）と、Ｚｎと、を有すると好ましい。また、上記態様において、酸化物半導体膜は
、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。
また、本発明の他の一態様は、上記各態様にいずれか一つに記載の半導体装置と、表示
素子と、を有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセ
ンサとを有する表示モジュールである。また、本発明の他の一態様は、上記態様にいずれ
か一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまた
はバッテリとを有する電子機器である。
本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電気特性の変
動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により
、２つのゲート電極を有するデュアルゲート構造のトランジスタにおいて、一方のゲート
電極と他方のゲート電極との接続抵抗を低減させ、安定した電気特性を有する半導体装置
を提供することができる。または、本発明の一態様により、消費電力が低減された半導体
装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供
することができる。または、本発明の一態様により、新規な表示装置を提供することがで
きる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造におけるバンド図。 ＣＡＡＣ－ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像及びその画像解析像。 ｎｃ－ＯＳの電子回折パターンを示す図、及びｎｃ－ＯＳの断面ＴＥＭ像。 ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの
異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角
度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ
状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル
型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔ
ｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオ
フ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態
、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイ
ン電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１
３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇ
ｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて
、または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下で
あるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合があ
る。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するた
め、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅
Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次
元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流
は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラ
ンジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、
当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トラン
ジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一
の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを
指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある
。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、
１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、また
は２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置
等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ
電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、
２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含ま
れる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導
体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶ
ｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。ま
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。また
は、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある
。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体膜を構成する主成分以外をい
う。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることによ
り、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャ
リア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が
酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族
元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特
に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、
窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損
を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させ
る不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、
第１５族元素などがある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図１乃至図１２を参照して説明する。
＜１－１．半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり
、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当
し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相
当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００
の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。ま
た、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方
向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面において
も図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４
上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体
膜１０８と、酸化物半導体膜１０８上の導電膜１１２ａと、酸化物半導体膜１０８上の導
電膜１１２ｂと、酸化物半導体膜１０８、導電膜１１２ａ、及び導電膜１１２ｂ上の絶縁
膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の導電膜１２０ａと、絶
縁膜１１６上の導電膜１２０ｂと、を有する。
また、絶縁膜１０６及び絶縁膜１０７は、開口部１５１を有し、絶縁膜１０６及び絶縁
膜１０７上には、開口部１５１を介して導電膜１０４と電気的に接続される導電膜１１２
ｃが形成される。また、絶縁膜１１４及び絶縁膜１１６は、導電膜１１２ｂに達する開口
部１５２ａと、導電膜１１２ｃに達する開口部１５２ｂとを有する。
また、酸化物半導体膜１０８は、導電膜１０４側の酸化物半導体膜１０８ｂと、酸化物
半導体膜１０８ｂ上の酸化物半導体膜１０８ｃと、を有する。また、酸化物半導体膜１０
８ｂ及び酸化物半導体膜１０８ｃは、それぞれ、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、また
はＳｎ）と、Ｚｎと、を有する。
例えば、酸化物半導体膜１０８ｂとしては、Ｉｎの原子数比がＭの原子数比より多い領
域を有すると好ましい。また、酸化物半導体膜１０８ｃとしては、酸化物半導体膜１０８
ｂよりもＩｎの原子数が少ない領域を有すると好ましい。
酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有すること
で、トランジスタ１００の電界効果移動度を高くすることができる。具体的には、トラン
ジスタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジ
スタ１００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマル
チプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装
置を提供することができる。
一方で、酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有
する場合、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら
、本発明の一態様の半導体装置においては、酸化物半導体膜１０８ｂ上に酸化物半導体膜
１０８ｃが形成されている。酸化物半導体膜１０８ｃは、酸化物半導体膜１０８ｂよりも
Ｉｎの原子数比が少ない領域を有するため、酸化物半導体膜１０８ｂよりもＥｇが大きく
なる。したがって、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃとの積層構造で
ある酸化物半導体膜１０８は、光負バイアスストレス試験による耐性を高めることが可能
となる。
また、酸化物半導体膜１０８中、特に酸化物半導体膜１０８ｂのチャネル領域に混入す
る水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。し
たがって、酸化物半導体膜１０８ｂ中のチャネル領域においては、水素または水分などの
不純物が少ないほど好ましい。また、酸化物半導体膜１０８ｂ中のチャネル領域に形成さ
れる酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導
体膜１０８ｂのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、
キャリア供給源となる。酸化物半導体膜１０８ｂのチャネル領域中にキャリア供給源が生
成されると、酸化物半導体膜１０８ｂを有するトランジスタ１００の電気特性の変動、代
表的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８ｂのチャネ
ル領域においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜１０８に接する絶縁膜、具体的に
は、酸化物半導体膜１０８の上方に形成される絶縁膜１１４、１１６が過剰酸素を含有す
る構成である。絶縁膜１１４、１１６から酸化物半導体膜１０８へ酸素または過剰酸素を
移動させることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。
また、本発明の一態様においては、絶縁膜１１４、１１６に過剰酸素を含有させるため
に、導電膜１２０ａ、１２０ｂを積層構造とする。具体的には、導電膜１２０ａは、酸化
物導電膜１２０ａ＿１と、酸化物導電膜１２０ａ＿１上の金属膜１２０ａ＿２と、を有し
、導電膜１２０ｂは、酸化物導電膜１２０ｂ＿１と、酸化物導電膜１２０ｂ＿１上の金属
膜１２０ｂ＿２と、を有する。
上記構成とすることで、例えば、酸化物導電膜１２０ａ＿１、及び酸化物導電膜１２０
ｂ＿１を形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて酸
化物導電膜を形成することで、酸化物導電膜の被形成面となる、絶縁膜１１６に酸素また
は過剰酸素を添加することが可能となる。また、金属膜１２０ａ＿２と、金属膜１２０ｂ
＿２とを有することで、上方から照射される光が、酸化物半導体膜１０８に照射されるの
を抑制することができる。
また、導電膜１１２ｃと導電膜１２０ａとは、金属膜１２０ａ＿２を用いて電気的に接
続され、導電膜１１２ｂと導電膜１２０ｂとは、金属膜１２０ｂ＿２を用いて電気的に接
続される。
例えば、導電膜１２０ａを酸化物導電膜１２０ａ＿１のみで形成した場合、酸化物導電
膜１２０ｂ＿１と、導電膜１１２ｃとが接続する構成となる。この構成の場合、導電膜１
１２ｃと、導電膜１２０ａとの接続抵抗が増加する場合がある。一方で本発明の一態様に
おいては、金属膜１２０ａ＿２を用いて導電膜１１２ｃと接続する構成となるため、導電
膜１１２ｃと、導電膜１２０ａとの接続抵抗を低くすることが可能となる。
同様に、導電膜１２０ｂを酸化物導電膜１２０ｂ＿１のみで形成した場合、酸化物導電
膜１２０ｂ＿１と、導電膜１１２ｂとが接続する構成となる。この構成の場合、導電膜１
１２ｂと、導電膜１２０ｂとの接続抵抗が増加する場合がある。一方で本発明の一態様に
おいては、金属膜１２０ｂ＿２を用いて導電膜１２０ｂと接続する構成となるため、導電
膜１１２ｂと、導電膜１２０ｂとの接続抵抗を低くすることが可能となる。
なお、導電膜１２０ａが有する金属膜１２０ａ＿２と、導電膜１２０ｂが有する金属膜
１２０ｂ＿２とは、同じ金属膜を加工することで形成される。別言すると、開口部１５２
ａには、金属膜１２０ａ＿２と同じ組成の金属膜１２０ｂ＿２が形成されることになる。
また、トランジスタ１００の上には、絶縁膜１１８が設けられる。絶縁膜１１８は、絶
縁膜１１６、導電膜１２０ａ、及び導電膜１２０ｂを覆うように形成される。
なお、トランジスタ１００において、絶縁膜１０６、１０７は、トランジスタ１００の
第１のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００
の第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００の保護
絶縁膜としての機能を有する。また、トランジスタ１００において、導電膜１０４は、第
１のゲート電極としての機能を有し、導電膜１２０ａは、第２のゲート電極としての機能
を有し、導電膜１２０ｂは、表示装置に用いる画素電極としての機能を有する。また、ト
ランジスタ１００において、導電膜１１２ａは、ソース電極としての機能を有し、導電膜
１１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ１００において、
導電膜１１２ｃは接続電極としての機能を有する。なお、本明細書等において、絶縁膜１
０６、１０７を第１の絶縁膜と、絶縁膜１１４、１１６を第２の絶縁膜と、絶縁膜１１８
を第３の絶縁膜と、それぞれ呼称する場合がある。
また、導電膜１１２ａは、金属膜１１２ａ＿１と、金属膜１１２ａ＿１上に接する金属
膜１１２ａ＿２と、金属膜１１２ａ＿２上に接する金属膜１１２ａ＿３と、を有する。ま
た、導電膜１２０ｂは、金属膜１１２ｂ＿１と、金属膜１１２ｂ＿１上に接する金属膜１
１２ｂ＿２と、金属膜１１２ｂ＿２上に接する金属膜１１２ｂ＿３と、を有する。
金属膜１１２ａ＿２及び金属膜１１２ｂ＿２は、それぞれ銅を含み、金属膜１１２ａ＿
１、金属膜１１２ｂ＿１、金属膜１１２ａ＿３、及び金属膜１１２ｂ＿３は、それぞれ銅
の拡散を抑制する材料を含む。また、金属膜１１２ａ＿１の端部は、金属膜１１２ａ＿２
の端部よりも外側に位置する領域を有し、金属膜１１２ａ＿３は、金属膜１１２ａ＿２の
上面及び側面を覆い、且つ金属膜１１２ａ＿１と接する領域を有する。また、金属膜１１
２ｂ＿１の端部は、金属膜１１２ｂ＿２の端部よりも外側に位置する領域を有し、金属膜
１１２ｂ＿３は、金属膜１１２ｂ＿２の上面及び側面を覆い、且つ金属膜１１２ｂ＿１と
接する領域を有する。また、金属膜１１２ｃ＿１の端部は、金属膜１１２ｃ＿２の端部よ
りも外側に位置する領域を有し、金属膜１１２ｃ＿３は、金属膜１１２ｃ＿２の上面及び
側面を覆い、且つ金属膜１１２ｃ＿１と接する領域を有する。
導電膜１１２ａ、及び導電膜１１２ｂを上記構成とすることで、配線抵抗を低くするこ
とが可能となる。また、導電膜１１２ａ、１１２ｂが有する銅元素を外部に拡散するのを
抑制することができる。よって、安定した電気特性を有する半導体装置を提供することが
できる。
また、図１（Ｃ）に示すように、第２のゲート電極として機能する導電膜１２０ａは、
接続電極として機能する導電膜１１２ｃを間に挟んで、第１のゲート電極として機能する
導電膜１０４と電気的に接続される。よって、導電膜１０４と、導電膜１２０ａとは、同
じ電位が与えられる。
また、図１（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機
能する導電膜１０４と、第２のゲート電極として機能する導電膜１２０ａのそれぞれと対
向するように位置し、２つのゲート電極として機能する膜に挟まれている。導電膜１２０
ａのチャネル長方向の長さ、及び導電膜１２０ａのチャネル幅方向の長さは、酸化物半導
体膜１０８のチャネル長方向の長さ、及び酸化物半導体膜１０８のチャネル幅方向の長さ
よりもそれぞれ長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、１１６を介して導
電膜１２０ａに覆われている。
別言すると、トランジスタ１００のチャネル幅方向において、第１のゲート電極として
機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ａは、第１のゲ
ート絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する
絶縁膜１１４、１１６を介して酸化物半導体膜１０８を囲む構成である。
このような構成を有することで、トランジスタ１００に含まれる酸化物半導体膜１０８
を、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する
導電膜１２０ａの電界によって電気的に囲むことができる。トランジスタ１００のように
、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸
化物半導体膜を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃ
ｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００は、Ｓ－ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜１０８に印加することができるため、トランジスタ１００の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタ１００を微細化することが可能となる。また、トランジスタ１００は
、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導
電膜１２０ａによって囲まれた構造を有するため、トランジスタ１００の機械的強度を高
めることができる。
以上のように、本発明の一態様の半導体装置においては、第２のゲート電極として機能
する導電膜を酸化物導電膜と、金属膜との積層構造とすることで、第２のゲート電極とし
て機能する導電膜の被形成面に酸素を添加し、且つ接続電極との接続には、当該金属膜を
用いる事で接続抵抗を低くすることができる。このような構成とすることで、電気特性の
変動が抑制された半導体装置を実現することができる。
＜１－２．半導体装置の構成要素＞
以下では、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐
熱性の劣る基板や可撓性の基板にも転載できる。
［導電膜］
第１のゲート電極として機能する導電膜１０４、ソース電極として機能する導電膜１１
２ａ、ドレイン電極として機能する導電膜１１２ｂ、接続電極として機能する導電膜１１
２ｃ、第２のゲート電極として機能する導電膜１２０ａ、及び画素電極として機能する導
電膜１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ
）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ
）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト
（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した
金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂ、１１２ｃ、１２０ａ、１２０ｂには、イン
ジウムと錫とを有する酸化物、タングステンとインジウムとを有する酸化物、タングステ
ンとインジウムと亜鉛とを有する酸化物、チタンとインジウムとを有する酸化物、チタン
とインジウムと錫とを有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとイ
ンジウムと錫とを有する酸化物、インジウムとガリウムと亜鉛とを有する酸化物等の酸化
物導電体を適用することもできる。
特に、導電膜１２０ａが有する酸化物導電膜１２０ａ＿１、及び導電膜１２０ｂが有す
る酸化物導電膜１２０ｂ＿１には、上述の酸化物導電体を好適に用いることができる。ま
た、酸化物導電膜１２０ａ＿１、１２０ｂ＿１と、酸化物半導体膜１０８（酸化物半導体
膜１０８ｂ及び酸化物半導体膜１０８ｃ）と、が同一の金属元素を有する構成とすると好
適である。当該構成とすることで、製造コストを抑制することが可能となる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ
（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば
、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナ
ー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電
体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は
、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電
体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体
は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光
性を有する。
また、導電膜１０４、１１２ａ、１１２ｂ、１１２ｃ、１２０ａ、１２０ｂには、Ｃｕ
－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用し
てもよい。Ｃｕ－Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるた
め、製造コストを抑制することが可能となる。
特に、導電膜１１２ａが有する金属膜１１２ａ＿２、導電膜１１２ｂが有する金属膜１
１２ｂ＿２、及び導電膜１１２ｃが有する金属膜１１２ｃ＿２には、上述のＣｕ－Ｘ合金
膜を好適に用いることができる。Ｃｕ－Ｘ合金膜としては、Ｃｕ－Ｍｎ合金膜が特に好ま
しい。ただし、本発明の一態様において、これに限定されず、金属膜１１２ｂ＿２及び金
属膜１１２ｃ＿２は、少なくとも銅を有していればよい。
また、導電膜１１２ａが有する金属膜１１２ａ＿１、１１２ａ＿３、導電膜１１２ｂ＿
が有する金属膜１１２ｂ＿１、１１２ｂ＿３、及び導電膜１１２ｃが有する金属膜１１２
ｃ＿１、１１２ｃ＿３には、上述の金属元素の中でも、特にチタン、タングステン、タン
タル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。
金属膜１１２ａ＿１、１１２ａ＿３、１１２ｂ＿１、１１２ｂ＿３、１１２ｃ＿１、１１
２ｃ＿３がチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか
一つまたは複数を有すると、金属膜１１２ａ＿２、１１２ｂ＿２が有する銅の外部への拡
散を抑制することができる。すなわち、金属膜１１２ａ＿１、１１２ａ＿３、１１２ｂ＿
１、１１２ｂ＿３、１１２ｃ＿１、１１２ｃ＿３は、所謂バリアメタルとしての機能を有
する。
金属膜１１２ａ＿１、１１２ａ＿３、金属膜１１２ｂ＿１、１１２ｂ＿３、及び１１２
ｃ＿１、１１２ｃ＿３には、窒素とタンタルを含む、所謂窒化タンタル膜を用いると好適
である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリ
ア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、酸
化物半導体膜１０８と接する金属膜、または酸化物半導体膜１０８の近傍の金属膜として
、最も好適に用いることができる。
また、金属膜１１２ａ＿３、１１２ｂ＿３をチタン、タングステン、タンタル、及びモ
リブデンの中から選ばれるいずれか一つまたは複数を有する構成とすることで、金属膜１
２０ａ＿２、１２０ｂ＿２との接続抵抗を低くすることができる。なお、金属膜１２０ａ
＿２、１２０ｂ＿２も金属膜１１２ａ＿３、１１２ｂ＿３と同種の材料を有すると、接続
抵抗をさらに低くすることができるため好適である。
［第１のゲート絶縁膜として機能する絶縁膜］
トランジスタ１００の第１のゲート絶縁膜として機能する絶縁膜１０６、１０７として
は、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化
シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニ
ウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜
、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネ
オジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６、
１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の
絶縁膜を用いてもよい。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。
例えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸
素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１
０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜
後の絶縁膜１０７を酸素雰囲気下で熱処理すればよい。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁膜１０７の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７
として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トラン
ジスタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化するこ
とができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を
向上させて、トランジスタ１００の静電破壊を抑制することができる。
［酸化物半導体膜］
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８ｂがＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜
するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たす
ことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４
．１等が挙げられる。
また、酸化物半導体膜１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物
を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≦Ｍを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝
１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、等が挙げられ
る。
また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃが、それぞれＩｎ－Ｍ－Ｚ
ｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を
含むターゲットを用いると好ましい。多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを
用いることで、結晶性を有する酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃを形
成しやすくなる。なお、成膜される酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃ
の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比
のプラスマイナス４０％の変動を含む。例えば、酸化物半導体膜１０８ｂのスパッタリン
グターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜
される酸化物半導体膜１０８ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる
場合がある。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。特
に、酸化物半導体膜１０８ｂには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ
以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｃには、エネルギー
ギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。ま
た、酸化物半導体膜１０８ｂよりも酸化物半導体膜１０８ｃのエネルギーギャップが大き
い方が好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃの厚さは、それぞれ３ｎ
ｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ
以上５０ｎｍ以下とする。
また、酸化物半導体膜１０８ｃとしては、キャリア密度の低い酸化物半導体膜を用いる
。例えば、第２の酸化物半導体膜１０８ｃは、キャリア密度が１×１０１７ｃｍ－３以下
、好ましくは１×１０１５ｃｍ－３以下、さらに好ましくは１×１０１３ｃｍ－３以下、
より好ましくは１×１０１１ｃｍ－３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１０８ｂ、及び酸化物半導体
膜１０８ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間
距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃとしては、それぞれ不純
物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特
性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、
欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と
よぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が
少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネ
ル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性で
ある酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合があ
る。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著
しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、
ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、
オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以
下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ま
しい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃
度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ
／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１
０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下
とする。
また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ｃよりも水素濃度が少ない領
域を有すると好ましい。酸化物半導体膜１０８ｂの方が、酸化物半導体膜１０８ｃよりも
水素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
また、酸化物半導体膜１０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が
含まれると、酸化物半導体膜１０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。こ
のため、酸化物半導体膜１０８ｂにおけるシリコンや炭素の濃度と、酸化物半導体膜１０
８ｂとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×
１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とす
る。
また、酸化物半導体膜１０８ｂにおいて、ＳＩＭＳ分析により得られるアルカリ金属ま
たはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×
１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物
半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大して
しまうことがある。このため、酸化物半導体膜１０８ｂのアルカリ金属またはアルカリ土
類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８ｂに窒素が含まれていると、キャリアである電子が生じ、
キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜
を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜に
おいて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により
得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃは、それぞれ非単結晶構
造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉ
ｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結
晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最
も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
［第２のゲート絶縁膜として機能する絶縁膜］
絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜として機能する。
また、絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。
すなわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過
することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形
成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素
の透過量が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる
。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形
成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価
電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー
（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の
放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミ
ニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア
の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、
アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上
５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０を越えて２以下、好ましくは１以上２以下）、代表的には
ＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜
１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び
酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をト
ラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導
体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさ
せてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧
のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することが
できる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加
熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルに
おいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２
．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグ
ナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第
２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５
ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．
００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下
である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であ
り、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未
満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいて、ｇ値が２．０３７以上２．０３９以
下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値
が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計は、窒素酸
化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルに相
当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が
２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下
の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのス
ピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないと
いえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ
／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣ
ＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を
形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、
加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１
９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である
酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７０
０℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４の単層構造、あるいは３層以上の積層構造として
もよい。
［保護絶縁膜として機能する絶縁膜］
絶縁膜１１８は、トランジスタ１００の保護絶縁膜として機能する。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１
１８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ
金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けるこ
とで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含ま
れる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを
防ぐことができる。
絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜、金属膜などの様々な膜は、スパ
ッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。
熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
ＭＯＣＶＤ法、ＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物
半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ
Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜
鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、
トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式
は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリ
ウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジ
メチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳ
ｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ－
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、
更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ層やＩｎ
－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガス
に変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈ
を含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスに変えて、Ｉｎ
（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスに変えて、Ｇａ（Ｃ２
Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜１－３．半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００の変形例について、図２乃至
図６を用いて説明する。
図２（Ａ）（Ｂ）は、図１（Ｂ）（Ｃ）に示すトランジスタ１００の変形例であるトラ
ンジスタ１００Ａの断面図である。また、図３（Ａ）（Ｂ）は、図１（Ｂ）（Ｃ）に示す
トランジスタ１００の変形例であるトランジスタ１００Ｂの断面図である。また、図４（
Ａ）（Ｂ）は、図１（Ｂ）（Ｃ）に示すトランジスタ１００の変形例であるトランジスタ
１００Ｃの断面図である。また、図５（Ａ）（Ｂ）は、図１（Ｂ）（Ｃ）に示すトランジ
スタ１００の変形例であるトランジスタ１００Ｄの断面図である。また、図６（Ａ）（Ｂ
）は、図１（Ｂ）（Ｃ）に示すトランジスタ１００の変形例であるトランジスタ１００Ｅ
の断面図である。
図２（Ａ）（Ｂ）に示すトランジスタ１００Ａは、図１（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８を３層の積層構造としている。より具体的には、
トランジスタ１００Ａが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ａと、酸
化物半導体膜１０８ａ上の酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｂ上の酸化
物半導体膜１０８ｃと、を有する。
図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、図１（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８を単層構造としている。より具体的には、トラン
ジスタ１００Ｂは、酸化物半導体膜１０８ｂを有する。
図４（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、図１（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８の形状が異なる。より具体的には、トランジスタ
１００が有する酸化物半導体膜１０８ｃは、図面において、導電膜１１２ａ、１１２ｂか
ら露出した領域の厚さが薄い。別言すると酸化物半導体膜の一部が凹部を有する形状につ
いて例示している。一方で、トランジスタ１００Ｃが有する酸化物半導体膜１０８ｃは、
図面において、導電膜１１２ａ、１１２ｂから露出した領域の厚さが薄くならない。別言
すると酸化物半導体膜の一部が凹部を有さない形状である。
図５（Ａ）（Ｂ）に示すトランジスタ１００Ｄは、図１（Ｂ）（Ｃ）に示すトランジス
タ１００が有する導電膜１１２ａ、１１２ｂ、１１２ｃの構造が異なる。より、具体的に
は、トランジスタ１００Ｄが有する導電膜１１２ａ、１１２ｂ、１１２ｃは、単層構造で
ある。
図６（Ａ）（Ｂ）に示すトランジスタ１００Ｅは、所謂チャネル保護型のトランジスタ
構造である。酸化物半導体膜１０８上にチャネル保護膜として機能する絶縁膜１１５が設
けられる。絶縁膜１１５としては、絶縁膜１１４と同様の材料を用いることができる。な
お、絶縁膜１１５を設ける構成の場合、絶縁膜１１４を設けずに、導電膜１１２ａ、１１
２ｂ、絶縁膜１１５上に絶縁膜１１６を設ける構成とすることができる。
このように、本発明の半導体装置としては、酸化物半導体膜の積層構造、酸化物半導体
膜の形状、または導電膜の積層構造等が異なっていても適用することが可能である。また
、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせること
が可能である。
＜１－４．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置であるトランジスタ１００の作製方法について、図
７乃至図１２を用いて説明する。
なお、図７（Ａ）乃至図７（Ｃ）、図８（Ａ）乃至図８（Ｃ）、図９（Ａ）乃至図９（
Ｃ）、図１０（Ａ）乃至図１０（Ｃ）、図１１（Ａ）乃至図１１（Ｃ）、及び図１２は、
半導体装置の作製方法を説明する断面図である。また、図７（Ａ）乃至図７（Ｃ）、図８
（Ａ）乃至図８（Ｃ）、図９（Ａ）乃至図９（Ｃ）、図１０（Ａ）乃至図１０（Ｃ）、図
１１（Ａ）乃至図１１（Ｃ）、及び図１２において、左側がチャネル長方向の断面図であ
り、右側がチャネル幅方向の断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、第１のゲート電極として機能する導電膜１０４を形成する。次に、導
電膜１０４上に第１のゲート絶縁膜として機能する絶縁膜１０６、１０７を形成する（図
７（Ａ）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、第１のゲート電極として機能
する導電膜１０４として、厚さ５０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜とを、それ
ぞれスパッタリング法により形成する。また、絶縁膜１０６として厚さ４００ｎｍの窒化
シリコン膜をＰＥＣＶＤ法により形成し、絶縁膜１０７として厚さ５０ｎｍの酸化窒化シ
リコン膜をＰＥＣＶＤ法により形成する。
なお、絶縁膜１０６としては、窒化シリコン膜の積層構造とすることができる。具体的
には、絶縁膜１０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化
シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下
のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ－ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃以下とすることができる。
絶縁膜１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１０
４に銅を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅元素の拡散を抑制することができる。
第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁
膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜か
らの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制す
ることができる。
絶縁膜１０７としては、後に形成される酸化物半導体膜１０８（より具体的には、酸化
物半導体膜１０８ｂ）との界面特性を向上させるため、酸素を含む絶縁膜で形成されると
好ましい。また、絶縁膜１０７の形成後に、絶縁膜１０７に酸素を添加してもよい。絶縁
膜１０７に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子
イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズ
マ処理法等がある。
次に、絶縁膜１０７上に酸化物半導体膜１０８ｂ＿０及び酸化物半導体膜１０８ｃ＿０
を形成する（図７（Ｂ）（Ｃ）参照）。
なお、図７（Ｂ）は、絶縁膜１０７上に酸化物半導体膜１０８ｂ＿０を形成する際の成
膜装置内部の断面模式図である。図７（Ｂ）では、成膜装置としてスパッタリング装置を
用い、当該スパッタリング装置内部に設置されたターゲット１９１と、ターゲット１９１
の下方に形成されるプラズマ１９２とが、模式的に表されている。
まず、酸化物半導体膜１０８ｂ＿０を形成する際に、酸素ガスを含む雰囲気にてプラズ
マを放電させる。その際に、酸化物半導体膜１０８ｂ＿０の被形成面となる絶縁膜１０７
中に、酸素が添加される。また、酸化物半導体膜１０８ｂ＿０を形成する際に、酸素ガス
の他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合
させてもよい。
酸素ガスとしては、少なくとも酸化物半導体膜１０８ｂ＿０を形成する際に含まれてい
ればよく、酸化物半導体膜１０８ｂ＿０を形成する際の成膜ガス全体に占める酸素ガスの
割合としては、０％を超えて１００％以下、好ましくは１０％以上１００％以下、さらに
好ましくは３０％以上１００％以下である。
なお、図７（Ｂ）において、絶縁膜１０７に添加される酸素または過剰酸素を模式的に
破線の矢印で表している。
なお、酸化物半導体膜１０８ｂ＿０と、酸化物半導体膜１０８ｃ＿０の形成時の基板温
度は、同じでも異なっていてもよい。ただし、酸化物半導体膜１０８ｂ＿０と、酸化物半
導体膜１０８ｃ＿０との、基板温度を同じとすることで、製造コストを低減することがで
きるため好適である。
例えば、酸化物半導体膜１０８を成膜する際の基板温度としては、室温以上３４０℃未
満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さら
に好ましくは１００℃以上２００℃以下である。酸化物半導体膜１０８を加熱して成膜す
ることで、酸化物半導体膜１０８の結晶性を高めることができる。一方で、基板１０２と
して、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、酸化物半導
体膜１０８を成膜する際の基板温度を１５０℃以上３４０℃未満とした場合、基板１０２
が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合にお
いては、酸化物半導体膜１０８の成膜する際の基板温度を１００℃以上１５０℃未満とす
ることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとし
て用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、よ
り好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを
用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる
。
また、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリング装置におけ
るチャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクラ
イオポンプのような吸着式の真空排気ポンプを用いて高真空（例えば、５×１０－７Ｐａ
から１×１０－４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプと
コールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を
含む気体が逆流しないようにしておくことが好ましい。
また、酸化物半導体膜１０８ｂ＿０が形成された後、続けて、酸化物半導体膜１０８ｃ
＿０が、酸化物半導体膜１０８ｂ上に形成される。酸化物半導体膜１０８ｃ＿０の形成条
件としては、酸化物半導体膜１０８ｂ＿０の形成条件と同様の条件を用いることができる
。ただし、酸化物半導体膜１０８ｂ＿０の形成条件と、酸化物半導体膜１０８ｃ＿０の形
成条件とは、同じでも異なっていてもよい。
本実施の形態では、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜１０８ｂ＿
０を形成し、その後真空中で連続して、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いて、スパッタリング法により酸化物半
導体膜１０８ｃ＿０を形成する。また、酸化物半導体膜１０８ｂ＿０の形成時の基板温度
を１７０℃とし、酸化物半導体膜１０８ｃ＿０の形成時の基板温度を１７０℃とする。ま
た、酸化物半導体膜１０８ｂ＿０の形成時の成膜ガスとしては、流量６０ｓｃｃｍの酸素
ガスと、流量１４０ｓｃｃｍのアルゴンガスと、を用いる。また、酸化物半導体膜１０８
ｃ＿０の形成時の成膜ガスとしては、流量１００ｓｃｃｍの酸素ガスと、流量１００ｓｃ
ｃｍのアルゴンガスと、を用いる。
次に、酸化物半導体膜１０８ｂ＿０及び酸化物半導体膜１０８ｃ＿を所望の形状に加工
することで、島状の酸化物半導体膜１０８ｂ及び島状の酸化物半導体膜１０８ｃを形成す
る。なお、本実施の形態においては、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０
８ｃで酸化物半導体膜１０８を構成する（図８（Ａ）参照）。
また、酸化物半導体膜１０８を形成した後に、加熱処理（以下、第１の加熱処理とする
）を行うと好適である。第１の加熱処理により、酸化物半導体膜１０８に含まれる水素、
水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物
半導体膜１０８を島状に加工する前に行ってもよい。なお、第１の加熱処理は、酸化物半
導体膜の高純度化処理の一つである。
第１の加熱処理としては、例えば、１５０℃以上基板の歪み点未満、好ましくは２００
℃以上４５０℃以下、さらに好ましくは２５０℃以上３５０℃以下とすることができる。
また、第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を
用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。その
ため、加熱時間を短縮することが可能となる。また、第１の加熱処理は、窒素、酸素、超
乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐ
ｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお
、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい
。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱
してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸
化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる
酸素欠損を低減することができる。
次に、絶縁膜１０６、及び絶縁膜１０７の所望の領域に開口部１５１を形成する。なお
、開口部１５１は、導電膜１０４に達する（図８（Ｂ）参照）。
開口部１５１としては、ドライエッチング法、及びウエットエッチング法のいずれか一
方または双方を用いて形成することができる。本実施の形態においては、ドライエッチン
グ法を用い、開口部１５１を形成する。
次に、絶縁膜１０７、酸化物半導体膜１０８、及び導電膜１０４上に導電膜１１２＿１
、１１２＿２を形成する（図８（Ｃ）参照）。
本実施の形態では、導電膜１１２＿１として、厚さ３０ｎｍのチタン膜をスパッタリン
グ法により成膜する。また、導電膜１１２＿２として、厚さ２００ｎｍの銅膜をスパッタ
リング法により成膜する。
次に、導電膜１１２＿２上の所望の領域にマスク１４１ａ、１４１ｂ、１４１ｃを形成
する。続けて、マスク１４１ａ、１４１ｂ、１４１ｃを用いて、導電膜１１２＿２を加工
することで、島状の金属膜１１２ａ＿２と、島状の金属膜１１２ｂ＿２と、島状の金属膜
１１２ｃ＿２と、を形成する（図９（Ａ）参照）。
なお、本実施の形態においては、ウエットエッチング装置を用い、導電膜１１２＿２を
加工する。ただし、導電膜１１２＿２の加工方法としては、これに限定されず、例えば、
ドライエッチング装置を用いてもよい。
次に、マスク１４１ａ、１４１ｂ、１４１ｃを除去する。続けて、導電膜１１２＿１、
及び金属膜１１２ａ＿２、１１２ｂ＿２、１１２ｃ＿２上に導電膜１１２＿３を形成する
（図９（Ｂ）参照）。
本実施の形態では、導電膜１１２＿３として、厚さ１０ｎｍのチタン膜をスパッタリン
グ法により成膜する。なお、導電膜１１２＿３を形成することで、金属膜１１２ａ＿２、
１１２ｂ＿２、１１２ｃ＿２は、導電膜１１２＿１と導電膜１１２＿３とで囲まれた構造
となる。導電膜１１２＿１と導電膜１１２＿３とで金属膜１１２ａ＿２、１１２ｂ＿２、
１１２ｃ＿２を囲む構成とすることで、金属膜１１２ａ＿２、１１２ｂ＿２、１１２ｃ＿
２に含まれる銅元素が外部に拡散、特に酸化物半導体膜１０８に拡散するのを抑制するこ
とができる。
次に、導電膜１１２＿３上の所望の領域にマスク１４２ａ、１４２ｂ、１４２ｃを形成
する。続けて、マスク１４２ａ、１４２ｂ、１４２ｃを用いて、導電膜１１２＿１及び導
電膜１１２＿３を加工することで、島状の金属膜１１２ａ＿１と、島状の金属膜１１２ｂ
＿１と、島状の金属膜１１２ｃ＿１と、島状の金属膜１１２ａ＿３と、島状の金属膜１１
２ｂ＿３と、島状の金属膜１１２ｃ＿３と、を形成する。この工程を行うことで、金属膜
１１２ａ＿１、金属膜１１２ａ＿２、及び金属膜１１２ａ＿３を有する導電膜１１２ａと
、金属膜１１２ｂ＿１、金属膜１１２ｂ＿２、及び金属膜１１２ｂ＿３を有する導電膜１
１２ｂと、金属膜１１２ｃ＿１、金属膜１１２ｃ＿２、及び金属膜１１２ｃ＿３を有する
導電膜１１２ｃと、が形成される（図９（Ｃ）参照）。
なお、本実施の形態においては、ドライエッチング装置を用い、導電膜１１２＿１及び
導電膜１１２＿３を加工する。ただし、導電膜１１２＿１及び導電膜１１２＿３の加工方
法としては、これに限定されず、例えば、ウエットエッチング装置を用いてもよい。
また、導電膜１１２ａ、１１２ｂの形成後に、酸化物半導体膜１０８（より具体的には
酸化物半導体膜１０８ｃ）の表面（バックチャネル側）を洗浄してもよい。当該洗浄方法
としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて
洗浄を行うことで、酸化物半導体膜１０８ｃの表面に付着した不純物（例えば、導電膜１
１２ａ、１１２ｂに含まれる元素等）を除去することができる。なお、当該洗浄を必ずし
も行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜１１２ａ、１１２ｂを形成する工程、及び上記洗浄工程のいずれか一方ま
たは双方において、酸化物半導体膜１０８の導電膜１１２ａ、１１２ｂから露出した領域
が、薄くなる場合がある。
次に、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１４及び絶
縁膜１１６を形成する（図１０（Ａ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６との界面において大気成分由来の不純物濃度を低減することが
できる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍以上５０
００倍以下、好ましくは４０倍以上１００倍以下とする。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０－２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし
、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好
ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護
膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタ１００の信
頼性を高めることができる。
また、絶縁膜１１４、１１６を成膜した後に、加熱処理（以下、第２の加熱処理とする
）を行うと好適である。第２の加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸
化物を低減することができる。または、第２の加熱処理により、絶縁膜１１４、１１６に
含まれる酸素の一部を酸化物半導体膜１０８に移動させ、酸化物半導体膜１０８に含まれ
る酸素欠損を低減することができる。
第２の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さら
に好ましくは、１５０℃以上３５０℃以下とする。第２の加熱処理は、窒素、酸素、超乾
燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ
以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、
上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該
加熱処理には、電気炉、ＲＴＡ等を用いることができる。
次に、絶縁膜１１６上に酸化物導電膜１２０＿１を形成する（図１０（Ｂ）（Ｃ）参照
）。
なお、図１０（Ｂ）は、絶縁膜１１６上に酸化物導電膜１２０＿１を形成する際の成膜
装置内部の断面模式図である。図１０（Ｂ）では、成膜装置としてスパッタリング装置を
用い、当該スパッタリング装置内部に設置されたターゲット１９３と、ターゲット１９３
の下方に形成されるプラズマ１９４とが、模式的に表されている。
まず、酸化物導電膜１２０＿１を形成する際に、酸素ガスを含む雰囲気にてプラズマを
放電させる。その際に、酸化物導電膜１２０＿１の被形成面となる絶縁膜１１６中に、酸
素が添加される。また、酸化物導電膜１２０＿１を形成する際に、酸素ガスの他に、不活
性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい
。
酸素ガスとしては、少なくとも酸化物導電膜１２０＿１を形成する際に含まれていれば
よく、酸化物導電膜１２０＿１を形成する際の成膜ガス全体に占める酸素ガスの割合とし
ては、０％を超えて１００％以下、好ましくは１０％以上１００％以下、さらに好ましく
は３０％以上１００％以下である。
なお、図１０（Ｂ）において、絶縁膜１１６に添加される酸素または過剰酸素を模式的
に破線の矢印で表している。
本実施の形態では、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物導電膜１２０＿１を
形成する。
なお、本実施の形態では、酸化物導電膜１２０＿１を成膜する際に、絶縁膜１１６に酸
素を添加する方法について例示したがこれに限定されない。例えば、酸化物導電膜１２０
＿１を形成後に、さらに絶縁膜１１６に酸素を添加してもよい。
絶縁膜１１６に酸素を添加する方法としては、例えば、インジウムと、錫と、シリコン
とを有する酸化物（ＩＴＳＯともいう）ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝
８５：１０：５［重量％］）を用いて、膜厚５ｎｍのＩＴＳＯ膜を酸化物導電膜１２０＿
１として形成する。
この場合、酸化物導電膜１２０＿１の膜厚としては、１ｎｍ以上２０ｎｍ以下、または
２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため
好ましい。その後、酸化物導電膜１２０＿１を通過させて、絶縁膜１１６に酸素を添加す
る。酸素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等が
挙げられる。また、酸素を添加する際に、基板側にバイアス電圧を印加することで効果的
に酸素を絶縁膜１１６に添加することができる。上記バイアス電圧としては、例えば、ア
ッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を１
Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素を添加する際の基板温度とし
ては、室温以上３００℃以下、好ましくは、１００℃以上２５０℃以下とすることで、絶
縁膜１１６に効率よく酸素を添加することができる。
次に、酸化物導電膜１２０＿１上にリソグラフィ工程によりマスクを形成し、酸化物導
電膜１２０＿１、及び絶縁膜１１４、１１６の所望の領域に開口部１５２ａ、１５２ｂを
形成する。なお、開口部１５２ａは、導電膜１１２ｂに達するように形成され、開口部１
５２ｂは、導電膜１１２ｃに達するように形成される（図１１（Ａ）参照）。
開口部１５２ａ、１５２ｂとしては、ドライエッチング法、及びウエットエッチング法
のいずれか一方または双方を用いて形成することができる。本実施の形態においては、ド
ライエッチング法を用い、開口部１５２ａ、１５２ｂを形成する。
次に、酸化物導電膜１２０＿１、導電膜１１２ｂ、及び導電膜１１２ｃ上に金属膜１２
０＿２を形成する（図１１（Ｂ）参照）。
本実施の形態では、金属膜１２０＿２として、スパッタリング法を用い、膜厚１００ｎ
ｍのチタン膜を形成する。
次に、金属膜１２０＿２上にリソグラフィ法によりマスクを形成したのち、金属膜１２
０＿２、及び酸化物導電膜１２０＿１を所望の形状に加工することで、島状の導電膜１２
０ａと、島状の導電膜１２０ｂと、を形成する。なお、導電膜１２０ａは、島状の酸化物
導電膜１２０ａ＿１と、島状の金属膜１２０ａ＿２と、を有し、導電膜１２０ｂは、島状
の酸化物導電膜１２０ｂ＿１と、島状の金属膜１２０ｂ＿２とを有する（図１１（Ｃ）参
照）。
次に、絶縁膜１１６、及び導電膜１２０ａ、１２０ｂ上に絶縁膜１１８を形成する（図
１２参照）。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。絶縁膜１１８とし
ては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜１１８としては、例
えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成することができる。例えば、絶
縁膜１１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５
℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁膜１１８を成膜する場
合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、
絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜１１４、１
１６中の酸素または過剰酸素を、酸化物半導体膜１０８に移動させることが可能となる。
また、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコ
ンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒
素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性
種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結
合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シ
リコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することが
できる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒
素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な
窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対
する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒
素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する
。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００
ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨ
ｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ
装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電
力を単位面積あたりの電力（電力密度）に換算すると１．７×１０－１Ｗ／ｃｍ２である
。
また、絶縁膜１１８形成後に、先に記載の第１の加熱処理及び第２の加熱処理と同等の
加熱処理（以下、第３の加熱処理とする）を行ってもよい。
第３の加熱処理を行うことで、酸化物導電膜１２０＿１の成膜の際に絶縁膜１１６に添
加した酸素は、酸化物半導体膜１０８（特に酸化物半導体膜１０８ｂ）中に移動し、酸化
物半導体膜１０８中の酸素欠損を補填する。
以上の工程で図１（Ｃ）（Ｄ）に示すトランジスタ１００を作製することができる。
また、トランジスタ１００の全ての作製工程において、基板温度を４００℃未満、好ま
しくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下とすることで、大面積
の基板を用いても基板の変形（歪みまたは反り）を極めて少なくすることができるため好
適である。なお、トランジスタ１００の作製工程において、基板温度が高くなる工程とし
ては、代表的には、絶縁膜１０６、１０７の成膜時の基板温度（４００℃未満、好ましく
は２５０℃以上３５０℃以下）、酸化物半導体膜１０８の成膜時の基板温度（室温以上３
４０℃未満、好ましくは１００℃以上２００℃以下、さらに好ましくは１００℃以上１５
０℃未満）、絶縁膜１１６、１１８の成膜時の基板温度（４００℃未満、好ましくは３７
５℃未満、さらに好ましくは１８０℃以上３５０℃以下）、第１の加熱処理、第２の加熱
処理、または第３の加熱処理（４００℃未満、好ましくは３７５℃未満、さらに好ましく
は１８０℃以上３５０℃以下）などが挙げられる。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態においては、本発明の一態様に用いることのできる、酸化物半導体の組成
、及び酸化物半導体の構造等について、図１３乃至図２０を参照して説明する。
＜２－１．酸化物半導体の組成＞
まず、酸化物半導体の組成について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジ
ウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、
イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、
チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム
、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれ
た一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、
元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元
素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウ
ム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル
、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組
み合わせても構わない。
まず、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）を用いて、本発明に係る酸化
物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明す
る。なお、図１３には、酸素の原子数比については記載しない。また、酸化物半導体が有
するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、およ
び［Ｚｎ］とする。
図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表
す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）と
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原
子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラ
インを表す。
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１－γ）の原子数
比（－１≦γ≦１）となるラインを表す。また、図１３に示す、［Ｉｎ］：［Ｍ］：［Ｚ
ｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造
をとりやすい。
図１３（Ａ）および図１３（Ｂ）では、本発明の一態様の酸化物半導体が有する、イン
ジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図１４に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎ
Ｏ４の結晶構造を示す。また、図１４は、ｂ軸に平行な方向から観察した場合のＩｎＭＺ
ｎＯ４の結晶構造である。なお、図１４に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，
Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜
鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則であ
る。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図１４に示すように
、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、およ
び酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元
素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ
層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉｎ層が
１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に
対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚ
ｎ）層の割合が増加する。
ただし、酸化物半導体中において、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が非整数である
場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が整数である層状構造を複数種有する場合があ
る。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対
し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在
する層状構造となる場合がある。
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比
からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲット
の［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。
例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比で
は、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：
［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバ
イト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相
が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）
が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移
動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半
導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率
を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率
が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度
が高くなるためである。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度
が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、および
その近傍値である原子数比（例えば図１３（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる
。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少な
い層状構造となりやすい、図１３（Ａ）の領域Ａで示される原子数比を有することが好ま
しい。
また、図１３（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４
．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体
は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まら
ない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比
であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従
って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領
域Ａ乃至領域Ｃの境界は厳密ではない。
＜２－２．酸化物半導体をトランジスタに用いる構成＞
続いて、酸化物半導体をトランジスタに用いる構成について説明する。
なお、酸化物半導体をトランジスタに用いることで、粒界におけるキャリア散乱等を減
少させることができるため、高い電界効果移動度のトランジスタを実現することができる
。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタのチャネル領域には、キャリア密度の低い酸化物半導体を用いるこ
とが好ましい。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好
ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり
、１×１０－９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が
少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高
純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる
場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が
長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高
い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場
合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度
を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、
近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、ア
ルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化
物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭
素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法
（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によ
り得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａ
ｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を
形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属
が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減すること
が好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属または
アルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０
１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリ
ア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体
に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体にお
いて、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素
濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０
１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さ
らに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるた
め、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電
子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キ
ャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用
いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素
はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩ
ＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×
１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いるこ
とで、安定した電気特性を付与することができる。
また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、
または３ｅＶ以上であると好ましい。
また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１
００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
また、酸化物半導体膜がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ
＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２
：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：
Ｚｎ＝５：１：７等が好ましい。
なお、成膜される酸化物半導体膜の金属元素の原子数比はそれぞれ、上記のスパッタリ
ングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度変動すること
がある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：
２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝
４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、
Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。
＜２－３．酸化物半導体の積層構造＞
次に、酸化物半導体の積層構造について説明する。
ここでは、酸化物半導体の積層構造として、酸化物半導体を２層構造または３層構造と
した場合について説明する。酸化物半導体Ｓ１、酸化物半導体Ｓ２、及び酸化物半導体Ｓ
３の積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ２及び酸化物半導体Ｓ３の積
層構造に接する絶縁体のバンド図と、について、図１５を用いて説明する。
図１５（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ
３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１５
（Ｂ）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する
積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため
絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２
の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネル
ギー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準
位と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０
．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であること
が好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半
導体Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ
以下、または１ｅＶ以下であることが好ましい。
図１５（Ａ）、及び図１５（Ｂ）に示すように、酸化物半導体Ｓ１、酸化物半導体Ｓ２
、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言
すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を
有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物半導体Ｓ
２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよ
い。
具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体
Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混
合層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ－Ｇａ－Ｚｎ酸化物半導
体の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ－Ｇａ－Ｚｎ酸化物半導体
、Ｇａ－Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化
物半導体Ｓ２との界面、及び酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠陥
準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、
高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞う
ため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１
、酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざける
ことができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフ
トすることを防止することができる。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が十分
に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ
１との界面、及び酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル領域と
して機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図１３（Ｃ）におい
て、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図１
３（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値
である原子数比を示している。
特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸
化物半導体Ｓ１及び酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以
上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分に
高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半
導体を用いることが好適である。
＜２－４．酸化物半導体の構造＞
次に、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅ
ｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化
物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－
ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがあ
る。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
－ＯＳ、多結晶酸化物半導体及びｎｃ－ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈ
ｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において
周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ
－ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造で
ある。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体
に近い。
［ＣＡＡＣ－ＯＳ］
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。
ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって
解析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４
の結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行
うと、図１６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピ
ークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳ
では、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面とも
いう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡ
Ｃ－ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図１６（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａ
ＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１６（Ｃ）に示す
ように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、
ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸及びｂ軸の配向が不規則であるこ
とが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図１６（Ｄ）に示すような回折パターン（
制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉ
ｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子
回折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成
面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面
に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１６（Ｅ
）に示す。図１６（Ｅ）より、リング状の回折パターンが確認される。したがって、プロ
ーブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペ
レットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図１６（Ｅ）における第
１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると
考えられる。また、図１６（Ｅ）における第２リングは（１１０）面などに起因すると考
えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能
ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａ
ｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高
分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は
、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどに
よって観察することができる。
図１７（Ａ）より、金属原子が層状に配列している領域であるペレットを確認すること
ができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることが
わかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこ
ともできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａ
ｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡ
Ｃ－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または
上面と平行となる。
また、図１７（Ｂ）及び図１７（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１７（Ｄ）及び図１７（Ｅ）は、そ
れぞれ図１７（Ｂ）及び図１７（Ｃ）を画像処理した像である。以下では、画像処理の方
法について説明する。まず、図１７（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏ
ｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得した
ＦＦＴ像において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を残すマ
スク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎ
ｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理
した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィル
タリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列
を示している。
図１７（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が
、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部で
ある。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペ
レットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１７（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格
子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示してい
る。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点
を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形及び／または七角形などが形成
できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわ
かる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において原子配列が稠密でないことや、
金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容す
ることができるためと考えられる。
以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐ
ｌａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもで
きる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の
混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥
（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップ
となる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物及び酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１ｃｍ－３未満、好ましくは１×１０１１ｃｍ－３未満、さ
らに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上のキャリア
密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠陥
準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
［ｎｃ－ＯＳ］
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対
し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎ
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１
８（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測さ
れる。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（
ナノビーム電子回折パターン）を図１８（Ｂ）に示す。図１８（Ｂ）より、リング状の領
域内に複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍ
の電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を
入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると
、図１８（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観
測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩
序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いている
ため、規則的な電子回折パターンが観測されない領域もある。
図１８（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高
分解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所な
どのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできな
い領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさ
であり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが
１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒ
ｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことが
ある。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場
合がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能
性がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを
、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
図１９に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１９（Ａ）
は電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１９（
Ｂ）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの
高分解能断面ＴＥＭ像である。図１９（Ａ）及び図１９（Ｂ）より、ａ－ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密
度領域と推測される。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ－ＯＳ及びｎｃ－ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳを準備する。いずれ
の試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ
－Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応
する。
図２０は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例であ
る。なお、上述した格子縞の長さを結晶部の大きさとしている。図２０より、ａ－ｌｉｋ
ｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなって
いくことがわかる。図２０より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大き
さだった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ
－／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎ
ｃ－ＯＳ及びＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８
ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２０よ
り、電子の累積照射量によらず、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳの結晶部の大きさは、そ
れぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴ
ＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条件は、加
速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領域の直径
を２３０ｎｍとした。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、不
安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べ
て密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度及びＣＡＡＣ－
ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の
密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ－ＯＳの密度及びＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ
、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
なお、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜
、組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図２１乃至図２７を用いて以下説明を行う。
図２１は、表示装置の一例を示す上面図である。図２１に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図２１には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端
子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられ
る。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画
素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号
等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ
７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースド
ライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられ
る。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色
を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上
追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい
。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表
示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図２２及び図２４を用いて説明する。なお、図２２は、図２１に示す一点鎖線Ｑ－Ｒに
おける断面図であり、表示素子として液晶素子を用いた構成である。また、図２４は、図
２１に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成
である。
まず、図２２及び図２４に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
＜３－１．表示装置の共通部分に関する説明＞
図２２及び図２４に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００と同様の
構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の
実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と
同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有する
ソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て
形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ
７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程
を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘
電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図２２及び図２４において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂
、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成とし
てもよい。
また、図２２及び図２４においては、画素部７０２が有するトランジスタ７５０と、ソ
ースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを
用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソース
ドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７
０２にスタガ型のトランジスタを用い、ソースドライバ回路部７０４に実施の形態１に示
す逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に実施の形態１に示す
逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４にスタガ型のトランジス
タを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲート
ドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素
を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可
能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
＜３－２．液晶素子を用いる表示装置の構成例＞
図２２に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図２２に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成
され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、
反射電極としての機能を有する。図２２に示す表示装置７００は、外光を利用し導電膜７
７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置で
ある。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、
可視光において、反射性のある導電膜を用いる。
なお、図２２においては、導電膜７７２をトランジスタ７５０のドレイン電極として機
能する導電膜に接続する構成について例示したが、これに限定されない。例えば、図２３
に示すように、導電膜７７２を接続電極として機能する導電膜７７７を間に挟んでトラン
ジスタ７５０のドレイン電極として機能する導電膜と電気的に接続させる構成としてもよ
い。なお、導電膜７７７としては、トランジスタ７５０の第２のゲート電極として機能す
る導電膜と同じ導電膜を加工する工程を経て形成されるため、製造工程を増やすことなく
形成することができる。
また、図２２に示す表示装置７００は、反射型のカラー液晶表示装置について例示した
が、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜
を用いることで透過型のカラー液晶表示装置としてもよい。あるいは、反射型のカラー液
晶表示装置と、透過型のカラー液晶表示装置と、を組み合わせた所謂半透過型のカラー液
晶表示装置としてもよい。
ここで、透過型のカラー液晶表示装置の一例を図２５に示す。図２５は、図２１に示す
一点鎖線Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。ま
た、図２５に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、Ｆ
ＦＳモード）を用いる構成の一例である。図２５に示す構成の場合、画素電極として機能
する導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けら
れる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し
、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液
晶層７７６の配向状態を制御することができる。
また、図２２及び図２５において図示しないが、導電膜７７２または導電膜７７４のい
ずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成とし
てもよい。また、図２２及び図２５において図示しないが、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
＜３－３．発光素子を用いる表示装置＞
図２４に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７７２、ＥＬ層７８６、及び導電膜７８８を有する。図２４に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。
また、図２４に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出す
るボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２４
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
＜３－４．表示装置に入出力装置を設ける構成例＞
また、図２４及び図２５に示す表示装置７００に入出力装置を設けてもよい。当該入出
力装置としては、例えば、タッチパネル等が挙げられる。
図２４及び図２５に示す表示装置７００にタッチパネル７９１を設ける構成を図２６及
び図２７に示す。
図２６は図２４に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であ
り、図２７は図２５に示す表示装置７００にタッチパネル７９１を設ける構成の断面図で
ある。
まず、図２６及び図２７に示すタッチパネル７９１について、以下説明を行う。
図２６及び図２７に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設
けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８
、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極
７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やス
タイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変
化を検知することができる。
また、図２６及び図２７に示すトランジスタ７５０の上方においては、電極７９３と、
電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部
を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図２６
及び図２７においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示
したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図２６
に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい
。また、図２７に示すように、電極７９３は、液晶素子７７５と重ならないように設けら
れると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重な
る領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構
成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすること
ができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とするこ
とができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて
少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電
極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び
電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７
９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には
、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させる
ことができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６
６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることが
できる。
また、図２６及び図２７においては、インセル型のタッチパネルの構成について例示し
たが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタ
ッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネル
としてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて
用いることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２８を
用いて説明を行う。
＜４．表示装置の回路構成＞
図２８（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２８（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図２８（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図２８（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図２８（Ａ）に示す複数の画素回路５０１は、例えば、図２８（Ｂ）に示す構成
とすることができる。
図２８（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２８（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２８（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２８（Ａ）に示す複数の画素回路５０１は、例えば、図２８（Ｃ）に示す構成
とすることができる。
また、図２８（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図２８（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２８（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
（実施の形態５）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の
一例について、図２９乃至図３２を用いて説明する。
なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトラ
ンジスタを、ＯＳトランジスタと呼称して以下説明を行う。
＜５．インバータ回路の構成例＞
図２９（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することがで
きるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理
を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジ
スタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信
号である。
図２９（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジ
スタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル
型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒ
ｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳイ
ンバータ）を作製する場合と比較して、低コストで作製することが可能である。
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成される
ＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置
できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バ
ックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第
１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８
１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０
の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端
子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジス
タ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端
子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳ
を与える配線に接続される。
図２９（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである
。図２９（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの
信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化
について示している。
信号ＳＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ
８１０のしきい値電圧を制御することができる。
信号ＳＢＧは、しきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、しきい値
電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａ
を与えることで、ＯＳトランジスタ８１０はしきい値電圧ＶＴＨ＿Ａにマイナスシフトさ
せることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジス
タ８１０は、しきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図３０（Ａ）には、トランジスタの電気特性の一つで
ある、Ｉｄ－Ｖｇカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａの
ように大きくすることで、図３０（Ａ）中の破線８４０で表される曲線にシフトさせるこ
とができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を
電圧ＶＢＧ＿Ｂのように小さくすることで、図３０（Ａ）中の実線８４１で表される曲線
にシフトさせることができる。図３０（Ａ）に示すように、ＯＳトランジスタ８１０は、
信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、し
きい値電圧をプラスシフトあるいはマイナスシフトさせることができる。
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジス
タ８１０は電流が流れにくい状態とすることができる。図３０（Ｂ）には、この状態を可
視化して示す。
図３０（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小
さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトラン
ジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させること
ができる。
図３０（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状
態とすることができるため、図２９（Ｃ）に示すタイミングチャートにおける出力端子の
信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳ
Ｓを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での
動作を行うことができる。
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳト
ランジスタ８１０は電流が流れやすい状態とすることができる。図３０（Ｃ）には、この
状態を可視化して示す。図３０（Ｃ）に図示するように、このとき流れる電流ＩＡを少な
くとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号が
ローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電
圧を急峻に上昇させることができる。図３０（Ｃ）に図示したように、ＯＳトランジスタ
８１０に流れる電流が流れやすい状態とすることができるため、図２９（Ｃ）に示すタイ
ミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトラン
ジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好
ましい。例えば、図２９（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベ
ルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ
＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図２
９（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ
２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ
８１０のしきい値電圧を切り替えることが好ましい。
なお、図２９（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信
号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を
制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲート
に保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図３１
（Ａ）に示す。
図３１（Ａ）では、図２９（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０
を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲート
に接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電
圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信
号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ
＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図３１（Ａ）の動作について、図３１（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与え
る信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲ
ートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状
態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とす
る。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けること
で、一旦ノードＮＢＧに保持させたしきい値電圧ＶＢＧ＿Ｂを保持することができる。そ
のため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減
るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図２９（Ｂ）及び図３１（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２
ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成と
してもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号
を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構
成を実現可能な回路構成の一例について、図３２（Ａ）に示す。
図３２（Ａ）では、図２９（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトラ
ンジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳイン
バータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出
力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図３２（Ａ）の動作について、図３２（Ｂ）のタイミングチャートを用いて説明する。
図３２（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信
号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０の
しきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトラ
ンジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図３０
（Ａ）乃至図３０（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制
御できる。例えば、図３２（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信
号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿
Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とす
ることができ、出力端子ＯＵＴの電圧の上昇を急峻に下降させることができる。
また、図３２（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレ
ベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレ
ベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることがで
き、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータに
おける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該
構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子
ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子
ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電
流を小さくすることができる。そのため、低消費電力化を図ることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（
ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図３３乃至図３
６を用いて説明する。
＜６．半導体装置の回路構成例＞
図３３（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回
路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回
路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、
単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部か
ら与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与え
られる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、
外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回
路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とによって印加
される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（
ＶＰＯＧ＞ＶＯＲＧ）とによって印加される電圧である。また、例えば回路９０６の電源
電圧は、電圧ＶＯＲＧと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とによって印加さ
れる電圧である。なお電圧ＶＳＳは、グラウンド（ＧＮＤ）と等電位とすれば、電源回路
９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため
、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため
、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
図３３（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図３３（Ｃ）は回路９０４
を動作させるための信号の波形の一例である。
図３３（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに
与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トラ
ンジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧
ＶＳＳとする。電圧ＶＰＯＧは、図３３（Ｃ）に図示するように、電圧ＶＯＲＧより大き
い。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間を導通状態
とする動作を、より確実に行うことができる。その結果、回路９０４は、誤動作が低減さ
れた回路とすることができる。
図３３（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図３３（Ｅ）は回路９０６
を動作させるための信号の波形の一例である。
図３３（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジ
スタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成
される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＯＲＧ、非導
通状態とする動作時に電圧ＶＳＳとする。また、トランジスタ９１２のバックゲートに与
える電圧は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図３３（Ｅ）に図示する
ように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は
、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより
確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流
を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図ら
れた回路とすることができる。
なお、電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としても
よい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与
える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としても
よい。
また図３４（Ａ）（Ｂ）には、図３３（Ｄ）（Ｅ）の変形例を示す。
図３４（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回
路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２
は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧ
は、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトラ
ンジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図３４（Ｂ）のタイミングチャートには、制御信号ＳＢＧと、トランジスタ９１２Ａ、
９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢ
Ｇがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮ
ＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフロ
ーティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小
さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧Ｖ
ＮＥＧを保持することができる。
また、図３５（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を
示す。図３５（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとによって印加され
る電圧とすると、クロック信号ＣＬＫによって、電圧ＶＯＲＧの５倍の正電圧に昇圧され
た電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖ
としている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得る
ことができる。
また、図３５（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を
示す。図３５（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとによって印加され
る電圧とすると、クロック信号ＣＬＫによって、グラウンド、すなわち電圧ＶＳＳから電
圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオ
ードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更す
ることで、所望の電圧ＶＮＥＧを得ることができる。
なお、上述した電圧生成回路９０３の回路構成は、図３５（Ａ）で示す回路図の構成に
限らない。例えば、電圧生成回路９０３の変形例を図３６（Ａ）乃至図３６（Ｃ）に示す
。なお、電圧生成回路９０３の変形例は、図３６（Ａ）乃至図３６（Ｃ）に示す電圧生成
回路９０３Ａ乃至９０３Ｃにおいて、各配線に与える電圧を変更すること、あるいは素子
の配置を変更することで実現可能である。
図３６（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシ
タＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラ
ンジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられ
る。クロック信号ＣＬＫによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯ
Ｇを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることが
できる。図３６（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯ
Ｓトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持
した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇
圧を図ることができる。
また、図３６（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、
キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは
、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して
与えられる。クロック信号ＣＬＫによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電
圧ＶＰＯＧを得ることができる。図３６（Ｂ）に示す電圧生成回路９０３Ｂは、トランジ
スタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシ
タＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧ
から電圧ＶＰＯＧへの昇圧を図ることができる。
また、図３６（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１、トランジス
タＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、
制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが
昇圧された電圧ＶＰＯＧを得ることができる。図３６（Ｃ）に示す電圧生成回路９０３Ｃ
は、インダクタＩｎｄ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行
うことができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を
内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削
減できる。
なお、本実施の形態で示す構成等は、他の実施の形態で示す構成と適宜組み合わせて用
いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図３７乃至図４０を用いて説明を行う。
＜７－１．表示モジュール＞
図３７に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２と
の間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続され
た表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１
０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル
７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図３７において、バックライ
ト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜７－２．電子機器１＞
次に、図３８（Ａ）乃至図３８（Ｅ）に電子機器の一例を示す。
図３８（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示
す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッター
ボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り
付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができ
る。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチ
することにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１０
０のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイ
ンダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示さ
せることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本
発明の一態様の表示装置を適用することができる。
なお、図３８（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備
えるファインダーが内蔵されていてもよい。
図３８（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２
０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示さ
せることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図３８（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図で
ある。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バ
ンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。
なお、表示部８３０２を湾曲して配置させる好適である。表示部８３０２を湾曲して配置
することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては
、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表
示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示
部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる
。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明
の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図３８（Ｅ）のよ
うにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、よ
り現実感の高い映像を表示することができる。
＜７－３．電子機器２＞
次に、図３８（Ａ）乃至図３８（Ｅ）に示す電子機器と、異なる電子機器の一例を図３
９（Ａ）乃至図３９（Ｇ）に示す。
図３９（Ａ）乃至図３９（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、ス
ピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン９００８、等を有する。
図３９（Ａ）乃至図３９（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々
な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能
、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）
によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータ
ネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行
う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示す
る機能、等を有することができる。なお、図３９（Ａ）乃至図３９（Ｇ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。ま
た、図３９（Ａ）乃至図３９（Ｇ）には図示していないが、電子機器には、複数の表示部
を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能
、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する
機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図３９（Ａ）乃至図３９（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３９（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上
の表示部９００１を組み込むことが可能である。
図３９（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情
報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３
つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１
の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００
１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールや
ＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、
電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッ
テリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位
置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図３９（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図３９（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図３９（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図３９（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３９
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図３９（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
次に、図３８（Ａ）乃至図３８（Ｅ）に示す電子機器、及び図３９（Ａ）乃至図３９（
Ｇ）に示す電子機器と異なる電子機器の一例を図４０（Ａ）（Ｂ）に示す。図４０（Ａ）
（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図４０（Ａ）は、
複数の表示パネルが巻き取られた形態の斜視図であり、図４０（Ｂ）は、複数の表示パネ
ルが展開された状態の斜視図である。
図４０（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９
５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域
９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネ
ル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの
表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の
表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用
状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表
示装置とすることができる。
また、図４０（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０
１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９
５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２と
してもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｂ＿０ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１０８ｃ＿ 酸化物半導体膜
１０８ｃ＿０ 酸化物半導体膜
１１２＿１ 導電膜
１１２＿２ 導電膜
１１２＿３ 導電膜
１１２ａ 導電膜
１１２ａ＿１ 金属膜
１１２ａ＿２ 金属膜
１１２ａ＿３ 金属膜
１１２ｂ 導電膜
１１２ｂ＿ 導電膜
１１２ｂ＿１ 金属膜
１１２ｂ＿２ 金属膜
１１２ｂ＿３ 金属膜
１１２ｃ 導電膜
１１２ｃ＿１ 金属膜
１１２ｃ＿２ 金属膜
１１２ｃ＿３ 金属膜
１１４ 絶縁膜
１１５ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０＿１ 酸化物導電膜
１２０＿２ 金属膜
１２０ａ 導電膜
１２０ａ＿１ 酸化物導電膜
１２０ａ＿２ 金属膜
１２０ｂ 導電膜
１２０ｂ＿１ 酸化物導電膜
１２０ｂ＿２ 金属膜
１４１ａ マスク
１４１ｂ マスク
１４１ｃ マスク
１４２ａ マスク
１４２ｂ マスク
１４２ｃ マスク
１５１ 開口部
１５２ａ 開口部
１５２ｂ 開口部
１９１ ターゲット
１９２ プラズマ
１９３ ターゲット
１９４ プラズマ
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６６４ 電極
６６５ 電極
６６７ 電極
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７７ 導電膜
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (2)

  1. 酸化物半導体膜と、
    前記酸化物半導体膜上の領域を有する第１の絶縁膜と、
    ソース電極またはドレイン電極として機能する領域を有する第１の導電膜と、
    前記第１の絶縁膜上の領域及び前記第１の導電膜上の領域を有する第２の絶縁膜と、
    ゲート電極として機能する領域を有する第２の導電膜と、を有し、
    前記酸化物半導体膜と前記第２の導電膜とが重なる領域において、前記酸化物半導体膜の上面は、前記第１の絶縁膜の下面と接する領域を有し、
    前記酸化物半導体膜と前記第１の絶縁膜とが重なる領域において、前記第１の絶縁膜の上面は、前記第２の絶縁膜の下面と接する領域を有し、
    前記第１の導電膜の下面は、前記第１の絶縁膜の上面と接する領域を有し、
    前記第１の導電膜の下面は、前記酸化物半導体膜の上面と接する領域を有し、
    前記第１の導電膜は、第１の金属膜と、前記第１の金属膜の上面に接する領域を有する第２の金属膜と、を有し、
    前記第２の導電膜の各々は、第３の金属膜と、前記第３の金属膜の上面に接する領域を有する第４の金属膜と、を有し、
    前記第１の金属膜及び前記第３の金属膜は、チタンと、モリブデンと、を有し、
    前記第２の金属膜及び前記第４の金属膜は、銅を有し、
    前記第２の導電膜において、前記第３の金属膜は、前記第４の金属膜の端部を超えて延在している領域を有する半導体装置。
  2. 酸化物半導体膜と、
    前記酸化物半導体膜上の領域を有する第１の絶縁膜と、
    ソース電極またはドレイン電極として機能する領域を有する第１の導電膜と、
    前記第１の絶縁膜上の領域及び前記第１の導電膜上の領域を有する第２の絶縁膜と、
    ゲート電極として機能する領域を有する第２の導電膜と、を有し、
    前記酸化物半導体膜と前記第２の導電膜とが重なる領域において、前記酸化物半導体膜の上面は、前記第１の絶縁膜の下面と接する領域を有し、
    前記酸化物半導体膜と前記第１の絶縁膜とが重なる領域において、前記第１の絶縁膜の上面は、前記第２の絶縁膜の下面と接する領域を有し、
    前記第１の導電膜の下面は、前記第１の絶縁膜の上面と接する領域を有し、
    前記第１の導電膜の下面は、前記酸化物半導体膜の上面と接する領域を有し、
    前記第１の絶縁膜は、シリコンと、酸素と、を有し、
    前記第２の絶縁膜は、シリコンと、酸素と、を有し、
    前記第１の導電膜は、第１の金属膜と、前記第１の金属膜の上面に接する領域を有する第２の金属膜と、を有し、
    前記第２の導電膜の各々は、第３の金属膜と、前記第３の金属膜の上面に接する領域を有する第４の金属膜と、を有し、
    前記第１の金属膜及び前記第３の金属膜は、チタンと、モリブデンと、を有し、
    前記第２の金属膜及び前記第４の金属膜は、銅を有し、
    前記第２の導電膜において、前記第３の金属膜は、前記第４の金属膜の端部を超えて延在している領域を有する半導体装置。
JP2023093956A 2015-11-20 2023-06-07 半導体装置 Pending JP2023123526A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015227399 2015-11-20
JP2015227399 2015-11-20
JP2017551394A JP7023114B2 (ja) 2015-11-20 2016-11-10 半導体装置、表示装置、表示モジュール、電子機器
JP2021099497A JP7293282B2 (ja) 2015-11-20 2021-06-15 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021099497A Division JP7293282B2 (ja) 2015-11-20 2021-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2023123526A true JP2023123526A (ja) 2023-09-05

Family

ID=58718460

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017551394A Active JP7023114B2 (ja) 2015-11-20 2016-11-10 半導体装置、表示装置、表示モジュール、電子機器
JP2021099497A Active JP7293282B2 (ja) 2015-11-20 2021-06-15 半導体装置
JP2023093956A Pending JP2023123526A (ja) 2015-11-20 2023-06-07 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017551394A Active JP7023114B2 (ja) 2015-11-20 2016-11-10 半導体装置、表示装置、表示モジュール、電子機器
JP2021099497A Active JP7293282B2 (ja) 2015-11-20 2021-06-15 半導体装置

Country Status (6)

Country Link
US (4) US10559697B2 (ja)
JP (3) JP7023114B2 (ja)
KR (2) KR20240012619A (ja)
CN (2) CN108292684B (ja)
DE (1) DE112016005330T5 (ja)
WO (1) WO2017085595A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
WO2019026704A1 (ja) * 2017-08-01 2019-02-07 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
CN107527927B (zh) * 2017-09-18 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
CN111656430B (zh) * 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
US10665622B2 (en) * 2018-07-17 2020-05-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and array substrate
KR102076057B1 (ko) * 2018-07-30 2020-02-11 한양대학교 산학협력단 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
CN110010018A (zh) * 2019-04-15 2019-07-12 泉州惠安博派信息技术有限公司 一种透明半导体脉冲氙灯引脚防静电的小间距led显示屏
JP7412924B2 (ja) * 2019-08-26 2024-01-15 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
EP3885042A1 (en) * 2020-03-24 2021-09-29 Imec VZW Method for fabricating a microfluidic device
WO2022067698A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP3759909B2 (ja) * 2002-02-22 2006-03-29 松下電器産業株式会社 半導体装置及びその製造方法
KR101012491B1 (ko) 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP4780986B2 (ja) 2005-03-23 2011-09-28 シャープ株式会社 回路基板の製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US7365009B2 (en) * 2006-01-04 2008-04-29 United Microelectronics Corp. Structure of metal interconnect and fabrication method thereof
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102378013B1 (ko) * 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102364878B1 (ko) 2010-01-22 2022-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101399611B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
US9496405B2 (en) * 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
CN102906881B (zh) 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
KR101281463B1 (ko) * 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN104769842B (zh) * 2012-11-06 2017-10-31 株式会社半导体能源研究所 半导体装置以及其驱动方法
KR101980196B1 (ko) * 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102089244B1 (ko) * 2012-12-11 2020-03-17 엘지디스플레이 주식회사 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
KR102148850B1 (ko) * 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI690085B (zh) 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JP6426379B2 (ja) * 2013-06-19 2018-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2015040982A1 (ja) * 2013-09-18 2015-03-26 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
US9276128B2 (en) 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
JP2015119175A (ja) 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
KR102169684B1 (ko) * 2014-01-10 2020-10-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US10096489B2 (en) * 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
TWI657488B (zh) 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
WO2015194417A1 (ja) * 2014-06-17 2015-12-23 シャープ株式会社 半導体装置
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102408021B1 (ko) * 2014-11-11 2022-06-13 삼성디스플레이 주식회사 금속배선 및 이를 포함하는 표시 장치
KR102281846B1 (ko) * 2015-01-02 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN113990756A (zh) 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
KR102494732B1 (ko) * 2015-10-16 2023-02-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2021168390A (ja) 2021-10-21
US20210288183A1 (en) 2021-09-16
JP7023114B2 (ja) 2022-02-21
US11038065B2 (en) 2021-06-15
WO2017085595A1 (ja) 2017-05-26
US20230268445A1 (en) 2023-08-24
JPWO2017085595A1 (ja) 2018-09-20
US11682733B2 (en) 2023-06-20
CN108292684A (zh) 2018-07-17
US10559697B2 (en) 2020-02-11
KR102629293B1 (ko) 2024-01-24
KR20240012619A (ko) 2024-01-29
CN108292684B (zh) 2022-06-21
US20200111914A1 (en) 2020-04-09
DE112016005330T5 (de) 2018-08-23
KR20180084795A (ko) 2018-07-25
CN115274860A (zh) 2022-11-01
US20180331228A1 (en) 2018-11-15
JP7293282B2 (ja) 2023-06-19

Similar Documents

Publication Publication Date Title
JP7293282B2 (ja) 半導体装置
JP7209774B2 (ja) 半導体装置の作製方法
JP6803682B2 (ja) 半導体装置の作製方法
JP2024050539A (ja) 半導体装置
JP7246442B2 (ja) 半導体装置
JP2022186808A (ja) 液晶表示装置
JP7497505B2 (ja) 半導体装置
JP2020014001A (ja) 半導体装置
JP2023009058A (ja) 半導体装置
JP2023095986A (ja) 半導体装置の作製方法
JP2016027649A (ja) 半導体装置、該半導体装置を有する表示装置
JP2017076785A (ja) 半導体装置、及び半導体装置の作製方法
JP6942486B2 (ja) 半導体装置および表示装置
JP2017005064A (ja) 半導体装置、該半導体装置を有する表示装置
JP2020127016A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230619