JP2023065489A - 表示装置 - Google Patents

Abstract

【課題】新規な表示装置を提供する。
【解決手段】画素部１０２と、画素部の外側に配置された駆動回路部１０４と、を有し、画素部は、マトリクス状に配置された画素電極と、画素電極に電気的に接続されたトランジスタと、を有し、トランジスタは、ゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極及びドレイン電極と、を有し、駆動回路部は、ゲート電極と同一工程で形成される第１の配線乃至第３の配線と、ソース電極及びドレイン電極と同一工程で形成される第４の配線乃至第６の配線と、画素電極と同一工程で形成される第７の配線と、第２の配線と第５の配線が交差する第１の領域と、第３の配線と第６の配線が交差する第２の領域と、を有し、第１の配線と第４の配線は、第７の配線を介して接続され、第２の領域は、第１の領域よりも配線間の距離が長い。
【選択図】図３

Description

本発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、または、
組成物（コンポジション オブ マター）に関する。特に、本発明は、例えば、半導体装
置、表示装置、発光装置、電子機器、それらの駆動方法、または、それらの製造方法に関
する。特に、本発明は、例えば、酸化物半導体を有する半導体装置、表示装置、電子機器
、または、発光装置に関する。

なお、表示装置とは、表示素子を有する装置のことをいう。なお、表示装置は、複数の
画素を駆動させる駆動回路等を含む場合がある。なお、表示装置は、別の基板上に配置さ
れた制御回路、電源回路、信号生成回路等を含む場合がある。

液晶表示装置に代表される表示装置は、近年の技術革新の結果、素子及び配線の微細化
が進み、量産技術も各段に進歩してきている。今後はより、製造歩留まりの向上を図るこ
とで、低コストを図ることが求められている。

表示装置に静電気等によるサージ電圧が印加されると、素子が破壊してしまい、正常な
表示ができなくなる。そのため、製造歩留まりが悪化するおそれがある。その対策として
、表示装置には、サージ電圧を別の配線に逃がすための保護回路が設けられている（例え
ば特許文献１乃至７を参照）。

特開２０１０－９２０３６号公報 特開２０１０－９２０３７号公報 特開２０１０－９７２０３号公報 特開２０１０－９７２０４号公報 特開２０１０－１０７９７６号公報 特開２０１０－１０７９７７号公報 特開２０１０－１１３３４６号公報

表示装置では、保護回路に代表されるように、信頼性の向上を目的とした構成が重要で
ある。

しかしながら、保護回路は、表示装置の作製工程、すなわち表示装置に用いるトランジ
スタの作製工程で形成される。したがって、作製工程中のトランジスタは、保護回路と接
続されていない。すなわち、作製工程中のトランジスタ、及び該トランジスタに接続する
配線等は、トランジスタの作製工程中に発生しうる静電気や過電流によって、破壊される
可能性が高い。

このように、トランジスタの作製工程中に発生しうる静電気や過電流によって、該トラ
ンジスタ、及び該トランジスタに接続する配線等が破壊される可能性の高い状態で、表示
装置を作製すると、製造歩留まりが非常に悪いといった問題があった。

そこで、本発明の一態様では、静電破壊を低減することができる、新規な構成の表示装
置を提供することを課題の一とする。または、本発明の一態様では、信頼性を向上しうる
、新規な構成の表示装置を提供することを課題の一とする。または、本発明の一態様では
、静電気の影響を低減することができる、新規な構成の表示装置を提供することを課題の
一とする。または、本発明の一態様では、タッチセンサを使用したときの不具合の影響を
低減することができる、新規な構成の表示装置を提供することを課題の一とする。または
、本発明の一態様では、トランジスタの特性の変動または劣化を低減することができる、
新規な構成の表示装置を提供することを課題の一とする。または、本発明の一態様では、
トランジスタのしきい値電圧の変動または劣化を低減することができる、新規な構成の表
示装置を提供することを課題の一とする。または、本発明の一態様では、トランジスタの
ノーマリオン状態を低減することができる、新規な構成の表示装置を提供することを課題
の一とする。または、本発明の一態様では、トランジスタの製造歩留まりを向上すること
ができる、新規な構成の表示装置を提供することを課題の一とする。または、本発明の一
態様では、画素電極に溜まった電荷を放電することできる、新規な構成の表示装置を提供
することを課題の一とする。または、本発明の一態様では、配線に溜まった電荷を放電す
ることできる、新規な構成の表示装置を提供することを課題の一とする。または、本発明
の一態様では、正常な表示が出来やすくすることができる、新規な構成の表示装置を提供
することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、上記以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、上記以外の課題を抽出することが可能である。

本発明の一態様は、画素部と、画素部の外側に配置された駆動回路部と、を有し、画素
部は、マトリクス状に配置された画素電極と、画素電極に電気的に接続されたトランジス
タと、を有し、トランジスタは、ゲート電極と、ゲート電極上のゲート絶縁層と、ゲート
絶縁層上の酸化物半導体層と、酸化物半導体層上のソース電極及びドレイン電極と、を有
し、駆動回路部は、ゲート電極と同一工程で形成される第１の配線乃至第３の配線と、ソ
ース電極及びドレイン電極と同一工程で形成される第４の配線乃至第６の配線と、画素電
極と同一工程で形成される第７の配線と、第２の配線と第５の配線が交差する第１の領域
と、第３の配線と第６の配線が交差する第２の領域と、を有し、第１の配線と第４の配線
は、第７の配線を介して接続され、第２の領域は、第１の領域よりも距離が長いことを特
徴とする表示装置である。

本発明の一態様により、静電破壊を低減することができる、新規な構成の表示装置を提
供することができる。

表示装置の上面模式図、及び保護回路を説明する回路図。 表示装置の上面模式図を説明する図。 表示装置の断面を説明する図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の断面を説明する図。 トランジスタの断面を説明する図。 表示装置の断面を説明する図。 表示装置、及び表示装置外周の上面図を説明する図、並びに表示装置の外周部の断面を説明する図。 表示装置に用いることのできる画素回路を説明する回路図。 トランジスタの断面図、及び酸化物積層を説明する図。 タッチセンサを説明する図。 タッチセンサを説明する回路図。 タッチセンサを説明する断面図。 本発明の一態様である表示装置を用いた表示モジュールを説明する図。 本発明の一態様である表示装置を用いた電子機器を説明する図。 本発明の一態様である表示装置を用いた電子機器を説明する図。 酸化物半導体の極微電子線回折パターンを示す図。 放射線画像検出装置を説明する図。 放射線検出素子を説明する図。 実施例で用いたＴＥＧを説明する上面図及び断面図。 実施例で用いた各試料の絶縁破壊電圧を説明する図。 保護回路を説明する回路図、及び信号の波形を説明する模式図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。

ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるた
め、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソー
スとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ば
ず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電
極と表記する場合がある。

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。

また、本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続され
ているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電
気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在
するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。

また、図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定
するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の
回路や領域においては同じ回路や同じ領域内で別々の機能を実現しうるように設けられて
いる場合もある。また図面におけるブロック図の各回路ブロックの機能は、説明のため機
能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域に
おいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられてい
る場合もある。

また、画素とは、一つの色要素（例えばＲ（赤）Ｇ（緑）Ｂ（青）のいずれか１つ）の
明るさを制御できる表示単位に相当するものとする。従って、カラー表示装置の場合には
、カラー画像の最小表示単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成され
るものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色
以上を用いても良いし、ＲＧＢ以外の色を用いても良い。

本明細書においては、本発明の実施の形態について図面を参照しながら説明する。なお
各実施の形態での説明は、以下の順序で行う。
１． 実施の形態１ （表示装置に関する基本構成について）
２． 実施の形態２ （表示装置の作製方法について）
３． 実施の形態３ （表示装置の変形例について）
４． 実施の形態４ （静電破壊領域の変形例について）
５． 実施の形態５ （画素部の構成について）
６． 実施の形態６ （トランジスタの構成について）
７． 実施の形態７ （タッチセンサ、表示モジュールについて）
８． 実施の形態８ （電子機器について）
９． 実施の形態９ （放射線画像検出装置について）
１０． 実施例 （絶縁破壊電圧について）

（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について、図１乃至図３を用いて説明を
行う。

図１（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部１０２とい
う）と、画素部１０２の外側に配置され、画素を駆動するための回路を有する回路部（以
下、駆動回路部１０４という）と、素子の保護機能を有する回路（以下、保護回路１０６
という）と、端子部１０７と、を有する。なお、保護回路１０６は、設けない構成として
もよい。

駆動回路部１０４の一部、または全部は、画素部１０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部１０４
の一部、または全部が、画素部１０２と同一基板上に形成されていない場合には、駆動回
路部１０４の一部、または全部は、ＣＯＧやＴＡＢによって、実装されている場合が多い
。

画素部１０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路部１０８という）を有し、駆動
回路部１０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライ
バ１０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するた
めの回路（以下、ソースドライバ１０４ｂ）などの駆動回路を有する。

ゲートドライバ１０４ａは、シフトレジスタ等を有する。ゲートドライバ１０４ａは、
端子部１０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ１０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ１０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ１０４ａを複数設け、複数のゲートドライバ１０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ１０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ１０
４ａは、別の信号を供給することも可能である。

ソースドライバ１０４ｂは、シフトレジスタ等を有する。ソースドライバ１０４ｂは、
端子部１０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ１０４ｂは、画像信号を元に画素回路
部１０８に書き込むデータ信号を生成する機能を有する。また、ソースドライバ１０４ｂ
は、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ
信号の出力を制御する機能を有する。また、ソースドライバ１０４ｂは、データ信号が与
えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有
する。または、ソースドライバ１０４ｂは、初期化信号を供給することができる機能を有
する。ただし、これに限定されず、ソースドライバ１０４ｂは、別の信号を供給すること
も可能である。

ソースドライバ１０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ１０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ１０４ｂを構成してもよい。

複数の画素回路部１０８のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つ
を介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介
してデータ信号が入力される。また、複数の画素回路部１０８のそれぞれは、ゲートドラ
イバ１０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行
ｎ列目の画素回路部１０８は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートド
ライバ１０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ
＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ１０４ｂからデータ信号が入力され
る。

図１（Ａ）に示す保護回路１０６は、例えば、ゲートドライバ１０４ａと画素回路部１
０８の間の配線である走査線ＧＬに接続される。または、保護回路１０６は、ソースドラ
イバ１０４ｂと画素回路部１０８の間の配線であるデータ線ＤＬに接続される。または、
保護回路１０６は、ゲートドライバ１０４ａと端子部１０７との間の配線に接続すること
ができる。または、保護回路１０６は、ソースドライバ１０４ｂと端子部１０７との間の
配線に接続することができる。なお、端子部１０７は、外部の回路から表示装置に電源及
び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。

保護回路１０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。

図１（Ａ）に示すように、画素部１０２と駆動回路部１０４にそれぞれ保護回路１０６
を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静
電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。た
だし、保護回路１０６の構成はこれに限定されず、例えば、ゲートドライバ１０４ａに保
護回路１０６を接続した構成、またはソースドライバ１０４ｂに保護回路１０６を接続し
た構成のみとすることもできる。あるいは、端子部１０７に保護回路１０６を接続した構
成とすることもできる。

また、図１（Ａ）においては、ゲートドライバ１０４ａとソースドライバ１０４ｂによ
って駆動回路部１０４を形成している例を示しているが、この構成に限定されない。例え
ば、ゲートドライバ１０４ａのみを形成し、別途用意されたソースドライバ回路が形成さ
れた基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装
する構成としても良い。

すなわち、保護回路１０６は、画素部１０２と、駆動回路部１０４のいずれか一方また
は双方に電気的に接続されると好ましい。

保護回路１０６は、例えば、ダイオード接続されたトランジスタなどを用いて構成する
ことができる。図１（Ｂ）、（Ｃ）に、保護回路１０６の一例を示す。

図１（Ｂ）に示す保護回路１０６は、配線１１０と、配線１１６との間にダイオード接
続されたトランジスタ１１２、１１４が接続されている。配線１１０は、例えば、図１（
Ａ）に示す走査線ＧＬやデータ線ＤＬ、または端子部１０７から駆動回路部１０４に引き
回される配線である。とくに、図１（Ｂ）に示す保護回路１０６は、画素部１０２と、ゲ
ートドライバ１０４ａの間に設けると好ましい。

また、配線１１６は、例えば、図１（Ａ）に示すゲートドライバ１０４ａに電源を供給
するための電源線の電位（ＶＤＤ、ＶＳＳまたはＧＮＤ）が与えられる配線である。また
は、共通電位（コモン電位）が与えられる配線（コモン線）である。一例としては、配線
１１６は、ゲートドライバ１０４ａに電源を供給するための電源線、特に、低い電位を供
給する配線と接続されることが好適である。なぜなら、走査線ＧＬは、殆どの期間におい
て、低い電位となっている。したがって、配線１１６の電位も低い電位となっていると、
通常の動作時において、走査線ＧＬから配線１１６へ漏れてしまう電流を低減することが
出来る。

図１（Ｃ）に示す保護回路１０６は、配線１１８と、配線１２０と、配線１２２と、配
線１２４と、配線１２６にダイオード接続されたトランジスタ１２８、１３０、１３２、
１３４が接続されている。配線１１８、配線１２０は、例えば、図１（Ａ）に示すソース
ドライバ１０４ｂに電源を供給するための電源線の電位（ＶＤＤ、ＶＳＳ、またはＧＮＤ
）、あるいはサンプリングパルス等が与えられる配線である。配線１２２、１２４、１２
６は、例えば、図１（Ａ）に示すデータ線ＤＬである。とくに、図１（Ｃ）に示す保護回
路１０６は、画素部１０２と、ソースドライバ１０４ｂの間に設けると好ましい。

このように図１（Ａ）に示す表示装置に保護回路１０６を設けることによって、画素部
１０２、及び駆動回路部１０４は、ＥＳＤなどにより発生する過電流に対する耐性を高め
ることができる。

また、図１（Ｂ）、（Ｃ）に示す保護回路１０６に用いるトランジスタ１１２、１１４
、１２８、１３０、１３２、１３４の半導体層としては、酸化物半導体を用いると好まし
い。酸化物半導体を用いるトランジスタは、半導体層にシリコン等を用いるトランジスタ
と比較し、アバランシェブレークダウンがないため電界に対する耐性が高い。また、トラ
ンジスタ１１２、１１４、１２８、１３０、１３２、１３４のトランジスタ構造としては
、例えば、プレーナ型及び逆スタガ型を用いることができる。ここで、図１（Ｂ）の保護
回路１０６の変形例を用いて、保護回路に流れる電流及び電子流について説明を行う。

図１（Ｂ）の保護回路１０６の変形例を図３５（Ａ）に示す。

図３５（Ａ）に示す保護回路２０６は、トランジスタ２１２、２１４、２１６、２１８
、及び配線２０８、２２４、２２６を有する。

トランジスタ２１２のソースまたはドレインの一方は、配線２２４と接続されており、
トランジスタ２１２のソースまたはドレインの他方は、トランジスタ２１４のソースまた
はドレインの一方と接続されており、トランジスタ２１４のソースまたはドレインの他方
は、配線２０８と接続されており、トランジスタ２１６のソースまたはドレインの一方は
、トランジスタ２１４のソースまたはドレインの他方及び配線２０８と接続されており、
トランジスタ２１６のソースまたはドレインの他方は、トランジスタ２１８のソースまた
はドレインの一方と接続されており、トランジスタ２１８のソースまたはドレインの他方
は、配線２２６と接続されている。

また、トランジスタ２１２、２１４、２１６、２１８は、それぞれゲートとソースまた
はドレインが接続されたトランジスタ、すなわちダイオード接続されたトランジスタであ
る。

なお、配線２２４は、高電源電位ＶＤＤが与えられる配線と接続され、配線２２６は低
電源電位ＶＳＳが与えられる配線と接続され、配線２０８は信号電位ＳＩＧが与えられる
配線と接続されている。

また、図３５（Ａ）において、トランジスタ２１２とトランジスタ２１４でトランジス
タ群２２０として表し、トランジスタ２１６とトランジスタ２１８でトランジスタ群２２
２として表す。なお、図３５（Ａ）においては、トランジスタ群２２０とトランジスタ群
２２２は、それぞれトランジスタが２個の構成について例示したが、これに限定されない
。トランジスタが１個または３個以上の構成としてもよい。

図３５（Ａ）に示す保護回路２０６において、配線２０８に与えられる信号電位ＳＩＧ
の電流は、特定の条件を満たした場合、トランジスタ群２２０またはトランジスタ群２２
２を介して、高電源電位ＶＤＤまたは低電源電位ＶＳＳに流れる。なお、図３５（Ａ）に
おいて、高電源電位ＶＤＤ及び低電源電位ＶＳＳに流れる電流を実線の矢印で示し、高電
源電位ＶＤＤ及び低電源電位ＶＳＳに流れる電子流を破線の矢印で示している。

ここで、図３５（Ｂ）を用いて、トランジスタ群２２０とトランジスタ群２２２に流れ
る電流及び電子流について、説明を行う。

図３５（Ｂ）に示す波形は、配線２０８に与えられる信号電位ＳＩＧを模式的に表して
いる。信号電位ＳＩＧは、信号の立ち上がり及び信号の立下りの時に、リップルが生じう
る。該リップルは、高電源電位側のリップルと低電源電位側のリップルの２つが生じうる
。図３５（Ｂ）においては、高電源電位側のリップルの電位をＨＶＤＤとして表し、低電
源電位側のリップルの電位をＨＶＳＳとして表している。信号電位ＳＩＧの信号の立ち上
がりの際にリップルが生じた場合、すなわち信号電位ＳＩＧが高電源電位ＶＤＤを上回る
電位の時に、トランジスタ群２２０に電流が流れる。この時、高電源電位ＶＤＤ側から配
線２０８側に電子流が流れる。また、信号電位ＳＩＧの信号の立下りの際にリップルが生
じた場合、すなわち信号電位ＳＩＧが低電源電位ＶＳＳを下回る電位の時に、トランジス
タ群２２２に電流が流れる。この時、低電源電位ＶＳＳ側から配線２０８側に電子流が流
れる。

このように、保護回路２０６を設けることによって、過電流を逃がすことが可能となる
。

また、保護回路１０６、２０６は、表示装置が有するトランジスタの作製工程中で形成
される。したがって、トランジスタ作製工程中は、保護回路１０６、２０６は、その機能
を十分に発揮することができない。すなわち、トランジスタ作製工程中は、該トランジス
タ、または該トランジスタに接続される配線等がＥＳＤなどにより発生する過電流に耐性
が十分ではない。

トランジスタ作製工程中に発生する過電流は、異なる配線等の間で大きな電位差が生じ
た場合において発生しやすい。例えば、トランジスタを構成するゲート電極またはゲート
電極と同一工程で形成された配線と、ソース電極及びドレイン電極またはソース電極及び
ドレイン電極と同一工程で形成された配線と、の電位差が大きくなると、ゲート電極また
はゲート電極と同一工程で形成された配線等と、ソース電極及びドレイン電極またはソー
ス電極及びドレイン電極と同一工程で形成された配線等と、の間で静電破壊が発生しうる
。特に、ゲート電極と同一工程で形成された配線と、ソース電極及びドレイン電極と同一
工程で形成された配線とが交差する領域または隣接する領域において、静電破壊が発生す
る可能性が高い。

そこで、本発明の一態様においては、トランジスタ作製工程中にトランジスタ、または
該トランジスタに接続する配線等に静電破壊が発生しないように、静電破壊が発生し破壊
されても良い領域（以下、静電破壊誘発領域）を形成し、トランジスタ作製工程中に生じ
うる過電流を、該静電破壊誘発領域に逃がす構造とすることで、信頼性が高く、製造歩留
まりの高い表示装置を提供することができる。

ここで、図１（Ａ）に示す表示装置の一例として、図２（Ａ）、（Ｂ）、（Ｃ）により
具体的な構成を示す。

図２（Ａ）、（Ｂ）、（Ｃ）に示す表示装置は、図１（Ａ）に示す表示装置の画素部１
０２と駆動回路部１０４の一例の上面図を表している。また、本実施の形態においては、
液晶素子を用いる表示装置（液晶表示装置ともいう）の構成について、図２（Ａ）、（Ｂ
）、（Ｃ）を用いて説明を行う。

図２（Ａ）は、駆動回路部１０４の一部の上面図を、図２（Ｂ）は、駆動回路部１０４
の図２（Ａ）とは異なる一部の上面図を、図２（Ｃ）は、画素部１０２の上面図を、それ
ぞれ表している。なお、図２（Ａ）、（Ｂ）、（Ｃ）においては、図面の煩雑を避けるた
め、ゲート絶縁層等の一部の構成要素の記載を省略して図示している。

図２（Ａ）において、ゲート電極として機能する導電層３０４ａと、ゲート絶縁層（図
２（Ａ）に図示せず。）と、チャネル領域が形成される半導体層３０８ａと、ソース電極
及びドレイン電極として機能する導電層３１０ａ、３１０ｂと、によりトランジスタ１３
１＿３を構成する。半導体層３０８ａは、ゲート絶縁層上に設けられる。また、ゲート電
極として機能する導電層３０４ａと同一工程で形成された導電層３０４ｂ（第１の配線と
もいう）と、ソース電極及びドレイン電極として機能する導電層３１０ａ、３１０ｂと同
一工程で形成された導電層３１０ｃ（第４の配線ともいう）と、導電層３０４ｂ及び導電
層３１０ｃを接続する透光性を有する導電層３１６ａ（第７の配線ともいう）が設けられ
る。透光性を有する導電層３１６ａは、開口部３７２ａ、３７４ａにおいて導電層３０４
ｂと接続し、開口部３７４ｂにおいて導電層３１０ｃと接続する。

図２（Ｂ）において、ゲート電極として機能する導電層３０４ａと同一工程で形成され
た導電層３０４ｃ（第２の配線ともいう）と、ゲート絶縁層（図２（Ｂ）に図示せず。）
と、ソース電極及びドレイン電極として機能する導電層３１０ａ、３１０ｂと同一工程で
形成された導電層３１０ｄ（第５の配線ともいう）と、透光性を有する導電層３１６ａと
同一工程で形成された導電層３１６ｂにより静電破壊誘発領域３６０を構成する。また、
導電層３０４ｃと導電層３１０ｄは、開口部３７４ｃ、３７４ｄにおいて、導電層３１６
ｂを介して接続する。なお、第２の配線である導電層３０４ｃと、第５の配線である導電
層３１０ｄが交差する領域を第１の領域３８０とする。第１の領域３８０は、導電層３０
４ｃと導電層３１０ｄとの間にゲート絶縁層として機能する絶縁層を有する。

また、図２（Ｂ）において、上述した静電破壊誘発領域３６０に隣接した領域には、ゲ
ート電極として機能する導電層３０４ａと同一工程で形成された導電層３０４ｄ（第３の
配線ともいう）と、ソース電極及びドレイン電極として機能する導電層３１０ａ、３１０
ｂと同一工程で形成された導電層３１０ｅ（第６の配線ともいう）が交差する領域として
、第２の領域３８２が設けられている。第２の領域３８２は、導電層３０４ｄと導電層３
１０ｅとの間にゲート絶縁層（図２（Ｂ）に図示せず。）と、半導体層３０８ｂと、を有
する。第２の領域３８２に半導体層３０８ｂを形成することによって、導電層３０４ｄと
導電層３１０ｅ間の距離を長くすることができるため、導電層３０４ｄと導電層３１０ｅ
間で生じる寄生容量を低減することができる。また、導電層３０４ｄと導電層３１０ｅの
距離が長くなることで、導電層３０４ｄと導電層３１０ｅ間において、大きな電位差が生
じた場合に導電層３０４ｄと導電層３１０ｅが静電破壊により、短絡するのを抑制するこ
とができる。

このように第１の領域３８０と第２の領域３８２は、導電層間の距離が異なる。第２の
領域３８２は、半導体層３０８ｂが形成されているため、第１の領域３８０よりも距離が
長い。

また、図２（Ｃ）において、走査線として機能する導電層３０４ｅは、信号線に略直交
する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電層３１
０ｅは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線と
して機能する導電層３１０ｇは、信号線と平行方向に延伸して設けられている。なお、走
査線として機能する導電層３０４ｅは、ゲートドライバ１０４ａ（図１（Ａ）を参照。）
と電気的に接続されており、信号線として機能する導電層３１０ｅ及び容量線として機能
する導電層３１０ｇは、ソースドライバ１０４ｂ（図１（Ａ）を参照。）に電気的に接続
されている。

また、図２（Ｃ）において、トランジスタ１３１＿１は、走査線及び信号線が交差する
領域に設けられている。トランジスタ１３１＿１は、ゲート電極として機能する導電層３
０４ｅ、ゲート絶縁層（図２（Ｃ）に図示せず。）、ゲート絶縁層上に形成されたチャネ
ル領域が形成される半導体層３０８ｃ、ソース電極及びドレイン電極として機能する導電
層３１０ｅ、３１０ｆによりトランジスタを構成する。なお、導電層３０４ｅは、走査線
としても機能し、半導体層３０８ｃと重畳する領域がトランジスタ１３１＿１のゲート電
極として機能する。また、導電層３１０ｅは、信号線としても機能し、半導体層３０８ｃ
と重畳する領域がトランジスタ１３１＿１のソース電極またはドレイン電極として機能す
る。

また、図２（Ｃ）において、走査線は、上面形状において端部が半導体層３０８ｃの端
部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光
膜として機能する。この結果、トランジスタに含まれる半導体層３０８ｃに光が照射され
ず、トランジスタの電気特性の変動を抑制することができる。

また、図２（Ｃ）において、導電層３１０ｆは、開口部３７４ｅにおいて、画素電極と
して機能する透光性を有する導電層３１６ｃと電気的に接続されている。

また、図２（Ｃ）において、容量素子１３３＿１において、容量線として機能する導電
層３１０ｇと、半導体層３０８ｄと、が接している。また、容量素子１３３＿１は、ゲー
ト絶縁層上に形成される透光性を有する半導体層３０８ｄと、画素電極として機能する透
光性を有する導電層３１６ｃと、トランジスタ１３１＿１上に設けられる水素を含む絶縁
膜で形成される誘電体膜とで構成されている。すなわち、容量素子１３３＿１は透光性を
有する。

このように容量素子１３３＿１は透光性を有するため、画素部１０２内に容量素子１３
３＿１を大きく（大面積に）形成することができる。したがって、開口率を高めつつ、代
表的には５５％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を
増大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表
示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、
解像度の高い表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしな
がら、本実施の形態に示す容量素子１３３＿１は透光性を有するため、該容量素子を画素
に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる
。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度
の表示装置に好適に用いることができる。

また、図２（Ｃ）に示す画素部１０２は、信号線として機能する導電層３１０ｅと平行
な辺と比較して、走査線として機能する導電層３０４ｅと平行な辺の方が長い形状であり
、且つ容量線として機能する導電層３１０ｇが、信号線として機能する導電層３１０ｅと
平行な方向に延伸して設けられている。この結果、画素部１０２に占める導電層３１０ｇ
の面積を低減することが可能であるため、開口率を高めることができる。また、容量線と
して機能する導電層３１０ｇが接続電極を用いず、直接透光性を有する導電層として機能
する半導体層３０８ｄと接するため、さらに開口率を高めることができる。なお、本実施
の形態においては、導電層３１０ｅと平行な辺と比較して導電層３０４ｅと平行な辺の方
が長い形状について、説明したがこれに限定されず、例えば、導電層３１０ｅと平行な辺
と比較して導電層３０４ｅと平行な辺の方が短い形状としてもよい。このような形状とし
た場合、画素に占める導電層３０４ｅの面積を低減することが可能となり、開口率を高め
ることができる。

また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができ
るため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電
力を低減することができる。

次に、図２（Ａ）、（Ｂ）、（Ｃ）に示す表示装置の断面構造について、図３を用いて
説明を行う。

なお、図３（Ａ）は、図２（Ａ）に示す一点鎖線Ｘ１－Ｙ１の切断面に相当する断面図
を示し、図３（Ｂ）は、図２（Ｂ）に示す一点鎖線Ｘ２－Ｙ２、Ｘ３－Ｙ３の切断面に相
当する断面図を示し、図３（Ｃ）は、図２（Ｃ）に示す一点鎖線Ｘ４－Ｙ４の切断面に相
当する断面図を示す。

図３に示す表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素子３２２が
挟持されている（図３（Ｃ）参照）。

液晶素子３２２は、基板３０２の上方の導電層３１６ｃと、配向性を制御する層（以下
、配向膜３１８、３５２という）と、液晶層３２０と、導電層３５０と、を有する。なお
、導電層３１６ｃは、液晶素子３２２の一方の電極として機能し、導電層３５０は、液晶
素子３２２の他方の電極として機能する。また、図３においては、液晶素子３２２が縦電
界方式の液晶素子である場合について、説明を行う。

図３（Ａ）に示す駆動回路部１０４は、基板３０２と、基板３０２上に形成された導電
層３０４ａ、３０４ｂと、基板３０２、及び導電層３０４ａ、３０４ｂ上に形成された絶
縁層３０５と、絶縁層３０５上に形成された絶縁層３０６と、絶縁層３０６上に形成され
、導電層３０４ａと重畳する位置に形成された半導体層３０８ａと、絶縁層３０６、及び
半導体層３０８ａ上に形成された導電層３１０ａ、３１０ｂと、絶縁層３０６上に形成さ
れた導電層３１０ｃと、半導体層３０８ａ、及び導電層３１０ａ、３１０ｂ、３１０ｃを
覆うように形成された絶縁層３１２と、絶縁層３１２上に形成された絶縁層３１４と、絶
縁層３１４上に形成された導電層３１６ａと、を有する。

なお、図３（Ａ）に示す駆動回路部１０４において、導電層３１６ａは、導電層３０４
ｂと、導電層３１０ｃを接続する配線としての機能を有する。導電層３０４ｂは、絶縁層
３０５、３０６、３１２、３１４に形成された開口部を介して、導電層３１０ｃは、絶縁
層３１２、３１４に形成された開口部を介して、導電層３１６ａにより接続される。なお
、図３（Ａ）では、導電層３０４ｂと、導電層３１６ａとが接続される場合、絶縁層３０
６、３１２に開口部を設けた後、絶縁層３１４と絶縁層３０５とを一括で開口している。
これにより、絶縁層３０５、３０６、３１２、３１４を一括で開口する場合よりも、開口
する回数が増える。その結果、各開口の１回分の深さ（絶縁層のエッチング量）が小さく
なるため、エッチング処理しやすくなる。ただし、本発明の一態様は、これに限定されず
、図３（Ｂ）の導電層３０４ｃと導電層３１６ｂの接続箇所に示すように、絶縁層３０５
、３０６、３１２、３１４を一括で開口することも可能である。一括して開口する場合に
は、開口領域の面積を小さくすることが出来る。

図３（Ｂ）に示す駆動回路部１０４は、基板３０２と、基板３０２上に形成された導電
層３０４ｃ、３０４ｄと、基板３０２、及び導電層３０４ｃ、３０４ｄ上に形成された絶
縁層３０５と、絶縁層３０５上に形成された絶縁層３０６と、絶縁層３０６上に形成され
、導電層３０４ｄと重畳する位置に形成された半導体層３０８ｂと、絶縁層３０６上に形
成された導電層３１０ｄと、半導体層３０８ｂ上に形成された導電層３１０ｅと、絶縁層
３０６、及び導電層３１０ｄ、３１０ｅを覆うように形成された絶縁層３１２と、絶縁層
３１２上に形成された絶縁層３１４と、を有する。また、絶縁層３１４上には、導電層３
１６ｂが形成されている。

なお、図３（Ｂ）に示す駆動回路部１０４において、導電層３１６ｂは、導電層３０４
ｃと、導電層３１０ｄを接続する配線としての機能を有する。導電層３１６ｂは、絶縁層
３０５、３０６、３１２、３１４に形成された開口部と、絶縁層３１２、３１４に形成さ
れた開口部を介して導電層３１０ｄと接続される。なお、図３（Ｂ）では、導電層３０４
ｃと導電層３１６ｂとが接続される場合、絶縁層３０５、３０６、３１２、３１４を一括
して開口している。これにより、開口領域の面積を小さくすることが出来る。ただし、本
発明の一態様は、これに限定されず、図３（Ａ）の導電層３０４ｂと導電層３１６ａの接
続箇所と同様に、絶縁層３０６、３１２に開口部を設けた後、絶縁層３１４と絶縁層３０
５とを一括で開口する構成としてもよい。これにより、絶縁層３０５、３０６、３１２、
３１４を一括で開口する場合よりも、開口する回数が増える。その結果、各開口の１回分
の深さ（絶縁層のエッチング量）が小さくなるため、エッチング処理しやすくなる。

また、図３（Ｂ）に示す駆動回路部１０４には、静電破壊誘発領域３６０が形成されて
おり、静電破壊誘発領域３６０は、導電層３０４ｃと、絶縁層３０５、３０６と、導電層
３１０ｄと、絶縁層３１２、３１４と、導電層３１６ｂにより構成されている。なお、静
電破壊誘発領域３６０は、絶縁層３０５、３０６を設けない構成としてもよい。

静電破壊誘発領域３６０の導電層３０４ｃは、図２（Ｂ）の上面図に示すように、一部
が櫛歯形状に形成されている。また、導電層３０４ｃは、図３（Ｂ）の断面図に示すよう
に、複数の凸部を有し、導電層３１０ｄと短絡しやすいように形成されている。

静電破壊誘発領域３６０は、例えば、導電層３０４ｃと導電層３１０ｄの間に大きな電
位差が生じた場合、導電層３０４ｃと導電層３１０ｄの間に形成された絶縁層３０５、３
０６を破壊し短絡する。

なお、静電破壊誘発領域３６０は、とくに導電層３１６ｂを別の導電層と接続するため
に形成される開口部を形成する際に効果を発揮する。例えば、該開口部をドライエッチン
グ装置により形成する場合、ドライエッチング装置内で生じるプラズマ等の電界によって
、導電層３０４ｃと導電層３１０ｄの電位差が大きくなる。静電破壊誘発領域３６０を形
成していない場合、ＥＳＤに起因する静電破壊は、表示装置が有する配線パターン等の不
特定のパターンで発生する。しかし、本実施の形態の一態様の表示装置は、静電破壊誘発
領域３６０を形成することによって、ＥＳＤに起因する過電流を静電破壊誘発領域３６０
へ逃がすことができる。

なお、導電層３０４ｃと導電層３１０ｄは、絶縁層に開口部を形成した後、導電層３１
６ｂによって接続するため、静電破壊が発生し導電層３０４ｃと導電層３１０ｄが短絡し
た場合においても、表示装置に対する影響はない、あるいは極めて少ない。

このように、静電破壊誘発領域３６０を設けることによって、導電層３０４ｃと同一工
程で形成される他の導電層（例えば、導電層３０４ａ、３０４ｂ）、または導電層３１０
ｄと同一工程で形成される他の導電層（例えば、導電層３１０ａ、３１０ｂ、３１０ｃ）
が破壊されるのを抑制することができる。

また、図３（Ａ）、（Ｂ）に示す駆動回路部１０４は、基板３４２と、基板３４２上に
形成された遮光性を有する層（以下、遮光層３４４という）と、遮光層３４４上に形成さ
れた絶縁層３４８と、絶縁層３４８上に形成された導電層３５０と、を有する。

また、図３（Ａ）、（Ｂ）に示す駆動回路部１０４において、基板３０２と基板３４２
の間に液晶層３２０が挟持されており、液晶層３２０に接して配向膜３１８、３５２が、
基板３０２、及び基板３４２にそれぞれ形成されている。なお、液晶層３２０は、シール
材（図示しない）を用いて、基板３０２と基板３４２の間に封入することができる。シー
ル材は、外部からの水分の入り込みを抑制するために、無機材料と接触する構成が好まし
い。また、液晶層３２０は、スペーサ（図示しない）を用いて、液晶層の厚さ（セルギャ
ップともいう）を維持することができる。

図３（Ｃ）に示す画素部１０２は、基板３０２と、基板３０２上に形成された導電層３
０４ｅと、基板３０２、及び導電層３０４ｅ上に形成された絶縁層３０５と、絶縁層３０
５上に形成された絶縁層３０６と、絶縁層３０６上に形成され、導電層３０４ｅと重畳す
る位置に形成された半導体層３０８ｃと、絶縁層３０６上に形成された半導体層３０８ｄ
と、絶縁層３０６、及び半導体層３０８ｃ上に形成された導電層３１０ｆ、３１０ｇと、
半導体層３０８ｃ及び導電層３１０ｆ、３１０ｇを覆うように形成され、且つ半導体層３
０８ｄの一部を覆う絶縁層３１２と、絶縁層３１２上に形成され、且つ半導体層３０８ｄ
上に形成された絶縁層３１４と、絶縁層３１４上に形成され、且つ導電層３１０ｇに接続
された導電層３１６ｃと、を有する。

なお、導電層３１６ｃは、絶縁層３１２、３１４に形成された開口部を介して、導電層
３１０ｇに接続される。

また、図３（Ｃ）に示す画素部１０２は、基板３４２と、基板３４２上に形成された遮
光層３４４と、基板３４２上に形成された有色性を有する層（以下、有色層３４６という
）と、遮光層３４４、及び有色層３４６上に形成された絶縁層３４８と、絶縁層３４８上
に形成された導電層３５０と、を有する。

また、図３（Ｃ）に示す画素部１０２において、基板３０２と基板３４２の間に液晶層
３２０が挟持されており、液晶層３２０に接して配向膜３１８、３５２が、基板３０２、
及び基板３４２にそれぞれ形成されている。

なお、その他の構成要素については、後述する表示装置の作製方法について詳細を記載
する。

以上のように、本実施の形態に示す表示装置においては、駆動回路部に静電破壊誘発領
域を有する。該静電破壊誘発領域は、ゲート電極と同一工程で形成される配線と、ソース
電極及びドレイン電極と同一工程で形成される配線と、の間に形成された絶縁膜の厚さを
薄くする、すなわち配線間の距離を短くすることによって、他の配線パターン間の絶縁膜
の静電破壊を抑制することができる。また、静電破壊誘発領域においては、ゲート電極と
同一工程で形成される配線の形状が、櫛歯形状のため、ＥＳＤによって生じうる過電流を
流しやすい構造である。

このように、本発明の一態様は、駆動回路部に静電破壊誘発領域を有する表示装置とす
ることで、信頼性を向上しうる新規な表示装置を提供することができる。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

（実施の形態２）
本実施の形態では、実施の形態１の図３で説明した表示装置の作製方法について、図４
乃至図１７を用いて説明する。

実施の形態１の図３で説明した表示装置は、駆動回路部１０４と画素部１０２を同時に
作製することができる。したがって、本実施の形態においては、駆動回路部１０４、画素
部１０２の作製方法について、それぞれ説明を行う。なお、駆動回路部１０４の作製方法
については、図４（Ａ）、（Ｂ）と、図５（Ａ）、（Ｂ）と、図６（Ａ）、（Ｂ）と、図
７（Ａ）、（Ｂ）と、図８（Ａ）、（Ｂ）と、図９（Ａ）、（Ｂ）と、図１０（Ａ）、（
Ｂ）と、図１１（Ａ）、（Ｂ）と、図１２（Ａ）、（Ｂ）と、図１３（Ａ）、（Ｂ）と、
図１４（Ａ）、（Ｂ）と、図１５（Ａ）、（Ｂ）と、図１６（Ａ）、（Ｂ）と、図１７（
Ａ）、（Ｂ）と、に示し、画素部１０２の作製方法については、図４（Ｃ）と、図５（Ｃ
）と、図６（Ｃ）と、図７（Ｃ）と、図８（Ｃ）と、図９（Ｃ）と、図１０（Ｃ）と、図
１１（Ｃ）と、図１２（Ｃ）と、図１３（Ｃ）と、図１４（Ｃ）と、図１５（Ｃ）と、図
１６（Ｃ）と、図１７（Ｃ）と、に示す。

まず、基板３０２を準備する。基板３０２としては、アルミノシリケートガラス、アル
ミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する
上では、基板３０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００
ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ
×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度
が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合
、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さ
らに好ましくは３５０℃以下とすることが望ましい。

次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電
層３０４ａ、３０４ｂ、３０４ｃ、３０４ｄ、３０４ｅを形成する。なお、導電層３０４
ａ、３０４ｂ、３０４ｃ、３０４ｄ、３０４ｅの形成は、所望の領域に第１のパターニン
グによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形
成することができる。

導電層３０４ａ、３０４ｂ、３０４ｃ、３０４ｄ、３０４ｅとしては、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、また
は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用い
て形成することができる。また、導電層３０４ａ、３０４ｂ、３０４ｃ、３０４ｄ、３０
４ｅは、単層構造でも、二層以上の積層構造としてもよい。例えば、アルミニウム膜上に
チタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタ
ン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜
上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜
を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに
、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから
選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。ま
た、導電層３０４ａ、３０４ｂ、３０４ｃ、３０４ｄ、３０４ｅとしては、例えば、スパ
ッタリング法を用いて形成することができる。

次に、基板３０２、及び導電層３０４ａ、３０４ｂ、３０４ｃ、３０４ｄ、３０４ｅ上
に絶縁層３０５、３０６を形成する（図４（Ａ）、（Ｂ）、（Ｃ）参照）。

絶縁層３０５としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニ
ウム膜などを用いればよく、ＰＥ－ＣＶＤ装置を用いて積層または単層で設ける。また、
絶縁層３０５を積層構造とした場合、第１の窒化シリコン膜として、欠陥が少ない窒化シ
リコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及
びアンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁層３
０５に含まれる水素及び窒素が、後に形成される半導体層３０８ａ、３０８ｂ、３０８ｃ
へ移動または拡散することを抑制できる。

絶縁層３０６としては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよく、Ｐ
Ｅ－ＣＶＤ装置を用いて積層または単層で設ける。

絶縁層３０５、３０６としては、例えば、絶縁層３０５として、厚さ３００ｎｍの窒化
シリコン膜を形成し、その後、絶縁層３０６として、厚さ５０ｎｍの酸化窒化シリコン膜
を形成することができる。該窒化シリコン膜と、該酸化窒化シリコン膜は、真空中で連続
して形成すると不純物の混入が抑制され好ましい。なお、導電層３０４ａ、３０４ｅと重
畳する領域の絶縁層３０５、３０６は、トランジスタのゲート絶縁層として機能すること
ができる。

なお、窒化酸化シリコンとは、窒素の含有量が酸素の含有量より大きい絶縁材料であり
、他方、酸化窒化シリコンとは、酸素の含有量が窒素の含有量より大きな絶縁材料のこと
をいう。

ゲート絶縁層として、上記のような構成とすることで、例えば以下のような効果を得る
ことができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静
電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化することがで
きる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、
トランジスタの静電破壊を抑制することができる。

次に、絶縁層３０６上に半導体層３０７を形成する（図５（Ａ）、（Ｂ）、（Ｃ）参照
）。

半導体層３０７としては、例えば、酸化物半導体を用いることができる。半導体層３０
７に適用できる酸化物半導体は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（
Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の元素）を含むＩｎ－Ｍ－
Ｚｎ酸化物で表記される層を含むことが好ましい。または、ＩｎとＺｎの双方を含むこと
が好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らす
ため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ア
ルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザー
としては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（
Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム
（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビ
ウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があ
る。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ－Ｚｎ酸化
物、Ｓｎ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、Ｚｎ－Ｍｇ酸化物、Ｓｎ－Ｍｇ酸化物、Ｉｎ
－Ｍｇ酸化物、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｚｎ酸化物、
Ｉｎ－Ｓｎ－Ｚｎ酸化物、Ｓｎ－Ｇａ－Ｚｎ酸化物、Ａｌ－Ｇａ－Ｚｎ酸化物、Ｓｎ－Ａ
ｌ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｌａ－Ｚｎ酸化物、Ｉｎ－Ｃｅ－Ｚｎ
酸化物、Ｉｎ－Ｐｒ－Ｚｎ酸化物、Ｉｎ－Ｎｄ－Ｚｎ酸化物、Ｉｎ－Ｓｍ－Ｚｎ酸化物、
Ｉｎ－Ｅｕ－Ｚｎ酸化物、Ｉｎ－Ｇｄ－Ｚｎ酸化物、Ｉｎ－Ｔｂ－Ｚｎ酸化物、Ｉｎ－Ｄ
ｙ－Ｚｎ酸化物、Ｉｎ－Ｈｏ－Ｚｎ酸化物、Ｉｎ－Ｅｒ－Ｚｎ酸化物、Ｉｎ－Ｔｍ－Ｚｎ
酸化物、Ｉｎ－Ｙｂ－Ｚｎ酸化物、Ｉｎ－Ｌｕ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ酸
化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ａ
ｌ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ酸化物を用い
ることができる。

なお、ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素が入っていてもよい。また、本明細書等においては、Ｉｎ－Ｇａ－Ｚｎ酸
化物で構成した膜をＩＧＺＯ膜とも呼ぶ場合がある。

また、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数）で表記される材料を用いて
もよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一つの金属元素または複数
の金属元素を示す場合がある。また、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは
整数）で表記される材料を用いてもよい。

また、酸化物半導体膜は、非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（
Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する
。

酸化物半導体は、ＣＡＡＣを有してもよい。なお、ＣＡＡＣを有する酸化物半導体を、
ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

ＣＡＡＣ－ＯＳは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合
がある。ＣＡＡＣ－ＯＳに含まれる結晶部は、一辺１００ｎｍの立方体内に収まる大きさ
であることが多い。また、ＣＡＡＣ－ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部と
の境界を明確に確認できない場合がある。また、ＣＡＡＣ－ＯＳは、ＴＥＭによる観察像
で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡ
Ｃ－ＯＳは、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡ
Ｃ－ＯＳは、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、
ＣＡＡＣ－ＯＳは、明確な粒界を有さないため、電子移動度の低下が小さい。

ＣＡＡＣ－ＯＳは、複数の結晶部を有する場合があり、当該複数の結晶部においてｃ軸
が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合があ
る。また、ＣＡＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ
）装置を用い、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１
°近傍のピークが現れる場合がある。また、ＣＡＡＣ－ＯＳは、電子線回折パターンで、
スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、ま
たは５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パタ
ーンと呼ぶ。また、ＣＡＡＣ－ＯＳは、異なる結晶部間で、それぞれａ軸およびｂ軸の向
きが揃っていない場合がある。ＣＡＡＣ－ＯＳは、例えば、ｃ軸配向し、ａ軸または／お
よびｂ軸はマクロに揃っていない場合がある。

図３０（Ａ）は、ＣＡＡＣ－ＯＳを有する試料の極微電子線回折パターンの一例である
。ここでは、試料を、ＣＡＡＣ－ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ
程度となるように薄片化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の
切断面に垂直な方向から入射させる。図３０（Ａ）より、ＣＡＡＣ－ＯＳの極微電子線回
折パターンは、スポットが観測されることがわかる。

ＣＡＡＣ－ＯＳに含まれる結晶部は、ｃ軸がＣＡＡＣ－ＯＳの被形成面の法線ベクトル
または表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から
見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が
層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それ
ぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載す
る場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれるこ
ととする。また、単に平行と記載する場合、－１０°以上１０°以下、好ましくは－５°
以上５°以下の範囲も含まれることとする。

ＣＡＡＣ－ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳの被形成面の法線ベクトル
または表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ－ＯＳの形状（
被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがあ
る。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行った
ときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ－ＯＳが形成されたときの被形成
面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

ＣＡＡＣ－ＯＳは、不純物濃度を低減することで形成することができる場合がある。こ
こで、不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外
の元素である。特に、シリコンなどの元素は、酸化物半導体を構成する金属元素よりも酸
素との結合力が強い。従って、当該元素が酸化物半導体から酸素を奪う場合、酸化物半導
体の原子配列を乱し、結晶性を低下させることがある。また、鉄やニッケルなどの重金属
、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導
体の原子配列を乱し、酸化物半導体の結晶性を低下させることがある。従って、ＣＡＡＣ
－ＯＳは、不純物濃度の低い酸化物半導体である。また、酸化物半導体に含まれる不純物
は、キャリア発生源となる場合がある。

なお、ＣＡＡＣ－ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳの形成過程において、酸化物半導体の表面側から結晶成長させる場合、被形成面
の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ
－ＯＳに不純物が混入することにより、当該不純物混入領域において結晶部の結晶性が低
下することがある。

また、ＣＡＡＣ－ＯＳは、欠陥準位密度を低減することで形成することができる。酸化
物半導体において、酸素欠損は欠陥準位である。酸素欠損は、トラップ準位となることや
、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ－ＯＳを形成
するためには、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、ＣＡ
ＡＣ－ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ－ＯＳは、酸
素欠損の少ない酸化物半導体である。

不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は
、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従っ
て、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイ
ナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また
、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため
、トラップ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領
域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要
する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準
位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安
定となる場合がある。

また、高純度真性または実質的に高純度真性であるＣＡＡＣ－ＯＳを用いたトランジス
タは、可視光や紫外光の照射による電気特性の変動が小さい。

ＣＡＡＣ－ＯＳは、例えば、ＤＣ電源を用いたスパッタリング法によって形成すること
ができる。

酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を
、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。

多結晶酸化物半導体は、ＴＥＭによる観察像で、結晶粒を確認することができる場合が
ある。多結晶酸化物半導体に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ
以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径で
あることが多い。また、多結晶酸化物半導体は、ＴＥＭによる観察像で、結晶粒と結晶粒
との境界を確認できる場合がある。また、多結晶酸化物半導体は、ＴＥＭによる観察像で
、粒界を確認できる場合がある。

多結晶酸化物半導体は、複数の結晶粒を有し、当該複数の結晶粒において方位が異なっ
ている場合がある。また、多結晶酸化物半導体は、ＸＲＤ装置を用い、ｏｕｔ－ｏｆ－ｐ
ｌａｎｅ法による分析を行うと、単一または複数のピークが現れる場合がある。例えば他
結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、または複数種の配向を示
す複数のピークが現れる場合がある。また、多結晶酸化物半導体は、電子線回折パターン
で、スポットが観測される場合がある。

多結晶酸化物半導体は、高い結晶性を有するため、高い電子移動度を有する場合がある
。従って、多結晶酸化物半導体をチャネル形成領域に用いたトランジスタは、高い電界効
果移動度を有する。ただし、多結晶酸化物半導体は、粒界に不純物が偏析する場合がある
。また、多結晶酸化物半導体の粒界は欠陥準位となる。多結晶酸化物半導体は、粒界がキ
ャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体をチャネル形成
領域に用いたトランジスタは、ＣＡＡＣ－ＯＳをチャネル形成領域に用いたトランジスタ
と比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。

多結晶酸化物半導体は、高温での加熱処理、またはレーザ光処理によって形成すること
ができる。

酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を
、微結晶酸化物半導体と呼ぶ。

微結晶酸化物半導体は、ＴＥＭによる観察像では、明確に結晶部を確認することができ
ない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１００ｎ
ｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１
０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。ナノ結晶を有
する酸化物半導体を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ－ＯＳは、ＴＥＭによる観察像では、結晶
部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ－ＯＳは、ＴＥＭによ
る観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、ｎｃ
－ＯＳは、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ｎ
ｃ－ＯＳは、明確な粒界を有さないため、電子移動度の低下が小さい。

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において原子配
列に周期性を有する場合がある。また、ｎｃ－ＯＳは、結晶部と結晶部との間で規則性が
ないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られな
い場合がある。従って、ｎｃ－ＯＳは、分析方法によっては、非晶質酸化物半導体と区別
が付かない場合がある。ｎｃ－ＯＳは、ＸＲＤ装置を用い、結晶部よりも大きいビーム径
のＸ線でｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出され
ない場合がある。また、ｎｃ－ＯＳは、結晶部よりも大きいビーム径（例えば、２０ｎｍ
φ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折パターンでは、ハローパタ
ーンが観測される場合がある。また、ｎｃ－ＯＳは、結晶部と同じか結晶部より小さいビ
ーム径（例えば、１０ｎｍφ以下、または５ｎｍφ以下）の電子線を用いる極微電子線回
折パターンでは、スポットが観測される場合がある。また、ｎｃ－ＯＳの極微電子線回折
パターンは、円を描くように輝度の高い領域が観測される場合がある。また、ｎｃ－ＯＳ
の極微電子線回折パターンは、当該領域内に複数のスポットが観測される場合がある。

図３０（Ｂ）は、ｎｃ－ＯＳを有する試料の極微電子線回折パターンの一例である。こ
こでは、試料を、ｎｃ－ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度とな
るように薄片化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の切断面に
垂直な方向から入射させる。図３０（Ｂ）より、ｎｃ－ＯＳの極微電子線回折パターンは
、円を描くように輝度の高い領域が観測され、かつ当該領域内に複数のスポットが観測さ
れることがわかる。

ｎｃ－ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質
酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ－ＯＳは、結晶部と結晶部と
の間で規則性がないため、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。

従って、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて、キャリア密度が高くなる場合がある
。キャリア密度が高い酸化物半導体は、電子移動度が高くなる場合がある。従って、ｎｃ
－ＯＳをチャネル形成領域に用いたトランジスタは、高い電界効果移動度を有する場合が
ある。また、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて、欠陥準位密度が高いため、トラッ
プ準位密度も高くなる場合がある。従って、ｎｃ－ＯＳをチャネル形成領域に用いたトラ
ンジスタは、ＣＡＡＣ－ＯＳをチャネル形成領域に用いたトランジスタと比べて、電気特
性の変動が大きく、信頼性の低いトランジスタとなる場合がある。ただし、ｎｃ－ＯＳは
、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ－ＯＳよりも
形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、ＡＣ
電源を用いたスパッタリング法などの成膜方法によってｎｃ－ＯＳを形成してもよい。Ａ
Ｃ電源を用いたスパッタリング法は、大型基板へ均一性高く成膜することが可能であるた
め、ｎｃ－ＯＳをチャネル形成領域に用いたトランジスタを有する半導体装置は生産性高
く作製することができる。

酸化物半導体は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体は、例えば、原子配列が無秩序で
あり、結晶部を有さない。または、非晶質酸化物半導体は、例えば、石英のような無定形
状態を有し、原子配列に規則性が見られない。

また、非晶質酸化物半導体膜は、例えば、電子線回折パターンでハローパターンが観測
される場合がある。また、非晶質酸化物半導体膜は、例えば、極微電子線回折パターンで
スポットを観測することができず、ハローパターンが観測される場合がある。

非晶質酸化物半導体は、例えば、水素などの不純物を高い濃度で含ませることにより形
成することができる場合がある。従って、非晶質酸化物半導体は、例えば、不純物を高い
濃度で含む酸化物半導体である。

酸化物半導体に不純物が高い濃度で含まれると、酸化物半導体に酸素欠損などの欠陥準
位を形成する場合がある。従って、不純物濃度の高い非晶質酸化物半導体は、欠陥準位密
度が高い。また、非晶質酸化物半導体は、結晶性が低いためＣＡＡＣ－ＯＳやｎｃ－ＯＳ
と比べて欠陥準位密度が高い。

従って、非晶質酸化物半導体は、ｎｃ－ＯＳと比べて、さらにキャリア密度が高くなる
場合がある。そのため、非晶質酸化物半導体をチャネル形成領域に用いたトランジスタは
、ノーマリーオンの電気特性になる場合がある。従って、ノーマリーオンの電気特性が求
められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体は、
欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、非晶質酸化
物半導体をチャネル形成領域に用いたトランジスタは、ＣＡＡＣ－ＯＳやｎｃ－ＯＳをチ
ャネル形成領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低い
トランジスタとなる場合がある。ただし、非晶質酸化物半導体は、比較的不純物が多く含
まれてしまう成膜方法によっても形成することができるため、形成が容易となり、用途に
よっては好適に用いることができる場合がある。例えば、スピンコート法、ゾル－ゲル法
、浸漬法、スプレー法、スクリーン印刷法、コンタクトプリント法、インクジェット印刷
法、ロールコート法、ミストＣＶＤ法などの成膜方法によって非晶質酸化物半導体を形成
してもよい。従って、非晶質酸化物半導体をチャネル形成領域に用いたトランジスタを有
する半導体装置は生産性高く作製することができる。

なお、酸化物半導体が、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、
非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶
質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡ
Ｃ－ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例え
ば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域
、ＣＡＡＣ－ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。

酸化物半導体は、単結晶を有してもよい。なお、単結晶を有する酸化物半導体を、単結
晶酸化物半導体と呼ぶ。

単結晶酸化物半導体は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）
ため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体をチャネル形
成領域に用いたトランジスタは、ノーマリーオンの電気特性になることが少ない場合があ
る。また、単結晶酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くな
る場合がある。従って、単結晶酸化物半導体をチャネル形成領域に用いたトランジスタは
、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。

酸化物半導体は、例えば、欠陥が少ないと密度が高くなる。また、酸化物半導体は、例
えば、結晶性が高いと密度が高くなる。また、酸化物半導体は、例えば、水素などの不純
物濃度が低いと密度が高くなる。例えば、単結晶酸化物半導体は、ＣＡＡＣ－ＯＳよりも
密度が高い場合がある。また、例えば、ＣＡＡＣ－ＯＳは、微結晶酸化物半導体よりも密
度が高い場合がある。また、例えば、多結晶酸化物半導体は、微結晶酸化物半導体よりも
密度が高い場合がある。また、例えば、微結晶酸化物半導体は、非晶質酸化物半導体より
も密度が高い場合がある。

次に、半導体層３０７を所望の領域に加工することで、島状の半導体層３０８ａ、３０
８ｂ、３０８ｃ、３０８ｄを形成する。なお、半導体層３０８ａ、３０８ｂ、３０８ｃ、
３０８ｄの形成は、所望の領域に第２のパターニングによるマスクの形成を行い、該マス
クに覆われていない領域をエッチングすることで形成することができる。エッチングとし
ては、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを
用いることができる（図６（Ａ）、（Ｂ）、（Ｃ）参照）。このように、島状の半導体層
３０８ｄを、半導体層３０７を所望の領域に加工することによって形成することにより、
追加の工程が不要になり、その結果、トータルの工程数が減り、コストを低減し、スルー
プットをあげることができる。

次に、第１の加熱処理を行うこがと好ましい。第１の加熱処理は、２５０℃以上６５０
℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガス
を１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰
囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを
１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、半導体層３０８ａ
、３０８ｂ、３０８ｃ、３０８ｄに用いる酸化物半導体の結晶性を高め、さらに絶縁層３
０５、３０６、及び半導体層３０８ａ、３０８ｂ、３０８ｃ、３０８ｄから水素や水など
の不純物を除去することができる。なお、酸化物半導体を島状に加工する前に第１の加熱
工程を行ってもよい。

なお、酸化物半導体をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性に
することが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１
×１０^１７／ｃｍ^３未満であること、好ましくは１×１０^１５／ｃｍ^３未満であること、
さらに好ましくは１×１０^１３／ｃｍ^３未満であることを指す。

また、酸化物半導体において、水素、窒素、炭素、シリコン、及び主成分以外の金属元
素は不純物となる。例えば、水素及び窒素は、ドナー準位を形成し、キャリア密度を増大
させてしまう。また、シリコンは、酸化物半導体中で不純物準位を形成する。当該不純物
準位はトラップとなり、トランジスタの電気特性を劣化させることがある。

酸化物半導体を真性または実質的に真性とするためには、ＳＩＭＳにおける分析におい
て、シリコン濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔ
ｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。ま
た、水素濃度は、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏ
ｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好まし
くは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、窒素濃度は、５×１０^１９ａｔ
ｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは
１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ
^３以下とする。

また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物
半導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには
、シリコン濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏ
ｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすればよい
。また、炭素濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔ
ｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすればよ
い。

また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さく、トランジスタのチャネル幅で規格化したオフ電流は、数
ｙＡ／μｍから数ｚＡ／μｍにまで低減することが可能となる。

次に、絶縁層３０６、及び半導体層３０８ａ、３０８ｂ、３０８ｃ、３０８ｄ上に導電
層３０９を形成する（図７（Ａ）、（Ｂ）、（Ｃ）参照）。

導電層３０９としては、導電材料として、アルミニウム、チタン、クロム、ニッケル、
銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンから
なる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。
例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜
を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構
造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミ
ニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三
層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデ
ン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または
窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸
化亜鉛を含む透明導電材料を用いてもよい。また、導電層３０９としては、例えば、スパ
ッタリング法を用いて形成することができる。

次に、導電層３０９を所望の領域に加工することで、導電層３１０ａ、３１０ｂ、３１
０ｃ、３１０ｄ、３１０ｅ、３１０ｆ、３１０ｇを形成する。なお、導電層３１０ａ、３
１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、３１０ｆ、３１０ｇの形成は、所望の領域に第
３のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチン
グすることで、形成することができる（図８（Ａ）、（Ｂ）、（Ｃ）参照）。

なお、本実施の形態では、導電層３１０ａ、３１０ｂ、３１０ｆ、３１０ｇは、半導体
層３０８ａ、３０８ｃ上に形成したが、絶縁層３０６と半導体層３０８ａ、３０８ｃの間
に形成してもよい。

次に、絶縁層３０６、半導体層３０８ａ、３０８ｃ及び導電層３１０ａ、３１０ｂ、３
１０ｃ、３１０ｄ、３１０ｅ、３１０ｆ、３１０ｇを覆うように、絶縁層３１１を形成す
る（図９（Ａ）、（Ｂ）、（Ｃ）参照）。

絶縁層３１１としては、半導体層３０８ａ、３０８ｂ、３０８ｃ、３０８ｄとして用い
る酸化物半導体との界面特性を向上させるため、酸素を含む無機絶縁材料を用いることが
できる。また、絶縁層３１１としては、例えば、ＰＥ－ＣＶＤ法を用いて形成することが
できる。

絶縁層３１１の一例としては、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜、
酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。本実施の形態におい
ては、絶縁層３１１として、厚さ３００ｎｍの酸化窒化シリコン膜を用いる。

次に、絶縁層３１１を所望の領域に加工することで、開口部３７２ａ、３７２ｂを形成
する。また、絶縁層３１１は、開口部３７２ａ、３７２ｂが形成された絶縁層３１２とな
る。なお、絶縁層３１２、及び開口部３７２ａ、３７２ｂの形成は、所望の領域に第４の
パターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングす
ることで、形成することができる。（図１０（Ａ）、（Ｂ）、（Ｃ）参照）。

また、開口部３７２ａは、絶縁層３０５が露出するように形成する。また、開口部３７
２ｂは、半導体層３０８ｄが露出するように形成する。開口部３７２ａ、３７２ｂの形成
方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３７
２ａ、３７２ｂの形成方法としては、これに限定されず、ウエットエッチング法、または
ドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお
、島状の半導体層３０８ｄを形成する場合、半導体層３０７を所望の領域に加工すること
によって形成するのではなく、半導体層３０７ではなく、別の半導体層（例えば、ＩＴＯ
など）を加工して形成する場合には、開口部３７２ｂは設けないことも可能である。また
は、島状の半導体層３０８ｄと、絶縁層３１３とを接するようにしない場合には、開口部
３７２ｂは設けないことも可能である。または、島状の半導体層３０８ｄを形成する必要
がない場合には、開口部３７２ｂは設けないことも可能である。

次に、絶縁層３０５、３１２、及び半導体層３０８ｄ上に絶縁層３１３を形成する（図
１１（Ａ）、（Ｂ）、（Ｃ）参照）。

絶縁層３１３は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等
が、酸化物半導体層へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。
このため、絶縁層３１３の水素が半導体層３０８ｄに拡散すると、半導体層３０８ｄにお
いて水素は酸素と結合し、キャリアである電子が生成される。この結果、半導体層３０８
ｄは、導電性が高くなり透光性を有する導電層となる。

なお、本実施の形態においては、半導体層３０８ｄに接して絶縁層３１３から、水素を
導入する方法について、例示したがこれに限定されない。例えば、トランジスタのチャネ
ル形成領域となる部分にマスクを設け、該マスクに覆われていない領域に、水素を導入し
てもよい。例えば、イオンドーピング装置等を用いて、半導体層３０８ｄに水素を導入す
ることができる。また、半導体層３０８ｄにあらかじめ、透光性を有する導電膜、例えば
、ＩＴＯ等を形成しておいてもよい。その場合、透光性を有する導電膜を、開口部３７２
ｂが設けられていない絶縁層３１２の上（つまり、絶縁層３１２と絶縁層３１３の間）に
形成してもよい。

絶縁層３１３の一例としては、厚さ１５０ｎｍ以上４００ｎｍ以下の水素を含む絶縁膜
、例えば、窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。本実施の形態
においては、絶縁層３１３として、厚さ１５０ｎｍの窒化シリコン膜を用いる。

また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好
ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４
００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、半導
体層３０８ａ、３０８ｂ、３０８ｃとして用いる酸化物半導体から酸素が脱離し、キャリ
ア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とす
る。

次に、絶縁層３１３を所望の領域に加工することで、開口部３７４ａ、３７４ｂ、３７
４ｃ、３７４ｄ、３７４ｅを形成する。また、絶縁層３１３は、開口部３７４ａ、３７４
ｂ、３７４ｃ、３７４ｄ、３７４ｅが形成された絶縁層３１４となる。なお、絶縁層３１
４、及び開口部３７４ａ、３７４ｂ、３７４ｃ、３７４ｄ、３７４ｅは、所望の領域に第
５のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチン
グすることで形成することができる（図１２（Ａ）、（Ｂ）、（Ｃ）参照）。

また、開口部３７４ａ、３７４ｃは、導電層３０４ｂ、３０４ｃが露出するように形成
する。また、開口部３７４ｂ、３７４ｄ、３７４ｅは、導電層３１０ｃ、３１０ｄ、３１
０ｇが露出するように形成する。なお、開口部３７４ｃが形成される領域においては、開
口部３７２ａと同様に、絶縁層３０６、３１２の一部を除去した開口部を形成しておいて
もよい。

なお、開口部３７４ａ、３７４ｂ、３７４ｃ、３７４ｄ、３７４ｅの形成方法としては
、例えば、ドライエッチング法を用いることができる。ただし、開口部３７４ａ、３７４
ｂ、３７４ｃ、３７４ｄ、３７４ｅの形成方法としては、これに限定されず、ウエットエ
ッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法
としてもよい。

次に、絶縁層３１４、開口部３７４ａ、３７４ｂ、３７４ｃ、３７４ｄ、３７４ｅを覆
うように絶縁層３１４上に導電層３１５を形成する（図１３（Ａ）、（Ｂ）、（Ｃ）参照
）。

導電層３１５としては、酸化タングステンを含むインジウム酸化物、酸化タングステン
を含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイ
ンジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化
物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いる
ことができる。また、導電層３１５としては、例えば、スパッタリング法を用いて形成す
ることができる。

次に、導電層３１５を所望の領域に加工することで、導電層３１６ａ、３１６ｂ、３１
６ｃを形成する。なお、導電層３１６ａ、３１６ｂ、３１６ｃの形成は、所望の領域に第
６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチン
グすることで形成することができる（図１４（Ａ）、（Ｂ）、（Ｃ）参照）。

以上の工程で基板３０２上に形成されるトランジスタを有する駆動回路部１０４と、画
素部１０２と、を同一基板上に形成することができる。なお、本実施の形態に示す作製工
程においては、第１乃至第６のパターニング、すなわち６枚のマスクで駆動回路部、トラ
ンジスタ、容量素子等を同時に形成することができる。

次に、基板３０２に対向して設けられる基板３４２上に形成される構造について、以下
説明を行う。

まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用する
ことができる。次に、基板３４２上に遮光層３４４、及び有色層３４６を形成する（図１
５（Ａ）、（Ｂ）、（Ｃ）参照）。

遮光層３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。

有色層３４６としては、特定の波長帯域の光を透過する機能を有していればよく、例え
ば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を
透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラ
ーフィルタなどを用いることができる。各カラーフィルタは、様様な材料を用いて、印刷
法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ
所望の位置に形成する。

次に、遮光層３４４、及び有色層３４６上に絶縁層３４８を形成する（図１６（Ａ）、
（Ｂ）、（Ｃ）参照）。

絶縁層３４８としては、例えば、アクリル系樹脂等の有機絶縁膜を用いることができる
。絶縁層３４８を形成することによって、例えば、有色層３４６中に含まれる不純物等を
液晶層３２０側に拡散することを抑制することができる。ただし、絶縁層３４８は、必ず
しも形成する必要はなく、絶縁層３４８を形成しない構造としてもよい。

次に、絶縁層３４８上に導電層３５０を形成する（図１７（Ａ）、（Ｂ）、（Ｃ）参照
）。導電層３５０としては、導電層３１５に示す材料を援用することができる。

以上の工程で基板３４２上に形成される構造を形成することができる。

次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁層３１
４、導電層３１６ａ、３１６ｂ、３１６ｃと、基板３４２上に形成された導電層３５０上
に、それぞれ配向膜３１８と配向膜３５２を形成する。配向膜３１８、３５２は、ラビン
グ法、光配向法等を用いて形成することができる。その後、基板３０２と、基板３４２と
の間に液晶層３２０を形成する。液晶層３２０の形成方法としては、ディスペンサ法（滴
下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入
する注入法を用いることができる。

以上の工程で、図３に示す表示装置を作製することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態３）
本実施の形態では、実施の形態１で説明した表示装置の変形例について、図１８乃至図
２０を用いて説明する。

図１８は、実施の形態１の図３に示す構造の変形例である。なお、先の実施の形態に示
す同様の箇所、または同様の機能を有する部分については、同様の符号を付し、その詳細
の説明は省略する。

なお、図１８（Ａ）は、図２（Ａ）に示す一点鎖線Ｘ１－Ｙ１の切断面に相当する断面
図を示し、図１８（Ｂ）は、図２（Ｂ）に示す一点鎖線Ｘ２－Ｙ２、Ｘ３－Ｙ３の切断面
に相当する断面図を示し、図１８（Ｃ）は、図２（Ｃ）に示す一点鎖線Ｘ４－Ｙ４の切断
面に相当する断面図を示す。

図１８（Ａ）に示す駆動回路部１０４は、基板３０２と、基板３０２上に形成された導
電層３０４ａ、３０４ｂと、基板３０２、及び導電層３０４ａ、３０４ｂ上に形成された
絶縁層３０５と、絶縁層３０５上に形成された絶縁層３０６と、絶縁層３０６上に形成さ
れ、導電層３０４ａと重畳する位置に形成された半導体層３０８ａと、半導体層３０８ａ
上に形成された絶縁層３７０と、絶縁層３７０、及び半導体層３０８ａ上に形成された導
電層３１０ａ、３１０ｂと、絶縁層３７０上に形成された導電層３１０ｃと、半導体層３
０８ａ、及び導電層３１０ａ、３１０ｂ、３１０ｃを覆うように形成された絶縁層３１２
と、絶縁層３１２上に形成された絶縁層３１４と、絶縁層３１４上に形成された導電層３
１６ａと、を有する。

なお、図１８（Ａ）に示す駆動回路部１０４において、導電層３１６ａは、導電層３０
４ｂと、導電層３１０ｃを接続する配線としての機能を有する。導電層３０４ｂは、絶縁
層３０５、３０６、３１２、３１４、３７０に形成された開口部を介して、導電層３１０
ｃは、絶縁層３１２、３１４に形成された開口部を介して、導電層３１６ａにより接続さ
れる。

また、図１８（Ａ）に示す駆動回路部１０４において、導電層３１０ａ、及び導電層３
１０ｂは、絶縁層３７０に形成された開口部を介して半導体層３０８ａに接続される。

図１８（Ｂ）に示す駆動回路部１０４は、基板３０２と、基板３０２上に形成された導
電層３０４ｃ、３０４ｄと、基板３０２、及び導電層３０４ｃ、３０４ｄ上に形成された
絶縁層３０５と、絶縁層３０５上に形成され、導電層３０４ｄと重畳する位置に形成され
た絶縁層３０６と、絶縁層３０６上に形成され、導電層３０４ｄと重畳する位置に形成さ
れた半導体層３０８ｂと、半導体層３０８ｂ上に形成され、導電層３０４ｄと重畳する位
置に形成された絶縁層３７０と、絶縁層３０６上に形成された導電層３１０ｄと、絶縁層
３７０上に形成された導電層３１０ｅと、絶縁層３０６、及び導電層３１０ｄ、３１０ｅ
を覆うように形成された絶縁層３１２と、絶縁層３１２上に形成された絶縁層３１４と、
を有する。また、絶縁層３１４上には、導電層３１６ｂが形成されている。

なお、図１８（Ｂ）に示す駆動回路部１０４において、導電層３１６ｂは、導電層３０
４ｃと、導電層３１０ｄを接続する配線としての機能を有する。導電層３１６ｂは、絶縁
層３０５、３０６、３１２、３１４、３７０に形成された開口部と、絶縁層３１２、３１
４に形成された開口部を介して導電層３１０ｄと接続される。

図１８（Ｂ）に示す駆動回路部１０４においては、図３に示す駆動回路部１０４と同様
に静電破壊誘発領域３６０が形成されている。静電破壊誘発領域３６０は、実施の形態１
に示す効果と同様の効果を有する。

また、図１８（Ｂ）に示す駆動回路部１０４においては、導電層３０４ｄと導電層３１
０ｅの間に、絶縁層３０５と、絶縁層３０６と、半導体層３０８ｂと、絶縁層３７０と、
を有する。絶縁層３０５及び絶縁層３０６に加え、半導体層３０８ｂ及び絶縁層３７０を
形成することで、導電層３０４ｄと導電層３１０ｅの間の距離を長くすることができる。
したがって、導電層３０４ｄと導電層３１０ｅの間で生じうる寄生容量を低減することが
できる。また、導電層３０４ｄと導電層３１０ｅの間の距離を長くすることによって、導
電層３０４ｄと導電層３１０ｅが短絡する可能性を低減することができる。

図１８（Ｃ）に示す画素部１０２は、基板３０２と、基板３０２上に形成された導電層
３０４ｅと、基板３０２、及び導電層３０４ｅ上に形成された絶縁層３０５と、絶縁層３
０５上に形成された絶縁層３０６と、絶縁層３０６上に形成され、導電層３０４ｅと重畳
する位置に形成された半導体層３０８ｃと、絶縁層３０６上に形成された半導体層３０８
ｄと、半導体層３０８ｃ上に形成された絶縁層３７０と、絶縁層３７０、及び半導体層３
０８ｃ上に形成された導電層３１０ｆ、３１０ｇと、絶縁層３７０、及び導電層３１０ｆ
、３１０ｇを覆うように形成された絶縁層３１２と、絶縁層３１２上に形成され、且つ半
導体層３０８ｄ上に形成された絶縁層３１４と、絶縁層３１４上に形成され、且つ導電層
３１０ｇに接続された導電層３１６ｃと、を有する。

なお、導電層３１６ｃは、絶縁層３１２、３１４に形成された開口部を介して、導電層
３１０ｇに接続される。

このように、図１８（Ａ）、（Ｂ）、（Ｃ）に示す表示装置は、図３（Ａ）、（Ｂ）、
（Ｃ）に示す表示装置と、絶縁層３７０が形成されている点が異なる。絶縁層３７０は、
半導体層３０８ａ、３０８ｂ、３０８ｃ、３０８ｄを形成した後に絶縁層を成膜し、該絶
縁層を加工することで形成することができる。絶縁層３７０としては、絶縁層３１２に用
いることのできる材料、及び方法によって形成することができる。

絶縁層３７０を形成することによって、半導体層３０８ａ、３０８ｃを覆うことが可能
となる。また、半導体層３０８ａ、３０８ｃは、絶縁層３７０に設けられた開口部を介し
て、ソース電極及びドレイン電極として機能する導電層３１０ａ、３１０ｂ、３１０ｆ、
３１０ｇと接続する。ソース電極及びドレイン電極として機能する導電層を加工する際に
、半導体層３０８ａ、３０８ｃが絶縁層３７０に保護される。したがって、絶縁層３７０
は、所謂チャネル保護膜として機能する。

なお、図３（Ａ）、（Ｂ）、（Ｃ）に示す表示装置においては、実施の形態２に示すよ
うに、６枚のマスクで作製することができる。一方で、図１８（Ａ）、（Ｂ）、（Ｃ）に
示す表示装置においては、マスク枚数が１枚増加し７枚のマスクで作製することができる
。

また、図１８に示すトランジスタ１３１＿３、１３１＿１においては、絶縁層３７０は
、半導体層３０８ａ、３０８ｃを覆う形状について説明したが、これに限定されない。例
えば、図１９に示すように、トランジスタのチャネル形成領域のみに絶縁層３７０を形成
する構成としてもよい。ただし、図１８に示すように、半導体層３０８ａ、３０８ｃの外
周部も絶縁層３７０が覆うことによって、半導体層３０８ａ、３０８ｃに侵入しうる不純
物等に対して、絶縁層３７０によって保護することができるため、図１８に示す構造の方
がより好適な構造である。

次に、図２０に示す表示装置について、以下説明を行う。

図２０（Ａ）、（Ｂ）は、実施の形態１の図３（Ａ）に示す構造の変形例である。なお
、先の実施の形態に示す同様の箇所、または同様の機能を有する部分については、同様の
符号を付し、その詳細の説明は省略する。

図２０（Ａ）に示す駆動回路部１０４は、図３（Ａ）に示す駆動回路部１０４と比較し
て、導電層３０４ｂと導電層３１０ｃの接続方法が異なる。具体的には、図２０（Ａ）に
示す駆動回路部１０４においては、導電層３１０ｃの一部が導電層３０４ｂの一部に重畳
して配置されている。また、導電層３０４ｂと導電層３１０ｃは、導電層３１６ａを介し
て接続されている。このように、導電層３１０ｃの一部を導電層３０４ｂの一部に重畳し
て設けることによって、駆動回路部の面積を縮小することができる。例えば、図２０（Ａ
）に示す駆動回路部１０４を図１（Ａ）に示すゲートドライバ１０４ａに用いた場合、ゲ
ートドライバ１０４ａの面積を縮小させることが可能となる。

図２０（Ｂ）に示す駆動回路部１０４は、図３（Ａ）に示す駆動回路部１０４と比較し
て、絶縁層３７０が形成されている点と、導電層３０４ｂと導電層３１０ｃの接続方法が
異なる。絶縁層３７０は、図１８に示す絶縁層３７０と同様の機能、及び効果を有する。
導電層３０４ｂと導電層３１０ｃの接続方法に関しては、図２０（Ａ）に示す接続方法と
同様の機能、及び効果を有する。

以上のように、本実施の形態に示す表示装置においては、駆動回路部に静電破壊誘発領
域を有する。該静電破壊誘発領域は、ゲート電極と同一工程で形成される配線と、ソース
電極及びドレイン電極と同一工程で形成される配線と、の間に形成された絶縁膜の厚さを
薄くする、すなわち配線間の距離を短くすることによって、他の配線パターン間の絶縁膜
の静電破壊を抑制することができる。また、静電破壊誘発領域においては、ゲート電極と
同一工程で形成される配線の形状が、櫛歯形状のため、ＥＳＤによって生じうる過電流が
流しやすい構造である。

このように、本発明の一態様は、駆動回路部に静電破壊誘発領域を有する表示装置とす
ることで、信頼性を向上しうる新規な表示装置を提供することができる。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

（実施の形態４）
本実施の形態では、実施の形態１で説明した静電破壊誘発領域３６０の変形例について
、図２１を用いて説明する。

なお、実施の形態１においては、静電破壊誘発領域３６０は、駆動回路部１０４に形成
する構成について説明したが、本実施の形態においては、表示装置の外周部に静電破壊誘
発領域を形成する構成について説明する。

図２１（Ａ）は、表示装置、及び表示装置外周部の上面図を模式的に表しており、図２
１（Ｂ）は、図２１（Ａ）に示す静電破壊誘発領域３６２ａの拡大した上面図を模式的に
表しており、図２１（Ｃ）は、図２１（Ｂ）に示す切断線Ｘ５－Ｙ５に係る断面図に相当
する。

図２１（Ａ）は、画素部１０２と、ゲートドライバ１０４ａと、ソースドライバ１０４
ｂと、が表示装置１００に形成されている。また、表示装置１００の外周部には、複数の
配線を含むガードリング３６２が形成されている。ガードリング３６２は、静電破壊誘発
領域３６２ａを有する。

図２１（Ａ）に示すように、表示装置１００の外周にガードリング３６２を形成するこ
とにより、表示装置１００の作製工程にて発生しうるＥＳＤ等に起因する過電流に対して
、表示装置１００を保護することができる。例えば、表示装置１００の作製工程中に発生
した過電流は、ガードリング３６２がアンテナとなり、ガードリング３６２に該過電流が
印加されうる。このように、ガードリング３６２を形成することによって、表示装置１０
０をＥＳＤ等に起因する過電流から保護することができる。

図２１（Ｂ）は、ガードリング３６２に形成された静電破壊誘発領域３６２ａの拡大し
た上面図である。図２１（Ａ）、（Ｂ）、（Ｃ）を参照して、静電破壊誘発領域３６２ａ
について、以下説明を行う。

静電破壊誘発領域３６２ａは、基板４０２と、基板４０２上に形成された導電層４０４
と、基板４０２及び導電層４０４上に形成された絶縁層４０５と、絶縁層４０５上に形成
された絶縁層４０６と、絶縁層４０６上に形成された導電層４１０と、絶縁層４０６及び
導電層４１０上に形成された絶縁層４１２と、絶縁層４１２上に形成された絶縁層４１４
と、絶縁層４１４上に形成された導電層４１６と、を有する。

なお、基板４０２は、先の実施の形態に示した基板３０２に用いることのできる材料を
援用して用いることができる。また、導電層４０４は、先の実施の形態に示した導電層３
０４ａにもちいることのできる材料を援用して用いることができる。また、絶縁層４０５
は、先の実施の形態に示した絶縁層３０５に用いることのできる材料を援用して用いるこ
とができる。また、絶縁層４０６は、先の実施の形態に示した絶縁層３０６に用いること
のできる材料を援用して用いることができる。また、導電層４１０は、先の実施の形態に
示した導電層３１０ａに用いることのできる材料を援用して用いることができる。また、
絶縁層４１２は、先の実施の形態に示した絶縁層３１２に用いることのできる材料を援用
して用いることができる。また、絶縁層４１４は、先の実施の形態に示した絶縁層３１４
に用いることのできる材料を援用して用いることができる。また、導電層４１６は、先の
実施の形態に示した導電層３１６ａに用いることのできる材料を援用して用いることがで
きる。

また、静電破壊誘発領域３６２ａは、開口部４７４ａと、開口部４７４ｂと、を有する
。開口部４７４ａは、絶縁層４０５、４０６、４１２、４１４の一部が除去され、導電層
４０４が露出している。また、開口部４７４ｂは、絶縁層４１２、４１４の一部が除去さ
れ、導電層４１０が露出している。また、開口部４７４ａ、４７４ｂ、及び絶縁層４１４
上に形成された導電層４１６によって、導電層４０４と導電層４１０は接続されている。

なお、本実施の形態においては、導電層４１６は、静電破壊誘発領域３６２ａの上部を
全面覆う形状について説明するが、これに限定されない。例えば、開口部４７４ａ、４７
４ｂが形成された一部分のみに導電層４１６を形成する構成としてもよいし、導電層４１
６を形成しない構成としてもよい。ガードリング３６２、及びガードリング３６２が有す
る静電破壊誘発領域３６２ａは、表示装置１００の外周部に形成されているため、表示装
置１００に直接影響を与えない。したがって、導電層４０４と導電層４１０との接続方法
、または導電層４０４と導電層４１０の上面形状等については、実施者が適宜最適な構造
を選択することができる。

また、静電破壊誘発領域３６２ａの効果については、先の実施の形態１に示す静電破壊
誘発領域３６０と同様の効果を有する。

このように、本実施の形態においては、表示装置の外周部に静電破壊誘発領域を形成す
ることによって、信頼性を向上しうる新規な表示装置を提供することができる。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

（実施の形態５）
本実施の形態においては、図１（Ａ）に示す画素回路部１０８に用いることのできる回
路構成について、図２２を用いて説明する。なお、先の実施の形態に示した同様の機能を
有する箇所については、同様の符号を付し、その詳細な説明は省略する。

図２２（Ａ）に示す画素回路部１０８は、液晶素子３２２と、トランジスタ１３１＿１
と、容量素子１３３＿１と、を有する。

液晶素子３２２の一対の電極の一方の電位は、画素回路部１０８の仕様に応じて適宜設
定される。液晶素子３２２は、書き込まれるデータにより配向状態が設定される。なお、
複数の画素回路部１０８のそれぞれが有する液晶素子３２２の一対の電極の一方に共通の
電位（コモン電位）を与えてもよい。また、各行の画素回路部１０８の液晶素子３２２の
一対の電極の一方に異なる電位を与えてもよい。

例えば、液晶素子３２２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。

また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。

ｍ行ｎ列目の画素回路部１０８において、トランジスタ１３１＿１のソース及びドレイ
ンの一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子３２２の一対の電極
の他方に電気的に接続される。また、トランジスタ１３１＿１のゲートは、走査線ＧＬ＿
ｍに電気的に接続される。トランジスタ１３１＿１は、オン状態又はオフ状態になること
により、データ信号のデータの書き込みを制御する機能を有する。

容量素子１３３＿１の一対の電極の一方は、電位が供給される配線（以下、電位供給線
ＶＬ）に電気的に接続され、他方は、液晶素子３２２の一対の電極の他方に電気的に接続
される。なお、電位供給線ＶＬの電位の値は、画素回路１１１の仕様に応じて適宜設定さ
れる。容量素子１３３＿１は、書き込まれたデータを保持する保持容量としての機能を有
する。

例えば、図２２（Ａ）の画素回路部１０８を有する表示装置では、ゲートドライバ１０
４ａにより各行の画素回路部１０８を順次選択し、トランジスタ１３１＿１をオン状態に
してデータ信号のデータを書き込む。

データが書き込まれた画素回路部１０８は、トランジスタ１３１＿１がオフ状態になる
ことで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

また、図２２（Ｂ）に示す画素回路部１０８は、トランジスタ１３１＿２と、容量素子
１３３＿２と、トランジスタ１３４と、発光素子１３５と、を有する。

トランジスタ１３１＿２のソース及びドレインの一方は、データ信号が与えられる配線
（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ１３１
＿２のゲートは、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的
に接続される。

トランジスタ１３１＿２は、オン状態またはオフ状態になることにより、データ信号の
データの書き込みを制御する機能を有する。

容量素子１３３＿２の一対の電極の一方は、電源が与えられる配線（以下、電源線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ１３１＿２のソース及びドレイ
ンの他方に電気的に接続される。

容量素子１３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する
。

トランジスタ１３４のソース及びドレインの一方は、電源線ＶＬ＿ａに電気的に接続さ
れる。さらに、トランジスタ１３４のゲートは、トランジスタ１３１＿２のソース及びド
レインの他方に電気的に接続される。

発光素子１３５のアノード及びカソードの一方は、電源線ＶＬ＿ｂに電気的に接続され
、他方は、トランジスタ１３４のソース及びドレインの他方に電気的に接続される。

発光素子１３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子１３５としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。

なお、電源線ＶＬ＿ａ及び電源線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、
他方には、低電源電位ＶＳＳが与えられる。

図２２（Ｂ）の画素回路部１０８を有する表示装置では、ゲートドライバ１０４ａによ
り各行の画素回路部１０８を順次選択し、トランジスタ１３１＿２をオン状態にしてデー
タ信号のデータを書き込む。

データが書き込まれた画素回路部１０８は、トランジスタ１３１＿２がオフ状態になる
ことで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ１
３４のソースとドレインの間に流れる電流量が制御され、発光素子１３５は、流れる電流
量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

なお、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては
、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ
素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど
）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電
子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレ
イ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマ
イクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲ
ＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、圧
電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コン
トラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子
を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた
表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方
式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒ
ｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例
としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反
射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある
。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがあ
る。

ＥＬ素子の一例としては、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層と、を
有する素子などがある。ＥＬ層の一例としては、１重項励起子からの発光（蛍光）を利用
するもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（
蛍光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、
有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成さ
れたものと無機物によって形成されたものとを含むもの、高分子の材料の材料を含むもの
、低分子の材料の材料を含むもの、又は高分子の材料と低分子の材料とを含むもの、など
がある。ただし、これに限定されず、ＥＬ素子として様々なものを用いることができる。

液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制御す
る素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお
、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方
向の電界を含む）によって制御される。なお、具体的には、液晶素子の一例としては、ネ
マチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモト
ロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤ
ＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶など
を挙げることができる。

電子ペーパーの表示方法の一例としては、分子により表示されるもの（光学異方性、染
料分子配向など）、粒子により表示されるもの（電気泳動、粒子移動、粒子回転、相変化
など）、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化によ
り表示されるもの、分子の光吸収により表示されるもの、又は電子とホールが結合して自
発光により表示されるものなどを用いることができる。具体的には、電子ペーパーの表示
方法の一例としては、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電
気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナ
ー、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明／
白濁変化）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック
液晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料による発消色
、フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有
機ＥＬなどがある。ただし、これに限定されず、電子ペーパー及びその表示方法として様
々なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによ
って、泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反
射率、広視野角、低消費電力、メモリ性などのメリットを有する。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

（実施の形態６）
本実施の形態においては、実施の形態１の図１（Ａ）に示す表示装置の画素部１０２、
及び駆動回路部１０４に用いることのできるトランジスタの構成について図２３を用いて
以下説明を行う。

図２３（Ａ）に示すトランジスタは、基板３０２上に形成された導電層３０４ａと、基
板３０２及び導電層３０４ａ上に形成された絶縁層３０５、３０６と、絶縁層３０６上に
形成された酸化物積層３９０と、絶縁層３０６及び酸化物積層３９０上に形成された導電
層３１０ａ、３１０ｂと、を有する。また、図２３（Ａ）に示すトランジスタは、該トラ
ンジスタ上、より詳しくは、酸化物積層３９０、及び導電層３１０ａ、３１０ｂ上に形成
された絶縁層３１２、３１４を含む構成としても良い。

なお、導電層３１０ａ、３１０ｂに用いる導電膜の種類によっては、酸化物積層３９０
の一部から酸素を奪い、または混合層を形成し、酸化物積層３９０中にｎ型領域３９２を
形成することがある。図２３（Ａ）において、ｎ型領域３９２は、酸化物積層３９０中の
導電層３１０ａ、３１０ｂと接する界面近傍の領域に形成されうる。なお、ｎ型領域３９
２は、ソース領域及びドレイン領域として機能することができる。

また、図２３（Ａ）に示すトランジスタは、導電層３０４ａがゲート電極として機能し
、導電層３１０ａがソース電極またはドレイン電極として機能し、導電層３１０ｂがソー
ス電極またはドレイン電極として機能する。

また、図２３（Ａ）に示すトランジスタは、導電層３０４ａと重畳する領域の酸化物積
層３９０の導電層３１０ａと導電層３１０ｂとの間隔をチャネル長という。また、チャネ
ル形成領域とは、酸化物積層３９０において、導電層３０４ａと重畳し、且つ導電層３１
０ａと導電層３１０ｂに挟まれる領域をいう。また、チャネルとは、チャネル形成領域に
おいて、電流が主として流れる領域をいう。

ここで、酸化物積層３９０の詳細について、図２３（Ｂ）を用いて詳細に説明を行う。

図２３（Ｂ）は、図２３（Ａ）に示す酸化物積層３９０の拡大図である。酸化物積層３
９０は、酸化物半導体層３９０ａと、酸化物層３９０ｂと、を有する。

酸化物半導体層３９０ａは、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａ
ｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の元素）を含むＩｎ－Ｍ－Ｚ
ｎ酸化物で表記される層を含むことが好ましい。なお、酸化物半導体層３９０ａは、先の
実施の形態に示す半導体層３０８ａに用いることのできる酸化物半導体材料、または形成
方法等を適宜援用することができる。

酸化物層３９０ｂは、酸化物半導体層３９０ａを構成する元素の一種以上から構成され
、伝導帯下端のエネルギーが酸化物半導体層３９０ａよりも０．０５ｅＶ以上、０．０７
ｅＶ以上、０．１ｅＶ以上又は０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５
ｅＶ以下又は０．４ｅＶ以下真空準位に近い酸化物膜である。このとき、ゲート電極とし
て機能する導電層３０４ａに電界を印加すると、酸化物積層３９０のうち、伝導帯下端の
エネルギーが小さい酸化物半導体層３９０ａにチャネルが形成される。すなわち、酸化物
半導体層３９０ａと絶縁層３１２との間に酸化物層３９０ｂを有することによって、トラ
ンジスタのチャネルを絶縁層３１２と接しない酸化物半導体層３９０ａに形成することが
できる。また、酸化物半導体層３９０ａを構成する元素の一種以上から酸化物層３９０ｂ
が構成されるため、酸化物半導体層３９０ａと酸化物層３９０ｂとの間において、界面散
乱が起こりにくい。したがって、酸化物半導体層３９０ａと酸化物層３９０ｂとの間にお
いて、キャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体層３９０ａと酸化物層３９０ｂとの間に界面準位を形成しにくい。酸
化物半導体層３９０ａと酸化物層３９０ｂとの間に界面準位があると、該界面をチャネル
としたしきい値電圧の異なる第２のトランジスタが形成され、トランジスタの見かけ上の
しきい値電圧が変動することがある。したがって、酸化物層３９０ｂを設けることにより
、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。

酸化物層３９０ｂとしてはＩｎ－Ｍ－Ｚｎ酸化物（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ
、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の元素）で表記され、酸化物半導体層３９０ａよりもＭ
の原子数比が高い酸化物層を含む。具体的には、酸化物層３９０ｂとして、酸化物半導体
層３９０ａよりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３
倍以上高い原子数比で含む酸化物層を用いる。前述の元素はインジウムよりも酸素と強く
結合するため、酸素欠損が酸化物層に生じることを抑制する機能を有する。即ち、酸化物
層３９０ｂは酸化物半導体層３９０ａよりも酸素欠損が生じにくい酸化物層である。

つまり、酸化物半導体層３９０ａ、酸化物層３９０ｂが、少なくともインジウム、亜鉛
及びＭを含むＩｎ－Ｍ－Ｚｎ酸化物であるとき酸化物層３９０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ_１
：ｙ_１：ｚ_１［原子数比］、酸化物半導体層３９０ａをＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ
_２［原子数比］、とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きくなることが好ましい。
ｙ_１／ｘ_１はｙ_２／ｘ_２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３
倍以上とする。このとき、酸化物半導体層３９０ａにおいて、ｙ_２がｘ_２以上であるとト
ランジスタの電気特性を安定させることができる。ただし、ｙ_２がｘ_２の３倍以上になる
と、トランジスタの電界効果移動度が低下してしまうため、ｙ_２はｘ_２の３倍未満である
ことが好ましい。

なお、酸化物半導体層３９０ａがＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎとＭの原子数
比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａ
ｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍ
ｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物層３９０ｂがＩｎ－Ｍ－
Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉ
ｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以
上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とす
る。

酸化物半導体層３９０ａ、及び酸化物層３９０ｂには、例えば、インジウム、亜鉛及び
ガリウムを含んだ酸化物半導体を用いることができる。具体的には、酸化物半導体層３９
０ａとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、
Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、又はその近傍の
組成を有する酸化物を用いることができ、酸化物層３９０ｂとしては、Ｉｎ：Ｇａ：Ｚｎ
＝１：３：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４［
原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６［原子数比］のＩ
ｎ－Ｇａ－Ｚｎ酸化物、又はその近傍の組成を有する酸化物を用いることができる。

また、酸化物半導体層３９０ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎ
ｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物
層３９０ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下と
する。

次に、酸化物積層３９０のバンド構造について、図２３（Ｃ）、（Ｄ）を用いて説明す
る。

例として、酸化物半導体層３９０ａとしてエネルギーギャップが３．１５ｅＶであるＩ
ｎ－Ｇａ－Ｚｎ酸化物を用い、酸化物層３９０ｂとしてエネルギーギャップが３．５ｅＶ
であるＩｎ－Ｇａ－Ｚｎ酸化物とする。エネルギーギャップは、分光エリプソメータ（Ｈ
ＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定した。

酸化物半導体層３９０ａ及び酸化物層３９０ｂの真空準位と価電子帯上端のエネルギー
差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶであった。な
お、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔ
ｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（Ｕ
ＬＶＡＣ・ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ（登録商標））を用いて測定した。

したがって、酸化物半導体層３９０ａ及び酸化物層３９０ｂの真空準位と伝導帯下端の
エネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶであっ
た。

図２３（Ｃ）は、酸化物積層３９０のバンド構造の一部を模式的に示している。ここで
は、酸化物積層３９０に酸化シリコン膜を接して設けた場合について説明する。なお、図
２３（Ｃ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１
は酸化物半導体層３９０ａの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物層３９０
ｂの伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギ
ーを示す。また、ＥｃＩ１は、図２３（Ａ）において、絶縁層３０６に相当し、ＥｃＩ２
は、図２３（Ａ）において、絶縁層３１２に相当する。

図２３（Ｃ）に示すように、酸化物半導体層３９０ａ及び酸化物層３９０ｂにおいて、
伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化す
るともいうことができる。これは、酸化物積層３９０は、酸化物半導体層３９０ａと共通
の元素を含み、酸化物半導体層３９０ａ及び酸化物層３９０ｂの間で、酸素が相互に移動
することで混合層が形成されるためであるということができる。

図２３（Ｃ）より、酸化物積層３９０の酸化物半導体層３９０ａがウェル（井戸）とな
り、酸化物積層３９０を用いたトランジスタにおいて、チャネル領域が酸化物半導体層３
９０ａに形成されることがわかる。なお、酸化物積層３９０は伝導帯下端のエネルギーが
連続的に変化しているため、酸化物半導体層３９０ａと酸化物層３９０ｂとが連続接合し
ている、ともいえる。

なお、図２３（Ｃ）に示すように、酸化物層３９０ｂと、絶縁層３１２との界面近傍に
は、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物層３９０ｂが設
けられることにより、酸化物半導体層３９０ａと該トラップ準位とを遠ざけることができ
る。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層３９０
ａの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電
子が捕獲されることで、絶縁膜界面にマイナスの電荷が生じ、トランジスタのしきい値電
圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差
を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電
圧の変動が低減され、安定した電気特性となるため好適である。

図２３（Ｄ）は、酸化物積層３９０のバンド構造の一部を模式的に示し、図２３（Ｃ）
に示すバンド構造の変形例である。ここでは、酸化物積層３９０に酸化シリコン膜を接し
て設けた場合について説明する。なお、図２３（Ｄ）に表すＥｃＩ１は酸化シリコン膜の
伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体層３９０ａの伝導帯下端のエネ
ルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、Ｅｃ
Ｉ１は、図２３（Ａ）において、絶縁層３０６に相当し、ＥｃＩ２は、図２３（Ａ）にお
いて、絶縁層３１２に相当する。

図２３（Ａ）に示すトランジスタにおいて、導電層３１０ａ、３１０ｂの形成時に酸化
物積層３９０の上方、すなわち酸化物層３９０ｂがエッチングされる場合がある。しかし
、酸化物半導体層３９０ａの上面は、酸化物層３９０ｂの成膜時に酸化物半導体層３９０
ａと酸化物層３９０ｂの混合層が形成される場合がある。

例えば、酸化物半導体層３９０ａが、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩ
ｎ－Ｇａ－Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ
－Ｚｎ酸化物であり、酸化物層３９０ｂが、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］
のＩｎ－Ｇａ－Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ－
Ｇａ－Ｚｎ酸化物である場合、酸化物半導体層３９０ａよりも酸化物層３９０ｂのＧａの
含有量が多いため、酸化物半導体層３９０ａの上面には、ＧａＯｘ層または酸化物半導体
層３９０ａよりもＧａを多く含む混合層が形成されうる。

したがって、酸化物層３９０ｂがエッチングされた場合においても、ＥｃＳ１のＥｃＩ
２側の伝導帯下端のエネルギーが高くなり、図２３（Ｄ）に示すバンド構造のようになる
場合がある。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態７）
本実施の形態においては、本発明の一態様の表示装置と組み合わせることができるタッ
チセンサ、及び表示モジュールについて、図２４乃至図２６を用いて説明する。

図２４（Ａ）はタッチセンサ４５００の構成例を示す分解斜視図であり、図２４（Ｂ）
は、タッチセンサ４５００の電極の構成例を示す平面図である。また、図２５は、タッチ
センサ４５００の構成例を示す断面図である。

図２４（Ａ）、（Ｂ）に示すタッチセンサ４５００は、基板４９１０上に、Ｘ軸方向に
配列された複数の導電層４５１０と、Ｘ軸方向と交差するＹ軸方向に配列された複数の導
電層４５２０とが形成されている。図２４（Ａ）、（Ｂ）に示すタッチセンサ４５００は
、複数の導電層４５１０が形成された平面図と、複数の導電層４５２０の平面図と、を分
離して表示されている。

また、図２５は、図２４に示すタッチセンサ４５００の導電層４５１０と導電層４５２
０との交差部分の等価回路図である。図２５に示すように、導電層４５１０と導電層４５
２０の交差する部分には、容量４５４０が形成される。

また、導電層４５１０、４５２０は、複数の四辺形状の導電膜が接続された構造を有し
ている。複数の導電層４５１０及び複数の導電層４５２０は、導電膜の四辺形状の部分の
位置が重ならないように、配置されている。導電層４５１０と導電層４５２０の交差する
部分には、導電層４５１０と導電層４５２０が接触しないように間に絶縁膜が設けられて
いる。

また、図２６は、図２４に示すタッチセンサ４５００の導電層４５１０と導電層４５２
０との接続構造の一例を説明する断面図であり、導電層４５１０（導電層４５１０ａ、４
５１０ｂ、４５１０ｃ）と４５２０が交差する部分の断面図を一例として示す。

図２６に示すように、導電層４５１０は、１層目の導電層４５１０ａおよび導電層４５
１０ｂ、ならびに、絶縁層４８１０上の２層目の導電層４５１０ｃにより構成される。導
電層４５１０ａと導電層４５１０ｂは、導電層４５１０ｃにより接続されている。導電層
４５２０は、１層目の導電膜により形成される。導電層４５１０、４５２０及び電極４７
１０を覆って絶縁層４８２０が形成されている。絶縁層４８１０、４８２０として、例え
ば、酸化窒化シリコン膜を形成すればよい。なお、基板４９１０と導電層４５１０及び電
極４７１０の間に絶縁膜でなる下地膜を形成してもよい、下地膜としては、例えば、酸化
窒化シリコン膜を形成することができる。

導電層４５１０と導電層４５２０は、可視光に対して透光性を有する導電材料で形成さ
れる。例えば、透光性を有する導電材料として、酸化珪素を含む酸化インジウムスズ、酸
化インジウムスズ、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛等があ
る。

導電層４５１０ａは、電極４７１０に接続されている。電極４７１０は、ＦＰＣとの接
続用端子を構成する。導電層４５２０も、導電層４５１０と同様、他の電極４７１０に接
続される。電極４７１０は、例えば、タングステン膜から形成することができる。

導電層４５１０、４５２０及び４７１０を覆って絶縁層４８２０が形成されている。電
極４７１０とＦＰＣとを電気的に接続するために、電極４７１０上の絶縁層４８１０及び
絶縁層４８２０には開口が形成されている。絶縁層４８２０上には、基板４９２０が接着
剤又は接着フィルム等により貼り付けられている。接着剤又は接着フィルムにより基板４
９１０側を表示パネルのカラーフィルタ基板に取り付けることで、タッチパネルが構成さ
れる。

次に、本発明の一態様の表示装置を用いることのできる表示モジュールについて、図２
７を用いて説明を行う。

図２７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。

上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

バックライトユニット８００７は、光源８００８を有する。光源８００８は、バックラ
イトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。

フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。

プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。

（実施の形態８）
本実施の形態においては、電子機器の例について説明する。

図２８（Ａ）乃至図２８（Ｈ）、図２９（Ａ）乃至図２９（Ｄ）は、電子機器を示す図
である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥ
Ｄランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続
端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離
、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線
、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフ
ォン５００８、等を有することができる。

図２８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図２８（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図２８（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図２８（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図２８（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図２８（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図２８（Ｇ）はテレビ受像器であり、上述したものの他に、
チューナ、画像処理部、等を有することができる。図２８（Ｈ）は持ち運び型テレビ受像
器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有すること
ができる。図２９（Ａ）はディスプレイであり、上述したものの他に、支持台５０１８、
等を有することができる。図２９（Ｂ）はカメラであり、上述したものの他に、外部接続
ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有することができる
。図２９（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス５
０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を有することができる。
図２９（Ｄ）は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移
動端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。

図２８（Ａ）乃至図２８（Ｈ）、図２９（Ａ）乃至図２９（Ｄ）に示す電子機器は、様
々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など
）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示す
る機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能
、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能
を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム
又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数
の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の
一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮し
た画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに
、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮
影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラ
に内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができ
る。なお、図２８（Ａ）乃至図２８（Ｈ）、図２９（Ａ）乃至図２９（Ｄ）に示す電子機
器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。

次に、表示装置の応用例を説明する。

図２９（Ｅ）に、表示装置を、建造物と一体にして設けた例について示す。図２９（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。表示装置は、壁かけ型として建物と一体となっており、設置するスペー
スを広く必要とすることなく設置可能である。

図２９（Ｆ）に、建造物内に表示装置を、建造物と一体にして設けた別の例について示
す。表示モジュール５０２６は、ユニットバス５０２７と一体に取り付けられており、入
浴者は表示モジュール５０２６の視聴が可能になる。

なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の
形態はこれに限定されず、様々な建造物に表示装置を設置することができる。

次に、表示装置を、移動体と一体にして設けた例について示す。

図２９（Ｇ）は、表示装置を、自動車に設けた例について示した図である。表示モジュ
ール５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外
から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能
を有していてもよい。

図２９（Ｈ）は、表示装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図２９（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示モジュール５０３
１を設けたときの、使用時の形状について示した図である。表示モジュール５０３１は、
天井５０３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２
の伸縮により乗客は表示モジュール５０３１の視聴が可能になる。表示モジュール５０３
１は乗客が操作することで情報を表示する機能を有する。

なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示し
たがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノ
レール、鉄道等を含む）、船舶等、様々なものに設置することができる。

なお、本明細書等においては、ある一つの実施の形態において述べる図または文章にお
いて、その一部分を取り出して、発明の一態様を構成することは可能である。したがって
、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取
り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成す
ることが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオー
ドなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有
機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面
または文章において、その一部分を取り出して、発明の一態様を構成することが可能であ
るものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有
して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容
量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、
Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層
を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個
（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ
）の要素を抜き出して、発明の一態様を構成することは可能である。

なお、本明細書等においては、ある一つの実施の形態において述べる図または文章にお
いて、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すこと
は、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べ
る図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位
概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが
可能である。

なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）
は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能
である。したがって、ある内容について、図に記載されていれば、文章を用いて述べてい
なくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を
構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様
として開示されているものであり、発明の一態様を構成することが可能である。

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。

（実施の形態９）
本実施の形態では、上記実施の形態に示すトランジスタを有する半導体装置の一例とし
て、医療用の放射線画像を取得することが可能な放射線画像検出装置を説明する。放射線
を直接デジタルデータに変換できる平面型の放射線画像検出装置は、一般的にはフラット
パネルディテクタ（Ｆｌａｔ Ｐａｎｅｌ Ｄｅｔｅｃｔｏｒ；ＦＰＤ）とよばれる。

図３１（Ａ）に示すように、放射線画像検出装置３６０１は、放射線を撮影する際に用
いられる台３６０３に設置されており、放射線源３６０５から照射された放射線３６０７
は被写体３６０９を透過して、放射線画像検出装置３６０１に到達する。放射線画像検出
装置３６０１は、放射線検出素子により被写体３６０９を透過した放射線３６０７を検知
して、画像データを得ることができる。放射線画像検出装置３６０１で検出が可能な放射
線３６０７としては、Ｘ線、ガンマ線等がある。

図３１（Ｂ）に放射線画像検出装置３６０１のブロック図を示す。放射線画像検出装置
３６０１は、画素３６１１がマトリクス状に配置されたセンサアレイ３６１３と、ゲート
線駆動回路３６１５と、信号検出回路３６１７と、Ａ／Ｄ変換回路３６１９とを有する。
なお、放射線画像検出装置３６０１は、図示しないＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等により制御されている。また、放射線画像検
出装置３６０１は、Ａ／Ｄ変換回路３６１９から出力されるデータを補正する補正回路、
Ａ／Ｄ変換回路３６１９から出力されるデータを保存する記憶装置等を有してもよい。

画素３６１１は、放射線検出素子３６２１、容量素子３６２３、及びトランジスタ３６
２５で構成される。放射線検出素子３６２１において直接または間接的に放射線エネルギ
ーを電荷に変換すると共に、容量素子３６２３に該電荷を蓄積する。また、トランジスタ
３６２５のスイッチングによって、容量素子３６２３に蓄積された電荷を画素３６１１ご
とに電気信号として読み出すことで、出力装置３６３１に放射線画像を取得することがで
きる。

放射線検出素子３６２１は、一対の電極と、該一対の電極の間に設けられた変換層を有
する。一対の電極の一方は、電源装置３６３３に接続される。一対の電極の他方は、容量
素子３６２３の第１の電極及びトランジスタ３６２５のソース電極及びドレイン電極の一
方と接続する。容量素子３６２３の第２の電極は接地電位である共通電極に接続される。
トランジスタ３６２５のソース電極及びドレイン電極の他方は、信号線ＤＬを介して信号
検出回路３６１７に接続される。トランジスタ３６２５のゲートは走査線ＧＬを介してゲ
ート線駆動回路３６１５に接続される。

次に、放射線の検出方法について説明する。電源装置３６３３から放射線検出素子３６
２１の第１の電極に電圧を印加した状態で放射線検出素子３６２１に放射線が入射される
と、放射線検出素子３６２１において放射線エネルギーを電荷に変換し、放射線の入射量
に応じた電荷が容量素子３６２３に蓄積される。次に、ゲート線駆動回路３６１５により
走査線ＧＬに信号を入力し、トランジスタ３６２５を順次オン状態とすることで、容量素
子３６２３に蓄積された電荷が信号線ＤＬを介して信号検出回路３６１７にアナログ信号
として出力される。信号検出回路３６１７において、アナログ信号を増幅した後、Ａ／Ｄ
変換回路３６１９において、Ａ／Ｄ変換され、デジタル信号が生成される。デジタル信号
が、表示装置等の出力装置３６３１に出力され、出力装置３６３１において放射線画像が
表示される。

放射線画像検出装置３６０１と出力装置３６３１はケーブルで接続することが可能であ
る。また、放射線画像検出装置３６０１及び出力装置３６３１それぞれに送受信回路を設
け、放射線画像検出装置３６０１で検出した画像を無線で出力装置３６３１に出力するこ
とができる。

放射線画像検出装置は、直接変換方式と間接変換方式がある。直接変換方式の放射線画
像検出装置に含まれる放射線検出素子３６２１は、光導電物質を用いて放射線エネルギー
を直接電荷に変換する。間接変換方式の放射線画像検出装置に含まれる放射線検出素子３
６２１は、放射線エネルギーを蛍光部材等で光に変換し、該光をフォトダイオード等の光
電変換素子で電荷に変換する。

次に、各放射線検出素子の構造について、図３２を用いて説明する。

図３２（Ａ）は、直接変換方式である放射線画像検出装置の画素における断面図である
。ここでは、放射線としてＸ線を用いて説明する。

基板３６４１上に、上記実施の形態に示すトランジスタ３６２５及び容量素子３６２３
、並びに放射線検出素子３６２１が設けられる。放射線検出素子３６２１は、導電膜３６
４３、変換層３６４５、及び導電膜３６４７で構成される。トランジスタ３６２５のソー
ス電極及びドレイン電極の一方に接続する導電膜３６４３は、放射線検出素子３６２１の
電極及び容量素子３６２３の電極として機能する。

導電膜３６４３は、上記実施の形態に示す画素電極として機能する透光性を有する導電
膜と同様の材料を適宜用いることができる。

変換層３６４５は、放射線を吸収して電荷を発生させる材料を用いて形成する。放射線
を吸収して電荷を発生させることが可能な材料としては、アモルファスセレン、ヨウ化鉛
、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎ等がある。

導電膜３６４７は、トランジスタ３６２５のゲート電極、ソース電極、及びドレイン電
極、並びに導電膜３６４３と同様の材料を適宜用いることができる。

導電膜３６４７に電圧が印加された状態で放射線検出素子３６２１に放射線が入射され
ると、変換層３６４５において電荷（電子及び正孔）が励起される。当該電荷は、導電膜
３６４７に印加された電圧の極性に従い、導電膜３６４３に移動し、容量素子３６２３に
蓄電される。

直接変換方式の放射線画像検出装置に用いる放射線検出素子３６２１は、導電膜３６４
７に高い電圧を印加するため、変換層３６４５で生じた電荷の直進性を高めることが可能
であり、隣接する画素に設けられた放射線検出素子への電荷の移動が低減される。この結
果、放射線画像検出装置の解像度を高めることが可能である。

図３２（Ｂ）は、間接変換方式である放射線画像検出装置の画素における断面図である
。

基板３６４１上に、上記実施の形態に示すトランジスタ３６２５及び容量素子３６２３
、並びに放射線検出素子３６２１が設けられる。また、放射線検出素子３６２１上にシン
チレータ等に代表される蛍光体層３６５７が設けられる。

放射線検出素子３６２１は、導電膜３６５１、変換層３６５３、及び導電膜３６５５で
構成されるフォトダイオードを用いることができる。トランジスタ３６２５のソース電極
及びドレイン電極の一方に接続する導電膜３６５１は、放射線検出素子３６２１の電極及
び容量素子３６２３の電極として機能する。

導電膜３６５１は、上記実施の形態に示す画素電極として機能する透光性を有する導電
膜と同様の材料を適宜用いることができる。

変換層３６５３は、光を吸収して電荷を発生させる材料を用いて形成する。光を吸収し
て電荷を発生させることが可能な材料としては、シリコン等の無機半導体材料、キナクリ
ドン、フタロシアニン等の有機化合物等がある。なお、変換層３６５３は、ｐｎ型やｐｉ
ｎ型の接合を形成することが好ましい。また、変換層３６５３としてアモルファスシリコ
ンを用いて形成すると、蛍光体層３６５７が発する可視光を高感度で検知することができ
るため好ましい。

導電膜３６５５は、導電膜３６４３と同様の材料を用いて形成することができる。

蛍光体層３６５７は、放射線が入射されることにより、放射線エネルギーを吸収して可
視光を発する材料を用いて形成する。放射線エネルギーを吸収して可視光を発することが
可能な材料としては、ヨウ化セシウム、タリウムが添加されたヨウ化セシウム、ＧＯＳ（
Ｇｄ_２Ｏ_２Ｓ：Ｔｂ）、タリウムが添加されたヨウ化ナトリウム等がある。なお、蛍光体
層３６５７として、放射線の入射面と光の射出面を繋ぐ方向に結晶成長した柱状結晶を用
いることで、蛍光体層３６５７で生じた光の横方向への拡散を抑制することができる。こ
の結果、放射線画像検出装置の解像度を高めることが可能である。

なお、導電膜３６５１及び導電膜３６５５の導通を防ぐため、導電膜３６５１及び変換
層３６５３上に絶縁膜３６５２が設けられる。また、導電膜３６５５及び絶縁膜３６５２
上に絶縁膜３６５４を設けることで、外部からの不純物が変換層３６５３に拡散すること
を防ぐことができる。

蛍光体層３６５７は、入射された放射線を吸収し、可視光を発する。導電膜３６５５に
電圧（逆バイアス）が印加された状態で、該可視光が変換層３６５３に入射されると、変
換層３６５３において電荷（電子及び正孔）が励起される。当該電荷は、導電膜３６５１
に移動し、容量素子３６２３に蓄電される。

間接変換方式の放射線画像検出装置に用いる放射線検出素子３６２１は、蛍光体層３６
５７で変換された可視光を検知するため、放射線検出素子３６２１の導電膜３６５５に印
加する電圧を低くすることが可能である。

なお、ここでは、台３６０３に設置されている放射線画像検出装置３６０１を用いて説
明したが、適宜、カセッテと呼ばれる取り出し方式の放射線画像検出装置とすることがで
きる。

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。

本実施例においては、ゲート電極と同一工程で形成される導電層（以下、第１の導電層
）と、ソース電極及びドレイン電極と同一工程で形成される導電層（以下、第２の導電層
）と、の間の層間膜の構成を変えることによって、第１の導電層と第２の導電層の間の層
間膜の絶縁破壊電圧について、評価を行った。

まず、本実施例で用いた評価用ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）パタ
ーンについて、図３３を用いて説明する。

図３３（Ａ）は、評価用ＴＥＧの上面図を示しており、図３３（Ｂ）は、図３３（Ａ）
に示す一点鎖線Ｘ６－Ｙ６、Ｘ７－Ｙ７の切断面に相当する断面図である。

本実施例の評価用ＴＥＧは、基板５０２上に形成された第１の導電層５０４ａと、第１
の導電層５０４ａ上に形成された層間膜５０６と、層間膜５０６上に形成された第２の導
電層５１０ａと、第２の導電層５１０ａ上に形成された絶縁層５１２と、絶縁層５１２上
に形成された絶縁層５１４と、を有する。

また、評価用ＴＥＧは、第１の導電層５０４ａに繋がる第１の測定パッド５０４ｂと、
第２の導電層５１０ａに繋がる第２の測定パッド５１０ｂと、を有する。第１の測定パッ
ド５０４ｂは、上方の層間膜５０６、及び絶縁層５１２、５１４の一部が除去された開口
部５２０を有する。また、第２の測定パッド５１０ｂは、上方の絶縁層５１２、５１４の
一部が除去された開口部５２２を有する。第１の測定パッド５０４ｂと第２の測定パッド
５１０ｂに電圧を印加することで、導電層５０４ａと導電層５１０ａの間に形成された層
間膜５０６の破壊電圧を測定することができる。

なお、第１の導電層５０４ａと第２の導電層５１０ａが交差している領域の大きさとし
ては、１０μｍ×１０μｍサイズとした。また、測定器としては、ケースレイ社製ピコア
ンメータ（Ｍｏｄｅｌ ６４８７）を用いた。測定条件としては、印加電圧を０Ｖから＋
５００Ｖまで、１０Ｖステップで昇圧して行った。

ここで、本実施例においては、層間膜５０６に異なる材料を用いた試料１と試料２を作
製した。

（試料１）
試料１の層間膜５０６としては、窒化シリコン膜と、酸化窒化シリコン膜と、の２層の
積層構造とした。

（試料２）
試料２の層間膜５０６としては、窒化シリコン膜と、酸化窒化シリコン膜と、酸化物半
導体膜と、酸化物膜と、の４層の積層構造とした。

すなわち、試料２は、試料１と比較して、酸化物半導体膜及び酸化物膜が積層された構
造である。なお、試料１及び試料２で用いた各膜の成膜条件を以下に示す。

（窒化シリコン膜）
窒化シリコン膜としては、異なる条件の窒化シリコン膜を３層積層した。第１の窒化シ
リコン膜の成膜条件としては、電力（ＲＦ）＝２０００Ｗ、圧力＝１００Ｐａ、ＳｉＨ_４
／Ｎ_２／ＮＨ_３＝２００／２０００／１００ｓｃｃｍ、膜厚＝５０ｎｍとした。第２の窒
化シリコン膜の成膜条件としては、電力（ＲＦ）＝２０００Ｗ、圧力＝１００Ｐａ、Ｓｉ
Ｈ_４／Ｎ_２／ＮＨ_３＝２００／２０００／２０００ｓｃｃｍ、膜厚＝３００ｎｍとした。
第３の窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝２０００Ｗ、圧力＝１００Ｐ
ａ、ＳｉＨ_４／Ｎ_２＝２００／５０００ｓｃｃｍ、膜厚＝５０ｎｍとした。なお、第１乃
至第３の窒化シリコン膜は、全てＰＥ－ＣＶＤ装置を用いて基板温度３５０℃として成膜
した。

（酸化窒化シリコン膜）
酸化窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝１００Ｗ、圧力＝１００Ｐａ
、ＳｉＨ_４／Ｎ_２Ｏ＝２０／３０００ｓｃｃｍ、膜厚＝５０ｎｍとした。なお、酸化窒化
シリコン膜は、ＰＥ－ＣＶＤ装置を用いて基板温度３５０℃として成膜した。

（酸化物半導体膜）
酸化物半導体膜としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成のターゲットを用い、
スパッタリング法により成膜した。成膜条件としては、電力（ＡＣ）＝５ｋＷ、圧力＝０
．６Ｐａ、Ａｒ／Ｏ_２＝１００／１００ｓｃｃｍ（Ｏ_２＝５０％）、基板温度＝１７０℃
、膜厚＝３５ｎｍとした。

（酸化物膜）
酸化物膜としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の組成のターゲットを用い、スパッ
タリング法により成膜した。成膜条件としては、電力（ＡＣ）＝５ｋＷ、圧力＝０．６Ｐ
ａ、Ａｒ／Ｏ_２＝２７０／３０ｓｃｃｍ（Ｏ_２＝１０％）、基板温度＝１７０℃、膜厚＝
２０ｎｍとした。

なお、試料１及び試料２ともに、絶縁層５１２の形成前に、窒素雰囲気下で４５０℃
１ｈｒの熱処理を行い、続けて窒素と酸素の混合雰囲気下で４５０℃ １ｈｒの熱処理を
行った。

試料１及び試料２の層間膜５０６の絶縁破壊電圧を図３４に示す。なお、図３４の横軸
は電圧を、縦軸は電流を、それぞれ示す。また、図３４において、実線５５１が試料１の
測定結果を、破線５５２が試料２の測定結果をそれぞれ示す。

試料１及び試料２において、例えば、１．０×１０^－６Ａ以上の電流が流れた場合に、
層間膜５０６が破壊したと仮定した場合、試料１においては、３３０Ｖ近傍で層間膜５０
６が破壊している。一方、試料２においては、４２０Ｖ近傍で層間膜５０６が破壊してい
る。

本実施例に示すように、第１の導電層５０４ａと第２の導電層５１０ａの間の層間膜の
構造、または第１の導電層５０４ａと第２の導電層５１０ａの間の距離を変えることによ
って、絶縁破壊電圧が異なることが確認された。

１００ 表示装置
１０２ 画素部
１０４ 駆動回路部
１０４ａ ゲートドライバ
１０４ｂ ソースドライバ
１０６ 保護回路
１０７ 端子部
１０８ 画素回路部
１１０ 配線
１１１ 画素回路
１１２ トランジスタ
１１４ トランジスタ
１１６ 配線
１１８ 配線
１２０ 配線
１２２ 配線
１２４ 配線
１２６ 配線
１２８ トランジスタ
１３０ トランジスタ
１３１＿１ トランジスタ
１３１＿２ トランジスタ
１３１＿３ トランジスタ
１３２ トランジスタ
１３３＿１ 容量素子
１３３＿２ 容量素子
１３４ トランジスタ
１３５ 発光素子
２０６ 保護回路
２０８ 配線
２１２ トランジスタ
２１４ トランジスタ
２１６ トランジスタ
２１８ トランジスタ
２２０ トランジスタ群
２２２ トランジスタ群
２２４ 配線
２２６ 配線
３０２ 基板
３０４ａ 導電層
３０４ｂ 導電層
３０４ｃ 導電層
３０４ｄ 導電層
３０４ｅ 導電層
３０５ 絶縁層
３０６ 絶縁層
３０７ 半導体層
３０８ａ 半導体層
３０８ｂ 半導体層
３０８ｃ 半導体層
３０８ｄ 半導体層
３０９ 導電層
３１０ａ 導電層
３１０ｂ 導電層
３１０ｃ 導電層
３１０ｄ 導電層
３１０ｅ 導電層
３１０ｆ 導電層
３１０ｇ 導電層
３１１ 絶縁層
３１２ 絶縁層
３１３ 絶縁層
３１４ 絶縁層
３１５ 導電層
３１６ａ 導電層
３１６ｂ 導電層
３１６ｃ 導電層
３１８ 配向膜
３２０ 液晶層
３２２ 液晶素子
３４２ 基板
３４４ 遮光層
３４６ 有色層
３４８ 絶縁層
３５０ 導電層
３５２ 配向膜
３６０ 静電破壊誘発領域
３６２ ガードリング
３６２ａ 静電破壊誘発領域
３７０ 絶縁層
３７２ａ 開口部
３７２ｂ 開口部
３７４ａ 開口部
３７４ｂ 開口部
３７４ｃ 開口部
３７４ｄ 開口部
３７４ｅ 開口部
３８０ 領域
３８２ 領域
３９０ 酸化物積層
３９０ａ 酸化物半導体層
３９０ｂ 酸化物層
３９２ ｎ型領域
４０２ 基板
４０４ 導電層
４０５ 絶縁層
４０６ 絶縁層
４１０ 導電層
４１２ 絶縁層
４１４ 絶縁層
４１６ 導電層
４７４ａ 開口部
４７４ｂ 開口部
５０２ 基板
５０４ａ 導電層
５０４ｂ 測定パッド
５０６ 層間膜
５１０ａ 導電層
５１０ｂ 測定パッド
５１２ 絶縁層
５１４ 絶縁層
５２０ 開口部
５２２ 開口部
５５１ 実線
５５２ 破線
３６０１ 放射線画像検出装置
３６０３ 台
３６０５ 放射線源
３６０７ 放射線
３６０９ 被写体
３６１１ 画素
３６１３ センサアレイ
３６１５ ゲート線駆動回路
３６１７ 信号検出回路
３６１９ Ａ／Ｄ変換回路
３６２１ 放射線検出素子
３６２３ 容量素子
３６２５ トランジスタ
３６３１ 出力装置
３６３３ 電源装置
３６４１ 基板
３６４３ 導電膜
３６４５ 変換層
３６４７ 導電膜
３６５１ 導電膜
３６５２ 絶縁膜
３６５３ 変換層
３６５４ 絶縁膜
３６５５ 導電膜
３６５７ 蛍光体層
４５００ タッチセンサ
４５１０ 導電層
４５１０ａ 導電層
４５１０ｂ 導電層
４５１０ｃ 導電層
４５２０ 導電層
４５４０ 容量
４７１０ 電極
４８１０ 絶縁層
４８２０ 絶縁層
４９１０ 基板
４９２０ 基板
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示モジュール
５０２７ ユニットバス
５０２８ 表示モジュール
５０２９ 車体
５０３０ 天井
５０３１ 表示モジュール
５０３２ ヒンジ部
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (1)

1. 画素部と、駆動回路部と、を有し、
   前記画素部は、画素電極と、前記画素電極と電気的に接続されたトランジスタと、を有し、
   前記トランジスタは、ゲート絶縁層として機能する領域を有する第１の絶縁層と、前記第１の絶縁層上の第１の酸化物半導体層と、を有し、
   前記駆動回路部は、第１の領域と、第２の領域と、を有し、
   前記第１の領域は、第１の配線と、第２の配線と、前記第１の配線と前記第２の配線との間に前記第１の絶縁層と、を有し、
   前記第２の領域は、第３の配線と、第４の配線と、前記第３の配線と前記第４の配線との間に前記第１の絶縁層及び第２の酸化物半導体層と、を有し、
   前記第１の配線及び前記第３の配線は、前記トランジスタのゲート電極と同一の層で設けられ、
   前記第２の配線及び前記第４の配線は、前記トランジスタのソース電極及びドレイン電極と同一の層で設けられ、
   前記第２の酸化物半導体層は、前記第１の酸化物半導体層と同一の層から設けられることを特徴とする表示装置。
   

Images