JPH083592B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH083592B2 JPH083592B2 JP22116290A JP22116290A JPH083592B2 JP H083592 B2 JPH083592 B2 JP H083592B2 JP 22116290 A JP22116290 A JP 22116290A JP 22116290 A JP22116290 A JP 22116290A JP H083592 B2 JPH083592 B2 JP H083592B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- liquid crystal
- insulating layer
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000000605 extraction Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は液晶表示装置、とりわけ薄膜トランジスタを
スイッチング素子として用いたアクティブマトリクス型
液晶パネルによる液晶表示装置に関するものである。
スイッチング素子として用いたアクティブマトリクス型
液晶パネルによる液晶表示装置に関するものである。
（従来の技術） 近年、微細加工技術、液晶材料、および実装技術の進
歩により、１〜５インチ程度のサイズで良好なテレビ画
像が得られる液晶表示装置が商用ベースで生産されるよ
うになってきた。
歩により、１〜５インチ程度のサイズで良好なテレビ画
像が得られる液晶表示装置が商用ベースで生産されるよ
うになってきた。
このような液晶表示装置は、スイッチング素子を備え
た画像表示部に走査信号とデータ信号を供給するため、
外部から駆動用ICを接続する必要があるが、その接続方
法は次の２つが主流である。１つは液晶表示装置を構成
する一方の基板上に形成された走査信号線の端子群およ
びデータ信号線の端子群、たとえばポリイミド樹脂薄膜
ベースに銅薄膜線を多数形成した接続フィルムを圧接し
て外部の駆動用ICからの信号を供給するいわゆるフィル
ムのキャリア方式であり、もう１つは液晶表示装置を構
成する一方の基板上の画像表示部周辺に形成した実装端
子に直接駆動用ICを実装するCOG（キップ・オン・グラ
ス）方式である。
た画像表示部に走査信号とデータ信号を供給するため、
外部から駆動用ICを接続する必要があるが、その接続方
法は次の２つが主流である。１つは液晶表示装置を構成
する一方の基板上に形成された走査信号線の端子群およ
びデータ信号線の端子群、たとえばポリイミド樹脂薄膜
ベースに銅薄膜線を多数形成した接続フィルムを圧接し
て外部の駆動用ICからの信号を供給するいわゆるフィル
ムのキャリア方式であり、もう１つは液晶表示装置を構
成する一方の基板上の画像表示部周辺に形成した実装端
子に直接駆動用ICを実装するCOG（キップ・オン・グラ
ス）方式である。
現在販売されている液晶テレビのほとんどは前者のフ
ィルムキャリア方式を採用したものであるが、ビデオカ
メラのビューファインダーなどに使われる１インチ程度
の液晶パネルでは、省スペースのために後者のCOG方式
が採用されることが増えてきている。
ィルムキャリア方式を採用したものであるが、ビデオカ
メラのビューファインダーなどに使われる１インチ程度
の液晶パネルでは、省スペースのために後者のCOG方式
が採用されることが増えてきている。
第３図はCOG方式を採用したアクティブ型液晶表示装
置の等価回路で、絶縁性基板１上に走査線群２と信号線
群３との交差点毎に絶縁ゲート型トランジスタ４のスイ
ッチ素子と液晶セル５が配置される。６は前述した全て
の液晶セル５に共通した透明導電層よりなる対向電極で
ある。また、７は走査線群２の実装用入力パッド14にCO
G接続される走査線駆動用ドライバ17および信号線群３
の実装用入力パッド10にCOG接続される信号線駆動用ド
ライバ13に駆動用電源および信号を供給するために絶縁
性基板１上に形成された配線であり、９はドライバ駆動
用信号供給配線７に外部からの信号を供給するための供
給側取り出し配線であり、11および15はそれぞれ走査線
駆動用ドライバ17,信号線駆動用ドライバ13にドライバ
駆動用信号供給配線からの信号を供給するための出力側
取り出し配線である。ここで12および16は、前記ドライ
バ13と17を出力側取り出し配線11と15に実装接続するた
めの実装用出力パッドである。
置の等価回路で、絶縁性基板１上に走査線群２と信号線
群３との交差点毎に絶縁ゲート型トランジスタ４のスイ
ッチ素子と液晶セル５が配置される。６は前述した全て
の液晶セル５に共通した透明導電層よりなる対向電極で
ある。また、７は走査線群２の実装用入力パッド14にCO
G接続される走査線駆動用ドライバ17および信号線群３
の実装用入力パッド10にCOG接続される信号線駆動用ド
ライバ13に駆動用電源および信号を供給するために絶縁
性基板１上に形成された配線であり、９はドライバ駆動
用信号供給配線７に外部からの信号を供給するための供
給側取り出し配線であり、11および15はそれぞれ走査線
駆動用ドライバ17,信号線駆動用ドライバ13にドライバ
駆動用信号供給配線からの信号を供給するための出力側
取り出し配線である。ここで12および16は、前記ドライ
バ13と17を出力側取り出し配線11と15に実装接続するた
めの実装用出力パッドである。
第４図は第３図の単位絵素の平面配置図であり、Ａ−
Ａ′線上の断面図を第５図に示す。たとえば絶縁性基板
１上に走査線と絶縁ゲート型トランジスタのゲート配線
を兼ねる導電層18がたとえば1000ÅのCr薄膜にて選択的
に被着形成され、また、絶縁性基板１上に絵素電極20を
ITO薄膜で被着形成される。そしてこののち、能動素子
が形成されるわけで、たとえば4000Å,500Å,1000Åの
膜厚で第１のシリコン窒化層25（Si3N4）、不純物をほ
とんど含まない第１の非晶質シリコン層23aそして再び
第２のSi3N4層24を好ましくは連続的に被着後、最上段
のSi3N4層をゲート配線18上に選択的に残したのち、非
晶質シリコン層23aと、そののちに形成するAl配線19お
よび21と良好なオーミック接触を得るための不純物を含
む第２の非晶質シリコン層23bを500Å程度全面に被着
後、非晶質シリコン層23aと23bを選択的に残し、Si3N4
層25を露出させる。そして絵素電極20と接触をとるため
の開口部22を形成したのち、6000Å〜10000Å程度の膜
厚のAlを被着後、選択的に残すことにより、信号線と絶
縁ゲート型トランジスタのソース配線19およびドレイン
配線21を形成することにより、液晶表示装置用半導体装
置が完成する。このとき、ドライバ駆動用信号供給配線
７と、取り出し配線９も同時に形成するが、その要部拡
大図を第６図に示し、Ｂ−Ｂ′線上の断面図を第７図に
示す。ここで、取り出し配線９はゲート配線18と同じ導
電層にて形成され、絶縁層（Si3N4層）25を介して、ソ
ース配線19およびドレイン配線21と同じ導電層で配線７
が形成される。このとき、配線９と配線７との絶縁耐圧
を向上させる目的で第１のSi3N4層25に加え、非晶質シ
リコン層23a、第２のSi3N4層24や非晶質シリコン層23b
を配線９と配線７の交差部に形成することが一般的に行
われている。その例を第８図に示し、Ｃ−Ｃ′線上の断
面図を第９図に示す。当然多層膜25,23a,24,23bは第４
図に示す絶縁ゲート型トランジスタを構成する第１のSi
3N4層25,非晶質シリコン層23a,第２のSi3N4層24および
非晶質シリコン層23bの形成時に同時に形成される。
Ａ′線上の断面図を第５図に示す。たとえば絶縁性基板
１上に走査線と絶縁ゲート型トランジスタのゲート配線
を兼ねる導電層18がたとえば1000ÅのCr薄膜にて選択的
に被着形成され、また、絶縁性基板１上に絵素電極20を
ITO薄膜で被着形成される。そしてこののち、能動素子
が形成されるわけで、たとえば4000Å,500Å,1000Åの
膜厚で第１のシリコン窒化層25（Si3N4）、不純物をほ
とんど含まない第１の非晶質シリコン層23aそして再び
第２のSi3N4層24を好ましくは連続的に被着後、最上段
のSi3N4層をゲート配線18上に選択的に残したのち、非
晶質シリコン層23aと、そののちに形成するAl配線19お
よび21と良好なオーミック接触を得るための不純物を含
む第２の非晶質シリコン層23bを500Å程度全面に被着
後、非晶質シリコン層23aと23bを選択的に残し、Si3N4
層25を露出させる。そして絵素電極20と接触をとるため
の開口部22を形成したのち、6000Å〜10000Å程度の膜
厚のAlを被着後、選択的に残すことにより、信号線と絶
縁ゲート型トランジスタのソース配線19およびドレイン
配線21を形成することにより、液晶表示装置用半導体装
置が完成する。このとき、ドライバ駆動用信号供給配線
７と、取り出し配線９も同時に形成するが、その要部拡
大図を第６図に示し、Ｂ−Ｂ′線上の断面図を第７図に
示す。ここで、取り出し配線９はゲート配線18と同じ導
電層にて形成され、絶縁層（Si3N4層）25を介して、ソ
ース配線19およびドレイン配線21と同じ導電層で配線７
が形成される。このとき、配線９と配線７との絶縁耐圧
を向上させる目的で第１のSi3N4層25に加え、非晶質シ
リコン層23a、第２のSi3N4層24や非晶質シリコン層23b
を配線９と配線７の交差部に形成することが一般的に行
われている。その例を第８図に示し、Ｃ−Ｃ′線上の断
面図を第９図に示す。当然多層膜25,23a,24,23bは第４
図に示す絶縁ゲート型トランジスタを構成する第１のSi
3N4層25,非晶質シリコン層23a,第２のSi3N4層24および
非晶質シリコン層23bの形成時に同時に形成される。
（発明が解決しようとする課題） しかしながら、上記のような構成では、たとえば第６
図に示すような構成では、第８図に示すような構成に比
べ、配線７と配線９との間の絶縁多層膜25,23a,24,23b
の膜厚がたとえば2000Å少なくなることにより静電耐圧
が減少し、そのために配線７と配線９との間の絶縁破壊
による短絡が増加するという問題があった。また、配線
７と配線９との間の絶縁耐圧を向上させる第８図のよう
な構成では、配線７と配線９との間の絶縁層の膜厚が増
加することにより、確かに静電耐圧については向上する
ものの、非晶質シリコン層23bの上層に導電性金属、た
とえばAlを被着形成後、特性安定化のための高温アニー
ル（約200℃〜250℃）が必要であり、このとき、非晶質
シリコン層23bと第２のSi3N4層24との間に熱的な応力の
差が生じ、そのために第２のSi3N4層24と非晶質シリコ
ン層23bとの間の物理的密着力が非常に弱くなり、最悪
の場合は配線７が非晶質シリコン層23bと共に、第２のS
i2N4層24のパタンがはがれてしまい、断線に到るという
欠点を有していた。
図に示すような構成では、第８図に示すような構成に比
べ、配線７と配線９との間の絶縁多層膜25,23a,24,23b
の膜厚がたとえば2000Å少なくなることにより静電耐圧
が減少し、そのために配線７と配線９との間の絶縁破壊
による短絡が増加するという問題があった。また、配線
７と配線９との間の絶縁耐圧を向上させる第８図のよう
な構成では、配線７と配線９との間の絶縁層の膜厚が増
加することにより、確かに静電耐圧については向上する
ものの、非晶質シリコン層23bの上層に導電性金属、た
とえばAlを被着形成後、特性安定化のための高温アニー
ル（約200℃〜250℃）が必要であり、このとき、非晶質
シリコン層23bと第２のSi3N4層24との間に熱的な応力の
差が生じ、そのために第２のSi3N4層24と非晶質シリコ
ン層23bとの間の物理的密着力が非常に弱くなり、最悪
の場合は配線７が非晶質シリコン層23bと共に、第２のS
i2N4層24のパタンがはがれてしまい、断線に到るという
欠点を有していた。
本発明の目的は従来の欠点を解消し、絶縁耐圧にすぐ
れ、かつ、はがれによる断線も生じ難い構造を有するド
ライバ駆動用信号供給配線を備えた液晶表示装置を提供
することである。
れ、かつ、はがれによる断線も生じ難い構造を有するド
ライバ駆動用信号供給配線を備えた液晶表示装置を提供
することである。
（課題を解決するための手段） 本発明の液晶表示装置は、絶縁耐圧にすぐれ、かつ、
物理的密着力の弱さによるはがれを原因とする断線も生
じ難い構造を有するドライバ駆動用信号供給配線を提供
するために、ドライバ駆動用信号供給配線と、その取り
出し配線の交差部の多層絶縁層を第１の絶縁層、第１の
半導体層、第２の絶縁層および第２の半導体層で構成
し、かつ第２の半導体層を第２の絶縁層の形状の外周を
覆う帯状の形状に形成するものである。
物理的密着力の弱さによるはがれを原因とする断線も生
じ難い構造を有するドライバ駆動用信号供給配線を提供
するために、ドライバ駆動用信号供給配線と、その取り
出し配線の交差部の多層絶縁層を第１の絶縁層、第１の
半導体層、第２の絶縁層および第２の半導体層で構成
し、かつ第２の半導体層を第２の絶縁層の形状の外周を
覆う帯状の形状に形成するものである。
（作 用） 本発明は上記した構成により、絶縁多層膜を第１の絶
縁層だけで構成した場合に比べ、絶縁層の膜厚が増える
ことにより約50V以上の絶縁耐圧の向上をはかることが
でき、かつ、第２の半導体層を第２の絶縁層のパターン
の外周を覆う帯状の形状に形成することにより、第２の
絶縁層と第２の半導体層との間に熱応力の差により生じ
る密着力の弱い部分の、この上層ドライバ駆動用信号供
給配線への影響を最小にすることができ、ひいてはドラ
イバ駆動用信号供給配線のはがれによる断線を防止する
ことができるものである。
縁層だけで構成した場合に比べ、絶縁層の膜厚が増える
ことにより約50V以上の絶縁耐圧の向上をはかることが
でき、かつ、第２の半導体層を第２の絶縁層のパターン
の外周を覆う帯状の形状に形成することにより、第２の
絶縁層と第２の半導体層との間に熱応力の差により生じ
る密着力の弱い部分の、この上層ドライバ駆動用信号供
給配線への影響を最小にすることができ、ひいてはドラ
イバ駆動用信号供給配線のはがれによる断線を防止する
ことができるものである。
（実施例） 第１図は本発明の一実施例による液晶表示装置の要部
拡大図であり、同じく第１図のＤ−Ｄ′線上の断面図を
第２図に示す。第３図ないし第９図に示したものと同一
部分については同じ符号を付し、その説明を省略する。
拡大図であり、同じく第１図のＤ−Ｄ′線上の断面図を
第２図に示す。第３図ないし第９図に示したものと同一
部分については同じ符号を付し、その説明を省略する。
まず第２図に示すように絶縁性基板１上にドライバ駆
動用信号供給配線７の供給側取り出し配線９を第５図の
絶縁ゲート型トランジスタのゲート配線18と同一導電性
薄膜にて同時に被着形成する。そののち、第１のシリコ
ン窒化層25、第１の非晶質シリコン層23a、第２のシリ
コン窒化層24を連続被着後、ドライバ駆動用信号供給配
線７と、供給側取り出し配線９の交差部を覆う形状に蝕
刻を行う。そして、第２の非晶質シリコン層23bを被着
後、非晶質シリコン層23a,23bとを同時に、かつ、第２
のシリコン窒化層24の形状の端面を覆う帯状の形状にあ
る幅をもって蝕刻する。そののち、ドライバ駆動用信号
供給配線７を第５図の絶縁ゲート型トランジスタのソー
ス配線19と同時に被着形成する。以上の被着形成は第５
図の絶縁ゲート型トランジスタの各層の被着形成と全く
同一層の同一工程で形成される。
動用信号供給配線７の供給側取り出し配線９を第５図の
絶縁ゲート型トランジスタのゲート配線18と同一導電性
薄膜にて同時に被着形成する。そののち、第１のシリコ
ン窒化層25、第１の非晶質シリコン層23a、第２のシリ
コン窒化層24を連続被着後、ドライバ駆動用信号供給配
線７と、供給側取り出し配線９の交差部を覆う形状に蝕
刻を行う。そして、第２の非晶質シリコン層23bを被着
後、非晶質シリコン層23a,23bとを同時に、かつ、第２
のシリコン窒化層24の形状の端面を覆う帯状の形状にあ
る幅をもって蝕刻する。そののち、ドライバ駆動用信号
供給配線７を第５図の絶縁ゲート型トランジスタのソー
ス配線19と同時に被着形成する。以上の被着形成は第５
図の絶縁ゲート型トランジスタの各層の被着形成と全く
同一層の同一工程で形成される。
以上のように本実施例により形成した液晶表示装置に
おいて、ドライバ駆動用信号供給配線７と供給側取り出
し配線９との交差部の絶縁耐圧は、第８図に示す構成に
比較してもほとんど変わらぬ程度を確保でき、かつ、非
晶質シリコン層23bを帯状に形成することにより、熱応
力の差の大きいシリコン窒化層24と非晶質シリコン層23
bとの接触面積を最小にできる。この構成により、その
上層にドライバ駆動用信号供給配線７を被着形成して
も、密着力の弱いシリコン窒化層24と非晶質シリコン層
23bの影響を最小にでき、かつ配線７を密着力の強いシ
リコン窒化層24の露出部の面積を最大にできることによ
り、配線７の非晶質シリコン層23bを伴ったはがれを防
止することができる。
おいて、ドライバ駆動用信号供給配線７と供給側取り出
し配線９との交差部の絶縁耐圧は、第８図に示す構成に
比較してもほとんど変わらぬ程度を確保でき、かつ、非
晶質シリコン層23bを帯状に形成することにより、熱応
力の差の大きいシリコン窒化層24と非晶質シリコン層23
bとの接触面積を最小にできる。この構成により、その
上層にドライバ駆動用信号供給配線７を被着形成して
も、密着力の弱いシリコン窒化層24と非晶質シリコン層
23bの影響を最小にでき、かつ配線７を密着力の強いシ
リコン窒化層24の露出部の面積を最大にできることによ
り、配線７の非晶質シリコン層23bを伴ったはがれを防
止することができる。
（発明の効果） 本発明によれば、ドライバ駆動用信号供給配線とその
取り出し配線との交差部の絶縁層と第１の絶縁層、第１
の半導体層、第２絶縁層、第２の半導体層の多層で構成
することにより、信号供給配線をその取り出し配線の交
差部の絶縁耐圧を向上させ、信号供給配線間の絶縁破壊
による短絡不良を低減させることができる。かつ、第２
の半導体層の形状を第２の絶縁層のパターンの外周を覆
う帯状の形状に形成することにより、第２の半導体層の
上層に形成されたドライバ駆動用信号供給配線のはがれ
による断線を防止することができ、その実用的効果は大
なるものがある。
取り出し配線との交差部の絶縁層と第１の絶縁層、第１
の半導体層、第２絶縁層、第２の半導体層の多層で構成
することにより、信号供給配線をその取り出し配線の交
差部の絶縁耐圧を向上させ、信号供給配線間の絶縁破壊
による短絡不良を低減させることができる。かつ、第２
の半導体層の形状を第２の絶縁層のパターンの外周を覆
う帯状の形状に形成することにより、第２の半導体層の
上層に形成されたドライバ駆動用信号供給配線のはがれ
による断線を防止することができ、その実用的効果は大
なるものがある。
第１図は本発明の一実施例による液晶表示装置の要部拡
大図、第２図は同装置の要部断面図、第３図は一般的CO
G用液晶表示装置の等価回路図、第４図は液晶表示装置
の単位絵素の平面配置図、第５図は第４図の要部断面
図、第６図および第８図は液晶表示装置の従来例の要部
拡大図、第７図および第９図はそれぞれ第６図及び第８
図の要部断面図である。 １……絶縁性基板、２……走査線群、３……信号線群、
４……絶縁ゲート型トランジスタ、５……液晶セル、６
……対向電極、７……ドライバ駆動用信号供給配線、８
……外部信号供給用実装パッド、９……信号供給側取り
出し配線、10……信号線駆動用ドライバ実装用入力パッ
ド、11……信号出力側取り出し配線、12……信号線駆動
用ドライバ実装用出力パッド、13……信号線駆動用ドラ
イバ、14……走査線駆動用ドライバ実装用入力パッド、
15……信号出力側取り出し配線、16……走査線駆動用ド
ライバ実装用出力パッド、17……走査線駆動用ドライ
バ、18……導電層、19……ソース配線、20……絵素電
極、21……ドレイン配線、22,26,27……開口部、23……
非晶質シリコン層、24,25……シリコン窒化層。
大図、第２図は同装置の要部断面図、第３図は一般的CO
G用液晶表示装置の等価回路図、第４図は液晶表示装置
の単位絵素の平面配置図、第５図は第４図の要部断面
図、第６図および第８図は液晶表示装置の従来例の要部
拡大図、第７図および第９図はそれぞれ第６図及び第８
図の要部断面図である。 １……絶縁性基板、２……走査線群、３……信号線群、
４……絶縁ゲート型トランジスタ、５……液晶セル、６
……対向電極、７……ドライバ駆動用信号供給配線、８
……外部信号供給用実装パッド、９……信号供給側取り
出し配線、10……信号線駆動用ドライバ実装用入力パッ
ド、11……信号出力側取り出し配線、12……信号線駆動
用ドライバ実装用出力パッド、13……信号線駆動用ドラ
イバ、14……走査線駆動用ドライバ実装用入力パッド、
15……信号出力側取り出し配線、16……走査線駆動用ド
ライバ実装用出力パッド、17……走査線駆動用ドライ
バ、18……導電層、19……ソース配線、20……絵素電
極、21……ドレイン配線、22,26,27……開口部、23……
非晶質シリコン層、24,25……シリコン窒化層。
Claims (1)
- 【請求項１】一対の基板上に液晶が封入され、前記基板
の一方の基板上にマトリクス状に配列された画素電極
と、前記画素電極に近接して接続されてなる薄膜トラン
ジスタと、前記薄膜トランジスタのソース電極に接続さ
れてなる信号配線と、前記薄膜トランジスタのゲート電
極に接続されてなる走査配線を有してなる液晶表示装置
において、前記基板上の前記信号配線および、前記走査
配線に信号を供給すべく、前記基板上に形成、あるいは
実装接続された駆動用ドライバに入力信号を供給してな
る第１のドライバ駆動用入力配線を形成し、それと交差
するように形成された第２の配線との交差部の絶縁を保
つための絶縁層が第１の絶縁層、第１の半導体層、第２
の絶縁層および第２の半導体層の多層膜で構成され、前
記第２の半導体層を、前記第２の絶縁層のパターンの外
周部に覆う帯状に形成することを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22116290A JPH083592B2 (ja) | 1990-08-24 | 1990-08-24 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22116290A JPH083592B2 (ja) | 1990-08-24 | 1990-08-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04104226A JPH04104226A (ja) | 1992-04-06 |
| JPH083592B2 true JPH083592B2 (ja) | 1996-01-17 |
Family
ID=16762448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22116290A Expired - Fee Related JPH083592B2 (ja) | 1990-08-24 | 1990-08-24 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083592B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI611566B (zh) * | 2013-02-25 | 2018-01-11 | 半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
| CN105226071B (zh) * | 2015-10-30 | 2018-06-05 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| KR20210118309A (ko) | 2020-03-20 | 2021-09-30 | 삼성디스플레이 주식회사 | 표시 장치 |
-
1990
- 1990-08-24 JP JP22116290A patent/JPH083592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04104226A (ja) | 1992-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7477351B2 (en) | Liquid crystal display | |
| US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JP2000171818A (ja) | 液晶表示装置 | |
| US7403256B2 (en) | Flat panel display and drive chip thereof | |
| JP2001094112A (ja) | 半導体装置およびその作製方法 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| CN100438075C (zh) | 薄膜晶体管阵列面板 | |
| KR100308367B1 (ko) | 액티브매트릭스기판 | |
| JP3413230B2 (ja) | 液晶表示装置 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JPH083592B2 (ja) | 液晶表示装置 | |
| JP3484307B2 (ja) | 液晶表示装置 | |
| JPH10282522A (ja) | 表示装置 | |
| US20060046374A1 (en) | Conducting line terminal structure for display device | |
| US6404477B1 (en) | Liquid crystal display apparatus | |
| JP2618034B2 (ja) | マトリクス基板及びその製造方法 | |
| JPH01109327A (ja) | 表示装置 | |
| JP3077439B2 (ja) | マトリクス基板及びその製造方法 | |
| JPH10253991A (ja) | 液晶表示装置 | |
| JP2543150B2 (ja) | 配線パタ―ン | |
| JP2678024B2 (ja) | 画像表示装置半導体装置及びその製造方法 | |
| JPH11190857A (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| JPH0810303B2 (ja) | 液晶表示装置 | |
| JP3044771B2 (ja) | マトリクス基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |