JP2678024B2 - 画像表示装置半導体装置及びその製造方法 - Google Patents
画像表示装置半導体装置及びその製造方法Info
- Publication number
- JP2678024B2 JP2678024B2 JP20516088A JP20516088A JP2678024B2 JP 2678024 B2 JP2678024 B2 JP 2678024B2 JP 20516088 A JP20516088 A JP 20516088A JP 20516088 A JP20516088 A JP 20516088A JP 2678024 B2 JP2678024 B2 JP 2678024B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- metal layer
- silicon layer
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 20
- 239000011521 glass Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 7
- 210000002858 crystal cell Anatomy 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は画像表示装置、とりわけ液晶を表示材料とす
るアクティブ型の画像表示装置の構成および製造方法に
関するものである。
るアクティブ型の画像表示装置の構成および製造方法に
関するものである。
従来の技術 近年、微細加工技術，高密度実装技術および液晶材料
等の進歩により２〜６インチと小型ではあるが液晶パネ
ルを用いてテレビ画像が商用ベースで提供されるように
なってきた。一方のガラス基板上にRGBの着色層を形成
しておくことにより表示画像のカラー化も容易に達成さ
れ、また絵素毎にスイッチング素子を内蔵させた言わゆ
るアクティブ型の液晶パネルではクロストークも少な
く、かつ高いコントラスト比も保証される。
等の進歩により２〜６インチと小型ではあるが液晶パネ
ルを用いてテレビ画像が商用ベースで提供されるように
なってきた。一方のガラス基板上にRGBの着色層を形成
しておくことにより表示画像のカラー化も容易に達成さ
れ、また絵素毎にスイッチング素子を内蔵させた言わゆ
るアクティブ型の液晶パネルではクロストークも少な
く、かつ高いコントラスト比も保証される。
このような液晶パネルは走査線としては120〜240本、
信号線としては240〜720本程度のマトリクス編成が一般
的で、第５図に示すように液晶パネル１を構成する一方
の基板２上に形成された走査線および信号線の電極端子
群（図示せず）に例えばポリイミド系樹脂薄膜をベース
とし、金メッキされた銅箔の接続端子（図示せず）を多
数形成された接続フィルム５を圧接しながら接着しなが
ら固定したり、あるいは駆動用の電気信号を供給する半
導体集積回路チップ６を直付けしたりして液晶パネル１
の中央部の画像表示部に電気信号を供給する手段が実装
として付与される。実装に必要な電極端子群と画像表示
部の走査線や信号線とを接続する配線材3,4は同じ材質
である必要はなく実装方式によって適宜選定されるが一
般的な単純マトリクス型の液晶パネルでは透明導電性の
ITO（Indium−Tin−Oxide）が用いられて同一である。
信号線としては240〜720本程度のマトリクス編成が一般
的で、第５図に示すように液晶パネル１を構成する一方
の基板２上に形成された走査線および信号線の電極端子
群（図示せず）に例えばポリイミド系樹脂薄膜をベース
とし、金メッキされた銅箔の接続端子（図示せず）を多
数形成された接続フィルム５を圧接しながら接着しなが
ら固定したり、あるいは駆動用の電気信号を供給する半
導体集積回路チップ６を直付けしたりして液晶パネル１
の中央部の画像表示部に電気信号を供給する手段が実装
として付与される。実装に必要な電極端子群と画像表示
部の走査線や信号線とを接続する配線材3,4は同じ材質
である必要はなく実装方式によって適宜選定されるが一
般的な単純マトリクス型の液晶パネルでは透明導電性の
ITO（Indium−Tin−Oxide）が用いられて同一である。
なお７は全ての絵素電極に共通な透明導電性の共通電
極を有するもう一方のガラス板で、２枚のガラス板は10
μｍ前後の間隙を保持するようにスペーサ，封口剤，シ
ール材を用いて組立られ、内部に液晶材が充填されてい
る。カラー化のためにはガラス板７の閉空間側に染料ま
たは顔料を含む有機薄膜よりなる着色層を形成しておけ
ばよく、このようなガラス基板を別名カラーフィルタと
呼んでいる。そして例えばTN型の液晶を用いる場合には
ガラス板７上面上とガラス板２下面上に偏向板が貼付さ
れ、液晶パネル１は電気光学素子として機能する。
極を有するもう一方のガラス板で、２枚のガラス板は10
μｍ前後の間隙を保持するようにスペーサ，封口剤，シ
ール材を用いて組立られ、内部に液晶材が充填されてい
る。カラー化のためにはガラス板７の閉空間側に染料ま
たは顔料を含む有機薄膜よりなる着色層を形成しておけ
ばよく、このようなガラス基板を別名カラーフィルタと
呼んでいる。そして例えばTN型の液晶を用いる場合には
ガラス板７上面上とガラス板２下面上に偏向板が貼付さ
れ、液晶パネル１は電気光学素子として機能する。
第６図はアクティブ型の液晶パネルの等価回路で、走
査線３と信号線４との交差点毎にスイッチング素子とし
て例えば絶縁ゲート型トランジスタ８と液晶セル９とが
配置される。実線に描かれた素子類は一方のマトリクス
基板２上に、そして破線で描かれた素子類がもう一方の
基板７上に形成されている。蓄積容量10は必ずしも必須
の構成要素とは言えないが、ゲート・ソース間等の寄生
容量によってもたらされる映像信号の利用効果の低下や
画像むら、あるいは絶縁ゲート型トランジスタ８と液晶
セル９の保持状態のリーク電流に伴なう画像のちらつき
（フリッカ）や画面上下の輝度むら（輝度傾斜）等の抑
圧には効果的存在で、開口率を低下させたり点欠陥を増
やす恐れはあっても適宜採用される。11は前述したよう
に全ての液晶セル９に共通する透明導電層よりなる対抗
電極で、12は蓄積容量10の共通線であり、一般的には11
と12は接続して同電位で駆動される。
査線３と信号線４との交差点毎にスイッチング素子とし
て例えば絶縁ゲート型トランジスタ８と液晶セル９とが
配置される。実線に描かれた素子類は一方のマトリクス
基板２上に、そして破線で描かれた素子類がもう一方の
基板７上に形成されている。蓄積容量10は必ずしも必須
の構成要素とは言えないが、ゲート・ソース間等の寄生
容量によってもたらされる映像信号の利用効果の低下や
画像むら、あるいは絶縁ゲート型トランジスタ８と液晶
セル９の保持状態のリーク電流に伴なう画像のちらつき
（フリッカ）や画面上下の輝度むら（輝度傾斜）等の抑
圧には効果的存在で、開口率を低下させたり点欠陥を増
やす恐れはあっても適宜採用される。11は前述したよう
に全ての液晶セル９に共通する透明導電層よりなる対抗
電極で、12は蓄積容量10の共通線であり、一般的には11
と12は接続して同電位で駆動される。
絶縁ゲート型トランジスタ８と蓄積容量９、そして電
極線，端子等の構成および製造方法にはかなりの自由度
があり標準として確率したとは到底言えない現状ではあ
るが、ここではコストダウンと歩留り向上を目的として
最も簡単で合理化された２枚マスクの編成を文献（M.Bo
nnel et.al.,Proc.Japan Display'86 pp332〜334）より
従来例として引用する。
極線，端子等の構成および製造方法にはかなりの自由度
があり標準として確率したとは到底言えない現状ではあ
るが、ここではコストダウンと歩留り向上を目的として
最も簡単で合理化された２枚マスクの編成を文献（M.Bo
nnel et.al.,Proc.Japan Display'86 pp332〜334）より
従来例として引用する。
第７図は単位絵素の平面配置図であり、Ａ−Ａ′線上
の製造工程中の要部断面図第８図（ａ）〜（ｄ）に示
す。まず第８図（ａ）に示すように絶縁性透光基板、例
えば厚さ1mm程度のガラス板２上に1000Å程度の膜厚の
透明導電性のITO膜13をスパッタ等で被着し、ついで不
純物として燐を含む第１の非晶質シリコン層14を500Å
程度の膜厚でプラズマCVDで被着する。つぎに第８図
（ｂ）に示すようにこれらの積層を一対のパターン（４
と16,15と17）で選択的に残して４と16,15と17とする。
そして第８図（ｃ）に示すように300Å程度の膜厚の不
純物をほとんど含まない第２の非晶質シリコン層18と30
00Å程度の膜厚の窒化シリコン（Si3N4）層19を同じく
プラズマCVDで被着した後、例えばAl等の金属20を1000
Å以上の膜厚で被着する。最後は第８図（ｄ）に示すよ
うに金属層20を選択的に残してゲート３とし、ゲート３
をマスクとして基板２上の不要なSi3N4層と第2,第１の
非晶質シリコン層を除去して露出した透明導電性の一対
のITO膜の一方15をドレイン（絵素電極）とするもので
ある。もう一方のITO膜４は信号線となっている。
の製造工程中の要部断面図第８図（ａ）〜（ｄ）に示
す。まず第８図（ａ）に示すように絶縁性透光基板、例
えば厚さ1mm程度のガラス板２上に1000Å程度の膜厚の
透明導電性のITO膜13をスパッタ等で被着し、ついで不
純物として燐を含む第１の非晶質シリコン層14を500Å
程度の膜厚でプラズマCVDで被着する。つぎに第８図
（ｂ）に示すようにこれらの積層を一対のパターン（４
と16,15と17）で選択的に残して４と16,15と17とする。
そして第８図（ｃ）に示すように300Å程度の膜厚の不
純物をほとんど含まない第２の非晶質シリコン層18と30
00Å程度の膜厚の窒化シリコン（Si3N4）層19を同じく
プラズマCVDで被着した後、例えばAl等の金属20を1000
Å以上の膜厚で被着する。最後は第８図（ｄ）に示すよ
うに金属層20を選択的に残してゲート３とし、ゲート３
をマスクとして基板２上の不要なSi3N4層と第2,第１の
非晶質シリコン層を除去して露出した透明導電性の一対
のITO膜の一方15をドレイン（絵素電極）とするもので
ある。もう一方のITO膜４は信号線となっている。
発明が解決しようとする課題 以上述べた引例は強度に合理化されたものであるため
電気的特性と歩留に関して以下に述べるような問題点を
有している。
電気的特性と歩留に関して以下に述べるような問題点を
有している。
まず信号線がITO膜で形成されるために抵抗値が金属
薄膜と比べると10倍以上高く、大面積化，高密度化に対
応しにくく、忠実度の高い画像を得るには無理がある。
薄膜と比べると10倍以上高く、大面積化，高密度化に対
応しにくく、忠実度の高い画像を得るには無理がある。
つぎに第８図（ｄ）に示すようにゲート３とソース４
・ドレイン15とがゲート絶縁膜19′と面一であるため沿
面リークが大きく、液晶セル９に貯えられた電荷が失わ
れ易い、すなわち中間調の保持で難点がある。
・ドレイン15とがゲート絶縁膜19′と面一であるため沿
面リークが大きく、液晶セル９に貯えられた電荷が失わ
れ易い、すなわち中間調の保持で難点がある。
そしてITO膜4,15からの含有酸素が不純物を含む非晶
質シリコン層16′と17′との境界面でバリア層を形成
し、絶縁ゲート型トランジスタのON電流のばらつきがひ
どく画像むらを生じ同じく中間調の保持で難点があり、
加えて不純物を含む非晶質シリコン層とITO膜との密着
力も弱く、断線や短絡の原因となることが多いことが分
った。
質シリコン層16′と17′との境界面でバリア層を形成
し、絶縁ゲート型トランジスタのON電流のばらつきがひ
どく画像むらを生じ同じく中間調の保持で難点があり、
加えて不純物を含む非晶質シリコン層とITO膜との密着
力も弱く、断線や短絡の原因となることが多いことが分
った。
課題を解決するための手段 本発明においては信号線の抵抗値の低下、信号線と絶
縁ゲート型トランジスタとの間のオーミック接触および
密着力確保に関しては、透明導電層と不純物を含む非晶
質シリコン層との間に金属薄膜を介在させて残すことに
よって達成し、ゲートとソース・ドレイン間の沿面リー
クに関しては、ゲート電極の形成と半導体層の形成とを
別工程で行なうことによって回避するものである。
縁ゲート型トランジスタとの間のオーミック接触および
密着力確保に関しては、透明導電層と不純物を含む非晶
質シリコン層との間に金属薄膜を介在させて残すことに
よって達成し、ゲートとソース・ドレイン間の沿面リー
クに関しては、ゲート電極の形成と半導体層の形成とを
別工程で行なうことによって回避するものである。
作 用 透明導電層上に金属薄膜が存在することにより、不純
物を含む非晶質シリコン層の被着条件によらず透明導電
層と不純物を含む非晶質シリコン層との直接反応が阻止
され、透明導電層−金属薄膜−不純物を含む非晶質シリ
コン層の間でオーミック性のみならず密着力までが保証
される。また透明導電層の抵抗値よりも低くなるような
金属薄膜の材質および膜厚を選定しておけば、信号線の
低抵抗化も容易に達成される。
物を含む非晶質シリコン層の被着条件によらず透明導電
層と不純物を含む非晶質シリコン層との直接反応が阻止
され、透明導電層−金属薄膜−不純物を含む非晶質シリ
コン層の間でオーミック性のみならず密着力までが保証
される。また透明導電層の抵抗値よりも低くなるような
金属薄膜の材質および膜厚を選定しておけば、信号線の
低抵抗化も容易に達成される。
また不要な半導体層の除去を絶縁層をマスクとして行
い、絶縁層上にゲート電極や走査線を配置することによ
って沿面リークの通路が絶縁層の厚み分（１μｍ以下）
からパターン合わせ精度（数μｍ）まで長くなり、沿面
リークが著しく減少する。
い、絶縁層上にゲート電極や走査線を配置することによ
って沿面リークの通路が絶縁層の厚み分（１μｍ以下）
からパターン合わせ精度（数μｍ）まで長くなり、沿面
リークが著しく減少する。
実施例 第１図は本発明による画像表示装置用半導体装置の第
１の実施例における単位絵素の平面配置図であり、第２
図はＡ−Ａ′線上の製造工程中の要部断面図を示す。ま
ず第２図（ａ）に示すようにガラス基板２上に膜厚500
〜1000ÅのITO膜13と膜厚500〜1000Åの第１の金属層、
例えばCrの薄膜層21とをスパッタ等で被着した後に、不
純物として燐を含む第１の非晶質シリコン層14を膜厚20
0〜500Åで被着する。つぎに第２図（ｂ）に示したよう
にソース・ドレインとなる一対のパターン4,22,16と15,
23,17とを選択的食刻によって残す。その後、第２図
（ｃ）に示したように半導体層となる不純物をほとんど
含まない第２の非晶質シリコン層18とゲート絶縁層とな
るSi3N4層19とをそれぞれ200〜300Å,2000〜5000Å程度
の膜厚で被着し、第２図（ｄ）に示したように絵素電極
となる領域と、図示はしないが画像表示部の信号線の端
子電極が設置される領域のみSi3N4層19、第１と第２の
非晶質シリコン層18,17およびCr層23を順次食刻して開
口部24を形成して絵素電極15を露出する。最後に残され
たSi3N4層19″上にゲートとともに走査線を兼ねる第２
の金属層パターン３を例えば2000〜3000Åの膜厚でAlを
被着形成することによって第２図（ｅ）で示されるマト
リクス基板２を完成する。
１の実施例における単位絵素の平面配置図であり、第２
図はＡ−Ａ′線上の製造工程中の要部断面図を示す。ま
ず第２図（ａ）に示すようにガラス基板２上に膜厚500
〜1000ÅのITO膜13と膜厚500〜1000Åの第１の金属層、
例えばCrの薄膜層21とをスパッタ等で被着した後に、不
純物として燐を含む第１の非晶質シリコン層14を膜厚20
0〜500Åで被着する。つぎに第２図（ｂ）に示したよう
にソース・ドレインとなる一対のパターン4,22,16と15,
23,17とを選択的食刻によって残す。その後、第２図
（ｃ）に示したように半導体層となる不純物をほとんど
含まない第２の非晶質シリコン層18とゲート絶縁層とな
るSi3N4層19とをそれぞれ200〜300Å,2000〜5000Å程度
の膜厚で被着し、第２図（ｄ）に示したように絵素電極
となる領域と、図示はしないが画像表示部の信号線の端
子電極が設置される領域のみSi3N4層19、第１と第２の
非晶質シリコン層18,17およびCr層23を順次食刻して開
口部24を形成して絵素電極15を露出する。最後に残され
たSi3N4層19″上にゲートとともに走査線を兼ねる第２
の金属層パターン３を例えば2000〜3000Åの膜厚でAlを
被着形成することによって第２図（ｅ）で示されるマト
リクス基板２を完成する。
第３図，第４図は本発明の第２の実施例を示し、第４
図（ｃ）までは第２図（ｃ）と全く同一の工程を経た
後、第４図（ｄ）（ｅ）に示したようにトランジスタを
構成する領域と信号線と走査線の交差点の近傍25とを除
いてSi3N4層19と第１と第２の非晶質シリコン層18,22,2
3を除去し、Cr層22,23とを大部分露出する。最後に残さ
れたSi3N4層19上にゲートとともに走査線を兼ねる３
と、信号線の抵抗を下げるCr層を残すためにCr層22′上
に並列パターン26とを例えば5000〜10000Åの膜厚でAl
を選択的に被着形成し、不要となったCr層を除去し、絵
素電極15を露出して本発明のマトリクス基板が完成す
る。
図（ｃ）までは第２図（ｃ）と全く同一の工程を経た
後、第４図（ｄ）（ｅ）に示したようにトランジスタを
構成する領域と信号線と走査線の交差点の近傍25とを除
いてSi3N4層19と第１と第２の非晶質シリコン層18,22,2
3を除去し、Cr層22,23とを大部分露出する。最後に残さ
れたSi3N4層19上にゲートとともに走査線を兼ねる３
と、信号線の抵抗を下げるCr層を残すためにCr層22′上
に並列パターン26とを例えば5000〜10000Åの膜厚でAl
を選択的に被着形成し、不要となったCr層を除去し、絵
素電極15を露出して本発明のマトリクス基板が完成す
る。
発明の効果 以上述べたごとく、本発明においては信号線は透明導
電層に金属薄膜が全線または大部分にわたって積層され
て構成されているので抵抗値を透明導電層単体に比べて
1/10以下にすることは極めて容易で、表示画面の大面積
化や高密度化への対応が苦にならず、チップ・オン・グ
ラス方式で半導体チップを実装した場合でも高速クロッ
ク信号線や電源線への流用も可能となる。
電層に金属薄膜が全線または大部分にわたって積層され
て構成されているので抵抗値を透明導電層単体に比べて
1/10以下にすることは極めて容易で、表示画面の大面積
化や高密度化への対応が苦にならず、チップ・オン・グ
ラス方式で半導体チップを実装した場合でも高速クロッ
ク信号線や電源線への流用も可能となる。
また不純物を含む非晶質シリコン層は必らず金属層を
介して透明導電層に接続されるので、絶縁ゲート型トラ
ンジスタのON電流のばらつきが少なくなり画像のむらが
目立たなくなると同時に中間調表示の階調を上げること
が可能となる。加えて製造工程中の加熱処理に対して不
純物を含む非晶質シリコン層が剥離することもなくなり
従来のように剥離した小片が原因となるような断線や短
絡は皆無となり、歩留りも著しく向上する。
介して透明導電層に接続されるので、絶縁ゲート型トラ
ンジスタのON電流のばらつきが少なくなり画像のむらが
目立たなくなると同時に中間調表示の階調を上げること
が可能となる。加えて製造工程中の加熱処理に対して不
純物を含む非晶質シリコン層が剥離することもなくなり
従来のように剥離した小片が原因となるような断線や短
絡は皆無となり、歩留りも著しく向上する。
そしてゲートおよび走査線は絶縁層を階段的に介在し
て信号線や絵素電極に接するので沿面リークがほとんど
なく、液晶セルに保持される電荷が失われにくくなって
中間調と保持が容易となると同時に駆動信号もリーク電
流に対応した量だけ低消費電力化できるなどの優れた効
果が得られる。
て信号線や絵素電極に接するので沿面リークがほとんど
なく、液晶セルに保持される電荷が失われにくくなって
中間調と保持が容易となると同時に駆動信号もリーク電
流に対応した量だけ低消費電力化できるなどの優れた効
果が得られる。
第１図，第３図は本発明による画像表示装置用半導体装
置の単位絵素の平面配置図、第２図，第４図は同装置の
製造工程中の要部断面図、第５図は液晶パネルへの実装
を示す斜視図、第６図はアクティブ型液晶パネルの等価
回路図、第７図，第８図は先行例によるマトリクス基板
の単位絵素の平面配置図と製造工程中の要部断面図を示
す。 １……液晶パネル、２……マトリクス基板、３……走査
線、４……信号線、８……絶縁ゲート型トランジスタ、
９……液晶セル、11……対抗電極、13……透明導電層、
14,16,17……不純物を含む非晶質シリコン層、18……不
純物を含まない非晶質シリコン層、19……（ゲート）絶
縁層、20……（ゲート）金属層、21,22,23……金属層、
24……開口部、25……島状領域、26……金属層。
置の単位絵素の平面配置図、第２図，第４図は同装置の
製造工程中の要部断面図、第５図は液晶パネルへの実装
を示す斜視図、第６図はアクティブ型液晶パネルの等価
回路図、第７図，第８図は先行例によるマトリクス基板
の単位絵素の平面配置図と製造工程中の要部断面図を示
す。 １……液晶パネル、２……マトリクス基板、３……走査
線、４……信号線、８……絶縁ゲート型トランジスタ、
９……液晶セル、11……対抗電極、13……透明導電層、
14,16,17……不純物を含む非晶質シリコン層、18……不
純物を含まない非晶質シリコン層、19……（ゲート）絶
縁層、20……（ゲート）金属層、21,22,23……金属層、
24……開口部、25……島状領域、26……金属層。
Claims (2)
- 【請求項１】絶縁性基板上に選択的に被着形成された、
第１の金属層と不純物を含む第１の非晶質シリコン層と
を部分的に積層された透明導電層よりなる一対のパター
ンをソース（信号線）・ドレイン（絵素電極）とし、不
純物をほとんど含まない第２の非晶質シリコン層の絶縁
層とを介して前記ソース・ドレインの一部と重なってソ
ース・ドレイン間上に選択的に形成された第２の金属層
が絶縁ゲート型トランジスタのゲートとともに走査線を
構成し、前記走査線と信号線との交点近傍および薄膜ト
ランジスタの近傍を除いて前記絶縁層、第１の非晶質シ
リコン層、第２の非晶質シリコン層および第１の金属層
が除去されて前記透明導電層が露出するとともに、前記
信号線上に部分的に存在する第１の金属層上に第２の金
属層が被着形成されていることを特徴とする画像表示装
置用半導体装置。 - 【請求項２】絶縁性基板上に透明導電層、第１の金属層
及び不純物を含む第１の非晶質シリコン層を順次被着す
る工程と、前記３つの薄膜層を選択的にパターニングし
て一対のソース・ドレインを形成する工程と、全面に不
純物を含まない第２の非晶質シリコン層と絶縁層とを被
着する工程と、走査線と信号線との交点近傍及び薄膜ト
ランジスタの近傍を除き、前記絶縁層、前記第２の非晶
質シリコン層及び前記第１の非晶質シリコン層を選択的
に除去し前記第１の金属層を露出する工程と、前記信号
線上に部分的に低抵抗化領域と、前記絶縁層上に前記ソ
ース・ドレインと一部重なる絶縁ゲート型トランジスタ
のゲートとを、第２の金属層で選択的に被着形成する工
程と、前記第２の金属層をマスクとして前記第１の金属
層を選択的に除去して絵素電極となる領域の透明導電層
を露出する工程とを含むことを特徴とする画像表示装置
用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20516088A JP2678024B2 (ja) | 1988-08-18 | 1988-08-18 | 画像表示装置半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20516088A JP2678024B2 (ja) | 1988-08-18 | 1988-08-18 | 画像表示装置半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0253033A JPH0253033A (ja) | 1990-02-22 |
| JP2678024B2 true JP2678024B2 (ja) | 1997-11-17 |
Family
ID=16502419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20516088A Expired - Fee Related JP2678024B2 (ja) | 1988-08-18 | 1988-08-18 | 画像表示装置半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678024B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04303826A (ja) * | 1991-03-30 | 1992-10-27 | Nec Corp | アクティブマトリックス基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2586859B1 (fr) * | 1985-08-27 | 1987-11-20 | Thomson Csf | Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede |
| JPS62234131A (ja) * | 1986-04-04 | 1987-10-14 | Fuji Electric Co Ltd | 液晶マトリクス表示装置 |
-
1988
- 1988-08-18 JP JP20516088A patent/JP2678024B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0253033A (ja) | 1990-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614500B2 (en) | Liquid crystal display having a dummy source pad and method for manufacturing the same | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| KR100244447B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| TWI431377B (zh) | 光電裝置及電子機器 | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| JP2005077822A (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JP2001021919A (ja) | 液晶表示装置 | |
| JPH11109390A (ja) | 液晶表示装置 | |
| US5657101A (en) | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| US6949417B1 (en) | Liquid crystal display and method of manufacturing the same | |
| US20040125293A1 (en) | Integrated color filter and fabricating method thereof | |
| JPS6242127A (ja) | 光阻止及びセル・スペ−サ構造を持つ液晶表示装置 | |
| JP2678024B2 (ja) | 画像表示装置半導体装置及びその製造方法 | |
| US7619702B2 (en) | Liquid crystal display panel with light leakage prevention at peripheral region and method for manufacturing the same | |
| JPH10268356A (ja) | 液晶表示装置 | |
| JPH07175088A (ja) | 液晶パネル用基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |