JP2022100330A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022100330A
JP2022100330A JP2022061783A JP2022061783A JP2022100330A JP 2022100330 A JP2022100330 A JP 2022100330A JP 2022061783 A JP2022061783 A JP 2022061783A JP 2022061783 A JP2022061783 A JP 2022061783A JP 2022100330 A JP2022100330 A JP 2022100330A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
layer
crystal display
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022061783A
Other languages
English (en)
Inventor
耕平 豊高
Kohei Toyotaka
紘慈 楠
Koji Kusunoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022100330A publication Critical patent/JP2022100330A/ja
Priority to JP2023183639A priority Critical patent/JP2023184596A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/027Arrangements or methods related to powering off a display

Abstract

【課題】画像表示機能の低下を抑え、かつ十分に低消費電力化を図ることのできる液晶表示装置、及び液晶表示装置の駆動方法を提供することを課題の一とする。【解決手段】液晶表示装置において、電源をオフする前に、液晶に電界がかからないように、容量素子に固定電位を入力して容量素子の電極間の電位差をなくし(容量をほぼゼロとし)、液晶を初期状態とする。初期状態画像を表示した後に電源を停止すれば、液晶はオフ状態において不必要な電界をかかり続けることはなく安定な初期状態でいることができるので、液晶の劣化を防止することができる。【選択図】図1

Description

液晶表示装置の駆動方法、及び液晶表示装置に関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ(TFT)を
構成する技術が注目されている。薄膜トランジスタは集積回路(IC)や画像表示装置(
表示装置)のような電子デバイスに広く応用されている。
薄膜トランジスタを用いた電気デバイスには、携帯電話、ノート型のパーソナルコンピュ
ータなどのモバイル機器などが挙げられるが、このような携帯用の電子デバイスにとって
連続動作時間に影響する消費電力の問題は大きい。また大型化が進むテレビジョン装置な
どにとっても大型化に伴う消費電力の増大を抑制することは重要である。
表示装置において、画素に入力された画像データを書き換える際に、連続する期間の画像
データが同じ場合であっても、同じ画像データを再度書き込む動作が行われる。結果とし
て、同じ画像データであっても複数回画像データを書き込む動作を行うことで、消費電力
が増加してしまう。このような表示装置の消費電力増加を抑制するために、例えば、静止
画表示において、画面を一回走査し画像データを書き込んだ後は、非走査期間として走査
期間よりも長い休止期間を設ける技術が報告されている(例えば、特許文献1及び非特許
文献1参照)。
米国特許第7321353号明細書
K.Tsudaら.IDW’02 Proc.,p.295-298
しかしながら、画面を一回走査し、画像データを書き込んだ後に走査期間よりも長い休止
期間を設けて静止画を表示し続ける表示方法では、液晶に任意の電圧が印加されたままに
なってしまうので、液晶が劣化してしまい画像表示機能の低下を招くという問題がある。
また、画像データが残存したままであると、表示装置の電源をオフしたにもかかわらず画
面に画像データが残ってしまうという恐れがある。
従って、液晶表示装置において、上記のような画像表示機能の低下を抑えることを課題の
一とする。
また、低消費電力化を図ることのできる液晶表示装置、及び液晶表示装置の駆動方法を提
供することを課題の一とする。
液晶表示装置は、電力の供給の開始により動作し、電力の供給の停止により非動作となる
。本明細書では、液晶表示装置において電力が供給されている状態(電源オンの状態)を
オン状態、電力の供給が停止されている状態(電源オフの状態)をオフ状態とよび、液晶
表示装置をオン状態とする制御信号を開始信号、オフ状態とする制御信号を停止信号とよ
ぶ。
液晶表示装置に設けられる液晶素子は、画素電極と共通電極と該電極間に設けられる液晶
で構成され、画素電極と共通電極とにそれぞれ異なる電位を与えることで液晶素子に電圧
を印加する。液晶素子に電圧を印加すると電界が形成され、液晶に電界がかかり、液晶が
応答して画像を表示する。
一方、画素電極と共通電極とに同電位を与えると、電極間に電位差が生じないので液晶素
子にも電圧が印加されない。よって液晶素子に電界も形成されず、液晶に電界がかからな
いため、液晶は応答しない。本明細書では、このような電界がかかっていない状態(非応
答状態)の液晶を初期状態(液晶初期状態)とよぶ。
液晶初期状態であった液晶は、開始信号を受けてオン状態となった表示装置において、電
界がかかり応答して画像を表示し、停止信号を受けてオフ状態となった表示装置において
初期状態に戻る。
本明細書に開示する液晶表示装置は、容量素子に電荷を蓄え、その電荷によって液晶素子
に加える電圧を保持して、表示画像を保持する画素構成を有する。このような液晶表示装
置のオン状態において、容量素子及び液晶素子に電気的に接続するスイッチング素子は、
オフ状態における電流値(オフ電流値)が低い半導体素子であることが好ましい。
オフ電流値が低い半導体素子であると、半導体素子を介して容量素子から電荷が漏れにく
く、液晶素子に加える電圧を長時間保持できる。よって、表示画像の保持特性が高い液晶
表示装置とすることができる。
一方、電力の供給が停止されオフ状態となった画素において、電界がかかり応答状態の液
晶が、初期状態に戻るには、容量素子に保持された電荷が半導体素子を介して放出されき
る必要がある。容量素子の電荷が放出される間は液晶に電界がかかり続けるため、特にそ
の時間が長いと、液晶の劣化を早めてしまう。また、電荷が放出される間は液晶が応答し
ており画像も保持されるため、特に外光を光源とする反射型液晶表示装置の場合、画像が
電源のオフ後も残ってしまう(人の目には残像として映る)といった表示品質の低下も生
じる。
このように画像を表示しないオフ状態において液晶に不必要な電界をかけ続けることは、
液晶表示装置としての画像表示機能及び信頼性の低下を招いてしまう恐れがある。
本明細書に開示する液晶表示装置においては、電源をオフする前に、液晶に電界がかから
ないように、容量素子に固定電位を入力して容量素子の電極間の電位差をなくし(容量を
ほぼゼロとし)、液晶を初期状態とする。なお、本明細書において、初期状態の液晶が表
示する画像を初期状態画像とよぶ。初期状態画像は例えばノーマリーホワイトの液晶表示
装置の場合は全白画面となり、ノーマリーブラックの液晶表示装置の場合は全黒画面とな
る。ノーマリーホワイトの液晶表示装置の場合はカラーフィルタや光源によって単色画面
とすることもできる。
初期状態画像を表示した後に電源を停止すれば、液晶はオフ状態において不必要な電界が
かかり続けることはなく、安定な初期状態でいることができる。
また、全白画面、又は全黒画面といった初期化画像を表示してオフ状態となるので、残像
等が画面に表示されることによって電源オフ直前の画像の情報が他者への漏洩することを
防止することができる。
従って、長く良好な画像表示機能を保ち、かつセキュリティ性も高い液晶表示装置を提供
することができる。
本明細書に開示する液晶表示装置の駆動方法の一形態は、電源から電源電位を供給し、容
量素子、液晶素子、及び半導体素子を含む複数の画素が設けられた画面に、液晶素子の液
晶を応答させ画像を表示し、停止手段により停止信号を供給し、停止信号により複数の画
素の容量素子へ固定電位を書き込み、応答させた液晶を非応答状態とし画面に初期状態画
像を表示し、電源からの電源電位の供給を停止する。
本明細書に開示する液晶表示装置の駆動方法の一形態は、電源から駆動回路部へ電源電位
を供給し、容量素子、液晶素子、及び半導体素子を含む複数の画素が設けられた画面に、
液晶素子の液晶を応答させ画像を表示し、停止手段により停止信号を供給し、停止信号に
より複数の画素の容量素子へ固定電位を書き込み、応答させた液晶を非応答状態とし画面
に初期状態画像を表示し、電源からの駆動回路部への電源電位の供給を停止する。
本明細書に開示する液晶表示装置の駆動方法の一形態は、電源から駆動回路部及びバック
ライト部へ電源電位を供給し、容量素子、液晶素子、及び半導体素子を含む複数の画素が
設けられた画面に、液晶素子の液晶を応答させ画像を表示し、停止手段により停止信号を
供給し、電源からのバックライト部への電源電位の供給を停止し、停止信号により複数の
画素の容量素子へ固定電位を書き込み、応答させた液晶を非応答状態とし画面に初期状態
画像を表示し、電源からの駆動回路部への電源電位の供給を停止する。
本明細書に開示する液晶表示装置の駆動方法の一形態は、電源から駆動回路部及びバック
ライト部へ電源電位を供給し、容量素子、液晶素子、及び半導体素子を含む複数の画素が
設けられた画面に、液晶素子の液晶を応答させ画像を表示し、停止手段により停止信号を
供給し、停止信号により複数の画素の容量素子へ固定電位を書き込み、応答させた液晶を
非応答状態とし画面に初期状態画像を表示し、電源からの駆動回路部及びバックライト部
への電源電位の供給を停止する。
上記構成において、容量素子及び液晶素子と電気的に接続しスイッチング素子として機能
する半導体素子として酸化物半導体層を含むトランジスタを用いることができる。
液晶表示装置をオフ状態とする前に、液晶素子へ電圧が印加されないように固定電位を書
き込み、初期化画像を表示する。これにより液晶素子の劣化を防止し、長く良好な画像表
示機能を保ち、かつセキュリティ性も高めることができる。
従って、液晶表示装置において、より高い信頼性、低消費電力化を達成することが可能と
なる。
液晶表示装置の一形態を説明する図。 液晶表示装置の一形態を説明する図。 液晶表示装置の一形態を説明する図。 液晶表示装置の駆動方法の一形態を説明するタイミングチャート。 液晶表示装置の駆動方法の一形態を説明するタイミングチャート。 液晶表示装置の駆動方法の一形態を説明する図。 液晶表示装置に適用できるトランジスタの一形態を説明する図。 液晶表示装置に適用できるトランジスタの作製方法の一形態を説明する図。 液晶表示装置の一形態を説明する図およびブロック図。 電子機器を示す図。 液晶表示装置の一形態を説明する図。 液晶表示装置による表示画像を示す写真。 液晶表示装置による表示画像を示す写真。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
(実施の形態1)
本実施の形態では、液晶表示装置及び液晶表示装置の駆動方法の一形態を図1及び図2を
用いて説明する。
本実施の形態の液晶表示装置について、図1のフローチャートを参照しながら説明する。
図1に示すように液晶表示装置の表示画面には画像Aが表示されているとする。新たな画
像信号の供給による表示画像を必要としない場合(使用終了時)、停止手段を選択する。
停止手段を選択すると、停止信号が入力され、全画素の容量素子に固定電位が書き込まれ
る。容量素子に固定電位を書き込むことによって、容量素子の電極間の電位差をなくし(
容量をほぼゼロとし)、応答状態だった液晶を非応答状態の初期状態とする。よって、表
示画面には初期状態の液晶が表示する初期状態画像Sが表示される。初期状態画像Sは例
えばノーマリーホワイトの液晶表示装置の場合は全白画面となり、ノーマリーブラックの
液晶表示装置の場合は全黒画面となる。また、ノーマリーホワイトの液晶表示装置の場合
は、カラーフィルタや光源によって単色画面とすることもできる。
初期状態画像Sを表示した後、電源を停止し表示パネルへの電源電位の供給を停止して、
液晶表示装置をオフ状態とする。従って、液晶はオフ状態において不必要な電界がかかり
続けることはなく、安定な初期状態でいることができる。
また、全白画面、又は全黒画面といった初期化画像を表示してからオフ状態となるので、
残像等が画面に表示されることによって電源オフ直前の画像の情報が他者へ漏洩すること
を防止することができる。
従って、長く良好な画像表示機能を保ち、かつセキュリティ性も高い液晶表示装置を提供
することができる。
本実施の形態の液晶表示装置100の各構成を、図2のブロック図を用いて説明する。液
晶表示装置100は、電源116、停止手段117、表示制御回路113、表示パネル1
20を有する。透過型液晶表示装置、又は半透過型液晶表示装置の場合は、さらに光源と
してバックライト部を設けるとよい。
液晶表示装置100は、接続された外部機器から画像信号(画像信号Data)が供給さ
れている。なお、電源電位(高電源電位Vdd、低電源電位Vss、及び共通電位Vco
m)は液晶表示装置の電源116をオンして電力供給を開始することによって供給され、
制御信号(スタートパルスSP、及びクロック信号CK)は表示制御回路113によって
供給される。また、電源電位(高電源電位Vdd、低電源電位Vss、及び共通電位Vc
om)の供給の停止は、停止手段117による制御により行われ、初期状態画像を表示し
た後、電源116をオフし表示パネルへの電源電位の供給を停止する。
なお高電源電位Vddとは、基準電位より高い電位のことであり、低電源電位Vssとは
基準電位以下の電位のことをいう。なお高電源電位Vdd及び低電源電位Vssともに、
トランジスタが動作できる程度の電位であることが望ましい。なお高電源電位Vdd及び
低電源電位Vssの差を、電源電圧と呼ぶこともある。
共通電位Vcomは、画素電極に供給される画像信号Dataの電位に対して基準となる
固定電位であればよく、一例としてはグラウンド電位であってもよい。
画像信号Dataは、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
フレーム反転駆動等に応じて適宜反転させて液晶表示装置100に入力される構成とすれ
ばよい。また、画像信号Dataがアナログの信号の場合には、A/Dコンバータ等を介
してデジタルの信号に変換して、液晶表示装置100に供給する構成とすればよい。
本実施の形態では、共通電極128及び容量素子210の一方の電極には、電源116よ
り表示制御回路113を介して固定電位である共通電位Vcomが与えられている。
表示制御回路113は、表示パネル120に表示パネル画像信号(Data)、並びに制
御信号(具体的にはスタートパルスSP、及びクロック信号CK等)、電源電位(高電源
電位Vdd、低電源電位Vss、及び共通電位Vcom)を供給する回路である。
表示パネル120は液晶素子215を一対の基板(第1の基板と第2の基板)間に挟持す
る構成を有し、第1の基板には駆動回路部121、画素部122が設けられている。また
、第2の基板には共通接続部(コモンコンタクトともいう)、及び共通電極128(コモ
ン電極、または対向電極ともいう)が設けられている。なお、共通接続部は第1の基板と
第2の基板とを電気的に接続するものであって、共通接続部は第1の基板上に設けられて
いてもよい。
画素部122には、複数のゲート線124(走査線)、及びソース線125(信号線)が
設けられており、複数の画素123がゲート線124及びソース線125に環囲されてマ
トリクス状に設けられている。なお、本実施の形態で例示する表示パネルにおいては、ゲ
ート線124はゲート線駆動回路121Aから延在し、ソース線125はソース線駆動回
路121Bから延在している。
また、画素123はスイッチング素子としてトランジスタ214、該トランジスタ214
に接続された容量素子210、及び液晶素子215を有する。
液晶素子215は、液晶の光学的変調作用によって光の透過又は非透過を制御する素子で
ある。液晶の光学的変調作用は、液晶にかかる電界によって制御される。液晶にかかる電
界方向は液晶材料、駆動方法、及び電極構造によって異なり、適宜選択することができる
。例えば、液晶層の厚さ方向(いわゆる縦方向)に電界をかける駆動方法を用いる場合は
液晶を挟持するように第1の基板に画素電極を、第2の基板に共通電極をそれぞれ設ける
構造とすればよい。また、液晶に基板面内方向(いわゆる横電界)に電界をかける駆動方
法を用いる場合は、液晶に対して同一面に、画素電極と共通電極を設ける構造とすればよ
い。また画素電極及び共通電極は、多様な開口パターンを有する形状としてもよい。本実
施の形態においては光学的変調作用によって光の透過又は非透過を制御する素子であれば
、液晶材料、駆動方法、及び電極構造は特に限定されない。
トランジスタ214は、画素部122に設けられた複数のゲート線124のうちの一つと
ゲート電極が接続され、ソース電極またはドレイン電極の一方が複数のソース線125の
うちの一つと接続され、ソース電極またはドレイン電極の他方が容量素子210の一方の
電極、及び液晶素子215の一方の電極(画素電極)と接続される。
トランジスタ214は、オフ電流が低いトランジスタを用いることが好ましい。トランジ
スタ214がオフ状態のとき、オフ電流が低いトランジスタ214に接続された液晶素子
215、及び容量素子210に蓄えられた電荷は、トランジスタ214を介して漏れ難く
、トランジスタ214がオフ状態になる前に書き込まれた状態を長時間に渡って保持でき
る。
このような構成とすることで、容量素子210は液晶素子215に加える電圧を保持する
ことができる。また、容量素子210の電極は、別途設けた容量線に接続する構成として
もよい。
駆動回路部121は、ゲート線駆動回路121A、ソース線駆動回路121Bを有する。
ゲート線駆動回路121A、ソース線駆動回路121Bは、複数の画素を有する画素部1
22を駆動するための駆動回路であり、シフトレジスタ回路(シフトレジスタともいう)
を有する。
なお、ゲート線駆動回路121A、及びソース線駆動回路121Bは、画素部122と同
じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
なお駆動回路部121には、表示制御回路113によって制御された高電源電位Vdd、
低電源電位Vss、スタートパルスSP、クロック信号CK、画像信号Dataが供給さ
れる。
端子部126は、表示制御回路113が出力する所定の信号(高電源電位Vdd、低電源
電位Vss、スタートパルスSP、クロック信号CK、画像信号Data、共通電位Vc
om等)等を駆動回路部121に供給する入力端子である。
共通電極128は、表示制御回路113に制御された共通電位Vcomを与える共通電位
線と、共通接続部において電気的に接続する。
共通接続部の具体的な一例としては、絶縁性球体に金属薄膜が被覆された導電粒子を間に
介することにより共通電極128と共通電位線との電気的な接続を図ることができる。な
お、共通接続部は、表示パネル120内に複数箇所設けられる構成としてもよい。
また、液晶表示装置は、測光回路を有していてもよい。測光回路を設けた液晶表示装置は
当該液晶表示装置がおかれている環境の明るさを検知できる。その結果、測光回路が接続
された表示制御回路113は、測光回路から入力される信号に応じて、バックライト、サ
イドライト等の光源の駆動方法を制御することができる。
なお、カラー表示を行う場合は、カラーフィルタを組み合わせることで表示が可能である
。また、他の光学フィルム(偏光フィルム、位相差フィルム、反射防止フィルムなど)も
組み合わせて用いることができる。透過型液晶表示装置、又は半透過型液晶表示装置の場
合に用いられるバックライト等の光源は、液晶表示装置100の用途に応じて選択して組
み合わせればよく、冷陰極管や発光ダイオード(LED)などを用いることができる。ま
た複数のLED光源、または複数のエレクトロルミネセンス(EL)光源などを用いて面
光源を構成してもよい。面光源として、3種類以上のLEDを用いてもよいし、白色発光
のLEDを用いてもよい。なお、バックライトにRGBの発光ダイオード等を配置し、時
分割によりカラー表示する継時加法混色法(フィールドシーケンシャル法)を採用すると
きには、カラーフィルタを設けない場合もある。
以上のように、液晶表示装置が電源オンとなり電力が供給されるオン状態においては、オ
フ電流が低い半導体素子を用いることで低消費電力化を図ることができる。さらに、オフ
状態とする前に液晶素子へ電圧が印加されないように固定電位を書き込み初期化画像を表
示することで、液晶素子の劣化を防止し、長く良好な画像表示機能を保ち、かつセキュリ
ティ性も高めることができる。
従って、より信頼性の高い低消費電力化が達成された液晶表示装置、及び液晶表示装置の
駆動方法を提供することが可能となる。
(実施の形態2)
本実施の形態では、実施の形態1に組み合わせることでさらに低消費電力化を図れる液晶
表示装置の駆動方法を示す。実施の形態1と同一部分又は同様な機能を有する部分、及び
工程は、実施の形態1と同様に行うことができ、繰り返しの説明は省略する。また同じ箇
所の詳細な説明は省略する。
液晶表示装置は動画と静止画を組み合わせて画面に表示する。動画は、複数のフレームに
対応した複数の異なる画像を高速に切り替えることで人間の目に動く画像として認識され
る画像をいう。具体的には、1秒間に60回(60フレーム)以上画像を切り替えること
で、人間の目にはちらつきが少なく動画と認識されるものとなる。一方、静止画は、動画
及び部分動画と異なり、時分割用の複数のフレーム期間に対応した複数の画像を高速に切
り替えて動作させていても、連続するフレーム期間、例えばnフレーム目と、(n+1)
フレーム目とで変化しない画像のことをいう。
本発明に係る液晶表示装置は、画像が動く動画表示の時と画像が静止している静止画表示
の時とにおいて、それぞれ動画表示モード、静止画表示モードという異なる表示モードを
用いることができる。なお本明細書では、静止画表示の時に表示される画像を静止画像と
もよぶ。
連続するフレームの画像信号が異なる(例えば、連続する第1のフレームと第2のフレー
ムにおいて、第1のフレームの第1の画像信号と第2のフレームの第2の画像信号が異な
る)動画表示の場合は、フレーム毎に画像信号が書き込まれる表示モードを用いる。一方
、連続するフレームの画像信号が同一な(例えば、連続する第1のフレームと第2のフレ
ームにおいて、第1のフレームの第1の画像信号と第2のフレームの第2の画像信号が同
一な)静止画表示の場合は、新たに画像信号は書き込まれず、液晶素子に電圧を印加する
画素電極及び共通電極の電位を浮遊状態(フローティング)にして液晶素子にかかる電圧
を保持し、新たに電位を供給することなく静止画の表示を行う表示モードを用いる。
本実施の形態における液晶表示装置、及び液晶表示装置の動画表示モード及び静止画表示
モードの切り替えについて、図3乃至図6、及び図11を用いて説明する。
本実施の形態の液晶表示装置200の各構成を、図11のブロック図を用いて説明する。
液晶表示装置200は、画素において光の透過、非透過を利用して表示を行う透過型液晶
表示装置、又は半透過型液晶表示装置の例であり、画像処理回路110、電源116、停
止手段117、表示パネル120、及びバックライト部130を有する。反射型液晶表示
装置の場合は、光源として外光を用いるため、バックライト部130を省略することがで
きる。
液晶表示装置200は、接続された外部機器から画像信号(画像信号Data)が供給さ
れている。なお、電源電位(高電源電位Vdd、低電源電位Vss、及び共通電位Vco
m)は液晶表示装置の電源116をオンして電力供給を開始することによって供給され、
制御信号(スタートパルスSP、及びクロック信号CK)は表示制御回路113によって
供給される。また、電源電位(高電源電位Vdd、低電源電位Vss、及び共通電位Vc
om)の供給の停止は、停止手段117による制御により行われ、初期状態画像を表示し
た後、電源116をオフし表示パネルへの電源電位の供給を停止する。
また、画像信号Dataがアナログの信号の場合には、A/Dコンバータ等を介してデジ
タルの信号に変換して、液晶表示装置200の画像処理回路110に供給する構成とすれ
ば、後に画像信号の差分を検出する際、検出を容易に行うことができ好適である。
画像処理回路110の構成、及び画像処理回路110が信号を処理する手順について説明
する。
画像処理回路110は、記憶回路111、比較回路112、表示制御回路113、及び選
択回路115を有する。画像処理回路110は、入力されたデジタル画像信号Dataか
ら表示パネル画像信号とバックライト信号を生成する。表示パネル画像信号は、表示パネ
ル120を制御する画像信号であり、バックライト信号はバックライト部130を制御す
る信号である。また、共通電極128を制御する信号をスイッチング素子127に出力す
る。
記憶回路111は、複数のフレームに関する画像信号を記憶するための複数のフレームメ
モリを有する。記憶回路111が有するフレームメモリの数は特に限定されるものではな
く、複数のフレームに関する画像信号を記憶できる素子であればよい。なおフレームメモ
リは、例えばDRAM(Dynamic Random Access Memory)
、SRAM(Static Random Access Memory)等の記憶素子
を用いて構成すればよい。
なおフレームメモリは、フレーム期間毎に画像信号を記憶する構成であればよく、フレー
ムメモリの数について特に限定されるものではない。またフレームメモリの画像信号は、
比較回路112及び表示制御回路113により選択的に読み出されるものである。なお図
中のフレームメモリ111bは、1フレーム分のメモリ領域を概念的に図示するものであ
る。
このフレームメモリの1つに、実施の形態1で示した液晶が非応答状態の初期状態となる
初期状態画像(例えば全白画面表示、又は全黒画面表示)の画像信号を記憶することがで
きる。該初期状態画像の画像信号は停止信号の入力を受けて、表示制御回路113により
読み出され、画面に書き込まれる。
比較回路112は、記憶回路111に記憶された連続するフレーム期間の画像信号を選択
的に読み出して、当該画像信号の連続するフレーム間での比較を画素毎に行い、差分を検
出するための回路である。
なお、本実施の形態ではフレーム間の画像信号の差分の有無により、表示制御回路113
及び選択回路115の動作を決定する。当該比較回路112がフレーム間のいずれかの画
素で差分を検出した場合(差分「有」の場合)、比較回路112は画像信号が静止画用の
信号ではないと判断し、差分を検出した連続するフレーム期間を動画を表示する期間であ
ると判断する。
一方、比較回路112での画像信号の比較により、全ての画素で差分が検出されない場合
(差分「無」の場合)、当該差分を検出しなかった連続するフレーム期間は、静止画を表
示する期間であると判断する。すなわち比較回路112は、連続するフレーム期間の画像
信号の差分の有無を検出することによって、動画を表示するための画像信号であるか、ま
たは静止画を表示するための画像信号であるかの判断をするものである。
なお、当該比較により「差分が有る」と検出される基準は、差分の大きさが一定のレベル
を超えたときに、差分有りとして検出したと判断されるように設定してもよい。なお比較
回路112の検出する差分は、差分の絶対値によって判断をする設定とすればよい。
また、本実施の形態においては、液晶表示装置200内部に設けられた比較回路112が
連続するフレーム期間の画像信号の差分を検出することにより当該画像が動画か又は静止
画かであることの判断を行う構成について示したが、外部から動画であるか静止画である
かの信号を供給する構成としてもよい。
選択回路115は、例えばトランジスタで形成される複数のスイッチを設ける構成とする
。比較回路112が連続するフレーム間に差分を検出した場合、すなわち画像が動画の際
、記憶回路111内のフレームメモリから動画の画像信号を選択して表示制御回路113
に出力する。
なお選択回路115は、比較回路112が連続するフレーム間に差分を検出しない場合、
すなわち画像が静止画の際、記憶回路111内のフレームメモリから表示制御回路113
に画像信号を出力しない。画像信号をフレームメモリより表示制御回路113に出力しな
い構成とすることにより、液晶表示装置の消費電力を削減できる。
なお、本実施の形態の液晶表示装置において、比較回路112が画像信号を静止画表示用
の信号と判断しておこなう動作が静止画表示モード、比較回路112が画像信号を動画表
示用の信号と判断しておこなう動作が動画表示モードとなる。
表示制御回路113は、表示パネル120に選択回路115で選択された画像信号、並び
に制御信号(具体的にはスタートパルスSP、及びクロック信号CK等の制御信号の供給
または停止の切り替えを制御するための信号)、電源電位(高電源電位Vdd、低電源電
位Vss、及び共通電位Vcom)を供給し、バックライト部130にバックライト制御
信号(具体的にはバックライト制御回路131がバックライトの点灯、及び消灯を制御す
るための信号)を供給する回路である。
なお、本実施の形態で例示される画像処理回路は、表示モード切り替え機能を有していて
もよい。表示モード切り替え機能は、当該液晶表示装置の利用者が手動または外部接続機
器を用いて当該液晶表示装置の動作モードを選択することで動画表示モードまたは静止画
表示モードを切り替える機能である。
選択回路115は表示モード切り替え回路から入力される信号に応じて、画像信号を表示
制御回路113に出力することもできる。
例えば、静止画表示モードで動作している際に、表示モード切り替え回路から選択回路1
15にモード切り替え信号が入力された場合、比較回路112が連続するフレーム期間で
の画像信号の差分を検出していない場合であっても、選択回路115は入力される画像信
号を順次表示制御回路113に出力するモード、すなわち動画表示モードを実行できる。
また、動画表示モードで動作している際に、表示モード切り替え回路から選択回路115
にモード切り替え信号が入力された場合、比較回路112が連続するフレーム期間での画
像信号の差分を検出している場合であっても、選択回路115は選択した1フレームの画
像信号の信号のみを出力するモード、すなわち静止画表示モードを実行できる。そのため
、本実施の形態の液晶表示装置は、動画表示モードで動作している際に、時分割用の複数
のフレームに対応した画像のうち、1フレームに対応した画像が静止画として表示される
また、液晶表示装置は、測光回路を有していてもよい。測光回路を設けた液晶表示装置は
当該液晶表示装置がおかれている環境の明るさを検知できる。その結果、測光回路が接続
された表示制御回路113は、測光回路から入力される信号に応じて、バックライト等の
光源の駆動方法を制御することができる。
例えば、測光回路の検知により、液晶表示装置が薄暗い環境で使用されていることが判明
すると表示制御回路113はバックライト132の光の強度を高めるように制御して表示
画面の良好な視認性を確保し、反対に液晶表示装置が極めて明るい外光下(例えば屋外の
直射日光下)で利用されていることが判明すると、表示制御回路113はバックライト1
32の光の強度を抑えるように制御しバックライト132が消費する電力を低下させる。
バックライト部130はバックライト制御回路131、及びバックライト132を有する
。バックライト132は、液晶表示装置200の用途に応じて選択して組み合わせればよ
く、冷陰極管や発光ダイオード(LED)などを用いることができる。カラー表示を行う
場合にはカラーフィルタを組み合わせることで表示が可能である。バックライト132に
は例えば白色の発光素子(例えばLED)を配置することができる。なお、バックライト
132にRGBの発光ダイオード等を配置し、時分割によりカラー表示する継時加法混色
法(フィールドシーケンシャル法)を採用するときには、カラーフィルタを設けない場合
もある。バックライト制御回路131には、表示制御回路113からバックライトを制御
するバックライト信号、及び電源電位が供給される。
本実施の形態では、表示パネル120は画素部122の他に、スイッチング素子127を
有する。本実施の形態では、表示パネル120は第1の基板と、第2の基板を有し、第1
の基板には駆動回路部121、画素部122、及びスイッチング素子127が設けられて
いる。
また、画素123はスイッチング素子としてトランジスタ214、該トランジスタ214
に接続された容量素子210、及び液晶素子215を有する(図3参照)。
トランジスタ214は、オフ電流が低いトランジスタを用いることが好ましい。トランジ
スタ214がオフ状態のとき、オフ電流が低いトランジスタ214に接続された液晶素子
215、及び容量素子210に蓄えられた電荷は、トランジスタ214を介して漏れ難く
、トランジスタ214がオフ状態になる前に書き込まれた状態を長時間に渡って保持でき
る。
本実施の形態では、液晶は、第1の基板に設けられた画素電極と対向する第2の基板に設
けられた共通電極によって形成された縦方向の電界によって制御される。
液晶素子に適用する液晶の一例としては、ネマチック液晶、コレステリック液晶、スメク
チック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子
液晶、高分子液晶、高分子分散型液晶(PDLC)、強誘電液晶、反強誘電液晶、主鎖型
液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。
また液晶の駆動方法の一例としては、TN(Twisted Nematic)モード、
STN(Super Twisted Nematic)モード、OCB(Optica
lly Compensated Birefringence)モード、ECB(El
ectrically Controlled Birefringence)モード、
FLC(Ferroelectric Liquid Crystal)モード、AFL
C(AntiFerroelectric Liquid Crystal)モード、P
DLC(Polymer Dispersed Liquid Crystal)モード
、PNLC(Polymer Network Liquid Crystal)モード
、ゲストホストモードなどがある。
スイッチング素子127は、表示制御回路113が出力する制御信号に応じて、共通電位
Vcomを共通電極128に供給する。スイッチング素子127としては、トランジスタ
を用いることができる。トランジスタのゲート電極及びソース電極またはドレイン電極の
一方を表示制御回路113に接続し、ソース電極またはドレイン電極の一方に、端子部1
26を介して表示制御回路113から共通電位Vcomが供給されるようにし、他方を共
通電極128に接続すればよい。なお、スイッチング素子127は駆動回路部121、ま
たは画素部122と同じ基板に形成されるものでもよいし、別の基板に形成されるもので
あってもよい。
スイッチング素子127としてオフ電流が低いトランジスタを用いることにより、液晶素
子215の両端子に加わる電圧が経時的に低下する現象を抑制できる。
共通接続部は、スイッチング素子127のソース電極またはドレイン電極と接続された端
子と、共通電極128を電気的に接続する。
スイッチング素子の一態様であるトランジスタを用いるスイッチング素子127のソース
電極またはドレイン電極の一方は、トランジスタ214と接続されていない容量素子21
0の他方の電極、及び液晶素子215の他方の電極と接続され、スイッチング素子127
のソース電極またはドレイン電極の他方は、端子126Bに接続される。また、スイッチ
ング素子127のゲート電極は端子126Aに接続される。
次に、画素に供給する信号の様子を、図3に示す液晶表示装置の等価回路図、及び図4に
示すタイミングチャートを用いて説明する。
図4に、表示制御回路113がゲート線駆動回路121Aに供給するクロック信号GCK
、及びスタートパルスGSPを示す。また、表示制御回路113がソース線駆動回路12
1Bに供給するクロック信号SCK、及びスタートパルスSSPを示す。なお、クロック
信号の出力のタイミングを説明するために、図4ではクロック信号の波形を単純な矩形波
で示す。
また図4に、ソース線(Data line)125の電位、画素電極の電位、端子12
6Aの電位、端子126Bの電位、並びに共通電極の電位を示す。
図4において期間1401は、動画を表示するための画像信号を書き込む期間に相当する
。期間1401では画像信号、共通電位が画素部122の各画素、共通電極に供給される
ように動作する。
また、期間1402は、静止画を表示する期間に相当する。期間1402では、画素部1
22の各画素への画像信号、共通電極への共通電位を停止することとなる。なお図4に示
す期間1402では、駆動回路部の動作を停止するよう各信号を供給する構成について示
したが、期間1402の長さ及びリフレッシュレートによって、定期的に画像信号を書き
込むことで静止画の画像の劣化を防ぐ構成とすることが好ましい。
まず、期間1401におけるタイミングチャートを説明する。期間1401では、クロッ
ク信号GCKとして、常時クロック信号が供給され、スタートパルスGSPとして、垂直
同期周波数に応じたパルスが供給される。また、期間1401では、クロック信号SCK
として、常時クロック信号が供給され、スタートパルスSSPとして、1ゲート選択期間
に応じたパルスが供給される。
また、各行の画素に画像信号Dataがソース線125を介して供給され、ゲート線12
4の電位に応じて画素電極にソース線125の電位が供給される。
また、表示制御回路113がスイッチング素子127の端子126Aにスイッチング素子
127を導通状態とする電位を供給し、端子126Bを介して共通電極に共通電位を供給
する。
一方、期間1402は、静止画を表示する期間である。次に、期間1402におけるタイ
ミングチャートを説明する。期間1402では、クロック信号GCK、スタートパルスG
SP、クロック信号SCK、及びスタートパルスSSPは共に停止する。また、期間14
02において、ソース線125に供給していた画像信号Dataは停止する。クロック信
号GCK及びスタートパルスGSPが共に停止する期間1402では、トランジスタ21
4が非導通状態となり画素電極の電位が浮遊状態となる。
また、表示制御回路113がスイッチング素子127の端子126Aにスイッチング素子
127を非導通状態とする電位を供給し、共通電極の電位を浮遊状態にする。
期間1402では、液晶素子215の両端の電極、即ち画素電極及び共通電極の電位を浮
遊状態にして、新たに電位を供給することなく、静止画の表示を行うことができる。
また、ゲート線駆動回路121A、及びソース線駆動回路121Bに供給するクロック信
号、及びスタートパルスを停止することにより低消費電力化を図ることができる。
特に、トランジスタ214及びスイッチング素子127をオフ電流が低いトランジスタを
用いることにより、液晶素子215の両端子に加わる電圧が経時的に低下する現象を抑制
できる。
次に、動画から静止画に切り替わる期間(図4中の期間1403)、及び静止画から動画
に切り替わる期間(図4中の期間1404)における表示制御回路の動作を、図5(A)
、(B)を用いて説明する。図5(A)、(B)は表示制御回路が出力する、高電源電位
Vdd、クロック信号(ここではGCK)、スタートパルス信号(ここではGSP)、及
び端子126Aの電位を示す。
動画から静止画に切り替わる期間1403の表示制御回路の動作を図5(A)に示す。表
示制御回路は、スタートパルスGSPを停止する(図5(A)のE1、第1のステップ)
。次いで、スタートパルス信号GSPの停止後、パルス出力がシフトレジスタの最終段ま
で達した後に、複数のクロック信号GCKを停止する(図5(A)のE2、第2のステッ
プ)。次いで、電源の高電源電位Vddを低電源電位Vssにする(図5(A)のE3、
第3のステップ)。次いで、端子126Aの電位を、スイッチング素子127が非導通状
態となる電位にする(図5(A)のE4、第4のステップ)。
以上の手順をもって、駆動回路部121の誤動作を引き起こすことなく、駆動回路部12
1に供給する信号を停止できる。動画から静止画に切り替わる際の誤動作はノイズを生じ
、ノイズは静止画として保持されるため、誤動作が少ない表示制御回路を搭載した液晶表
示装置は画像の劣化が少ない静止画を表示できる。
次に静止画から動画に切り替わる期間1404の表示制御回路の動作を図5(B)に示す
。表示制御回路は、端子126Aの電位をスイッチング素子127が導通状態となる電位
にする(図5(B)のS1、第1のステップ)。次いで、電源電圧を低電源電位Vssか
ら高電源電位Vddにする(図5(B)のS2、第2のステップ)。次いで、クロック信
号GCKとし先にハイの電位を与えた後、複数のクロック信号GCKを供給する(図5(
B)のS3、第3のステップ)。次いでスタートパルス信号GSPを供給する(図5(B
)のS4、第4のステップ)。
以上の手順をもって、駆動回路部121の誤動作を引き起こすことなく駆動回路部121
に駆動信号の供給を再開できる。各配線の電位を適宜順番に動画表示時に戻すことで、誤
動作なく駆動回路部の駆動を行うことができる。
また、図6に、動画を表示する期間601、または静止画を表示する期間602における
、フレーム期間毎の画像信号の書き込み頻度を模式的に示す。図6中、「W」は画像信号
の書き込み期間であることをあらわし、「H」は画像信号を保持する期間であることを示
している。また、図6中、期間603は1フレーム期間を表したものであるが、別の期間
であってもよい。
このように、本実施の形態の液晶表示装置の構成において、期間602で表示される静止
画の画像信号は期間604に書き込まれ、期間604で書き込まれた画像信号は、期間6
02の他の期間で保持される。
本実施の形態に例示した液晶表示装置は、静止画を表示する期間において画像信号の書き
込み頻度を低減できる。その結果、静止画を表示する際の低消費電力化を図ることができ
る。
また、同一の画像を複数回書き換えて静止画を表示する場合、画像の切り替わりが視認で
きると、人間は目に疲労を感じることもあり得る。本実施の形態の液晶表示装置は、画像
信号の書き込み頻度が削減されているため、目の疲労を減らすといった効果もある。
特に、本実施の形態の液晶表示装置は、オフ電流が低いトランジスタを各画素、並びに共
通電極のスイッチング素子に適用することにより、保持容量で電圧を保持できる期間(時
間)を長く取ることができる。その結果、画像信号の書き込み頻度を画期的に低減するこ
とが可能になり、静止画を表示する際の低消費電力化、及び目の疲労の低減に、顕著な効
果を有する。
また、本実施の形態の液晶表示装置200は、停止手段117を選択すると、停止信号が
入力され、全画素の容量素子210に固定電位が書き込まれる。容量素子210に固定電
位を書き込むことによって、容量素子210の電極間の電位差をなくし、応答状態だった
液晶を非応答状態の初期状態とする。よって、表示画面には初期状態の液晶が表示する初
期状態画像が表示される。
初期状態画像を表示した後、電源116を停止し表示パネル120への電源電位の供給を
停止して、液晶表示装置200をオフ状態とする。従って、液晶はオフ状態において不必
要な電界がかかり続けることはなく、安定な初期状態でいることができる。
以上のように、液晶表示装置が電源オンとなり電力が供給されるオン状態においては、連
続するフレームの画像信号によって動画表示モード、静止画表示モードを適宜選択して低
消費電力化を図り、かつオフ状態とする前に液晶素子へ電圧が印加されないように固定電
位を書き込み初期化画像を表示することで液晶素子の劣化を防止し、長く良好な画像表示
機能を保ち、かつセキュリティ性も高めることができる。
従って、より信頼性の高い低消費電力化が達成された液晶表示装置、及び液晶表示装置の
駆動方法を提供することが可能となる。
(実施の形態3)
本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示
す。本明細書に開示する液晶表示装置に適用できるトランジスタの構造は特に限定されず
、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用い
ることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲー
ト構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構
造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つの
ゲート電極層を有する、デュアルゲート型でもよい。図7(A)乃至(D)にトランジス
タの断面構造の一例を示す。なお、図7(A)乃至(D)に示すトランジスタは、半導体
として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、比較
的簡単かつ低温のプロセスで高い移動度と低いオフ電流が得られることであるが、もちろ
ん、他の半導体を用いてもよい。
図7(A)に示すトランジスタ410は、ボトムゲート構造の薄膜トランジスタの一つで
あり、逆スタガ型薄膜トランジスタともいう。
トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート
絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層40
5bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁膜
407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている
図7(B)に示すトランジスタ420は、チャネル保護型(チャネルストップ型ともいう
)と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート
絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆う
チャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極
層405bを含む。また、トランジスタ420を覆う保護絶縁層409が形成されている
図7(C)に示すトランジスタ430はボトムゲート型の薄膜トランジスタであり、絶縁
表面を有する基板である基板400上に、ゲート電極層401、ゲート絶縁層402、ソ
ース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また
、トランジスタ430を覆い、酸化物半導体層403に接する絶縁膜407が設けられて
いる。絶縁膜407上にはさらに保護絶縁層409が形成されている。
トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層40
1上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層
405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層40
5a、ドレイン電極層405b上に酸化物半導体層403が設けられている。
図7(D)に示すトランジスタ440は、トップゲート構造の薄膜トランジスタの一つで
ある。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物
半導体層403、ソース電極層405a、及びドレイン電極層405b、ゲート絶縁層4
02、ゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそ
れぞれ配線層436a、配線層436bが接して設けられ電気的に接続している。
本実施の形態では、上述のとおり、半導体層として酸化物半導体層403を用いる。酸化
物半導体層403に用いる酸化物半導体としては、四元系金属酸化物であるIn-Sn-
Ga-Zn-O系や、三元系金属酸化物であるIn-Ga-Zn-O系、In-Sn-Z
n-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系
、Sn-Al-Zn-O系や、二元系金属酸化物であるIn-Zn-O系、Sn-Zn-
O系、Al-Zn-O系、Zn-Mg-O系、Sn-Mg-O系、In-Mg-O系や、
In-O系、Sn-O系、Zn-O系などを用いることができる。また、上記酸化物半導
体にSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体と
は、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。ま
た、InとGaとZn以外の元素を含んでもよい。
また、酸化物半導体層403は、化学式InMO3(ZnO)m(m>0)で表記される
薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一
または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、ま
たはGa及びCoなどがある。
酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状
態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信
号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。
よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効
果を奏する。
また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に該トランジスタを用いることで、高画質な画像を提供することができる。ま
た、該トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製すること
ができるため、液晶表示装置の部品点数を削減することができる。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜
を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防
止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒
化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層402は、プラズマCVD法又はスパッタ法等を用いて、酸化シリコン層、
窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化
アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウ
ム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプ
ラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層(SiNy(y
>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上3
00nm以下の酸化シリコン層(SiOx(x>0))を積層して、合計膜厚200nm
のゲート絶縁層とする。
ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、Al
、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とす
る合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Al、C
uなどの金属層の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属層を
積層させた構成としても良い。また、Al膜に生ずるヒロックやウィスカーの発生を防止
する元素(Si、Nd、Scなど)が添加されているAl材料を用いることで耐熱性を向
上させることが可能となる。
ソース電極層405a、ドレイン電極層405bに接続する配線層436a、配線層43
6bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同様な材料を
用いることができる。
また、ソース電極層405a、ドレイン電極層405b(これと同じ層で形成される配線
層を含む)となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸
化物としては酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO
)、酸化インジウム酸化スズ合金(In2O3―SnO2、ITOと略記する)、酸化イ
ンジウム酸化亜鉛合金(In2O3―ZnO)またはこれらの金属酸化物材料に酸化シリ
コンを含ませたものを用いることができる。
絶縁膜407、427、437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができ
る。
保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化
酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、保護絶縁層409上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜
を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン
、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low
-k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層
させることで、平坦化絶縁膜を形成してもよい。
このように、本実施の形態において、オフ電流値が低い酸化物半導体層を含むトランジス
タを用いることにより、低消費電力な液晶表示装置を提供することができる。
(実施の形態4)
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図8を用い
て詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は
、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の
詳細な説明は省略する。
図8(A)乃至(E)にトランジスタの断面構造の一例を示す。図8(A)乃至(E)に
示すトランジスタ510は、図7(A)に示すトランジスタ410と同様なボトムゲート
構造の逆スタガ型薄膜トランジスタである。
本実施の形態の半導体層に用いる酸化物半導体は、n型不純物である水素を酸化物半導体
から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とによりi型(真性)の酸化物半導体、又はi型(真性)に限りなく近い酸化物半導体と
したものである。すなわち、不純物を添加してi型化するのでなく、水素や水等の不純物
を極力除去したことにより、高純度化されたi型(真性半導体)又はそれに近づけること
を特徴としている。従って、トランジスタ510が有する酸化物半導体層は、高純度化及
び電気的にi型(真性)化された酸化物半導体層である。
また、高純度化された酸化物半導体中にはキャリアが極めて少なく(ゼロに近い)、キャ
リア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好
ましくは1×1011/cm3未満である。
酸化物半導体中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくするこ
とができる。オフ電流は少なければ少ないほど好ましい。
具体的には、上述の酸化物半導体層を具備する薄膜トランジスタは、チャネル幅1μmあ
たりのオフ電流密度を室温下において、10aA/μm(1×10-17A/μm)以下
にすること、さらには1aA/μm(1×10-18A/μm)以下、さらには10zA
/μm(1×10-20A/μm)以下にすることが可能である。
オフ状態における電流値(オフ電流値)が極めて小さいトランジスタを実施の形態1の画
素部におけるトランジスタとして用いることにより、静止画領域におけるリフレッシュ動
作を少ない画像データの書き込み回数で行うことができる。
また、上述の酸化物半導体層を具備するトランジスタ510はオン電流の温度依存性がほ
とんど見られず、オフ電流も非常に小さいままである。
以下、図8(A)乃至(E)を用い、基板505上にトランジスタ510を作製する工程
を説明する。
まず、絶縁表面を有する基板505上に導電膜を形成した後、第1のフォトリソグラフィ
工程によりゲート電極層511を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板505は、実施の形態3に示した基板400と同様な基板を用いる
ことができる。本実施の形態では基板505としてガラス基板を用いる。
下地膜となる絶縁膜を基板505とゲート電極層511との間に設けてもよい。下地膜は
、基板505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層511の材料は、モリブデン、チタン、タンタル、タングステン、ア
ルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材
料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層511上にゲート絶縁層507を形成する。ゲート絶縁層507は
、プラズマCVD法又はスパッタ法等を用いて、酸化シリコン層、窒化シリコン層、酸化
窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化
窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層
して形成することができる。
本実施の形態の酸化物半導体は、不純物を除去され、i型化又は実質的にi型化された酸
化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対
して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。その
ため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波(例えば周波数2.45GHz)を用いた高密度プラズマCVD法は、緻密
で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導
体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好な
ものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタ法やプ
ラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によっ
てゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。
いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導
体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
また、ゲート絶縁層507、酸化物半導体膜530に水素、水酸基及び水分がなるべく含
まれないようにするために、酸化物半導体膜530の成膜の前処理として、スパッタリン
グ装置の予備加熱室でゲート電極層511が形成された基板505、又はゲート絶縁層5
07までが形成された基板505を予備加熱し、基板505に吸着した水素、水分などの
不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオ
ポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加
熱は、絶縁層516の成膜前に、ソース電極層515a及びドレイン電極層515bまで
形成した基板505にも同様に行ってもよい。
次いで、ゲート絶縁層507上に、膜厚2nm以上200nm以下、好ましくは5nm以
上30nm以下の酸化物半導体膜530を形成する(図8(A)参照)。
なお、酸化物半導体膜530をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層507の表面に付着している粉状
物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、ター
ゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加
して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に
代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜530に用いる酸化物半導体は、実施の形態3に示した四元系金属酸化物
や、三元系金属酸化物や、二元系金属酸化物や、In-O系、Sn-O系、Zn-O系な
どの酸化物半導体を用いることができる。また、上記酸化物半導体にSiO2を含んでも
よい。本実施の形態では、酸化物半導体膜530としてIn-Ga-Zn-O系酸化物タ
ーゲットを用いてスパッタ法により成膜する。この段階での断面図が図8(A)に相当す
る。また、酸化物半導体膜530は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲
気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる
酸化物半導体膜530をスパッタ法で作製するためのターゲットとしては、例えば、組成
比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]を用いることが
できる。また、他にも、In2O3:Ga2O3:ZnO=1:1:2[mol数比]、
又はIn2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有するター
ゲットを用いてもよい。酸化物ターゲットの充填率は90%以上100%以下、好ましく
は95%以上99.9%以下である。充填率の高い金属酸化物ターゲットを用いることに
より、成膜した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜530を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を100℃以上600℃以下好
ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板505上に酸化物半導体
膜530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例
えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好
ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(H2
O)などを含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、
当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa
、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ご
みともいう)が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜530を第2のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体
膜530の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜530のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜530のウェットエッ
チングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いること
ができる。また、ITO07N(関東化学社製)を用いてもよい。
次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃
以上750℃以下、または400℃以上基板の歪み点未満とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃に
おいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水
素の再混入を防ぎ、酸化物半導体層531を得る(図8(B)参照)。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas R
apid Thermal Anneal)装置、LRTA(Lamp Rapid T
hermal Anneal)装置等のRTA(Rapid Thermal Anne
al)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置であ
る。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、第1の加熱処理として、650℃以上700℃以下の高温に加熱した不活性ガス
中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性
ガス中から出すGRTAを行ってもよい。
なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましく
は0.1ppm以下)とすることが好ましい。
また、第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のN2Oガス、又は超乾燥エア(露点が-40℃以下、好ましくは-60℃以下)を導
入してもよい。酸素ガスまたはN2Oガスに、水、水素などが含まれないことが好ましい
。または、加熱処理装置に導入する酸素ガスまたはN2Oガスの純度を、6N以上好まし
くは7N以上(即ち、酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好まし
くは0.1ppm以下)とすることが好ましい。酸素ガス又はN2Oガスの作用により、
脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸素
を供給することによって、酸化物半導体層を高純度化及び電気的にi型(真性)化する。
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜530に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びド
レイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体
膜530に第1の加熱処理を行う前でも行った後でもよい。
また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域(単結晶領
域)、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成しても
よい。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素、
希ガス、または乾燥空気の雰囲気下で450℃以上850℃以下、好ましくは550℃以
上750℃以下の第1の加熱処理を行い、表面を含む領域に結晶領域(板状結晶を含む)
を有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第
2の酸化物半導体膜を形成し、450℃以上850℃以下、好ましくは600℃以上70
0℃以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に
結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領
域を有する酸化物半導体層を形成してもよい。
次いで、ゲート絶縁層507、及び酸化物半導体層531上に、ソース電極層及びドレイ
ン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、実施の形態3に示したソース電極層4
05a、ドレイン電極層405bに用いる材料を用いることができる。
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層515a、ドレイン電極層515bを形成した後、レジスト
マスクを除去する(図8(C)参照)。
第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレ
ーザ光やArFレーザ光を用いるとよい。酸化物半導体層531上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタの
チャネル長Lが決定される。なお、チャネル長Lが25nm未満の露光を行う場合には、
数nm以上数10nm以下と極めて波長が短い超紫外線(Extreme Ultrav
iolet)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を
行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成
されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能で
あり、回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層531がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層531を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層531は一部のみがエッチングされ、溝
部(凹部)を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてTi膜を用い、酸化物半導体層531にはIn-Ga-
Zn-O系酸化物半導体を用いたので、導電膜のエッチャントとしてアンモニア過水(ア
ンモニア、水、過酸化水素水の混合液)を用いる。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層5
16を形成する。
絶縁層516は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層516に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層516
に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体
層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化(n型化)し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層516はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
本実施の形態では、絶縁層516として膜厚200nmの酸化シリコン膜をスパッタ法を
用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の形
態では100℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス(代表的には
アルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うこ
とができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲット
を用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でス
パッタ法により酸化シリコンを形成することができる。酸化物半導体層に接して形成する
絶縁層516は、水分や、水素イオンや、OH-などの不純物を含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化
シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
酸化物半導体膜530の成膜時と同様に、絶縁層516の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ(クライオポンプなど)を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した絶縁層516に含まれる不純物の濃度を低減
できる。また、絶縁層516の成膜室内の残留水分を除去するための排気手段としては、
ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁層516を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは2
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導
体層の一部(チャネル形成領域)が絶縁層516と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜に対して第1の加熱処理を行って水素、
水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意
図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成
する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高
純度化及び電気的にi型(真性)化する。
以上の工程でトランジスタ510が形成される(図8(D)参照)。
また、絶縁層516に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後
の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの
不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させ
る効果を奏する。
絶縁層516上にさらに保護絶縁層506を形成してもよい。例えば、RFスパッタ法を
用いて窒化シリコン膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の
成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から
侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜な
どを用いる。本実施の形態では、保護絶縁層506を、窒化シリコン膜を用いて形成する
(図8(E)参照)。
本実施の形態では、保護絶縁層506として、絶縁層516まで形成された基板505を
100℃以上400℃以下の温度に加熱し、水素及び水分が除去された高純度窒素を含む
スパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。
この場合においても、絶縁層516と同様に、処理室内の残留水分を除去しつつ保護絶縁
層506を成膜することが好ましい。
保護絶縁層506の形成後、さらに大気中、100℃以上200℃以下、1時間以上30
時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱し
てもよいし、室温から、100℃以上200℃以下の加熱温度への昇温と、加熱温度から
室温までの降温を複数回くりかえして行ってもよい。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタを用いることにより、オフ状態における電流値(オフ電流値)をより低くするこ
とができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み
間隔も長く設定できる。よって、リフレッシュ動作の頻度をより少なくすることができる
ため、消費電力を抑制する効果を高くできる。
また、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得ら
れるため、高速駆動が可能である。よって、液晶表示装置の画素部に該トランジスタを用
いることで、高画質な画像を提供することができる。また、該トランジスタによって、同
一基板上に駆動回路部または画素部を作り分けて作製することができるため、液晶表示装
置の部品点数を削減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態5)
本明細書に開示する液晶表示装置は、さまざまな電子機器(遊技機も含む)に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョ
ン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともい
う)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。本実施の形態においては、上記実施の形態で説明した液晶表示装置を具
備する電子機器の例について説明する。
図9(A)は電子書籍(E-bookともいう)であり、筐体9630、表示部9631
、操作キー9632、太陽電池9633、充放電制御回路9634を有することができる
。図9(A)に示した電子書籍は、様々な情報(静止画、動画、テキスト画像など)を表
示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した
情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御す
る機能、等を有することができる。なお、図9(A)では充放電制御回路9634の一例
としてバッテリー9635、DCDCコンバータ(以下、コンバータと略記)9636を
有する構成について示している。実施の形態1乃至4のいずれかで示した液晶表示装置を
表示部9631に適用することにより、より長く良好な画像表示機能を保ち、セキュリテ
ィ性も高く、かつ低消費電力な電子書籍とすることができる。
図9(A)に示す構成とすることにより、表示部9631として半透過型、又は反射型の
液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池9633
による発電、及びバッテリー9635での充電を効率よく行うことができ、好適である。
なお太陽電池9633は、筐体9630の空きスペース(表面や裏面)に適宜設けること
ができるため、効率的なバッテリー9635の充電を行う構成とすることができ好適であ
る。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる
等の利点がある。
また図9(A)に示す充放電制御回路9634の構成、及び動作について図9(B)にブ
ロック図を示し説明する。図9(B)には、太陽電池9633、バッテリー9635、コ
ンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631に
ついて示しており、バッテリー9635、コンバータ9636、コンバータ9637、ス
イッチSW1乃至SW3が充放電制御回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようコンバ
ータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9
633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で
表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631
での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635
の充電を行う構成とすればよい。
次いで外光により太陽電池9633により発電がされない場合の動作の例について説明す
る。バッテリー9635に蓄電された電力は、スイッチSW3をオンにすることでコンバ
ータ9637により昇圧または降圧がなされる。そして、表示部9631の動作にバッテ
リー9635からの電力が用いられることとなる。
なお太陽電池9633については、充電手段の一例として示したが、他の手段によるバッ
テリー9635の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。
図10(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体300
2、表示部3003、キーボード3004などによって構成されている。実施の形態1乃
至4のいずれかで示した液晶表示装置を表示部3003に適用することにより、より長く
良好な画像表示機能を保ち、セキュリティ性も高く、かつ低消費電力なノート型のパーソ
ナルコンピュータとすることができる。
図10(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、
外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用
の付属品としてスタイラス3022がある。実施の形態1乃至4のいずれかで示した液晶
表示装置を表示部3023に適用することにより、より利便性、セキュリティが高く、低
消費電力な携帯情報端末(PDA)とすることができる。
図10(C)は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体27
01および筐体2703の2つの筐体で構成されている。筐体2701および筐体270
3は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図10(C)では表示部2705)に文章を表示し、左側の
表示部(図10(C)では表示部2707)に画像を表示することができる。実施の形態
1乃至4のいずれかで示した液晶表示装置を表示部2705、表示部2707に適用する
ことにより、より長く良好な画像表示機能を保ち、セキュリティ性も高く、かつ低消費電
力な電子書籍2700とすることができる。
また、図10(C)では、筐体2701に操作部などを備えた例を示している。例えば、
筐体2701において、電源2721、操作キー2723、スピーカー2725などを備
えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持た
せた構成としてもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図10(D)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成さ
れている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォ
ン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子
2808などを備えている。また、筐体2800には、携帯型情報端末の充電を行う太陽
電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐
体2801内部に内蔵されている。実施の形態1乃至4のいずれかで示した液晶表示装置
を表示パネル2802に適用することにより、より長く良好な画像表示機能を保ち、セキ
ュリティ性も高く、かつ低消費電力な携帯電話とすることができる。
また、表示パネル2802はタッチパネルを備えており、図10(D)には映像表示され
ている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能であ
る。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図
10(D)のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図10(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、
接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056な
どによって構成されている。実施の形態1乃至4のいずれかで示した液晶表示装置を表示
部(A)3057、表示部(B)3055に適用することにより、より長く良好な画像表
示機能を保ち、セキュリティ性も高く、かつ低消費電力なデジタルビデオカメラとするこ
とができる。
図10(F)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。実施の形態1乃至4のいずれかで示した液晶表示装置を表示部96
03に適用することにより、より長く良好な画像表示機能を保ち、セキュリティ性も高く
、かつ低消費電力なテレビジョン装置とすることができる。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では、オフ状態とする前に初期化画像を表示した液晶表示装置と、比較例として
オフ状態前の画像を表示したままオフ状態とした液晶表示装置の表示状態を比較した結果
を示す。
図12(A)及び図13(A)(図12(A)及び図13(A)は同じ写真である)にオ
フ状態前のオン状態の画像が表示された画面を示す。なお、図12(A)及び図13(A
)の画像は白黒の市松模様であり、画素のスイッチング素子としてはオフ電流が低い酸化
物半導体層(In-Ga-Zn-O層)を用いたトランジスタを適用した。本実施例の液
晶表示装置は透過型液晶表示装置であり、バックライトにより光が供給されている。本実
施例においては液晶表示装置がオフ状態となって駆動回路部及び画素部を含む表示パネル
への電源電位が停止された後も、画面の表示状態が分かるようにバックライトは点灯し続
けるようにした。本実施例の液晶表示装置はノーマリーホワイトの液晶表示装置であり、
液晶の初期状態はバックライトからの光を透過し白の表示となる。
図12(B)に表示装置がオフする前に、容量素子へ固定電位を書き込み、液晶を初期状
態へ戻した後、駆動回路部及び画素部を含む表示パネルへの電源電位を停止した場合の、
オフ状態直後の表示画面を示す。表示画面は液晶の初期状態が表示する全白画面の初期状
態画像を表示している。従って液晶はオフ状態において電界のかかっていない安定な初期
状態となっていることがわかる。
一方、図13(B)に比較例として、図13(A)に示した格子模様の表示画像を表示し
たまま、液晶表示装置をオフし表示パネルへの電源電位の供給を停止した場合の、オフ状
態直後の表示画面を示す。図13(B)においては、オフ直前のオン状態で表示されてい
た市松模様の画像が薄く確認でき、オフ後も液晶に電界がかかり続けていることがわかる
。このような不必要な時間、液晶に電界がかかることは液晶の劣化を招き、液晶表示装置
の画像表示機能や信頼性の低下を招く。
以上からわかるように、オフ状態とする前に液晶素子へ電圧が印加されないように固定電
位を書き込み初期化画像を表示することで液晶素子の劣化を防止し、長く良好な画像表示
機能を保ち、かつセキュリティ性も高めることができる。
従って、より信頼性の高い低消費電力化が達成された液晶表示装置、及び液晶表示装置の
駆動方法を提供することが可能となる。
100 液晶表示装置
110 画像処理回路
111 記憶回路
111b フレームメモリ
112 比較回路
113 表示制御回路
115 選択回路
116 電源
117 停止手段
120 表示パネル
121 駆動回路部
121A ゲート線駆動回路
121B ソース線駆動回路
122 画素部
123 画素
124 ゲート線
125 ソース線
126 端子部
126A 端子
126B 端子
127 スイッチング素子
128 共通電極
130 バックライト部
131 バックライト制御回路
132 バックライト
200 液晶表示装置
210 容量素子
214 トランジスタ
215 液晶素子
400 基板
401 ゲート電極層
402 ゲート絶縁層
403 酸化物半導体層
405a ソース電極層
405b ドレイン電極層
407 絶縁膜
409 保護絶縁層
410 トランジスタ
420 トランジスタ
427 絶縁層
430 トランジスタ
436a 配線層
436b 配線層
437 絶縁層
440 トランジスタ
505 基板
506 保護絶縁層
507 ゲート絶縁層
510 トランジスタ
511 ゲート電極層
515a ソース電極層
515b ドレイン電極層
516 絶縁層
530 酸化物半導体膜
531 酸化物半導体層
601 期間
602 期間
603 期間
604 期間
1401 期間
1402 期間
1403 期間
1404 期間
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカー
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 スタイラス
3023 表示部
3024 操作ボタン
3025 外部インターフェイス
3051 本体
3053 接眼部
3054 操作スイッチ
3055 表示部(B)
3056 バッテリー
3057 表示部(A)
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9630 筐体
9631 表示部
9632 操作キー
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 コンバータ
9637 コンバータ

Claims (5)

  1. ゲート線駆動回路と、
    液晶素子と、前記液晶素子と電気的に接続され、酸化物半導体層を有するトランジスタと、容量素子と、を有する画素と、を有する液晶表示装置であって、
    前記トランジスタは、ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の前記酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記ソース電極層上及び前記ドレイン電極層上の酸化シリコン層と、前記酸化シリコン層上の窒化シリコン層と、を有し、
    前記酸化物半導体層は、InとSnとGaとZnとを有し、
    前記液晶表示装置は、画像が表示されている際に、前記ゲート線駆動回路にクロック信号が供給される期間と、前記ゲート線駆動回路への前記クロック信号の供給が停止される期間と、を有し、
    前記液晶表示装置は、オフ状態となる前に、前記容量素子の電極間の電位差がほぼゼロとする液晶表示装置。
  2. ゲート線駆動回路と、
    液晶素子と、前記液晶素子と電気的に接続され、酸化物半導体層を有するトランジスタと、を有する画素を有する液晶表示装置であって、
    前記トランジスタは、ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の前記酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記ソース電極層上及び前記ドレイン電極層上の酸化シリコン層と、前記酸化シリコン層上の窒化シリコン層と、を有し、
    前記酸化物半導体層は、InとSnとGaとZnとを有し、
    前記液晶表示装置は、画像が表示されている際に、前記ゲート線駆動回路にクロック信号が供給される期間と、前記ゲート線駆動回路への前記クロック信号の供給が停止される期間と、を有し、
    前記液晶表示装置は、オフ状態となる前に、前記液晶素子の液晶に電界のかかっていない状態となる液晶表示装置。
  3. ゲート線駆動回路と、
    液晶素子と、前記液晶素子と電気的に接続され、酸化物半導体層を有するトランジスタと、を有する画素を有する液晶表示装置であって、
    前記トランジスタは、ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の前記酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記ソース電極層上及び前記ドレイン電極層上の酸化シリコン層と、前記酸化シリコン層上の窒化シリコン層と、を有し、
    前記酸化物半導体層は、InとSnとGaとZnとを有し、
    前記液晶表示装置は、画像が表示されている際に、前記ゲート線駆動回路にクロック信号が供給される期間と、前記ゲート線駆動回路への前記クロック信号の供給が停止される期間と、を有し、
    前記液晶表示装置は、オフ状態となる前に、前記液晶素子へ電圧が印加されない状態となる液晶表示装置。
  4. ゲート線駆動回路と、
    液晶素子と、前記液晶素子と電気的に接続され、酸化物半導体層を有するトランジスタと、を有する画素を有する液晶表示装置であって、
    前記トランジスタは、ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の前記酸化物半導体層と、前記酸化物半導体層上のソース電極層及びドレイン電極層と、前記ソース電極層上及び前記ドレイン電極層上の酸化シリコン層と、前記酸化シリコン層上の窒化シリコン層と、を有し、
    前記酸化物半導体層は、InとSnとGaとZnとを有し、
    前記液晶表示装置は、画像が表示されている際に、前記ゲート線駆動回路にクロック信号が供給される期間と、前記ゲート線駆動回路への前記クロック信号の供給が停止される期間と、を有し、
    前記液晶表示装置は、スイッチをオフにすることでオフ状態となる前に、前記スイッチを押すことで前記スイッチを押す前に表示していた画像とは異なる画像が表示される液晶表示装置。
  5. 請求項1乃至請求項4のいずれか一において、
    前記酸化物半導体層は、第1の酸化物半導体層と、前記第1の酸化物半導体層上に接して位置する第2の酸化物半導体層と、を有する液晶表示装置。
JP2022061783A 2010-01-20 2022-04-01 表示装置 Withdrawn JP2022100330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023183639A JP2023184596A (ja) 2010-01-20 2023-10-26 液晶表示装置の駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010009853 2010-01-20
JP2010009853 2010-01-20
JP2020207744A JP7054409B2 (ja) 2010-01-20 2020-12-15 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020207744A Division JP7054409B2 (ja) 2010-01-20 2020-12-15 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023183639A Division JP2023184596A (ja) 2010-01-20 2023-10-26 液晶表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2022100330A true JP2022100330A (ja) 2022-07-05

Family

ID=44277293

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011004550A Withdrawn JP2011170327A (ja) 2010-01-20 2011-01-13 液晶表示装置の駆動方法
JP2015078460A Withdrawn JP2015132851A (ja) 2010-01-20 2015-04-07 液晶表示装置
JP2017005120A Active JP6510569B6 (ja) 2010-01-20 2017-01-16 液晶表示装置
JP2017074963A Withdrawn JP2017156755A (ja) 2010-01-20 2017-04-05 液晶表示装置
JP2019071871A Withdrawn JP2019124961A (ja) 2010-01-20 2019-04-04 液晶表示装置
JP2020207744A Active JP7054409B2 (ja) 2010-01-20 2020-12-15 液晶表示装置
JP2022061783A Withdrawn JP2022100330A (ja) 2010-01-20 2022-04-01 表示装置
JP2023183639A Pending JP2023184596A (ja) 2010-01-20 2023-10-26 液晶表示装置の駆動方法

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2011004550A Withdrawn JP2011170327A (ja) 2010-01-20 2011-01-13 液晶表示装置の駆動方法
JP2015078460A Withdrawn JP2015132851A (ja) 2010-01-20 2015-04-07 液晶表示装置
JP2017005120A Active JP6510569B6 (ja) 2010-01-20 2017-01-16 液晶表示装置
JP2017074963A Withdrawn JP2017156755A (ja) 2010-01-20 2017-04-05 液晶表示装置
JP2019071871A Withdrawn JP2019124961A (ja) 2010-01-20 2019-04-04 液晶表示装置
JP2020207744A Active JP7054409B2 (ja) 2010-01-20 2020-12-15 液晶表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023183639A Pending JP2023184596A (ja) 2010-01-20 2023-10-26 液晶表示装置の駆動方法

Country Status (6)

Country Link
US (2) US9214121B2 (ja)
JP (8) JP2011170327A (ja)
KR (3) KR101805102B1 (ja)
CN (2) CN105761688B (ja)
TW (4) TWI550592B (ja)
WO (1) WO2011089842A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
CN105761688B (zh) * 2010-01-20 2019-01-01 株式会社半导体能源研究所 液晶显示设备的驱动方法
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
WO2011089853A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5736784B2 (ja) * 2011-01-13 2015-06-17 セイコーエプソン株式会社 温度検出装置、電気光学装置および電子機器
WO2012137756A1 (ja) * 2011-04-07 2012-10-11 シャープ株式会社 表示装置およびその駆動方法
WO2013069515A1 (ja) * 2011-11-07 2013-05-16 シャープ株式会社 表示装置およびその駆動方法
JP2013101420A (ja) * 2011-11-07 2013-05-23 Japan Display West Co Ltd 表示装置及び電子機器
JP5823603B2 (ja) 2012-02-29 2015-11-25 シャープ株式会社 駆動装置および表示装置
KR20210078571A (ko) 2012-03-13 2021-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 구동 방법
US9449571B2 (en) 2012-06-29 2016-09-20 Sharp Kabushiki Kaisha Display device driving method, display device, and liquid crystal display device
WO2014077295A1 (en) * 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20140184484A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US9959825B2 (en) 2013-03-29 2018-05-01 Sharp Kabushiki Kaisha Liquid crystal display device and method of driving the same
WO2014162791A1 (ja) 2013-04-03 2014-10-09 シャープ株式会社 駆動装置及び駆動方法並びに表示装置及び表示方法
US10416504B2 (en) * 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI641208B (zh) * 2013-07-26 2018-11-11 日商半導體能源研究所股份有限公司 直流對直流轉換器
US9583063B2 (en) 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US9806098B2 (en) 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102294280B1 (ko) * 2014-03-05 2021-08-26 삼성전자주식회사 디스플레이 장치 및 이의 제어 방법
WO2016152757A1 (ja) * 2015-03-25 2016-09-29 シャープ株式会社 フィールドシーケンシャルカラー方式の表示装置およびその制御方法
KR102398677B1 (ko) * 2015-04-06 2022-05-16 삼성디스플레이 주식회사 표시 장치
US9832484B2 (en) * 2015-05-20 2017-11-28 Texas Instruments Incorporated Still block detection in a video sequence
CN105182589A (zh) * 2015-10-09 2015-12-23 信利(惠州)智能显示有限公司 触控显示装置及其制作方法
CN106611579A (zh) * 2015-10-22 2017-05-03 小米科技有限责任公司 内容显示方法及装置
CN106611580A (zh) * 2015-10-22 2017-05-03 小米科技有限责任公司 内容显示方法及装置
CN105469768A (zh) * 2016-01-15 2016-04-06 京东方科技集团股份有限公司 显示模组的控制装置及控制方法、显示装置
CN106297705A (zh) * 2016-08-31 2017-01-04 南京巨鲨显示科技有限公司 一种用于消除医用显示器残影并自行保养的装置及方法
JP6473199B1 (ja) * 2017-08-04 2019-02-20 シャープ株式会社 液晶表示装置及び液晶テレビジョン受信装置
KR102544140B1 (ko) * 2018-02-06 2023-06-16 삼성디스플레이 주식회사 액정 표시 패널 구동 방법 및 이를 채용한 액정 표시 장치
CN112419996B (zh) * 2020-12-01 2022-02-18 厦门天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001075541A (ja) * 1999-06-28 2001-03-23 Sharp Corp 表示装置の駆動方法およびそれを用いた液晶表示装置
JP2001312253A (ja) * 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2004078124A (ja) * 2002-08-22 2004-03-11 Sharp Corp 表示装置およびその駆動方法
JP2004317582A (ja) * 2003-04-11 2004-11-11 Seiko Epson Corp 電気光学装置、電気光学装置の制御方法、電気光学装置の製造方法および電子機器
JP2006047500A (ja) * 2004-08-02 2006-02-16 Seiko Epson Corp 表示パネル駆動回路、表示装置及び電子機器
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01134497A (ja) 1987-11-20 1989-05-26 Semiconductor Energy Lab Co Ltd 液晶表示装置の電源回路
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05224626A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JPH0862577A (ja) * 1994-08-23 1996-03-08 Hitachi Ltd 液晶ライトバルブおよびそれを用いた投射型ディスプレイ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JPH0990317A (ja) 1995-09-27 1997-04-04 Canon Inc 液晶ディスプレイ
US5959599A (en) * 1995-11-07 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix type liquid-crystal display unit and method of driving the same
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW455725B (en) 1996-11-08 2001-09-21 Seiko Epson Corp Driver of liquid crystal panel, liquid crystal device, and electronic equipment
JP3496431B2 (ja) * 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
FR2763145B1 (fr) * 1997-05-07 1999-07-30 Centre Nat Rech Scient Dispositif a cristaux liquides comprenant des moyens d'ancrage perfectionnes sur au moins une plaque de confinement donnant une orientation degeneree sans memoire
JP3308880B2 (ja) * 1997-11-07 2002-07-29 キヤノン株式会社 液晶表示装置と投写型液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000267066A (ja) * 1999-03-15 2000-09-29 Canon Inc 液晶素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
EP1174758A4 (en) * 1999-12-03 2007-07-18 Mitsubishi Electric Corp LIQUID CRYSTAL DISPLAY
JP3835967B2 (ja) 2000-03-03 2006-10-18 アルパイン株式会社 Lcd表示装置
JP4137394B2 (ja) * 2000-10-05 2008-08-20 シャープ株式会社 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
CN1220098C (zh) 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
KR100498121B1 (ko) * 2000-04-28 2005-07-01 샤프 가부시키가이샤 표시장치, 표시장치의 구동방법 및 표시장치를 탑재한 전자기기
JP2002026312A (ja) * 2000-07-06 2002-01-25 National Institute Of Advanced Industrial & Technology 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3730159B2 (ja) * 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003131633A (ja) 2001-10-29 2003-05-09 Sony Corp 表示装置の駆動方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
KR100848092B1 (ko) * 2002-03-06 2008-07-24 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
JP3980910B2 (ja) 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4103425B2 (ja) 2002-03-28 2008-06-18 セイコーエプソン株式会社 電気光学装置、電子機器及び投射型表示装置
KR100857848B1 (ko) 2002-05-17 2008-09-10 삼성전자주식회사 백라이트 어셈블리와 이의 구동 방법과 이를 갖는 액정 표시 장치
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US20040246280A1 (en) 2003-06-06 2004-12-09 Credelle Thomas Lloyd Image degradation correction in novel liquid crystal displays
EP1647008A4 (en) 2003-06-06 2007-08-01 Clairvoyante Inc IMAGE ERROR CORRECTION IN NOVEL LIQUID CRYSTAL DISPLAYS WITH SPLIT BLUE SUBPIXELS
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4761735B2 (ja) * 2003-08-25 2011-08-31 シャープ株式会社 液晶表示装置およびその駆動方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006106019A (ja) 2004-09-30 2006-04-20 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動制御方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007272203A (ja) * 2006-03-06 2007-10-18 Nec Corp 表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI330822B (en) 2006-07-21 2010-09-21 Au Optronics Corp Driving device for liquid crystal display
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
FR2905027B1 (fr) * 2006-08-21 2013-12-20 Lg Philips Lcd Co Ltd Dispositif d'affichage a cristaux liquides et son procede de pilotage
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008268671A (ja) * 2007-04-23 2008-11-06 Canon Inc 液晶表示装置、その制御方法及び液晶プロジェクタシステム
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
TWI364015B (en) * 2007-05-03 2012-05-11 Hannstar Display Corp Liquid crystal display panel and driving method thereof
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2009042263A (ja) 2007-08-06 2009-02-26 Seiko Epson Corp 画像表示装置及びその制御方法
US8102346B2 (en) * 2007-09-20 2012-01-24 Sony Corporation Electro-optical device and electronic apparatus including the same
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009186542A (ja) 2008-02-04 2009-08-20 Seiko Epson Corp プロジェクタ
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR20090126767A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074379A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
EP2513894B1 (en) 2009-12-18 2018-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
CN105761688B (zh) * 2010-01-20 2019-01-01 株式会社半导体能源研究所 液晶显示设备的驱动方法
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
JP6393238B2 (ja) * 2015-06-10 2018-09-19 東京エレクトロン株式会社 基板液処理装置、基板液処理方法および記憶媒体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001075541A (ja) * 1999-06-28 2001-03-23 Sharp Corp 表示装置の駆動方法およびそれを用いた液晶表示装置
JP2001312253A (ja) * 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2004078124A (ja) * 2002-08-22 2004-03-11 Sharp Corp 表示装置およびその駆動方法
JP2004317582A (ja) * 2003-04-11 2004-11-11 Seiko Epson Corp 電気光学装置、電気光学装置の制御方法、電気光学装置の製造方法および電子機器
JP2006047500A (ja) * 2004-08-02 2006-02-16 Seiko Epson Corp 表示パネル駆動回路、表示装置及び電子機器
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
TW201543463A (zh) 2015-11-16
JP2023184596A (ja) 2023-12-28
TWI505254B (zh) 2015-10-21
KR102011801B1 (ko) 2019-08-19
JP2021063988A (ja) 2021-04-22
TWI614744B (zh) 2018-02-11
KR20120118473A (ko) 2012-10-26
JP2017156755A (ja) 2017-09-07
KR20170135996A (ko) 2017-12-08
TWI590223B (zh) 2017-07-01
JP7054409B2 (ja) 2022-04-13
TW201137843A (en) 2011-11-01
TW201727616A (zh) 2017-08-01
US20150293420A1 (en) 2015-10-15
US9214121B2 (en) 2015-12-15
CN102714023B (zh) 2016-05-04
CN105761688A (zh) 2016-07-13
WO2011089842A1 (en) 2011-07-28
CN102714023A (zh) 2012-10-03
TWI550592B (zh) 2016-09-21
JP6510569B2 (ja) 2019-05-08
US9448451B2 (en) 2016-09-20
KR20170068623A (ko) 2017-06-19
JP2015132851A (ja) 2015-07-23
JP2019124961A (ja) 2019-07-25
KR101805102B1 (ko) 2017-12-05
JP2017072863A (ja) 2017-04-13
TW201635271A (zh) 2016-10-01
KR101747421B1 (ko) 2017-06-14
JP6510569B6 (ja) 2019-06-12
US20110175883A1 (en) 2011-07-21
JP2011170327A (ja) 2011-09-01
CN105761688B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
JP7054409B2 (ja) 液晶表示装置
JP5883969B2 (ja) 表示装置
JP6005214B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231219

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20240222