JP2021520072A - 発光装置、これを備えた表示装置、及びその製造方法 - Google Patents

発光装置、これを備えた表示装置、及びその製造方法 Download PDF

Info

Publication number
JP2021520072A
JP2021520072A JP2020559534A JP2020559534A JP2021520072A JP 2021520072 A JP2021520072 A JP 2021520072A JP 2020559534 A JP2020559534 A JP 2020559534A JP 2020559534 A JP2020559534 A JP 2020559534A JP 2021520072 A JP2021520072 A JP 2021520072A
Authority
JP
Japan
Prior art keywords
electrode
light emitting
layer
rel1
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020559534A
Other languages
English (en)
Other versions
JP7089059B2 (ja
Inventor
デヒョン キム
デヒョン キム
ヒョンミン チョ
ヒョンミン チョ
ヒョンドク イム
ヒョンドク イム
ジョンヒョク カン
ジョンヒョク カン
グンキュ ソン
グンキュ ソン
ジュヨル イ
ジュヨル イ
ベクヒョン リム
ベクヒョン リム
ソンチャン チョ
ソンチャン チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2021520072A publication Critical patent/JP2021520072A/ja
Priority to JP2022093973A priority Critical patent/JP2022123014A/ja
Application granted granted Critical
Publication of JP7089059B2 publication Critical patent/JP7089059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

発光装置は、複数の単位発光領域を含む基板と、上記基板上に順に設けられた第１〜第４絶縁層と、を含んでもよい。各単位発光領域は、第１絶縁層上に設けられ、長さ方向に第１端部と第２端部を有する少なくとも１つ以上の発光素子と、基板上に設けられ、一定の間隔で離隔された第１及び第２バンクと、第１バンク上に設けられた第１電極及び第２バンク上に設けられた第２電極と、第１電極上に設けられ、第１電極と発光素子の第１端部を接続する第１コンタクト電極と、第２電極上に設けられ、第２電極と発光素子の第２端部を接続する第２コンタクト電極と、第１絶縁層と第１コンタクト電極の間に設けられ、平面視において、第１及び第２電極を取り囲む導電パターンと、を含んでもよい。【選択図】図４

Description

本発明は発光装置、これを備えた表示装置、及びその製造方法に関する。
発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、以下、ＬＥＤという）は、劣悪な環境条件下でも比較的良好な耐久性を示し、寿命及び輝度の面でも優れた性能を有する。最近では、このようなＬＥＤを様々な表示装置に適用するための研究が活発に行われている。
当該研究の一環として、無機結晶構造、例えば、窒化物系半導体を成長させた構造を利用してマイクロスケールまたはナノスケール程度に小さい超小型棒状ＬＥＤを製作する技術が開発されている。例えば、棒状ＬＥＤは自発光表示装置の画素などを構成することができる程度に小さいサイズに製作されることができる。
本発明の目的は、棒状ＬＥＤを含む発光装置、これを備えた表示装置、及びその製造方法を提供することである。
本発明の一実施形態による発光装置は、複数の単位発光領域を含む基板と、前記基板上に順に設けられた第１〜第４絶縁層と、を含んでもよい。ここで、各単位発光領域は、前記第１絶縁層上に設けられ、長さ方向に第１端部と第２端部を有する少なくとも１つ以上の発光素子と、前記基板上に設けられ、互いに一定の間隔で離隔された第１及び第２隔壁と、前記第１隔壁上に設けられた第１反射電極及び前記第２隔壁上に設けられた第２反射電極と、前記第１反射電極上に設けられ、前記第１反射電極と前記発光素子の第１端部を接続する第１コンタクト電極と、前記第２反射電極上に設けられ、前記第２反射電極と前記発光素子の第２端部を接続する第２コンタクト電極と、前記第１絶縁層と前記第１コンタクト電極の間に設けられ、平面上で見たとき、前記第１及び第２反射電極を取り囲む導電パターンと、を含んでもよい。
本発明の一実施形態において、前記導電パターンは、前記発光素子を対応する単位発光領域内に配置されるようにすることができる。
本発明の一実施形態において、前記単位発光領域のそれぞれは、前記第１反射電極に接続されて前記基板の第１方向に延長された第１接続配線と、前記第２反射電極に接続されて前記第１方向に延長された第２接続配線と、をさらに含んでもよい。ここで、前記第１反射電極は、前記第１接続配線から分岐されて前記第２反射電極を挟んで一定の間隔で離隔された第１−１反射電極及び第１−２反射電極を含んでもよい。
本発明の一実施形態において、前記導電パターンは、平面上で見たとき、前記第１−１反射電極と前記第１−２反射電極に重畳されてもよい。
本発明の一実施形態において、前記第１絶縁層は、前記基板と前記発光素子の間、及び前記導電パターンと前記第１反射電極の間に配置されてもよい。
本発明の一実施形態において、前記基板と前記発光素子の間に配置された前記第１絶縁層は前記発光素子を支持し、前記導電パターンと前記第１反射電極の間に配置された前記第１絶縁層は前記第１反射電極を保護することができる。
本発明の一実施形態において、前記発光装置は、前記第１反射電極上に設けられて前記第１反射電極をカバーする第１キャップ層と、前記第２反射電極上に設けられて前記第２反射電極をカバーする第２キャップ層と、をさらに含んでもよい。
本発明の一実施形態において、前記第２絶縁層は前記発光素子上に設けられ、前記発光素子の第１及び第２端部を外部に露出し、前記第３絶縁層は前記第１コンタクト電極上に設けられ、前記第１コンタクト電極を保護し、前記第４絶縁層は前記第２コンタクト電極上に設けられ、前記第２コンタクト電極を保護することができる。
本発明の一実施形態において、前記発光素子は、第１導電性ドーパントがドープされた第１導電性半導体層と、第２導電性ドーパントがドープされた第２導電性半導体層と、前記第１導電性半導体層と前記第２導電性半導体層の間に設けられた活性層と、を含んでもよい。
本発明の一実施形態において、前記発光素子は、マイクロスケールまたはナノスケールを有する円柱状あるいは多角柱状の発光ダイオードを含んでもよい。
本発明の一実施形態による発光装置を備えた表示装置は、表示領域及び非表示領域を含む基板と、前記表示領域に設けられ、少なくとも１つ以上のトランジスタを含む画素回路部と、前記画素回路部上に順に設けられた第１〜第４絶縁層と、光が出射される複数の単位発光領域を含む表示素子層と、を含んでもよい。ここで、各単位発光領域は、前記第１絶縁層上に設けられ、長さ方向に第１端部と第２端部を有する少なくとも１つ以上の発光素子と、前記画素回路部上に設けられ、互いに一定の間隔で離隔された第１及び第２隔壁と、前記第１隔壁上に設けられた第１反射電極及び前記第２隔壁上に設けられた第２反射電極と、前記第１反射電極上に設けられ、前記第１反射電極と前記発光素子の第１端部を接続する第１コンタクト電極と、前記第２反射電極上に設けられ、前記第２反射電極と前記発光素子の第２端部を接続する第２コンタクト電極と、前記第１絶縁層と前記第１コンタクト電極の間に設けられ、平面上で見たとき、前記第１及び第２反射電極を取り囲む導電パターンと、を含んでもよい。
上述した表示装置は、複数の単位発光領域を備えた基板を提供する段階と、前記単位発光領域のそれぞれに互いに一定の間隔で離隔された第１及び第２隔壁を形成する段階と、前記第１及び第２隔壁を含む前記基板上に第１反射電極、前記第１反射電極と同一平面上に離隔された第２反射電極、前記第１反射電極に接続された第１整列配線、及び前記第２反射電極に接続された第２整列配線を形成する段階と、前記第１及び第２反射電極上に第１絶縁物質層を形成する段階と、前記第１反射電極に重畳されるように前記第１絶縁物質層上に導電パターンを形成する段階と、前記第１絶縁物質層上に複数個の発光素子を含む溶液を投入し、前記第１整列配線と前記第２整列配線のそれぞれに電圧を印加して前記第１及び第２反射電極の間に前記発光素子を自己整列させる段階と、前記第１絶縁物質層をパターニングして前記第１反射電極の一部を露出する第１絶縁物質パターンを形成する段階と、前記第１絶縁物質パターン上に第２絶縁物質層を塗布してからパターニングして、各発光素子の第１端部、前記第１反射電極の一部、及び前記導電パターンを露出する第２絶縁物質パターンを形成する段階と、前記基板上から前記第１整列配線と前記第２整列配線を除去する段階と、前記露出された各発光素子の第１端部と前記第１反射電極を接続する第１コンタクト電極を形成する段階と、前記第１コンタクト電極上に前記第１コンタクト電極をカバーする第３絶縁層を形成し、前記第１及び第２絶縁物質パターンをパターニングして、各発光素子の第２端部と前記第２反射電極を露出する第１絶縁層と第２絶縁層を形成する段階と、前記露出された各発光素子の第２端部と前記第２反射電極を接続する第２コンタクト電極を形成する段階と、前記第２コンタクト電極上に前記第２コンタクト電極をカバーする第４絶縁層を形成する段階と、を含んで製造されてもよい。
本発明の一実施形態によると、光の効率を向上させながら不良を最小化した発光装置、これを備えた表示装置、及びその製造方法を提供することができる。
本発明の一実施形態による棒状発光ダイオードを示す斜視図である。 本発明の一実施例による発光装置の単位発光領域を示す回路図である。 本発明の一実施例による発光装置の単位発光領域を示す回路図である。 図１の棒状発光ダイオードを含む発光装置の単位発光領域を示す平面図である。 図３のＩ〜Ｉ’線に沿った断面図である。 本発明の一実施形態による表示装置を示したものであり、特に、図１に示された棒状ＬＥＤＬＤを発光源として使用した表示装置の概略的な平面図である。 図５に示された画素のうち１つの画素を示す等価回路図である。 図５のＥＡ１領域を拡大した平面図である。 図７のＩＩ〜ＩＩ’線に沿った断面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された第１及び第２隔壁を他の形態に示したものであり、図７のＩＩ〜ＩＩ’の線に対応する断面図である。
本発明は多様な変更を加えることができ、また、様々な形態を有することができるため、特定の実施形態を図面に例示し以下で詳細に説明する。しかし、これは本発明を特定の開示形態に限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物又は代替物を含むと理解すべきである。
各図面を説明するにあたり、類似する構成要素には類似する参照符号を使用した。添付の図面における構造物の寸法は、本発明を明確にするために実際よりも拡大して示した。第１、第２などの用語は様々な構成要素を説明するために用いられるが、上記構成要素は上記用語により限定されてはならない。上記用語は一つの構成要素を他の構成要素と区別するためだけに用いられる。例えば、本発明の権利範囲から外れない範囲内で、第１構成要素は第２構成要素と称されてもよく、これと同様に第２構成要素も第１構成要素と称されてもよい。単数の表現は文脈上明らかに違う意味を持たない限り、複数の表現を含む。
本出願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらの組み合わせが存在することを示すものであり、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらの組み合わせの存在または付加可能性を予め排除するものではないと理解すべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるというときは、他の部分の「真上に」ある場合のみならず、その中間に他の部分が介在されている場合も含む。また、本明細書において、ある層、膜、領域、板などの部分が他の部分上（ｏｎ）に形成されたというときは、上記形成された方向は上部方向のみに限らず、側面や下部方向に形成されたものを含む。逆に、層、膜、領域、板などの部分が他の部分の「下に」あるというときは、他の部分の「真下に」ある場合のみならず、その中間に他の部分が介在されている場合も含む。
以下、添付の図面を参照して本発明の好ましい実施形態をより詳細に説明する。
図１は本発明の一実施形態による棒状発光ダイオードを示す斜視図である。図１には円柱状の棒状発光ダイオードＬＤを示したが、本発明はこれに限定されない。
図１を参照すると、本発明の一実施形態による棒状発光ダイオード（ＬＤ）は、第１導電性半導体層（１１）と、第２導電性半導体層（１３）と、上記第１及び第２導電性半導体層（１１、１３）との間に介在された活性層（１２）と、を含んでもよい。
例えば、上記棒状発光ダイオード（ＬＤ）は、上記第１導電性半導体層（１１）、上記活性層（１２）、及び上記第２導電性半導体層（１３）が順に積層された積層体で実現されてもよい。以下の実施形態では、説明の便宜のため、上記棒状発光ダイオード（ＬＤ）を「棒状ＬＥＤ（ＬＤ）」と称する。
本発明の一実施形態によると、上記棒状ＬＥＤ（ＬＤ）は一方向に沿って延長された棒状で提供されてもよい。上記棒状ＬＥＤ（ＬＤ）の延長方向を長さ方向とすると、上記棒状ＬＥＤ（ＬＤ）は上記延長方向に沿って一側端部と他側端部を有することができる。
本発明の一実施形態において、上記一側端部には上記第１及び第２導電性半導体層（１１、１３）のうちのいずれか１つ、上記他側端部には上記第１及び第２導電性半導体層（１１、１３）の残り１つが配置されてもよい。
本発明の一実施形態において、上記棒状ＬＥＤ（ＬＤ）は円柱状に提供されてもよい。しかし、ここで、「棒状」とは、円柱、多角柱などのように上記長さ方向に長い（即ち、縦横比が１より大きい）ロット状（ｒｏｄ−ｌｉｋｅ ｓｈａｐｅ）或いはバー状（ｂａｒ−ｌｉｋｅ ｓｈａｐｅ）を含んでもよい。例えば、上記棒状ＬＥＤ（ＬＤ）の長さはその直径より大きくてもよい。
このような棒状ＬＥＤ（ＬＤ）は、例えば、マイクロスケールまたはナノスケール程度の直径及び／または長さを有する程度に小さく作製することができる。
但し、本発明の一実施形態による上記棒状ＬＥＤ（ＬＤ）の大きさはこれに限定されず、上記棒状ＬＥＤ（ＬＤ）が適用される表示装置の要求条件に適合するように上記棒状ＬＥＤ（ＬＤ）の大きさが変更されてもよい。
上記第１導電性半導体層（１１）は、例えば、少なくとも１つのｎ型半導体層を含んでもよい。例えば、上記第１導電性半導体層（１１）は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち何れか１つの半導体材料を含み、Ｓｉ、Ｇｅ、Ｓｎなどの第１導電性ドーパントがドープされた半導体層を含んでもよい。
上記第１導電性半導体層（１１）を構成する物質はこれに限定されず、その他にも多様な物質で上記第１導電性半導体層（１１）を構成してもよい。
上記活性層（１２）は上記第１導電性半導体層（１１）上に形成され、単一または多重量子井戸構造で形成されてもよい。本発明の一実施形態によると、上記活性層（１２）の上部及び／または下部には導電性ドーパントがドープされたクラッド層（不図示）が形成されてもよい。例えば、上記クラッド層はＡｌＧａＮ層またはＩｎＡｌＧａＮ層で実現されることができる。その他にＡｌＧａＮ、ＡｌＩｎＧａＮなどの物質も上記活性層（１２）として当然利用してもよい。
上記棒状ＬＥＤ（ＬＤ）の両端に所定電圧以上の電界を印加すると、上記活性層（１２）において電子−正孔対が結合して上記棒状ＬＥＤ（ＬＤ）が発光するようになる。
上記第２導電性半導体層（１３）は上記活性層（１２）上に設けられ、上記第１導電性半導体層（１１）と異なるタイプの半導体層を含んでもよい。例えば、上記第２導電性半導体層（１３）は少なくとも１つのｐ型半導体層を含んでもよい。例えば、上記第２導電性半導体層（１３）は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち少なくとも１つの半導体材料を含み、Ｍｇなどのような第２導電性ドーパントがドープされた半導体層を含んでもよい。
上記第２導電性半導体層（１３）を構成する物質はこれに限定されず、その他にも多様な物質が上記第２導電性半導体層（１３）を構成してもよい。
本発明の一実施形態によると、上記棒状ＬＥＤ（ＬＤ）は、上述した上記第１導電性半導体層（１１）、上記活性層（１２）、及び上記第２導電性半導体層（１３）の他にも各層の上部及び／または下部に他の蛍光体層、活性層、半導体層及び／または電極層をさらに含んでもよい。
また、上記棒状ＬＥＤ（ＬＤ）は絶縁性被膜（１４）をさらに含んでもよい。但し、本発明の一実施形態によると、上記絶縁性被膜（１４）は省略されてもよく、上記第１導電性半導体層（１１）、上記活性層（１２）、及び上記第２導電性半導体層（１３）の一部のみを覆うように提供されてもよい。
例えば、上記絶縁性被膜（１４）は、上記棒状ＬＥＤ（ＬＤ）の両端部を除いた部分に設けられることで、上記棒状ＬＥＤ（ＬＤ）の両端部が露出されてもよい。
説明の便宜上、図１には上記絶縁性被膜（１４）の一部を削除した様子を示しており、実際の棒状ＬＥＤ（ＬＤ）は円柱の側面が全て上記絶縁性被膜（１４）で覆われてもよい。
上記絶縁性被膜（１４）は、上記第１導電性半導体層（１１）、上記活性層（１２）及び／または上記第２導電性半導体層（１３）の外周面の少なくとも一部を覆うように設けられてもよい。例えば、上記絶縁性被膜（１４）は、少なくとも上記活性層（１２）の外周面を覆うように設けられることができる。
本発明の一実施形態によると、上記絶縁性被膜（１４）は透明な絶縁物質を含んでもよい。例えば、上記絶縁性被膜１４は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３及びＴｉＯ２からなる群より選択された１つ以上の絶縁物質を含んでもよいが、これに限定されず、絶縁性を有する様々な材料を使用することができる。
上記絶縁性被膜（１４）が上記棒状ＬＥＤ（ＬＤ）に設けられると、上記活性層（１２）が図示されていない第１及び／または第２電極と短絡することを防止することができる。
また、上記絶縁性被膜（１４）を形成することにより、上記棒状ＬＥＤ（ＬＤ）の表面欠陥を最小化して寿命及び効率を向上させることができる。また、複数の棒状ＬＥＤ（ＬＤ）が密接して配置される場合、上記絶縁性被膜（１４）は棒状ＬＥＤ（ＬＤ）の間で発生し得る所望しない短絡を防止することができる。
上述した棒状ＬＥＤ（ＬＤ）は様々な表示装置の発光源として用いられてもよい。例えば、上記棒状ＬＥＤ（ＬＤ）は照明装置や自発光表示装置として用いられてもよい。
図２ａ及び図２ｂは、本発明の一実施形態による発光装置の単位発光領域を示す回路図である。
特に、図２ａ及び図２ｂには能動型発光表示パネルを構成する画素の一例を示した。本発明の一実施形態において、上記単位発光領域は１つの画素を含んでもよい。
図２ａを参照すると、画素（ＰＸＬ）は、１つ以上の棒状ＬＥＤ（ＬＤ）と、これに接続されて上記棒状ＬＥＤ（ＬＤ）を駆動する駆動回路（１４４）と、を含んでもよい。
上記棒状ＬＥＤ（ＬＤ）の第１電極（例えば、アノード電極）は上記駆動回路（１４４）を経由して第１駆動電圧（ＶＤＤ）に接続され、第２電極（例えば、カソード電極）は第２駆動電圧（ＶＳＳ）に接続される。
上記第１駆動電圧（ＶＤＤ）及び上記第２駆動電圧（ＶＳＳ）は、互いに異なる電位を有してもよい。例えば、上記第２駆動電圧（ＶＳＳ）は、上記第１駆動電圧（ＶＤＤ）の電位より上記棒状ＬＥＤ（ＬＤ）のしきい電圧以上低い電位を有することができる。
上記棒状ＬＥＤ（ＬＤ）は、上記駆動回路（１４４）によって制御される駆動電流に相当する輝度で発光することができる。
一方、図２ａには、上記画素（ＰＸＬ）に１つの上記棒状ＬＥＤ（ＬＤ）のみが含まれる実施形態を開示したが、本発明はこれに限定されない。例えば、上記画素（ＰＸＬ）は、互いに並列に接続される複数の上記棒状ＬＥＤ（ＬＤ）を含んでもよい。
本発明の一実施形態によると、上記駆動回路（１４４）は、第１及び第２トランジスタ（Ｍ１、Ｍ２）とストレージキャパシタ（Ｃｓｔ）を含んでもよい。但し、上記駆動回路（１４４）の構造は図２ａに示された実施形態に限定されない。
上記第１トランジスタ（Ｍ１、スイッチングトランジスタ）の第１電極はデータ線（Ｄｊ）に接続され、第２電極は第１ノード（Ｎ１）に接続される。ここで、上記第１トランジスタ（Ｍ１）の上記第１電極と上記第２電極は互いに異なる電極であり、例えば、上記第１電極がソース電極であれば、上記第２電極はドレイン電極であってもよい。そして、上記第１トランジスタ（Ｍ１）のゲート電極は走査線（Ｓｉ）に接続される。
このような上記第１トランジスタ（Ｍ１）は、上記走査線（Ｓｉ）から上記第１トランジスタ（Ｍ１）がターンオンできる電圧（例えば、ロー電圧）の走査信号が供給されるときターンオンされて、上記データ線（Ｄｊ）と上記第１ノード（Ｎ１）を電気的に接続する。このとき、上記データ線（Ｄｊ）には該当フレームのデータ信号が供給され、これにより、上記第１ノード（Ｎ１）に上記データ信号が伝達される。上記第１ノード（Ｎ１）に伝達された上記データ信号は、上記ストレージキャパシタ（Ｃｓｔ）に充電される。
上記第２トランジスタ（Ｍ２、駆動トランジスタ）の第１電極は上記第１駆動電圧（ＶＤＤ）に接続され、第２電極は上記棒状ＬＥＤ（ＬＤ）の上記第１電極に接続される。上記第２トランジスタ（Ｍ２）のゲート電極は、上記第１ノード（Ｎ１）に接続される。このような上記第２トランジスタ（Ｍ２）は、上記第１ノード（Ｎ１）の電圧に対応して上記棒状ＬＥＤ（ＬＤ）に供給される駆動電流の量を制御する。
上記ストレージキャパシタ（Ｃｓｔ）の一電極は上記第１駆動電圧（ＶＤＤ）に接続され、他の電極は上記第１ノード（Ｎ１）に接続される。このような上記ストレージキャパシタ（Ｃｓｔ）は、上記第１ノード（Ｎ１）に供給される上記データ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
便宜上、図２ａには、上記データ信号を上記画素（ＰＸＬ）の内部に伝達するための上記第１トランジスタ（Ｍ１）と、上記データ信号を保持するための上記ストレージキャパシタ（Ｃｓｔ）と、上記データ信号に対応する駆動電流を上記棒状ＬＥＤ（ＬＤ）に供給するための上記第２トランジスタ（Ｍ２）とを含む比較的単純な構造の上記駆動回路（１４４）を示した。
しかし、本発明はこれに限定されるものではなく、上記駆動回路（１４４）の構造は多様に変更されて実施されてもよい。例えば、上記駆動回路（１４４）は、上記第２トランジスタ（Ｍ２）のしきい電圧を補償するためのトランジスタ素子、上記第１ノード（Ｎ１）を初期化するためのトランジスタ素子、及び／または上記棒状ＬＥＤ（ＬＤ）の発光時間を制御するためのトランジスタ素子などの少なくとも１つのトランジスタ素子や、上記第１ノード（Ｎ１）の電圧をブーストするためのブーストキャパシタなどの他の回路素子をさらに含むことができる。
また、図２ａには、上記駆動回路（１４４）に含まれるトランジスタ、例えば、上記第１及び第２トランジスタ（Ｍ１、Ｍ２）を全てＰ型トランジスタで図示したが、本発明はこれに限定されない。即ち、上記駆動回路（１４４）に含まれる上記第１及び第２トランジスタ（Ｍ１、Ｍ２）のうち少なくとも１つは、Ｎ型トランジスタに変更されてもよい。
図２ｂを参照すると、本発明の一実施形態によると、第１及び第２トランジスタ（Ｍ１、Ｍ２）はＮ型トランジスタで実装されてもよい。図２ｂに示された駆動回路（１４４）は、トランジスタのタイプ変更による一部の構成要素の接続位置の変更を除けば、その構成や動作は図２ａの駆動回路（１４４）と類似する。従って、これに対する詳細な説明は省略する。
図３は図１の棒状発光ダイオードを含む発光装置の単位発光領域を示す平面図であり、図４は図３のＩ〜Ｉ’線に沿った断面図である。
図３では、図示しやすくするために、棒状ＬＥＤが水平方向に整列されているものを図示したが、上記棒状ＬＥＤの配列はこれに限定されない。例えば、上記棒状ＬＥＤは、第１及び第２電極の間に斜め方向に整列されていてもよい。また、図３において、単位発光領域は発光表示パネルに含まれた複数の画素のそれぞれの画素領域であってもよい。
これに加え、図３には、単位発光領域に１つの棒状ＬＥＤが備えられる実施形態を図示したが、本発明はこれに限定されない。例えば、上記単位発光領域には複数個の棒状ＬＥＤが設けられてもよい。
図１〜図４を参照すると、本発明の一実施例による発光装置は、基板（ＳＵＢ）と、バリア層（ＢＲＬ）と、複数の棒状ＬＥＤ（ＬＤ）と、第１及び第２隔壁（ＰＷ１、ＰＷ２）と、第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）と、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）と、を含んでもよい。
上記基板（ＳＵＢ）はガラス、有機高分子、水晶などの絶縁性材料を含んでもよい。また、上記基板（ＳＵＢ）は曲がったり折り曲げられるように可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する材料からなってもよく、単層構造や多層構造であってもよい。
例えば、上記基板（ＳＵＢ）は、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリビニルアルコール（ｐｏｌｙｖｉｎｙｌ ａｌｃｏｈｏｌ）、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリフェニレンスルフィド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）、トリアセテートセルロース（ｔｒｉａｃｅｔａｔｅ ｃｅｌｌｕｌｏｓｅ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ ａｃｅｔａｔｅ ｐｒｏｐｉｏｎａｔｅ）のうち少なくとも何れか１つを含んでもよい。但し、上記基板（ＳＵＢ）を構成する材料は多様に変わってもよい。
上記バリア層（ＢＲＬ）は、上記棒状ＬＥＤ（ＬＤ）に不純物が拡散するのを防止することができる。
上記棒状ＬＥＤ（ＬＤ）のそれぞれは、第１導電性半導体層（１１）と、第２導電性半導体層（１３）と、上記第１及び第２導電性半導体層（１１、１３）との間に介在された活性層（１２）と、を含んでもよい。実施形態に応じて、上記棒状ＬＥＤ（ＬＤ）は上記第２導電性半導体層（１３）の上部に設けられた電極層（図示せず）をさらに含んでもよい。
上記電極層は金属または金属酸化物を含んでもよく、例えば、クロム（Ｃｒ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、ＩＴＯ及びこれらの酸化物または合金などを単独または混合して使用してもよいが、これに限定されない。
上記電極層を含む場合、上記棒状ＬＥＤ（ＬＤ）は、上記第２導電性半導体層（１３０）と上記第２電極（ＥＬ２）の接続部位の上記第２コンタクト電極（ＣＮＥ）２を形成する工程で求めされる温度より低い温度で接合させることができるという利点がある。
上記棒状ＬＥＤ（ＬＤ）は、第１方向（ＤＲ１）に沿って第１端部（ＥＰ１）と第２端部（ＥＰ２）を含んでもよい。上記第１端部（ＥＰ１）には上記第１及び第２導電性半導体層（１１、１３）のうちいずれか１つが、上記第２端部（ＥＰ２）には上記第１及び第２導電性半導体層（１１、１３）の残りの１つが配置されてもよい。本発明の一実施形態において、各棒状ＬＥＤ（ＬＤ）は、赤色光、緑色光、青色光、及び白色光のうち何れか１つの光を出射することができる。
上記棒状ＬＥＤ（ＬＤ）上には、上記棒状ＬＥＤ（ＬＤ）の上面の一部をカバーする第２絶縁層（ＩＮＳ２）が設けられてもよい。これにより、各棒状ＬＥＤ（ＬＤ）の両端部（ＥＰ１、ＥＰ２）は外部に露出されることができる。
本発明の一実施形態において、上記棒状ＬＥＤ（ＬＤ）は、上記第２反射電極（ＲＥＬ２）を基準として上記第２反射電極（ＲＥＬ２）の一側に配置された第１棒状ＬＥＤ（ＬＤ１）と、上記第２反射電極（ＲＥＬ２）の他側に配置された第２棒状ＬＥＤ（ＬＤ２）と、を含んでもよい。平面上で見たとき、上記第１棒状ＬＥＤ（ＬＤ１）と上記第２棒状ＬＥＤ（ＬＤ２）は、上記第２反射電極（ＲＥＬ２）を挟んで離隔されてもよい。
上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、１つの画素（ＰＸＬ）内で単位発光領域を区画することができる。上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、上記基板（ＳＵＢ）上において互いに一定の間隔で離隔されるように設けられてもよい。第１及び第２隔壁（ＰＷ１、ＰＷ２）は、１つの棒状ＬＥＤ（ＬＤ）の長さ以上に上記基板（ＳＵＢ）上で離隔されてもよい。
上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は無機材料または有機材料を含む絶縁物質を含んでもよいが、これに限定されない。上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、側面が所定の角度で傾斜した台形状であってもよいが、これに限定されず、半楕円形、円形、四角形などの様々な形状を有することができる。
本発明の一実施形態において、上記第１隔壁（ＰＷ１）は、上記第２隔壁（ＰＷ２）を基準として、上記第２隔壁（ＰＷ２）の一側に配置された第１−１隔壁（ＰＷ１＿１）と、上記第２隔壁（ＰＷ２）の他側に配置された第１−２隔壁（ＰＷ１＿２）と、を含んでもよい。
平面上で見たとき、上記第１−１隔壁（ＰＷ１＿１）と上記第１−２隔壁（ＰＷ１＿２）は、上記第２隔壁（ＰＷ２）を挟んで離隔されることができる。
上記第１−１隔壁（ＰＷ１＿１）、上記第２隔壁（ＰＷ２）、及び上記第１−２隔壁（ＰＷ１＿２）は、上記基板（ＳＵＢ）上の同じ平面上に配置されてもよく、同じ高さを有することができる。
上記第１反射電極（ＲＥＬ１）は上記第１隔壁（ＰＷ１）上に設けらてもよい。上記第１反射電極（ＲＥＬ１）は、各棒状ＬＥＤ（ＬＤ）の上記第１及び第２端部（ＥＰ１、ＥＰ２）の何れか１つの端部に隣接して配置され、上記第１コンタクト電極（ＣＮＥ１）を介して対応する棒状ＬＥＤ（ＬＤ）に電気的に接続されることができる。
上記第１反射電極（ＲＥＬ１）は、平面上で見たとき、上記第２反射電極（ＲＥＬ２）の一側及び他側にそれぞれ分岐された第１−１反射電極（ＲＥＬ１＿１）と第１−２反射電極（ＲＥＬ１＿２）を含んでもよい。上記第１−１反射電極（ＲＥＬ１＿１）と上記第１−２反射電極（ＲＥＬ１＿２）の間に上記第２反射電極（ＲＥＬ２）が配置されてもよい。
上記第１−１反射電極（ＲＥＬ１＿１）と上記第１−２反射電極（ＲＥＬ１＿２）は、上記第１方向（ＤＲ１）に交差する第２方向（ＤＲ２）に沿って延長されたバー（Ｂａｒ）形状であってもよい。上記第１−１反射電極（ＲＥＬ１＿１）と上記第１−２反射電極（ＲＥＬ１＿２）は、上記第１方向（ＤＲ１）に沿って延長された第１−１接続配線（ＣＮＬ１＿１）に接続されてもよい。
上記第２反射電極（ＲＥＬ２）は、上記基板（ＳＵＢ）上において上記第１棒状ＬＥＤ（ＬＤ１）と上記第２棒状ＬＥＤ（ＬＤ２）との間に設けられてもよい。上記第２反射電極（ＲＥＬ２）は、上記第１方向（ＤＲ１）に沿って延長された第２−１接続配線（ＣＮＬ２−１）に電気的に接続されてもよい。
上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）の形状に対応するように設けられてもよい。従って、上記第１反射電極（ＲＥＬ１）は上記第１隔壁（ＰＷ１）の傾斜に対応する傾斜を有することができ、上記第２反射電極（ＲＥＬ２）は上記第２隔壁（ＰＷ２）の傾斜に対応する傾斜を有することができる。
本発明の一実施形態において、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、一定の反射率を有する導電性材料からなってもよい。上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、上記棒状ＬＥＤ（ＬＤ）の両端部（ＥＰ１、ＥＰ２）から出射される光を画像が表示される方向（例えば、正面方向）に進行させることができる。
特に、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）の形状に対応する形状を有するため、上記棒状ＬＥＤ（ＬＤ）のそれぞれの両端部（ＥＰ１、ＥＰ２）から出射された光は、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）によって反射されて上記正面方向にさらに進むことができる。従って、上記棒状ＬＥＤ（ＬＤ）から出射された光の効率が向上することができる。
本発明の一実施形態において、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、その上部に設けられた上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）とともに上記棒状ＬＥＤ（ＬＤ）のそれぞれから出射された光の効率を向上させる反射部材として機能することができる。
上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）のうち何れか１つの反射電極はアノード電極で、残りの１つの反射電極はカソード電極であってもよい。本発明の一実施形態では、上記第１反射電極（ＲＥＬ１）がアノード電極で、上記第２反射電極（ＲＥＬ２）がカソード電極であってもよい。
上記第１反射電極（ＲＥＬ１）と上記第２反射電極（ＲＥＬ２）は同一平面上に配置されてもよく、同じ高さを有することができる。上記第１反射電極（ＲＥＬ１）と上記第２反射電極（ＲＥＬ２）が同じ高さであれば、上記棒状ＬＥＤ（ＬＤ）が上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）により安定的に接続されることができる。
説明の便宜上、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）が上記基板（ＳＵＢ）上に直接設けられるものを図示したが、これに限定されない。例えば、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）と上記基板（ＳＵＢ）との間には、上記発光装置がパッシブマトリックスまたはアクティブマトリックスで駆動されるための構成要素が設けられてもよい。
上記発光装置が上記アクティブマトリクスで駆動される場合、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）と上記基板（ＳＵＢ）との間には、信号配線、絶縁層、及び／またはトランジスタなどが設けられることができる。
上記信号配線は走査配線、データ配線、電源配線などを含んでもよく、上記トランジスタは上記信号配線に接続され、ゲート電極、半導体層、ソース電極、及びドレイン電極を含んでもよい。
上記トランジスタのソース及びドレイン電極のうち１つの電極は、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の何れか１つの電極に接続されることができ、上記トランジスタを介して上記データ配線のデータ信号が上記何れか１つの電極に印加されることができる。ここで、信号配線、上記絶縁層及び／または上記トランジスタなどは、様々な個数及び形態で設けられることができる。
本発明の一実施形態において、上記第１反射電極（ＲＥＬ１）は、上記第１−１接続配線ＣＮＬ１＿１に接続されることができる。上記第１−１接続配線ＣＮＬ１＿１は、上記第１反射電極（ＲＥＬ１）と一体で設けられてもよい。
上記第１−１接続配線（ＣＮＬ１＿１）は、コンタクトホール（図示せず）を介して上記トランジスタに電気的に接続されることができる。これにより、上記トランジスタに提供された信号が上記第１−１接続配線（ＣＮＬ１＿１）を介して上記第１反射電極（ＲＥＬ１）に印加されることができる。
上記第２反射電極（ＲＥＬ２）は、上記第２−１接続配線（ＣＮＬ２＿１）に接続されることができる。上記第２−１接続配線（ＣＮＬ２＿１）は、上記第２反射電極（ＲＥＬ２）と一体で設けられてもよく、上記第１方向（ＤＲ１）に沿って延長されてもよい。
上記第２−１接続配線（ＣＮＬ２＿１）は、上記発光装置がアクティブマトリクスで駆動される場合、コンタクトホール（図示せず）を介して上記信号配線に電気的に接続されることができる。これにより、上記信号配線の電圧が上記第２−１接続配線（ＣＮＬ２＿１）を介して上記第２反射電極（ＲＥＬ２）に印加されることができる。例えば、第２駆動電圧（ＶＳＳ）が上記信号配線に印加される場合、上記第２駆動電圧（ＶＳＳ）は上記第２−１接続配線（ＣＮＬ２＿１）を介して上記第２反射電極（ＲＥＬ２）に印加されることができる。
上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１接続配線（ＣＮＬ１＿１、ＣＮＬ２＿１）は導電性材料からなってもよい。上記導電性材料には、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、これらの合金のような金属、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）のような導電性酸化物、ＰＥＤＯＴのような導電性高分子などが含まれてもよい。
また、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１接続配線（ＣＮＬ１＿１、ＣＮＬ２＿１）は単一膜で形成されてもよいが、これに限定されるものではなく、金属、合金、導電性酸化物、導電性高分子のうち２以上の物質が積層された多重膜で形成されてもよい。
ここで、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１接続配線（ＣＮＬ１＿１、ＣＮＬ２＿１）の材料は上述した材料に限定されない。例えば、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１接続配線（ＣＮＬ１＿１、ＣＮＬ２＿１）は、上記棒状ＬＥＤ（ＬＤ）のそれぞれの両端部（ＥＰ１、ＥＰ２）から出射される光が画像の表示される方向（例えば、正面方向）に進行するように一定の反射率を有する導電性材料からなってもよい。
上記第１反射電極（ＲＥＬ１）上には、上記第１反射電極（ＲＥＬ１）と上記棒状ＬＥＤ（ＬＤ）のそれぞれの両端部（ＥＰ１、ＥＰ２）のうち何れか１つを電気的及び／または物理的に安定して接続する上記第１コンタクト電極（ＣＮＥ１）が設けられてもよい。
上記第１コンタクト電極（ＣＮＥ１）は、上記棒状ＬＥＤ（ＬＤ）のそれぞれから出射されて上記第１反射電極（ＲＥＬ１）によって上記正面方向に反射された光が損失なく上記正面方向に進行できるように透明導電性材料で構成されてもよい。例えば、上記透明導電性材料は、ＩＴＯ、ＩＺＯ、ＩＴＺＯなどを含んでもよい。上記第１コンタクト電極（ＣＮＥ１）の材料は上述した材料に限定されない。
上記第１コンタクト電極（ＣＮＥ１）は、平面上で見たとき、上記第１反射電極（ＲＥＬ１）をカバーし、上記第１反射電極（ＲＥＬ１）に重畳されてもよい。また、上記第１コンタクト電極（ＣＮＥ１）は、各棒状ＬＥＤ（ＬＤ）の両端部（ＥＰ１、ＥＰ２）のうち何れか１つの端部に部分的に重畳されてもよい。
本発明の一実施形態において、上記第１コンタクト電極（ＣＮＥ１）は、上記第１−１反射電極（ＲＥＬ１＿１）上に設けられた第１−１コンタクト電極（ＣＮＥ１＿１）と、上記第１−２反射電極（ＲＥＬ１＿２）上に設けられた第１−２コンタクト電極（ＣＮＥ１＿２）と、を含んでもよい。
平面上で見たとき、上記第１−１コンタクト電極（ＣＮＥ１＿１）は、上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）と上記第１−１反射電極（ＲＥＬ１＿１）に重畳されてもよい。また、上記第１−２コンタクト電極（ＣＮＥ１＿２）は、平面上で見たとき、上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）と上記第１−２反射電極（ＲＥＬ１＿２）に重畳されてもよい。
上記第１コンタクト電極（ＣＮＥ１）上には、上記第１コンタクト電極（ＣＮＥ１）をカバーする第３絶縁層（ＩＮＳ３）が設けられてもよい。上記第３絶縁層（ＩＮＳ３）は、上記第１コンタクト電極（ＣＮＥ１）が外部に露出しないようにして、上記第１コンタクト電極（ＣＮＥ１）の腐食を防止することができる。
上記第３絶縁層（ＩＮＳ３）は、無機材料を含む無機絶縁膜または有機材料を含む有機絶縁膜であってもよい。上記第３絶縁層（ＩＮＳ３）は、図面に示されたように単一層からなってもよいが、これに限定されず、多重層からなってもよい。
上記第３絶縁層（ＩＮＳ３）が多重層からなる場合、上記第３絶縁層（ＩＮＳ３）は、複数の無機絶縁膜または複数の有機絶縁膜が交互に積層された構造を有することができる。例えば、上記第３絶縁層（ＩＮＳ３）は、第１無機絶縁膜、有機絶縁膜、及び第２無機絶縁膜が順に積層された構造であってもよい。
上記第２反射電極（ＲＥＬ２）上には上記第２コンタクト電極（ＣＮＥ２）が設けられてもよい。上記第２コンタクト電極（ＣＮＥ２）は、平面上で見たとき、上記第２反射電極（ＲＥＬ２）をカバーし、上記第２反射電極（ＲＥＬ２）に重畳されてもよい。また、上記第２コンタクト電極（ＣＮＥ２）は、上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）及び上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）にそれぞれ重畳されてもよい。
上記第２コンタクト電極（ＣＮＥ２）は、上記第１コンタクト電極（ＣＮＥ１）と同じ物質からなってもよいが、これに限定されない。
上記第２コンタクト電極（ＣＮＥ２）上には、上記第２コンタクト電極（ＣＮＥ２）をカバーする第４絶縁層（ＩＮＳ４）が設けられてもよい。
上記第４絶縁層（ＩＮＳ４）は、上記第２コンタクト電極（ＣＮＥ２）が外部に露出しないようにして上記第２コンタクト電極（ＣＮＥ２）の腐食を防止することができる。上記第４絶縁層（ＩＮＳ４）は、無機絶縁膜または有機絶縁膜のうち何れか１つの絶縁膜で構成されてもよい。
上記第４絶縁層（ＩＮＳ４）上には、オーバーコート層（ＯＣ）が設けられてもよい。
上記オーバーコート層（ＯＣ）は、その下部に配置された上記第１及び第２隔壁（ＰＷ１、ＰＷ２）、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）などにより生じた段差を緩和させる平坦化層であってもよい。また、上記オーバーコート層（ＯＣ）は、上記棒状ＬＥＤ（ＬＤ）に酸素及び水分などが侵入するのを防止する封止層であってもよい。
実施形態に応じて、上記オーバーコート層（ＯＣ）は省略されてもよい。上記オーバーコート層（ＯＣ）が省略された場合、上記第４絶縁層（ＩＮＳ４）が上記棒状ＬＥＤ（ＬＤ）に酸素及び水分などが侵入するのを防止する封止層の役割をすることができる。
上述したように、上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）は上記第１−１反射電極（ＲＥＬ１＿１）に接続され、上記第２端部（ＥＰ２）は上記第２反射電極（ＲＥＬ２）の一側に接続されることができる。例えば、上記第１棒状ＬＥＤ（ＬＤ１）の第１導電性半導体層（１１）は上記第１−１反射電極（ＲＥＬ１＿１）に接続され、上記第１棒状ＬＥＤ（ＬＤ１）の第２導電性半導体層（１３）は上記第２反射電極（ＲＥＬ２）の一側に接続されてもよい。
これにより、上記第１棒状ＬＥＤ（ＬＤ１）の第１及び第２導電性半導体層（１１、１３）は、上記第１−１反射電極（ＲＥＬ１＿１）と上記第２反射電極（ＲＥＬ２）を介して所定の電圧の印加を受けることができる。上記第１棒状ＬＥＤ（ＬＤ１）の両側端部（ＥＰ１、ＥＰ２）に所定の電圧以上の電界を印加すると、上記活性層（１２）において電子−正孔対が結合して上記第１棒状ＬＥＤ（ＬＤ１）が発光するようになる。
また、上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）は上記第２反射電極（ＲＥＬ２）の他側に接続され、上記第２端部（ＥＰ２）は上記第１−２反射電極（ＲＥＬ１＿２）に接続されることができる。例えば、上記第２棒状ＬＥＤ（ＬＤ２）の第１導電性半導体層（１１）は上記第１−２反射電極（ＲＥＬ１＿２）に接続され、上記第２棒状ＬＥＤ（ＬＤ２）の第２導電性半導体層（１３）は上記第２反射電極（ＲＥＬ２）の他側に接続されてもよい。
これにより、上記第２棒状ＬＥＤ（ＬＤ２）の第１及び第２導電性半導体層（１１、１３）は、上記第１−２反射電極（ＲＥＬ１＿２）と上記第２反射電極（ＲＥＬ２）を介して所定の電圧の印加を受けることができる。上記第２棒状ＬＥＤ（ＬＤ２）の両側端部（ＥＰ１、ＥＰ２）に所定の電圧以上の電界を印加すると、上記活性層（１２）において電子−正孔対が結合して上記第２棒状ＬＥＤ（ＬＤ２）が発光するようになる。
一方、上記発光装置の各単位発光領域は、第１キャップ層（ＣＰＬ１）、第２キャップ層（ＣＰＬ２）、及び導電パターン（ＣＰ）をさらに含んでもよい。
上記第１キャップ層（ＣＰＬ１）は、上記第１反射電極（ＲＥＬ１）上に設けられてもよい。上記第１キャップ層（ＣＰＬ１）は、上記発光装置の製造工程時に発生する不良などによる上記第１反射電極（ＲＥＬ１）の損傷を防止し、上記第１反射電極（ＲＥＬ１）と上記基板（ＳＵＢ）の接着力をさらに強化させることができる。
上記第１キャップ層（ＣＰＬ１）は、上記棒状ＬＥＤ（ＬＤ）のそれぞれから出射されて上記第１反射電極（ＲＥＬ１）によって上記正面方向に反射された光の損失を最小化するために、ＩＺＯのような透明な導電性材料からなってもよい。
本発明の一実施形態において、上記第１キャップ層（ＣＰＬ１）は、第１−１キャップ層（ＣＰＬ１＿１）と第１−２キャップ層（ＣＰＬ１＿２）を含んでもよい。上記第１−１キャップ層（ＣＰＬ１＿１）は上記第１−１反射電極（ＲＥＬ１＿１）上に設けられ、上記第１−２キャップ層（ＣＰＬ１＿２）は上記第１−２反射電極（ＲＥＬ１＿２）上に設けられてもよい。
上記第１−１キャップ層（ＣＰＬ１＿１）と上記第１−２キャップ層（ＣＰＬ１＿２）は、上記第１方向ＤＲ１に延長された第１−２接続配線（ＣＮＬ１＿２）に接続されることができる。上記第１−２接続配線（ＣＮＬ１＿２）は、上記第１−１キャップ層（ＣＰＬ１＿１）及び上記第１−２キャップ層（ＣＰＬ１＿２）と一体で設けられ、上記第１−１キャップ層（ＣＰＬ１＿１）及び上記第１−２キャップ層（ＣＰＬ１＿２）と同じ物質を含んでもよい。
上記第１−２接続配線（ＣＮＬ１＿２）は上記第１−１接続配線（ＣＮＬ１＿１）上に設けられ、平面上で見たとき、上記第１−１接続配線（ＣＮＬ１＿１）に重畳されてもよい。上記第１−１接続配線（ＣＮＬ１＿１）と上記第１−２接続配線（ＣＮＬ１＿２）は、上記単位発光領域内で第１接続配線（ＣＮＬ）を構成することができる。
上記第２キャップ層（ＣＰＬ２）は、上記第２反射電極（ＲＥＬ２）上に設けられてもよい。上記第２キャップ層（ＣＰＬ２）は、上記発光装置の製造工程時に発生する不良などによる上記第２反射電極（ＲＥＬ２）の損傷を防止し、上記第２反射電極（ＲＥＬ２）と上記基板（ＳＵＢ）の接着力をさらに強化させることができる。
上記第２キャップ層（ＣＰＬ２）は上記第１キャップ層（ＣＰＬ１）と同じ層に設けられ、同じ物質を含んでもよい。上記第２キャップ層（ＣＰＬ２）は上記第１方向（ＤＲ１）に延長された第２−２接続配線（ＣＮＬ２＿２）に接続されることができる。上記第２−２接続配線（ＣＮＬ２＿２）は、上記第２キャップ層（ＣＰＬ２）と一体で設けられ、上記第２キャップ層（ＣＰＬ２）と同じ物質を含んでもよい。
上記第２−２接続配線（ＣＮＬ２＿２）は上記第２−１接続配線ＣＮＬ２＿１上に設けられ、平面上で見たとき、上記第２−１接続配線ＣＮＬ２＿１に重畳されてもよい。上記第２−１接続配線（ＣＮＬ２＿１）と上記第２−２接続配線（ＣＮＬ２＿２）は、上記単位発光領域内で第２接続配線（ＣＮＬ２）を構成することができる。
上記導電パターン（ＣＰ）は、上記単位発光領域内で上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）を取り囲む形で設けられてもよい。上記導電パターン（ＣＰ）は、平面上で見たとき、上記第１反射電極（ＲＥＬ１）と上記第１コンタクト電極（ＣＮＥ１）に部分的に重畳されてもよい。
上記導電パターン（ＣＰ）は、上記棒状ＬＥＤ（ＬＤ）を上記単位発光領域内に配置させる役割をする。即ち、上記導電パターン（ＣＰ）は、上記棒状ＬＥＤ（ＬＤ）を所望しない領域、例えば、上記単位発光領域の外郭に配置されないようにすることができる。
上記導電パターン（ＣＰ）は、隣接する２つの単位発光領域の間で発生する電界を相殺させて、対応する単位発光領域の外郭に上記棒状ＬＥＤ（ＬＤ）が配置されないようにすることができる。
上記導電パターン（ＣＰ）は、電気的に孤立したフローティング（ｆｌｏａｔｉｎｇ）状態であってもよいが、これに限定されない。
本発明の一実施形態において、上記導電パターンＣＰは、第１絶縁層（ＩＮＳ１）を挟んで上記第１反射電極（ＲＥＬ１）上に設けられてもよい。このとき、上記第１コンタクト電極（ＣＮＥ１）は、上記導電パターン（ＣＰ）上に設けられてもよい。
以下では、図３及び図４を参照し、本発明の一実施形態による発光装置の構造について積層順に沿って説明する。
上記バリア層（ＢＲＬ）が設けられた上記基板（ＳＵＢ）上に上記第１及び第２隔壁（ＰＷ１、ＰＷ２）が設けられてもよい。上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、上記バリア層（ＢＲＬ上）において一定の間隔で離隔して配置されてもよい。
上記第１隔壁（ＰＷ１）上に上記第１反射電極（ＲＥＬ１）が設けられ、上記第２隔壁（ＰＷ２）上に上記第２反射電極（ＲＥＬ２）が設けられてもよい。上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、対応する隔壁上の同じ平面上に設けられ、対応する隔壁の形状に対応する形状を有することができる。
上記第１反射電極（ＲＥＬ１）上に上記第１キャップ層（ＣＰＬ１）が設けられ、上記第２反射電極（ＲＥＬ２）上に上記第２キャップ層（ＣＰＬ２）設けられてもよい。
上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）を含む上記基板（ＳＵＢ）上に上記第１絶縁層（ＩＮＳ１）が設けられてもよい。上記第１絶縁層（ＩＮＳ１）は上記第１キャップ層（ＣＰＬ１）の一部と重畳し、上記基板（ＳＵＢ）と１つの棒状ＬＥＤ（ＬＤ）の間に配置されてもよい。
以下では、説明の便宜上、上記基板（ＳＵＢ）と上記１つの棒状ＬＥＤ（ＬＤ）の間に配置された上記第１絶縁層（ＩＮＳ１）を「絶縁パターン」と称する。
上記絶縁パターン（ＩＮＳ１）は、上記基板（ＳＵＢ）と上記１つの棒状ＬＥＤ（ＬＤ）の間の空間を埋めて、上記１つの棒状ＬＥＤ（ＬＤ）を安定的に支持し、上記１つの棒状ＬＥＤ（ＬＤ）の離脱を防止することができる。
上記絶縁パターン（ＩＮＳ１）は、上記第１キャップ層（ＣＰＬ１）の一側端部をカバーし、上記第１反射電極（ＲＥＬ１）と離隔されてもよい。また、上記絶縁パターン（ＩＮＳ１）は、上記第２キャップ層（ＣＰＬ２）の一側端部をカバーし、上記第２反射電極（ＲＥＬ２）と離隔されてもよい。
本発明の一実施形態において、上記第１絶縁層（ＩＮＳ１）は、無機材料を含む無機絶縁膜または有機材料を含む有機絶縁膜を含んでもよい。
上記第１絶縁層（ＩＮＳ１）は、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）とともに上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）をカバーして上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）を保護することができる。上記第１絶縁層（ＩＮＳ１）は、上記発光装置の製造工程中に発生し得る不良による上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の損傷を防止することができる。
上記第１絶縁層（ＩＮＳ１）を含む上記基板（ＳＵＢ）上に上記導電パターン（ＣＰ）が設けられてもよい。上記導電パターン（ＣＰ）は、上記第１絶縁層（ＩＮＳ１）を挟んで上記第１キャップ層（ＣＰＬ１）及び上記第１反射電極（ＲＥＬ１）上に設けられてもよい。
上記導電パターン（ＣＰ）を含む上記基板（ＳＵＢ）上に上記棒状ＬＥＤ（ＬＤ）が整列されてもよい。上記棒状ＬＥＤ（ＬＤ）は、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間に形成される上記電界により自己整列が誘導されて、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間の上記絶縁パターン（ＩＮＳ１）上に設けられることができる。
上記棒状ＬＥＤ（ＬＤ）上に上記棒状ＬＥＤ（ＬＤ）の上面の一部をカバーする上記第２絶縁層（ＩＮＳ２）が設けられてもよい。上記第２絶縁層（ＩＮＳ２）は、無機材料を含む無機絶縁膜または有機材料を含む有機絶縁膜であってもよい。
上記第２絶縁層（ＩＮＳ２）が設けられた上記基板（ＳＵＢ）上に上記第１コンタクト電極（ＣＮＥ１）が設けられてもよい。上記第１コンタクト電極（ＣＮＥ１）は上記第１キャップ層（ＣＰＬ１）をカバーし、上記第１キャップ層（ＣＰＬ１）を介して上記第１反射電極（ＲＥＬ１）に電気的に接続されることができる。
実施形態に応じて、上記第１キャップ層（ＣＰＬ１）が省略される場合、上記第１コンタクト電極（ＣＮＥ１）は、上記第１反射電極（ＲＥＬ）１上に直接設けられて上記第１反射電極（ＲＥＬ１）に直接接続されることができる。
上記第１コンタクト電極（ＣＮＥ１）が設けられた上記基板（ＳＵＢ）上に上記第３絶縁層（ＩＮＳ３）が設けられてもよい。上記第３絶縁層（ＩＮＳ３）は、上記第１コンタクト電極（ＣＮＥ１）及び上記第２絶縁層（ＩＮＳ２）をカバーするように上記基板（ＳＵＢ）上に設けられてもよい。
上記第３絶縁層（ＩＮＳ３）が設けられた上記基板（ＳＵＢ）上に上記第２コンタクト電極（ＣＮＥ２）が設けられてもよい。上記第２コンタクト電極（ＣＮＥ２）は、上記第２キャップ層（ＣＰＬ２）をカバーし、上記第２キャップ層（ＣＰＬ２）を介して上記第２反射電極（ＲＥＬ２）に接続されることができる。
実施形態に応じて、上記第２キャップ層（ＣＰＬ２）が省略される場合、上記第２コンタクト電極（ＣＮＥ２）は、上記第２反射電極（ＲＥＬ２）上に直接設けられて上記第２反射電極（ＲＥＬ２）に直接接続されることができる。
上記第２コンタクト電極（ＣＮＥ２）が設けられた上記基板（ＳＵＢ）上に上記第４絶縁層（ＩＮＳ４）が設けられてもよい。
上記第４絶縁層（ＩＮＳ４）上に上記オーバーコート層（ＯＣ）が設けられてもよい。
図５は本発明の一実施形態による表示装置を示したものであり、特に、図１に示された棒状ＬＥＤ（ＬＤ）を発光源として使用した表示装置の概略的な平面図である。
図１及び図５を参照すると、本発明の一実施形態による表示装置は、基板（ＳＵＢ）と、上記基板（ＳＵＢ）上に設けられた画素（ＰＸＬ）と、上記基板（ＳＵＢ）上に設けられ、上記画素（ＰＸＬ）を駆動する駆動部と、上記画素（ＰＸＬ）と上記駆動部を接続する配線部（図示せず）と、を含んでもよい。
上記基板（ＳＵＢ）は、表示領域（ＤＡ）及び非表示領域（ＮＤＡ）を含んでもよい。
上記表示領域（ＤＡ）は、映像を表示する上記画素（ＰＸＬ）が設けられる領域であってもよい。上記非表示領域（ＮＤＡ）は、上記画素（ＰＸＬ）を駆動するための駆動部、及び上記画素（ＰＸＬ）と上記駆動部を接続する配線部（図示せず）の一部が設けられる領域であってもよい。
上記表示領域（ＤＡ）は多様な形状を有することができる。例えば、上記表示領域（ＤＡ）は、直線からなる辺を含む閉じた形の多角形、曲線からなる辺を含む円形、楕円形など、直線と曲線からなる辺を含む半円形、半楕円形などの様々な形状で設けられることができる。
上記表示領域（ＤＡ）が複数個の領域を含む場合、各領域も直線の辺を含む閉じた形の多角形、曲線の辺を含む半円形、半楕円形などの様々な形状で設けられてもよい。また、上記複数の領域の面積は互いに同一または異なってもよい。
本発明の一実施形態では、上記表示領域（ＤＡ）が直線の辺を含む四角形の形状を有する１つの領域に設けられた場合を例に挙げて説明する。
上記非表示領域（ＮＤＡ）は、上記表示領域（ＤＡ）の少なくとも一側に設けられてもよい。本発明の一実施形態において、上記非表示領域（ＮＤＡ）は、上記表示領域（ＤＡ）の周囲を取り囲んでもよい。
上記画素（ＰＸＬ）は、上記基板（ＳＵＢ）上の上記表示領域（ＤＡ）内に設けられてもよい。上記画素（ＰＸＬ）のそれぞれは映像を表示する最小単位であり、複数個設けられることができる。
上記画素（ＰＸＬ）は、白色光及び／またはカラー光を出射する発光素子を含んでもよい。各画素（ＰＸＬ）は赤色、緑色、及び青色の何れか１つの色を出射することができるが、これに限定されない。例えば、各画素（ＰＸＬ）はシアン、マゼンタ、イエロー、及び白色のうち１つの色を出射してもよい。
上記画素（ＰＸＬ）は、複数個設けられ、第１方向）（ＤＲ１）に延長された行と上記第１方向（ＤＲ１）と交差する第２方向（ＤＲ２）に延長された列に沿ってマトリックス（ｍａｔｒｉｘ）状で配列されてもよい。しかし、上記画素（ＰＸＬ）の配列形態は特に限定されず、様々な形態に配列されることができる。
上記駆動部は上記配線部を介して各画素（ＰＸＬ）に信号を提供し、これによって上記画素（ＰＸＬ）の駆動を制御することができる。図５では、説明の便宜上、上記配線部が省略されている。
上記駆動部は、走査線を介して上記画素（ＰＸＬ）に走査信号を供給する走査駆動部（ＳＤＶ）と、発光制御線を介して上記画素（ＰＸＬ）に発光制御信号を供給する発光駆動部（ＥＤＶ）と、データ線を介して上記画素（ＰＸＬ）にデータ信号を供給するデータ駆動部（ＤＤＶ）と、タイミング制御部（図示せず）と、を含んでもよい。上記タイミング制御部は、上記走査駆動部（ＳＤＶ）、上記発光駆動部（ＥＤＶ）、及び上記データ駆動部（ＤＤＶ）を制御することができる。
図６は図５に示された画素のうち１つの画素を示す等価回路図である。図６には、説明の便宜上、ｊ番目のデータ線（Ｄｊ）、ｉ−１番目の走査線（Ｓｉ−１）、ｉ番目の走査線（Ｓｉ）、及びｉ＋１番目の走査線（Ｓｉ＋１）に接続された１つの画素を示した。
図５及び図６を参照すると、本発明の実施形態による画素（ＰＸＬ）は、棒状ＬＥＤ（ＬＤ）、第１〜第７トランジスタ（Ｔ１〜Ｔ７）、及びストレージキャパシタ（Ｃｓｔ）を含んでもよい。
上記棒状ＬＥＤ（ＬＤ）の一側端部は、上記第６トランジスタ（Ｔ６）を経由して上記第１トランジスタ（Ｔ１）に接続され、上記棒状ＬＥＤ（ＬＤ）の他側端部は、第２駆動電圧（ＶＳＳ）に接続されることができる。上記棒状ＬＥＤ（ＬＤ）は、上記第１トランジスタＴ１から供給される電流量に対応して所定の輝度の光を生成することができる。
上記第１トランジスタ（Ｔ１；駆動トランジスタ）のソース電極は、上記第５トランジスタ（Ｔ５）を経由して第１駆動電圧（ＶＤＤ）に接続され、ドレイン電極は、上記第６トランジスタ（Ｔ６）を経由して上記棒状ＬＥＤ（ＬＤ）の一側端部に接続される。このような上記第１トランジスタ（Ｔ１）は、自らのゲート電極である第１ノード（Ｎ１）の電圧に対応して上記第１駆動電圧（ＶＤＤ）から上記棒状ＬＥＤ（ＬＤ）を経由して上記第２駆動電圧（ＶＳＳ）に流れる電流量を制御する。
上記第２トランジスタ（Ｔ２；スイッチングトランジスタ）は、ｊ番目のデータ線（Ｄｊ）と上記第１トランジスタ（Ｔ１）のソース電極の間に接続される。そして、上記第２トランジスタ（Ｔ２）のゲート電極は、ｉ番目の走査線（Ｓｉ）に接続される。このような上記第２トランジスタ（Ｔ２）は、上記ｉ番目の走査線（Ｓｉ）に走査信号が供給されるときターンオンされて、上記ｊ番目のデータ線（Ｄｊ）と上記第１トランジスタ（Ｔ１）のソース電極を電気的に接続させる。
上記第３トランジスタ（Ｔ３）は、上記第１トランジスタ（Ｔ１）のドレイン電極と上記第１ノード（Ｎ１）の間に接続される。そして、上記第３トランジスタ（Ｔ３）のゲート電極は、上記ｉ番目の走査線（Ｓｉ）に接続される。このような上記第３トランジスタ（Ｔ３）は、上記ｉ番目の走査線（Ｓｉ）に走査信号が供給されるとターンオンされて、上記第１トランジスタ（Ｔ１）のドレイン電極と上記第１ノード（Ｎ１）を電気的に接続させる。従って、上記第３トランジスタ（Ｔ３）がターンオンされると、上記第１トランジスタ（Ｔ１）はダイオード状に接続される。
上記第４トランジスタ（Ｔ４）は、上記第１ノード（Ｎ１）と初期化電源（Ｖｉｎｔ）の間に接続される。そして、上記第４トランジスタ（Ｔ４）のゲート電極は、ｉ−１番目の走査線（Ｓｉ−１）に接続される。このような上記第４トランジスタ（Ｔ４）は、上記ｉ−１番目の走査線（Ｓｉ−１）に走査信号が供給されるとターンオンされて、上記第１ノード（Ｎ１）に上記初期化電源（Ｖｉｎｔ）の電圧を供給する。ここで、上記初期化電源（Ｖｉｎｔ）は、上記データ信号より低い電圧に設定される。
上記第５トランジスタ（Ｔ５）は、上記第１駆動電圧（ＶＤＤ）と上記第１トランジスタ（Ｔ１）のソース電極の間に接続される。そして、上記第５トランジスタ（Ｔ５）のゲート電極は、ｉ番目の発光制御線（Ｅｉ）に接続される。このような上記第５トランジスタ（Ｔ５）は、上記ｉ番目の発光制御線（Ｅｉ）に発光制御信号が供給されるとターンオフされ、それ以外の場合にターンオンされる。
上記第６トランジスタ（Ｔ６）は、上記第１トランジスタ（Ｔ１）のドレイン電極と上記棒状ＬＥＤ（ＬＤ）の一側端部の間に接続される。そして、上記第６トランジスタ（Ｔ６）のゲート電極は、上記ｉ番目の発光制御線（Ｅｉ）に接続される。このような上記第６トランジスタ（Ｔ６）は、上記ｉ番目の発光制御線（Ｅｉ）に発光制御信号が供給されるとターンオフされ、それ以外の場合にターンオンされる。
上記第７トランジスタ（Ｔ７）は、上記初期化電源（Ｖｉｎｔ）と上記棒状ＬＥＤ（ＬＤ）の一側端部の間に接続される。そして、上記第７トランジスタ（Ｔ７）のゲート電極は、ｉ＋１番目の走査線（Ｓｉ＋１）に接続される。このような上記第７トランジスタ（Ｔ７）は、上記ｉ＋１番目の走査線（Ｓｉ＋１）に走査信号が供給されるとターンオンされて、上記初期化電源（Ｖｉｎｔ）の電圧を上記棒状ＬＥＤ（ＬＤ）の一側端部に供給する。
上記ストレージキャパシタ（Ｃｓｔ）は、上記第１駆動電圧（ＶＤＤ）と上記第１ノード（Ｎ１）の間に接続される。このような上記ストレージキャパシタ（Ｃｓｔ）は、上記データ信号及び上記第１トランジスタ（Ｔ１）のしきい値電圧に対応する電圧を保持する。
一方、上記１つの画素（ＰＸＬ）内に上記棒状ＬＥＤ（ＬＤ）を整列させるとき、第２ノード（Ｎ２）には第１整列配線（図示せず）が接続され、上記棒状ＬＥＤ（ＬＤ）の他側端部には第２整列配線（図示せず）が接続される。
上記第１整列配線にはグランド電圧（ＧＮＤ）が印加され、上記第２整列配線には交流電圧が印加されることができる。上記第１及び第２整列配線のそれぞれに異なる電圧レベルを有する所定の電圧が印加されることによって、上記第２ノード（Ｎ２）と上記棒状ＬＥＤ（ＬＤ）の他側端部の間に電界が形成されることができる。上記電界によって上記棒状ＬＥＤ（ＬＤ）は上記画素（ＰＸＬ）内で所望の領域に整列されることができる。
図７は図５のＥＡ１領域を拡大した平面図であり、図８は図７のＩＩ〜ＩＩ’線に沿った断面図である。
図７では、図示しやすくするために、複数の棒状ＬＥＤが水平方向に整列されたものを図示したが、上記棒状ＬＥＤの配列はこれに限定されない。
また、図７では、図示しやすくするために、上記棒状ＬＥＤに接続されるトランジスタ及び上記トランジスタに接続された信号配線の図示を省略した。
本発明の一実施形態において、重複する説明を避けるために、上述した一実施形態と異なる点を中心に説明する。本実施形態において特に説明しない部分は上述した一実施形態に従い、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。図７及び図８において、単位発光領域は１つの画素に備えられた画素領域であってもよい。
図１〜図８を参照すると、本発明の一実施形態による表示装置は、第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）が設けられた基板（ＳＵＢ）を含んでもよい。上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれは映像を表示する画素領域であり、光が出射される単位発光領域であってもよい。
上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれは、上記基板（ＳＵＢ）と、上記基板（ＳＵＢ）上に設けられた画素回路部（ＰＣＬ）と、上記画素回路部（ＰＣＬ）上に設けられた表示素子層（ＤＰＬ）と、を含んでもよい。
上記基板（ＳＵＢ）はガラス、有機高分子、水晶などの絶縁性材料を含んでもよい。また、上記基板（ＳＵＢ）は曲がったり折り曲げられるように可撓性を有する材料からなってもよく、単層構造や多層構造であってもよい。
上記画素回路部（ＰＣＬ）は、上記基板（ＳＵＢ）上に配置されたバッファ層（ＢＦＬ）と、上記バッファ層（ＢＦＬ）上に配置された第１及び第２トランジスタ（Ｔ１、Ｔ２）と、駆動電圧配線（ＤＶＬ）と、を含んでもよい。
上記バッファ層（ＢＦＬ）は、上記第１及び第２トランジスタ（Ｔ１、Ｔ２）に不純物が拡散するのを防止することができる。上記バッファ層（ＢＦＬ）は単一層で設けられてもよいが、少なくとも２重層以上の多重層で設けられてもよい。
上記バッファ層（ＢＦＬ）が多重層で設けられる場合、各層は同じ材料または異なる材料で形成されてもよい。上記バッファ層（ＢＦＬ）は上記基板（ＳＵＢ）の材料及び工程条件に応じて省略されてもよい。
上記第１トランジスタ（Ｔ１）は、上記表示素子層（ＤＰＬ）に備えられた複数の棒状ＬＥＤ（ＬＤ）の一部に電気的に接続されて対応する棒状ＬＥＤ（ＬＤ）を駆動する駆動トランジスタであり、上記第２トランジスタ（Ｔ２）は、上記第１トランジスタ（Ｔ１）をスイッチングするスイッチングトランジスタであってもよい。
上記第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれは、半導体層（ＳＣＬ）、ゲート電極（ＧＥ）、第１及び第２電極（ＥＬ１、ＥＬ２）を含んでもよい。
上記半導体層（ＳＣＬ）は、上記バッファ層（ＢＦＬ）上に配置されてもよい。上記半導体層（ＳＣＬ）は、上記第１電極（ＥＬ１）に接触される第１領域と上記第２電極（ＥＬ２）に接触される第２領域を含んでもよい。上記第１領域と上記第２領域の間の領域はチャネル領域であってもよい。本発明の一実施形態において、上記第１領域はソース領域及びドレイン領域のうち何れか１つの領域で、上記第２領域は残りの１つの領域であってもよい。
上記半導体層（ＳＣＬ）は、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンであってもよい。上記チャネル領域は不純物でドープされていない半導体パターンで、真性半導体であってもよい。上記第１領域及び上記第２領域は、上記不純物がドープされた半導体パターンであってもよい。
上記ゲート電極（ＧＥ）は、ゲート絶縁層（ＧＩ）を挟んで上記半導体層（ＳＣＬ）上に設けられてもよい。
上記第１電極（ＥＬ１）と上記第２電極（ＥＬ２）のそれぞれは、層間絶縁層（ＩＬＤ）と上記ゲート絶縁層（ＧＩ）を貫通するコンタクトホールを介して上記半導体層（ＳＣＬ）の第１領域及び第２領域に接触されることができる。
上記駆動電圧配線（ＤＶＬ）は上記ゲート絶縁層（ＧＩ）上に設けられ、上記層間絶縁層（ＩＬＤ）を貫通するコンタクトホールを介してブリッジパターン（ＢＲＰ）に接続されてもよい。
上記第１及び第２トランジスタ（Ｔ１、Ｔ２）と上記駆動電圧配線（ＤＶＬ）上には保護層（ＰＳＶ）が設けられてもよい。
上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記表示素子層（ＤＰＬ）は、上記保護層（ＰＳＶ）上に設けられた第１及び第２隔壁（ＰＷ１、ＰＷ２）、第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記棒状ＬＥＤ（ＬＤ）、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）を含んでもよい。
上記棒状ＬＥＤ（ＬＤ）は、第１棒状ＬＥＤ（ＬＤ１）と第２棒状ＬＥＤ（ＬＤ２）を含んでもよい。上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれは、第１導電性半導体層（１１）と、第２導電性半導体層（１３）と、上記第１及び第２導電性半導体層（１１、１３）の間に介在された活性層（１２）と、を含んでもよい。また、上記第１及び第２棒状ＬＥＤＬ（Ｄ１、ＬＤ２）のそれぞれは、長さ方向に沿って第１端部（ＥＰ１）と第２端部（ＥＰ２）を含んでもよい。
上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれの第１及び第２端部（ＥＰ１、ＥＰ２）は、上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれの上面の一部をカバーする第２絶縁層（ＩＮＳ２）によって外部に露出されてもよい。
上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれは、カラー光及び／または白色光を出射することができる。
上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、上記保護層（ＰＳＶ）上において互いに一定の間隔で離隔されてもよい。上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、側面が所定の角度で傾斜した台形状で設けられてもよいが、これに限定されない。
上記第１隔壁（ＰＷ１）は、平面上で見たとき、上記第２隔壁（ＰＷ２）を挟んで一定の間隔で離隔された第１−１隔壁（ＰＷ１＿１）と第１−２隔壁（ＰＷ１＿２）を含んでもよい。
上記第１反射電極（ＲＥＬ１）は上記第１隔壁（ＰＷ１）上に設けられ、上記第２反射電極（ＲＥＬ２）は上記第２隔壁（ＰＷ２）上に設けられてもよい。上記第１反射電極（ＲＥＬ１）は上記第１隔壁（ＰＷ１）の形状に対応する形状で、上記第２反射電極（ＲＥＬ２）は上記第２隔壁（ＰＷ２）の形状に対応する形状であってもよい。
上記第１反射電極（ＲＥＬ１）は、上記第１−１隔壁（ＰＷ１＿１）上に設けられた第１−１反射電極（ＲＥＬ１＿１）と、上記第１−２隔壁（ＰＷ１＿２）上に設けられた第１−２反射電極（ＲＥＬ１＿２）と、を含んでもよい。上記第１−１反射電極（ＲＥＬ１＿１）と上記第１−２反射電極（ＲＥＬ１＿２）は、第１方向（ＤＲ１）に延長された第１−１接続配線（ＣＮＬ１＿１）に接続されることができる。
上記第１−１反射電極（ＲＥＬ１＿１）は上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）に隣接して配置され、上記第１−２反射電極（ＲＥＬ１＿２）は上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）に隣接して配置されてもよい。平面上で見たとき、上記第１−１反射電極（ＲＥＬ１＿１）と上記第１−２反射電極（ＲＥＬ１＿２）は、上記第２反射電極（ＲＥＬ２）を挟んで一定の間隔で離隔されることができる。
上記第２反射電極（ＲＥＬ２）は上記第２隔壁（ＰＷ２）上に設けられ、平面上で見たとき、上記第１棒状ＬＥＤ（ＬＤ１）と上記第２棒状ＬＥＤ（ＬＤ２）の間に配置されることができる。
上記第２反射電極（ＲＥＬ２）の一側は上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）に隣接して配置され、上記第２反射電極（ＲＥＬ２）の他側は上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）に隣接して配置されてもよい。
上記第２反射電極（ＲＥＬ２）は、上記第１方向（ＤＲ１）に延長された第２−１接続配線（ＣＮＬ２＿１）に接続されることができる。
本発明の一実施形態において、上記第１−１接続配線（ＣＮＬ１＿１）は、対応する棒状ＬＥＤ（ＬＤ）の整列時に上記第１反射電極（ＲＥＬ１）に電圧を印加する配線であってもよい。上記第２−１接続配線（ＣＮＬ２＿１）は、対応する棒状ＬＥＤ（ＬＤ）の整列時に上記第２反射電極（ＲＥＬ２）に電圧を印加する配線であってもよい。
本発明の一実施形態において、上記第１反射電極（ＲＥＬ１）と上記第１−１接続配線（ＣＮＬ１＿１）は一体で設けられてもよく、上記第２反射電極（ＲＥＬ２）と上記第２−１接続配線（ＣＮＬ２＿１）は一体で設けられてもよい。
上記第１反射電極（ＲＥＬ１）上には、上記第１反射電極（ＲＥＬ１）と上記棒状ＬＥＤ（ＬＤ）を電気的及び／または物理的に安定して接続するための上記第１コンタクト電極（ＣＮＥ１）が設けられてもよい。
上記第１コンタクト電極（ＣＮＥ１）は、上記第１−１反射電極（ＲＥＬ１＿１）上に設けられた第１−１コンタクト電極（ＣＮＥ１＿１）と、上記第１−２反射電極（ＲＥＬ１＿２）上に設けられた第１−２コンタクト電極（ＣＮＥ１＿２）と、を含んでもよい。
上記第１−１コンタクト電極（ＣＮＥ１＿１）は、上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）と上記第１−１反射電極（ＲＥＬ１＿１）のそれぞれにオーミック（Ｏｈｍｉｃ）接触することができる。上記第１−２コンタクト電極（ＣＮＥ１＿２）は、上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）と上記第１−２反射電極（ＲＥＬ１＿２）のそれぞれにオーミック接触することができる。
上記第１コンタクト電極（ＣＮＥ１）上には第３絶縁層（ＩＮＳ３）が設けらてもよい。上記第３絶縁層（ＩＮＳ３）は、その下部に配置された上記第１コンタクト電極（ＣＮＥ１）が外部に露出しないようにカバーすることができる。
上記第２反射電極（ＲＥＬ２）上には、上記第２反射電極（ＲＥＬ２）と上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）を電気的及び／または物理的に安定して接続するための上記第２コンタクト電極（ＣＮＥ２）が設けられてもよい。
上記第２コンタクト電極（ＣＮＥ２）の一側は、上記第２反射電極（ＲＥＬ２）の一側と上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）のそれぞれにオーミック接触することができる。上記第２コンタクト電極（ＣＮＥ２）の他側は、上記第２反射電極（ＲＥＬ２）の他側と上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）のそれぞれにオーミック接触することができる。
上記第２コンタクト電極（ＣＮＥ２）上には第４絶縁層（ＩＮＳ４）が設けられてもよい。上記第４絶縁層（ＩＮＳ４）は、その下部に配置される上記第２コンタクト電極（ＣＮＥ２）が外部に露出しないようにカバーすることができる。
上記第４絶縁層（ＩＮＳ４）上にはオーバーコート層（ＯＣ）が設けられてもよい。
一方、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記表示素子層（ＤＰＬ）は、第１キャップ層（ＣＰＬ１）、第２キャップ層（ＣＰＬ２）、及び導電パターン（ＣＰ）をさらに含んでもよい。
上記第１キャップ層（ＣＰＬ１）は、上記第１反射電極（ＲＥＬ１）上に設けられてもよい。上記第１キャップ層（ＣＰＬ１）は、上記第１−１反射電極（ＲＥＬ１＿１）上に設けられた第１−１キャップ層（ＣＰＬ１＿１）と、上記第１−２反射電極（ＲＥＬ１＿２）上に設けられた第１−２キャップ層（ＣＰＬ１＿２）と、を含んでもよい。
上記第１−１キャップ層（ＣＰＬ１＿１）と上記第１−２キャップ層（ＣＰＬ１＿２）は、上記第１方向（ＤＲ１）に延長された第１−２接続配線（ＣＮＬ１＿２）に接続されることができる。
上記第１−２接続配線（ＣＮＬ１＿２）は上記第１−１接続配線（ＣＮＬ１＿１）上に設けられ、平面上で見たとき、上記第１−１接続配線（ＣＮＬ１＿１）に重畳されて上記第１−１接続配線（ＣＮＬ１＿１）とともに上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの第１接続配線（ＣＮＬ１）を構成することができる。
上記第１接続配線（ＣＮＬ１）は、コンタクトホール（ＣＨ）を介して上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの画素回路部（ＰＣＬ）に電気的に接続されることができる。
上記第２キャップ層（ＣＰＬ２）は、上記第２反射電極（ＲＥＬ２）上に設けられてもよい。上記第２キャップ層（ＣＰＬ２）は、上記第１方向（ＤＲ１）に延長された第２−２接続配線（ＣＮＬ２＿２）に接続されることができる。
上記第２−２接続配線（ＣＮＬ２＿２）は上記第２−１接続配線（ＣＮＬ２＿１）上に設けられ、平面上で見たとき、上記第２−１接続配線（ＣＮＬ２＿１）に重畳されて上記第２−１接続配線（ＣＮＬ２＿１）とともに第２接続配線（ＣＮＬ２）を構成することができる。
上記導電パターン（ＣＰ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域内で上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）を取り囲む形で設けられてもよい。
上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記導電パターン（ＣＰ）は、上記棒状ＬＥＤ（ＬＤ）を対応する画素の単位発光領域内に整列させる役割をする。即ち、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記導電パターン（ＣＰ）は、上記棒状ＬＥＤ（ＬＤ）を対応する画素の単位発光領域の外側に配置させないようにすることができる。
例えば、上記第２画素（ＰＸＬ２）の導電パターン（ＣＰ）は、上記第２画素（ＰＸＬ２）の第１−１反射電極（ＲＥＬ１＿１）と上記第２画素（ＰＸＬ２）に隣接した上記第１画素（ＰＸＬ１）の第１−２反射電極（ＲＥＬ１＿２）との間で発生する電界を相殺させることができる。これにより、上記第１画素（ＰＸＬ１）と上記第２画素（ＰＸＬ２）の間には、上記棒状ＬＥＤ（ＬＤ）が配置されなくてもよい。
また、上記第２画素（ＰＸＬ２）の導電パターン（ＣＰ）は、上記第２画素（ＰＸＬ２）の第１−２反射電極（ＲＥＬ１＿２）と上記第２画素（ＰＸＬ２）に隣接した上記第３画素（ＰＸＬ３）の第１−１反射電極（ＲＥＬ１＿１）との間で発生する電界を相殺させることができる。これにより、上記第２画素（ＰＸＬ２）と上記第３画素（ＰＸＬ３）の間には、上記棒状ＬＥＤ（ＬＤ）が配置されなくてもよい。
上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの導電パターン（ＣＰ）は、電気的に孤立したフローティング（ｆｌｏａｔｉｎｇ）状態であってもよいが、これに限定されない。
以下では、図７及び図８を参照し、本発明の一実施形態による表示装置の構造について積層順に沿って説明する。
上記基板（ＳＵＢ）上に上記バッファ層（ＢＦＬ）が設けられてもよい。
上記バッファ層（ＢＦＬ）上に上記第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれの上記半導体層（ＳＣＬ）が設けられてもよい。
上記半導体層（ＳＣＬ）が設けられた上記基板（ＳＵＢ）上に上記ゲート絶縁層（ＧＩ）が設けられてもよい。
上記ゲート絶縁層（ＧＩ）上には、上記第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれの上記ゲート電極（ＧＥ）及び上記駆動電圧配線（ＤＶＬ）が設けられてもよい。ここで、上記駆動電圧配線（ＤＶＬ）には第２駆動電圧（ＶＳＳ）が印加されることができる。
上記ゲート電極（ＧＥ）などが設けられた上記基板（ＳＵＢ）上に上記層間絶縁層（ＩＬＤ）が設けられてもよい。
上記層間絶縁層（ＩＬＤ）上には、上記第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれの上記第１及び第２電極（ＥＬ１、ＥＬ２）とブリッジパターン（ＢＲＰ）が設けられてもよい。
上記第１及び第２電極（ＥＬ１、ＥＬ２）は異なる電極であり、例えば、上記第１電極（ＥＬ１）がドレイン電極なのであれば、上記第２電極（ＥＬ２）はソース電極であってもよい。
上記ブリッジパターン（ＢＲＰ）は、上記層間絶縁層（ＩＬＤ）を貫通するコンタクトホールを介して上記駆動電圧配線（ＤＶＬ）に電気的に接続されることができる。
上記ブリッジパターン（ＢＲＰ）などが設けられた上記基板（ＳＵＢ）上に上記保護層（ＰＳＶ）が設けられてもよい。上記保護層（ＰＳＶ）は、上記第１トランジスタ（Ｔ１）の上記第１電極（ＥＬ１）を露出させるコンタクトホール及び上記ブリッジパターン（ＢＲＰ）を露出させるコンタクトホールを含んでもよい。
上記保護層（ＰＳＶ）上には上記第１及び第２隔壁（ＰＷ１、ＰＷ２）が設けられてもよい。上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、上記保護層（ＰＳＶ）上において互いに一定の間隔で離隔されることができる。
上記第１及び第２隔壁（ＰＷ１、ＰＷ２）などが設けられた上記基板（ＳＵＢ）上には、上記第１−１反射電極（ＲＥＬ１＿１）と、上記第１−２反射電極（ＲＥＬ１＿２）と、上記第２反射電極（ＲＥＬ２）と、上記第１−１接続配線（ＣＮＬ１＿１）と、上記第２−１接続配線（ＣＮＬ２＿１）と、が設けられてもよい。
上記第１−１反射電極（ＲＥＬ１＿１）、上記第１−２反射電極（ＲＥＬ１＿２）、及び上記第２反射電極（ＲＥＬ２）は、上記基板（ＳＵＢ）上において一定の間隔で離隔して配置されてもよい。
上記第１−１反射電極（ＲＥＬ１＿１）は、上記第１トランジスタ（Ｔ１）の第１電極（ＥＬ１）を露出させる上記保護層（ＰＳＶ）のコンタクトホールを介して上記第１トランジスタ（Ｔ１）の第１電極（ＥＬ１）に接続されることができる。これにより、上記第１−１反射電極（ＲＥＬ１＿１）には、上記第１トランジスタ（Ｔ１）の上記第１電極（ＥＬ１）に印加された電圧が印加されることができる。
上記第２反射電極（ＲＥＬ２）は、上記ブリッジパターン（ＢＲＰ）を露出させる上記保護層（ＰＳＶ）のコンタクトホールを介して上記ブリッジパターン（ＢＲＰ）に接続されることができる。これにより、上記第２反射電極（ＲＥＬ２）には、上記ブリッジパターン（ＢＲＰ）を介して上記駆動電圧配線（ＤＶＬ）の上記第２駆動電圧（ＶＤＤ）が印加されることができる。
上記第１−１反射電極（ＲＥＬ１＿１）などが設けられた上記基板（ＳＵＢ）上に上記第１−１キャップ層（ＣＰＬ１＿１）と、上記第１−２キャップ層（ＣＰＬ１＿２）と、上記第２キャップ層（ＣＰＬ２）と、上記第１−２接続配線（ＣＮＬ１＿２）と、上記第２−２接続配線（ＣＮＬ２＿２）と、が設けられてもよい。
上記第１−１キャップ層（ＣＰＬ１＿１）などが設けられた上記基板（ＳＵＢ）上に第１絶縁層（ＩＮＳ１）が設けられてもよい。上記第１絶縁層（ＩＮＳ１）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記第１キャップ層（ＣＰＬ１）の一部と重畳されて、上記第１キャップ層（ＣＰＬ１）の一部をカバーすることができる。また、上記第１絶縁層（ＩＮＳ１）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれにおいて上記基板（ＳＵＢ）と１つの棒状ＬＥＤ（ＬＤ）の間に配置されることができる。
上記基板（ＳＵＢ）と上記１つの棒状ＬＥＤ（ＬＤ）の間に配置された上記第１絶縁層（ＩＮＳ１）は、上記１つの棒状ＬＥＤ（ＬＤ）を安定的に支持し、上記１つの棒状ＬＥＤ（ＬＤ）の離脱を防止することができる。
上記第１絶縁層（ＩＮＳ１）が設けられた上記基板（ＳＵＢ）上に上記導電パターン（ＣＰ）が設けられてもよい。上記導電パターン（ＣＰ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記第１反射電極（ＲＥＬ１）と部分的に重畳されてもよい。
上記導電パターン（ＣＰ）が設けられた上記基板（ＳＵＢ）上に上記棒状ＬＥＤ（ＬＤ）が整列されることができる。上記棒状ＬＥＤ（ＬＤ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間で形成された電界により自己整列が誘導されて、対応する画素（ＰＸＬ）の上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間に設けられることができる。
上記棒状ＬＥＤ（ＬＤ）が設けられた上記基板（ＳＵＢ）上に上記棒状ＬＥＤ（ＬＤ）のそれぞれの上面の一部をカバーする上記第２絶縁層（ＩＮＳ２）が設けられてもよい。
上記第２絶縁層（ＩＮＳ２）が設けられた上記基板（ＳＵＢ）上に上記第１−１コンタクト電極（ＣＮＥ１＿１）及び上記第１−２コンタクト電極（ＣＮＥ１＿２）が設けられてもよい。
上記第１−１コンタクト電極（ＣＮＥ１＿１）は上記第１−１反射電極（ＲＥＬ１＿１）及び上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）上に設けられて、上記第１−１反射電極（ＲＥＬ１＿１）と上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）のそれぞれに電気的に接続されることができる。
これにより、上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）は、上記第１−１反射電極（ＲＥＬ１＿１）に接続されることができる。上記第１−１反射電極（ＲＥＬ１＿１）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記第１トランジスタ（Ｔ１）に接続されるため、上記第１トランジスタ（Ｔ１）に印加される電圧は、最終的に上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）に印加されることができる。
上記第１−２コンタクト電極（ＣＮＥ１＿２）は上記第１−２反射電極（ＲＥＬ１＿２）及び上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）上に設けられて、上記第１−２反射電極（ＲＥＬ１＿２）と上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）のそれぞれに電気的に接続されることができる。
これにより、上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）は、上記第１−２反射電極（ＲＥＬ１＿２）に接続されることができる。上記第１−２反射電極（ＲＥＬ１＿２）は図面に示していないが、対応する画素（ＰＸＬ）の上記画素回路部（ＰＣＬ）に備えられた信号配線に電気的に接続されることができる。従って、上記信号配線に印加された電圧が上記第１−２反射電極（ＲＥＬ１＿２）を介して上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）に印加されることができる。
上記第１−１コンタクト電極（ＣＮＥ１＿１）と上記第１−２コンタクト電極（ＣＮＥ１＿２）が設けられた上記基板（ＳＵＢ）上に上記第３絶縁層（ＩＮＳ３）が設けられてもよい。
上記第３絶縁層（ＩＮＳ３）が設けられた上記基板（ＳＵＢ）上に上記第２コンタクト電極（ＣＮＥ２）が設けられてもよい。
上記第２コンタクト電極（ＣＮＥ２）は、上記第２反射電極（ＲＥＬ２）と、上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）と、上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）上に設けられてもよい。
上記第２コンタクト電極（ＣＮＥ２）の一側は、上記第２反射電極（ＲＥＬ２）の一側と上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）のそれぞれに電気的に接続されることができる。
これにより、上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）は、上記第２反射電極（ＲＥＬ２）の一側に電気的に接続されることができる。上記第２反射電極（ＲＥＬ２）は上記駆動電圧配線（ＤＶＬ）に接続されるため、上記駆動電圧配線（ＤＶＬ）に印加された上記第２駆動電圧（ＶＤＤ）は、最終的に上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）に印加されることができる。
最終的には、上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）と上記第２端部（ＥＰ２）のそれぞれに所定の電圧以上の電界が印加されて、上記第１棒状ＬＥＤ（ＬＤ１）が発光するようになる。
また、上記第２コンタクト電極（ＣＮＥ２）の他側は、上記第２反射電極（ＲＥＬ２）の他側と上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）のそれぞれに電気的に接続されることができる。
これにより、上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）は、上記第２反射電極（ＲＥＬ２）の他側に電気的に接続されることができる。上記第２反射電極（ＲＥＬ２）は上記駆動電圧配線（ＤＶＬ）に接続されるため、上記駆動電圧配線（ＤＶＬ）に印加された上記第２駆動電圧（ＶＤＤ）は、最終的に上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）に印加されることができる。
最終的に、上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）と上記第２端部（ＥＰ２）のそれぞれに所定の電圧以上の電界が印加されて上記第２棒状ＬＥＤ（ＬＤ２）が発光するようになる。
上記第２コンタクト電極（ＣＮＥ２）が設けられた上記基板（ＳＵＢ）上に、上記第４絶縁層（ＩＮＳ４）及び上記オーバーコート層（ＯＣ）が設けられてもよい。
上述したように、本発明の一実施形態による表示装置は、上記導電パターン（ＣＰ）を利用して、対応する画素（ＰＸＬ）の単位発光領域内のみに上記棒状ＬＥＤ（ＬＤ）を整列させることにより、所望しない領域に上記棒状ＬＥＤ（ＬＤ）が整列されることを防止することができる。
また、本発明の一実施形態による表示装置は、対応する画素（ＰＸＬ）の単位発光領域内において上記基板（ＳＵＢ）と１つの棒状ＬＥＤ（ＬＤ）の間に上記第１絶縁層（ＩＮＳ１）を配置して上記１つの棒状ＬＥＤ（ＬＤ）を安定的に支持し、上記１つの棒状ＬＥＤ（ＬＤ）の離脱を防止することができる。
また、本発明の一実施形態による表示装置は、対応する画素（ＰＸＬ）の単位発光領域内において上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の上部にそれぞれ上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）を配置して上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）を保護し、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）と上記基板（ＳＵＢ）の接着力をさらに向上させることができる。
また、本発明の一実施形態による表示装置は、対応する画素（ＰＸＬ）の単位発光領域内において上記第１コンタクト電極（ＣＮＥ１）と上記第２コンタクト電極（ＣＮＥ２）を互いに異なる層に配置することができる。
従って、上記棒状ＬＥＤ（ＬＤ）のそれぞれの両側端部（ＥＰ１、ＥＰ２）のうち１つの端部を上記第１反射電極（ＲＥＬ１）に接続する工程が先に行われ、その後、残りの端部を上記第２反射電極（ＲＥＬ２）に接続する工程が順に行われることができる。即ち、各棒状ＬＥＤ（ＬＤ）の両側端部（ＥＰ１、ＥＰ２）のそれぞれに対応する反射電極を電気的に接続する工程が分離されることができる。
これにより、本発明の一実施形態による表示装置は、上記棒状ＬＥＤ（ＬＤ）の両端部（ＥＰ１、ＥＰ２）とそれに対応する反射電極を安定的に接続させて、上記棒状ＬＥＤ（ＬＤ）の接続不良を最小化することができる。
図９ａ〜図９ｈは、複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。
図９ａ〜図９ｈでは、便宜上、画素回路部及び上記画素回路部に接続された信号配線の図示を省略した。また、図９ａ〜図９ｈでは、便宜上、複数個の棒状ＬＥＤが水平方向に整列されたものを図示したが、上記棒状ＬＥＤの配列はこれに限定されない。
これに加えて、図９ａ〜図９ｈには、便宜上、基板の表示領域に３つの画素が設けられていることを図示したが、実際には、上記基板の表示領域には３つ以上の複数個の画素が設けられる。
図１〜図９ａを参照すると、基板（ＳＵＢ）上に第２方向（ＤＲ２）に延長された第１及び第２隔壁（ＰＷ１、ＰＷ２）を形成する。
上記基板（ＳＵＢ）は、表示領域（ＤＡ）と非表示領域（ＮＤＡ）を含んでもよい。上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、上記基板（ＳＵＢ）の表示領域（ＤＡ）に設けられることができる。
上記第１隔壁（ＰＷ１）は、上記第２隔壁（ＰＷ２）を挟んで上記基板（ＳＵＢ）上において一定の間隔で離隔された第１−１隔壁（ＰＷ１＿１）と第１−２隔壁（ＰＷ１＿２）を含んでもよい。
上記基板（ＳＵＢ）の下部には画素回路部（ＰＣＬ）が設けられてもよい。上記基板（ＳＵＢ）の表示領域（ＤＡ）には、上記画素回路部（ＰＣＬ）との電気的な接続のためのコンタクトホール（ＣＨ）が設けられてもよい。
次いで、図１〜図９ｂを参照すると、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）が設けられた上記基板（ＳＵＢ）上に第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、第１−１金属層（ＭＴＬ１＿１）、第２−１金属層（ＭＴＬ２＿１）、第１整列配線（ＡＲＬ１）、及び第２整列配線（ＡＲＬ２）を形成する。
上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１金属層（ＭＴＬ１＿１）、及び上記第２−１金属層（ＭＴＬ２＿１）は、上記基板（ＳＵＢ）の表示領域（ＤＡ）に設けられることができる。上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は、上記基板（ＳＵＢ）の非表示領域（ＮＤＡ）に設けられることができる。
本発明の一実施形態において、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１金属層（ＭＴＬ１＿１、ＭＴＬ２＿１）、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は同一平面上に設けられることができる。即ち、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１金属層（ＭＴＬ１＿１、ＭＴＬ２＿１）、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は、同じ層に設けられることができる。
上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１金属層（ＭＴＬ１＿１、ＭＴＬ２＿１）、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は、同じ物質を含んでもよい。例えば、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１金属層（ＭＴＬ１＿１、ＭＴＬ２＿１）、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は、一定の反射率を有する導電性材料を含んでもよい。
上記第１反射電極（ＲＥＬ１）、上記第１−１金属層Ｍ（ＴＬ１＿１）、及び上記第１整列配線（ＡＲＬ１）は一体で設けられて電気的及び物理的に接続されることができる。また、上記第２反射電極（ＲＥＬ２）、上記第２−１金属層（ＭＴＬ２＿１）、及び上記第２整列配線（ＡＲＬ２）は一体で設けられて電気的及び物理的に接続されることができる。
平面上で見たとき、上記第１−１金属層（ＭＴＬ１＿１）及び上記第２−１金属層（ＭＴＬ２＿１）は、上記第２方向（ＤＲ２）と交差する第１方向（ＤＲ１）に沿って延長されてもよい。上記第１整列配線（ＡＲＬ１）と上記第２整列配線（ＡＲＬ２）は、上記第２方向（ＤＲ２）に沿って延長されてもよい。
上記第１−１金属層（ＭＴＬ１＿１）に接続された上記第１反射電極（ＲＥＬ１）は、上記第２反射電極（ＲＥＬ２）を基準としてその一側及び他側に分岐された第１−１反射電極（ＲＥＬ１＿１）と第１−２反射電極（ＲＥＬ１＿２）を含んでもよい。
これにより、上記第１−１及び第１−２反射電極（ＲＥＬ１＿１、ＲＥＬ１＿２）と上記第２反射電極（ＲＥＬ２）は、上記基板（ＳＵＢ）上で交互に配置されることができる。特に、上記第２反射電極（ＲＥＬ２）は、平面上で見たとき、上記第１−１反射電極（ＲＥＬ１＿１）と上記第１−２反射電極（ＲＥＬ１＿２）の間に配置されることができる。
上記第１−１反射電極（ＲＥＬ１＿１）は上記第１−１隔壁（ＰＷ１＿１）に重畳され、上記第１−２反射電極（ＲＥＬ１＿２）は上記第１−２隔壁（ＰＷ１＿２）に重畳され、上記第２反射電極（ＲＥＬ２）は上記第２隔壁（ＰＷ２）に重畳されてもよい。
本発明の一実施形態において、１つの第１−１反射電極（ＲＥＬ１＿１）、１つの第１−２反射電極（ＲＥＬ１＿２）、及び上記第１−１及び第１−２反射電極（ＲＥＬ１＿１、ＲＥＬ１＿２）の間に設けられた１つの第２反射電極（ＲＥＬ２）は、上記基板（ＳＵＢ）上において第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域を実現することができる。即ち、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれは、上記単位発光領域を含むことができる。
本発明の一実施形態において、上記第１反射電極（ＲＥＬ１）はアノード電極で、上記第２反射電極（ＲＥＬ２）はカソード電極であってもよい。上記アノード電極である上記第１反射電極（ＲＥＬ１）は、上記第１整列配線（ＡＲＬ１）に電気的及び物理的に接続され、上記カソード電極である上記第２反射電極（ＲＥＬ２）は、上記第２整列配線（ＡＲＬ２）に電気的及び物理的に接続されることができる。
上記第１−１金属層（ＭＴＬ１＿１）と上記第２−１金属層（ＭＴＬ２＿１）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）に共通して設けられてもよい。
これにより、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域に設けられた上記第１反射電極（ＲＥＬ１）は、上記第１−１金属層（ＭＴＬ１＿１）を介して隣接する画素の単位発光領域に設けられた第１反射電極（ＲＥＬ１）に接続されることができる。また、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域に設けられた上記第２反射電極（ＲＥＬ２）は、上記第２−１金属層（ＭＴＬ２＿１）を介して隣接する画素の単位発光領域に設けられた第２反射電極（ＲＥＬ２）に接続されることができる。
次いで、図１〜図９ｃを参照すると、上記第１反射電極（ＲＥＬ１）などが設けられた上記基板（ＳＵＢ）の表示領域（ＤＡ）に第１キャップ層（ＣＰＬ１）、第２キャップ層（ＣＰＬ２）、第１−２金属層（ＭＴＬ１＿２）、及び第２−２金属層（ＭＴＬ２＿２）を形成する。
本発明の一実施形態において、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）、上記第１−２及び第２−２金属層（ＭＴＬ１＿２、ＭＴＬ２＿２）は、同じ層に設けられてもよい。
上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）、上記第１−２及び第２−２金属層（ＭＴＬ１＿２、ＭＴＬ２＿２）は、同じ物質を含んでもよい。例えば、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）、上記第１−２及び第２−２金属層（ＭＴＬ１＿２、ＭＴＬ２＿２）は、透明な導電性材料を含んでもよい。
本発明の一実施形態において、上記第１キャップ層（ＣＰＬ１）及び上記第１−２金属層（ＭＴＬ１＿２）は一体で設けられて電気的及び物理的に接続されることができる。また、上記第２キャップ層（ＣＰＬ２）及び上記第２−２金属層（ＭＴＬ２＿２）は一体で設けられて電気的及び物理的に接続されることができる。
上記第１−２金属層（ＭＴＬ１＿２）に接続された上記第１キャップ層（ＣＰＬ１）は、上記第２キャップ層（ＣＰＬ２）を基準としてその一側及び他側に分岐された第１−１キャップ層（ＣＰＬ１＿１）と第１−２キャップ層（ＣＰＬ１＿２）を含んでもよい。上記第２キャップ層（ＣＰＬ２）は、上記第１−１キャップ層（ＣＰＬ１＿１）と上記第１−２キャップ層（ＣＰＬ１＿２）の間に配置されてもよい。
平面上で見たとき、上記第１−１キャップ層（ＣＰＬ１＿１）は上記第１−１反射電極（ＲＥＬ１＿１）に重畳され、上記第１−２キャップ層（ＣＰＬ１＿２）は上記第１−２反射電極（ＲＥＬ１＿２）に重畳され、上記第２キャップ層（ＣＰＬ２）は上記第２反射電極（ＲＥＬ２）に重畳されてもよい。
上記第１−２金属層（ＭＴＬ１＿２）は、上記第１方向（ＤＲ１）に延長されて上記第１−１金属層（ＭＴＬ１＿１）に重畳され、上記第２−２金属層（ＭＴＬ２＿２）は、上記第１方向（ＤＲ１）に延長されて上記第２−１金属層（ＭＴＬ２＿１）に重畳されてもよい。
上記第１キャップ層（ＣＰＬ１）などが設けられた上記基板（ＳＵＢ）に第１絶縁物質層（図示せず）を形成する。
図１〜図９ｄを参照すると、上記第１絶縁物質層が設けられた上記基板（ＳＵＢ）上に導電パターン（ＣＰ）を形成する。
平面上で見たとき、上記導電パターン（ＣＰ）は、対応する画素の単位発光領域において上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の端を取り囲む形状で設けられてもよい。
上記導電パターン（ＣＰ）は、対応する画素の単位発光領域において上記第１反射電極（ＲＥＬ１）と部分的に重畳されてもよい。具体的には、上記導電パターン（ＣＰ）は、対応する画素の単位発光領域において上記第１−１反射電極（ＲＥＬ１＿１）と部分的に重畳するが、上記第１−２反射電極（ＲＥＬ１＿２）とも部分的に重畳されてもよい。
本発明の一実施形態において、上記導電パターン（ＣＰ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記単位発光領域内において、後述する棒状ＬＥＤ（ＬＤ）の整列領域を定義することができる。具体的には、上記導電パターン（ＣＰ）は、上記棒状ＬＥＤの整列工程時に、上記棒状ＬＥＤ（ＬＤ）を所望する領域、例えば、対応する画素の単位発光領域内のみに整列させる役割をすることができる。
上記導電パターン（ＣＰ）はモリブデン（Ｍｏ）のような導電性材料からなってもよく、電気的に孤立したフローティング（ｆｌｏａｔｉｎｇ）状態であってもよい。
図１〜図９ｅを参照すると、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間に電界が形成されるように上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）に電圧を印加する。
本発明の一実施形態において、上記第１整列配線（ＡＲＬ１）と上記第２整列配線（ＡＲＬ２）のそれぞれには異なるレベルの電圧が印加されることができる。例えば、上記第１整列配線（ＡＲＬ１）にはグランド電圧（ＧＮＤ）が印加され、上記第２整列配線（ＡＲＬ２）には交流電圧が印加されてもよい。
上記第１整列配線（ＡＲＬ１）と上記第２整列配線（ＡＲＬ２）のそれぞれに異なるレベルを有する所定の電圧が印加されることによって、上記第１反射電極（ＲＥＬ１）と上記第２反射電極（ＲＥＬ２）の間に上記電界が形成されることができる。
上記第１反射電極（ＲＥＬ１）に上記グランド電圧（ＧＮＤ）を印加するのは、上記第１反射電極（ＲＥＬ１）に接続された画素回路部（ＰＣＬ）に含まれたトランジスタ（図６のＴ１〜Ｔ７を参照）の電気的特性に影響を及ぼさないようにするためである。
具体的には、上記第１反射電極（ＲＥＬ１）は、上記画素回路部（ＰＣＬ）に電気的に接続されるアノード電極であるため、上記グランド電圧（ＧＮＤ）ではない所定の電圧レベルを有する交流または直流電圧が上記第１反射電極（ＲＥＬ１）に印加されると、上記第１反射電極（ＲＥＬ１）に印加される電圧によって上記トランジスタ（Ｔ１〜Ｔ７）が影響を受けて上記トランジスタ（Ｔ１〜Ｔ７）のしきい値電圧が変化することがある。これにより、上記トランジスタ（Ｔ１〜Ｔ７）の電気的特性が変わって上記画素回路部（ＰＣＬ）が誤動作することがある。
このため、本発明の一実施形態では、上記画素回路部（ＰＣＬ）の誤動作を防止するために、上記第１反射電極（ＲＥＬ１）に上記グランド電圧（ＧＮＤ）を印加し、上記第２反射電極（ＲＥＬ２）に所定の電圧レベルを有する電圧を印加することができる。
上述したように、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間に電界が印加された状態で、上記基板（ＳＵＢ）上に上記棒状ＬＥＤ（ＬＤ）が散布されてもよい。
上記棒状ＬＥＤ（ＬＤ）を散布する方式の非限定的な例としては、インクジェットプリント方式が用いられてもよい。例えば、当該基板（ＳＵＢ）上にノズルを配置し、上記ノズルを介して上記棒状ＬＥＤ（ＬＤ）が含まれた溶液を滴下し、上記棒状ＬＥＤ（ＬＤ）を上記表示領域（ＤＡ）に散布することができる。上記棒状ＬＥＤ（ＬＤ）を上記基板（ＳＵＢ）上に散布する方法は、これに限定されない。
上記棒状ＬＥＤ（ＬＤ）が投入されるときには、上記第１反射電極（ＲＥＬ１）と上記第２反射電極（ＲＥＬ２）の間には電界が形成されているため、上記棒状ＬＥＤ（ＬＤ）の自己整列が誘導されることができる。上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）のそれぞれに電圧を印加すると、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間に形成される電界により上記棒状ＬＥＤ（ＬＤ）が上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間に自己整列されることができる。
上記棒状ＬＥＤ（ＬＤ）は、上記導電パターン（ＣＰ）により対応する画素の単位発光領域内に整列されることができる。具体的に、上記棒状ＬＥＤ（ＬＤ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域内において上記第１反射電極（ＲＥＬ１）と上記第２反射電極（ＲＥＬ２）の間に整列されることができる。
上記棒状ＬＥＤ（ＬＤ）は、対応する画素の単位発光領域内において上記第１−１及び第２反射電極（ＲＥＬ１＿１、ＲＥＬ２）の間に整列された第１棒状ＬＥＤ（ＬＤ１）と上記第２及び第１−２反射電極（ＲＥＬ２、ＲＥＬ１＿２）の間に整列された第２棒状ＬＥＤ（ＬＤ２）を含んでもよい。
上述したように、本発明の一実施形態は、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）にそれぞれ異なるレベルの電圧を印加して、上記基板（ＳＵＢ）上に上記棒状ＬＥＤ（ＬＤ）を容易に整列することができる。
上記棒状ＬＥＤ（ＬＤ）を整列した後、上記第１絶縁物質層をパターニングして上記第１キャップ層（ＣＰＬ１）の一部を外部に露出させる第１絶縁パターン（図示せず）を形成してもよい。
図１〜図９ｆを参照すると、上記棒状ＬＥＤ（ＬＤ）が整列された上記基板（ＳＵＢ）上から上記第１整列配線（ＡＲＬ１）と上記第２整列配線（ＡＲＬ２）を除去する。
これと同時に、上記基板（ＳＵＢ）の表示領域（ＤＡ）から上記第１整列配線（ＡＲＬ１）に電気的に接続された上記第１−１金属層（ＭＴＬ１＿１）の一部を除去して第１−１接続配線（ＣＮＬ１＿１）を形成する。
このとき、上記第１−２金属層（ＭＴＬ１＿）２の一部も一緒に除去されて第１−２接続配線（ＣＮＬ１＿２）が形成されてもよい。上記第１−１接続配線（ＣＮＬ１＿１）は、上記第１−２接続配線（ＣＮＬ１＿２）とともに第１接続配線（ＣＮＬ１）を構成することができる。
また、上記第２整列配線（ＡＲＬ２）が除去されることにより、上記第２整列配線（ＡＲＬ２）に電気的及び物理的に接続された上記第２−１金属層（ＭＴＬ２＿１）は第２−１接続配線（ＣＮＬ２＿１）になることができる。
このとき、上記第２−２金属層（ＭＴＬ２＿２）は、第２−２接続配線（ＣＮＬ２＿２）になることができる。上記第２−１接続配線（ＣＮＬ２＿１）は、上記第２−２接続配線（ＣＮＬ２＿２）とともに第２接続配線（ＣＮＬ２）を構成することができる。
上記第１及び第２接続配線（ＣＮＬ１、ＣＮＬ２）が設けられた上記基板（ＳＵＢ）上に第２絶縁物質層（図示せず）を形成しパターニングして、上記第１キャップ層（ＣＰＬ１）の一部と上記棒状ＬＥＤ（ＬＤ）の一側端部を露出させる第２絶縁パターン（図示せず）を形成してもよい。
図１〜図９ｇを参照すると、上記第２絶縁パターンなどが設けられた上記基板（ＳＵＢ）上に第１コンタクト電極（ＣＮＥ１）を形成する。
平面上で見たとき、上記第１コンタクト電極（ＣＮＥ１）は上記第１反射電極（ＲＥＬ１）に重畳されてもよい。上記第１コンタクト電極（ＣＮＥ１）は、上記第１−１反射電極（ＲＥＬ１＿１）上に形成された第１−１コンタクト電極（ＣＮＥ１＿１）と、上記第１−２反射電極（ＲＥＬ１＿２）上に形成された第１−２コンタクト電極（ＣＮＥ１＿２）と、を含んでもよい。
上記第１−１コンタクト電極（ＣＮＥ１＿１）は、上記第１棒状ＬＥＤ（ＬＤ１）の一側端部（ＥＰ１）と上記第１−１反射電極（ＲＥＬ１＿１）を電気的及び／または物理的に接続することができる。また、上記第１−２コンタクト電極（ＣＮＥ１＿２）は、上記第２棒状ＬＥＤ（ＬＤ２）の他側端部（ＥＰ２）と上記第１−２反射電極（ＲＥＬ１＿２）を電気的及び／または物理的に接続することができる。
次いで、上記第１コンタクト電極（ＣＮＥ１）が形成された上記基板（ＳＵＢ）上に第３絶縁物質層（図示せず）を形成してからパターニングして上記第１コンタクト電極（ＣＮＥ１）をカバーする第３絶縁層（ＩＮＳ３）を形成する。
これと同時に、上記第１及び第２絶縁パターンをパターニングして上記棒状ＬＥＤ（ＬＤ）のそれぞれの他側端部及び上記第２キャップ層（ＣＰＬ２）を外部に露出する第１及び第２絶縁層（ＩＮＳ１、ＩＮＳ２）を形成する。
図１〜図９ｈを参照すると、上記第１コンタクト電極（ＣＮＥ１）などが設けられた上記基板（ＳＵＢ）上に第２コンタクト電極（ＣＮＥ２）を形成する。
平面上で見たとき、上記第２コンタクト電極（ＣＮＥ２）は、上記第２反射電極（ＲＥＬ２）に重畳されてもよい。また、上記第２コンタクト電極（ＣＮＥ２）は、平面上で見たとき、上記第１棒状ＬＥＤ（ＬＤ１）の他側端部（ＥＰ２）と上記第２棒状ＬＥＤ（ＬＤ２）の一側端部（ＥＰ１）に重畳されてもよい。
上記第２コンタクト電極（ＣＮＥ２）は、上記第２反射電極（ＲＥＬ２）の一側と上記第１棒状ＬＥＤ（ＬＤ１）の他側端部（ＥＰ２）を電気的及び／または物理的に接続することができる。また、上記第２コンタクト電極（ＣＮＥ２）は、上記第２反射電極（ＲＥＬ２）の他側と上記第２棒状ＬＥＤ（ＬＤ２）の一側端部（ＥＰ１）を電気的及び／または物理的に接続することができる。
図１０ａ〜図１０ｍは、図８に示された表示装置の製造方法を順に示した断面図である。
図１〜図１０ａを参照すると、基板（ＳＵＢ）上に画素回路部（ＰＣＬ）を形成する。上記画素回路部（ＰＣＬ）は、第１及び第２トランジスタ（Ｔ１、Ｔ２）と、駆動電圧配線（ＤＶＬ）と、上記駆動電圧配線（ＤＶＬ）に接続されたブリッジパターン（ＢＲＰ）と、保護層（ＰＳＶ）と、を含んでもよい。
このとき、上記保護層（ＰＳＶ）は、上記第１トランジスタ（Ｔ１）の第１電極（ＥＬ１）を露出するコンタクトホール（以下、「第１コンタクトホール」という）と、上記ブリッジパターン（ＢＲＰ）を露出するコンタクトホール（以下、「第２コンタクトホール」という）と、を含んでもよい。
図１〜図１０ｂを参照すると、上記画素回路部（ＰＣＬ）上に第１及び第２隔壁（ＰＷ１、ＰＷ２）を形成する。
上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、上記保護層（ＰＳＶ）上において互いに一定の間隔で離隔されてもよい。本発明の一実施形態において、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は有機絶縁膜であってもよい。
上記第１隔壁（ＰＷ１）は、上記第２隔壁（ＰＷ２）を挟んで互いに一定の間隔で離隔された第１−１隔壁（ＰＷ１＿１）と第１−２隔壁（ＰＷ１＿２）を含んでもよい。
図１〜図１０ｃを参照すると、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）が設けられた上記保護層（ＰＳＶ）上に反射率の高い導電性材料を含む第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）を形成する。
上記第１反射電極（ＲＥＬ１）は上記第１隔壁（ＰＷ１）上に形成され、上記第２反射電極（ＲＥＬ２）は上記第２隔壁（ＰＷ２）上に形成されてもよい。上記第１反射電極（ＲＥＬ１）は、上記第１−１隔壁（ＰＷ１＿１）上に形成された第１−１反射電極（ＲＥＬ１＿１）と、上記第１−２隔壁（ＰＷ１＿２）上に形成された第１−２反射電極（ＲＥＬ１＿２）と、を含んでもよい。
上記第１−１反射電極（ＲＥＬ１＿１）は、上記保護層（ＰＳＶ）を貫通する上記第１コンタクトホールを介して上記第１トランジスタ（Ｔ１）の第１電極（ＥＬ１）に接続されることができる。上記第２反射電極（ＲＥＬ２）は、上記保護層（ＰＳＶ）を貫通する上記第２コンタクトホールを介して上記ブリッジパターン（ＢＲＰ）に接続されることができる。
上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、対応する隔壁の形状に対応する形状を有することができる。即ち、上記第１反射電極（ＲＥＬ１）は上記第１隔壁（ＰＷ１）の形状に対応する形状であってもよく、上記第２反射電極（ＲＥＬ２）は上記第２隔壁（ＰＷ１）の形状に対応する形状であってもよい。
図１〜図１０ｄを参照すると、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）が形成された上記保護層（ＰＳＶ）上に透明な導電性材料を含む第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）を形成する。
図１〜図１０ｅを参照すると、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）が設けられた上記保護層（ＰＳＶ）の全面に第１絶縁物質層（ＩＮＳ１’）を蒸着する。
上記第１絶縁物質層（ＩＮＳ１’）は無機材料を含む無機絶縁膜であってもよい。上記第１絶縁物質層（ＩＮＳ１’）は、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）とともに上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）をカバーし、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）を保護することができる。
図１〜図１０ｆを参照すると、上記第１絶縁物質層（ＩＮＳ１’）上に導電性材料からなる導電パターン（ＣＰ）を形成する。
上記導電パターン（ＣＰ）は、上記第１キャップ層（ＣＰＬ１）とその下部に配置された上記第１反射電極（ＲＥＬ１）に部分的に重畳されてもよい。上記導電パターン（ＣＰ）は、後述する棒状ＬＥＤ（ＬＤ）を対応する画素の単位発光領域内に整列させる役割をする。
図１〜図１０ｇを参照すると、第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）を介して上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）のそれぞれに所定の電圧を印加して上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）の間に電界を形成した後、上記棒状ＬＥＤ（ＬＤ）を上記第１絶縁物質層（ＩＮＳ１’）上に散布する。
上記棒状ＬＥＤ（ＬＤ）が散布されるとき、上記第１−１反射電極（ＲＥＬ１＿１）と上記第２反射電極（ＲＥＬ２）の間及び上記第２反射電極（ＲＥＬ２）と上記第１−２反射電極（ＲＥＬ１＿２）の間に上記電界が形成されているため、上記棒状ＬＥＤ（ＬＤ）の自己整列が誘導されることができる。
本発明の一実施形態において、上記棒状ＬＥＤ（ＬＤ）は、上記第１−１反射電極（ＲＥＬ１＿１）と上記第２反射電極（ＲＥＬ２）の間に整列された第１棒状ＬＥＤ（ＬＤ１）と、上記第２反射電極（ＲＥＬ２）と上記第１−２反射電極（ＲＥＬ１＿２）の間に整列された第２棒状ＬＥＤ（ＬＤ２）と、を含んでもよい。
上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれは、第１及び第２端部（ＥＰ１、ＥＰ２）を含んでもよい。
図１〜図１０ｈを参照すると、マスク工程などを通じて上記第１絶縁物質層（ＩＮＳ１’）をパターニングし、上記第１キャップ層（ＣＰＬ１）の一部を露出する第１絶縁パターン（ＩＮＳ１’’）を形成する。
図１〜図１０ｉを参照すると、上記第１絶縁パターン（ＩＮＳ１’’）などが設けられた上記保護層（ＰＳＶ）上に第２絶縁物質層（図示せず）を塗布する。次いで、マスク工程などを通じて上記第１キャップ層（ＣＰＬ１）の一部、上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）、及び上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）を露出する第２絶縁パターン（ＩＮＳ２’）を形成する。
これと同時に、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）を除去し、第１及び第２接続配線（ＣＮＬ１、ＣＮＬ２）を形成する。
図１〜図１０ｊを参照すると、上記第２絶縁パターン（ＩＮＳ２’）を含む上記保護層（ＰＳＶ）上に第１−１及び第１−２コンタクト電極（ＣＮＥ１＿１、ＣＮＥ１＿２）を含む第１コンタクト電極（ＣＮＥ１）を形成する。
上記第１−１コンタクト電極（ＣＮＥ１＿１）は上記第１−１反射電極（ＲＥＬ１＿１）と上記第１棒状ＬＥＤ（ＬＤ１）の第１端部（ＥＰ１）をカバーし、上記第１−２コンタクト電極（ＣＮＥ１＿２）は上記第１−２反射電極（ＲＥＬ１＿２）と上記第２棒状ＬＥＤ（ＬＤ２）の第２端部（ＥＰ２）をカバーすることができる。
図１〜図１０ｋを参照すると、上記第１コンタクト電極（ＣＮＥ１）が設けられた上記保護層（ＰＳＶ）上に第３絶縁物質層（図示せず）を塗布する。次いで、マスク工程などを利用して上記第１コンタクト電極（ＣＮＥ１）をカバーし、上記第２反射電極（ＲＥＬ２）を外部に露出する第３絶縁層（ＩＮＳ３）を形成する。
上記第３絶縁層（ＩＮＳ３）が複数の絶縁膜を含む多重層からなる場合、上記複数の絶縁膜は、上記マスク工程により同時にパターニングされてもよく、個別にパターニングされて上記第２反射電極（ＲＥＬ２）を外部に露出させることができる。
上記第２絶縁パターン（ＩＮＳ２’）は、上記マスク工程により一緒にパターニングされて上記第２キャップ層（ＣＰＬ２）、上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）、上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）を露出する第２絶縁層（ＩＮＳ２）となることができる。上記第２絶縁層（ＩＮＳ２）は、上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれの上面の一部のみに設けられて上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれの両端部ＥＰ１、ＥＰ２を外部に露出させる。
また、上記第１絶縁パターン（ＩＮＳ１’’）も上記マスク工程により一緒にパターニングされて、上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれの下部及び上記第１キャップ層（ＣＰＬ１）の一部上にのみ設けられた第１絶縁層（ＩＮＳ１）となることができる。
上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）のそれぞれの下部に配置された上記第１絶縁層（ＩＮＳ１）は、上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）を支持し、上記第１及び第２棒状ＬＥＤ（ＬＤ１、ＬＤ２）の離脱を防止する役割をすることができる。
図１〜図１０ｌを参照すると、上記第３絶縁層（ＩＮＳ３）を含む上記保護層（ＰＳＶ）上に第２コンタクト電極（ＣＮＥ２）を形成する。
上記第２コンタクト電極（ＣＮＥ２）は、上記第２反射電極（ＲＥＬ２）、上記第１棒状ＬＥＤ（ＬＤ１）の第２端部（ＥＰ２）、及び上記第２棒状ＬＥＤ（ＬＤ２）の第１端部（ＥＰ１）をカバーすることができる。
図１〜図１０ｍを参照すると、上記第２コンタクト電極（ＣＮＥ２）を含む上記保護層（ＰＳＶ）の全面に第４絶縁層（ＩＮＳ４）を形成する。次いで、上記第４絶縁層（ＩＮＳ４）上にオーバーコート層（ＯＣ）を形成する。
図１１は図８に示された第１及び第２隔壁の他の形態を示したものであり、図７のＩＩ〜ＩＩ’線に対応する断面図である。本実施形態において、重複する説明を避けるために、上述した実施形態と異なる点を中心に説明する。本実施形態において特に説明しない部分は上述した一実施形態に従い、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。
図１１に示された表示装置は、第１及び第２隔壁が半円状である点を除けば、図７及び図８の表示装置と実質的に同一または類似する構成であることができる。
図７及び図１１を参照すると、本発明の一実施形態による表示装置は、基板（ＳＵＢ）と、上記基板（ＳＵＢ）上に設けられた画素回路部（ＰＣＬ）と、上記画素回路部（ＰＣＬ）上に設けられた表示素子層（ＤＰＬ）と、を含んでもよい。
上記画素回路部（ＰＣＬ）は、上記基板（ＳＵＢ）上に配置されたバッファ層（ＢＦＬ）と、上記バッファ層（ＢＦＬ）上に配置された第１及び第２トランジスタ（Ｔ１、Ｔ２）と、駆動電圧配線（ＤＶＬ）と、を含んでもよい。
上記表示素子層（ＤＰＬ）は、上記画素回路部（ＰＣＬ）上に設けられた第１及び第２隔壁（ＰＷ１、ＰＷ２）と、第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）と、棒状ＬＥＤ（ＬＤ）と、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）と、を含んでもよい。
上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、上記画素回路部（ＰＣＬ）の保護層（ＰＳＶ）から突出した形状であり、表面が所定の曲率を有する半楕円形であってもよいが、これに限定されない。
上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、有機材料を含む有機絶縁膜からなってもよいが、これに限定されない。
上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）の形状に対応するように設けられることができる。即ち、上記第１反射電極（ＲＥＬ１）は上記第１隔壁（ＰＷ１）の形状に対応する曲率を有し、上記第２反射電極（ＲＥＬ２）は上記第２隔壁（ＰＷ２）の形状に対応する曲率を有することができる。
本発明の一実施形態において、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、一定の反射率を有する導電性材料からなってもよい。上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は、上記棒状ＬＥＤ（ＬＤ）のそれぞれの両端部（ＥＰ１、ＥＰ２）から出射された光を画像が表示される方向（例えば、正面方向）に進行されるようにすることができる。
上述したように、上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）は曲率を有する形状であるため、各棒状ＬＥＤ（ＬＤ）から出射されて上記第１及び第２反射電極（ＲＥＬ１、ＲＥＬ２）によって反射された光を上記正面方向にさらに進行させることができる。従って、各棒状ＬＥＤ（ＬＤ）から出射された光の効率がさらに向上することができる。
本発明の一実施形態による表示装置は多様な電子機器に採用されることができる。例えば、表示装置は、テレビジョン、ノート型パソコン、携帯電話、スマートフォン、スマートパッド（ＰＤ）、ポータブルマルチメディアプレーヤー（ＰＭＰ）、パーソナルデジタルアシスタント（ＰＤＡ）、ナビゲーション、スマートウォッチなどの各種ウェアラブル機器などに適用されることができる。
以上では、本発明の好ましい実施形態を参照して説明したが、該当技術分野の熟練した当業者または該当技術分野で通常の知識を有する者であれば、添付の特許請求の範囲に記載された本発明の思想及び技術領域から逸脱しない範囲内で本発明を多様に修正及び変更できることが理解できるだろう。
従って、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定められるべきである。
本発明は発光装置、これを備えた表示装置、及びその製造方法に関する。
発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、以下、ＬＥＤという）は、劣悪な環境条件下でも比較的良好な耐久性を示し、寿命及び輝度の面でも優れた性能を有する。最近では、このようなＬＥＤを様々な表示装置に適用するための研究が活発に行われている。
当該研究の一環として、無機結晶構造、例えば、窒化物系半導体を成長させた構造を利用してマイクロスケールまたはナノスケール程度に小さい超小型棒状ＬＥＤを製作する技術が開発されている。例えば、棒状ＬＥＤは自発光表示装置の画素などを構成することができる程度に小さいサイズに製作されることができる。
本発明の目的は、棒状ＬＥＤを含む発光装置、これを備えた表示装置、及びその製造方法を提供することである。
本発明の一実施形態による発光装置は、複数の単位発光領域を含む基板と、前記基板上に順に設けられた第１〜第４絶縁層と、を含んでもよい。ここで、各単位発光領域は、前記第１絶縁層上に設けられ、長さ方向に第１端部と第２端部を有する少なくとも１つ以上の発光素子と、前記基板上に設けられ、互いに一定の間隔で離隔された第１及び第２バンクと、前記第１バンク上に設けられた第１電極及び前記第２バンク上に設けられた第２電極と、前記第１電極上に設けられ、前記第１電極と前記発光素子の第１端部を接続する第１コンタクト電極と、前記第２電極上に設けられ、前記第２電極と前記発光素子の第２端部を接続する第２コンタクト電極と、前記第１絶縁層と前記第１コンタクト電極の間に設けられ、平面上で見たとき、前記第１及び第２電極を取り囲む導電パターンと、を含んでもよい。
本発明の一実施形態において、前記導電パターンは、前記発光素子を対応する単位発光領域内に配置されるようにすることができる。
本発明の一実施形態において、前記単位発光領域のそれぞれは、前記第１電極に接続されて前記基板の第１方向に延長された第１接続配線と、前記第２電極に接続されて前記第１方向に延長された第２接続配線と、をさらに含んでもよい。ここで、前記第１電極は、前記第１接続配線から分岐されて前記第２電極を挟んで一定の間隔で離隔された第１−１電極及び第１−２電極を含んでもよい。
本発明の一実施形態において、前記導電パターンは、平面上で見たとき、前記第１−１電極と前記第１−２電極に重畳されてもよい。
本発明の一実施形態において、前記第１絶縁層は、前記基板と前記発光素子の間、及び前記導電パターンと前記第１電極の間に配置されてもよい。
本発明の一実施形態において、前記基板と前記発光素子の間に配置された前記第１絶縁層は前記発光素子を支持し、前記導電パターンと前記第１電極の間に配置された前記第１絶縁層は前記第１電極を保護することができる。
本発明の一実施形態において、前記発光装置は、前記第１電極上に設けられて前記第１電極をカバーする第１キャップ層と、前記第２電極上に設けられて前記第２電極をカバーする第２キャップ層と、をさらに含んでもよい。
本発明の一実施形態において、前記第２絶縁層は前記発光素子上に設けられ、前記発光素子の第１及び第２端部を外部に露出し、前記第３絶縁層は前記第１コンタクト電極上に設けられ、前記第１コンタクト電極を保護し、前記第４絶縁層は前記第２コンタクト電極上に設けられ、前記第２コンタクト電極を保護することができる。
本発明の一実施形態において、前記発光素子は、第１導電性ドーパントがドープされた第１半導体層と、第２導電性ドーパントがドープされた第２半導体層と、前記第１半導体層と前記第２半導体層の間に設けられた活性層と、を含んでもよい。
本発明の一実施形態において、前記発光素子は、マイクロスケールまたはナノスケールを有する柱状の発光ダイオードを含んでもよい。
本発明の一実施形態による発光装置を備えた表示装置は、表示領域及び非表示領域を含む基板と、前記表示領域に設けられ、少なくとも１つ以上のトランジスタを含む画素回路部と、前記画素回路部上に順に設けられた第１〜第４絶縁層と、光が出射される複数の単位発光領域を含む表示素子層と、を含んでもよい。ここで、各単位発光領域は、前記第１絶縁層上に設けられ、長さ方向に第１端部と第２端部を有する少なくとも１つ以上の発光素子と、前記画素回路部上に設けられ、互いに一定の間隔で離隔された第１及び第２バンクと、前記第１バンク上に設けられた第１電極及び前記第２隔壁上に設けられた第２電極と、前記第１電極上に設けられ、前記第１電極と前記発光素子の第１端部を接続する第１コンタクト電極と、前記第２電極上に設けられ、前記第２電極と前記発光素子の第２端部を接続する第２コンタクト電極と、前記第１絶縁層と前記第１コンタクト電極の間に設けられ、平面上で見たとき、前記第１及び第２電極を取り囲む導電パターンと、を含んでもよい。
上述した表示装置は、複数の単位発光領域を備えた基板を提供する段階と、前記単位発光領域のそれぞれに互いに一定の間隔で離隔された第１及び第２バンクを形成する段階と、前記第１及び第２バンクを含む前記基板上に第１電極、前記第１電極と同一平面上に離隔された第２電極、前記第１電極に接続された第１整列配線、及び前記第２電極に接続された第２整列配線を形成する段階と、前記第１及び第２電極上に第１絶縁物質層を形成する段階と、前記第１電極に重畳されるように前記第１絶縁物質層上に導電パターンを形成する段階と、前記第１絶縁物質層上に複数個の発光素子を含む溶液を投入し、前記第１整列配線と前記第２整列配線のそれぞれに電圧を印加して前記第１及び第２電極の間に前記発光素子を自己整列させる段階と、前記第１絶縁物質層をパターニングして前記第１電極の一部を露出する第１絶縁物質パターンを形成する段階と、前記第１絶縁物質パターン上に第２絶縁物質層を塗布してからパターニングして、各発光素子の第１端部、前記第１電極の一部、及び前記導電パターンを露出する第２絶縁物質パターンを形成する段階と、前記基板上から前記第１整列配線と前記第２整列配線を除去する段階と、前記露出された各発光素子の第１端部と前記第１電極を接続する第１コンタクト電極を形成する段階と、前記第１コンタクト電極上に前記第１コンタクト電極をカバーする第３絶縁層を形成し、前記第１及び第２絶縁物質パターンをパターニングして、各発光素子の第２端部と前記第２電極を露出する第１絶縁層と第２絶縁層を形成する段階と、前記露出された各発光素子の第２端部と前記第２電極を接続する第２コンタクト電極を形成する段階と、前記第２コンタクト電極上に前記第２コンタクト電極をカバーする第４絶縁層を形成する段階と、を含んで製造されてもよい。
本発明の一実施形態によると、光の効率を向上させながら不良を最小化した発光装置、これを備えた表示装置、及びその製造方法を提供することができる。
本発明の一実施形態による発光素子を示す斜視図である。 本発明の一実施形態による発光装置の単位発光領域を示す回路図である。 本発明の一実施形態による発光装置の単位発光領域を示す回路図である。 図１の発光素子を含む発光装置の単位発光領域を示す平面図である。 図３のＩ〜Ｉ’線に沿った断面図である。 本発明の一実施形態による表示装置を示したものであり、特に、図１に示された棒状ＬＥＤＬＤを発光源として使用した表示装置の概略的な平面図である。 図５に示された画素のうち１つの画素を示す等価回路図である。 図５のＥＡ１領域を拡大した平面図である。 図７のＩＩ〜ＩＩ’線に沿った断面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された表示装置の製造方法を順に示した断面図である。 図８に示された第１及び第２バンクを他の形態に示したものであり、図７のＩＩ〜ＩＩ’の線に対応する断面図である。
本発明は多様な変更を加えることができ、また、様々な形態を有することができるため、特定の実施形態を図面に例示し以下で詳細に説明する。しかし、これは本発明を特定の開示形態に限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物又は代替物を含むと理解すべきである。
各図面を説明するにあたり、類似する構成要素には類似する参照符号を使用した。添付の図面における構造物の寸法は、本発明を明確にするために実際よりも拡大して示した。第１、第２などの用語は様々な構成要素を説明するために用いられるが、上記構成要素は上記用語により限定されてはならない。上記用語は一つの構成要素を他の構成要素と区別するためだけに用いられる。例えば、本発明の権利範囲から外れない範囲内で、第１構成要素は第２構成要素と称されてもよく、これと同様に第２構成要素も第１構成要素と称されてもよい。単数の表現は文脈上明らかに違う意味を持たない限り、複数の表現を含む。
本出願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらの組み合わせが存在することを示すものであり、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらの組み合わせの存在または付加可能性を予め排除するものではないと理解すべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるというときは、他の部分の「真上に」ある場合のみならず、その中間に他の部分が介在されている場合も含む。また、本明細書において、ある層、膜、領域、板などの部分が他の部分上（ｏｎ）に形成されたというときは、上記形成された方向は上部方向のみに限らず、側面や下部方向に形成されたものを含む。逆に、層、膜、領域、板などの部分が他の部分の「下に」あるというときは、他の部分の「真下に」ある場合のみならず、その中間に他の部分が介在されている場合も含む。
以下、添付の図面を参照して本発明の好ましい実施形態をより詳細に説明する。
図１は本発明の一実施形態による発光素子を示す斜視図である。図１には円柱状の発光素子ＬＤを示したが、本発明はこれに限定されない。
図１を参照すると、本発明の一実施形態による発光素子（ＬＤ）は、第１半導体層（１１）と、第２半導体層（１３）と、上記第１及び第２半導体層（１１、１３）との間に介在された活性層（１２）と、を含んでもよい。
例えば、上記発光素子（ＬＤ）は、上記第１半導体層（１１）、上記活性層（１２）、及び上記第２半導体層（１３）が順に積層された積層体で実現されてもよい。
本発明の一実施形態によると、上記発光素子（ＬＤ）は一方向に沿って延長された棒状で提供されてもよい。上記発光素子（ＬＤ）の延長方向を長さ方向とすると、上記発光素子（ＬＤ）は上記延長方向に沿って一側端部と他側端部を有することができる。
本発明の一実施形態において、上記一側端部には上記第１及び第２半導体層（１１、１３）のうちのいずれか１つ、上記他側端部には上記第１及び第２半導体層（１１、１３）の残り１つが配置されてもよい。
本発明の一実施形態において、上記発光素子（ＬＤ）は円柱状に提供されてもよい。しかし、ここで、「棒状」とは、円柱、多角柱などのように上記長さ方向に長い（即ち、縦横比が１より大きい）ロット状（ｒｏｄ−ｌｉｋｅ ｓｈａｐｅ）或いはバー状（ｂａｒ−ｌｉｋｅ ｓｈａｐｅ）を含んでもよい。例えば、上記発光素子（ＬＤ）の長さはその直径より大きくてもよい。
このような発光素子（ＬＤ）は、例えば、マイクロスケールまたはナノスケール程度の直径及び／または長さを有する程度に小さく作製することができる。
但し、本発明の一実施形態による上記発光素子（ＬＤ）の大きさはこれに限定されず、上記発光素子（ＬＤ）が適用される表示装置の要求条件に適合するように上記発光素子（ＬＤ）の大きさが変更されてもよい。
上記第１半導体層（１１）は、例えば、少なくとも１つのｎ型半導体層を含んでもよい。例えば、上記第１半導体層（１１）は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち何れか１つの半導体材料を含み、Ｓｉ、Ｇｅ、Ｓｎなどの第１導電性ドーパントがドープされた半導体層を含んでもよい。
上記第１半導体層（１１）を構成する物質はこれに限定されず、その他にも多様な物質で上記第１半導体層（１１）を構成してもよい。
上記活性層（１２）は上記第１半導体層（１１）上に形成され、単一または多重量子井戸構造で形成されてもよい。本発明の一実施形態によると、上記活性層（１２）の上部及び／または下部には導電性ドーパントがドープされたクラッド層（不図示）が形成されてもよい。例えば、上記クラッド層はＡｌＧａＮ層またはＩｎＡｌＧａＮ層で実現されることができる。その他にＡｌＧａＮ、ＩｎＡｌＧａＮなどの物質も上記活性層（１２）として当然利用してもよい。
上記発光素子（ＬＤ）の両端に所定電圧以上の電界を印加すると、上記活性層（１２）において電子−正孔対が結合して上記発光素子（ＬＤ）が発光するようになる。
上記第２半導体層（１３）は上記活性層（１２）上に設けられ、上記第１半導体層（１１）と異なるタイプの半導体層を含んでもよい。例えば、上記第２半導体層（１３）は少なくとも１つのｐ型半導体層を含んでもよい。例えば、上記第２半導体層（１３）は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち少なくとも１つの半導体材料を含み、Ｍｇなどのような第２導電性ドーパントがドープされた半導体層を含んでもよい。
上記第２半導体層（１３）を構成する物質はこれに限定されず、その他にも多様な物質が上記第２半導体層（１３）を構成してもよい。
本発明の一実施形態によると、上記発光素子（ＬＤ）は、上述した上記第１半導体層（１１）、上記活性層（１２）、及び上記第２半導体層（１３）の他にも各層の上部及び／または下部に他の蛍光体層、活性層、半導体層及び／または電極層をさらに含んでもよい。
また、上記発光素子（ＬＤ）は絶縁性被膜（１４）をさらに含んでもよい。但し、本発明の一実施形態によると、上記絶縁性被膜（１４）は省略されてもよく、上記第１半導体層（１１）、上記活性層（１２）、及び上記第２半導体層（１３）の一部のみを覆うように提供されてもよい。
例えば、上記絶縁性被膜（１４）は、上記発光素子（ＬＤ）の両端部を除いた部分に設けられることで、上記発光素子（ＬＤ）の両端部が露出されてもよい。
説明の便宜上、図１には上記絶縁性被膜（１４）の一部を削除した様子を示しており、実際の発光素子（ＬＤ）は円柱の側面が全て上記絶縁性被膜（１４）で覆われてもよい。
上記絶縁性被膜（１４）は、上記第１半導体層（１１）、上記活性層（１２）及び／または上記第２半導体層（１３）の外周面の少なくとも一部を覆うように設けられてもよい。例えば、上記絶縁性被膜（１４）は、少なくとも上記活性層（１２）の外周面を覆うように設けられることができる。
本発明の一実施形態によると、上記絶縁性被膜（１４）は透明な絶縁物質を含んでもよい。例えば、上記絶縁性被膜１４は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３及びＴｉＯ２からなる群より選択された１つ以上の絶縁物質を含んでもよいが、これに限定されず、絶縁性を有する様々な材料を使用することができる。
上記絶縁性被膜（１４）が上記発光素子（ＬＤ）に設けられると、上記活性層（１２）が図示されていない第１及び／または第２電極と短絡することを防止することができる。
また、上記絶縁性被膜（１４）を形成することにより、上記発光素子（ＬＤ）の表面欠陥を最小化して寿命及び効率を向上させることができる。また、複数の発光素子（ＬＤ）が密接して配置される場合、上記絶縁性被膜（１４）は発光素子（ＬＤ）の間で発生し得る所望しない短絡を防止することができる。
上述した発光素子（ＬＤ）は様々な表示装置の発光源として用いられてもよい。例えば、上記発光素子（ＬＤ）は照明装置や自発光表示装置として用いられてもよい。
図２ａ及び図２ｂは、本発明の一実施形態による発光装置の単位発光領域を示す回路図である。
特に、図２ａ及び図２ｂには能動型発光表示パネルを構成する画素の一例を示した。本発明の一実施形態において、上記単位発光領域は１つの画素を含んでもよい。
図２ａを参照すると、画素（ＰＸＬ）は、１つ以上の発光素子（ＬＤ）と、これに接続されて上記発光素子（ＬＤ）を駆動する駆動回路（１４４）と、を含んでもよい。
上記発光素子（ＬＤ）の第１電極（例えば、アノード電極）は上記駆動回路（１４４）を経由して第１駆動電圧（ＶＤＤ）に接続され、第２電極（例えば、カソード電極）は第２駆動電圧（ＶＳＳ）に接続される。
上記第１駆動電圧（ＶＤＤ）及び上記第２駆動電圧（ＶＳＳ）は、互いに異なる電位を有してもよい。例えば、上記第２駆動電圧（ＶＳＳ）は、上記第１駆動電圧（ＶＤＤ）の電位より上記発光素子（ＬＤ）のしきい電圧以上低い電位を有することができる。
上記発光素子（ＬＤ）は、上記駆動回路（１４４）によって制御される駆動電流に相当する輝度で発光することができる。
一方、図２ａには、上記画素（ＰＸＬ）に１つの上記発光素子（ＬＤ）のみが含まれる実施形態を開示したが、本発明はこれに限定されない。例えば、上記画素（ＰＸＬ）は、互いに並列に接続される複数の上記発光素子（ＬＤ）を含んでもよい。
本発明の一実施形態によると、上記駆動回路（１４４）は、第１及び第２トランジスタ（Ｍ１、Ｍ２）とストレージキャパシタ（Ｃｓｔ）を含んでもよい。但し、上記駆動回路（１４４）の構造は図２ａに示された実施形態に限定されない。
上記第１トランジスタ（Ｍ１、スイッチングトランジスタ）の第１電極はデータ線（Ｄｊ）に接続され、第２電極は第１ノード（Ｎ１）に接続される。ここで、上記第１トランジスタ（Ｍ１）の上記第１電極と上記第２電極は互いに異なる電極であり、例えば、上記第１電極がソース電極であれば、上記第２電極はドレイン電極であってもよい。そして、上記第１トランジスタ（Ｍ１）のゲート電極は走査線（Ｓｉ）に接続される。
このような上記第１トランジスタ（Ｍ１）は、上記走査線（Ｓｉ）から上記第１トランジスタ（Ｍ１）がターンオンできる電圧（例えば、ロー電圧）の走査信号が供給されるときターンオンされて、上記データ線（Ｄｊ）と上記第１ノード（Ｎ１）を電気的に接続する。このとき、上記データ線（Ｄｊ）には該当フレームのデータ信号が供給され、これにより、上記第１ノード（Ｎ１）に上記データ信号が伝達される。上記第１ノード（Ｎ１）に伝達された上記データ信号は、上記ストレージキャパシタ（Ｃｓｔ）に充電される。
上記第２トランジスタ（Ｍ２、駆動トランジスタ）の第１電極は上記第１駆動電圧（ＶＤＤ）に接続され、第２電極は上記発光素子（ＬＤ）の上記第１電極に接続される。上記第２トランジスタ（Ｍ２）のゲート電極は、上記第１ノード（Ｎ１）に接続される。このような上記第２トランジスタ（Ｍ２）は、上記第１ノード（Ｎ１）の電圧に対応して上記発光素子（ＬＤ）に供給される駆動電流の量を制御する。
上記ストレージキャパシタ（Ｃｓｔ）の一電極は上記第１駆動電圧（ＶＤＤ）に接続され、他の電極は上記第１ノード（Ｎ１）に接続される。このような上記ストレージキャパシタ（Ｃｓｔ）は、上記第１ノード（Ｎ１）に供給される上記データ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
便宜上、図２ａには、上記データ信号を上記画素（ＰＸＬ）の内部に伝達するための上記第１トランジスタ（Ｍ１）と、上記データ信号を保持するための上記ストレージキャパシタ（Ｃｓｔ）と、上記データ信号に対応する駆動電流を上記発光素子（ＬＤ）に供給するための上記第２トランジスタ（Ｍ２）とを含む比較的単純な構造の上記駆動回路（１４４）を示した。
しかし、本発明はこれに限定されるものではなく、上記駆動回路（１４４）の構造は多様に変更されて実施されてもよい。例えば、上記駆動回路（１４４）は、上記第２トランジスタ（Ｍ２）のしきい電圧を補償するためのトランジスタ素子、上記第１ノード（Ｎ１）を初期化するためのトランジスタ素子、及び／または上記発光素子（ＬＤ）の発光時間を制御するためのトランジスタ素子などの少なくとも１つのトランジスタ素子や、上記第１ノード（Ｎ１）の電圧をブーストするためのブーストキャパシタなどの他の回路素子をさらに含むことができる。
また、図２ａには、上記駆動回路（１４４）に含まれるトランジスタ、例えば、上記第１及び第２トランジスタ（Ｍ１、Ｍ２）を全てＰ型トランジスタで図示したが、本発明はこれに限定されない。即ち、上記駆動回路（１４４）に含まれる上記第１及び第２トランジスタ（Ｍ１、Ｍ２）のうち少なくとも１つは、Ｎ型トランジスタに変更されてもよい。
図２ｂを参照すると、本発明の一実施形態によると、第１及び第２トランジスタ（Ｍ１、Ｍ２）はＮ型トランジスタで実装されてもよい。図２ｂに示された駆動回路（１４４）は、トランジスタのタイプ変更による一部の構成要素の接続位置の変更を除けば、その構成や動作は図２ａの駆動回路（１４４）と類似する。従って、これに対する詳細な説明は省略する。
図３は図１の発光素子を含む発光装置の単位発光領域を示す平面図であり、図４は図３のＩ〜Ｉ’線に沿った断面図である。
図３では、図示しやすくするために、発光素子が水平方向に整列されているものを図示したが、上記発光素子の配列はこれに限定されない。例えば、上記発光素子は、第１及び第２電極の間に斜め方向に整列されていてもよい。また、図３において、単位発光領域は発光表示パネルに含まれた複数の画素のそれぞれの画素領域であってもよい。
これに加え、図３には、単位発光領域に１つの発光素子が備えられる実施形態を図示したが、本発明はこれに限定されない。例えば、上記単位発光領域には複数個の発光素子が設けられてもよい。
図１〜図４を参照すると、本発明の一実施例による発光装置は、基板（ＳＵＢ）と、バリア層（ＢＲＬ）と、複数の発光素子（ＬＤ）と、第１及び第２バンク（ＰＷ１、ＰＷ２）と、第１及び第２電極（ＲＥＬ１、ＲＥＬ２）と、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）と、を含んでもよい。
上記基板（ＳＵＢ）はガラス、有機高分子、水晶などの絶縁性材料を含んでもよい。また、上記基板（ＳＵＢ）は曲がったり折り曲げられるように可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する材料からなってもよく、単層構造や多層構造であってもよい。
例えば、上記基板（ＳＵＢ）は、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリビニルアルコール（ｐｏｌｙｖｉｎｙｌ ａｌｃｏｈｏｌ）、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリフェニレンスルフィド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）、トリアセテートセルロース（ｔｒｉａｃｅｔａｔｅ ｃｅｌｌｕｌｏｓｅ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ ａｃｅｔａｔｅ ｐｒｏｐｉｏｎａｔｅ）のうち少なくとも何れか１つを含んでもよい。但し、上記基板（ＳＵＢ）を構成する材料は多様に変わってもよい。
上記バリア層（ＢＲＬ）は、上記発光素子（ＬＤ）に不純物が拡散するのを防止することができる。
上記発光素子（ＬＤ）のそれぞれは、第１半導体層（１１）と、第２半導体層（１３）と、上記第１及び第２半導体層（１１、１３）との間に介在された活性層（１２）と、を含んでもよい。実施形態に応じて、上記発光素子（ＬＤ）は上記第２半導体層（１３）の上部に設けられた電極層（図示せず）をさらに含んでもよい。
上記電極層は金属または金属酸化物を含んでもよく、例えば、クロム（Ｃｒ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、ＩＴＯ及びこれらの酸化物または合金などを単独または混合して使用してもよいが、これに限定されない。
上記電極層を含む場合、上記発光素子（ＬＤ）は、上記第２半導体層（１３）と上記第２電極（ＥＬ２）の接続部位の上記第２コンタクト電極（ＣＮＥ）２を形成する工程で求めされる温度より低い温度で接合させることができるという利点がある。
上記発光素子（ＬＤ）は、第１方向（ＤＲ１）に沿って第１端部（ＥＰ１）と第２端部（ＥＰ２）を含んでもよい。上記第１端部（ＥＰ１）には上記第１及び第２半導体層（１１、１３）のうちいずれか１つが、上記第２端部（ＥＰ２）には上記第１及び第２半導体層（１１、１３）の残りの１つが配置されてもよい。本発明の一実施形態において、各発光素子（ＬＤ）は、赤色光、緑色光、青色光、及び白色光のうち何れか１つの光を出射することができる。
上記発光素子（ＬＤ）上には、上記発光素子（ＬＤ）の上面の一部をカバーする第２絶縁層（ＩＮＳ２）が設けられてもよい。これにより、各発光素子（ＬＤ）の両端部（ＥＰ１、ＥＰ２）は外部に露出されることができる。
本発明の一実施形態において、上記発光素子（ＬＤ）は、上記第２電極（ＲＥＬ２）を基準として上記第２電極（ＲＥＬ２）の一側に配置された第１発光素子（ＬＤ１）と、上記第２電極（ＲＥＬ２）の他側に配置された第２発光素子（ＬＤ２）と、を含んでもよい。平面上で見たとき、上記第１発光素子（ＬＤ１）と上記第２発光素子（ＬＤ２）は、上記第２電極（ＲＥＬ２）を挟んで離隔されてもよい。
上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、１つの画素（ＰＸＬ）内で単位発光領域を区画することができる。上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、上記基板（ＳＵＢ）上において互いに一定の間隔で離隔されるように設けられてもよい。第１及び第２バンク（ＰＷ１、ＰＷ２）は、１つの発光素子（ＬＤ）の長さ以上に上記基板（ＳＵＢ）上で離隔されてもよい。
上記第１及び第２バンク（ＰＷ１、ＰＷ２）は無機材料または有機材料を含む絶縁物質を含んでもよいが、これに限定されない。上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、側面が所定の角度で傾斜した台形状であってもよいが、これに限定されず、半楕円形、円形、四角形などの様々な形状を有することができる。
本発明の一実施形態において、上記第１バンク（ＰＷ１）は、上記第２バンク（ＰＷ２）を基準として、上記第２バンク（ＰＷ２）の一側に配置された第１−１バンク（ＰＷ１＿１）と、上記第２バンク（ＰＷ２）の他側に配置された第１−２バンク（ＰＷ１＿２）と、を含んでもよい。
平面上で見たとき、上記第１−１バンク（ＰＷ１＿１）と上記第１−２バンク（ＰＷ１＿２）は、上記第２バンク（ＰＷ２）を挟んで離隔されることができる。
上記第１−１バンク（ＰＷ１＿１）、上記第２バンク（ＰＷ２）、及び上記第１−２バンク（ＰＷ１＿２）は、上記基板（ＳＵＢ）上の同じ平面上に配置されてもよく、同じ高さを有することができる。
上記第１電極（ＲＥＬ１）は上記第１バンク（ＰＷ１）上に設けらてもよい。上記第１電極（ＲＥＬ１）は、各発光素子（ＬＤ）の上記第１及び第２端部（ＥＰ１、ＥＰ２）の何れか１つの端部に隣接して配置され、上記第１コンタクト電極（ＣＮＥ１）を介して対応する発光素子（ＬＤ）に電気的に接続されることができる。
上記第１電極（ＲＥＬ１）は、平面上で見たとき、上記第２電極（ＲＥＬ２）の一側及び他側にそれぞれ分岐された第１−１電極（ＲＥＬ１＿１）と第１−２電極（ＲＥＬ１＿２）を含んでもよい。上記第１−１電極（ＲＥＬ１＿１）と上記第１−２電極（ＲＥＬ１＿２）の間に上記第２電極（ＲＥＬ２）が配置されてもよい。
上記第１−１電極（ＲＥＬ１＿１）と上記第１−２電極（ＲＥＬ１＿２）は、上記第１方向（ＤＲ１）に交差する第２方向（ＤＲ２）に沿って延長されたバー（Ｂａｒ）形状であってもよい。上記第１−１電極（ＲＥＬ１＿１）と上記第１−２電極（ＲＥＬ１＿２）は、上記第１方向（ＤＲ１）に沿って延長された第１−１接続配線（ＣＮＬ１＿１）に接続されてもよい。
上記第２電極（ＲＥＬ２）は、上記基板（ＳＵＢ）上において上記第１発光素子（ＬＤ１）と上記第２発光素子（ＬＤ２）との間に設けられてもよい。上記第２電極（ＲＥＬ２）は、上記第１方向（ＤＲ１）に沿って延長された第２−１接続配線（ＣＮＬ２−１）に電気的に接続されてもよい。
上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、上記第１及び第２バンク（ＰＷ１、ＰＷ２）の形状に対応するように設けられてもよい。従って、上記第１電極（ＲＥＬ１）は上記第１バンク（ＰＷ１）の傾斜に対応する傾斜を有することができ、上記第２電極（ＲＥＬ２）は上記第２バンク（ＰＷ２）の傾斜に対応する傾斜を有することができる。
本発明の一実施形態において、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、一定の反射率を有する導電性材料からなってもよい。上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、上記発光素子（ＬＤ）の両端部（ＥＰ１、ＥＰ２）から出射される光を画像が表示される方向（例えば、正面方向）に進行させることができる。
特に、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、上記第１及び第２バンク（ＰＷ１、ＰＷ２）の形状に対応する形状を有するため、上記発光素子（ＬＤ）のそれぞれの両端部（ＥＰ１、ＥＰ２）から出射された光は、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）によって反射されて上記正面方向にさらに進むことができる。従って、上記発光素子（ＬＤ）から出射された光の効率が向上することができる。
本発明の一実施形態において、上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、その上部に設けられた上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）とともに上記発光素子（ＬＤ）のそれぞれから出射された光の効率を向上させる反射部材として機能することができる。
上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）のうち何れか１つの電極はアノード電極で、残りの１つの電極はカソード電極であってもよい。本発明の一実施形態では、上記第１電極（ＲＥＬ１）がアノード電極で、上記第２電極（ＲＥＬ２）がカソード電極であってもよい。
上記第１電極（ＲＥＬ１）と上記第２電極（ＲＥＬ２）は同一平面上に配置されてもよく、同じ高さを有することができる。上記第１電極（ＲＥＬ１）と上記第２電極（ＲＥＬ２）が同じ高さであれば、上記発光素子（ＬＤ）が上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）により安定的に接続されることができる。
説明の便宜上、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）が上記基板（ＳＵＢ）上に直接設けられるものを図示したが、これに限定されない。例えば、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）と上記基板（ＳＵＢ）との間には、上記発光装置がパッシブマトリックスまたはアクティブマトリックスで駆動されるための構成要素が設けられてもよい。
上記発光装置が上記アクティブマトリクスで駆動される場合、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）と上記基板（ＳＵＢ）との間には、信号配線、絶縁層、及び／またはトランジスタなどが設けられることができる。
上記信号配線は走査配線、データ配線、電源配線などを含んでもよく、上記トランジスタは上記信号配線に接続され、ゲート電極、半導体層、ソース電極、及びドレイン電極を含んでもよい。
上記トランジスタのソース及びドレイン電極のうち１つの電極は、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の何れか１つの電極に接続されることができ、上記トランジスタを介して上記データ配線のデータ信号が上記何れか１つの電極に印加されることができる。ここで、信号配線、上記絶縁層及び／または上記トランジスタなどは、様々な個数及び形態で設けられることができる。
本発明の一実施形態において、上記第１電極（ＲＥＬ１）は、上記第１−１接続配線ＣＮＬ１＿１に接続されることができる。上記第１−１接続配線ＣＮＬ１＿１は、上記第１電極（ＲＥＬ１）と一体で設けられてもよい。
上記第１−１接続配線（ＣＮＬ１＿１）は、コンタクトホール（図示せず）を介して上記トランジスタに電気的に接続されることができる。これにより、上記トランジスタに提供された信号が上記第１−１接続配線（ＣＮＬ１＿１）を介して上記第１電極（ＲＥＬ１）に印加されることができる。
上記第２電極（ＲＥＬ２）は、上記第２−１接続配線（ＣＮＬ２＿１）に接続されることができる。上記第２−１接続配線（ＣＮＬ２＿１）は、上記第２電極（ＲＥＬ２）と一体で設けられてもよく、上記第１方向（ＤＲ１）に沿って延長されてもよい。
上記第２−１接続配線（ＣＮＬ２＿１）は、上記発光装置がアクティブマトリクスで駆動される場合、コンタクトホール（図示せず）を介して上記信号配線に電気的に接続されることができる。これにより、上記信号配線の電圧が上記第２−１接続配線（ＣＮＬ２＿１）を介して上記第２電極（ＲＥＬ２）に印加されることができる。例えば、第２駆動電圧（ＶＳＳ）が上記信号配線に印加される場合、上記第２駆動電圧（ＶＳＳ）は上記第２−１接続配線（ＣＮＬ２＿１）を介して上記第２電極（ＲＥＬ２）に印加されることができる。
上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１接続配線（ＣＮＬ１＿１、ＣＮＬ２＿１）は導電性材料からなってもよい。上記導電性材料には、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、これらの合金のような金属、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）のような導電性酸化物、ＰＥＤＯＴのような導電性高分子などが含まれてもよい。
また、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１接続配線（ＣＮＬ１＿１、ＣＮＬ２＿１）は単一膜で形成されてもよいが、これに限定されるものではなく、金属、合金、導電性酸化物、導電性高分子のうち２以上の物質が積層された多重膜で形成されてもよい。
ここで、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１接続配線（ＣＮＬ１＿１、ＣＮＬ２＿１）の材料は上述した材料に限定されない。例えば、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１接続配線（ＣＮＬ１＿１、ＣＮＬ２＿１）は、上記発光素子（ＬＤ）のそれぞれの両端部（ＥＰ１、ＥＰ２）から出射される光が画像の表示される方向（例えば、正面方向）に進行するように一定の反射率を有する導電性材料からなってもよい。
上記第１電極（ＲＥＬ１）上には、上記第１電極（ＲＥＬ１）と上記発光素子（ＬＤ）のそれぞれの両端部（ＥＰ１、ＥＰ２）のうち何れか１つを電気的及び／または物理的に安定して接続する上記第１コンタクト電極（ＣＮＥ１）が設けられてもよい。
上記第１コンタクト電極（ＣＮＥ１）は、上記発光素子（ＬＤ）のそれぞれから出射されて上記第１電極（ＲＥＬ１）によって上記正面方向に反射された光が損失なく上記正面方向に進行できるように透明導電性材料で構成されてもよい。例えば、上記透明導電性材料は、ＩＴＯ、ＩＺＯ、ＩＴＺＯなどを含んでもよい。上記第１コンタクト電極（ＣＮＥ１）の材料は上述した材料に限定されない。
上記第１コンタクト電極（ＣＮＥ１）は、平面上で見たとき、上記第１電極（ＲＥＬ１）をカバーし、上記第１電極（ＲＥＬ１）に重畳されてもよい。また、上記第１コンタクト電極（ＣＮＥ１）は、各発光素子（ＬＤ）の両端部（ＥＰ１、ＥＰ２）のうち何れか１つの端部に部分的に重畳されてもよい。
本発明の一実施形態において、上記第１コンタクト電極（ＣＮＥ１）は、上記第１−１電極（ＲＥＬ１＿１）上に設けられた第１−１コンタクト電極（ＣＮＥ１＿１）と、上記第１−２電極（ＲＥＬ１＿２）上に設けられた第１−２コンタクト電極（ＣＮＥ１＿２）と、を含んでもよい。
平面上で見たとき、上記第１−１コンタクト電極（ＣＮＥ１＿１）は、上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）と上記第１−１電極（ＲＥＬ１＿１）に重畳されてもよい。また、上記第１−２コンタクト電極（ＣＮＥ１＿２）は、平面上で見たとき、上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）と上記第１−２電極（ＲＥＬ１＿２）に重畳されてもよい。
上記第１コンタクト電極（ＣＮＥ１）上には、上記第１コンタクト電極（ＣＮＥ１）をカバーする第３絶縁層（ＩＮＳ３）が設けられてもよい。上記第３絶縁層（ＩＮＳ３）は、上記第１コンタクト電極（ＣＮＥ１）が外部に露出しないようにして、上記第１コンタクト電極（ＣＮＥ１）の腐食を防止することができる。
上記第３絶縁層（ＩＮＳ３）は、無機材料を含む無機絶縁膜または有機材料を含む有機絶縁膜であってもよい。上記第３絶縁層（ＩＮＳ３）は、図面に示されたように単一層からなってもよいが、これに限定されず、多重層からなってもよい。
上記第３絶縁層（ＩＮＳ３）が多重層からなる場合、上記第３絶縁層（ＩＮＳ３）は、複数の無機絶縁膜または複数の有機絶縁膜が交互に積層された構造を有することができる。例えば、上記第３絶縁層（ＩＮＳ３）は、第１無機絶縁膜、有機絶縁膜、及び第２無機絶縁膜が順に積層された構造であってもよい。
上記第２電極（ＲＥＬ２）上には上記第２コンタクト電極（ＣＮＥ２）が設けられてもよい。上記第２コンタクト電極（ＣＮＥ２）は、平面上で見たとき、上記第２電極（ＲＥＬ２）をカバーし、上記第２電極（ＲＥＬ２）に重畳されてもよい。また、上記第２コンタクト電極（ＣＮＥ２）は、上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）及び上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）にそれぞれ重畳されてもよい。
上記第２コンタクト電極（ＣＮＥ２）は、上記第１コンタクト電極（ＣＮＥ１）と同じ物質からなってもよいが、これに限定されない。
上記第２コンタクト電極（ＣＮＥ２）上には、上記第２コンタクト電極（ＣＮＥ２）をカバーする第４絶縁層（ＩＮＳ４）が設けられてもよい。
上記第４絶縁層（ＩＮＳ４）は、上記第２コンタクト電極（ＣＮＥ２）が外部に露出しないようにして上記第２コンタクト電極（ＣＮＥ２）の腐食を防止することができる。上記第４絶縁層（ＩＮＳ４）は、無機絶縁膜または有機絶縁膜のうち何れか１つの絶縁膜で構成されてもよい。
上記第４絶縁層（ＩＮＳ４）上には、オーバーコート層（ＯＣ）が設けられてもよい。
上記オーバーコート層（ＯＣ）は、その下部に配置された上記第１及び第２バンク（ＰＷ１、ＰＷ２）、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）などにより生じた段差を緩和させる平坦化層であってもよい。また、上記オーバーコート層（ＯＣ）は、上記発光素子（ＬＤ）に酸素及び水分などが侵入するのを防止する封止層であってもよい。
実施形態に応じて、上記オーバーコート層（ＯＣ）は省略されてもよい。上記オーバーコート層（ＯＣ）が省略された場合、上記第４絶縁層（ＩＮＳ４）が上記発光素子（ＬＤ）に酸素及び水分などが侵入するのを防止する封止層の役割をすることができる。
上述したように、上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）は上記第１−１電極（ＲＥＬ１＿１）に接続され、上記第２端部（ＥＰ２）は上記第２電極（ＲＥＬ２）の一側に接続されることができる。例えば、上記第１発光素子（ＬＤ１）の第１半導体層（１１）は上記第１−１電極（ＲＥＬ１＿１）に接続され、上記第１発光素子（ＬＤ１）の第２半導体層（１３）は上記第２電極（ＲＥＬ２）の一側に接続されてもよい。
これにより、上記第１発光素子（ＬＤ１）の第１及び第２半導体層（１１、１３）は、上記第１−１電極（ＲＥＬ１＿１）と上記第２電極（ＲＥＬ２）を介して所定の電圧の印加を受けることができる。上記第１発光素子（ＬＤ１）の両側端部（ＥＰ１、ＥＰ２）に所定の電圧以上の電界を印加すると、上記活性層（１２）において電子−正孔対が結合して上記第１発光素子（ＬＤ１）が発光するようになる。
また、上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）は上記第２電極（ＲＥＬ２）の他側に接続され、上記第２端部（ＥＰ２）は上記第１−２電極（ＲＥＬ１＿２）に接続されることができる。例えば、上記第２発光素子（ＬＤ２）の第１半導体層（１１）は上記第１−２電極（ＲＥＬ１＿２）に接続され、上記第２発光素子（ＬＤ２）の第２半導体層（１３）は上記第２電極（ＲＥＬ２）の他側に接続されてもよい。
これにより、上記第２発光素子（ＬＤ２）の第１及び第２半導体層（１１、１３）は、上記第１−２電極（ＲＥＬ１＿２）と上記第２電極（ＲＥＬ２）を介して所定の電圧の印加を受けることができる。上記第２発光素子（ＬＤ２）の両側端部（ＥＰ１、ＥＰ２）に所定の電圧以上の電界を印加すると、上記活性層（１２）において電子−正孔対が結合して上記第２発光素子（ＬＤ２）が発光するようになる。
一方、上記発光装置の各単位発光領域は、第１キャップ層（ＣＰＬ１）、第２キャップ層（ＣＰＬ２）、及び導電パターン（ＣＰ）をさらに含んでもよい。
上記第１キャップ層（ＣＰＬ１）は、上記第１電極（ＲＥＬ１）上に設けられてもよい。上記第１キャップ層（ＣＰＬ１）は、上記発光装置の製造工程時に発生する不良などによる上記第１電極（ＲＥＬ１）の損傷を防止し、上記第１電極（ＲＥＬ１）と上記基板（ＳＵＢ）の接着力をさらに強化させることができる。
上記第１キャップ層（ＣＰＬ１）は、上記発光素子（ＬＤ）のそれぞれから出射されて上記第１電極（ＲＥＬ１）によって上記正面方向に反射された光の損失を最小化するために、ＩＺＯのような透明な導電性材料からなってもよい。
本発明の一実施形態において、上記第１キャップ層（ＣＰＬ１）は、第１−１キャップ層（ＣＰＬ１＿１）と第１−２キャップ層（ＣＰＬ１＿２）を含んでもよい。上記第１−１キャップ層（ＣＰＬ１＿１）は上記第１−１電極（ＲＥＬ１＿１）上に設けられ、上記第１−２キャップ層（ＣＰＬ１＿２）は上記第１−２電極（ＲＥＬ１＿２）上に設けられてもよい。
上記第１−１キャップ層（ＣＰＬ１＿１）と上記第１−２キャップ層（ＣＰＬ１＿２）は、上記第１方向ＤＲ１に延長された第１−２接続配線（ＣＮＬ１＿２）に接続されることができる。上記第１−２接続配線（ＣＮＬ１＿２）は、上記第１−１キャップ層（ＣＰＬ１＿１）及び上記第１−２キャップ層（ＣＰＬ１＿２）と一体で設けられ、上記第１−１キャップ層（ＣＰＬ１＿１）及び上記第１−２キャップ層（ＣＰＬ１＿２）と同じ物質を含んでもよい。
上記第１−２接続配線（ＣＮＬ１＿２）は上記第１−１接続配線（ＣＮＬ１＿１）上に設けられ、平面上で見たとき、上記第１−１接続配線（ＣＮＬ１＿１）に重畳されてもよい。上記第１−１接続配線（ＣＮＬ１＿１）と上記第１−２接続配線（ＣＮＬ１＿２）は、上記単位発光領域内で第１接続配線（ＣＮＬ）を構成することができる。
上記第２キャップ層（ＣＰＬ２）は、上記第２電極（ＲＥＬ２）上に設けられてもよい。上記第２キャップ層（ＣＰＬ２）は、上記発光装置の製造工程時に発生する不良などによる上記第２電極（ＲＥＬ２）の損傷を防止し、上記第２電極（ＲＥＬ２）と上記基板（ＳＵＢ）の接着力をさらに強化させることができる。
上記第２キャップ層（ＣＰＬ２）は上記第１キャップ層（ＣＰＬ１）と同じ層に設けられ、同じ物質を含んでもよい。上記第２キャップ層（ＣＰＬ２）は上記第１方向（ＤＲ１）に延長された第２−２接続配線（ＣＮＬ２＿２）に接続されることができる。上記第２−２接続配線（ＣＮＬ２＿２）は、上記第２キャップ層（ＣＰＬ２）と一体で設けられ、上記第２キャップ層（ＣＰＬ２）と同じ物質を含んでもよい。
上記第２−２接続配線（ＣＮＬ２＿２）は上記第２−１接続配線ＣＮＬ２＿１上に設けられ、平面上で見たとき、上記第２−１接続配線ＣＮＬ２＿１に重畳されてもよい。上記第２−１接続配線（ＣＮＬ２＿１）と上記第２−２接続配線（ＣＮＬ２＿２）は、上記単位発光領域内で第２接続配線（ＣＮＬ２）を構成することができる。
上記導電パターン（ＣＰ）は、上記単位発光領域内で上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）を取り囲む形で設けられてもよい。上記導電パターン（ＣＰ）は、平面上で見たとき、上記第１電極（ＲＥＬ１）と上記第１コンタクト電極（ＣＮＥ１）に部分的に重畳されてもよい。
上記導電パターン（ＣＰ）は、上記発光素子（ＬＤ）を上記単位発光領域内に配置させる役割をする。即ち、上記導電パターン（ＣＰ）は、上記発光素子（ＬＤ）を所望しない領域、例えば、上記単位発光領域の外郭に配置されないようにすることができる。
上記導電パターン（ＣＰ）は、隣接する２つの単位発光領域の間で発生する電界を相殺させて、対応する単位発光領域の外郭に上記発光素子（ＬＤ）が配置されないようにすることができる。
上記導電パターン（ＣＰ）は、電気的に孤立したフローティング（ｆｌｏａｔｉｎｇ）状態であってもよいが、これに限定されない。
本発明の一実施形態において、上記導電パターンＣＰは、第１絶縁層（ＩＮＳ１）を挟んで上記第１電極（ＲＥＬ１）上に設けられてもよい。このとき、上記第１コンタクト電極（ＣＮＥ１）は、上記導電パターン（ＣＰ）上に設けられてもよい。
以下では、図３及び図４を参照し、本発明の一実施形態による発光装置の構造について積層順に沿って説明する。
上記バリア層（ＢＲＬ）が設けられた上記基板（ＳＵＢ）上に上記第１及び第２バンク（ＰＷ１、ＰＷ２）が設けられてもよい。上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、上記バリア層（ＢＲＬ上）において一定の間隔で離隔して配置されてもよい。
上記第１バンク（ＰＷ１）上に上記第１電極（ＲＥＬ１）が設けられ、上記第２バンク（ＰＷ２）上に上記第２電極（ＲＥＬ２）が設けられてもよい。上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、対応するバンク上の同じ平面上に設けられ、対応するバンクの形状に対応する形状を有することができる。
上記第１電極（ＲＥＬ１）上に上記第１キャップ層（ＣＰＬ１）が設けられ、上記第２電極（ＲＥＬ２）上に上記第２キャップ層（ＣＰＬ２）設けられてもよい。
上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）を含む上記基板（ＳＵＢ）上に上記第１絶縁層（ＩＮＳ１）が設けられてもよい。上記第１絶縁層（ＩＮＳ１）は上記第１キャップ層（ＣＰＬ１）の一部と重畳し、上記基板（ＳＵＢ）と１つの発光素子（ＬＤ）の間に配置されてもよい。
以下では、説明の便宜上、上記基板（ＳＵＢ）と上記１つの発光素子（ＬＤ）の間に配置された上記第１絶縁層（ＩＮＳ１）を「絶縁パターン」と称する。
上記絶縁パターン（ＩＮＳ１）は、上記基板（ＳＵＢ）と上記１つの発光素子（ＬＤ）の間の空間を埋めて、上記１つの発光素子（ＬＤ）を安定的に支持し、上記１つの発光素子（ＬＤ）の離脱を防止することができる。
上記絶縁パターン（ＩＮＳ１）は、上記第１キャップ層（ＣＰＬ１）の一側端部をカバーし、上記第１電極（ＲＥＬ１）と離隔されてもよい。また、上記絶縁パターン（ＩＮＳ１）は、上記第２キャップ層（ＣＰＬ２）の一側端部をカバーし、上記第２電極（ＲＥＬ２）と離隔されてもよい。
本発明の一実施形態において、上記第１絶縁層（ＩＮＳ１）は、無機材料を含む無機絶縁膜または有機材料を含む有機絶縁膜を含んでもよい。
上記第１絶縁層（ＩＮＳ１）は、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）とともに上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）をカバーして上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）を保護することができる。上記第１絶縁層（ＩＮＳ１）は、上記発光装置の製造工程中に発生し得る不良による上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の損傷を防止することができる。
上記第１絶縁層（ＩＮＳ１）を含む上記基板（ＳＵＢ）上に上記導電パターン（ＣＰ）が設けられてもよい。上記導電パターン（ＣＰ）は、上記第１絶縁層（ＩＮＳ１）を挟んで上記第１キャップ層（ＣＰＬ１）及び上記第１電極（ＲＥＬ１）上に設けられてもよい。
上記導電パターン（ＣＰ）を含む上記基板（ＳＵＢ）上に上記発光素子（ＬＤ）が整列されてもよい。上記発光素子（ＬＤ）は、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間に形成される上記電界により自己整列が誘導されて、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間の上記絶縁パターン（ＩＮＳ１）上に設けられることができる。
上記発光素子（ＬＤ）上に上記発光素子（ＬＤ）の上面の一部をカバーする上記第２絶縁層（ＩＮＳ２）が設けられてもよい。上記第２絶縁層（ＩＮＳ２）は、無機材料を含む無機絶縁膜または有機材料を含む有機絶縁膜であってもよい。
上記第２絶縁層（ＩＮＳ２）が設けられた上記基板（ＳＵＢ）上に上記第１コンタクト電極（ＣＮＥ１）が設けられてもよい。上記第１コンタクト電極（ＣＮＥ１）は上記第１キャップ層（ＣＰＬ１）をカバーし、上記第１キャップ層（ＣＰＬ１）を介して上記第１電極（ＲＥＬ１）に電気的に接続されることができる。
実施形態に応じて、上記第１キャップ層（ＣＰＬ１）が省略される場合、上記第１コンタクト電極（ＣＮＥ１）は、上記第１電極（ＲＥＬ）１上に直接設けられて上記第１電極（ＲＥＬ１）に直接接続されることができる。
上記第１コンタクト電極（ＣＮＥ１）が設けられた上記基板（ＳＵＢ）上に上記第３絶縁層（ＩＮＳ３）が設けられてもよい。上記第３絶縁層（ＩＮＳ３）は、上記第１コンタクト電極（ＣＮＥ１）及び上記第２絶縁層（ＩＮＳ２）をカバーするように上記基板（ＳＵＢ）上に設けられてもよい。
上記第３絶縁層（ＩＮＳ３）が設けられた上記基板（ＳＵＢ）上に上記第２コンタクト電極（ＣＮＥ２）が設けられてもよい。上記第２コンタクト電極（ＣＮＥ２）は、上記第２キャップ層（ＣＰＬ２）をカバーし、上記第２キャップ層（ＣＰＬ２）を介して上記第２電極（ＲＥＬ２）に接続されることができる。
実施形態に応じて、上記第２キャップ層（ＣＰＬ２）が省略される場合、上記第２コンタクト電極（ＣＮＥ２）は、上記第２電極（ＲＥＬ２）上に直接設けられて上記第２電極（ＲＥＬ２）に直接接続されることができる。
上記第２コンタクト電極（ＣＮＥ２）が設けられた上記基板（ＳＵＢ）上に上記第４絶縁層（ＩＮＳ４）が設けられてもよい。
上記第４絶縁層（ＩＮＳ４）上に上記オーバーコート層（ＯＣ）が設けられてもよい。
図５は本発明の一実施形態による表示装置を示したものであり、特に、図１に示された発光素子（ＬＤ）を発光源として使用した表示装置の概略的な平面図である。
図１及び図５を参照すると、本発明の一実施形態による表示装置は、基板（ＳＵＢ）と、上記基板（ＳＵＢ）上に設けられた画素（ＰＸＬ）と、上記基板（ＳＵＢ）上に設けられ、上記画素（ＰＸＬ）を駆動する駆動部と、上記画素（ＰＸＬ）と上記駆動部を接続する配線部（図示せず）と、を含んでもよい。
上記基板（ＳＵＢ）は、表示領域（ＤＡ）及び非表示領域（ＮＤＡ）を含んでもよい。
上記表示領域（ＤＡ）は、映像を表示する上記画素（ＰＸＬ）が設けられる領域であってもよい。上記非表示領域（ＮＤＡ）は、上記画素（ＰＸＬ）を駆動するための駆動部、及び上記画素（ＰＸＬ）と上記駆動部を接続する配線部（図示せず）の一部が設けられる領域であってもよい。
上記表示領域（ＤＡ）は多様な形状を有することができる。例えば、上記表示領域（ＤＡ）は、直線からなる辺を含む閉じた形の多角形、曲線からなる辺を含む円形、楕円形など、直線と曲線からなる辺を含む半円形、半楕円形などの様々な形状で設けられることができる。
上記表示領域（ＤＡ）が複数個の領域を含む場合、各領域も直線の辺を含む閉じた形の多角形、曲線の辺を含む半円形、半楕円形などの様々な形状で設けられてもよい。また、上記複数の領域の面積は互いに同一または異なってもよい。
本発明の一実施形態では、上記表示領域（ＤＡ）が直線の辺を含む四角形の形状を有する１つの領域に設けられた場合を例に挙げて説明する。
上記非表示領域（ＮＤＡ）は、上記表示領域（ＤＡ）の少なくとも一側に設けられてもよい。本発明の一実施形態において、上記非表示領域（ＮＤＡ）は、上記表示領域（ＤＡ）の周囲を取り囲んでもよい。
上記画素（ＰＸＬ）は、上記基板（ＳＵＢ）上の上記表示領域（ＤＡ）内に設けられてもよい。上記画素（ＰＸＬ）のそれぞれは映像を表示する最小単位であり、複数個設けられることができる。
上記画素（ＰＸＬ）は、白色光及び／またはカラー光を出射する発光素子を含んでもよい。各画素（ＰＸＬ）は赤色、緑色、及び青色の何れか１つの色を出射することができるが、これに限定されない。例えば、各画素（ＰＸＬ）はシアン、マゼンタ、イエロー、及び白色のうち１つの色を出射してもよい。
上記画素（ＰＸＬ）は、複数個設けられ、第１方向）（ＤＲ１）に延長された行と上記第１方向（ＤＲ１）と交差する第２方向（ＤＲ２）に延長された列に沿ってマトリックス（ｍａｔｒｉｘ）状で配列されてもよい。しかし、上記画素（ＰＸＬ）の配列形態は特に限定されず、様々な形態に配列されることができる。
上記駆動部は上記配線部を介して各画素（ＰＸＬ）に信号を提供し、これによって上記画素（ＰＸＬ）の駆動を制御することができる。図５では、説明の便宜上、上記配線部が省略されている。
上記駆動部は、走査線を介して上記画素（ＰＸＬ）に走査信号を供給する走査駆動部（ＳＤＶ）と、発光制御線を介して上記画素（ＰＸＬ）に発光制御信号を供給する発光駆動部（ＥＤＶ）と、データ線を介して上記画素（ＰＸＬ）にデータ信号を供給するデータ駆動部（ＤＤＶ）と、タイミング制御部（図示せず）と、を含んでもよい。上記タイミング制御部は、上記走査駆動部（ＳＤＶ）、上記発光駆動部（ＥＤＶ）、及び上記データ駆動部（ＤＤＶ）を制御することができる。
図６は図５に示された画素のうち１つの画素を示す等価回路図である。図６には、説明の便宜上、ｊ番目のデータ線（Ｄｊ）、ｉ−１番目の走査線（Ｓｉ−１）、ｉ番目の走査線（Ｓｉ）、及びｉ＋１番目の走査線（Ｓｉ＋１）に接続された１つの画素を示した。
図５及び図６を参照すると、本発明の実施形態による画素（ＰＸＬ）は、発光素子（ＬＤ）、第１〜第７トランジスタ（Ｔ１〜Ｔ７）、及びストレージキャパシタ（Ｃｓｔ）を含んでもよい。
上記発光素子（ＬＤ）の一側端部は、上記第６トランジスタ（Ｔ６）を経由して上記第１トランジスタ（Ｔ１）に接続され、上記発光素子（ＬＤ）の他側端部は、第２駆動電圧（ＶＳＳ）に接続されることができる。上記発光素子（ＬＤ）は、上記第１トランジスタＴ１から供給される電流量に対応して所定の輝度の光を生成することができる。
上記第１トランジスタ（Ｔ１；駆動トランジスタ）のソース電極は、上記第５トランジスタ（Ｔ５）を経由して第１駆動電圧（ＶＤＤ）に接続され、ドレイン電極は、上記第６トランジスタ（Ｔ６）を経由して上記発光素子（ＬＤ）の一側端部に接続される。このような上記第１トランジスタ（Ｔ１）は、自らのゲート電極である第１ノード（Ｎ１）の電圧に対応して上記第１駆動電圧（ＶＤＤ）から上記発光素子（ＬＤ）を経由して上記第２駆動電圧（ＶＳＳ）に流れる電流量を制御する。
上記第２トランジスタ（Ｔ２；スイッチングトランジスタ）は、ｊ番目のデータ線（Ｄｊ）と上記第１トランジスタ（Ｔ１）のソース電極の間に接続される。そして、上記第２トランジスタ（Ｔ２）のゲート電極は、ｉ番目の走査線（Ｓｉ）に接続される。このような上記第２トランジスタ（Ｔ２）は、上記ｉ番目の走査線（Ｓｉ）に走査信号が供給されるときターンオンされて、上記ｊ番目のデータ線（Ｄｊ）と上記第１トランジスタ（Ｔ１）のソース電極を電気的に接続させる。
上記第３トランジスタ（Ｔ３）は、上記第１トランジスタ（Ｔ１）のドレイン電極と上記第１ノード（Ｎ１）の間に接続される。そして、上記第３トランジスタ（Ｔ３）のゲート電極は、上記ｉ番目の走査線（Ｓｉ）に接続される。このような上記第３トランジスタ（Ｔ３）は、上記ｉ番目の走査線（Ｓｉ）に走査信号が供給されるとターンオンされて、上記第１トランジスタ（Ｔ１）のドレイン電極と上記第１ノード（Ｎ１）を電気的に接続させる。従って、上記第３トランジスタ（Ｔ３）がターンオンされると、上記第１トランジスタ（Ｔ１）はダイオード状に接続される。
上記第４トランジスタ（Ｔ４）は、上記第１ノード（Ｎ１）と初期化電源（Ｖｉｎｔ）の間に接続される。そして、上記第４トランジスタ（Ｔ４）のゲート電極は、ｉ−１番目の走査線（Ｓｉ−１）に接続される。このような上記第４トランジスタ（Ｔ４）は、上記ｉ−１番目の走査線（Ｓｉ−１）に走査信号が供給されるとターンオンされて、上記第１ノード（Ｎ１）に上記初期化電源（Ｖｉｎｔ）の電圧を供給する。ここで、上記初期化電源（Ｖｉｎｔ）は、上記データ信号より低い電圧に設定される。
上記第５トランジスタ（Ｔ５）は、上記第１駆動電圧（ＶＤＤ）と上記第１トランジスタ（Ｔ１）のソース電極の間に接続される。そして、上記第５トランジスタ（Ｔ５）のゲート電極は、ｉ番目の発光制御線（Ｅｉ）に接続される。このような上記第５トランジスタ（Ｔ５）は、上記ｉ番目の発光制御線（Ｅｉ）に発光制御信号が供給されるとターンオフされ、それ以外の場合にターンオンされる。
上記第６トランジスタ（Ｔ６）は、上記第１トランジスタ（Ｔ１）のドレイン電極と上記発光素子（ＬＤ）の一側端部の間に接続される。そして、上記第６トランジスタ（Ｔ６）のゲート電極は、上記ｉ番目の発光制御線（Ｅｉ）に接続される。このような上記第６トランジスタ（Ｔ６）は、上記ｉ番目の発光制御線（Ｅｉ）に発光制御信号が供給されるとターンオフされ、それ以外の場合にターンオンされる。
上記第７トランジスタ（Ｔ７）は、上記初期化電源（Ｖｉｎｔ）と上記発光素子（ＬＤ）の一側端部の間に接続される。そして、上記第７トランジスタ（Ｔ７）のゲート電極は、ｉ＋１番目の走査線（Ｓｉ＋１）に接続される。このような上記第７トランジスタ（Ｔ７）は、上記ｉ＋１番目の走査線（Ｓｉ＋１）に走査信号が供給されるとターンオンされて、上記初期化電源（Ｖｉｎｔ）の電圧を上記発光素子（ＬＤ）の一側端部に供給する。
上記ストレージキャパシタ（Ｃｓｔ）は、上記第１駆動電圧（ＶＤＤ）と上記第１ノード（Ｎ１）の間に接続される。このような上記ストレージキャパシタ（Ｃｓｔ）は、上記データ信号及び上記第１トランジスタ（Ｔ１）のしきい値電圧に対応する電圧を保持する。
一方、上記１つの画素（ＰＸＬ）内に上記発光素子（ＬＤ）を整列させるとき、第２ノード（Ｎ２）には第１整列配線（図示せず）が接続され、上記発光素子（ＬＤ）の他側端部には第２整列配線（図示せず）が接続される。
上記第１整列配線にはグランド電圧が印加され、上記第２整列配線には交流電圧が印加されることができる。上記第１及び第２整列配線のそれぞれに異なる電圧レベルを有する所定の電圧が印加されることによって、上記第２ノード（Ｎ２）と上記発光素子（ＬＤ）の他側端部の間に電界が形成されることができる。上記電界によって上記発光素子（ＬＤ）は上記画素（ＰＸＬ）内で所望の領域に整列されることができる。
図７は図５のＥＡ１領域を拡大した平面図であり、図８は図７のＩＩ〜ＩＩ’線に沿った断面図である。
図７では、図示しやすくするために、複数の発光素子が水平方向に整列されたものを図示したが、上記発光素子の配列はこれに限定されない。
また、図７では、図示しやすくするために、上記発光素子に接続されるトランジスタ及び上記トランジスタに接続された信号配線の図示を省略した。
本発明の一実施形態において、重複する説明を避けるために、上述した一実施形態と異なる点を中心に説明する。本実施形態において特に説明しない部分は上述した一実施形態に従い、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。図７及び図８において、単位発光領域は１つの画素に備えられた画素領域であってもよい。
図１〜図８を参照すると、本発明の一実施形態による表示装置は、第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）が設けられた基板（ＳＵＢ）を含んでもよい。上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれは映像を表示する画素領域であり、光が出射される単位発光領域であってもよい。
上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれは、上記基板（ＳＵＢ）と、上記基板（ＳＵＢ）上に設けられた画素回路部（ＰＣＬ）と、上記画素回路部（ＰＣＬ）上に設けられた表示素子層（ＤＰＬ）と、を含んでもよい。
上記基板（ＳＵＢ）はガラス、有機高分子、水晶などの絶縁性材料を含んでもよい。また、上記基板（ＳＵＢ）は曲がったり折り曲げられるように可撓性を有する材料からなってもよく、単層構造や多層構造であってもよい。
上記画素回路部（ＰＣＬ）は、上記基板（ＳＵＢ）上に配置されたバッファ層（ＢＦＬ）と、上記バッファ層（ＢＦＬ）上に配置された第１及び第２トランジスタ（Ｔ１、Ｔ２）と、駆動電圧配線（ＤＶＬ）と、を含んでもよい。
上記バッファ層（ＢＦＬ）は、上記第１及び第２トランジスタ（Ｔ１、Ｔ２）に不純物が拡散するのを防止することができる。上記バッファ層（ＢＦＬ）は単一層で設けられてもよいが、少なくとも２重層以上の多重層で設けられてもよい。
上記バッファ層（ＢＦＬ）が多重層で設けられる場合、各層は同じ材料または異なる材料で形成されてもよい。上記バッファ層（ＢＦＬ）は上記基板（ＳＵＢ）の材料及び工程条件に応じて省略されてもよい。
上記第１トランジスタ（Ｔ１）は、上記表示素子層（ＤＰＬ）に備えられた複数の発光素子（ＬＤ）の一部に電気的に接続されて対応する発光素子（ＬＤ）を駆動する駆動トランジスタであり、上記第２トランジスタ（Ｔ２）は、上記第１トランジスタ（Ｔ１）をスイッチングするスイッチングトランジスタであってもよい。
上記第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれは、半導体層（ＳＣＬ）、ゲート電極（ＧＥ）、第１及び第２電極（ＥＬ１、ＥＬ２）を含んでもよい。
上記半導体層（ＳＣＬ）は、上記バッファ層（ＢＦＬ）上に配置されてもよい。上記半導体層（ＳＣＬ）は、上記第１端子（ＥＬ１）に接触される第１領域と上記第２端子（ＥＬ２）に接触される第２領域を含んでもよい。上記第１領域と上記第２領域の間の領域はチャネル領域であってもよい。本発明の一実施形態において、上記第１領域はソース領域及びドレイン領域のうち何れか１つの領域で、上記第２領域は残りの１つの領域であってもよい。
上記半導体層（ＳＣＬ）は、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンであってもよい。上記チャネル領域は不純物でドープされていない半導体パターンで、真性半導体であってもよい。上記第１領域及び上記第２領域は、上記不純物がドープされた半導体パターンであってもよい。
上記ゲート電極（ＧＥ）は、ゲート絶縁層（ＧＩ）を挟んで上記半導体層（ＳＣＬ）上に設けられてもよい。
上記第１端子（ＥＬ１）と上記第２端子（ＥＬ２）のそれぞれは、層間絶縁層（ＩＬＤ）と上記ゲート絶縁層（ＧＩ）を貫通するコンタクトホールを介して上記半導体層（ＳＣＬ）の第１領域及び第２領域に接触されることができる。
上記駆動電圧配線（ＤＶＬ）は上記ゲート絶縁層（ＧＩ）上に設けられ、上記層間絶縁層（ＩＬＤ）を貫通するコンタクトホールを介してブリッジパターン（ＢＲＰ）に接続されてもよい。
上記第１及び第２トランジスタ（Ｔ１、Ｔ２）と上記駆動電圧配線（ＤＶＬ）上には保護層（ＰＳＶ）が設けられてもよい。
上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記表示素子層（ＤＰＬ）は、上記保護層（ＰＳＶ）上に設けられた第１及び第２バンク（ＰＷ１、ＰＷ２）、第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記発光素子（ＬＤ）、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）を含んでもよい。
上記発光素子（ＬＤ）は、第１発光素子（ＬＤ１）と第２発光素子（ＬＤ２）を含んでもよい。上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれは、第１半導体層（１１）と、第２半導体層（１３）と、上記第１及び第２半導体層（１１、１３）の間に介在された活性層（１２）と、を含んでもよい。また、上記第１及び第２発光素子Ｌ（Ｄ１、ＬＤ２）のそれぞれは、長さ方向に沿って第１端部（ＥＰ１）と第２端部（ＥＰ２）を含んでもよい。
上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれの第１及び第２端部（ＥＰ１、ＥＰ２）は、上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれの上面の一部をカバーする第２絶縁層（ＩＮＳ２）によって外部に露出されてもよい。
上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれは、カラー光及び／または白色光を出射することができる。
上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、上記保護層（ＰＳＶ）上において互いに一定の間隔で離隔されてもよい。上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、側面が所定の角度で傾斜した台形状で設けられてもよいが、これに限定されない。
上記第１バンク（ＰＷ１）は、平面上で見たとき、上記第２バンク（ＰＷ２）を挟んで一定の間隔で離隔された第１−１バンク（ＰＷ１＿１）と第１−２バンク（ＰＷ１＿２）を含んでもよい。
上記第１電極（ＲＥＬ１）は上記第１バンク（ＰＷ１）上に設けられ、上記第２電極（ＲＥＬ２）は上記第２バンク（ＰＷ２）上に設けられてもよい。上記第１電極（ＲＥＬ１）は上記第１バンク（ＰＷ１）の形状に対応する形状で、上記第２電極（ＲＥＬ２）は上記第２バンク（ＰＷ２）の形状に対応する形状であってもよい。
上記第１電極（ＲＥＬ１）は、上記第１−１バンク（ＰＷ１＿１）上に設けられた第１−１電極（ＲＥＬ１＿１）と、上記第１−２バンク（ＰＷ１＿２）上に設けられた第１−２電極（ＲＥＬ１＿２）と、を含んでもよい。上記第１−１電極（ＲＥＬ１＿１）と上記第１−２電極（ＲＥＬ１＿２）は、第１方向（ＤＲ１）に延長された第１−１接続配線（ＣＮＬ１＿１）に接続されることができる。
上記第１−１電極（ＲＥＬ１＿１）は上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）に隣接して配置され、上記第１−２電極（ＲＥＬ１＿２）は上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）に隣接して配置されてもよい。平面上で見たとき、上記第１−１電極（ＲＥＬ１＿１）と上記第１−２電極（ＲＥＬ１＿２）は、上記第２電極（ＲＥＬ２）を挟んで一定の間隔で離隔されることができる。
上記第２電極（ＲＥＬ２）は上記第２バンク（ＰＷ２）上に設けられ、平面上で見たとき、上記第１発光素子（ＬＤ１）と上記第２発光素子（ＬＤ２）の間に配置されることができる。
上記第２電極（ＲＥＬ２）の一側は上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）に隣接して配置され、上記第２電極（ＲＥＬ２）の他側は上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）に隣接して配置されてもよい。
上記第２電極（ＲＥＬ２）は、上記第１方向（ＤＲ１）に延長された第２−１接続配線（ＣＮＬ２＿１）に接続されることができる。
本発明の一実施形態において、上記第１−１接続配線（ＣＮＬ１＿１）は、対応する発光素子（ＬＤ）の整列時に上記第１電極（ＲＥＬ１）に電圧を印加する配線であってもよい。上記第２−１接続配線（ＣＮＬ２＿１）は、対応する発光素子（ＬＤ）の整列時に上記第２電極（ＲＥＬ２）に電圧を印加する配線であってもよい。
本発明の一実施形態において、上記第１電極（ＲＥＬ１）と上記第１−１接続配線（ＣＮＬ１＿１）は一体で設けられてもよく、上記第２電極（ＲＥＬ２）と上記第２−１接続配線（ＣＮＬ２＿１）は一体で設けられてもよい。
上記第１電極（ＲＥＬ１）上には、上記第１電極（ＲＥＬ１）と上記発光素子（ＬＤ）を電気的及び／または物理的に安定して接続するための上記第１コンタクト電極（ＣＮＥ１）が設けられてもよい。
上記第１コンタクト電極（ＣＮＥ１）は、上記第１−１電極（ＲＥＬ１＿１）上に設けられた第１−１コンタクト電極（ＣＮＥ１＿１）と、上記第１−２電極（ＲＥＬ１＿２）上に設けられた第１−２コンタクト電極（ＣＮＥ１＿２）と、を含んでもよい。
上記第１−１コンタクト電極（ＣＮＥ１＿１）は、上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）と上記第１−１電極（ＲＥＬ１＿１）のそれぞれにオーミック（Ｏｈｍｉｃ）接触することができる。上記第１−２コンタクト電極（ＣＮＥ１＿２）は、上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）と上記第１−２電極（ＲＥＬ１＿２）のそれぞれにオーミック接触することができる。
上記第１コンタクト電極（ＣＮＥ１）上には第３絶縁層（ＩＮＳ３）が設けらてもよい。上記第３絶縁層（ＩＮＳ３）は、その下部に配置された上記第１コンタクト電極（ＣＮＥ１）が外部に露出しないようにカバーすることができる。
上記第２電極（ＲＥＬ２）上には、上記第２電極（ＲＥＬ２）と上記第１及び第２発光素子（ＬＤ１、ＬＤ２）を電気的及び／または物理的に安定して接続するための上記第２コンタクト電極（ＣＮＥ２）が設けられてもよい。
上記第２コンタクト電極（ＣＮＥ２）の一側は、上記第２電極（ＲＥＬ２）の一側と上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）のそれぞれにオーミック接触することができる。上記第２コンタクト電極（ＣＮＥ２）の他側は、上記第２電極（ＲＥＬ２）の他側と上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）のそれぞれにオーミック接触することができる。
上記第２コンタクト電極（ＣＮＥ２）上には第４絶縁層（ＩＮＳ４）が設けられてもよい。上記第４絶縁層（ＩＮＳ４）は、その下部に配置される上記第２コンタクト電極（ＣＮＥ２）が外部に露出しないようにカバーすることができる。
上記第４絶縁層（ＩＮＳ４）上にはオーバーコート層（ＯＣ）が設けられてもよい。
一方、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記表示素子層（ＤＰＬ）は、第１キャップ層（ＣＰＬ１）、第２キャップ層（ＣＰＬ２）、及び導電パターン（ＣＰ）をさらに含んでもよい。
上記第１キャップ層（ＣＰＬ１）は、上記第１電極（ＲＥＬ１）上に設けられてもよい。上記第１キャップ層（ＣＰＬ１）は、上記第１−１電極（ＲＥＬ１＿１）上に設けられた第１−１キャップ層（ＣＰＬ１＿１）と、上記第１−２電極（ＲＥＬ１＿２）上に設けられた第１−２キャップ層（ＣＰＬ１＿２）と、を含んでもよい。
上記第１−１キャップ層（ＣＰＬ１＿１）と上記第１−２キャップ層（ＣＰＬ１＿２）は、上記第１方向（ＤＲ１）に延長された第１−２接続配線（ＣＮＬ１＿２）に接続されることができる。
上記第１−２接続配線（ＣＮＬ１＿２）は上記第１−１接続配線（ＣＮＬ１＿１）上に設けられ、平面上で見たとき、上記第１−１接続配線（ＣＮＬ１＿１）に重畳されて上記第１−１接続配線（ＣＮＬ１＿１）とともに上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの第１接続配線（ＣＮＬ１）を構成することができる。
上記第１接続配線（ＣＮＬ１）は、コンタクトホール（ＣＨ）を介して上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの画素回路部（ＰＣＬ）に電気的に接続されることができる。
上記第２キャップ層（ＣＰＬ２）は、上記第２電極（ＲＥＬ２）上に設けられてもよい。上記第２キャップ層（ＣＰＬ２）は、上記第１方向（ＤＲ１）に延長された第２−２接続配線（ＣＮＬ２＿２）に接続されることができる。
上記第２−２接続配線（ＣＮＬ２＿２）は上記第２−１接続配線（ＣＮＬ２＿１）上に設けられ、平面上で見たとき、上記第２−１接続配線（ＣＮＬ２＿１）に重畳されて上記第２−１接続配線（ＣＮＬ２＿１）とともに第２接続配線（ＣＮＬ２）を構成することができる。
上記導電パターン（ＣＰ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域内で上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）を取り囲む形で設けられてもよい。
上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記導電パターン（ＣＰ）は、上記発光素子（ＬＤ）を対応する画素の単位発光領域内に整列させる役割をする。即ち、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記導電パターン（ＣＰ）は、上記発光素子（ＬＤ）を対応する画素の単位発光領域の外側に配置させないようにすることができる。
例えば、上記第２画素（ＰＸＬ２）の導電パターン（ＣＰ）は、上記第２画素（ＰＸＬ２）の第１−１電極（ＲＥＬ１＿１）と上記第２画素（ＰＸＬ２）に隣接した上記第１画素（ＰＸＬ１）の第１−２電極（ＲＥＬ１＿２）との間で発生する電界を相殺させることができる。これにより、上記第１画素（ＰＸＬ１）と上記第２画素（ＰＸＬ２）の間には、上記発光素子（ＬＤ）が配置されなくてもよい。
また、上記第２画素（ＰＸＬ２）の導電パターン（ＣＰ）は、上記第２画素（ＰＸＬ２）の第１−２電極（ＲＥＬ１＿２）と上記第２画素（ＰＸＬ２）に隣接した上記第３画素（ＰＸＬ３）の第１−１電極（ＲＥＬ１＿１）との間で発生する電界を相殺させることができる。これにより、上記第２画素（ＰＸＬ２）と上記第３画素（ＰＸＬ３）の間には、上記発光素子（ＬＤ）が配置されなくてもよい。
上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの導電パターン（ＣＰ）は、電気的に孤立したフローティング（ｆｌｏａｔｉｎｇ）状態であってもよいが、これに限定されない。
以下では、図７及び図８を参照し、本発明の一実施形態による表示装置の構造について積層順に沿って説明する。
上記基板（ＳＵＢ）上に上記バッファ層（ＢＦＬ）が設けられてもよい。
上記バッファ層（ＢＦＬ）上に上記第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれの上記半導体層（ＳＣＬ）が設けられてもよい。
上記半導体層（ＳＣＬ）が設けられた上記基板（ＳＵＢ）上に上記ゲート絶縁層（ＧＩ）が設けられてもよい。
上記ゲート絶縁層（ＧＩ）上には、上記第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれの上記ゲート電極（ＧＥ）及び上記駆動電圧配線（ＤＶＬ）が設けられてもよい。ここで、上記駆動電圧配線（ＤＶＬ）には第２駆動電圧（ＶＳＳ）が印加されることができる。
上記ゲート電極（ＧＥ）などが設けられた上記基板（ＳＵＢ）上に上記層間絶縁層（ＩＬＤ）が設けられてもよい。
上記層間絶縁層（ＩＬＤ）上には、上記第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれの上記第１及び第２端子（ＥＬ１、ＥＬ２）とブリッジパターン（ＢＲＰ）が設けられてもよい。
上記第１及び第２端子（ＥＬ１、ＥＬ２）は異なる電極であり、例えば、上記第１端子（ＥＬ１）がドレイン電極なのであれば、上記第２端子（ＥＬ２）はソース電極であってもよい。
上記ブリッジパターン（ＢＲＰ）は、上記層間絶縁層（ＩＬＤ）を貫通するコンタクトホールを介して上記駆動電圧配線（ＤＶＬ）に電気的に接続されることができる。
上記ブリッジパターン（ＢＲＰ）などが設けられた上記基板（ＳＵＢ）上に上記保護層（ＰＳＶ）が設けられてもよい。上記保護層（ＰＳＶ）は、上記第１トランジスタ（Ｔ１）の上記第１端子（ＥＬ１）を露出させるコンタクトホール及び上記ブリッジパターン（ＢＲＰ）を露出させるコンタクトホールを含んでもよい。
上記保護層（ＰＳＶ）上には上記第１及び第２バンク（ＰＷ１、ＰＷ２）が設けられてもよい。上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、上記保護層（ＰＳＶ）上において互いに一定の間隔で離隔されることができる。
上記第１及び第２バンク（ＰＷ１、ＰＷ２）などが設けられた上記基板（ＳＵＢ）上には、上記第１−１電極（ＲＥＬ１＿１）と、上記第１−２電極（ＲＥＬ１＿２）と、上記第２電極（ＲＥＬ２）と、上記第１−１接続配線（ＣＮＬ１＿１）と、上記第２−１接続配線（ＣＮＬ２＿１）と、が設けられてもよい。
上記第１−１電極（ＲＥＬ１＿１）、上記第１−２電極（ＲＥＬ１＿２）、及び上記第２電極（ＲＥＬ２）は、上記基板（ＳＵＢ）上において一定の間隔で離隔して配置されてもよい。
上記第１−１電極（ＲＥＬ１＿１）は、上記第１トランジスタ（Ｔ１）の第１端子（ＥＬ１）を露出させる上記保護層（ＰＳＶ）のコンタクトホールを介して上記第１トランジスタ（Ｔ１）の第１端子（ＥＬ１）に接続されることができる。これにより、上記第１−１電極（ＲＥＬ１＿１）には、上記第１トランジスタ（Ｔ１）の上記第１端子（ＥＬ１）に印加された電圧が印加されることができる。
上記第２電極（ＲＥＬ２）は、上記ブリッジパターン（ＢＲＰ）を露出させる上記保護層（ＰＳＶ）のコンタクトホールを介して上記ブリッジパターン（ＢＲＰ）に接続されることができる。これにより、上記第２電極（ＲＥＬ２）には、上記ブリッジパターン（ＢＲＰ）を介して上記駆動電圧配線（ＤＶＬ）の上記第２駆動電圧（ＶＤＤ）が印加されることができる。
上記第１−１電極（ＲＥＬ１＿１）などが設けられた上記基板（ＳＵＢ）上に上記第１−１キャップ層（ＣＰＬ１＿１）と、上記第１−２キャップ層（ＣＰＬ１＿２）と、上記第２キャップ層（ＣＰＬ２）と、上記第１−２接続配線（ＣＮＬ１＿２）と、上記第２−２接続配線（ＣＮＬ２＿２）と、が設けられてもよい。
上記第１−１キャップ層（ＣＰＬ１＿１）などが設けられた上記基板（ＳＵＢ）上に第１絶縁層（ＩＮＳ１）が設けられてもよい。上記第１絶縁層（ＩＮＳ１）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記第１キャップ層（ＣＰＬ１）の一部と重畳されて、上記第１キャップ層（ＣＰＬ１）の一部をカバーすることができる。また、上記第１絶縁層（ＩＮＳ１）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれにおいて上記基板（ＳＵＢ）と１つの発光素子（ＬＤ）の間に配置されることができる。
上記基板（ＳＵＢ）と上記１つの発光素子（ＬＤ）の間に配置された上記第１絶縁層（ＩＮＳ１）は、上記１つの発光素子（ＬＤ）を安定的に支持し、上記１つの発光素子（ＬＤ）の離脱を防止することができる。
上記第１絶縁層（ＩＮＳ１）が設けられた上記基板（ＳＵＢ）上に上記導電パターン（ＣＰ）が設けられてもよい。上記導電パターン（ＣＰ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記第１電極（ＲＥＬ１）と部分的に重畳されてもよい。
上記導電パターン（ＣＰ）が設けられた上記基板（ＳＵＢ）上に上記発光素子（ＬＤ）が整列されることができる。上記発光素子（ＬＤ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間で形成された電界により自己整列が誘導されて、対応する画素（ＰＸＬ）の上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間に設けられることができる。
上記発光素子（ＬＤ）が設けられた上記基板（ＳＵＢ）上に上記発光素子（ＬＤ）のそれぞれの上面の一部をカバーする上記第２絶縁層（ＩＮＳ２）が設けられてもよい。
上記第２絶縁層（ＩＮＳ２）が設けられた上記基板（ＳＵＢ）上に上記第１−１コンタクト電極（ＣＮＥ１＿１）及び上記第１−２コンタクト電極（ＣＮＥ１＿２）が設けられてもよい。
上記第１−１コンタクト電極（ＣＮＥ１＿１）は上記第１−１電極（ＲＥＬ１＿１）及び上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）上に設けられて、上記第１−１電極（ＲＥＬ１＿１）と上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）のそれぞれに電気的に接続されることができる。
これにより、上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）は、上記第１−１電極（ＲＥＬ１＿１）に接続されることができる。上記第１−１電極（ＲＥＬ１＿１）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記第１トランジスタ（Ｔ１）に接続されるため、上記第１トランジスタ（Ｔ１）に印加される電圧は、最終的に上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）に印加されることができる。
上記第１−２コンタクト電極（ＣＮＥ１＿２）は上記第１−２電極（ＲＥＬ１＿２）及び上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）上に設けられて、上記第１−２電極（ＲＥＬ１＿２）と上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）のそれぞれに電気的に接続されることができる。
これにより、上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）は、上記第１−２電極（ＲＥＬ１＿２）に接続されることができる。上記第１−２電極（ＲＥＬ１＿２）は図面に示していないが、対応する画素（ＰＸＬ）の上記画素回路部（ＰＣＬ）に備えられた信号配線に電気的に接続されることができる。従って、上記信号配線に印加された電圧が上記第１−２電極（ＲＥＬ１＿２）を介して上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）に印加されることができる。
上記第１−１コンタクト電極（ＣＮＥ１＿１）と上記第１−２コンタクト電極（ＣＮＥ１＿２）が設けられた上記基板（ＳＵＢ）上に上記第３絶縁層（ＩＮＳ３）が設けられてもよい。
上記第３絶縁層（ＩＮＳ３）が設けられた上記基板（ＳＵＢ）上に上記第２コンタクト電極（ＣＮＥ２）が設けられてもよい。
上記第２コンタクト電極（ＣＮＥ２）は、上記第２電極（ＲＥＬ２）と、上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）と、上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）上に設けられてもよい。
上記第２コンタクト電極（ＣＮＥ２）の一側は、上記第２電極（ＲＥＬ２）の一側と上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）のそれぞれに電気的に接続されることができる。
これにより、上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）は、上記第２電極（ＲＥＬ２）の一側に電気的に接続されることができる。上記第２電極（ＲＥＬ２）は上記駆動電圧配線（ＤＶＬ）に接続されるため、上記駆動電圧配線（ＤＶＬ）に印加された上記第２駆動電圧（ＶＤＤ）は、最終的に上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）に印加されることができる。
最終的には、上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）と上記第２端部（ＥＰ２）のそれぞれに所定の電圧以上の電界が印加されて、上記第１発光素子（ＬＤ１）が発光するようになる。
また、上記第２コンタクト電極（ＣＮＥ２）の他側は、上記第２電極（ＲＥＬ２）の他側と上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）のそれぞれに電気的に接続されることができる。
これにより、上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）は、上記第２電極（ＲＥＬ２）の他側に電気的に接続されることができる。上記第２電極（ＲＥＬ２）は上記駆動電圧配線（ＤＶＬ）に接続されるため、上記駆動電圧配線（ＤＶＬ）に印加された上記第２駆動電圧（ＶＤＤ）は、最終的に上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）に印加されることができる。
最終的に、上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）と上記第２端部（ＥＰ２）のそれぞれに所定の電圧以上の電界が印加されて上記第２発光素子（ＬＤ２）が発光するようになる。
上記第２コンタクト電極（ＣＮＥ２）が設けられた上記基板（ＳＵＢ）上に、上記第４絶縁層（ＩＮＳ４）及び上記オーバーコート層（ＯＣ）が設けられてもよい。
上述したように、本発明の一実施形態による表示装置は、上記導電パターン（ＣＰ）を利用して、対応する画素（ＰＸＬ）の単位発光領域内のみに上記発光素子（ＬＤ）を整列させることにより、所望しない領域に上記発光素子（ＬＤ）が整列されることを防止することができる。
また、本発明の一実施形態による表示装置は、対応する画素（ＰＸＬ）の単位発光領域内において上記基板（ＳＵＢ）と１つの発光素子（ＬＤ）の間に上記第１絶縁層（ＩＮＳ１）を配置して上記１つの発光素子（ＬＤ）を安定的に支持し、上記１つの発光素子（ＬＤ）の離脱を防止することができる。
また、本発明の一実施形態による表示装置は、対応する画素（ＰＸＬ）の単位発光領域内において上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の上部にそれぞれ上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）を配置して上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）を保護し、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）と上記基板（ＳＵＢ）の接着力をさらに向上させることができる。
また、本発明の一実施形態による表示装置は、対応する画素（ＰＸＬ）の単位発光領域内において上記第１コンタクト電極（ＣＮＥ１）と上記第２コンタクト電極（ＣＮＥ２）を互いに異なる層に配置することができる。
従って、上記発光素子（ＬＤ）のそれぞれの両側端部（ＥＰ１、ＥＰ２）のうち１つの端部を上記第１電極（ＲＥＬ１）に接続する工程が先に行われ、その後、残りの端部を上記第２電極（ＲＥＬ２）に接続する工程が順に行われることができる。即ち、各発光素子（ＬＤ）の両側端部（ＥＰ１、ＥＰ２）のそれぞれに対応する電極を電気的に接続する工程が分離されることができる。
これにより、本発明の一実施形態による表示装置は、上記発光素子（ＬＤ）の両端部（ＥＰ１、ＥＰ２）とそれに対応する電極を安定的に接続させて、上記発光素子（ＬＤ）の接続不良を最小化することができる。
図９ａ〜図９ｈは、複数の単位発光領域を含む表示装置の製造方法を順に示した概略的な平面図である。
図９ａ〜図９ｈでは、便宜上、画素回路部及び上記画素回路部に接続された信号配線の図示を省略した。また、図９ａ〜図９ｈでは、便宜上、複数個の発光素子が水平方向に整列されたものを図示したが、上記発光素子の配列はこれに限定されない。
これに加えて、図９ａ〜図９ｈには、便宜上、基板の表示領域に３つの画素が設けられていることを図示したが、実際には、上記基板の表示領域には３つ以上の複数個の画素が設けられる。
図１〜図９ａを参照すると、基板（ＳＵＢ）上に第２方向（ＤＲ２）に延長された第１及び第２バンク（ＰＷ１、ＰＷ２）を形成する。
上記基板（ＳＵＢ）は、表示領域（ＤＡ）と非表示領域（ＮＤＡ）を含んでもよい。上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、上記基板（ＳＵＢ）の表示領域（ＤＡ）に設けられることができる。
上記第１バンク（ＰＷ１）は、上記第２バンク（ＰＷ２）を挟んで上記基板（ＳＵＢ）上において一定の間隔で離隔された第１−１バンク（ＰＷ１＿１）と第１−２バンク（ＰＷ１＿２）を含んでもよい。
上記基板（ＳＵＢ）の下部には画素回路部（ＰＣＬ）が設けられてもよい。上記基板（ＳＵＢ）の表示領域（ＤＡ）には、上記画素回路部（ＰＣＬ）との電気的な接続のためのコンタクトホール（ＣＨ）が設けられてもよい。
次いで、図１〜図９ｂを参照すると、上記第１及び第２バンク（ＰＷ１、ＰＷ２）が設けられた上記基板（ＳＵＢ）上に第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、第１−１金属層（ＭＴＬ１＿１）、第２−１金属層（ＭＴＬ２＿１）、第１整列配線（ＡＲＬ１）、及び第２整列配線（ＡＲＬ２）を形成する。
上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１金属層（ＭＴＬ１＿１）、及び上記第２−１金属層（ＭＴＬ２＿１）は、上記基板（ＳＵＢ）の表示領域（ＤＡ）に設けられることができる。上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は、上記基板（ＳＵＢ）の非表示領域（ＮＤＡ）に設けられることができる。
本発明の一実施形態において、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１金属層（ＭＴＬ１＿１、ＭＴＬ２＿１）、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は同一平面上に設けられることができる。即ち、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１金属層（ＭＴＬ１＿１、ＭＴＬ２＿１）、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は、同じ層に設けられることができる。
上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１金属層（ＭＴＬ１＿１、ＭＴＬ２＿１）、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は、同じ物質を含んでもよい。例えば、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）、上記第１−１及び第２−１金属層（ＭＴＬ１＿１、ＭＴＬ２＿１）、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）は、一定の反射率を有する導電性材料を含んでもよい。
上記第１電極（ＲＥＬ１）、上記第１−１金属層Ｍ（ＴＬ１＿１）、及び上記第１整列配線（ＡＲＬ１）は一体で設けられて電気的及び物理的に接続されることができる。また、上記第２電極（ＲＥＬ２）、上記第２−１金属層（ＭＴＬ２＿１）、及び上記第２整列配線（ＡＲＬ２）は一体で設けられて電気的及び物理的に接続されることができる。
平面上で見たとき、上記第１−１金属層（ＭＴＬ１＿１）及び上記第２−１金属層（ＭＴＬ２＿１）は、上記第２方向（ＤＲ２）と交差する第１方向（ＤＲ１）に沿って延長されてもよい。上記第１整列配線（ＡＲＬ１）と上記第２整列配線（ＡＲＬ２）は、上記第２方向（ＤＲ２）に沿って延長されてもよい。
上記第１−１金属層（ＭＴＬ１＿１）に接続された上記第１電極（ＲＥＬ１）は、上記第２電極（ＲＥＬ２）を基準としてその一側及び他側に分岐された第１−１電極（ＲＥＬ１＿１）と第１−２電極（ＲＥＬ１＿２）を含んでもよい。
これにより、上記第１−１及び第１−２電極（ＲＥＬ１＿１、ＲＥＬ１＿２）と上記第２電極（ＲＥＬ２）は、上記基板（ＳＵＢ）上で交互に配置されることができる。特に、上記第２電極（ＲＥＬ２）は、平面上で見たとき、上記第１−１電極（ＲＥＬ１＿１）と上記第１−２電極（ＲＥＬ１＿２）の間に配置されることができる。
上記第１−１電極（ＲＥＬ１＿１）は上記第１−１バンク（ＰＷ１＿１）に重畳され、上記第１−２電極（ＲＥＬ１＿２）は上記第１−２バンク（ＰＷ１＿２）に重畳され、上記第２電極（ＲＥＬ２）は上記第２バンク（ＰＷ２）に重畳されてもよい。
本発明の一実施形態において、１つの第１−１電極（ＲＥＬ１＿１）、１つの第１−２電極（ＲＥＬ１＿２）、及び上記第１−１及び第１−２電極（ＲＥＬ１＿１、ＲＥＬ１＿２）の間に設けられた１つの第２電極（ＲＥＬ２）は、上記基板（ＳＵＢ）上において第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域を実現することができる。即ち、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれは、上記単位発光領域を含むことができる。
本発明の一実施形態において、上記第１電極（ＲＥＬ１）はアノード電極で、上記第２電極（ＲＥＬ２）はカソード電極であってもよい。上記アノード電極である上記第１電極（ＲＥＬ１）は、上記第１整列配線（ＡＲＬ１）に電気的及び物理的に接続され、上記カソード電極である上記第２電極（ＲＥＬ２）は、上記第２整列配線（ＡＲＬ２）に電気的及び物理的に接続されることができる。
上記第１−１金属層（ＭＴＬ１＿１）と上記第２−１金属層（ＭＴＬ２＿１）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）に共通して設けられてもよい。
これにより、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域に設けられた上記第１電極（ＲＥＬ１）は、上記第１−１金属層（ＭＴＬ１＿１）を介して隣接する画素の単位発光領域に設けられた第１電極（ＲＥＬ１）に接続されることができる。また、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域に設けられた上記第２電極（ＲＥＬ２）は、上記第２−１金属層（ＭＴＬ２＿１）を介して隣接する画素の単位発光領域に設けられた第２電極（ＲＥＬ２）に接続されることができる。
次いで、図１〜図９ｃを参照すると、上記第１電極（ＲＥＬ１）などが設けられた上記基板（ＳＵＢ）の表示領域（ＤＡ）に第１キャップ層（ＣＰＬ１）、第２キャップ層（ＣＰＬ２）、第１−２金属層（ＭＴＬ１＿２）、及び第２−２金属層（ＭＴＬ２＿２）を形成する。
本発明の一実施形態において、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）、上記第１−２及び第２−２金属層（ＭＴＬ１＿２、ＭＴＬ２＿２）は、同じ層に設けられてもよい。
上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）、上記第１−２及び第２−２金属層（ＭＴＬ１＿２、ＭＴＬ２＿２）は、同じ物質を含んでもよい。例えば、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）、上記第１−２及び第２−２金属層（ＭＴＬ１＿２、ＭＴＬ２＿２）は、透明な導電性材料を含んでもよい。
本発明の一実施形態において、上記第１キャップ層（ＣＰＬ１）及び上記第１−２金属層（ＭＴＬ１＿２）は一体で設けられて電気的及び物理的に接続されることができる。また、上記第２キャップ層（ＣＰＬ２）及び上記第２−２金属層（ＭＴＬ２＿２）は一体で設けられて電気的及び物理的に接続されることができる。
上記第１−２金属層（ＭＴＬ１＿２）に接続された上記第１キャップ層（ＣＰＬ１）は、上記第２キャップ層（ＣＰＬ２）を基準としてその一側及び他側に分岐された第１−１キャップ層（ＣＰＬ１＿１）と第１−２キャップ層（ＣＰＬ１＿２）を含んでもよい。上記第２キャップ層（ＣＰＬ２）は、上記第１−１キャップ層（ＣＰＬ１＿１）と上記第１−２キャップ層（ＣＰＬ１＿２）の間に配置されてもよい。
平面上で見たとき、上記第１−１キャップ層（ＣＰＬ１＿１）は上記第１−１電極（ＲＥＬ１＿１）に重畳され、上記第１−２キャップ層（ＣＰＬ１＿２）は上記第１−２電極（ＲＥＬ１＿２）に重畳され、上記第２キャップ層（ＣＰＬ２）は上記第２電極（ＲＥＬ２）に重畳されてもよい。
上記第１−２金属層（ＭＴＬ１＿２）は、上記第１方向（ＤＲ１）に延長されて上記第１−１金属層（ＭＴＬ１＿１）に重畳され、上記第２−２金属層（ＭＴＬ２＿２）は、上記第１方向（ＤＲ１）に延長されて上記第２−１金属層（ＭＴＬ２＿１）に重畳されてもよい。
上記第１キャップ層（ＣＰＬ１）などが設けられた上記基板（ＳＵＢ）に第１絶縁物質層（図示せず）を形成する。
図１〜図９ｄを参照すると、上記第１絶縁物質層が設けられた上記基板（ＳＵＢ）上に導電パターン（ＣＰ）を形成する。
平面上で見たとき、上記導電パターン（ＣＰ）は、対応する画素の単位発光領域において上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の端を取り囲む形状で設けられてもよい。
上記導電パターン（ＣＰ）は、対応する画素の単位発光領域において上記第１電極（ＲＥＬ１）と部分的に重畳されてもよい。具体的には、上記導電パターン（ＣＰ）は、対応する画素の単位発光領域において上記第１−１電極（ＲＥＬ１＿１）と部分的に重畳するが、上記第１−２電極（ＲＥＬ１＿２）とも部分的に重畳されてもよい。
本発明の一実施形態において、上記導電パターン（ＣＰ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの上記単位発光領域内において、後述する発光素子（ＬＤ）の整列領域を定義することができる。具体的には、上記導電パターン（ＣＰ）は、上記発光素子の整列工程時に、上記発光素子（ＬＤ）を所望する領域、例えば、対応する画素の単位発光領域内のみに整列させる役割をすることができる。
上記導電パターン（ＣＰ）はモリブデン（Ｍｏ）のような導電性材料からなってもよく、電気的に孤立したフローティング（ｆｌｏａｔｉｎｇ）状態であってもよい。
図１〜図９ｅを参照すると、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間に電界が形成されるように上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）に電圧を印加する。
本発明の一実施形態において、上記第１整列配線（ＡＲＬ１）と上記第２整列配線（ＡＲＬ２）のそれぞれには異なるレベルの電圧が印加されることができる。例えば、上記第１整列配線（ＡＲＬ１）にはグランド電圧が印加され、上記第２整列配線（ＡＲＬ２）には交流電圧が印加されてもよい。
上記第１整列配線（ＡＲＬ１）と上記第２整列配線（ＡＲＬ２）のそれぞれに異なるレベルを有する所定の電圧が印加されることによって、上記第１電極（ＲＥＬ１）と上記第２電極（ＲＥＬ２）の間に上記電界が形成されることができる。
上記第１電極（ＲＥＬ１）に上記グランド電圧を印加するのは、上記第１電極（ＲＥＬ１）に接続された画素回路部（ＰＣＬ）に含まれたトランジスタ（図６のＴ１〜Ｔ７を参照）の電気的特性に影響を及ぼさないようにするためである。
具体的には、上記第１電極（ＲＥＬ１）は、上記画素回路部（ＰＣＬ）に電気的に接続されるアノード電極であるため、上記グランド電圧ではない所定の電圧レベルを有する交流または直流電圧が上記第１電極（ＲＥＬ１）に印加されると、上記第１電極（ＲＥＬ１）に印加される電圧によって上記トランジスタ（Ｔ１〜Ｔ７）が影響を受けて上記トランジスタ（Ｔ１〜Ｔ７）のしきい値電圧が変化することがある。これにより、上記トランジスタ（Ｔ１〜Ｔ７）の電気的特性が変わって上記画素回路部（ＰＣＬ）が誤動作することがある。
このため、本発明の一実施形態では、上記画素回路部（ＰＣＬ）の誤動作を防止するために、上記第１電極（ＲＥＬ１）に上記グランド電圧を印加し、上記第２電極（ＲＥＬ２）に所定の電圧レベルを有する電圧を印加することができる。
上述したように、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間に電界が印加された状態で、上記基板（ＳＵＢ）上に上記発光素子（ＬＤ）が散布されてもよい。
上記発光素子（ＬＤ）を散布する方式の非限定的な例としては、インクジェットプリント方式が用いられてもよい。例えば、当該基板（ＳＵＢ）上にノズルを配置し、上記ノズルを介して上記発光素子（ＬＤ）が含まれた溶液を滴下し、上記発光素子（ＬＤ）を上記表示領域（ＤＡ）に散布することができる。上記発光素子（ＬＤ）を上記基板（ＳＵＢ）上に散布する方法は、これに限定されない。
上記発光素子（ＬＤ）が投入されるときには、上記第１電極（ＲＥＬ１）と上記第２電極（ＲＥＬ２）の間には電界が形成されているため、上記発光素子（ＬＤ）の自己整列が誘導されることができる。上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）のそれぞれに電圧を印加すると、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間に形成される電界により上記発光素子（ＬＤ）が上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間に自己整列されることができる。
上記発光素子（ＬＤ）は、上記導電パターン（ＣＰ）により対応する画素の単位発光領域内に整列されることができる。具体的に、上記発光素子（ＬＤ）は、上記第１〜第３画素（ＰＸＬ１〜ＰＸＬ３）のそれぞれの単位発光領域内において上記第１電極（ＲＥＬ１）と上記第２電極（ＲＥＬ２）の間に整列されることができる。
上記発光素子（ＬＤ）は、対応する画素の単位発光領域内において上記第１−１及び第２電極（ＲＥＬ１＿１、ＲＥＬ２）の間に整列された第１発光素子（ＬＤ１）と上記第２及び第１−２電極（ＲＥＬ２、ＲＥＬ１＿２）の間に整列された第２発光素子（ＬＤ２）を含んでもよい。
上述したように、本発明の一実施形態は、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）にそれぞれ異なるレベルの電圧を印加して、上記基板（ＳＵＢ）上に上記発光素子（ＬＤ）を容易に整列することができる。
上記発光素子（ＬＤ）を整列した後、上記第１絶縁物質層をパターニングして上記第１キャップ層（ＣＰＬ１）の一部を外部に露出させる第１絶縁パターン（図示せず）を形成してもよい。
図１〜図９ｆを参照すると、上記発光素子（ＬＤ）が整列された上記基板（ＳＵＢ）上から上記第１整列配線（ＡＲＬ１）と上記第２整列配線（ＡＲＬ２）を除去する。
これと同時に、上記基板（ＳＵＢ）の表示領域（ＤＡ）から上記第１整列配線（ＡＲＬ１）に電気的に接続された上記第１−１金属層（ＭＴＬ１＿１）の一部を除去して第１−１接続配線（ＣＮＬ１＿１）を形成する。
このとき、上記第１−２金属層（ＭＴＬ１＿）２の一部も一緒に除去されて第１−２接続配線（ＣＮＬ１＿２）が形成されてもよい。上記第１−１接続配線（ＣＮＬ１＿１）は、上記第１−２接続配線（ＣＮＬ１＿２）とともに第１接続配線（ＣＮＬ１）を構成することができる。
また、上記第２整列配線（ＡＲＬ２）が除去されることにより、上記第２整列配線（ＡＲＬ２）に電気的及び物理的に接続された上記第２−１金属層（ＭＴＬ２＿１）は第２−１接続配線（ＣＮＬ２＿１）になることができる。
このとき、上記第２−２金属層（ＭＴＬ２＿２）は、第２−２接続配線（ＣＮＬ２＿２）になることができる。上記第２−１接続配線（ＣＮＬ２＿１）は、上記第２−２接続配線（ＣＮＬ２＿２）とともに第２接続配線（ＣＮＬ２）を構成することができる。
上記第１及び第２接続配線（ＣＮＬ１、ＣＮＬ２）が設けられた上記基板（ＳＵＢ）上に第２絶縁物質層（図示せず）を形成しパターニングして、上記第１キャップ層（ＣＰＬ１）の一部と上記発光素子（ＬＤ）の一側端部を露出させる第２絶縁パターン（図示せず）を形成してもよい。
図１〜図９ｇを参照すると、上記第２絶縁パターンなどが設けられた上記基板（ＳＵＢ）上に第１コンタクト電極（ＣＮＥ１）を形成する。
平面上で見たとき、上記第１コンタクト電極（ＣＮＥ１）は上記第１電極（ＲＥＬ１）に重畳されてもよい。上記第１コンタクト電極（ＣＮＥ１）は、上記第１−１電極（ＲＥＬ１＿１）上に形成された第１−１コンタクト電極（ＣＮＥ１＿１）と、上記第１−２電極（ＲＥＬ１＿２）上に形成された第１−２コンタクト電極（ＣＮＥ１＿２）と、を含んでもよい。
上記第１−１コンタクト電極（ＣＮＥ１＿１）は、上記第１発光素子（ＬＤ１）の一側端部（ＥＰ１）と上記第１−１電極（ＲＥＬ１＿１）を電気的及び／または物理的に接続することができる。また、上記第１−２コンタクト電極（ＣＮＥ１＿２）は、上記第２発光素子（ＬＤ２）の他側端部（ＥＰ２）と上記第１−２電極（ＲＥＬ１＿２）を電気的及び／または物理的に接続することができる。
次いで、上記第１コンタクト電極（ＣＮＥ１）が形成された上記基板（ＳＵＢ）上に第３絶縁物質層（図示せず）を形成してからパターニングして上記第１コンタクト電極（ＣＮＥ１）をカバーする第３絶縁層（ＩＮＳ３）を形成する。
これと同時に、上記第１及び第２絶縁パターンをパターニングして上記発光素子（ＬＤ）のそれぞれの他側端部及び上記第２キャップ層（ＣＰＬ２）を外部に露出する第１及び第２絶縁層（ＩＮＳ１、ＩＮＳ２）を形成する。
図１〜図９ｈを参照すると、上記第１コンタクト電極（ＣＮＥ１）などが設けられた上記基板（ＳＵＢ）上に第２コンタクト電極（ＣＮＥ２）を形成する。
平面上で見たとき、上記第２コンタクト電極（ＣＮＥ２）は、上記第２電極（ＲＥＬ２）に重畳されてもよい。また、上記第２コンタクト電極（ＣＮＥ２）は、平面上で見たとき、上記第１発光素子（ＬＤ１）の他側端部（ＥＰ２）と上記第２発光素子（ＬＤ２）の一側端部（ＥＰ１）に重畳されてもよい。
上記第２コンタクト電極（ＣＮＥ２）は、上記第２電極（ＲＥＬ２）の一側と上記第１発光素子（ＬＤ１）の他側端部（ＥＰ２）を電気的及び／または物理的に接続することができる。また、上記第２コンタクト電極（ＣＮＥ２）は、上記第２電極（ＲＥＬ２）の他側と上記第２発光素子（ＬＤ２）の一側端部（ＥＰ１）を電気的及び／または物理的に接続することができる。
図１０ａ〜図１０ｍは、図８に示された表示装置の製造方法を順に示した断面図である。
図１〜図１０ａを参照すると、基板（ＳＵＢ）上に画素回路部（ＰＣＬ）を形成する。上記画素回路部（ＰＣＬ）は、第１及び第２トランジスタ（Ｔ１、Ｔ２）と、駆動電圧配線（ＤＶＬ）と、上記駆動電圧配線（ＤＶＬ）に接続されたブリッジパターン（ＢＲＰ）と、保護層（ＰＳＶ）と、を含んでもよい。
このとき、上記保護層（ＰＳＶ）は、上記第１トランジスタ（Ｔ１）の第１端子（ＥＬ１）を露出するコンタクトホール（以下、「第１コンタクトホール」という）と、上記ブリッジパターン（ＢＲＰ）を露出するコンタクトホール（以下、「第２コンタクトホール」という）と、を含んでもよい。
図１〜図１０ｂを参照すると、上記画素回路部（ＰＣＬ）上に第１及び第２バンク（ＰＷ１、ＰＷ２）を形成する。
上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、上記保護層（ＰＳＶ）上において互いに一定の間隔で離隔されてもよい。本発明の一実施形態において、上記第１及び第２バンク（ＰＷ１、ＰＷ２）は有機絶縁膜であってもよい。
上記第１バンク（ＰＷ１）は、上記第２バンク（ＰＷ２）を挟んで互いに一定の間隔で離隔された第１−１バンク（ＰＷ１＿１）と第１−２バンク（ＰＷ１＿２）を含んでもよい。
図１〜図１０ｃを参照すると、上記第１及び第２バンク（ＰＷ１、ＰＷ２）が設けられた上記保護層（ＰＳＶ）上に反射率の高い導電性材料を含む第１及び第２電極（ＲＥＬ１、ＲＥＬ２）を形成する。
上記第１電極（ＲＥＬ１）は上記第１バンク（ＰＷ１）上に形成され、上記第２電極（ＲＥＬ２）は上記第２バンク（ＰＷ２）上に形成されてもよい。上記第１電極（ＲＥＬ１）は、上記第１−１バンク（ＰＷ１＿１）上に形成された第１−１電極（ＲＥＬ１＿１）と、上記第１−２バンク（ＰＷ１＿２）上に形成された第１−２電極（ＲＥＬ１＿２）と、を含んでもよい。
上記第１−１電極（ＲＥＬ１＿１）は、上記保護層（ＰＳＶ）を貫通する上記第１コンタクトホールを介して上記第１トランジスタ（Ｔ１）の第１端子（ＥＬ１）に接続されることができる。上記第２電極（ＲＥＬ２）は、上記保護層（ＰＳＶ）を貫通する上記第２コンタクトホールを介して上記ブリッジパターン（ＢＲＰ）に接続されることができる。
上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、対応するバンクの形状に対応する形状を有することができる。即ち、上記第１電極（ＲＥＬ１）は上記第１バンク（ＰＷ１）の形状に対応する形状であってもよく、上記第２電極（ＲＥＬ２）は上記第２バンク（ＰＷ２）の形状に対応する形状であってもよい。
図１〜図１０ｄを参照すると、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）が形成された上記保護層（ＰＳＶ）上に透明な導電性材料を含む第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）を形成する。
図１〜図１０ｅを参照すると、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）が設けられた上記保護層（ＰＳＶ）の全面に第１絶縁物質層（ＩＮＳ１’）を蒸着する。
上記第１絶縁物質層（ＩＮＳ１’）は無機材料を含む無機絶縁膜であってもよい。上記第１絶縁物質層（ＩＮＳ１’）は、上記第１及び第２キャップ層（ＣＰＬ１、ＣＰＬ２）とともに上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）をカバーし、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）を保護することができる。
図１〜図１０ｆを参照すると、上記第１絶縁物質層（ＩＮＳ１’）上に導電性材料からなる導電パターン（ＣＰ）を形成する。
上記導電パターン（ＣＰ）は、上記第１キャップ層（ＣＰＬ１）とその下部に配置された上記第１電極（ＲＥＬ１）に部分的に重畳されてもよい。上記導電パターン（ＣＰ）は、後述する発光素子（ＬＤ）を対応する画素の単位発光領域内に整列させる役割をする。
図１〜図１０ｇを参照すると、第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）を介して上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）のそれぞれに所定の電圧を印加して上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）の間に電界を形成した後、上記発光素子（ＬＤ）を上記第１絶縁物質層（ＩＮＳ１’）上に散布する。
上記発光素子（ＬＤ）が散布されるとき、上記第１−１電極（ＲＥＬ１＿１）と上記第２電極（ＲＥＬ２）の間及び上記第２電極（ＲＥＬ２）と上記第１−２電極（ＲＥＬ１＿２）の間に上記電界が形成されているため、上記発光素子（ＬＤ）の自己整列が誘導されることができる。
本発明の一実施形態において、上記発光素子（ＬＤ）は、上記第１−１電極（ＲＥＬ１＿１）と上記第２電極（ＲＥＬ２）の間に整列された第１発光素子（ＬＤ１）と、上記第２電極（ＲＥＬ２）と上記第１−２電極（ＲＥＬ１＿２）の間に整列された第２発光素子（ＬＤ２）と、を含んでもよい。
上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれは、第１及び第２端部（ＥＰ１、ＥＰ２）を含んでもよい。
図１〜図１０ｈを参照すると、マスク工程などを通じて上記第１絶縁物質層（ＩＮＳ１’）をパターニングし、上記第１キャップ層（ＣＰＬ１）の一部を露出する第１絶縁パターン（ＩＮＳ１’’）を形成する。
図１〜図１０ｉを参照すると、上記第１絶縁パターン（ＩＮＳ１’’）などが設けられた上記保護層（ＰＳＶ）上に第２絶縁物質層（図示せず）を塗布する。次いで、マスク工程などを通じて上記第１キャップ層（ＣＰＬ１）の一部、上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）、及び上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）を露出する第２絶縁パターン（ＩＮＳ２’）を形成する。
これと同時に、上記第１及び第２整列配線（ＡＲＬ１、ＡＲＬ２）を除去し、第１及び第２接続配線（ＣＮＬ１、ＣＮＬ２）を形成する。
図１〜図１０ｊを参照すると、上記第２絶縁パターン（ＩＮＳ２’）を含む上記保護層（ＰＳＶ）上に第１−１及び第１−２コンタクト電極（ＣＮＥ１＿１、ＣＮＥ１＿２）を含む第１コンタクト電極（ＣＮＥ１）を形成する。
上記第１−１コンタクト電極（ＣＮＥ１＿１）は上記第１−１電極（ＲＥＬ１＿１）と上記第１発光素子（ＬＤ１）の第１端部（ＥＰ１）をカバーし、上記第１−２コンタクト電極（ＣＮＥ１＿２）は上記第１−２電極（ＲＥＬ１＿２）と上記第２発光素子（ＬＤ２）の第２端部（ＥＰ２）をカバーすることができる。
図１〜図１０ｋを参照すると、上記第１コンタクト電極（ＣＮＥ１）が設けられた上記保護層（ＰＳＶ）上に第３絶縁物質層（図示せず）を塗布する。次いで、マスク工程などを利用して上記第１コンタクト電極（ＣＮＥ１）をカバーし、上記第２電極（ＲＥＬ２）を外部に露出する第３絶縁層（ＩＮＳ３）を形成する。
上記第３絶縁層（ＩＮＳ３）が複数の絶縁膜を含む多重層からなる場合、上記複数の絶縁膜は、上記マスク工程により同時にパターニングされてもよく、個別にパターニングされて上記第２電極（ＲＥＬ２）を外部に露出させることができる。
上記第２絶縁パターン（ＩＮＳ２’）は、上記マスク工程により一緒にパターニングされて上記第２キャップ層（ＣＰＬ２）、上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）、上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）を露出する第２絶縁層（ＩＮＳ２）となることができる。上記第２絶縁層（ＩＮＳ２）は、上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれの上面の一部のみに設けられて上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれの両端部ＥＰ１、ＥＰ２を外部に露出させる。
また、上記第１絶縁パターン（ＩＮＳ１’’）も上記マスク工程により一緒にパターニングされて、上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれの下部及び上記第１キャップ層（ＣＰＬ１）の一部上にのみ設けられた第１絶縁層（ＩＮＳ１）となることができる。
上記第１及び第２発光素子（ＬＤ１、ＬＤ２）のそれぞれの下部に配置された上記第１絶縁層（ＩＮＳ１）は、上記第１及び第２発光素子（ＬＤ１、ＬＤ２）を支持し、上記第１及び第２発光素子（ＬＤ１、ＬＤ２）の離脱を防止する役割をすることができる。
図１〜図１０ｌを参照すると、上記第３絶縁層（ＩＮＳ３）を含む上記保護層（ＰＳＶ）上に第２コンタクト電極（ＣＮＥ２）を形成する。
上記第２コンタクト電極（ＣＮＥ２）は、上記第２電極（ＲＥＬ２）、上記第１発光素子（ＬＤ１）の第２端部（ＥＰ２）、及び上記第２発光素子（ＬＤ２）の第１端部（ＥＰ１）をカバーすることができる。
図１〜図１０ｍを参照すると、上記第２コンタクト電極（ＣＮＥ２）を含む上記保護層（ＰＳＶ）の全面に第４絶縁層（ＩＮＳ４）を形成する。次いで、上記第４絶縁層（ＩＮＳ４）上にオーバーコート層（ＯＣ）を形成する。
図１１は図８に示された第１及び第２バンクの他の形態を示したものであり、図７のＩＩ〜ＩＩ’線に対応する断面図である。本実施形態において、重複する説明を避けるために、上述した実施形態と異なる点を中心に説明する。本実施形態において特に説明しない部分は上述した一実施形態に従い、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。
図１１に示された表示装置は、第１及び第２バンクが半円状である点を除けば、図７及び図８の表示装置と実質的に同一または類似する構成であることができる。
図７及び図１１を参照すると、本発明の一実施形態による表示装置は、基板（ＳＵＢ）と、上記基板（ＳＵＢ）上に設けられた画素回路部（ＰＣＬ）と、上記画素回路部（ＰＣＬ）上に設けられた表示素子層（ＤＰＬ）と、を含んでもよい。
上記画素回路部（ＰＣＬ）は、上記基板（ＳＵＢ）上に配置されたバッファ層（ＢＦＬ）と、上記バッファ層（ＢＦＬ）上に配置された第１及び第２トランジスタ（Ｔ１、Ｔ２）と、駆動電圧配線（ＤＶＬ）と、を含んでもよい。
上記表示素子層（ＤＰＬ）は、上記画素回路部（ＰＣＬ）上に設けられた第１及び第２バンク（ＰＷ１、ＰＷ２）と、第１及び第２電極（ＲＥＬ１、ＲＥＬ２）と、発光素子（ＬＤ）と、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）と、を含んでもよい。
上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、上記画素回路部（ＰＣＬ）の保護層（ＰＳＶ）から突出した形状であり、表面が所定の曲率を有する半楕円形であってもよいが、これに限定されない。
上記第１及び第２バンク（ＰＷ１、ＰＷ２）は、有機材料を含む有機絶縁膜からなってもよいが、これに限定されない。
上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、上記第１及び第２バンク（ＰＷ１、ＰＷ２）の形状に対応するように設けられることができる。即ち、上記第１電極（ＲＥＬ１）は上記第１バンク（ＰＷ１）の形状に対応する曲率を有し、上記第２電極（ＲＥＬ２）は上記第２バンク（ＰＷ２）の形状に対応する曲率を有することができる。
本発明の一実施形態において、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、一定の反射率を有する導電性材料からなってもよい。上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は、上記発光素子（ＬＤ）のそれぞれの両端部（ＥＰ１、ＥＰ２）から出射された光を画像が表示される方向（例えば、正面方向）に進行されるようにすることができる。
上述したように、上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）は曲率を有する形状であるため、各発光素子（ＬＤ）から出射されて上記第１及び第２電極（ＲＥＬ１、ＲＥＬ２）によって反射された光を上記正面方向にさらに進行させることができる。従って、各発光素子（ＬＤ）から出射された光の効率がさらに向上することができる。
本発明の一実施形態による表示装置は多様な電子機器に採用されることができる。例えば、表示装置は、テレビジョン、ノート型パソコン、携帯電話、スマートフォン、スマートパッド（ＰＤ）、ポータブルマルチメディアプレーヤー（ＰＭＰ）、パーソナルデジタルアシスタント（ＰＤＡ）、ナビゲーション、スマートウォッチなどの各種ウェアラブル機器などに適用されることができる。
以上では、本発明の好ましい実施形態を参照して説明したが、該当技術分野の熟練した当業者または該当技術分野で通常の知識を有する者であれば、添付の特許請求の範囲に記載された本発明の思想及び技術領域から逸脱しない範囲内で本発明を多様に修正及び変更できることが理解できるだろう。
従って、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定められるべきである。

Claims (26)

  1. 複数の単位発光領域を含む基板と、
    前記基板上に順に設けられた第１〜第４絶縁層と、を含み、
    各単位発光領域は、
    前記第１絶縁層上に設けられ、長さ方向に第１端部と第２端部を有する少なくとも１つ以上の発光素子と、
    前記基板上に設けられ、互いに一定の間隔で離隔された第１及び第２隔壁と、
    前記第１隔壁上に設けられた第１反射電極及び前記第２隔壁上に設けられた第２反射電極と、
    前記第１反射電極上に設けられ、前記第１反射電極と前記発光素子の第１端部を接続する第１コンタクト電極と、
    前記第２反射電極上に設けられ、前記第２反射電極と前記発光素子の第２端部を接続する第２コンタクト電極と、
    前記第１絶縁層と前記第１コンタクト電極の間に設けられ、平面上で見たとき、前記第１及び第２反射電極を取り囲む導電パターンと、を含む、発光装置。
  2. 前記導電パターンは、前記発光素子を対応する単位発光領域内に配置されるようにする、請求項１に記載の発光装置。
  3. 前記単位発光領域のそれぞれは、
    前記第１反射電極に接続されて前記基板の第１方向に延長された第１接続配線と、
    前記第２反射電極に接続されて前記第１方向に延長された第２接続配線と、をさらに含み、
    前記第１反射電極は、前記第１接続配線から分岐されて前記第２反射電極を挟んで一定の間隔で離隔された第１−１反射電極及び第１−２反射電極を含む、請求項２に記載の発光装置。
  4. 前記導電パターンは、平面上で見たとき、前記第１−１反射電極と前記第１−２反射電極に重畳される、請求項３に記載の発光装置。
  5. 前記第１絶縁層は、前記基板と前記発光素子の間、及び前記導電パターンと前記第１反射電極の間に配置される、請求項３に記載の発光装置。
  6. 前記基板と前記発光素子の間に配置された前記第１絶縁層は、前記発光素子を支持し、前記導電パターンと前記第１反射電極の間に配置された前記第１絶縁層は、前記第１反射電極を保護する、請求項５に記載の発光装置。
  7. 前記第１反射電極上に設けられて前記第１反射電極をカバーする第１キャップ層と、
    前記第２反射電極上に設けられて前記第２反射電極をカバーする第２キャップ層と、をさらに含む、請求項６に記載の発光装置。
  8. 前記第２絶縁層は、前記発光素子上に設けられ、前記発光素子の第１及び第２端部を外部に露出し、
    前記第３絶縁層は、前記第１コンタクト電極上に設けられ、前記第１コンタクト電極を保護し、
    前記第４絶縁層は、前記第２コンタクト電極上に設けられ、前記第２コンタクト電極を保護する、請求項２に記載の発光装置。
  9. 前記発光素子は、
    第１導電性ドーパントがドープされた第１導電性半導体層と、
    第２導電性ドーパントがドープされた第２導電性半導体層と、
    前記第１導電性半導体層と前記第２導電性半導体層の間に設けられた活性層と、を含む、請求項２に記載の発光装置。
  10. 前記発光素子は、マイクロスケールまたはナノスケールを有する円柱状あるいは多角柱状の発光ダイオードを含む、請求項９に記載の発光装置。
  11. 表示領域及び非表示領域を含む基板と、
    前記表示領域に設けられ、少なくとも１つ以上のトランジスタを含む画素回路部と、
    前記画素回路部上に順に設けられた第１〜第４絶縁層と、光が出射される複数の単位発光領域を含む表示素子層と、を含み、各単位発光領域は、前記第１絶縁層上に設けられ、長さ方向に第１端部と第２端部を有する少なくとも１つ以上の発光素子と、
    前記画素回路部上に設けられ、互いに一定の間隔で離隔された第１及び第２隔壁と、
    前記第１隔壁上に設けられた第１反射電極及び前記第２隔壁上に設けられた第２反射電極と、
    前記第１反射電極上に設けられ、前記第１反射電極と前記発光素子の第１端部を接続する第１コンタクト電極と、
    前記第２反射電極上に設けられ、前記第２反射電極と前記発光素子の第２端部を接続する第２コンタクト電極と、
    前記第１絶縁層と前記第１コンタクト電極の間に設けられ、平面上で見たとき、前記第１及び第２反射電極を取り囲む導電パターンと、を含む、表示装置。
  12. 前記導電パターンは、前記発光素子を対応する単位発光領域内に配置されるようにする、請求項１１に記載の表示装置。
  13. 前記単位発光領域のそれぞれは、
    前記第１反射電極に接続されて前記基板の第１方向に延長された第１接続配線と、
    前記第２反射電極に接続されて前記第１方向に延長された第２接続配線と、をさらに含み、
    前記第１反射電極は、前記第１接続配線から分岐されて前記第２反射電極を挟んで一定の間隔で離隔された第１−１反射電極及び第１−２反射電極を含む、請求項１２に記載の表示装置。
  14. 前記導電パターンは、平面上で見たとき、前記第１−１反射電極と前記第１−２反射電極に部分的に重畳される、請求項１３に記載の表示装置。
  15. 前記第１絶縁層は、前記基板と前記発光素子の間、及び前記導電パターンと前記第１反射電極の間に配置される、請求項１３に記載の表示装置。
  16. 前記基板と前記発光素子の間に配置された前記第１絶縁層は前記発光素子を支持し、前記導電パターンと前記第１反射電極の間に配置された前記第１絶縁層は前記第１反射電極を保護する、請求項１５に記載の表示装置。
  17. 前記第１反射電極上に設けられて前記第１反射電極をカバーする第１キャップ層と、
    前記第２反射電極上に設けられて前記第２反射電極をカバーする第２キャップ層と、をさらに含む、請求項１６に記載の表示装置。
  18. 前記第２絶縁層は、前記発光素子上に設けられ、前記発光素子の第１及び第２端部を外部に露出し、
    前記第３絶縁層は、前記第１コンタクト電極上に設けられ、前記第１コンタクト電極を保護し、
    前記第４絶縁層は、前記第２コンタクト電極上に設けられ、前記第２コンタクト電極を保護する、請求項１２に記載の表示装置。
  19. 前記発光素子は、
    第１導電性ドーパントがドープされた第１導電性半導体層と、
    第２導電性ドーパントがドープされた第２導電性半導体層と、
    前記第１導電性半導体層と前記第２導電性半導体層の間に設けられた活性層と、を含む、請求項１２に記載の表示装置。
  20. 前記発光素子は、マイクロスケールまたはナノスケールを有する円柱状あるいは多角柱状の発光ダイオードを含む、請求項１９に記載の表示装置。
  21. 複数の単位発光領域を備えた基板を提供する段階と、
    前記単位発光領域のそれぞれに互いに一定の間隔で離隔された第１及び第２隔壁を形成する段階と、
    前記第１及び第２隔壁を含む前記基板上に第１反射電極、前記第１反射電極と同一平面上に離隔された第２反射電極、前記第１反射電極に接続された第１整列配線、及び前記第２反射電極に接続された第２整列配線を形成する段階と、
    前記第１及び第２反射電極上に第１絶縁物質層を形成する段階と、
    前記第１反射電極に重畳されるように前記第１絶縁物質層上に導電パターンを形成する段階と、
    前記第１絶縁物質層上に複数の発光素子を含む溶液を投入し、前記第１整列配線と前記第２整列配線のそれぞれに電圧を印加して前記第１及び第２反射電極の間に前記発光素子を自己整列させる段階と、
    前記第１絶縁物質層をパターニングして前記第１反射電極の一部を露出する第１絶縁物質パターンを形成する段階と、
    前記第１絶縁物質パターン上に第２絶縁物質層を塗布してからパターニングして、各発光素子の第１端部、前記第１反射電極の一部、及び前記導電パターンを露出する第２絶縁物質パターンを形成する段階と、
    前記基板上から前記第１整列配線と前記第２整列配線を除去する段階と、
    前記露出された各発光素子の第１端部と前記第１反射電極を接続する第１コンタクト電極を形成する段階と、
    前記第１コンタクト電極上に前記第１コンタクト電極をカバーする第３絶縁層を形成し、前記第１及び第２絶縁物質パターンをパターニングして、各発光素子の第２端部と前記第２反射電極を露出する第１絶縁層と第２絶縁層を形成する段階と、
    前記露出された各発光素子の第２端部と前記第２反射電極を接続する第２コンタクト電極を形成する段階と、
    前記第２コンタクト電極上に前記第２コンタクト電極をカバーする第４絶縁層を形成する段階と、を含む、表示装置の製造方法。
  22. 前記第１及び第２反射電極と前記第１及び第２整列配線を形成する段階は、
    前記第１反射電極と一体で設けられて前記第１反射電極を前記第１整列配線に接続する第１接続配線、及び前記第２反射電極と一体で設けられて前記第２反射電極を前記第２整列配線に接続する第２接続配線を形成する段階をさらに含む、請求項２１に記載の表示装置の製造方法。
  23. 前記第１整列配線と前記第２整列配線を除去する段階において、互いに隣接する２つの単位発光領域の間に配置された前記第１接続配線の一部が除去される、請求項２２に記載の表示装置の製造方法。
  24. 前記発光素子を自己整列させる段階において、前記第１整列配線に印加される電圧と前記第２整列配線に印加される電圧は互いに異なるレベルを有し、
    前記第１整列配線にはグランド電圧が印加される、請求項２１に記載の表示装置の製造方法。
  25. 前記第１反射電極上に前記第１反射電極をカバーする第１キャップ層を形成すると同時に、前記第２反射電極上に前記第２反射電極をカバーする第２キャップ層を形成する段階をさらに含む、請求項２１に記載の表示装置の製造方法。
  26. 前記基板を提供する段階は、
    前記基板上に前記発光素子を駆動する少なくとも１つ以上のトランジスタを形成する段階と、
    前記トランジスタ上に保護層を形成する段階と、を含む、請求項２１に記載の表示装置の製造方法。
JP2020559534A 2018-04-25 2018-09-27 発光装置、これを備えた表示装置、及びその製造方法 Active JP7089059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022093973A JP2022123014A (ja) 2018-04-25 2022-06-09 発光装置、これを備えた表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180048079A KR102299992B1 (ko) 2018-04-25 2018-04-25 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR10-2018-0048079 2018-04-25
PCT/KR2018/011446 WO2019208880A1 (ko) 2018-04-25 2018-09-27 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022093973A Division JP2022123014A (ja) 2018-04-25 2022-06-09 発光装置、これを備えた表示装置

Publications (2)

Publication Number Publication Date
JP2021520072A true JP2021520072A (ja) 2021-08-12
JP7089059B2 JP7089059B2 (ja) 2022-06-21

Family

ID=68295616

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020559534A Active JP7089059B2 (ja) 2018-04-25 2018-09-27 発光装置、これを備えた表示装置、及びその製造方法
JP2022093973A Pending JP2022123014A (ja) 2018-04-25 2022-06-09 発光装置、これを備えた表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022093973A Pending JP2022123014A (ja) 2018-04-25 2022-06-09 発光装置、これを備えた表示装置

Country Status (7)

Country Link
US (3) US11367823B2 (ja)
EP (1) EP3787027A4 (ja)
JP (2) JP7089059B2 (ja)
KR (3) KR102299992B1 (ja)
CN (1) CN112041989A (ja)
TW (1) TW201946270A (ja)
WO (1) WO2019208880A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473890A (zh) * 2018-05-09 2019-11-19 三星显示有限公司 发光设备及包括发光设备的显示设备
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102605339B1 (ko) * 2018-07-18 2023-11-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
WO2020111453A1 (ko) 2018-11-27 2020-06-04 삼성디스플레이 주식회사 표시 장치
KR102541260B1 (ko) 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200124799A (ko) * 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210055852A (ko) * 2019-11-07 2021-05-18 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210055829A (ko) * 2019-11-07 2021-05-18 삼성디스플레이 주식회사 표시 장치
KR20210056481A (ko) * 2019-11-08 2021-05-20 삼성디스플레이 주식회사 표시 장치
KR20210056483A (ko) 2019-11-08 2021-05-20 삼성디스플레이 주식회사 표시 장치
KR20210059075A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
US20230006119A1 (en) * 2019-12-12 2023-01-05 Samsung Display Co., Ltd. Display device and method for manufacturing same
KR20210075289A (ko) * 2019-12-12 2021-06-23 삼성디스플레이 주식회사 표시 장치
KR20210078627A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20210095774A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치
KR20210103602A (ko) * 2020-02-13 2021-08-24 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132259A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20210138834A (ko) 2020-05-12 2021-11-22 삼성디스플레이 주식회사 타일형 표시 장치
KR20210143969A (ko) * 2020-05-20 2021-11-30 삼성디스플레이 주식회사 표시 장치
TW202228111A (zh) * 2020-06-03 2022-07-16 中國大陸商上海顯耀顯示科技有限公司 用於具有水平光發射的多色ｌｅｄ像素單元的系統及方法
KR20210150631A (ko) * 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113299680B (zh) * 2020-06-05 2023-05-12 友达光电股份有限公司 显示装置
KR20220054507A (ko) * 2020-10-23 2022-05-03 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20220058756A (ko) * 2020-10-30 2022-05-10 삼성디스플레이 주식회사 표시 장치
KR20220145992A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220146725A (ko) * 2021-04-23 2022-11-02 삼성디스플레이 주식회사 표시 장치
KR20230073406A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치
US11692678B1 (en) * 2022-03-01 2023-07-04 Dialight Corporation Polymeric materials for use with high power industrial luminaires

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
JP2016522585A (ja) * 2013-06-17 2016-07-28 ルクスビュー テクノロジー コーポレイション 反射バンク構造及び発光デバイスを組み込むための方法
US20180019369A1 (en) * 2016-07-12 2018-01-18 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005290A (ja) 2004-06-21 2006-01-05 Citizen Electronics Co Ltd 発光ダイオード
TWI363437B (en) 2008-05-21 2012-05-01 Ind Tech Res Inst Light emitting diode package capable of providing electrostatic discharge circuit protection and process of making the same
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR101281081B1 (ko) 2010-10-25 2013-07-09 일진엘이디(주) 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
US9773761B2 (en) * 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR101546929B1 (ko) 2013-09-24 2015-08-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR102610028B1 (ko) 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102568252B1 (ko) * 2016-07-21 2023-08-22 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
KR20180030363A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시 장치
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
CN107393940B (zh) * 2017-09-06 2020-02-21 严光能 Led显示设备及其制造方法
KR102493479B1 (ko) 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102593430B1 (ko) * 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102536489B1 (ko) * 2018-09-18 2023-05-25 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102616602B1 (ko) * 2018-10-01 2023-12-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR102590984B1 (ko) * 2018-10-30 2023-10-18 삼성디스플레이 주식회사 발광 소자 구조물 및 발광 소자의 제조방법
KR20210065238A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210107208A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치
KR20210111919A (ko) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210145049A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN115699323A (zh) * 2020-05-26 2023-02-03 三星显示有限公司 显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
JP2016522585A (ja) * 2013-06-17 2016-07-28 ルクスビュー テクノロジー コーポレイション 反射バンク構造及び発光デバイスを組み込むための方法
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
US20180019369A1 (en) * 2016-07-12 2018-01-18 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR102471241B1 (ko) 2022-11-29
US11367823B2 (en) 2022-06-21
US20220328742A1 (en) 2022-10-13
JP7089059B2 (ja) 2022-06-21
US11811012B2 (en) 2023-11-07
EP3787027A1 (en) 2021-03-03
EP3787027A4 (en) 2022-01-26
CN112041989A (zh) 2020-12-04
TW201946270A (zh) 2019-12-01
US20210242380A1 (en) 2021-08-05
KR20210113577A (ko) 2021-09-16
JP2022123014A (ja) 2022-08-23
KR20190124359A (ko) 2019-11-05
WO2019208880A1 (ko) 2019-10-31
KR102299992B1 (ko) 2021-09-10
KR20220163319A (ko) 2022-12-09
US20240063359A1 (en) 2024-02-22
KR102517560B1 (ko) 2023-04-06

Similar Documents

Publication Publication Date Title
JP7089059B2 (ja) 発光装置、これを備えた表示装置、及びその製造方法
JP7157231B2 (ja) 発光装置及びこれを備えた表示装置
JP7204898B2 (ja) 表示装置及びその製造方法
US10991865B2 (en) Display device
EP3826067A1 (en) Light-emitting device and display device including same
KR20200010704A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20180072909A (ko) 발광 장치 및 이를 구비한 표시 장치
KR102552602B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102652769B1 (ko) 표시 장치 및 그의 제조 방법
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
CN112543999A (zh) 显示装置及其制造方法
JP2022502712A (ja) 発光装置、その製造方法、及びこれを備えた表示装置
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
US20230207770A1 (en) Display device
KR20200121438A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220609

R150 Certificate of patent or registration of utility model

Ref document number: 7089059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150