KR20210056483A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210056483A
KR20210056483A KR1020190142715A KR20190142715A KR20210056483A KR 20210056483 A KR20210056483 A KR 20210056483A KR 1020190142715 A KR1020190142715 A KR 1020190142715A KR 20190142715 A KR20190142715 A KR 20190142715A KR 20210056483 A KR20210056483 A KR 20210056483A
Authority
KR
South Korea
Prior art keywords
reflective layer
electrode
sensing
layer
disposed
Prior art date
Application number
KR1020190142715A
Other languages
English (en)
Inventor
복승룡
이동호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190142715A priority Critical patent/KR20210056483A/ko
Priority to PCT/KR2020/013807 priority patent/WO2021091098A1/ko
Priority to US17/755,784 priority patent/US11855055B2/en
Priority to CN202080077707.6A priority patent/CN114651327A/zh
Publication of KR20210056483A publication Critical patent/KR20210056483A/ko
Priority to US18/395,437 priority patent/US20240128250A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04105—Pressure sensors for measuring the pressure or force exerted on the touch surface without providing the touch position
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

표시 장치가 제공된다. 본 발명의 실시예들에 따른 표시 장치는 기판, 기판 상에 배치된 제1 전극 및 제2 전극, 제1 전극 및 제2 전극과 전기적으로 연결된 발광 소자, 및 발광 소자 상에 배치되고, 발광 소자와 중첩하는 개구부를 포함하는 제1 반사층을 포함하고, 제1 반사층은 제1 반사율을 갖는 물질을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 발광 소자를 포함하는 표시 장치에 관한 것이다.
표시 장치는 발광 다이오드(Light Emitting Diode)와 같은 발광 소자를 화소의 광원으로 이용하여 영상을 표시할 수 있다. 발광 다이오드는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 나타낸다.
신뢰성이 높은 무기 결정 구조의 재료를 이용하여 발광 다이오드를 제조하고, 이를 표시 장치의 패널에 배치하여 화소 광원으로 이용하기 위한 연구가 진행되고 있다. 이러한 연구의 일환으로서, 마이크로 스케일 또는 나노 스케일 정도의 발광 다이오드를 제조하고, 이를 각 화소의 광원으로 이용하는 표시 장치에 대한 개발이 진행되고 있다.
또한, 반사 부재를 구비하여 표시 장치의 전면에 위치하는 대상의 이미지를 반사시킬 수 있는 미러 기능을 제공하는 표시 장치가 개발되고 있다. 또한, 미러 기능과 터치 감지 기능을 동시에 구현할 수 있는 표시 장치가 개발되고 있다.
미러 기능을 갖는 표시 장치를 제조하기 위해서는 미러 기능을 제공하기 위한 반사 부재층이 요구된다. 또한, 터치 감지 기능 또는 압력 감지 기능을 갖는 표시 장치를 제조하기 위해서는 터치 전극층 또는 압력 감지층을 제조하는 추가적인 공정이 요구된다. 따라서, 표시 장치의 제조 비용이 증가되는 문제점이 있다.
본 발명이 해결하려는 과제는, 미러 기능을 갖는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하려는 다른 과제는, 미러 기능과 터치 감지 기능을 갖는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 미러 기능과 압력 감지 기능을 갖는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 미러 기능과 지문 감지 기능을 동시에 갖는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 발광 소자, 및 상기 발광 소자 상에 배치되고, 상기 발광 소자와 중첩하는 개구부를 포함하는 제1 반사층을 포함하고, 상기 제1 반사층은 제1 반사율을 갖는 물질을 포함한다.
상기 표시 장치는 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮고, 상기 발광 소자 및 상기 기판 사이에 배치되는 제1 절연층, 상기 제1 전극 상에 배치되고 상기 발광 소자의 일 단부와 접촉하는 제3 전극, 상기 제2 전극 상에 배치되고, 상기 발광 소자의 타 단부와 접촉하는 제4 전극, 및 상기 발광 소자, 상기 제3 전극, 및 상기 제4 전극을 덮는 제2 절연층을 더 포함하되, 상기 제1 절연층은 제1 영역 및 제2 영역을 포함하고, 상기 제3 전극은 상기 제1 영역을 통해 상기 제1 전극과 접촉하고, 상기 제4 전극은 상기 제2 영역을 통해 상기 제2 전극과 접촉할 수 있다.
상기 표시 장치는 상기 발광 소자의 외주면의 적어도 일부를 둘러싸는 고정층을 더 포함하고, 상기 고정층은 상기 제1 절연층 및 발광 소자 사이에 배치될 수 있다.
상기 발광 소자 및 상기 제1 반사층 사이에 배치된 절연층을 포함할 수 있다.
상기 절연층은 파장 변환 입자 및 산란 입자를 포함할 수 있다.
상기 표시 장치는 상기 제1 반사층 상에 배치되는 파장 변환층을 더 포함하되, 상기 파장 변환층은 파장 변환 입자 및 산란 입자를 포함할 수 있다.
상기 제2 전극은 평면상 상기 제1 전극을 둘러싸도록 배치될 수 있다.
상기 표시 장치는 상기 제1 반사층 상에 배치되는 제2 반사층을 더 포함하되, 상기 제2 반사층은 제2 반사율을 갖는 물질을 포함할 수 있다.
상기 표시 장치는 상기 제1 반사층과 전기적으로 연결된 터치 감지 제어부를 더 포함하고, 상기 터치 감지 제어부는 상기 제1 반사층으로부터 제공된 터치 감지 신호에 따라 터치 위치를 판단할 수 있다.
상기 터치 감지 제어부는 상기 제1 반사층의 정전용량 값의 변화를 상기 터치 감지 신호로 제공받을 수 있다.
상기 터치 감지 제어부는 상기 제2 반사층과 전기적으로 더 연결되고, 상기 제2 반사층의 정전용량 값의 변화를 상기 터치 감지 신호로 제공받을 수 있다.
상기 터치 감지 제어부는 상기 제2 반사층과 전기적으로 더 연결되고, 상기 제1 반사층 및 상기 제2 반사층 사이의 정전용량 값의 변화를 상기 터치 감지 신호로 제공받을 수 있다.
상기 표시 장치는 상기 제1 반사층과 전기적으로 연결된 압력 감지 제어부를 더 포함하고, 상기 압력 감지 제어부는 상기 제1 반사층으로부터 제공된 압력 감지 신호에 따라 압력의 세기를 판단할 수 있다.
상기 제1 반사층은 감지 패턴을 포함하되, 상기 감지 패턴은 평면상 적어도 일부가 구부러진 형태를 가지고, 압력이 가해지는 경우 저항 값이 변화하며, 상기 압력 감지 제어부는 상기 감지 패턴의 저항 값의 변화를 상기 압력 감지 신호로 제공받을 수 있다.
상기 압력 감지 제어부는, 상기 제2 반사층과 전기적으로 더 연결되고, 상기 제2 반사층은 온도 보상 패턴을 포함하되, 상기 온도 보상 패턴은 상기 감지 패턴과 중첩하고, 상기 감지 패턴과 동일한 형상을 가질 수 있다.
상기 압력 감지 제어부는, 휘트스톤 브릿지 회로부를 포함하되, 상기 휘트스톤 브릿지 회로부는, 제1 노드 및 제2 노드에 연결된 감지 패턴, 제3 노드 및 제4 노드에 연결된 제1 저항, 상기 제1 노드 및 상기 제4 노드에 연결된 제2 저항, 상기 제2 노드 및 상기 제3 노드에 연결된 온도 보상 패턴 및 상기 제2 노드 및 상기 제4 노드에 연결된 증폭 회로를 포함하고, 상기 제1 노드에는 구동 전압이 인가되고, 상기 제3 노드는 접지부에 연결되며, 상기 증폭 회로는 상기 제2 노드 및 상기 제4 노드의 전압차에 기초하여 상기 압력 감지 신호를 출력할 수 있다.
상기 표시 장치는 상기 제1 반사층 및 상기 제2 반사층 사이에 배치된 절연층을 더 포함할 수 있다.
상기 표시 장치는 상기 기판 상에 배치되는 제1 센싱 전극 및 제2 센싱 전극, 및 상기 제1 센싱 전극 및 상기 제2 센싱 전극과 전기적으로 연결된 포토 다이오드를 더 포함하고, 상기 제1 및 제2 센싱 전극들은 상기 제1 및 제2 전극들과 동일층에 배치되고, 상기 포토 다이오드는 상기 발광 소자와 동일층에 배치되며, 상기 제1 반사층은 상기 포토 다이오드와 중첩하지 않을 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 발광 소자, 상기 발광 소자 상에 배치되고, 상기 발광 소자와 중첩하는 개구부를 포함하는 제1 반사층, 및 상기 제1 반사층과 전기적으로 연결되는 터치 감지 제어부를 포함하되, 터치 입력에 따라 상기 제1 반사층의 정전용량 값이 변화하고, 상기 터치 감지 제어부는 상기 정전용량 값의 변화에 기초하는 터치 감지 신호에 따라 터치 위치를 판단한다.
상기 제1 반사층은 제1 감지 패턴 및 제1 서브 감지 패턴을 포함하고, 상기 터치 감지 제어부는 상기 제1 감지 패턴 및 상기 제1 서브 감지 패턴 사이의 상호 정전용량 값의 변화를 상기 터치 감지 신호로 제공받을 수 있다.
상기 표시 장치는 상기 제1 반사층 상에 배치되는 제2 반사층을 더 포함하되, 상기 제2 반사층은 상기 터치 감지 제어부와 전기적으로 연결되고, 상기 터치 감지 제어부는 상기 제2 반사층의 정전용량 값 또는 상기 제1 반사층 및 상기 제2 반사층 사이의 정전용량 값의 변화를 상기 터치 감지 신호로 제공받을 수 있다.
상기 제1 반사층은, 복수의 제1 감지 전극들, 제1 방향을 따라 서로 이웃하는 상기 복수의 제1 감지 전극들을 연결하는 제1 연결부, 및 상기 복수의 제1 감지 전극들 사이에 배치된 복수의 제2 감지 전극들을 포함할 수 있다.
상기 표시 장치는 상기 제1 반사층 상에 배치되고, 상기 제1 방향에 교차하는 제2 방향을 따라 서로 이웃하는 상기 복수의 제2 감지 전극들을 연결하는 제2 연결부를 포함하는 제2 반사층, 및 상기 제1 연결부 및 상기 제2 연결부 사이에 배치된 절연층을 더 포함할 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 화소 영역 및 센서 영역을 포함하는 기판, 상기 화소 영역에 배치된 화소, 및 상기 센서 영역에 배치된 광 센서를 포함하되, 상기 화소는, 상기 기판 상에 배치된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 발광 소자, 상기 발광 소자 상에 배치되고, 상기 발광 소자와 중첩하는 개구부를 포함하며, 일정한 반사율을 갖는 물질을 포함하는 제1 반사층을 포함하고, 상기 광 센서는, 상기 기판 상에 배치된 제1 센싱 전극 및 제2 센싱 전극, 및 상기 제1 센싱 전극 및 상기 제2 센싱 전극과 전기적으로 연결된 포토 다이오드를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 표시 장치는 미러 기능을 갖는 반사층을 포함하여 사용자에게 미러 기능을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치는 반사층을 터치 전극층과 공용하여, 사용자에게 미러 기능 및 터치 감지 기능을 동시에 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치는 반사층을 압력 감지층과 공용하여, 사용자에게 미러 기능 및 압력 감지 기능을 동시에 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치는 반사층 및 광 센서를 포함하여 사용자에게 미러 기능 및 지문 감지 기능을 동시에 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도들이다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 3a 내지 도 3c는 각각 일 실시예에 따른 화소를 나타내는 회로도들이다.
도 4는 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 5는 일 실시예에 따른 표시 장치의 평면도이다.
도 6은 도 5의 Q1 영역을 확대한 확대 평면도이다.
도 7a 내지 도 7d는 일 실시예에 따른 화소의 단면도들로, 도 6의 A-A' 선에 대응되는 단면도들이다.
도 8a 및 도 8b는 다른 실시예에 따른 화소의 단면도들이다.
도 9는 다른 실시예에 따른 표시 장치의 평면도이다.
도 10은 도 9의 Q2 영역을 확대한 확대 평면도이다.
도 11은 도 10의 B-B' 선을 따라 자른 단면도이다.
도 12는 다른 실시예에 따른 제1 반사층의 평면도이다.
도 13은 다른 실시예에 따른 제2 반사층의 평면도이다.
도 14는 다른 실시예에 따른 표시 장치의 평면도이다.
도 15a는 또 다른 실시예에 따른 제1 반사층의 평면도이다.
도 15b는 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 16은 또 다른 실시예에 따른 제1 반사층의 평면도이다.
도 17은 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 19는 도 18의 C-C' 선을 따라 자른 단면도이다.
도 20은 또 다른 실시예에 따른 제1 반사층의 평면도이다.
도 21은 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 23은 또 다른 실시예에 따른 제1 반사층의 평면도이다.
도 24는 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 25는 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 26은 또 다른 실시예에 따른 제1 반사층의 평면도이다.
도 27은 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 28은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 29는 또 다른 실시예에 따른 제1 반사층의 평면도이다.
도 30은 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 31은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 32는 또 다른 실시예에 따른 제1 반사층의 평면도이다.
도 33은 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 34는 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 35는 도 34의 D-D' 선을 따라 자른 단면도이다.
도 36은 또 다른 실시예에 따른 제1 반사층의 평면도이다.
도 37은 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 38은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 39는 도 38의 제1 감지 패턴을 포함하는 제1 압력 감지부를 개략적으로 도시한 도면이다.
도 40은 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 41은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 42는 또 다른 실시예에 따른 제2 반사층의 평면도이다.
도 43은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 44는 도 43의 E-E' 선을 따라 자른 개략적인 단면도이다.
도 45는 도 43의 제1 감지 패턴을 포함하는 제1 압력 감지부를 개략적으로 도시한 도면이다.
도 46은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 47은 도 46의 Q3 영역을 확대한 확대 평면도이다.
도 48은 포토 다이오드를 포함하는 광 감지 센서의
도 49는 도 47의 F-F' 선을 따라 자른 단면도이다.
도 50은 또 다른 실시예에 따른 표시 장치의 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도들이다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 따른 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 제1 및 제2 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 길이 방향을 따라 제1 단부와 제2 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 제1 단부에는 제1 및 제2 반도체층(11, 13) 중 하나, 제2 단부에는 제1 및 제2 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 막대형으로 제공될 수 있다. 여기서 "막대형"이라고 함은 원기둥, 다각 기둥 등과 같이, 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 발광 소자(LD)의 길이는 그 직경보다 클 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예컨대, 코어-쉘 구조의 발광 소자일 수도 있다.
발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 제작될 수 있다. 예를 들어, 발광 소자(LD)의 직경은 600nm 이하이고, 발광 소자(LD)의 길이는 4um 이하일 수 있으나, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 발광 소자(LD)의 크기가 변경될 수도 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도펀트가 도핑된 반도체층을 포함할 수 있다. 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있다. 본 발명의 일 실시예에 따르면, 활성층(12)의 상부 및/또는 하부에는 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 제공되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도펀트가 도핑된 반도체층을 포함할 수 있다. 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 반도체층(13)의 일단(일 예로, 상부면) 측 또는 제1 반도체층(11)의 일단(일 예로, 하부면) 측에 배치되는 적어도 하나의 전극층을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 반도체층(13)의 일단 측에 배치된 전극층(15)을 더 포함할 수 있다. 전극층(15)은 오믹(Ohmic) 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극층(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극층(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 발광 소자(LD)는 절연 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 절연 피막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다. 예를 들어, 절연 피막(14)은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 절연 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)의 측면이 모두 절연 피막(14)으로 둘러싸일 수 있다.
본 발명의 일 실시예에 따르면, 절연 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연 피막(14)은 활성층(12)이 제1 반도체층(11) 및 제2 반도체층(13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연 피막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하게 배치되는 경우, 절연 피막(14)은 각 발광 소자(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수도 있다.
본 발명의 실시예에 의한 발광 소자(LD)의 종류, 구조 및 형상 등은 다양하게 변경될 수 있다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 1a 내지 도 2를 참조하면, 표시 장치(1000)는, 기판(SUB)과, 기판(SUB) 상에 제공된 복수의 화소들(PXL)을 포함할 수 있다. 구체적으로, 표시 장치(1000)는, 영상이 표시되는 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화소들(PXL)이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소들(PXL)을 구동하기 위한 구동부들, 및 화소들(PXL)과 구동부들을 연결하는 각종 배선부들(미도시)이 제공되는 영역일 수 있다.
표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
표시 영역(DA)이 복수 개의 영역을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 또한, 복수의 영역들의 면적은 서로 동일하거나 서로 다를 수 있다.
본 발명의 일 실시예에서는, 표시 영역(DA)이 직선의 변을 포함하는 사각 형상을 가지는 하나의 영역으로 제공된 경우를 예로서 설명한다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일 측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다.
화소들(PXL)은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 화소들(PXL) 각각은 해당 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD)를 포함할 수 있다.
화소들(PXL)은 백색 광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다. 화소들(PXL) 각각은 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 화소들(PXL) 각각은 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
구체적으로, 화소들(PXL)은 제1 색의 광을 출사하는 제1 화소(PXL1), 제1 색과 상이한 제2 색의 광을 출사하는 제2 화소(PXL2), 및 제1 색 및 제2 색과 상이한 제3 색의 광을 출사하는 제3 화소(PXL3)를 포함할 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 다양한 색상의 빛을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다.
실시예에 따라, 제1 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있다. 일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는, 제1색의 발광 소자, 제2색의 발광 소자 및 제3색의 발광 소자를 광원으로 구비함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 서로 동일한 색의 발광 소자를 구비하되, 각 발광 소자 상에 배치된 서로 다른 색상의 광 변환층을 포함함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수도 있다.
다만, 각 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다.
화소들(PXL)은 복수 개로 제공되어 제1 방향(DR1) 및 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 배열될 수 있다. 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
구동부는 배선부(미도시)를 통해 각 화소들(PXL)에 신호를 제공하며, 이에 따라 각 화소들(PXL)의 구동을 제어할 수 있다. 도 2에는 설명의 편의를 위해 배선부가 생략되었다.
구동부는 스캔 라인을 통해 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 타이밍 제어부는 스캔 구동부(SDV), 발광 구동부(EDV), 및 데이터 구동부(DDV)를 제어할 수 있다.
일 실시예에서, 화소들(PXL) 각각은 능동형 화소로 구성될 수 있다. 다만, 본 발명에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다.
도 3a 내지 도 3c는 각각 일 실시예에 따른 화소를 나타내는 회로도들이다. 특히, 도 3a 내지 도 3c는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다.
도 3a를 참조하면, 화소(PXL)는 적어도 하나의 발광 소자(LD)와, 이에 접속되어 발광 소자(LD)를 구동하는 화소 구동 회로(DC)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 화소 구동 회로(DC)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속될 수 있다.
제1 구동 전원(VDD) 및 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제2 구동 전원(VSS)은 제1 구동 전원(VDD)의 전위보다 발광 소자(LD)의 문턱전압 이상 낮은 전위를 가질 수 있다.
발광 소자(LD)는 화소 구동 회로(DC)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 3a에서는 화소(PXL)에 하나의 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 화소(PXL)는 서로 병렬 및/또는 직렬 연결되는 복수의 발광 소자들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 화소 구동 회로(DC)는 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 구동 회로(DC)의 구조가 도 3a에 도시된 실시예에 한정되지는 않는다. 실시예에 따라, 화소(PXL)는 화소 센싱 회로를 더 포함할 수 있다. 화소 센싱 회로는 각 화소(PXL)의 구동 전류의 값을 측정하고, 측정된 값을 외부 회로(예컨대, 타이밍 제어부)에 전달하여 각 화소들(PXL)이 보상되도록 할 수 있다.
제1 트랜지스터(M1, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 접속되고, 제2 전극은 제1 노드(N1)에 접속될 수 있다. 여기서, 제1 트랜지스터(M1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다.
제1 트랜지스터(M1)는, 스캔 라인(SL)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 게이트 온 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 이때, 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달될 수 있다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 저장될 수 있다.
제2 트랜지스터(M2, 구동 트랜지스터)의 제1 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 제2 전극은 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)에 전기적으로 연결될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어할 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압으로 충전될 수 있고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
설명의 편의상, 도 3a에서는 데이터 신호를 화소(PXL) 내부로 전달하기 위한 제1 트랜지스터(M1)와, 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 구동 회로(DC)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 구동 회로(DC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 구동 회로(DC)는 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터, 제1 노드(N1)를 초기화하기 위한 트랜지스터, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 등과 같은 적어도 하나의 트랜지스터나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수도 있다.
또한, 도 3a에서는 구동 회로(DC)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(M1, M2)이 모두 P타입의 트랜지스터들인 것으로 도시되었으나, 본 발명이 이에 한정되지는 않는다. 즉, 구동 회로(DC)에 포함되는 제1 및 제2 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
예를 들어, 도 3b를 참조하면, 구동 회로(DC)의 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 3b에 도시된 구동 회로(DC)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 3a의 구동 회로(DC)와 유사할 수 있다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
한편, 도 3c를 참조하면, 몇몇 실시예에서 화소(PXL)는 제3 트랜지스터(M3, 센싱 트랜지스터)를 더 포함할 수 있다.
제3 트랜지스터(M3)의 게이트 전극은 센싱 라인(SSL)에 연결될 수 있다. 제3 트랜지스터(M3)의 일 전극은 초기화 전원(Vint)에 연결되고, 타 전극은 발광 소자(LD)의 애노드 전극과 연결될 수 있다. 제3 트랜지스터(M3)는 센싱 라인(SSL)에 공급되는 센싱 신호에 따라 초기화 전압을 화소(PXL)에 전달하거나, 발광 소자(LD)의 애노드 전극에서 전압 값을 센싱할 수 있다.
도 4는 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 화소(PXL)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다.
제1 트랜지스터(T1, 구동 트랜지스터)의 일 전극은 제5 트랜지스터(T5)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 제1 전극에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 게이트 전극인 제1 노드(N1)의 전압에 대응하여 제1 구동 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 구동 전원(VSS)으로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2, 스위칭 트랜지스터)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 일 전극을 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 전단 스캔 라인(SL-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 전단 스캔 라인(SL-1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어 라인(EL)에 접속될 수 있다. 이와 같은 제5 트랜지스터(T5)는 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 다른 전극과 발광 소자(LD)의 제1 전극 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어 라인(EL)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극) 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 후단 스캔 라인(SL+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 후단 스캔 라인(SL+1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)의 제1 전극으로 공급할 수 있다.
도 4에는 제7 트랜지스터(T7)의 게이트 전극이 후단 스캔 라인(SL+1)에 접속된 경우가 도시된다. 그러나 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 게이트 전극은 스캔 라인(SL)에 접속될 수도 있다. 이 경우, 초기화 전원(Vint)의 전압은 스캔 라인(SL)으로 게이트-온 전압의 스캔 신호가 공급될 때, 제7 트랜지스터(M7)를 경유하여 발광 소자(LD)의 애노드 전극으로 공급될 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)에는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압이 저장될 수 있다.
한편, 도 4에서는 구동 회로(DC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 5는 일 실시예에 따른 표시 장치의 평면도이다. 도 6은 도 5의 Q1 영역을 확대한 확대 평면도이다. 도 7a 내지 도 7d는 일 실시예에 따른 화소의 단면도들로, 도 6의 A-A' 선에 대응되는 단면도들이다.
설명의 편의상, 이하에서는 각각의 전극을 단일의 전극층으로 단순화하여 도시하였으나, 본 발명이 이에 한정되지는 않는다. 본 발명의 일 실시예에 있어서, “동일한 층에 형성 및/또는 제공된다”함은 동일한 공정에서 형성됨을 의미할 수 있다.
또한, 도 7a 내지 도 7d는 제1 화소(PXL1)의 단면 구조를 예시하여 설명하고 있으나, 다른 화소들의 단면 구조도 실질적으로 동일하거나 유사할 수 있다.
도 5, 도 6, 및 도 7a을 참조하면, 도 2에서 상술한 바와 같이, 표시 장치(1000)는 기판(SUB) 및 기판(SUB) 상에 제공된 복수의 화소들(PXL1, PXL2, PXL3)을 포함할 수 있다. 또한, 표시 장치(1000)는 기판(SUB) 상에 순차적으로 배치된 화소 회로층(PCL), 표시 소자층(DPL), 및 반사층(MRL)을 포함할 수 있다. 이러한 화소 회로층(PCL), 표시 소자층(DPL), 및 반사층(MRL)은 기판(SUB) 상에 전면적으로 형성될 수 있다.
기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 기판(SUB)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 기판(SUB)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
화소 회로층(PCL)은 각 화소들(PXL1, PXL2, PXL3)의 화소 구동 회로를 구성하는 복수의 회로 소자들을 포함할 수 있다. 도 7a는 화소 회로층(PCL)이 도 3a 내지 도 3c의 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 포함하는 구조를 예시적으로 나타내고 있다. 다만, 화소 회로층(PCL)의 구조는 이에 한정되는 것은 아니며, 도 3a 내지 도 3b 및 도 4의 다른 회로 소자들을 더 포함할 수 있다.
화소 회로층(PCL)이 포함하는 각 트랜지스터들은 실질적으로 동일 또는 유사한 단면 구조를 가질 수 있다. 또한, 각 트랜지스터들의 구조는 도 7a에 예시된 구조에 한정되지 않는다.
화소 회로층(PCL)은 복수의 층들을 포함할 수 있다. 예컨대, 화소 회로층(PCL)은 기판(SUB) 상에 순차적으로 적층된 제1 층(IL1), 제2 층(IL2), 및 제3 층(IL3)을 포함할 수 있다. 제1 내지 제3 층들(IL1 내지 IL3)은 각각 유기 절연 물질 또는 무기 절연 물질을 포함하는 절연층일 수 있다. 또한, 도면상 도시되진 않았으나, 화소 회로층(PCL)은 기판(SUB) 및 제1 층(IL1) 사이에 배치된 버퍼층을 더 포함할 수 있다. 버퍼층은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다.
제1 및 제2 트랜지스터들(M1, M2)은 각각 반도체층(SCL), 게이트 전극(GE), 제1 트랜지스터 전극(ET1), 및 제2 트랜지스터 전극(ET2)을 포함할 수 있다.
반도체층(SCL)은 기판(SUB) 및 제1 층(IL1) 사이에 배치될 수 있다. 화소 회로층(PCL)이 버퍼층을 포함하는 경우, 반도체층(SCL)은 버퍼층 및 제1 층(IL1) 사이에 배치될 수 있다. 반도체층(SCL)은 제1 트랜지스터 전극(ET1)에 접촉되는 제1 영역과, 제2 트랜지스터 전극(ET2)에 연결되는 제2 영역과, 제1 및 제2 영역들 사이에 위치하는 채널 영역을 포함할 수 있다. 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체층(SCL)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 제1 층(IL1) 및 제2 층(IL2) 사이에 배치될 수 있고, 반도체층(SCL)의 적어도 일부와 중첩할 수 있다. 게이트 전극(GE)은 제1 층(IL1)에 의해 반도체층(SCL)과 절연될 수 있다. 예컨대, 제1 층(IL1)은 게이트 절연막일 수 있다.
제1 및 제2 트랜지스터 전극들(ET1, ET2)은 제2 층(IL2) 상에 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 제1 층(IL1) 및 제2 층(IL2)을 관통하는 컨택홀을 통해 각각 반도체층(SCL)의 제1 영역 및 제2 영역에 접촉할 수 있다.
한편, 제2 트랜지스터(M2)의 제1 트랜지스터 전극(ET1)은 제1 트랜지스터 전극(ET1) 상에 배치된 제3 층(IL3)을 관통하는 컨택홀(CH1)에 의해 표시 소자층(DPL)의 제1 전극(RFE1)에 전기적으로 연결될 수 있다.
또한, 화소 회로층(PCL)은 전원 배선(PL) 및 브릿지 패턴(BRP)을 포함할 수 있다. 전원 배선(PL)은 도 3a 내지 도 3c의 제2 구동 전원(VSS)에 접속되는 배선일 수 있다. 전원 배선(PL)은 제1 및 제2 트랜지스터들(M1, M2)의 게이트 전극(GE)과 동일 층에 형성될 수 있으나, 이에 한정되는 것은 아니다.
전원 배선(PL) 상에는 브릿지 패턴(BRP)이 배치되어 서로 전기적으로 연결될 수 있다. 브릿지 패턴(BRP)은 제1 및 제2 트랜지스터들(M1, M2)의 제1 및 제2 트랜지스터 전극들(ET1, ET2)과 동일 층에 형성될 수 있으나, 이에 한정되는 것은 아니다.
한편, 브릿지 패턴(BRP)은 제3 층(IL3)을 관통하는 컨택홀(CH2)에 의해 표시 소자층(DPL)의 제2 전극(RFE2)에 전기적으로 연결될 수 있다.
본 명세서에서는 도 7a 외 다른 도면들에서 화소 회로층(PCL)을 도시하지 않고 있으나, 이는 설명의 편의를 위해 생략된 것에 불과하며, 기판(SUB) 상에 화소 회로층(PCL) 또는 이에 대응하는 구성이 더 배치될 수 있음은 물론이다.
표시 소자층(DPL)은 화소 회로층(PCL) 상부에 배치될 수 있고, 각 화소들(PXL1, PXL2, PXL3)에 포함되는 복수의 발광 소자(LD)들을 포함할 수 있다.
구체적으로, 표시 소자층(DPL)은 화소 회로층(PCL)(또는, 기판(SUB)) 상에 배치된 제1 및 제2 뱅크들(BNK1, BNK2), 제1 및 제2 전극들(RFE1, RFE2), 제1 절연층(INS1), 발광 소자(LD), 제3 및 제4 전극들(CTE1, CTE2), 제2 절연층(INS2), 및 제3 절연층(INS3)을 포함할 수 있다.
제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 기판(SUB) 상에 제공될 수 있다. 제1 뱅크(BNK1)와 제2 뱅크(BNK2)의 사이에는 발광 소자(LD)가 배치되는 공간이 마련될 수 있다. 일 실시예로 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 발광 소자(LD)의 길이 이상으로 기판(SUB) 상에서 제1 방향(DR1)을 따라 이격될 수 있다.
제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 유기 재료 또는 무기 재료를 포함하는 절연 물질일 수 있으나, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 재료가 이에 한정되지 않는다.
제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 각각 측면이 소정 각도로 경사진 사다리꼴 형상을 가질 수 있으나, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 형상이 이에 한정되는 것은 아니며, 반타원형, 원형, 사각형 등의 다양한 형상을 가질 수 있다.
제1 전극(RFE1)(또는, 제1 화소 전극) 및 제2 전극(RFE2)(또는, 제2 화소 전극)은 기판(SUB) 상에 제공되며, 뱅크층(BNKL) 상에 배치될 수 있다. 일 실시예로, 제1 전극(RFE1) 및 제2 전극(RFE2)은 대응하는 제1 및 제2 뱅크들(BNK1, BNK2) 상에 각각 제공될 수 있다. 예를 들어, 제1 전극(RFE1)은 제1 뱅크(BNK1) 상에 제공되고, 제2 전극(RFE2)은 제2 뱅크(BNK2) 상에 제공될 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 표면을 따라 대체적으로 균일한 두께로 배치될 수 있고, 제1 전극(RFE1) 및 제2 전극(RFE2)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 형상에 대응되게 제공될 수 있다. 예를 들어, 제1 전극(RFE1)은 제1 뱅크(BNK1)의 경사도에 대응되는 형상을 가질 수 있고, 제2 전극(RFE2)은 제2 뱅크(BNK2)의 경사도에 대응되는 형상을 가질 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 기판(SUB) 상에서 발광 소자(LD)를 사이에 두고 제1 방향(DR1)을 따라 서로 이격되고, 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 연장되도록 제공될 수 있다.
일 실시예에 있어서, 제1 전극(RFE1)은 각 발광 소자(LD)의 제1 단부(EP1)에 인접하게 배치되고, 제3 전극(CTE1)을 통해 각 발광 소자(LD)에 전기적으로 연결될 수 있다. 제2 전극(RFE2)은 각 발광 소자(LD)의 제2 단부(EP2)에 인접하게 배치되고, 제4 전극(CTE2)을 통해 각 발광 소자(LD)에 전기적으로 연결될 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 서로 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다. 제1 전극(RFE1)과 제2 전극(RFE2)이 동일한 높이를 가지면, 발광 소자(LD)가 제1 전극(RFE1) 및 제2 전극(RFE2) 각각에 보다 안정적으로 연결될 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 도전성 재료로 이루어질 수 있다. 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속 등이 포함될 수 있다.
또한, 제1 전극(RFE1) 및 제2 전극(RFE2)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 다중막으로 형성될 수 있다. 예를 들어, 제1 전극(RFE1) 및 제2 전극(RFE2)은 투명한 도전성 재료로 이루어진 캡핑층(미도시)을 더 포함할 수도 있다. 캡핑층은 제1 전극(RFE1) 및 제2 전극(RFE2)을 커버하도록 배치되어, 표시 장치의 제조 공정 중 발생할 수 있는 제1 및 제2 전극들(RFE1, RFE2)의 손상을 방지할 수 있다.
여기서, 제1 전극(RFE1) 및 제2 전극(RFE2)의 재료는 상술한 재료들에 한정되는 것은 아니다. 예를 들어, 제1 전극(RFE1) 및 제2 전극(RFE2)은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 제1 전극(RFE1) 및 제2 전극(RFE2)이 일정한 반사율을 갖는 도전성 재료로 이루어질 경우, 발광 소자(LD)의 양 단부들(EP1, EP2)로부터 출사되는 광이 화상이 표시되는 방향(예컨대, 제3 방향(DR3))으로 진행될 수 있다.
특히, 제1 전극(RFE1) 및 제2 전극(RFE2)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 형상에 대응되는 형상을 갖기 때문에, 발광 소자(LD)들 각각의 양 단부들(EP1, EP2)로부터 출사된 광은 제1 전극(RFE1) 및 제2 전극(RFE2)에 의해 반사되어 제3 방향(DR3)으로 더욱 진행될 수 있다. 따라서, 표시 장치의 출광 효율이 개선될 수 있다.
제1 및 제2 전극들(RFE1, RFE2) 중 어느 하나의 전극은 애노드 전극일 수 있으며, 나머지 하나의 전극은 캐소드 전극일 수 있다.
도 6에 도시된 바와 같이, 제1 전극(RFE1)은 제1 연결 배선(CNL1)에 연결될 수 있고, 제2 전극(RFE2)은 제2 연결 배선(CNL2)에 연결될 수 있다. 일 실시예로, 제1 연결 배선(CNL1)은 제1 전극(RFE1)과 일체로 제공될 수 있고, 제2 연결 배선(CNL2)은 제2 전극(RFE2)과 일체로 제공될 수 있다. 다른 실시예로, 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2)은 제1 전극(RFE1) 및 제2 전극(RFE2)과 개별적으로 형성되어 별도의 비아홀 또는 컨택홀 등을 통해 전기적으로 연결될 수 있다.
도 3a를 더 참조하면, 제1 전극(RFE1) 및 제2 전극(RFE2)은 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2)을 통해 화소 구동 회로(DC) 및 제2 구동 전원(VSS)에 각각 전기적으로 연결될 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)에 각각 연결되어 발광 소자(LD)에 구동 신호를 제공할 수 있고, 발광 소자(LD)는 구동 회로(DC)로부터 제공된 구동 전류에 대응하여 소정 휘도의 빛을 방출할 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2) 상에는 제1 절연층(INS1)이 제공될 수 있다. 제1 절연층(INS1)은 기판(SUB) 상에 전면적으로 제공되어, 상술한 제1 및 제2 뱅크들(BNK1, BNK2)과 제1 및 제2 전극들(RFE1, RFE2)을 커버할 수 있다. 또한, 제1 절연층(INS1)은 제1 및 제2 뱅크들(BNK1, BNK2)과 제1 및 제2 전극들(RFE1, RFE2)이 배치되지 않은 기판(SUB)의 표면을 따라 배치될 수 있다.
제1 절연층(INS1)은 기판(SUB)과 각 발광 소자(LD)의 사이에 제공될 수 있다. 일 실시예로, 제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연층일 수 있다. 이 경우, 제1 절연층(INS1)은 기판(SUB)과 제1 및 제2 전극들(RFE1, RFE2)의 표면을 따라 대체적으로 균일한 두께로 배치될 수 있고, 제1 절연층(INS1)과 발광 소자(LD) 사이에는 적어도 일부의 빈 공간이 형성될 수 있다.
몇몇 실시예에서, 제1 절연층(INS1)은 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 예를 들어, 도 7b에 도시된 바와 같이, 제1 화소(PXL1a)(또는, 표시 소자층(DPL))는 유기 절연막을 포함하는 제1 절연층(INS1a)을 포함할 수 있다. 이 경우, 제1 절연층(INS1a)은 기판(SUB)과 발광 소자(LD) 사이의 공간을 메우며 발광 소자(LD)를 안정적으로 지지할 수 있다.
몇몇 실시예에서, 표시 소자층(DPL)은 발광 소자(LD)를 고정하기 위한 고정층을 더 포함할 수 있다. 예를 들어, 도 7c에 도시된 바와 같이, 제1 화소(PXL1b)(또는, 표시 소자층(DPL))는 제1 절연층(INS1) 상에 배치되는 고정층(ANCL)을 더 포함할 수 있다. 고정층(ANCL)은 유기 재료로 이루어진 유기 절연막을 포함할 수 있으나, 이에 한정되지 않는다. 고정층(ANCL)은 발광 소자(LD)와 제1 절연층(INS1) 사이의 공간을 메우고, 발광 소자(LD)를 둘러싸도록 형성되어, 발광 소자(LD)가 더욱 안정적으로 제1 절연층(INS1) 상에 배치되고, 고정될 수 있도록 한다.
한편, 제1 절연층(INS1)은 제1 컨택부(CT1)(또는, 제1 영역) 및 제2 컨택부(CT2)(또는, 제2 영역)를 포함할 수 있다. 제1 컨택부(CT1) 및 제2 컨택부(CT2)는 제1 전극(RFE1) 및 제2 전극(RFE2)의 적어도 일부를 노출할 수 있다.
제1 및 제2 컨택부들(CT1, CT2)은 대응하는 각 제1 및 제2 뱅크들(BNK1, BNK2) 상에 각각 형성될 수 있다. 예를 들어, 제1 컨택부(CT1)는 제1 뱅크(BNK1) 상에 형성될 수 있고, 제2 컨택부(CT2)는 제2 뱅크(BNK2) 상에 형성될 수 있다.
제1 컨택부(CT1) 및 제2 컨택부(CT2)는 제1 절연층(INS1)의 두께에 상응하는 두께 및/또는 깊이를 가질 수 있다. 즉, 제1 컨택부(CT1) 및 제2 컨택부(CT2)는 해당 영역에서 제1 절연층(INS1)을 완전히 관통할 수 있다. 이에 따라, 제1 및 제2 전극들(RFE1, RFE2)은 외부로 노출되어 후술할 제3 및 제4 전극들(CTE1, CTE2)과 접촉할 수 있다.
제1 절연층(INS1) 상에는 발광 소자(LD)가 배치될 수 있다. 제1 절연층(INS1)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)에 의해 마련된 공간 내에 배치될 수 있고, 제1 전극(RFE1) 및 제2 전극(RFE2) 사이에 전기적으로 연결될 수 있다. 발광 소자(LD)의 제1 단부(EP1)는 제1 전극(RFE1)에 전기적으로 연결되고, 발광 소자(LD)의 제2 단부(EP2)는 제2 전극(RFE2)에 전기적으로 연결될 수 있다.
제1 절연층(INS1) 및 발광 소자(LD) 상에는 제3 전극(CTE1)(또는, 제1 컨택 전극) 및 제4 전극(CTE2)(또는, 제2 컨택 전극)이 제공될 수 있다.
제3 전극(CTE1) 및 제4 전극(CTE2)은 각 발광 소자(LD)의 양 단부(EP1, EP2) 중 하나의 단부에 부분적으로 중첩할 수 있다. 예를 들어, 제3 전극(CTE1)은 각 발광 소자(LD)의 제1 단부(EP1)에 부분적으로 중첩될 수 있고, 제4 전극(CTE2)은 각 발광 소자(LD)의 제2 단부(EP2)에 부분적으로 중첩될 수 있다.
제3 전극(CTE1)은, 평면 상에서 볼 때, 제1 전극(RFE1)을 커버하며 제1 전극(RFE1)에 중첩할 수 있다. 제3 전극(CTE1)은 제1 절연층(INS1)의 제1 컨택부(CT1)를 통해 제1 전극(RFE1)에 전기적으로 연결될 수 있다.
제4 전극(CTE2)은, 평면 상에서 볼 때, 제2 전극(RFE2)을 커버하며 제2 전극(RFE2)에 중첩될 수 있다. 제4 전극(CTE2)은 제1 절연층(INS1)의 제2 컨택부(CT2)를 통해 제2 전극(RFE2)에 전기적으로 연결될 수 있다.
제3 및 제4 전극들(CTE1, CTE2) 각각은 투명한 도전성 재료로 구성될 수 있다. 예를 들어, 투명한 도전성 재료로는 ITO, IZO, ITZO 등을 포함할 수 있다. 제3 및 제4 전극들(CTE1, CTE2)이 투명한 도전성 재료로 구성될 경우, 발광 소자(LD)로부터 출사된 광이 제3 방향(DR3)으로 진행될 때, 손실을 저감할 수 있다. 제3 및 제4 전극들(CTE1, CTE2)의 재료는 상술한 재료들에 한정되는 것은 아니다.
일 실시예에 있어서, 제3 및 제4 전극들(CTE1, CTE2)은 동일 평면 상에 제공될 수 있다. 즉, 제3 및 제4 전극들(CTE1, CTE2)은 동시에 형성될 수 있다. 다만, 이에 한정되는 것은 아니고, 제3 및 제4 전극들(CTE1, CTE2)은 서로 다른 평면 상에 제공될 수 있다. 즉, 제3 및 제4 전극들(CTE1, CTE2)은 서로 다른 층에 형성될 수 있다. 이 경우, 제3 및 제4 전극들(CTE1, CTE2) 중 어느 하나의 전극 상에는 절연 패턴이 더 배치될 수 있고, 다른 하나의 전극은 절연 패턴 상에 배치될 수 있다.
제3 전극(CTE1) 및 제4 전극(CTE2) 상에는 제2 절연층(INS2)이 제공될 수 있다. 제2 절연층(INS2)은 제3 전극(CTE1) 및 제4 전극(CTE2)을 커버하여 제3 전극(CTE1) 및 제4 전극(CTE2)의 손상을 방지할 수 있다. 또한, 제2 절연층(INS2)은 발광 소자(LD)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층의 역할을 수행할 수도 있다.
제2 절연층(INS2)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 제2 절연층(INS2)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 유기 절연막 및 무기 절연막을 포함하는 다중층으로 이루어질 수 있다.
제2 절연층(INS2) 상에는 제3 절연층(INS3)이 더 제공될 수 있다. 제3 절연층(INS3)은 그 하부에 배치된 다양한 구성들에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다. 제3 절연층(INS3)은 유기 절연막을 포함할 수 있으나, 이에 한정되는 것은 아니고 무기 절연막을 포함할 수도 있다. 또한, 제3 절연층(INS3)은 단일층으로 이루어질 수 있으나 실시예에 따라 다중층으로 이루어질 수도 있다.
표시 소자층(DPL) 상에는 반사층(MRL)이 배치될 수 있다. 예를 들어, 반사층(MRL)은 표시 소자층(DPL)의 제3 절연층(INS3) 상에 배치될 수 있다. 반사층(MRL)은 표시 소자층(DPL)(또는, 기판(SUB)) 상에 전면적으로 배치될 수 있다.
반사층(MRL)은 제1 반사층(MRL1) 및 제1 반사층(MRL1) 상에 배치된 제2 반사층(MRL2)을 포함할 수 있다. 제1 반사층(MRL1) 및 제2 반사층(MRL2)은 서로 중첩할 수 있다.
제1 반사층(MRL1)은 일정한 반사율을 갖는 물질을 포함할 수 있다. 일 실시예로, 제1 반사층(MRL1)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti와 같은 금속을 포함할 수 있다. 다른 실시예로, 제1 반사층(MRL1)은 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 제1 반사층(MRL1)은 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐 질화물(WNx), 구리를 함유하는 합금, 크롬 질화물(CrNx), 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx) 등을 포함할 수 있다. 제1 반사층(MRL1)이 포함하는 물질은 상기 예시한 물질들 외에도, 일정한 반사율을 갖는 물질이라면 한정되지 않는다.
제1 반사층(MRL1)은 하부에 배치된 전극들과 중첩하여 배치될 수 있다. 예를 들어, 제1 반사층(MRL1)은 표시 소자층(DPL)의 제1 전극(RFE1), 제2 전극(RFE2), 제3 전극(CTE1), 및 제4 전극(CTE2) 중 적어도 하나와 중첩할 수 있다.
또한, 제1 반사층(MRL1)은 복수의 개구부(OP)(또는, 투광부)들을 포함할 수 있다. 개구부(OP)는 각 화소들(PXL1, PXL2, PXL3)에 대응하여 형성될 수 있다. 구체적으로, 개구부(OP)는 각 화소들(PXL1, PXL2, PXL3)이 포함하는 발광 소자(LD)와 적어도 일부가 중첩하여 형성될 수 있다. 발광 소자(LD)에서 방출된 빛은 개구부(OP)를 통해 표시 방향(예컨대, 제3 방향(DR3))으로 출사될 수 있다.
개구부(OP)의 형성 위치 및 형태는 더욱 다양할 수 있다. 예를 들어, 개구부(OP)는 각 화소들(PXL1, PXL2, PXL3)이 포함하는 발광 소자(LD)들 중 일부와 중첩하고, 다른 일부와 중첩하지 않을 수 있다. 또한, 개구부(OP)는 표시 소자층(DPL)의 제1 전극(RFE1), 제2 전극(RFE2), 제3 전극(CTE1), 및 제4 전극(CTE2) 중 적어도 하나와 중첩하는 영역에 형성될 수도 있다.
제1 반사층(MRL1) 상에는 제2 반사층(MRL2)이 전면적으로 배치될 수 있다.
제2 반사층(MRL2)은 일정한 반사율을 갖는 물질을 포함할 수 있다. 일 실시예로, 제2 반사층(MRL2)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti와 같은 금속을 포함할 수 있다. 다른 실시예로, 제2 반사층(MRL2)은 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 제2 반사층(MRL2)은 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐 질화물(WNx), 구리를 함유하는 합금, 크롬 질화물(CrNx), 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx) 등을 포함할 수 있다. 제2 반사층(MRL2)이 포함하는 물질은 상기 예시한 물질들 외에도, 일정한 반사율을 갖는 물질이라면 한정되지 않는다.
제2 반사층(MRL2)은 제1 반사층(MRL1)과 동일한 물질을 포함할 수 있으나 이에 한정되지 않는다. 즉, 제1 반사층(MRL1) 및 제2 반사층(MRL2)은 서로 다른 물질을 포함할 수도 있다. 또한, 제1 반사층(MRL1) 및 제2 반사층(MRL2)이 서로 동일한 물질(예컨대, 금속)을 포함하는 경우에도, 제1 반사층(MRL1) 및 제2 반사층(MRL2)이 포함하는 물질의 순도(또는, 함유율)은 서로 상이할 수 있다.
제2 반사층(MRL2)은 제1 반사층(MRL1)과 달리 개구부를 포함하지 않을 수 있다. 즉, 제2 반사층(MRL2)은 하부에 배치된 발광 소자(LD)와 중첩할 수 있다. 제2 반사층(MRL2)은 일정한 광 투과율을 가질 수 있다. 즉, 발광 소자(LD)에서 방출된 빛은 제1 반사층(MRL1) 및 제2 반사층(MRL2)을 투과하여 표시 방향(예컨대, 제3 방향(DR3)) 측으로 출사될 수 있다. 그러나, 이에 한정되는 것은 아니고, 제2 반사층(MRL2)은 개구부를 더 포함할 수도 있다.
일 실시예로, 제2 반사층(MRL2)은 제1 반사층(MRL1)과 두께가 동일할 수 있으나, 이에 한정되지 않는다. 다른 실시예로, 제2 반사층(MRL2)은 제1 반사층(MRL1)과 두께가 상이할 수 있다. 예를 들어, 제2 반사층(MRL2)은 제1 반사층(MRL1)보다 두께가 얇을 수 있다. 제2 반사층(MRL2)의 두께가 얇게 형성될수록 제2 반사층(MRL2)의 광 투과율이 향상될 수 있다. 또 다른 실시예로, 제2 반사층(MRL2)은 제1 반사층(MRL1)보다 두께가 두꺼울 수 있다. 이 경우에도, 제2 반사층(MRL2)은 일정 이상의 광 투과율을 가질 수 있다.
제2 반사층(MRL2)은 발광 소자(LD)에서 출사된 광이 제1 반사층(MRL1)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다.
상술한 바와 같이, 반사층(MRL)은 일정한 반사율을 갖는 물질을 포함할 수 있다. 이에 따라, 반사층(MRL)은 외부에서 반사층(MRL) 측으로 진행하는 빛을 반사하여 다시 외부로 출사시킬 수 있다. 즉, 반사층(MRL)은 표시 장치의 전면에 위치하는 대상의 이미지를 반사시킬 수 있으며, 사용자에게 미러 기능을 제공할 수 있다.
한편, 상술한 실시예들은 표시 소자층(DPL)이 제1 및 제2 뱅크들(BNK1, BNK2)을 포함하는 구조를 예시하고 있으나 이에 한정되는 것은 아니다. 예를 들어, 도 7d에 예시된 구조와 같이, 제1 화소(PXL1c)(또는, 표시 소자층(DPL))는 뱅크 구조를 포함하지 않을 수도 있다. 표시 장치가 뱅크 구조를 포함하지 않는 경우, 표시 소자층(DPL)의 두께를 감소시킬 수 있으며, 슬림화된 표시 장치를 구현할 수 있다.
도 8a 및 도 8b는 다른 실시예에 따른 화소의 단면도들이다.
도 8a 및 도 8b에 예시된 표시 장치는 발광 소자(LD)에서 방출된 빛의 색(또는, 파장)을 변환하기 위한 물질을 더 포함하는 물질 또는 물질층을 더 포함할 수 있다.
구체적으로, 도 7a의 실시예와 비교하여, 도 8a의 실시예는 제3 절연층(INS3')이 파장 변환 입자를 더 포함하는 점에서 차이가 있고, 도 8b의 실시예는 표시 장치가 반사층(MRL) 상에 배치되는 파장 변환층을 더 포함하는 점에서 차이가 있다. 이전의 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 8a를 참조하면, 제1 화소(PXL1d)는 파장 변환 입자(WC)를 포함하는 제3 절연층(INS3')을 포함할 수 있다. 구체적으로, 제3 절연층(INS3')은 베이스 수지(BS) 및 베이스 수지(BS) 내에 분산된 파장 변환 입자(WC) 및 산란 입자(SCT)를 포함할 수 있다.
베이스 수지(BS)는 광 투과율이 높고, 파장 변환 입자(WC) 및 산란 입자(SCT)에 대한 분산 특성이 우수한 재료이면 특별히 한정되지 않는다. 예를 들어, 베이스 수지(BS)는 에폭시계 수지, 아크릴계 수지, 카도계 수지, 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
파장 변환 입자(WC)는 입사광의 피크 파장을 다른 특정 피크 파장으로 변환할 수 있다. 즉, 파장 변환 입자(WC)는 입사광의 색을 다른 색으로 변환할 수 있다.
예를 들어, 발광 소자(LD)는 청색광을 방출할 수 있고, 파장 변환 입자(WC)는 발광 소자(LD)로부터 제공된 청색광을 다른 색의 광으로 변환하여 방출할 수 있다. 예를 들어, 파장 변환 입자(WC)는 발광 소자(LD)로부터 제공된 청색광을 적색광 또는 녹색광으로 변환하여 방출할 수 있다.
파장 변환 입자(WC)의 예로는 양자점(Quantum dot), 양자 막대(Quantum rod) 또는 형광체 등을 들 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정 파장의 광을 방출하는 입자상 물질일 수 있다. 이하, 파장 변환 입자(WC)는 양자점인 것으로 설명하되, 이제 한정되는 것은 아니다.
양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 조성 및 크기에 따라 특정 밴드갭을 가지며 입사 광을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
예를 들어, IV족계 나노 결정은 실리콘(Si), 게르마늄(Ge), 또는 탄화규소(silicon carbide, SiC), 규소-게르마늄(SiGe) 등의 이원소 화합물 등을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또, II-VI족계 화합물 나노 결정은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물 등의 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물 등의 삼원소 화합물, 또는 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또한, III-V족계 화합물 나노 결정은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물 등의 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물 등의 삼원소 화합물, 또는 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
IV-VI족계 나노 결정은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물 등의 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물 등의 삼원소 화합물, 또는 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정되지 않으나, 예를 들어 구형, 피라미드형, 다중 가지형(multi-arm) 또는 큐빅 형태의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등을 들 수 있다. 전술한 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재할 수 있다.
양자점은 상술한 나노 결정을 포함하는 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 챠징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단일층 또는 다중층일 수 있다. 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
상술한 양자점이 방출하는 광은 약 45nm 이하의 발광 파장 스펙트럼 반치폭(full width of half maximum, FWHM)을 가질 수 있으며 이를 통해 표시 장치가 표시하는 색의 색 순도와 색 재현성을 개선할 수 있다. 또한, 양자점에 의해 방출되는 광은 입사광의 입사 방향과 무관하게 여러 방향을 향하여 방출될 수 있다. 이를 통해 표시 장치의 측면 시인성이 개선될 수 있다.
산란 입자(SCT)는 베이스 수지(BS)와 상이한 굴절률을 가지고 베이스 수지(BS)와 광학 계면을 형성할 수 있다. 산란 입자(SCT)는 투과광의 적어도 일부를 산란 시킬 수 있는 재료이면 특별히 한정되지 않으나, 예를 들어, 산화 티타늄(TiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica)와 같은 산화물 입자일 수 있다.
산란 입자(SCT)는 제3 절연층(INS3')을 투과하는 광의 파장을 실질적으로 변환시키지 않으면서 입사광의 입사 방향과 무관하게 무작위한 방향으로 광을 산란 시킬 수 있다. 이를 통해 표시 장치의 측면 시인성이 개선될 수 있다.
상술한 바와 같이, 발광 소자(LD)에서 방출된 광은 제3 절연층(INS3')의 파장 변환 입자(WC)에 의해 색(또는, 파장)이 변환될 수 있고, 색이 변환된 광은 개구부(OP)를 통해 반사층(MRL)의 투과하여 제3 방향(DR3)으로 출사될 수 있다.
도 8b를 참조하면, 제1 화소(PXL1e)은 반사층(MRL) 상에 배치된 파장 변환층(WCL)을 더 포함할 수 있다. 파장 변환층(WCL)은 반사층(MRL)(또는, 기판(SUB)) 상에 전면적으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 파장 변환층(WCL)은 반사층(MRL)의 개구부(OP)와 중첩하는 일부 영역에만 형성될 수도 있다.
파장 변환층(WCL)은 베이스 수지(BS) 및 베이스 수지(BS) 내부에 분산된 파장 변환 입자(WC) 및 산란 입자(SCT)를 포함할 수 있다. 파장 변환층(WCL)이 포함하는 베이스 수지(BS), 파장 변환 입자(WC), 및 산란 입자(SCT)는 앞서 도 8a의 실시예에서 설명한 바와 실질적으로 동일하거나 유사하므로, 그 구체적인 설명은 생략하기로 한다.
발광 소자(LD)에서 방출된 광은 개구부(OP)를 통해 반사층(MRL)을 투과할 수 있고, 투과한 광은 파장 변환층(WCL)의 파장 변환 입자(WC)에 의해 색(또는, 파장)이 변환되어 제3 방향(DR3)으로 출사될 수 있다.
도 9는 다른 실시예에 따른 표시 장치의 평면도이다. 도 10은 도 9의 Q2 영역을 확대한 확대 평면도이다. 도 11은 도 10의 B-B' 선을 따라 자른 단면도이다.
도 9 내지 도 11의 실시예는 도 5 내지 도 7a의 실시예와 달리 각 화소들이 평면상 원형의 전극들을 포함하는 점에서 차이가 있다.
도 9 내지 도 11을 참조하면, 표시 장치(1000f)는 기판(SUB) 및 기판(SUB) 상에 제공된 복수의 화소들(PXL1, PXL2, PXL3)을 포함할 수 있다. 또한, 표시 장치(1000)는 기판(SUB) 상에 순차적으로 배치된 화소 회로층(미도시), 표시 소자층(DPL), 및 반사층(MRL)을 포함할 수 있다.
표시 소자층(DPL)은 기판(SUB)(또는, 화소 회로층) 상에 배치된 제1 및 제2 전극들(RFE1f, RFE2f), 제1 절연층(INS1), 발광 소자(LD), 제3 및 제4 전극들(CTE1f, CTE2f), 제2 절연층(INS2), 및 제3 절연층(INS3)을 포함할 수 있다.
제1 전극(RFE1f) 및 제2 전극(RFE2f)은 기판(SUB) 상에서 발광 소자(LD)를 사이에 두고 서로 이격될 수 있다. 일 예로, 제1 전극(RFE1f) 및 제2 전극(RFE2f)은 평면상 어느 하나의 전극이 다른 하나의 전극을 둘러싸도록 배치될 수 있다.
예를 들어, 제1 전극(RFE1f)은 제2 전극(RFE2f)에 의해 둘러싸일 수 있다. 구체적으로, 제1 전극(RFE1f)은 평면상 원형으로 형성되고, 제2 전극(RFE2f)은 제1 전극(RFE1f)을 둘러싸는 형태(예컨대, 도넛형)로 형성될 수 있다. 제1 전극(RFE1f) 및 제2 전극(RFE2f)의 형태에는 이에 한정되지 않는다. 예를 들어, 제1 전극(RFE1f)은 타원형으로 형성되거나, 삼각형 또는 사각형과 같은 다격형으로 형성될 수 있다. 또한, 제2 전극(RFE2f)도 제1 전극(RFE1f)을 둘러싸도록 형성된다면, 그 형태가 제한되지 않는다.
제1 전극(RFE1f) 및 제2 전극(RFE2f) 사이에는 발광 소자(LD)가 배치될 수 있다. 발광 소자(LD)의 제1 단부(EP1)는 제3 전극(CTE1f)을 통해 제1 전극(RFE1f)과 연결되고, 제2 단부(EP2)는 제4 전극(CTE2f)을 통해 제2 전극(RFE2f)과 연결될 수 있다.
제3 전극(CTE1f) 및 제4 전극(CTE2f)은 각각 제1 전극(RFE1f) 및 제2 전극(RFE2f)과 적어도 일부가 접촉(또는, 전기적으로 연결)될 수 있다.
제3 전극(CTE1f) 및 제4 전극(CTE2f)도 제1 전극(RFE1f) 및 제2 전극(RFE2f)과 유사하게 형성될 수 있다. 예컨대, 제3 전극(CTE1f)은 제1 전극(RFE1f)과 중첩하고, 평면상 도넛형(또는 원형)으로 형성될 수 있다. 또한, 제4 전극(CTE2f)은 제2 전극(RFE2f)과 중첩하고, 제3 전극(CTE1f)을 둘러싸는 형태(또는, 도넛형)로 배치될 수 있다.
반사층(MRLf)은 제1 반사층(MRL1f) 및 제2 반사층(MRL2f)을 포함할 수 있다. 제1 반사층(MRL1f)은 발광 소자(LD)의 적어도 일부와 중첩하는 개구부(OP)를 포함할 수 있다. 개구부(OP)는 도 10에 도시된 바와 같이, 발광 소자(LD)들이 배치된 영역에 대응하도록 도넛형으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 개구부(OP)는 원형으로 형성되어 발광 소자(LD)들과 중첩할 수도 있다.
이하, 표시 장치의 다른 실시예들에 대해 설명한다. 도 12 내지 도 35의 실시예들은 상술한 반사층이 터치 센서와 공용하는 구조를 포함할 수 있다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 12는 다른 실시예에 따른 제1 반사층의 평면도이다. 도 13은 다른 실시예에 따른 제2 반사층의 평면도이다. 도 14는 다른 실시예에 따른 표시 장치의 평면도이다.
도 12 내지 도 14를 참조하면, 표시 장치(1000g)는 기판(SUB) 상에 배치된 반사층(MRLg)을 포함할 수 있다. 반사층(MRLg)은 표시 장치(1000g)의 터치 전극층(TSL1)과 공용할 수 있다. 구체적으로, 반사층(MRLg)은 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
반사층(MRLg)은 제1 반사층(MRL1g) 및 제2 반사층(MRL2g)을 포함할 수 있다.
제1 반사층(MRL1g)은 복수의 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)을 포함할 수 있다. 일 예로, 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)은 제1 감지 패턴(MRL11g), 제2 감지 패턴(MRL12g), 제3 감지 패턴(MRL13g), 및 제4 감지 패턴(MRL14g)를 포함할 수 있다. 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)은 서로 이격되어 배치될 수 있다.
복수의 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 복수의 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)은 각각 하나의 화소에 대응되는 크기로 형성되거나, 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 12 및 도 14는 각 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)이 12개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 복수의 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)의 일 예에 해당할 뿐이며 이에 한정되지 않는다.
또한, 각 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)은 평면상 면적이 서로 동일할 수 있으나 이에 한정되는 것은 아니다.
제1 반사층(MRL1g)의 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)은 각 화소들에 대응되는 위치에 형성된 개구부(OP)를 포함할 수 있다. 상술한 바와 같이, 개구부(OP)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩할 수 있다.
제1 반사층(MRL1g)의 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)은 각각 터치 감지 라인들(TL11, TL12, TL13, TL14)과 전기적으로 연결될 수 있다. 구체적으로, 제1 감지 패턴(MRL11g)은 제1 터치 감지 라인(TL11)과 연결되고, 제2 감지 패턴(MRL12g)은 제2 터치 감지 라인(TL12)과 연결되고, 제3 감지 패턴(MRL13g)은 제3 터치 감지 라인(TL13)과 연결되며, 제4 감지 패턴(MRL14g)은 제4 터치 감지 라인(TL14)과 연결될 수 있다.
터치 감지 라인들(TL11, TL12, TL13, TL14)은 표시 장치(1000g)의 터치 감지 제어부(TSC)에 연결될 수 있다. 터치 감지 제어부(TSC)는 기판(SUB) 상에 하나의 제어부로 형성되거나, 복수의 제어부들로 형성되어 터치 감지 라인들(TL11, TL12, TL13, TL14)에 터치 구동 신호를 제공하거나, 터치 감지 라인들(TL11, TL12, TL13, TL14)로부터 터치 감지 신호를 제공받을 수 있다. 터치 감지 제어부(TSC)의 위치는 이에 한정되는 것은 아니며, 별도 부재 상에 형성되어 다른 배선에 의해 연결될 수도 있다.
일 실시예로, 터치 감지 라인들(TL11, TL12, TL13, TL14)은 제1 반사층(MRL1g)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL12, TL13, TL14)은 제1 반사층(MRL1g)과 동일한 물질로 형성될 수 있다. 다른 실시예로, 터치 감지 라인들(TL11, TL12, TL13, TL14)은 제1 반사층(MRL1g)과 다른 층에 형성될 수 있다. 예를 들어, 터치 감지 라인들(TL11, TL12, TL13, TL14)은 제2 반사층(MRL2g)와 동일 층에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL12, TL13, TL14)은 제1 반사층(MRL1g)과 상이한 물질로 형성될 수 있다.
제2 반사층(MRL2g)은 복수의 반사 패턴들(MRL21g, MRL22g, MRL23g, MRL24g)을 포함할 수 있다. 일 예로, 복수의 반사 패턴들(MRL21g, MRL22g, MRL23g, MRL24g)은 제1 반사 패턴(MRL21g), 제2 반사 패턴(MRL22g), 제3 반사 패턴(MRL23g), 및 제4 반사 패턴(MRL24g)를 포함할 수 있다.
반사 패턴들(MRL21g, MRL22g, MRL23g, MRL24g) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 반사 패턴들(MRL21g, MRL22g, MRL23g, MRL24g)은 각각 하나의 화소에 대응되는 크기로 형성되거나, 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 13 및 도 14는 각 반사 패턴들(MRL21g, MRL22g, MRL23g, MRL24g)이 12개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
제1 반사층(MRL1g) 및 제2 반사층(MRL2g)은 서로 직접 접촉할 수 있으며, 이 경우, 각 반사 패턴들(MRL21g, MRL22g, MRL23g, MRL24g)은 각 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)에 대응하여 형성될 수 있다.
일 실시예로, 각 반사 패턴들(MRL21g, MRL22g, MRL23g, MRL24g)의 면적은 대응되는 각 감지 패턴들(MRL11g, MRL12g, MRL13g, MRL14g)의 면적과 실질적으로 동일할 수 있다. 예를 들어, 제1 반사 패턴(MRL21g)의 면적은 제1 감지 패턴(MRL11g)의 면적과 실질적으로 동일하고, 제2 반사 패턴(MRL22g)의 면적은 제2 감지 패턴(MRL12g)의 면적과 실질적으로 동일하고, 제3 반사 패턴(MRL23g)의 면적은 제3 감지 패턴(MRL13g)의 면적과 실질적으로 동일하며, 제4 반사 패턴(MRL24g)의 면적은 제4 감지 패턴(MRL14g)의 면적과 실질적으로 동일할 수 있다.
제2 반사층(MRL2g)은 제1 반사층(MRL1g) 상에 배치되어, 발광 소자(도 7a의 LD)에서 출사된 광이 제1 반사층(MRL1g)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다.
상술한 바와 같이, 반사층(MRLg)은 터치 전극층(TSL1)과 공용할 수 있으며, 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다. 예를 들어, 외부 도전체(예컨대, 사용자의 손가락)가 표시 장치(1000g) 상에 터치(또는, 인접)하게 되면, 터치된 위치에서 정전용량 값이 변화할 수 있다. 즉, 반사층(MRLg)은 터치 입력에 의해 정전용량 값이 변화할 수 있다. 이러한 정전용량 값의 변화는 터치 감지를 위한 터치 감지 신호가 될 수 있으며, 터치 감지 신호는 반사층(MRLg)에 연결된 터치 감지 라인들(TL11, TL12, TL13, TL14)을 통해 터치 감지 제어부(TSC)에 제공될 수 있다. 터치 감지 제어부(TSC)(또는, 터치 감지 제어부(TSC)와 연결된 연산 처리 장치)는 정전용량 값의 변화에 따른 터치 감지 신호에 기초하여 외부 도전체가 터치된 위치를 판단할 수 있다.
반사층(MRLg)은 표시 장치의 전면에 위치하는 대상의 이미지를 반사시키는 미러 기능 및 표시 장치 상에 터치된 위치를 검출하는 터치 전극 기능을 동시에 수행할 수 있다. 반사층(MRLg)을 터치 전극층(TSL1)과 공용할 경우, 터치 전극을 형성하기 위한 별도의 공정이 생략될 수 있고, 표시 장치의 제조 공정이 단순화되며, 제조 비용이 절감될 수 있다.
도 15a는 또 다른 실시예에 따른 제1 반사층의 평면도이다. 도 15b는 또 다른 실시예에 따른 제2 반사층의 평면도이다. 특히, 도 15a는 도 12의 제1 감지 패턴(MRL11g)에 대응되는 제1 반사층의 일 부분을 나타내고, 도 15b는 도 13의 제1 반사 패턴(MRL21g)에 대응되는 제2 반사층의 일 부분을 나타낸다.
도 15a 및 도 15b의 실시예는 도 12 내지 도 14의 실시예와 비교하여, 제1 반사층(MRL11') 및 제2 반사층(MRL21')이 서브 개구부를 더 포함하는 점에서 차이가 있다.
도 5 내지 도 7a에 결부하여, 도 15a 및 도 15b를 참조하면, 제1 반사층(MRL11')은 각 화소들과 중첩하는 개구부(OP)를 포함할 수 있고, 제1 서브 개구부(OPa)를 더 포함할 수 있다. 또한, 제2 반사층(MRL21')은 제2 서브 개구부(OPb)를 포함할 수 있다.
제1 반사층(MRL11')의 제1 서브 개구부(OPa)는 개구부(OP)가 형성되지 않은 영역에 형성될 수 있다. 즉, 제1 서브 개구부(OPa)는 발광 소자(LD)와 중첩하지 않고, 표시 소자층(DPL)의 다양한 전극들(RFE1, RFE2, CTE1, CTE2)과 중첩할 수 있다.
제2 반사층(MRL21')의 제2 서브 개구부(OPb)는 제1 반사층(MRL11')의 제1 서브 개구부(OPa)와 적어도 일부가 중첩할 수 있다. 이에 따라, 제2 서브 개구부(OPb)는 표시 소자층(DPL)의 다양한 전극들(RFE1, RFE2, CTE1, CTE2)과 중첩할 수 있다.
제1 서브 개구부(OPa) 및 제2 서브 개구부(OPb)의 형태는 상술한 바에 한정되는 것은 아니며, 더욱 다양한 형태로 형성될 수 있다. 예를 들어, 제1 서브 개구부(OPa) 및 제2 서브 개구부(OPb)는 제1 방향(DR1) 및 제2 방향(DR2) 사이의 사선 방향을 따라 빗금 형태로 형성될 수도 있다.
제1 반사층(MRL11') 및 제2 반사층(MRL21')이 각각 제1 서브 개구부(OPa) 및 제2 서브 개구부(OPb)를 포함하는 경우, 제1 반사층(MRL11') 및 제2 반사층(MRL21')과 표시 소자층(DPL)의 다양한 전극들(RFE1, RFE2, CTE1, CTE2) 사이에서 발생할 수 있는 기생 정전용량을 저감할 수 있다. 이에 따라, 기생 정전용량에 의해 발생할 수 있는 터치 인식 오류가 개선될 수 있고, 표시 장치의 터치 인식 정확도를 향상시킬 수 있다.
제1 반사층(MRL11') 및 제2 반사층(MRL21')이 제1 서브 개구부(OPa) 및 제2 서브 개구부(OPb)를 포함하는 구조는 이하의 실시예들에 모두 적용될 수 있고, 이를 통해 표시 장치의 터치 인식 정확도가 향상될 수 있다.
도 16은 또 다른 실시예에 따른 제1 반사층의 평면도이다. 도 17은 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 18은 또 다른 실시예에 따른 표시 장치의 평면도이다. 도 19는 도 18의 C-C' 선을 따라 자른 단면도이다.
도 16 내지 도 19의 실시예는 이전의 실시예와 비교하여 제1 반사층 및 제2 반사층 사이에 제4 절연층이 더 배치되는 점에서 차이가 있으며, 이 외의 구성들은 실질적으로 동일하거나 유사하다.
도 16 내지 도 19를 참조하면, 표시 장치(1000h)는 기판(SUB) 상에 배치된 반사층(MRLh)을 포함할 수 있다. 반사층(MRLh)은 표시 장치(1000h)의 터치 전극층(TSL2)과 공용할 수 있다. 반사층(MRLh)은 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
반사층(MRLh)은 제1 반사층(MRL1h) 및 제2 반사층(MRL2h)을 포함할 수 있다.
제1 반사층(MRL1h)은 복수의 감지 패턴들(MRL11h, MRL12h, MRL13h, MRL14h)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL11h, MRL12h, MRL13h, MRL14h)은 제1 감지 패턴(MRL11h), 제2 감지 패턴(MRL12h), 제3 감지 패턴(MRL13h), 및 제4 감지 패턴(MRL14h)를 포함할 수 있다. 감지 패턴들(MRL11h, MRL12h, MRL13h, MRL14h)은 서로 이격되어 배치될 수 있다.
감지 패턴들(MRL11h, MRL12h, MRL13h, MRL14h) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 도 16 및 도 18은 각 감지 패턴들(MRL11h, MRL12h, MRL13h, MRL14h)이 12개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
또한, 각 감지 패턴들(MRL11h, MRL12h, MRL13h, MRL14h)은 평면상 면적이 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
제1 반사층(MRL1h)의 감지 패턴들(MRL11h, MRL12h, MRL13h, MRL14h)은 각 화소들에 대응되는 위치에 형성된 개구부(OP)를 포함할 수 있다. 개구부(OP)는 각 화소들의 발광 소자(LD)와 적어도 일부가 중첩할 수 있다.
제1 반사층(MRL1h)의 감지 패턴들(MRL11h, MRL12h, MRL13h, MRL14h)은 각각 터치 감지 라인들(TL11, TL12, TL13, TL14)과 전기적으로 연결될 수 있다. 구체적으로, 제1 감지 패턴(MRL11h)은 제1 터치 감지 라인(TL11)과 연결되고, 제2 감지 패턴(MRL12h)은 제2 터치 감지 라인(TL12)과 연결되고, 제3 감지 패턴(MRL13h)은 제3 터치 감지 라인(TL13)과 연결되며, 제4 감지 패턴(MRL14h)은 제4 터치 감지 라인(TL14)과 연결될 수 있다.
제1 반사층(MRL1h) 상에는 제4 절연층(INS4)이 더 배치될 수 있다. 제4 절연층(INS4)은 제1 반사층(MRL1h) 상에 전면적으로 배치될 수 있다.
제4 절연층(INS4)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 일 예로, 제4 절연층(INS4)이 무기 절연막을 포함하는 경우, 제4 절연층(INS4)과 제3 절연층(INS3) 사이에는 제1 반사층(MRL1h)의 개구부(OP)에 의해 빈 공간이 형성될 수 있다. 다른 예로, 제4 절연층(INS4)이 유기 절연막을 포함하는 경우, 제4 절연층(INS4)은 제1 반사층(MRL1h)의 개구부(OP)에 의한 공간을 메울 수 있고, 제2 반사층(MRL2h)은 제1 반사층(MRL1h) 상에 안정적으로 배치될 수 있다.
제2 반사층(MRL2h)은 제4 절연층(INS4) 상에 배치되는 반사 패턴일 수 있다. 제2 반사층(MRL2h)은 발광 소자(LD)에서 출사된 광이 제1 반사층(MRL1h)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다. 제2 반사층(MRL2h)은 제1 반사층(MRL1h) 상에 전면적으로 형성될 수 있고, 일체로 형성될 수 있으나, 실시예에 따라, 복수의 반사 패턴들로 구성될 수도 있다.
상술한 바와 같이, 반사층(MRLh)은 터치 전극층(TSL2)과 공용할 수 있으며, 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
또한, 제1 반사층(MRL1h) 및 제2 반사층(MRL2h)은 제4 절연층(INS4)에 의해 전기적으로 분리될 수 있다. 이에 따라, 제1 반사층(MRL1h)은 제2 반사층(MRL2h)의 형상과 무관하게 터치 감지 전극으로 기능할 수 있다.
상술한 제4 절연층(INS4)은 이하의 실시예들 및 이전의 실시예들에 모두 적용될 수 있음은 물론이다.
도 20은 또 다른 실시예에 따른 제1 반사층의 평면도이다. 도 21은 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 22는 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 20 내지 도 22의 실시예는 이전의 실시예와 비교하여 제2 반사층이 감지 패턴을 포함하는 점에서 차이가 있으며, 이 외의 구성들은 실질적으로 동일하거나 유사하다.
도 20 내지 도 22를 참조하면, 표시 장치(1000i)는 기판(SUB) 상에 배치된 반사층(MRLi)을 포함할 수 있다. 반사층(MRLi)은 표시 장치(1000i)의 터치 전극층(TSL3)과 공용할 수 있다. 구체적으로, 반사층(MRLi)은 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
반사층(MRLi)은 제1 반사층(MRL1i) 및 제2 반사층(MRL2i)을 포함할 수 있다.
제1 반사층(MRL1i)은 각 화소들에 대응되는 위치에 형성된 개구부(OP)를 포함할 수 있다. 상술한 바와 같이, 개구부(OP)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩할 수 있다.
제1 반사층(MRL1i)은 도면에 도시된 바와 같이, 일체로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어 제1 반사층(MRL1i)은 복수의 반사 패턴들로 구성될 수도 있다.
제2 반사층(MRL2i)은 복수의 감지 패턴들(MRL21i, MRL22i, MRL23i, MRL24i)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL21i, MRL22i, MRL23i, MRL24i)은 제1 감지 패턴(MRL21i), 제2 감지 패턴(MRL22i), 제3 감지 패턴(MRL23i), 및 제4 감지 패턴(MRL24i)를 포함할 수 있다. 복수의 감지 패턴들(MRL21i, MRL22i, MRL23i, MRL24i)은 서로 이격되어 배치될 수 있다.
감지 패턴들(MRL21i, MRL22i, MRL23i, MRL24i) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 감지 패턴들(MRL21i, MRL22i, MRL23i, MRL24i)은 각각 하나의 화소에 대응되는 크기로 형성되거나, 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 21 및 도 22는 제2 반사층(MRL2i)의 감지 패턴들(MRL21i, MRL22i, MRL23i, MRL24i)이 각각 12개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
또한, 각 감지 패턴들(MRL21i, MRL22i, MRL23i, MRL24i)은 평면상 면적이 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
제2 반사층(MRL2i)의 감지 패턴들(MRL21i, MRL22i, MRL23i, MRL24i)은 각각 터치 감지 라인들(TL21, TL22, TL23, TL24)과 전기적으로 연결될 수 있다. 구체적으로, 제1 감지 패턴(MRL21i)은 제1 터치 감지 라인(TL21)과 연결되고, 제2 감지 패턴(MRL22i)은 제2 터치 감지 라인(TL22)과 연결되고, 제3 감지 패턴(MRL23i)은 제3 터치 감지 라인(TL23)과 연결되며, 제4 감지 패턴(MRL24i)은 제4 터치 감지 라인(TL24)과 연결될 수 있다.
터치 감지 라인들(TL21, TL22, TL23, TL24)은 표시 장치(1000i)의 터치 감지 제어부(TSC)에 연결될 수 있다. 터치 감지 제어부(TSC)는 기판(SUB) 상에 하나의 제어부로 형성되거나, 복수의 제어부들로 형성되어 터치 감지 라인들(TL21, TL22, TL23, TL24)에 터치 구동 신호를 제공하거나, 터치 감지 라인들(TL21, TL22, TL23, TL24)로부터 터치 감지 신호를 제공받을 수 있다. 터치 감지 제어부(TSC)의 위치는 이에 한정되는 것은 아니며, 별도 부재 상에 형성되어 다른 배선에 의해 연결될 수도 있다.
일 실시예로, 터치 감지 라인들(TL21, TL22, TL23, TL24)은 제2 반사층(MRL2i)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL21, TL22, TL23, TL24)은 제2 반사층(MRL2i)과 동일한 물질로 형성될 수 있다. 다른 실시예로, 터치 감지 라인들(TL21, TL22, TL23, TL24)은 제2 반사층(MRL2i)과 다른 층에 형성될 수 있다. 예를 들어, 터치 감지 라인들(TL21, TL22, TL23, TL24)은 제1 반사층(MRL1i)과 동일 층에 형성될 수 있다. 또한, 터치 감지 라인들(TL21, TL22, TL23, TL24)은 제2 반사층(MRL2i)과 상이한 물질로 형성될 수 있다.
제1 반사층(MRL1i) 및 제2 반사층(MRL2i)의 사이에는 별도의 절연 부재(예컨대, 도 19의 제4 절연층(INS4))가 배치될 수 있으며, 제1 반사층(MRL1i) 및 제2 반사층(MRL2i)은 서로 전기적으로 분리될 수 있다. 이에 따라, 제2 반사층(MRL2i)은 제1 반사층(MRL1i)의 형상과 무관하게 터치 감지 전극으로 기능할 수 있다.
제2 반사층(MRL2i)은 제1 반사층(MRL1i) 상에 배치되어, 발광 소자(도 7a의 LD)에서 출사된 광이 제1 반사층(MRL1i)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다.
상술한 바와 같이, 반사층(MRLi)은 터치 전극층(TSL3)과 공용할 수 있으며, 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
도 23은 또 다른 실시예에 따른 제1 반사층의 평면도이다. 도 24는 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 25는 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 23 내지 도 25의 실시예는 이전의 실시예들과 비교하여, 제1 반사층 및 제2 반사층이 모두 터치 감지 전극으로 기능하는 점에서 차이가 있으며, 이 외의 구성들은 실질적으로 동일하거나 유사하다.
도 23 내지 도 25를 참조하면, 표시 장치(1000j)는 기판(SUB) 상에 배치된 반사층(MRLj)을 포함할 수 있다. 반사층(MRLj)은 표시 장치(1000j)의 터치 전극층(TSL4)과 공용할 수 있다. 구체적으로, 반사층(MRLj)은 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
반사층(MRLj)은 제1 반사층(MRL1j) 및 제2 반사층(MRL2j)을 포함할 수 있다.
제1 반사층(MRL1j)은 복수의 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)은 제1 감지 패턴(MRL11j), 제2 감지 패턴(MRL12j), 제3 감지 패턴(MRL13j), 및 제4 감지 패턴(MRL14j)를 포함할 수 있다. 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)은 서로 이격되어 배치될 수 있다.
감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)은 각각 하나의 화소에 대응되는 크기로 형성되거나, 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 23 및 도 25는 각 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)이 12개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
또한, 각 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)은 평면상 면적이 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
제1 반사층(MRL1j)의 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)은 각 화소들에 대응되는 위치에 형성된 개구부(OP)를 포함할 수 있다. 상술한 바와 같이, 개구부(OP)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩할 수 있다.
제1 반사층(MRL1j)의 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)은 각각 터치 감지 라인들(TL11, TL12, TL13, TL14)과 전기적으로 연결될 수 있다. 구체적으로, 제1 감지 패턴(MRL11j)은 제1 터치 감지 라인(TL11)과 연결되고, 제2 감지 패턴(MRL12j)은 제2 터치 감지 라인(TL12)과 연결되고, 제3 감지 패턴(MRL13j)은 제3 터치 감지 라인(TL13)과 연결되며, 제4 감지 패턴(MRL14j)은 제4 터치 감지 라인(TL14)과 연결될 수 있다.
일 실시예로, 터치 감지 라인들(TL11, TL12, TL13, TL14)은 제1 반사층(MRL1j)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL12, TL13, TL14)은 제1 반사층(MRL1j)과 동일한 물질로 형성될 수 있다.
제2 반사층(MRL2j)은 복수의 감지 패턴들(MRL21j, MRL22j)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL21j, MRL22j)은 제5 감지 패턴(MRL21j) 및 제6 감지 패턴(MRL22j)을 포함할 수 있다.
감지 패턴들(MRL21j, MRL22j)은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 감지 패턴들(MRL21j, MRL22j)은 각각 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 24 및 25는 각 감지 패턴들(MRL21j, MRL22j)이 24개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
또한, 감지 패턴들(MRL21j, MRL22j)은 평면상 면적이 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
제2 반사층(MRL2j)의 각 감지 패턴들(MRL21j, MRL22j)의 면적은 제1 반사층(MRL1j)의 각 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)의 면적과 상이할 수 있다. 예를 들어, 제2 반사층(MRL2j)의 각 감지 패턴들(MRL21j, MRL22j)의 면적은 제1 반사층(MRL1j)의 각 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)의 면적보다 클 수 있다. 구체적으로, 제2 반사층(MRL2j)의 각 감지 패턴들(MRL21j, MRL22j)은 2개의 제1 반사층(MRL1j)의 각 감지 패턴들(MRL11j, MRL12j, MRL13j, MRL14j)의 면적에 대응되는 면적을 가질 수 있다. 제2 반사층(MRL2j)의 각 감지 패턴들(MRL21j, MRL22j)의 면적은 이에 한정되지 않으며, 더욱 다양한 크기를 가질 수 있다.
제2 반사층(MRL2j)의 감지 패턴들(MRL21j, MRL22j)은 각각 터치 감지 라인들(TL21, TL22)과 전기적으로 연결될 수 있다. 구체적으로, 제5 감지 패턴(MRL21j)은 제5 터치 감지 라인(TL21)과 전기적으로 연결되고, 제6 감지 패턴(MRL22j)은 제6 터치 감지 라인(TL22)과 전기적으로 연결될 수 있다.
일 실시예로, 터치 감지 라인들(TL21, TL22)은 제1 반사층(MRL2j)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL21, TL22)은 제2 반사층(MRL2j)과 동일한 물질로 형성될 수 있다. 그러나, 터치 감지 라인들의 형성 위치 형성 시기, 및 형성 물질이 이에 한정되는 것은 아니다.
제1 반사층(MRL1j) 및 제2 반사층(MRL2j)에 연결된 터치 감지 라인들(TL11, TL12, TL13, TL14, TL21, TL22)은 표시 장치(1000j)의 터치 감지 제어부(TSC)에 연결될 수 있다. 터치 감지 제어부(TSC)는 기판(SUB) 상에 하나의 제어부로 형성되거나, 복수의 제어부들로 형성되어 터치 감지 라인들(TL11, TL12, TL13, TL14, TL21, TL22)에 터치 구동 신호를 제공하거나, 터치 감지 라인들(TL11, TL12, TL13, TL14, TL21, TL22)로부터 터치 감지 신호를 제공받을 수 있다. 터치 감지 제어부(TSC)의 위치는 이에 한정되는 것은 아니며, 별도 부재 상에 형성되어 다른 배선에 의해 연결될 수도 있다.
제1 반사층(MRL1i) 및 제2 반사층(MRL2i)의 사이에는 별도의 절연 부재(예컨대, 도 19의 제4 절연층(INS4))가 배치될 수 있으며, 제1 반사층(MRL1i) 및 제2 반사층(MRL2i)은 서로 전기적으로 분리될 수 있다. 이에 따라, 제1 반사층(MRL1i) 및 제2 반사층(MRL2i)은 각각 터치 감지 전극으로 기능할 수 있다.
상술한 바와 같이, 반사층(MRLj)은 터치 전극층(TSL1)과 공용할 수 있으며, 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
또한, 제1 반사층(MRL1j)과 연결된 터치 센서 및 제2 반사층(MRL2j)과 연결된 터치 센서는 개별적으로 구동할 수 있으며, 필요에 따라, 제1 반사층(MRL1j)과 연결된 터치 센서만을 구동하거나, 제2 반사층(MRL2j)과 연결된 터치 센서만을 구동할 수 있다. 제1 반사층(MRL1j)은 제2 반사층(MRL2j)에 비해 좁은 터치 전극을 포함하므로, 정밀한 터치 위치를 검출할 수 있고, 제2 반사층(MRL2j)은 제1 반사층(MRL1j)에 비해 넓은 터치 전극을 포함하므로, 빠른 속도로 터치 위치를 검출할 수 있다. 또한, 제1 반사층(MRL1j)과 연결된 터치 센서 및 제2 반사층(MRL2j)과 연결된 터치 센서를 모두 구동하여 터치 위치를 검출할 수 있다. 예를 들어, 제2 반사층(MRL2j)을 통해 대략적인 터치 위치를 검출한 뒤, 제1 반사층(MRL1j)을 통해 정밀한 터치 위치를 검출할 수 있다.
도 26은 또 다른 실시예에 따른 제1 반사층의 평면도이다. 도 27은 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 28은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 26 내지 도 28의 실시예는 이전의 실시예들과 비교하여, 표시 장치가 상호 정전용량(Mutual-Capacitance) 방식의 터치 센서를 포함하는 점에서 차이가 있으며, 이 외의 구성은 동일하거나 유사하다.
도 26 내지 도 28을 참조하면, 표시 장치(1000k)는 기판(SUB) 상에 배치된 반사층(MRLk)을 포함할 수 있다. 반사층(MRLk)은 표시 장치(1000k)의 터치 전극층(TSL5)과 공용할 수 있다. 구체적으로, 반사층(MRLk)은 상호 정전용량(Mutual-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
반사층(MRLk)은 제1 반사층(MRL1k) 및 제2 반사층(MRL2k)을 포함할 수 있다.
제1 반사층(MRL1k)은 복수의 감지 패턴들(MRL11k, MRL12k)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL11k, MRL12k)은 제1 감지 패턴(MRL11k) 및 제2 감지 패턴(MRL12k)을 포함할 수 있다. 감지 패턴들(MRL11k, MRL12k)은 각각 제1 방향(DR1)을 따라 연장될 수 있고, 제2 방향(DR2)을 따라 서로 이격되어 배열될 수 있다.
감지 패턴들(MRL11k, MRL12k) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 감지 패턴들(MRL11k, MRL12k)은 각각 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 26 및 도 28은 각 감지 패턴들(MRL11k, MRL12k)이 24개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
또한, 각 감지 패턴들(MRL11k, MRL12k)은 평면상 면적이 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
제1 반사층(MRL1k)의 감지 패턴들(MRL11k, MRL12k)은 각 화소들에 대응되는 위치에 형성된 개구부(OP)를 포함할 수 있다. 상술한 바와 같이, 개구부(OP)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩할 수 있다.
제1 반사층(MRL1k)의 감지 패턴들(MRL11k, MRL12k)은 각각 터치 감지 라인들(TL11, TL12)과 전기적으로 연결될 수 있다. 구체적으로, 제1 감지 패턴(MRL11k)은 제1 터치 감지 라인(TL11)과 연결되고, 제2 감지 패턴(MRL12k)은 제2 터치 감지 라인(TL12)과 연결될 수 있다.
일 실시예로, 터치 감지 라인들(TL11, TL12)은 제1 반사층(MRL1k)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL12)은 제1 반사층(MRL1k)과 동일한 물질로 형성될 수 있다. 다른 실시예로, 터치 감지 라인들(TL11, TL12)은 제1 반사층(MRL1k)과 다른 층에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL12)은 제1 반사층(MRL1k)과 상이한 물질로 형성될 수 있다.
제2 반사층(MRL2k)은 복수의 감지 패턴들(MRL21k, MRL22k)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL21k, MRL22k)은 제3 감지 패턴(MRL21k) 및 제4 감지 패턴(MRL22k)을 포함할 수 있다. 감지 패턴들(MRL21k, MRL22k)은 각각 제2 방향(DR2)을 따라 연장될 수 있고, 제1 방향(DR1)을 따라 서로 이격되어 배열될 수 있다. 일 실시예로, 제2 반사층(MRL2k)의 감지 패턴들(MRL21k, MRL22k)과 제1 반사층(MRL1k)의 감지 패턴들(MRL11k, MRL12k)은 평면상 서로 수직으로 교차할 수 있다.
감지 패턴들(MRL21k, MRL22k) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 감지 패턴들(MRL21k, MRL22k)은 각각 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 27 및 도 28은 각 감지 패턴들(MRL21k, MRL22k)이 24개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
또한, 각 감지 패턴들(MRL21k, MRL22k)은 평면상 면적이 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
제2 반사층(MRL2k)은 제1 반사층(MRL1k) 상에 배치되어, 발광 소자(도 7a의 LD)에서 출사된 광이 제1 반사층(MRL1k)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다.
제2 반사층(MRL2k)의 감지 패턴들(MRL21k, MRL22k)은 각각 터치 감지 라인들(TL21, TL22)과 전기적으로 연결될 수 있다. 구체적으로, 제3 감지 패턴(MRL21k)은 제3 터치 감지 라인(TL21)과 연결되고, 제4 감지 패턴(MRL22k)은 제4 터치 감지 라인(TL22)과 연결될 수 있다.
일 실시예로, 터치 감지 라인들(TL21, TL22)은 제2 반사층(MRL2k)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL21, TL22)은 제2 반사층(MRL2k)과 동일한 물질로 형성될 수 있다. 다른 실시예로, 터치 감지 라인들(TL21, TL22)은 제2 반사층(MRL2k)과 다른 층에 형성될 수 있다. 또한, 터치 감지 라인들(TL21, TL22)은 제2 반사층(MRL2k)과 상이한 물질로 형성될 수 있다.
터치 감지 라인들(TL11, TL12, TL21, TL22)은 표시 장치(1000k)의 터치 감지 제어부(TSC)에 연결될 수 있다. 터치 감지 제어부(TSC)는 터치 감지 라인들(TL11, TL12, TL21, TL22)에 터치 구동 신호를 제공하거나, 터치 감지 라인들(TL11, TL12, TL21, TL22)로부터 터치 감지 신호를 제공받을 수 있다. 예컨대, 제1 반사층(MRL1k)에 연결된 터치 감지 라인들(TL11, TL12) 및 제2 반사층(MRL2k)에 연결된 터치 감지 라인들(TL21, TL22) 중 하나의 라인들은 터치 감지 제어부(TSC)로부터 터치 구동 신호를 제공받고, 다른 하나의 라인들은 터치 감지 제어부(TSC)로부터 터치 감지 신호를 제공받을 수 있다. 터치 감지 제어부(TSC)의 위치는 이에 한정되는 것은 아니며, 별도 부재 상에 형성되어 다른 배선에 의해 연결될 수도 있다.
제1 반사층(MRL1k) 및 제2 반사층(MRL2k)의 사이에는 별도의 절연 부재(예컨대, 도 19의 제4 절연층(INS4))가 배치될 수 있으며, 제1 반사층(MRL1k) 및 제2 반사층(MRL2k)은 서로 전기적으로 분리될 수 있다.
상술한 바와 같이, 반사층(MRLk)은 터치 전극층(TSL5)과 공용할 수 있으며, 상호 정전용량(Mutual-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다. 예를 들어, 외부 도전체(예컨대, 사용자의 손가락)가 표시 장치(1000k) 상에 터치(또는, 인접)하게 되면, 터치된 위치에서 상호 정전용량 값이 변화할 수 있다. 즉, 제1 반사층(MRL1k) 및 제2 반사층(MRL2k) 사이에 형성된 상호 정전용량의 값이 변화할 수 있다. 이러한 제1 반사층(MRL1k) 및 제2 반사층(MRL2k)의 상호 정전용량 값의 변화는 터치 감지를 위한 터치 감지 신호가 될 수 있으며, 터치 감지 신호는 반사층(MRLk)에 연결된 터치 감지 라인들(TL11, TL12, TL21, TL22)을 통해 터치 감지 제어부(TSC)에 제공될 수 있다. 터치 감지 제어부(TSC)(또는, 터치 감지 제어부(TSC)와 연결된 연산 처리 장치)는 상호 정전용량 값의 변화에 따른 터치 감지 신호에 기초하여 외부 도전체가 터치된 위치를 판단할 수 있다.
도 29는 또 다른 실시예에 따른 제1 반사층의 평면도이다. 도 30은 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 31은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 29 내지 도 31의 실시예는 도 26 내지 도 28의 실시예들과 비교하여, 제1 반사층이 감지 패턴 및 서브 감지 패턴들을 포함하고, 감지 패턴 및 각각의 서브 감지 패턴들 사이에 상호 정전용량 값이 형성되는 점에서 차이가 있으며, 이 외의 구성은 동일하거나 유사하다.
도 29 내지 도 31을 참조하면, 표시 장치(1000l)는 기판(SUB) 상에 배치된 반사층(MRLl)을 포함할 수 있다. 반사층(MRLl)은 표시 장치(1000l)의 터치 전극층(TSL6)과 공용할 수 있다. 구체적으로, 반사층(MRLl)은 상호 정전용량(Mutual-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
반사층(MRLl)은 제1 반사층(MRL1l) 및 제2 반사층(MRL2l)을 포함할 수 있다.
제1 반사층(MRL1l)은 복수의 감지 패턴들(MRL11l, MRL111l, MRL112l, MRL113l, MRL114l, MRL12l, MRL121l, MRL122l, MRL123l, MRL124l)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL11l, MRL12l)은 제1 감지 패턴(MRL11l), 제1 서브 감지 패턴들(MRL111l, MRL112l, MRL113l, MRL114l), 제2 감지 패턴(MRL12l), 및 제2 서브 감지 패턴들(MRL121l, MRL122l, MRL123l, MRL124l)을 포함할 수 있다.
감지 패턴들(MRL11l, MRL111l, MRL112l, MRL113l, MRL114l, MRL12l, MRL121l, MRL122l, MRL123l, MRL124l) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 감지 패턴들(MRL11l, MRL111l, MRL112l, MRL113l, MRL114l, MRL12l, MRL121l, MRL122l, MRL123l, MRL124l)은 각각 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 29 및 도 31은 제1 감지 패턴(MRL11l) 및 제2 감지 패턴(MRL12l)이 각각 12개의 화소들에 대응되는 크기로 형성되고, 제1 서브 감지 패턴들(MRL111l, MRL112l, MRL113l, MRL114l) 및 제2 서브 감지 패턴들(MRL121l, MRL122l, MRL123l, MRL124l)이 각각 3개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
제1 반사층(MRL1l)의 감지 패턴들(MRL11l, MRL111l, MRL112l, MRL113l, MRL114l, MRL12l, MRL121l, MRL122l, MRL123l, MRL124l)은 각 화소들에 대응되는 위치에 형성된 개구부(OP)를 포함할 수 있다. 상술한 바와 같이, 개구부(OP)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩할 수 있다.
제1 반사층(MRL1l)의 감지 패턴들(MRL11l, MRL111l, MRL112l, MRL113l, MRL114l, MRL12l, MRL121l, MRL122l, MRL123l, MRL124l)은 각각 터치 감지 라인들(TL11, TL111, TL112, TL113, TL114, TL12, TL121, TL122, TL123, TL124)과 전기적으로 연결될 수 있다.
일 실시예로, 터치 감지 라인들(TL11, TL111, TL112, TL113, TL114, TL12, TL121, TL122, TL123, TL124)은 제1 반사층(MRL1l)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL111, TL112, TL113, TL114, TL12, TL121, TL122, TL123, TL124)은 제1 반사층(MRL1l)과 동일한 물질로 형성될 수 있다. 다른 실시예로, 터치 감지 라인들(TL11, TL111, TL112, TL113, TL114, TL12, TL121, TL122, TL123, TL124) 중 적어도 일부는 제1 반사층(MRL1l)과 다른 층에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL111, TL112, TL113, TL114, TL12, TL121, TL122, TL123, TL124)은 제1 반사층(MRL1l)과 상이한 물질로 형성될 수 있다.
터치 감지 라인들(TL11, TL111, TL112, TL113, TL114, TL12, TL121, TL122, TL123, TL124)은 표시 장치(1000l)의 터치 감지 제어부(TSC)에 연결될 수 있다. 터치 감지 제어부(TSC)는 터치 감지 라인들(TL11, TL111, TL112, TL113, TL114, TL12, TL121, TL122, TL123, TL124)에 터치 구동 신호를 제공하거나, 터치 감지 라인들(TL11, TL111, TL112, TL113, TL114, TL12, TL121, TL122, TL123, TL124)로부터 터치 감지 신호를 제공받을 수 있다. 예를 들어, 제1 감지 패턴(MRL11l) 및 제2 감지 패턴(MRL12l)에 연결된 터치 감지 라인들(TL11, TL12)은 터치 감지 제어부(TSC)로부터 터치 구동 신호를 제공받고, 제1 서브 감지 패턴들(MRL111l, MRL112l, MRL113l, MRL114l) 및 제2 서브 감지 패턴들(MRL121l, MRL122l, MRL123l, MRL124l)에 연결된 터치 감지 라인들(TL111, TL112, TL113, TL114, TL121, TL122, TL123, TL124)은 터치 감지 제어부(TSC)로부터 터치 감지 신호를 제공받을 수 있다. 터치 감지 제어부(TSC)의 위치는 이에 한정되는 것은 아니며, 별도 부재 상에 형성되어 다른 배선에 의해 연결될 수도 있다.
제2 반사층(MRL2l)은 제1 반사층(MRL1l) 상에 배치되는 반사 패턴일 수 있다. 제2 반사층(MRL2l)은 제1 반사층(MRL1l) 상에 전면적으로 형성될 수 있고, 일체로 형성될 수 있으나, 실시예에 따라, 복수의 반사 패턴들로 구성될 수도 있다.
제2 반사층(MRL2l)은 제1 반사층(MRL1l) 상에 배치되어, 발광 소자(도 7a의 LD)에서 출사된 광이 제1 반사층(MRL1l)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다.
제1 반사층(MRL1l) 및 제2 반사층(MRL2l)의 사이에는 별도의 절연 부재(예컨대, 도 19의 제4 절연층(INS4))가 배치될 수 있으며, 제1 반사층(MRL1l) 및 제2 반사층(MRL2l)은 서로 전기적으로 분리될 수 있다. 이에 따라, 제1 반사층(MRL1l)은 제2 반사층(MRL2l)의 형상과 무관하게 터치 감지 전극으로 기능할 수 있다.
상술한 바와 같이, 반사층(MRLl)은 터치 전극층(TSL6)과 공용할 수 있으며, 상호 정전용량(Mutual-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
예를 들어, 제1 감지 패턴(MRL11l) 및 각각의 제1 서브 감지 패턴들(MRL111l, MRL112l, MRL113l, MRL114l) 사이에는 일정한 상호 정전용량 값이 형성될 수 있다. 외부 도전체(예컨대, 사용자의 손가락)가 표시 장치(1000l) 상에 터치(또는, 인접)하게 되면, 터치된 위치에서 제1 감지 패턴(MRL11l) 및 각각의 제1 서브 감지 패턴들(MRL111l, MRL112l, MRL113l, MRL114l) 사이에 형성된 상호 정전용량 값이 변화할 수 있다. 이러한 상호 정전용량 값의 변화는 터치 감지를 위한 터치 감지 신호가 될 수 있으며, 터치 감지 신호는 반사층(MRLl)에 연결된 터치 감지 라인들(TL11, TL111, TL112, TL113, TL114)을 통해 터치 감지 제어부(TSC)에 제공될 수 있다. 터치 감지 제어부(TSC)(또는, 터치 감지 제어부(TSC)와 연결된 연산 처리 장치)는 상호 정전용량 값의 변화에 따른 터치 감지 신호에 기초하여 외부 도전체가 터치된 위치를 판단할 수 있다.
도 32는 또 다른 실시예에 따른 제1 반사층의 평면도이다. 도 33은 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 34는 또 다른 실시예에 따른 표시 장치의 평면도이다. 도 35는 도 34의 D-D' 선을 따라 자른 단면도이다.
도 32 내지 도 35의 실시예는 도 26 내지 도 28의 실시예와 비교하여, 제1 반사층이 제1 감지 패턴들 및 제2 감지 패턴들을 포함하고, 제2 반사층이 제2 감지 패턴들을 연결하는 제2 연결부를 포함하는 점에서 차이가 있으며, 이 외의 구성은 동일하거나 유사하다.
도 32 내지 도 35를 참조하면, 표시 장치(1000m)는 기판(SUB) 상에 배치된 반사층(MRLm)을 포함할 수 있다. 반사층(MRLm)은 표시 장치(1000m)의 터치 전극층(TSL7)과 공용할 수 있다. 구체적으로, 반사층(MRLm)은 상호 정전용량(Mutual-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
반사층(MRLm)은 제1 반사층(MRL1m) 및 제2 반사층(MRL2m)을 포함할 수 있다.
제1 반사층(MRL1m)은 복수의 감지 패턴들(MRL11m, MRL12m)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL11m, MRL12m)은 제1 감지 패턴(MRL11m) 및 제2 감지 패턴(MRL12m)을 포함할 수 있다. 제1 감지 패턴(MRL11m)은 복수의 제1 감지 전극들(SE1) 및 제2 방향(DR2)을 따라 서로 이웃하는 제1 감지 전극들(SE1)을 전기적으로 연결하는 제1 연결부(BR1)를 포함할 수 있다. 제1 감지 전극들(SE1) 및 이를 연결하는 제1 연결부(BR1)는 일체로 형성될 수 있다. 또한, 제2 감지 패턴(MRL12m)은 제2 감지 전극들(SE2)을 포함할 수 있고, 제2 감지 전극들(SE2)은 제1 감지 전극들(SE1)의 사이에 각각 형성될 수 있다.
제1 감지 전극들(SE1) 및 제2 감지 전극들(SE2)은 마름모 형상일 수 있으나 이에 한정되는 것은 아니며, 제1 감지 전극들(SE1) 및 제2 감지 전극들(SE2)의 형상은 삼각형, 원형, 바(bar)형 등 다양한 형상으로 변형될 수도 있다.
도면상 도시되지 않았으나, 제1 반사층(MRL1m)의 감지 패턴들(MRL11m, MRL12m)은 각 화소들에 대응되는 위치에 형성된 개구부(도 6의 OP)를 포함할 수 있다. 상술한 바와 같이, 개구부(OP)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩할 수 있다.
제1 반사층(MRL1m)의 감지 패턴들(MRL11m, MRL12m)은 각각 터치 감지 라인들(TL11, TL12)과 전기적으로 연결될 수 있다. 구체적으로, 제1 감지 패턴(MRL11m)은 제1 터치 감지 라인(TL11)과 연결되고, 제2 감지 패턴(MRL12m)은 제2 터치 감지 라인(TL12)과 연결될 수 있다.
일 실시예로, 터치 감지 라인들(TL11, TL12)은 제1 반사층(MRL1m)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL12)은 제1 반사층(MRL1m)과 동일한 물질로 형성될 수 있다. 다른 실시예로, 터치 감지 라인들(TL11, TL12)은 제1 반사층(MRL1m)과 다른 층에 형성될 수 있다. 또한, 터치 감지 라인들(TL11, TL12)은 제1 반사층(MRL1m)과 상이한 물질로 형성될 수 있다.
터치 감지 라인들(TL11, TL12)은 표시 장치(1000m)의 터치 감지 제어부(TSC)에 연결될 수 있다. 터치 감지 제어부(TSC)는 터치 감지 라인들(TL11, TL12)에 터치 구동 신호를 제공하거나, 터치 감지 라인들(TL11, TL12)로부터 터치 감지 신호를 제공받을 수 있다. 예컨대, 제1 전극 패턴(MRL11m)에 연결된 제1 터치 감지 라인(TL11)은 터치 감지 제어부(TSC)로부터 터치 구동 신호를 제공받고, 제2 전극 패턴(MRL12m)에 연결된 제2 터치 감지 라인(TL12)은 터치 감지 제어부(TSC)로부터 터치 감지 신호를 제공받을 수 있으나, 이에 한정되는 것은 아니다.
제2 반사층(MRL2m)은 제2 감지 전극들(SE2)을 연결하는 제2 연결부(BR2)를 포함할 수 있다. 구체적으로, 제2 반사층(MRL2m)은 제1 방향(DR1)을 따라 배열된 제2 감지 전극들(SE2)의 사이를 노출하는 연결 개구(OP2m)를 포함할 수 있고, 연결 개구(OP2m) 내에 형성된 제2 연결부(BR2)를 포함할 수 있다. 제2 연결부(BR2)는 제1 방향(DR1)을 따라 서로 이웃하는 제1 반사층(MRL1m)의 제2 감지 전극들(SE2)을 전기적으로 연결할 수 있다. 제1 연결부(BR1)에 의해 연결된 제1 감지 전극들(SE1)은 제2 연결부(BR2)에 의해 연결된 제2 감지 전극들(SE2)과 서로 교차할 수 있다.
또한, 제2 반사층(MRL2m)은 발광 소자(도 7a의 LD)에서 출사된 광이 제1 반사층(MRL1m)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다.
제1 반사층(MRL1m) 및 제2 반사층(MRL2m)의 사이에는 절연층(INSL)이 배치될 수 있다. 제1 반사층(MRL1m)의 제1 감지 패턴(MRL11m)은 절연층(INSL)에 의해 제2 반사층(MRL2m)의 제2 연결부(BR2)와 절연될 수 있다. 절연층(INSL)은 연결 개구(OP2m) 내에 형성되어 제1 연결부(BR1) 및 제2 연결부(BR2)의 사이에 배치될 수 있으며, 실시예에 따라, 연결 개구(OP2m) 외의 영역에서 제1 감지 전극들(SE1) 및 제2 감지 전극들(SE2) 사이에도 형성될 수 있다.
상술한 바와 같이, 반사층(MRLm)은 터치 전극층(TSL7)과 공용할 수 있으며, 상호 정전용량(Mutual-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다. 예를 들어, 제1 연결부(BR1)에 의해 연결된 제1 감지 전극들(SE1)과 제2 연결부(BR2)에 의해 연결된 제2 감지 전극들(SE2) 사이에는 상호 정전용량 값이 형성될 수 있고, 외부 도전체(예컨대, 사용자의 손가락)가 표시 장치(1000m) 상에 터치(또는, 인접)하게 되면, 터치된 위치에서 상호 정전용량 값이 변화할 수 있다. 이러한 상호 정전용량 값의 변화는 터치 감지를 위한 터치 감지 신호가 될 수 있으며, 터치 감지 신호는 터치 감지 라인들(TL11, TL12)을 통해 터치 감지 제어부(TSC)에 제공될 수 있다. 터치 감지 제어부(TSC)(또는, 터치 감지 제어부(TSC)와 연결된 연산 처리 장치)는 상호 정전용량의 변화에 따른 터치 감지 신호에 기초하여 외부 도전체가 터치된 위치를 판단할 수 있다.
이하, 표시 장치의 또 다른 실시예들에 대해 설명한다. 도 36 내지 도 45의 실시예들은 반사층이 압력 센서와 공용하는 구조를 포함할 수 있다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 36은 또 다른 실시예에 따른 제1 반사층의 평면도이다. 도 37은 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 38은 또 다른 실시예에 따른 표시 장치의 평면도이다. 도 39는 도 38의 제1 감지 패턴을 포함하는 제1 압력 감지부를 개략적으로 도시한 도면이다.
도 36 내지 도 39를 참조하면, 표시 장치(1000n)는 기판(SUB) 상에 배치된 반사층(MRLn)을 포함할 수 있다. 반사층(MRLn)은 표시 장치(1000n)의 압력 감지층(FSL1)과 공용할 수 있다. 구체적으로, 반사층(MRLn)은 외부에서 힘이 가해지는 경우 길이 또는 단면적이 변화하여 저항 값이 변화하는 스트레인 게이지(Strain Gauge)로서 기능할 수 있다.
반사층(MRLn)은 제1 반사층(MRL1n) 및 제2 반사층(MRL2n)을 포함할 수 있다.
제1 반사층(MRL1n)은 복수의 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)은 제1 감지 패턴(MRL11n), 제2 감지 패턴(MRL12n), 제3 감지 패턴(MRL13n), 및 제4 감지 패턴(MRL14n)을 포함할 수 있다.
감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)은 각각 하나의 화소에 대응되는 크기로 형성되거나, 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다.
각각의 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)은 미소 변위를 검출할 수 있도록 변형 감지 소자로 구성될 수 있다. 일 예로, 각각의 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)은 소정의 패턴을 갖도록 적어도 일부가 구부러진 형태를 가진 스트레인 게이지(Strain Gauge)일 수 있다. 구부러진 형태에 의해 각 패턴들은 개구부(OPn)를 포함할 수 있다. 개구부(OPn)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩될 수 있다.
각각의 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)은 구부러진 형태를 따라 일 단부 및 타 단부를 가질 수 있다. 각 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)은 일 단부 및 타 단부에서 압력 감지 라인들(FL111, FL112, FL121, FL122, FL131, FL132, FL141, FL142)과 연결될 수 있다. 구체적으로, 제1 압력 감지 라인(FL111)은 제1 감지 패턴(MRL11n)의 일 단부에 연결되고, 제2 압력 감지 라인(FL112)은 제1 감지 패턴(MRL11n)의 타 단부에 연결될 수 있다. 제3 압력 감지 라인(FL121)은 제2 감지 패턴(MRL12n)의 일 단부에 연결되고, 제4 압력 감지 라인(FL122)은 제2 감지 패턴(MRL12n)의 타 단부에 연결될 수 있다. 제5 압력 감지 라인(FL131)은 제3 감지 패턴(MRL13n)의 일 단부에 연결되고, 제6 압력 감지 라인(FL132)은 제3 감지 패턴(MRL13n)의 타 단부에 연결될 수 있다. 제7 압력 감지 라인(FL141)은 제4 감지 패턴(MRL14n)의 일 단부에 연결되고, 제8 압력 감지 라인(FL142)은 제4 감지 패턴(MRL14n)의 타 단부에 연결될 수 있다.
일 실시예로, 압력 감지 라인들(FL111, FL112, FL121, FL122, FL131, FL132, FL141, FL142)은 제1 반사층(MRL1n)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 압력 감지 라인들(FL111, FL112, FL121, FL122, FL131, FL132, FL141, FL142)은 제1 반사층(MRL1n)과 동일한 물질로 형성될 수 있다. 다른 실시예로, 압력 감지 라인들(FL111, FL112, FL121, FL122, FL131, FL132, FL141, FL142)은 제1 반사층(MRL1n)과 다른 층에 형성될 수 있다. 또한, 압력 감지 라인들(FL111, FL112, FL121, FL122, FL131, FL132, FL141, FL142)은 제1 반사층(MRL1n)과 상이한 물질로 형성될 수 있다.
압력 감지 라인들(FL111, FL112, FL121, FL122, FL131, FL132, FL141, FL142)은 표시 장치(1000n)의 압력 감지 제어부(FSC)에 연결될 수 있다. 압력 감지 제어부(FSC)는 압력 감지 라인들(FL111, FL112, FL121, FL122, FL131, FL132, FL141, FL142)을 통해 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)에서 발생한 압력 감지 신호를 제공받을 수 있다.
제2 반사층(MRL2n)은 제1 반사층(MRL1n) 상에 배치될 수 있고, 발광 소자(도 7a의 LD)에서 출사된 광이 제1 반사층(MRL1n)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다. 제2 반사층(MRL2n)은 제1 반사층(MRL1n) 상에 전면적으로 형성될 수 있고, 일체로 형성될 수 있으나, 실시예에 따라, 복수의 반사 패턴들로 구성될 수도 있다.
제1 반사층(MRL1n) 및 제2 반사층(MRL2n)의 사이에는 별도의 절연 부재(예컨대, 도 19의 제4 절연층(INS4))가 배치될 수 있으며, 제1 반사층(MRL1n) 및 제2 반사층(MRL2n)은 서로 전기적으로 분리될 수 있다.
상술한 바와 같이, 반사층(MRLn)은 압력 감지층(FSL1)과 공용할 수 있다. 구체적으로, 표시 장치(1000n)는 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14n)을 포함하는 복수의 압력 감지부들을 포함할 수 있다. 일 실시예로 복수의 압력 감지부들은 표시 장치(1000n)의 압력 감지 제어부(FSC) 내에 포함된 구성일 수 있으나, 이에 한정되지 않는다.
일 예로, 표시 장치(1000n)는 휘트스톤 브릿지 회로부(WB1n)를 포함하는 제1 압력 감지부(FSL1a)를 포함할 수 있다. 제1 압력 감지부(FSL1a)는 휘트스톤 브릿지 회로부(WB1n)로부터 출력된 압력 감지 신호를 검출하기 위한 아날로그-디지털 변환기(Analog-Digital Converter, ADC) 및 프로세서를 더 포함할 수 있다.
휘트스톤 브릿지 회로부(WB1n)는 제1 노드(ND1), 제2 노드(ND2), 제3 노드(ND3), 및 제4 노드(ND4)를 포함할 수 있다. 제1 노드(ND1)에는 구동 전압(Vs)이 제공될 수 있으며, 제3 노드(ND3)는 접지부(GND)와 연결될 수 있다. 제1 노드(ND1) 및 제3 노드(ND3)는 예컨대, 입력 노드일 수 있다.
휘트스톤 브릿지 회로부(WB1n)는 제1 노드(ND1) 및 제2 노드(ND2)에 연결된 제1 감지 패턴(MRL11n), 제3 노드(ND3) 및 제4 노드(ND4)에 연결된 제1 저항(WBa), 제1 노드(ND1) 및 제4 노드(ND4)에 연결된 제2 저항(WBb), 제2 노드(ND2) 및 제3 노드(ND3)에 연결된 제3 저항(WBc)을 포함할 수 있다.
제1 저항(WBa)의 저항값(R1), 제2 저항(WBb)의 저항값(R2), 제3 저항(WBc)의 저항값(R3)은 각각 소정의 값을 가질 수 있다. 즉, 제1 저항(WBa) 내지 제3 저항(WBc)은 고정 저항(fixed resistor)일 수 있다.
휘트스톤 브릿지 회로부(WB1n)는 OP 앰프(operational amplifier)와 같은 증폭 회로(AMP)를 더 포함할 수 있다. 증폭 회로(AMP)는 반전 입력 단자, 비반전 입력 단자, 및 출력 단자를 포함할 수 있다. 휘트스톤 브릿지 회로부(WB1n)는 증폭 회로(AMP)를 통해 제2 노드(ND2)와 제4 노드(ND4) 사이의 전기적 흐름을 검출할 수 있다. 제2 노드(ND2) 및 제4 노드(ND4)는 예컨대, 출력 노드일 수 있다.
제2 노드(ND2) 및 제4 노드(ND4) 중 하나는 증폭 회로(AMP)의 입력 단자들 중 하나에 전기적으로 연결되고, 다른 하나는 증폭 회로(AMP)의 다른 입력 단자에 전기적으로 연결될 수 있다. 예컨대, 제2 노드(ND2)는 증폭 회로(AMP)의 반전 입력 단자에 연결되고, 제4 노드(ND4)는 증폭 회로(AMP)의 비반전 입력 단자에 연결될 수 있다. 증폭 회로(AMP)의 출력 단자는 양 입력 단자에 입력된 전압 값의 차에 비례하는 압력 감지 전압(Va)을 출력할 수 있다.
제1 감지 패턴(MRL11n)는 제1 압력 감지 라인(FL111) 및 제2 압력 감지 라인(FL112)을 매개로 제1 노드(ND1) 및 제2 노드(ND2)에 전기적으로 연결될 수 있다.
제1 감지 패턴(MRL11n), 제1 저항(WBa), 제2 저항(WBb) 및 제3 저항(WBc)은 서로 연결되어 휘트스톤 브릿지 회로부(WB1n)를 구현할 수 있다.
제1 저항(WBa), 제2 저항(WBb) 및 제3 저항(WBc)의 저항값은 압력이 가해지지 않은 상태에서 제1 감지 패턴(MRL11n)의 저항값(Ra)과 제1 저항(WBa)의 저항값(R1)의 곱이 제2 저항(WBb)의 저항값(R2)과 제3 저항(WBc)의 저항값(R3)의 곱과 동일하도록 정해질 수 있다.
이와 같이 압력이 가해지지 않은 상태에서 제1 감지 패턴(MRL11n)의 저항값(Ra)과 제1 저항(WBa)의 저항값(R1)의 곱이 제2 저항(WBb)의 저항값(R2)과 제3 저항(WBc)의 저항값(R3)의 곱과 동일한 경우, 제2 노드(ND2)와 제4 노드(ND4)의 전압은 서로 동일할 수 있다. 제2 노드(ND2)와 제4 노드(ND4)의 전압이 서로 동일한 경우, 제2 노드(ND2)와 제4 노드(ND4)의 전압차는 0V 이며, 증폭 회로(AMP)에 의해 출력된 압력 감지 전압(Va)은 0V 일 수 있다.
제1 감지 패턴(MRL11n)에 압력이 가해지면, 압력의 세기에 따라 제1 감지 패턴(MRL11n)의 형상이 변형되고, 형상 변형에 의해 제1 감지 패턴(MRL11n)의 저항값(Ra)이 변화될 수 있다. 예컨대, 제1 감지 패턴(MRL11n)에 가해진 압력에 의해 제1 감지 패턴(MRL11n)의 저항값(Ra)이 증가할 수 있다. 제1 감지 패턴(MRL11n)의 저항값(Ra) 변화에 따라 제2 노드(ND2)와 제4 노드(ND4) 사이에는 전압차가 발생될 수 있다. 제2 노드(ND2)와 제4 노드(ND4) 사이에 전압차가 발생된 경우, 증폭 회로(AMP)는 압력 감지 전압(Va)으로 0V가 아닌 값을 출력할 수 있다. 압력 감지부(FSL1a)는 압력 감지 전압(Va)을 통해 표시 장치에 가해진 압력을 검출할 수 있다.
반사층(MRLn)은 표시 장치의 전면에 위치하는 대상의 이미지를 반사시키는 미러 기능 및 표시 장치 상에 가해진 압력의 세기를 검출하는 변형 감지 소자로서 압력 감지 기능을 동시에 수행할 수 있다. 반사층(MRLn)을 압력 감지층(FSL1)과 공용할 경우, 압력 센서의 변형 감지 소자(예컨대, 스트레인 게이지)를 형성하기 위한 별도의 공정이 생략될 수 있고, 표시 장치의 제조 공정이 단순화되며, 제조 비용이 절감될 수 있다.
이하, 도 40 내지 도 45의 실시예에서 제1 반사층은 도 36의 실시예에 예시된 제1 반사층과 실질적으로 동일할 수 있다. 설명의 편의상 도 40 내지 도 45의 실시예에서 제1 반사층에 대한 구체적인 설명은 생략하기로 한다.
도 40은 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 41은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 40 및 도 41의 실시예는 도 36 내지 도 39의 실시예와 비교하여, 제1 반사층이 압력 감지층과 공용하고, 제2 반사층이 터치 전극층과 공용하는 점에서 차이가 있다.
도 40 및 도 41을 참조하면, 표시 장치(1000o)는 기판(SUB) 상에 배치된 반사층(MRLo)을 포함할 수 있다. 반사층(MRLo)은 표시 장치(1000o)의 압력 감지층(FSL2)과 공용할 수 있다. 구체적으로, 반사층(MRLo)은 외부에서 힘이 가해지는 경우 길이 또는 단면적이 변화하여 저항 값이 변화하는 스트레인 게이지(Strain Gauge) 및 자기 정전용량(Self-Capacitance) 방식의 터치 스크린 패널의 감지 전극으로서 기능할 수 있다.
반사층(MRLo)은 제1 반사층(MRL1o) 및 제2 반사층(MRL2o)을 포함할 수 있다. 제1 반사층(MRL1o)은 복수의 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14o)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL11n, MRL12n, MRL13n, MRL14o)은 제1 감지 패턴(MRL11o), 제2 감지 패턴(MRL12o), 제3 감지 패턴(MRL13o), 및 제4 감지 패턴(MRL14o)을 포함할 수 있다.
각각의 감지 패턴들(MRL11o, MRL12o, MRL13o, MRL14o)은 미소 변위를 검출할 수 있도록 변형 감지 소자로 구성될 수 있다. 일 예로, 각각의 감지 패턴들(MRL11o, MRL12o, MRL13o, MRL14o)은 소정의 패턴을 갖도록 적어도 일부가 구부러진 형태를 가진 스트레인 게이지일 수 있다. 구부러진 형태에 의해 각 패턴들은 개구부(OPo)를 포함할 수 있다. 개구부(OPo)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩될 수 있다.
상술한 바와 같이, 제1 반사층(MRL1o)에 대한 구체적인 설명은 도 36의 실시예에 예시된 제1 반사층(MRL1n)과 동일하거나 유사할 수 있는 바, 생략하기로 한다.
제2 반사층(MRL2o)은 제1 반사층(MRL1o) 상에 배치될 수 있고, 발광 소자(도 7a의 LD)에서 출사된 광이 제1 반사층(MRL1o)을 투과하는 과정에서 발생할 수 있는 광 산란을 감소시켜, 표시 장치의 시인성을 개선할 수 있다.
제2 반사층(MRL2o)은 복수의 터치 감지 패턴들(MRL21o, MRL22o)을 포함할 수 있다. 일 예로, 복수의 터치 감지 패턴들(MRL21o, MRL22o)은 제1 터치 감지 패턴(MRL21o) 및 제2 터치 감지 패턴(MRL22o)을 포함할 수 있다.
터치 감지 패턴들(MRL21o, MRL22o)은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 터치 감지 패턴들(MRL21o, MRL22o)은 각각 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다. 도 40 및 41은 각 터치 감지 패턴들(MRL21o, MRL22o)이 24개의 화소들에 대응되는 크기로 형성된 구조를 도시하고 있으나 이에 한정되지 않는다.
또한, 터치 감지 패턴들(MRL21o, MRL22o)은 평면상 면적이 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
제2 반사층(MRL2o)의 터치 감지 패턴들(MRL21o, MRL22o)은 각각 터치 감지 라인들(TL21, TL22)과 전기적으로 연결될 수 있다. 구체적으로, 제1 터치 감지 패턴(MRL21o)은 제1 터치 감지 라인(TL21)과 전기적으로 연결되고, 제2 터치 감지 패턴(MRL22o)은 제2 터치 감지 라인(TL22)과 전기적으로 연결될 수 있다.
일 실시예로, 터치 감지 라인들(TL21, TL22)은 제1 반사층(MRL2o)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 터치 감지 라인들(TL21, TL22)은 제2 반사층(MRL2o)과 동일한 물질로 형성될 수 있다. 그러나, 터치 감지 라인들의 형성 위치 형성 시기, 및 형성 물질이 이에 한정되는 것은 아니다.
본 실시예에서, 제2 반사층(MRL2o)은 자기 정전용량 방식의 터치 센서의 터치 전극층과 공용하는 것을 예로 들어 설명하고 있으나, 제2 반사층(MRL2o)은 이에 한정되지 않는다. 예를 들어, 제2 반사층(MRL2o)은 이전의 실시예들에 설명된 상호 정전용량 방식의 터치 센서의 터치 전극층과 공용할 수 있다.
제1 반사층(MRL1o) 및 제2 반사층(MRL2o)의 사이에는 별도의 절연 부재(예컨대, 도 19의 제4 절연층(INS4))가 배치될 수 있으며, 제1 반사층(MRL1o) 및 제2 반사층(MRL2o)은 서로 전기적으로 분리될 수 있다. 이에 따라, 제1 반사층(MRL1o) 및 제2 반사층(MRL2o)은 각각 압력 감지층 및 터치 전극층으로 공용할 수 있다.
제1 반사층(MRL1o)과 연결된 압력 센서 및 제2 반사층(MRL2o)과 연결된 터치 센서는 개별적으로 구동할 수 있으며, 필요에 따라, 제1 반사층(MRL1o)과 연결된 압력 센서만을 구동하거나, 제2 반사층(MRL2o)에 연결된 터치 센서만을 구동할 수 있다. 또한, 제1 반사층(MRL1o)과 연결된 압력 센서 및 제2 반사층(MRL2o)과 연결된 터치 센서를 모두 구동하여, 터치 위치 및 압력의 세기를 동시에 측정할 수도 있다.
반사층(MRLo)은 표시 장치의 전면에 위치하는 대상의 이미지를 반사시키는 미러 기능, 표시 장치 상에 가해진 압력의 세기를 검출하는 변형 감지 소자로서 압력 감지 기능, 및 표시 장치 상에 터치된 위치를 검출하는 터치 전극 기능을 동시에 수행할 수 있다. 반사층(MRLo)을 압력 감지층 및 터치 전극층과 공용할 경우, 압력 감지 센서의 변형 감지 소자(예컨대, 스트레인 게이지)를 형성하기 위한 별도의 공정이 생략될 수 있다. 또한, 터치 센서의 터치 전극을 형성하기 위한 별도의 공정이 생략될 수 있다. 이에 따라, 표시 장치의 제조 공정이 더욱 단순화되며, 제조 비용이 절감될 수 있다.
도 42는 또 다른 실시예에 따른 제2 반사층의 평면도이다. 도 43은 또 다른 실시예에 따른 표시 장치의 평면도이다. 도 44는 도 43의 E-E' 선을 따라 자른 개략적인 단면도이다. 도 45는 도 43의 제1 감지 패턴을 포함하는 제1 압력 감지부를 개략적으로 도시한 도면이다.
도 42 내지 도 45의 실시예는 제1 반사층이 압력 감지층과 공용하고, 제2 반사층이 온도 보상층과 공용하는 점에서 도 36 내지 도 39의 실시예와 차이가 있다.
도 42 내지 도 45를 참조하면, 표시 장치(1000p)는 기판(SUB) 상에 배치된 반사층(MRLp)을 포함할 수 있다. 반사층(MRLp)은 표시 장치(1000p)의 압력 감지층(FSL3)과 공용할 수 있다. 구체적으로, 반사층(MRLp)은 외부에서 힘이 가해지는 경우 길이 또는 단면적이 변화하여 저항 값이 변화하는 스트레인 게이지(Strain Gauge)로서 기능할 수 있다.
반사층(MRLp)은 제1 반사층(MRL1p) 및 제2 반사층(MRL2p)을 포함할 수 있다.
제1 반사층(MRL1p)은 복수의 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)을 포함할 수 있다. 일 예로, 복수의 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)은 제1 감지 패턴(MRL11p), 제2 감지 패턴(MRL12p), 제3 감지 패턴(MRL13p), 및 제4 감지 패턴(MRL14p)을 포함할 수 있다.
감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p) 각각은 일정한 수의 화소들(도 2의 PXL)에 대응되는 크기로 형성될 수 있다. 예를 들어, 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)은 각각 하나의 화소에 대응되는 크기로 형성되거나, 두 개 이상의 화소에 대응되는 크기로 형성될 수 있다.
각각의 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)은 미소 변위를 검출할 수 있도록 변형 감지 소자로 구성될 수 있다. 일 예로, 각각의 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)은 소정의 패턴을 갖도록 적어도 일부가 구부러진 형태를 가진 스트레인 게이지(Strain Gauge)일 수 있다. 구부러진 형태에 의해 각 패턴들은 개구부(OPp)를 포함할 수 있다. 개구부(OPp)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩될 수 있다.
상술한 바와 같이, 제1 반사층(MRL1p)에 대한 구체적인 설명은 도 36의 실시예에 예시된 제1 반사층(MRL1n)과 동일하거나 유사할 수 있는 바, 생략하기로 한다.
제2 반사층(MRL2p)은 복수의 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)을 포함할 수 있다. 일 예로, 복수의 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)은 제1 온도 보상 패턴(MRL21p), 제2 온도 보상 패턴(MRL22p), 제3 온도 보상 패턴(MRL23p), 및 제4 온도 보상 패턴(MRL24p)을 포함할 수 있다.
제2 반사층(MRL2p)은 제1 반사층(MRL1p) 상에 배치될 수 있다. 제2 반사층(MRL2p)은 압력 인가시 제1 반사층(MRL1p)의 온도 상승으로 인한 저항 변화분을 보상하여 온도 차이에 따른 압력 센서의 노이즈를 보상할 수 있다.
일 실시예로, 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)은 제1 반사층(MRL1p)의 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)과 실질적으로 동일한 크기 및 형상으로 형성될 수 있다. 이에 따라, 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)은 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)과 동일한 저항 값을 가질 수 있다.
다만, 이에 한정되는 것은 아니고, 다른 실시예로 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)은 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)과 상이한 크기 및 형상으로 형성될 수 있다. 다만, 이 경우에도, 온도로 인한 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)의 저항값의 변화율은 온도로 인한 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)의 저항값의 변화율과 동일할 수 있다.
일 예로, 각각의 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)은 소정의 패턴을 갖도록 적어도 일부가 구부러진 형태를 가질 수 있다. 구부러진 형태에 의해 각 패턴들은 개구부(OPt)를 포함할 수 있다. 개구부(OPt)는 각 화소들의 발광 소자(도 6의 LD)와 적어도 일부가 중첩될 수 있으며, 제2 반사층(MRL2p)의 개구부(OPt)는 도 44에 도시된 바와 같이 제1 반사층(MRL1p)의 개구부(OPp)와 적어도 일부가 중첩될 수 있다.
각각의 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)은 구부러진 형태를 따라 일 단부 및 타 단부를 가질 수 있다. 각 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)은 일 단부 및 타 단부에서 온도 보상 라인들(FL211, FL212, FL221, FL222, FL231, FL232, FL241, FL242)과 연결될 수 있다. 구체적으로, 제1 온도 보상 라인(FL211)은 제1 온도 보상 패턴(MRL21p)의 일 단부에 연결되고, 제2 온도 보상 라인(FL212)은 제1 온도 보상 패턴(MRL21p)의 타 단부에 연결될 수 있다. 제3 온도 보상 라인(FL221)은 제2 온도 보상 패턴(MRL22p)의 일 단부에 연결되고, 제4 온도 보상 라인(FL222)은 제2 온도 보상 패턴(MRL22p)의 타 단부에 연결될 수 있다. 제5 온도 보상 라인(FL231)은 제3 온도 보상 패턴(MRL23p)의 일 단부에 연결되고, 제6 온도 보상 라인(FL232)은 제3 온도 보상 패턴(MRL23p)의 타 단부에 연결될 수 있다. 제7 온도 보상 라인(FL241)은 제4 온도 보상 패턴(MRL24p)의 일 단부에 연결되고, 제8 온도 보상 라인(FL242)은 제4 온도 보상 패턴(MRL24p)의 타 단부에 연결될 수 있다.
일 실시예로, 온도 보상 라인들(FL211, FL212, FL221, FL222, FL231, FL232, FL241, FL242)은 제2 반사층(MRL2p)과 동일한 층에 형성되고, 동시에 형성될 수 있다. 또한, 온도 보상 라인들(FL211, FL212, FL221, FL222, FL231, FL232, FL241, FL242)은 제2 반사층(MRL2p)과 동일한 물질로 형성될 수 있다. 다른 실시예로, 온도 보상 라인들(FL211, FL212, FL221, FL222, FL231, FL232, FL241, FL242)은 제2 반사층(MRL2p)과 다른 층에 형성될 수 있다. 또한, 온도 보상 라인들(FL211, FL212, FL221, FL222, FL231, FL232, FL241, FL242)은 제2 반사층(MRL2p)과 상이한 물질로 형성될 수 있다.
온도 보상 라인들(FL211, FL212, FL221, FL222, FL231, FL232, FL241, FL242)은 표시 장치(1000p)의 압력 감지 제어부(FSC)에 연결될 수 있다.
제1 반사층(MRL1p) 및 제2 반사층(MRL2p)의 사이에는 제4 절연층(INS4)이 배치될 수 있다. 제1 반사층(MRL1p) 및 제2 반사층(MRL2p)은 제4 절연층(INS4)을 개재하며, 서로 중첩할 수 있다.
상술한 바와 같이, 반사층(MRLp)은 압력 감지층(FSL3)과 공용할 수 있다. 구체적으로, 표시 장치(1000p)는 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p)을 포함하는 복수의 압력 감지부들을 포함할 수 있다. 일 실시예로 복수의 압력 감지부들은 표시 장치(1000p)의 압력 감지 제어부(FSC) 내에 포함된 구성일 수 있으나, 이에 한정되지 않는다.
일 예로, 표시 장치(1000p)는 휘트스톤 브릿지 회로부(WB1p)를 포함하는 제1 압력 감지부(FSL3a)를 포함할 수 있다. 제1 압력 감지부(FSL3a)는 휘트스톤 브릿지 회로부(WB1p)로부터 출력된 압력 감지 신호를 검출하기 위한 아날로그-디지털 변환기(Analog-Digital Converter, ADC) 및 프로세서를 더 포함할 수 있다.
휘트스톤 브릿지 회로부(WB1p)는 제1 노드(ND1), 제2 노드(ND2), 제3 노드(ND3), 및 제4 노드(ND4)를 포함할 수 있다. 제1 노드(ND1)에는 구동 전압(Vs)이 제공될 수 있으며, 제3 노드(ND3)는 접지부(GND)와 연결될 수 있다. 제1 노드(ND1) 및 제3 노드(ND3)는 예컨대, 입력 노드일 수 있다.
휘트스톤 브릿지 회로부(WB1p)는 제1 노드(ND1) 및 제2 노드(ND2)에 연결된 제1 감지 패턴(MRL11p), 제2 노드(ND2) 및 제3 노드(ND3)에 연결된 제1 온도 보상 패턴(MRL21p), 제3 노드(ND3) 및 제4 노드(ND4)에 연결된 제1 저항(WBa), 제1 노드(ND1) 및 제4 노드(ND4)에 연결된 제2 저항(WBb)을 포함할 수 있다.
제1 저항(WBa)의 저항값(R1) 및 제2 저항(WBb)의 저항값(R2)은 각각 소정의 값을 가질 수 있다. 즉, 제1 저항(WBa) 및 제2 저항(WBb)은 고정 저항(fixed resistor)일 수 있다.
휘트스톤 브릿지 회로부(WB1p)는 OP 앰프(operational amplifier)와 같은 증폭 회로(AMP)를 더 포함할 수 있다. 증폭 회로(AMP)는 반전 입력 단자, 비반전 입력 단자, 및 출력 단자를 포함할 수 있다. 휘트스톤 브릿지 회로부(WB1p)는 증폭 회로(AMP)를 통해 제2 노드(ND2)와 제4 노드(ND4) 사이의 전기적 흐름을 검출할 수 있다. 제2 노드(ND2) 및 제4 노드(ND4)는 예컨대, 출력 노드일 수 있다.
제2 노드(ND2) 및 제4 노드(ND4) 중 하나는 증폭 회로(AMP)의 입력 단자들 중 하나에 전기적으로 연결되고, 다른 하나는 증폭 회로(AMP)의 다른 입력 단자에 전기적으로 연결될 수 있다. 예컨대, 제2 노드(ND2)는 증폭 회로(AMP)의 반전 입력 단자에 연결되고, 제4 노드(ND4)는 증폭 회로(AMP)의 비반전 입력 단자에 연결될 수 있다. 증폭 회로(AMP)의 출력 단자는 양 입력 단자에 입력된 전압 값의 차에 비례하는 압력 감지 전압(Va)을 출력할 수 있다.
제1 감지 패턴(MRL11p)는 제1 압력 감지 라인(FL111) 및 제2 압력 감지 라인(FL112)을 매개로 제1 노드(ND1) 및 제2 노드(ND2)에 전기적으로 연결될 수 있다.
제1 온도 보상 패턴(MRL21p)는 제1 온도 보상 라인(FL211) 및 제2 온도 보상 라인(FL212)을 매개로 제2 노드(ND2) 및 제3 노드(ND3)에 전기적으로 연결될 수 있다.
제1 감지 패턴(MRL11p), 제1 온도 보상 패턴(MRL21p), 제1 저항(WBa) 및 제2 저항(WBb)은 서로 연결되어 휘트스톤 브릿지 회로부(WB1p)를 구현할 수 있다.
제1 저항(WBa) 및 제2 저항(WBb)의 저항값은 압력이 가해지지 않은 상태에서 제1 감지 패턴(MRL11p)의 저항값(Ra)과 제1 저항(WBa)의 저항값(R1)의 곱이 제1 온도 보상 패턴(MRL21p)의 저항값(Rta)과 제2 저항(WBb)의 저항값(R2)의 곱과 동일하도록 정해질 수 있다.
이와 같이 압력이 가해지지 않은 상태에서 제1 감지 패턴(MRL11p)의 저항값(Ra)과 제1 저항(WBa)의 저항값(R1)의 곱이 제1 온도 보상 패턴(MRL21p)의 저항값(Rta)과 제2 저항(WBb)의 저항값(R2)의 곱과 동일한 경우, 제2 노드(ND2)와 제4 노드(ND4)의 전압은 서로 동일할 수 있다. 제2 노드(ND2)와 제4 노드(ND4)의 전압이 서로 동일한 경우, 제2 노드(ND2)와 제4 노드(ND4)의 전압차는 0V 이며, 증폭 회로(AMP)에 의해 출력된 압력 감지 전압(Va)은 0V 일 수 있다.
표시 장치 상에 압력이 발생하는 경우, 제1 감지 패턴(MRL1p)의 저항값(Ra)은 압력의 세기에 따라 형상이 변형되어 변화하는 성분(이하 ‘제1 압력저항성분’) 및 온도 변화에 기초하여 변화하는 성분(이하 ‘제1 온도저항성분’)을 포함한다. 또한, 표시 장치 상에 압력이 발생하는 경우, 제1 온도 보상 패턴(MRL2p)의 저항값(Rta)은 압력의 세기에 따라 형상이 변형되어 변화하는 성분(이하 ‘제2 압력저항성분’) 및 온도 변화에 기초하여 변화하는 성분(이하 ‘제2 온도저항성분’)을 포함한다. 제2 압력저항성분은 제1 압력저항성분과 유의미한 차이값을 나타낼 수 있거나, 무시할 만한 수준으로 작을 수 있다. 제1 감지 패턴(MRL1p)과 제1 온도 보상 패턴(MRL2p)은 휘트스톤 브릿지 회로부(WB1p)에서 서로 대각선 방향으로 마주보도록 배치되지 않는 바, 제1 온도 보상 패턴(MRL2p)의 제2 온도저항성분은 제1 감지 패턴(MRL1p)의 제1 온도저항성분을 보상하거나 상쇄할 수 있으며, 이에 따라 압력의 세기를 보다 민감하게 검출할 수 있다.
본 실시예는 온도 보상 패턴들(MRL21p, MRL22p, MRL23p, MRL24p)이 감지 패턴들(MRL11p, MRL12p, MRL13p, MRL14p) 상에 배치되는 구조를 예시하고 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 반사층이 온도 보상 패턴들을 포함하고, 제2 반사층이 감지 패턴들을 포함할 수 있다. 즉, 감지 패턴들이 온도 보상 패턴들 상에 배치될 수 있다.
이하, 표시 장치의 또 다른 실시예들에 대해 설명한다. 도 46 내지 도 50의 실시예들은 반사층을 포함하는 표시 장치가 포토 다이오드를 포함하는 광 감지 센서를 더 포함하는 점에서 차이가 있으며, 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 46은 또 다른 실시예에 따른 표시 장치의 평면도이다. 도 47은 도 46의 Q3 영역을 확대한 확대 평면도이다. 도 48은 포토 다이오드를 포함하는 광 감지 센서의 회로도의 일 예이다. 도 49는 도 47의 F-F' 선을 따라 자른 단면도이다. 도 50은 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 5 내지 도 7a, 및 도 46 내지 도 49를 참조하면, 표시 장치(1001)는 화소 영역(DPA) 및 센서 영역(SA)을 포함하는 기판(SUB), 화소 영역(DPA)에 배치된 복수의 화소들(PXL1, PXL2, PXL3), 및 센서 영역(SA)에 배치된 복수의 광 센서(FPS)들을 포함할 수 있다.
각 화소들(PXL1, PXL2, PXL3)은 발광 소자(LD)를 포함하여, 제공된 구동 전류(또는 구동 신호)에 대응하여 소정 휘도의 빛을 방출할 수 있다.
화소 영역(DPA)에 배치된 복수의 화소들(PXL1, PXL2, PXL3)에 대한 구체적인 설명은 도 5 내지 도 7a에서 설명한 바와 중복되므로 생략하기로 한다. 또한, 화소 영역(DPA)의 반사층(MRL)은 이전의 실시예들에 예시된 구조들이 모두 적용될 수 있음은 물론이다.
도 46에 도시된 바와 같이, 광 센서(FPS)는 화소들(PXL1, PXL2, PXL3)과 함께 제1 방향(DR1)을 따라 배열될 수 있다. 광 센서(FPS)는 각 화소들(PXL1, PXL2, PXL3)과 실질적으로 면적이 동일할 수 있다. 광 센서(FPS)의 위치는 이에 한정되는 것은 아니며, 다양한 위치에 배치될 수 있다.
광 센서(FPS)는 수광 소자와 이에 접속되어 수광 소자를 구동하는 센서 구동 회로를 포함할 수 있다. 예를 들어, 수광 소자는 포토 다이오드, 포토 트랜지스터, 포토 게이트 및 핀드 포토 다이오드 등일 수 있다. 이하, 광 센서(FPS)가 포함하는 수광 소자는 포토 다이오드(PD)로 구현되는 것으로 설명한다. 일 실시예로, 광 센서(FPS)는 지문의 융선(ridge)과 융선 사이의 골(valley)에 의해 반사된 빛을 수광 소자를 통해 센싱함으로써 지문을 인식하는 광학적 방식의 지문 센서일 수 있다.
표시 장치(1001)는 기판(SUB)의 센서 영역(SA)에 순차적으로 배치된 센서 회로층(미도시) 및 센서 소자층(PFSL)을 포함할 수 있다. 화소 영역(DPA)과 달리 센서 영역(SA)에는 반사층(MRL)이 배치되지 않을 수 있다.
센서 회로층은 광 센서(FPS)의 포토 다이오드(PD)를 구동하기 위한 센서 구동 회로의 다양한 구성들을 포함할 수 있다.
도 48에 도시된 바와 같이, 일 실시예에 따른 광 센서(FPS)는 포토 다이오드(PD), 리셋 트랜지스터(RST), 제1 센싱 트랜지스터(PT1), 제2 센싱 트랜지스터(PT2), 및 센싱 커패시터(PC)를 포함할 수 있다. 다만, 광 센서(FPS)의 구조가 도 48에 도시된 실시예에 한정되지 않는다.
리셋 트랜지스터(RST)는 리셋 제어 라인(RSL)에 인가되는 리셋 제어 신호에 따라 센싱 커패시터(PC)의 제1 전극 전위(V1)를 리셋시켜주는 트랜지스터일 수 있다. 리셋 트랜지스터(RST)의 제1 전극은 센싱 전압 라인(VP)에 연결되고, 제2 전극은 포토 다이오드(PD)의 제1 전극에 연결될 수 있다.
제1 센싱 트랜지스터(PT1)의 게이트 전극은 포토 다이오드(PD)의 제1 전극 및 센싱 커패시터(PC)의 제1 전극과 연결된다. 제1 센싱 트랜지스터(PT1)의 제1 전극은 센싱 전압 라인(VP)에 연결되고, 제2 전극은 제2 센싱 트랜지스터(PT2)의 제1 전극에 연결될 수 있다.
제1 센싱 트랜지스터(PT1)는 센싱 커패시터(PC)의 제1 전극 전위(V1)를 전류 신호로 전환하면서, 이를 증폭시켜주는 기능을 한다. 예컨대, 제1 센싱 트랜지스터(PT1)는 증폭 트랜지스터일 수 있다.
제2 센싱 트랜지스터(PT2)의 게이트 전극은 센싱 라인(PSL)과 연결되고, 제1 전극은 제1 센싱 트랜지스터(PT1)의 제2 전극과 연결되며, 제2 전극은 리드아웃 라인(ROL)과 연결될 수 있다. 센싱 라인(PSL)으로 센싱 신호가 인가되면, 제2 센싱 트랜지스터(PT2)가 턴-온될 수 있고, 제1 센싱 트랜지스터(PT1)에 의해 증폭된 센싱 커패시터(PC)의 제1 전극 전위(V1)가 전류 신호로서 리드아웃 라인(ROL)에 전달될 수 있다.
포토 다이오드(PD)의 제1 전극 및 제2 전극은 센싱 커패시터(PC)의 제1 전극 및 그라운드 전위에 각각 연결되며, 센싱 커패시터(PC)의 제1 전극 및 제2 전극은 제1 센싱 트랜지스터(PT1)의 게이트 전극 및 그라운드 전위에 각각 연결될 수 있다.
본 실시예에 따른 광 센서(FPS)의 동작을 구체적으로 설명하면, 다음과 같다.
먼저, 리셋 제어 신호에 의해 리셋 트랜지스터(RST)가 턴-온되면, 센싱 커패시터(PC)의 제1 전극 전위(V1)는 센싱 전압 라인(VP)의 전위로 리셋될 수 있다.
외부 물체(예컨대, 지문 등)에 의해 반사된 광이 포토 다이오드(PD)에 공급되면, 누설 전류가 발생할 수 있고, 이러한 누설 전류에 의해 센싱 커패시터(PC)에 전하가 충전될 수 있다.
센싱 커패시터(PC)에 전하가 충전되면 센싱 커패시터(PC)의 제1 전극과 연결된 제1 센싱 트랜지스터(PT1)의 게이트 전극 전위가 증가할 수 있다. 제1 센싱 트랜지스터(PT1)의 게이트 전극 전위가 문턱 전압을 넘으면, 제1 센싱 트랜지스터(PT1)는 턴-온될 수 있다.
그리고, 센싱 라인(PSL)에 센싱 신호가 인가되면, 제2 센싱 트랜지스터(PT2)가 턴-온될 수 있다. 제1 센싱 트랜지스터(PT1) 및 제2 센싱 트랜지스터(PT2)를 통해 센싱 커패시터(PC)의 제1 전극 전위(V1)가 증폭된 상태로 전류 신호로서 리드아웃 라인(ROL)으로 전달될 수 있다. 즉, 센싱 라인(PSL)에 센싱 신호가 인가될 때의 리드아웃 전위 값의 변화가 별도의 제어부로 전송될 수 있다.
리드아웃 라인(ROL)의 전위는 센싱 커패시터(PC)의 제1 전극 전위(V1), 즉, 센싱 커패시터(PC)에 충전되었던 전하량에 비례하게 되고, 센싱 커패시터(PC)에 저장되는 전하량은 포토 다이오드(PD)에 공급되는 광량에 비례하므로, 리드아웃 라인(ROL)의 전위 값의 변화를 통해 해당 광 센서(FPS)에 얼마만큼의 광이 공급되었는지를 파악할 수 있다. 광 센서(FPS)에 공급된 광량을 통해, 광 센서(FPS)는 물체의 접촉 여부 및 접촉 상태(접촉 거리 및 접촉 면적 등)를 판단할 수 있으며, 판단된 정보를 조합하여 전체적인 이미지(예컨대, 지문 이미지)를 구성할 수 있다.
포토 다이오드(PD)를 구동하기 위한 센서 구동 회로의 다양한 구성들을 포함하는 센서 회로층 상에는 센서 소자층(PFSL)이 배치될 수 있다.
센서 소자층(PFSL)은 센서 회로층(또는, 기판(SUB)) 상에 배치된 제3 및 제4 뱅크들(BNK3, BNK4), 제5 및 제6 전극들(RFE3, RFE4), 제1 절연층(INS1), 발광 소자(LD), 제7 및 제8 전극들(CTE3, CTE4), 제2 절연층(INS2), 및 제3 절연층(INS3)을 포함할 수 있다.
제3 및 제4 뱅크들(BNK3, BNK4)은 표시 소자층(DPL)의 제1 및 제2 뱅크들(BNK1, BNK2)과 실질적으로 동일한 구성일 수 있고, 제5 및 제6 전극들(RFE3, RFE4)은 표시 소자층(DPL)의 제1 및 제2 전극들(RFE1, RFE2)과 실질적으로 동일한 구성일 수 있으며, 제7 및 제8 전극들(CTE3, CTE4)은 제3 및 제4 전극들(CTE1, CTE2)과 실질적으로 동일한 구성일 수 있다. 또한, 제1 절연층(INS1), 제2 절연층(INS2), 및 제3 절연층(INS3)은 표시 소자층(DPL) 및 센서 소자층(PFSL)에 공통되는 구성들일 수 있다. 즉, 표시 소자층(DPL) 및 센서 소자층(PFSL)이 포함하는 구성들은 실질적으로 동일하거나 유사할 수 있으므로, 중복되는 설명은 생략하거나 간략화 하기로 한다.
포토 다이오드(PD)는 제5 전극(RFE3)(또는, 제1 센싱 전극) 및 제6 전극(RFE4)(또는, 제2 센싱 전극) 사이에 마련된 공간에 배치될 수 있다. 포토 다이오드(PD)는 일 단부(EP3) 및 타 단부(EP4)를 포함할 수 있고, 포토 다이오드(PD)의 일 단부(EP3)는 제7 전극(CTE3)(또는, 제3 센싱 전극)을 통해 제5 전극(RFE3)과 연결될 수 있으며, 타 단부(EP4)는 제8 전극(CTE4)(또는, 제4 센싱 전극)을 통해 제6 전극(RFE4)과 연결될 수 있다.
센서 소자층(PFSL)의 각 구성들은 표시 소자층(DPL)의 대응하는 각 구성들과 동일층에 배치될 수 있다. 예를 들어, 센서 소자층(PFSL)의 제5 전극(RFE3) 및 제6 전극(RFE4)은 표시 소자층(DPL)의 제1 전극(RFE1) 및 제2 전극(RFE2)과 동일층에 배치될 수 있다. 즉, 제5 전극(RFE3) 및 제6 전극(RFE4)은 각각 제1 전극(RFE1) 및 제2 전극(RFE2)과 동시에 형성될 수 있다. 다른 실시예로, 제1 전극(RFE1) 및 제2 전극(RFE2)이 서로 다른 층에 배치될 경우, 제5 전극(RFE3) 및 제6 전극(RFE4)도 서로 다른 층에 배치될 수 있으며, 제5 전극(RFE3)은 제1 전극(RFE1)과 동일층에 배치되고, 제6 전극(RFE4)은 제2 전극(RFE2)과 동일층에 배치될 수 있다. 또한, 센서 소자층(PFSL)의 포토 다이오드(PD)는 표시 소자층(DPL)의 발광 소자(LD)와 동일층에 형성될 수 있다.
제5 전극(RFE3)은 제3 연결 배선(CNL3)에 연결될 수 있고, 제6 전극(RFE4)은 제4 연결 배선(CNL4)에 연결될 수 있다. 제5 전극(RFE3) 및 제6 전극(RFE4)은 제3 연결 배선(CNL3) 및 제4 연결 배선(CNL4)을 통해 센서 구동 신호를 제공받고, 제공된 센서 구동 신호를 포토 다이오드(PD)에 제공할 수 있다.
제3 연결 배선(CNL3) 및 제4 연결 배선(CNL4)은 각각 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2)과 전기적으로 분리될 수 있다. 즉, 화소 영역(DPA)의 발광 소자(LD)들은 센서 영역(SA)의 포토 다이오드(PD)와 서로 개별적으로 구동할 수 있다. 다만, 이에 한정되는 것은 아니며, 제3 연결 배선(CNL3) 및 제4 연결 배선(CNL4) 중 어느 하나는 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2) 중 어느 하나와 전기적으로 연결될 수도 있다.
화소 영역(DPA)의 발광 소자(LD)에서 방출된 광(OL)은 반사층(MRL)을 투과하여 제3 방향(DR3)으로 진행할 수 있다. 발광 소자(LD)에서 방출된 광(OL)은 외부 물체(예컨대, 손가락(FINGER))에 의해 반사될 수 있으며, 반사된 광의 적어도 일부는 포토 다이오드(PD)에 입사될 수 있다. 도 48을 참조하여 설명한 바와 같이, 포토 다이오드(PD)에 공급된 광량에 따라 광 센서(FPS)는 물체의 접촉 여부 및 접촉 상태를 판단할 수 있으며, 판단된 정보를 조합하여 전체적인 이미지(예컨대, 지문 이미지)를 구성할 수 있다.
한편, 상술한 바와 같이, 광 센서(FPS)의 위치는 도 46의 실시예에 한정되는 것은 아니며 다양한 위치에 배치될 수 있다. 예를 들어, 도 50에 도시된 바와 같이, 표시 장치(1002)는 기존 화소 유닛(PXU)의 영역 내에 배치되는 광 센서(FPS') 및 보조 화소들(PXL1', PXL2', PXL3')을 포함할 수 있다.
광 센서(FPS')는 각 화소 유닛(PXU)이 배치되는 영역 중 일부에 형성될 수 있고, 광 센서(FPS')가 형성된 위치의 화소 유닛(PXU)은 보조 화소 유닛(PXU')으로서 기존 화소 유닛(PXU)에 비해 좁은 면적에 형성될 수 있다. 즉, 보조 화소 유닛(PXU')과 이에 대응되는 광 센서(FPS')들의 면적은 기존 화소 유닛(PXU)의 면적과 실질적으로 동일할 수 있다.
보조 화소 유닛(PXU')에 배치된 반사층(MRL)은 보조 화소 유닛(PXU')이 포함하는 발광 소자와 적어도 일부가 중첩하는 개구부(OPs)를 포함할 수 있다.
상술한 바와 같이, 표시 장치(1001)는 반사층(MRL)을 통해 사용자에게 미러 기능을 제공할 수 있다. 또한, 표시 장치(1001)는 센서 영역(SA)에 형성된 광 센서(FPS)를 지문 센싱 기능을 수행할 수 있다. 이에 따라, 표시 장치에 지문 센서를 형성하기 위한 별도의 공정이 생략될 수 있고, 표시 장치의 제조 공정이 단순화되며, 제조 비용이 절감될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
11: 제1 반도체층 12: 활성층
13: 제2 반도체층 14: 절연 피막
15: 전극층 1000: 표시 장치
PXL: 화소들 PXL1: 제1 화소
PXL2: 제2 화소 PXL3: 제3 화소
SUB: 기판 PCL: 화소 회로층
DPL: 표시 소자층 MRL: 반사층
MRL1: 제1 반사층 MRL2: 제2 반사층
OP: 개구부 RFE1: 제1 전극
RFE2: 제2 전극 CTE1: 제3 전극
CTE4: 제4 전극 LD: 발광 소자
INS1: 제1 절연층 INS2: 제2 절연층
INS3: 제3 절연층 INS4: 제4 절연층
BS: 베이스 수지 SCT: 산란 입자
WC: 파장 변환 입자 WCL: 파장 변환층

Claims (24)

  1. 기판;
    상기 기판 상에 배치된 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 발광 소자; 및
    상기 발광 소자 상에 배치되고, 상기 발광 소자와 중첩하는 개구부를 포함하는 제1 반사층을 포함하고,
    상기 제1 반사층은 제1 반사율을 갖는 물질을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮고, 상기 발광 소자 및 상기 기판 사이에 배치되는 제1 절연층;
    상기 제1 전극 상에 배치되고 상기 발광 소자의 일 단부와 접촉하는 제3 전극;
    상기 제2 전극 상에 배치되고, 상기 발광 소자의 타 단부와 접촉하는 제4 전극; 및
    상기 발광 소자, 상기 제3 전극, 및 상기 제4 전극을 덮는 제2 절연층을 더 포함하되,
    상기 제1 절연층은 제1 영역 및 제2 영역을 포함하고,
    상기 제3 전극은 상기 제1 영역을 통해 상기 제1 전극과 접촉하고, 상기 제4 전극은 상기 제2 영역을 통해 상기 제2 전극과 접촉하는 표시 장치.
  3. 제2 항에 있어서,
    상기 발광 소자의 외주면의 적어도 일부를 둘러싸는 고정층을 더 포함하고, 상기 고정층은 상기 제1 절연층 및 발광 소자 사이에 배치되는 표시 장치.
  4. 제1 항에 있어서,
    상기 발광 소자 및 상기 제1 반사층 사이에 배치된 절연층을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 절연층은 파장 변환 입자 및 산란 입자를 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 반사층 상에 배치되는 파장 변환층을 더 포함하되, 상기 파장 변환층은 파장 변환 입자 및 산란 입자를 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 전극은 평면상 상기 제1 전극을 둘러싸도록 배치되는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 반사층 상에 배치되는 제2 반사층을 더 포함하되,
    상기 제2 반사층은 제2 반사율을 갖는 물질을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 반사층과 전기적으로 연결된 터치 감지 제어부를 더 포함하고,
    상기 터치 감지 제어부는 상기 제1 반사층으로부터 제공된 터치 감지 신호에 따라 터치 위치를 판단하는 표시 장치.
  10. 제9 항에 있어서,
    상기 터치 감지 제어부는 상기 제1 반사층의 정전용량 값의 변화를 상기 터치 감지 신호로 제공받는 표시 장치.
  11. 제9 항에 있어서,
    상기 터치 감지 제어부는 상기 제2 반사층과 전기적으로 더 연결되고, 상기 제2 반사층의 정전용량 값의 변화를 상기 터치 감지 신호로 제공받는 표시 장치.
  12. 제9 항에 있어서,
    상기 터치 감지 제어부는 상기 제2 반사층과 전기적으로 더 연결되고, 상기 제1 반사층 및 상기 제2 반사층 사이의 정전용량 값의 변화를 상기 터치 감지 신호로 제공받는 표시 장치.
  13. 제8 항에 있어서,
    상기 제1 반사층과 전기적으로 연결된 압력 감지 제어부를 더 포함하고, 상기 압력 감지 제어부는 상기 제1 반사층으로부터 제공된 압력 감지 신호에 따라 압력의 세기를 판단하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 반사층은 감지 패턴을 포함하되,
    상기 감지 패턴은 평면상 적어도 일부가 구부러진 형태를 가지고, 압력이 가해지는 경우 저항 값이 변화하며,
    상기 압력 감지 제어부는 상기 감지 패턴의 저항 값의 변화를 상기 압력 감지 신호로 제공받는 표시 장치.
  15. 제14 항에 있어서,
    상기 압력 감지 제어부는,
    상기 제2 반사층과 전기적으로 더 연결되고, 상기 제2 반사층은 온도 보상 패턴을 포함하되,
    상기 온도 보상 패턴은 상기 감지 패턴과 중첩하고, 상기 감지 패턴과 동일한 형상을 갖는 표시 장치.
  16. 제15 항에 있어서,
    상기 압력 감지 제어부는,
    휘트스톤 브릿지 회로부를 포함하되,
    상기 휘트스톤 브릿지 회로부는,
    제1 노드 및 제2 노드에 연결된 감지 패턴,
    제3 노드 및 제4 노드에 연결된 제1 저항,
    상기 제1 노드 및 상기 제4 노드에 연결된 제2 저항,
    상기 제2 노드 및 상기 제3 노드에 연결된 온도 보상 패턴 및
    상기 제2 노드 및 상기 제4 노드에 연결된 증폭 회로를 포함하고,
    상기 제1 노드에는 구동 전압이 인가되고, 상기 제3 노드는 접지부에 연결되며,
    상기 증폭 회로는 상기 제2 노드 및 상기 제4 노드의 전압차에 기초하여 상기 압력 감지 신호를 출력하는 표시 장치.
  17. 제8 항에 있어서,
    상기 제1 반사층 및 상기 제2 반사층 사이에 배치된 절연층을 더 포함하는 표시 장치.
  18. 제1 항에 있어서,
    상기 기판 상에 배치되는 제1 센싱 전극 및 제2 센싱 전극; 및
    상기 제1 센싱 전극 및 상기 제2 센싱 전극과 전기적으로 연결된 포토 다이오드를 더 포함하고,
    상기 제1 및 제2 센싱 전극들은 상기 제1 및 제2 전극들과 동일층에 배치되고,
    상기 포토 다이오드는 상기 발광 소자와 동일층에 배치되며,
    상기 제1 반사층은 상기 포토 다이오드와 중첩하지 않는 표시 장치.
  19. 기판;
    상기 기판 상에 배치된 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 발광 소자;
    상기 발광 소자 상에 배치되고, 상기 발광 소자와 중첩하는 개구부를 포함하는 제1 반사층; 및
    상기 제1 반사층과 전기적으로 연결되는 터치 감지 제어부를 포함하되,
    터치 입력에 따라 상기 제1 반사층의 정전용량 값이 변화하고,
    상기 터치 감지 제어부는 상기 정전용량 값의 변화에 기초하는 터치 감지 신호에 따라 터치 위치를 판단하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 반사층은 제1 감지 패턴 및 제1 서브 감지 패턴을 포함하고, 상기 터치 감지 제어부는 상기 제1 감지 패턴 및 상기 제1 서브 감지 패턴 사이의 상호 정전용량 값의 변화를 상기 터치 감지 신호로 제공받는 표시 장치.
  21. 제19 항에 있어서,
    상기 제1 반사층 상에 배치되는 제2 반사층을 더 포함하되,
    상기 제2 반사층은 상기 터치 감지 제어부와 전기적으로 연결되고,
    상기 터치 감지 제어부는 상기 제2 반사층의 정전용량 값 또는 상기 제1 반사층 및 상기 제2 반사층 사이의 정전용량 값의 변화를 상기 터치 감지 신호로 제공받는 표시 장치.
  22. 제19 항에 있어서,
    상기 제1 반사층은,
    복수의 제1 감지 전극들;
    제1 방향을 따라 서로 이웃하는 상기 복수의 제1 감지 전극들을 연결하는 제1 연결부; 및
    상기 복수의 제1 감지 전극들 사이에 배치된 복수의 제2 감지 전극들을 포함하는 표시 장치.
  23. 제22 항에 있어서,
    상기 제1 반사층 상에 배치되고, 상기 제1 방향에 교차하는 제2 방향을 따라 서로 이웃하는 상기 복수의 제2 감지 전극들을 연결하는 제2 연결부를 포함하는 제2 반사층, 및
    상기 제1 연결부 및 상기 제2 연결부 사이에 배치된 절연층을 더 포함하는 표시 장치.
  24. 화소 영역 및 센서 영역을 포함하는 기판;
    상기 화소 영역에 배치된 화소; 및
    상기 센서 영역에 배치된 광 센서를 포함하되,
    상기 화소는,
    상기 기판 상에 배치된 제1 전극 및 제2 전극,
    상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 발광 소자,
    상기 발광 소자 상에 배치되고, 상기 발광 소자와 중첩하는 개구부를 포함하며, 일정한 반사율을 갖는 물질을 포함하는 제1 반사층을 포함하고,
    상기 광 센서는,
    상기 기판 상에 배치된 제1 센싱 전극 및 제2 센싱 전극, 및
    상기 제1 센싱 전극 및 상기 제2 센싱 전극과 전기적으로 연결된 포토 다이오드를 포함하는 표시 장치.
KR1020190142715A 2019-11-08 2019-11-08 표시 장치 KR20210056483A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190142715A KR20210056483A (ko) 2019-11-08 2019-11-08 표시 장치
PCT/KR2020/013807 WO2021091098A1 (ko) 2019-11-08 2020-10-08 표시 장치
US17/755,784 US11855055B2 (en) 2019-11-08 2020-10-08 Display device
CN202080077707.6A CN114651327A (zh) 2019-11-08 2020-10-08 显示装置
US18/395,437 US20240128250A1 (en) 2019-11-08 2023-12-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190142715A KR20210056483A (ko) 2019-11-08 2019-11-08 표시 장치

Publications (1)

Publication Number Publication Date
KR20210056483A true KR20210056483A (ko) 2021-05-20

Family

ID=75848113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190142715A KR20210056483A (ko) 2019-11-08 2019-11-08 표시 장치

Country Status (4)

Country Link
US (2) US11855055B2 (ko)
KR (1) KR20210056483A (ko)
CN (1) CN114651327A (ko)
WO (1) WO2021091098A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022260359A1 (ko) * 2021-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220352414A1 (en) * 2021-04-30 2022-11-03 Sharp Kabushiki Kaisha Combined auxiliary electrode and reflective bank for three-dimensional qled pixel

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR101490758B1 (ko) 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
AU2015100011B4 (en) * 2014-01-13 2015-07-16 Apple Inc. Temperature compensating transparent force sensor
KR20150131944A (ko) 2014-05-14 2015-11-25 크루셜텍 (주) 이미지 스캔 가능한 디스플레이 장치
US9891746B2 (en) 2014-11-12 2018-02-13 Crucialtec Co., Ltd. Display apparatus capable of image scanning and driving method thereof
KR102460509B1 (ko) 2015-10-06 2022-10-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102605472B1 (ko) 2016-09-09 2023-11-23 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102642016B1 (ko) 2016-11-29 2024-02-28 엘지디스플레이 주식회사 반사 영역을 포함하는 디스플레이 장치
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20180078669A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR102329084B1 (ko) * 2017-06-30 2021-11-18 엘지디스플레이 주식회사 터치 스크린 패널 및 터치 스크린 일체형 표시 장치
KR102503172B1 (ko) * 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR102559514B1 (ko) * 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
CN108878626B (zh) 2018-06-29 2020-02-18 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
US10756242B2 (en) * 2018-07-30 2020-08-25 Lumileds Llc Light-emitting device with light scatter tuning to control color shift

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022260359A1 (ko) * 2021-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO2021091098A1 (ko) 2021-05-14
CN114651327A (zh) 2022-06-21
US20240128250A1 (en) 2024-04-18
US11855055B2 (en) 2023-12-26
US20220384401A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US20210043699A1 (en) Display device
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
US11769787B2 (en) Display device
US11610938B2 (en) Display panel and display device including the same
US20240128250A1 (en) Display device
KR20190115160A (ko) 표시 장치
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
KR20230159688A (ko) 전자 장치
KR20210145049A (ko) 표시 장치 및 그의 제조 방법
US20230197909A1 (en) Display device
US20230238402A1 (en) Display device
US11610869B2 (en) Display device and tiled display device having the same
US20220328737A1 (en) Display device and manufacturing method therefor
US20210351322A1 (en) Display device
US20230263031A1 (en) Display panel
KR20210157949A (ko) 표시 장치