JP2020057800A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020057800A
JP2020057800A JP2019222833A JP2019222833A JP2020057800A JP 2020057800 A JP2020057800 A JP 2020057800A JP 2019222833 A JP2019222833 A JP 2019222833A JP 2019222833 A JP2019222833 A JP 2019222833A JP 2020057800 A JP2020057800 A JP 2020057800A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
substrate
semiconductor film
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019222833A
Other languages
English (en)
Other versions
JP6807446B2 (ja
Inventor
下村　明久
Akihisa Shimomura
明久 下村
純一 肥塚
Junichi Hizuka
純一 肥塚
岡崎　健一
Kenichi Okazaki
健一 岡崎
靖正 山根
Yasumasa Yamane
靖正 山根
裕平 佐藤
Yuhei Sato
裕平 佐藤
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020057800A publication Critical patent/JP2020057800A/ja
Application granted granted Critical
Publication of JP6807446B2 publication Critical patent/JP6807446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

【課題】新規な酸化物半導体膜を提供する。【解決手段】Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、Ｉｎ１＋ｘＭ１−ｘＯ３（ＺｎＯ）ｙ（ｘは０＜ｘ＜０．５を満たす数、ｙは概略１を表す。）構造の固溶域近傍の組成を有する。特に、酸化物半導体膜のＩｎ、Ｍ、及びＺｎの原子数の比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下である。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特
に、本発明の一態様は、酸化物半導体膜、または当該酸化物半導体膜の製造方法に関する
。または、本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装
置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
非特許文献１において、Ｉｎ１−ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは−１≦ｘ≦１を
満たす数、ｍは自然数）で表されるホモロガス相が存在することが述べられている。また
、非特許文献１では、ホモロガス相の固溶域（ｓｏｌｉｄ ｓｏｌｕｔｉｏｎ ｒａｎｇ
ｅ）について述べられている。例えば、ｍ＝１の場合のホモロガス相の固溶域は、ｘが−
０．３３から０．０８の範囲であることが述べられており、ｍ＝２の場合のホモロガス相
の固溶域は、ｘが−０．６８から０．３２の範囲であることが述べられている。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示さ
れている（例えば、特許文献１参照）。
特開２００７−９６０５５号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐｐ．２９８−３１５
非特許文献１では、ＩｎｘＺｎｙＧａｚＯｗの例が示されており、ｘ，ｙ及びｚがＺｎ
Ｇａ２Ｏ４近傍の組成、つまりｘ，ｙ及びｚが（ｘ，ｙ，ｚ）＝（０，１，２）に近い値
を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすいことが記載され
ている。スピネル型の結晶構造を有する化合物として、ＡＢ２Ｏ４（Ａ及びＢは金属）で
表される化合物が知られている。
しかしながら、スピネル型の結晶構造がＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜中に形成、
あるいは混在すると、当該Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜を有する半導体装置（例え
ばトランジスタ）の電気特性または信頼性に悪影響を与える場合がある。
上述の問題に鑑み、本発明の一態様は、新規な酸化物半導体膜を提供することを課題の
一とする。または、本発明の一態様は、半導体装置に良好な電気特性を付与することを課
題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。また
は、新規な構成の半導体装置を提供することを課題の一とする。または、新規な構成の表
示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、Ｚｎ
と、を有する酸化物半導体膜であって、酸化物半導体膜は、Ｉｎ１＋ｘＭ１−ｘＯ３（Ｚ
ｎＯ）ｙ（ｘは０＜ｘ＜０．５を満たす数、ｙは概略１を表す。）構造の固溶域近傍の組
成を有する酸化物半導体膜である。
また、上記態様において、ｘが概略０．３３であると好ましい。
また、上記態様において、酸化物半導体膜のＩｎ、Ｍ、及びＺｎの原子数の比は、Ｉｎ
：Ｍ：Ｚｎ＝４：２：３近傍であり、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり
、且つＺｎが２以上４以下であると好ましい。
また、上記態様において、酸化物半導体膜は、スパッタリング装置により形成され、ス
パッタリング装置は、多結晶金属酸化物ターゲットを有し、多結晶金属酸化物ターゲット
は、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１近傍の組成であり、多結晶金属酸化物ターゲットの
Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが３．１以上５．１以下で
あると好ましい。
また、上記態様において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を
有すると好ましい。
また、上記態様において、酸化物半導体膜は、水素濃度が１×１０２０ａｔｏｍｓ／ｃ
ｍ３未満である領域を有すると好ましい。また、上記態様において、酸化物半導体膜は、
Ｉｎ、Ｍ、Ｚｎ、及びＯの合計が９９．９７ａｔｏｍｉｃ％以上である領域を有すると好
ましい。また、上記態様において、酸化物半導体膜は、Ｆｅ、Ｎｉ、及びＳｉの合計が０
．０３ａｔｏｍｉｃ％未満である領域を有すると好ましい。
また、本発明の他の一態様は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。
）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、第１の酸化物半導
体膜と、第１の酸化物半導体膜上の第２の酸化物半導体膜と、を有し、第１の酸化物半導
体膜は、Ｉｎ１＋ｘＭ１−ｘＯ３（ＺｎＯ）ｙ（ｘは０＜ｘ＜０．５を満たす数、ｙは概
略１を表す。）構造の固溶域近傍の組成であり、第２の酸化物半導体膜は、Ｉｎ１＋ｖＭ
１−ｖＯ３（ＺｎＯ）ｗ（ｖは−０．２≦ｖ＜０．２を満たす数、ｗは概略１を表す。）
構造の固溶域近傍の組成であり、且つ第１の酸化物半導体膜よりもＩｎの原子数が少ない
領域を有する酸化物半導体膜である。
上記態様において、ｘが概略０．３３であり、ｖが概略０であると好ましい。
また、上記態様において、第１の酸化物半導体膜のＩｎ、Ｍ、及びＺｎの原子数の比は
、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、第２の酸化物半導体膜のＩｎ、Ｍ、及びＺｎ
の原子数の比は、Ｉｎ：Ｍ：Ｚｎ＝１：１：１近傍であり、第１の酸化物半導体膜のＩｎ
が４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下であると好まし
い。
また、上記態様において、第１の酸化物半導体膜及び第２の酸化物半導体膜は、スパッ
タリング装置により形成され、スパッタリング装置は、第１の多結晶金属酸化物ターゲッ
トと、第２の多結晶金属酸化物ターゲットと、を有し、第１の多結晶金属酸化物ターゲッ
トは、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１近傍の組成であり、第２の多結晶金属酸化物ター
ゲットは、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２近傍の組成であり、第１の多結晶金属酸化物
ターゲットのＩｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが３．１以上
５．１以下であると好ましい。
上記態様において、第１の酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を
有すると好ましい。
また、上記態様において、第１の酸化物半導体膜は、水素濃度が１×１０２０ａｔｏｍ
ｓ／ｃｍ３未満である領域を有すると好ましい。また、上記態様において、第１の酸化物
半導体膜は、Ｉｎ、Ｍ、Ｚｎ、及びＯの合計が９９．９７ａｔｏｍｉｃ％以上である領域
を有すると好ましい。また、上記態様において、第１の酸化物半導体膜は、Ｆｅ、Ｎｉ、
及びＳｉの合計が０．０３ａｔｏｍｉｃ％未満である領域を有すると好ましい。
また、本発明の他の一態様は、上記のいずれかの酸化物半導体膜と、酸化物半導体膜に
接するゲート絶縁膜と、ゲート絶縁膜に接するゲート電極と、酸化物半導体膜に電気的に
接続されるソース電極と、酸化物半導体膜に電気的に接続されるドレイン電極と、を有す
る半導体装置である。
また、本発明の他の一態様は、上記のいずれかの酸化物半導体膜と、表示素子と、を有
する表示装置である。また、本発明の他の一態様は、当該表示装置と、タッチセンサと、
を有する、表示モジュールである。また、本発明の他の一態様は、上記のいずれかの酸化
物半導体膜、上記の半導体装置、上記の表示装置、または上記の表示モジュールと、操作
キーまたはバッテリと、を有する電子機器である。
本発明の一態様により、新規な酸化物半導体膜を提供することができる。または、本発
明の一態様により、半導体装置に良好な電気特性を付与することができる。または、信頼
性の高い半導体装置を提供することができる。または、新規な構成の半導体装置を提供す
ることができる。または、新規な構成の表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
酸化物半導体膜の原子数比を説明する図。 相平衡状態図を説明する図。 ターゲットの原子数比とＺｎの残留率との関係を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 粒子がペレットに付着する位置を説明する図。 粒子がペレットに付着する位置を説明する図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す断面図。 バンド構造を説明する図。 半導体装置の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 酸化物半導体膜中に移動する酸素を表すモデル図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置及びスパッタリングターゲット近傍における電位分布を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 成膜装置の一例を示す上面図。 成膜装置の一例を示す断面図。 表示装置を説明するブロック図及び回路図。 タッチパネルの一例を示す斜視図。 表示装置の一例を示す断面図。 タッチセンサの一例を示す断面図。 タッチパネルの一例を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 表示モジュールを説明する図。 電子機器を説明する図。 表示装置の斜視図。 成膜装置の構成を説明する図。 実施例に係る試料のＸＲＤ結果を説明する図。 実施例に係る試料の断面ＴＥＭ像を説明する図。 実施例に係る試料の測定座標を説明する図。 実施例に係る試料のＸＲＤ結果を説明する図。 実施例に係る試料のＸＲＤ結果を説明する図。 実施例に係る試料のＸＲＤ結果を説明する図。 実施例に係る試料のＸＲＤ結果を説明する図。 実施例に係る試料のＸＲＤ結果を説明する図。 実施例に係る試料のＳＩＭＳ結果を説明する図。 実施例に係るトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係るトランジスタのゲートＢＴストレス試験結果を説明する図。 実施例に係るトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係るトランジスタの断面ＴＥＭ像を説明する図。 実施例に係るトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例に係るトランジスタのゲートＢＴストレス試験結果を説明する図。 実施例に係るトランジスタのＩｄ−Ｖｄ特性を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態及び実施例の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素
の含有量が多い膜を指す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを
指す符号は異なる図面間でも共通して用いる場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角
度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。ま
た、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態
をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されて
いる状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直
」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によっ
ては、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」と
しての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳
密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」
と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導
体」と言い換えることができる場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である酸化物半導体膜について説明する。
本発明の一態様の酸化物半導体膜は、インジウム（Ｉｎ）と、Ｍ（ＭはＡｌ、Ｇａ、Ｙ
、またはＳｎを表す。）と、亜鉛（Ｚｎ）と、を有する。特に、Ｍはガリウム（Ｇａ）で
あると好ましい。以下では、ＭをＧａとして説明する。
酸化物半導体膜がＩｎを有すると、例えばキャリア移動度（電子移動度）が高くなる。
また、酸化物半導体膜がＧａを有すると、例えば酸化物半導体膜のエネルギーギャップ（
Ｅｇ）が大きくなる。なお、Ｇａは、酸素との結合エネルギーが高い元素であり、酸素と
の結合エネルギーがＩｎよりも高い。また、酸化物半導体膜がＺｎを有すると、酸化物半
導体膜の結晶化が起こり易い。
ここで、本発明の一態様の酸化物半導体膜について、図１乃至図１３を用いて説明する
。
＜１−１．相平衡状態図＞
図１は、本発明の一態様の酸化物半導体膜の原子数比を説明する、相平衡状態図の一例
である。
図１では、本発明の一態様の酸化物半導体膜が有する、Ｉｎ、Ｍ、及びＺｎの原子数比
の好ましい範囲について例示している。なお、酸素の原子数比については図１には記載し
ない。
本発明の一態様の酸化物半導体膜は、Ｉｎと、Ｍと、Ｚｎと、を有する酸化物半導体膜
であって、酸化物半導体膜は、Ｉｎ１＋ｘＭ１−ｘＯ３（ＺｎＯ）ｙ（ｘは０＜ｘ＜０．
５を満たす数、ｙは概略１を表す。）構造の固溶域近傍の組成である。すなわち、図１に
示す領域１１近傍の酸化物半導体膜である。
なお、本発明の一態様の酸化物半導体膜の成膜方法としては、例えば、スパッタリング
法、パルスレーザ堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などが挙げられる。熱ＣＶＤ法の例
としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。特に、本発明の一態様の酸化物半導体膜として
は、スパッタリング装置を用いて形成すると、大面積のガラス基板などであっても均一な
成膜が可能であるため好ましい。
ここで、相平衡状態図における、各元素の原子数の比について、図２（Ａ）（Ｂ）を用
いて説明する。図２（Ａ）（Ｂ）には、Ｘ、Ｙ及びＺを頂点とする正三角形と、座標点の
例として座標点Ｒ（４：２：１）を示す。ここで各頂点はそれぞれ元素Ｘ、Ｙ及びＺを表
す。それぞれの原子数の比は、各頂点に近いほど高く、遠いほど低い。また、図２（Ａ）
に示すようにそれぞれの原子数の比は、座標点から、その三角形の頂点の対辺までの垂線
の長さであらわされる。例えば、元素Ｘであれば、座標点から頂点Ｘの対辺、すなわち辺
ＹＺまでの垂線２１の長さで表される。よって、図２（Ａ）（Ｂ）に示す座標Ｒは、元素
Ｘ、元素Ｙ及び元素Ｚの原子数比が垂線２１、垂線２２及び垂線２３の長さの比、すなわ
ちｘ：ｙ：ｚ＝４：２：１であることを表す。また、頂点Ｘと座標点Ｒを通る直線が辺Ｙ
Ｚと交わる点をγとする。この時、線分Ｙγの長さと線分γＺの長さの比をＹγ：γＺと
すると、Ｙγ：γＺ＝（元素Ｚの原子数）：（元素Ｙの原子数）となる。
また、図２（Ｂ）に示すように、座標点Ｒを通り、三角形の３辺とそれぞれ平行な３つ
の直線を引く。この時３つの直線と３辺との交点を用いて、ｘ、ｙ、及びｚは図２（Ｂ）
に示す通り表すことができる。
なお、非特許文献１に記載されているように、Ｉｎ、元素Ｍ、及びＺｎを有する酸化物
では、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは自然数）で表されるホモロガス相（ホモロガスシリ
ーズ）が存在することが知られている。図１に示す太い直線は、Ｉｎ２Ｏ３、Ｍ２Ｏ３、
及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合に、単一相の固溶域をとり得るこ
とが知られている組成である。
より詳しくは、図１に示す相平衡状態図において、破線は、Ｉｎ：Ｍ：Ｚｎ＝（１＋α
）：（１−α）：１構造（αは−１≦α≦１を満たす数）の固溶域、Ｉｎ：Ｍ：Ｚｎ＝（
１＋α）：（１−α）：２構造の固溶域、Ｉｎ：Ｍ：Ｚｎ＝（１＋α）：（１−α）：３
構造の固溶域、Ｉｎ：Ｍ：Ｚｎ＝（１＋α）：（１−α）：４構造の固溶域、及びＩｎ：
Ｍ：Ｚｎ＝（１＋α）：（１−α）：５構造の固溶域を表す。また、一点鎖線は、Ｉｎ：
Ｍ＝１：１、Ｉｎ：Ｍ＝１：２、Ｉｎ：Ｍ＝１：３、Ｉｎ：Ｍ＝１：７、Ｉｎ：Ｍ＝２：
１、Ｉｎ：Ｍ＝３：１、及びＩｎ：Ｍ＝５：１の組成となるラインを表す。
また、図１に示す四角のシンボルは、スピネル型の結晶構造が混在しやすいことが知ら
れている組成である、ＺｎＭ２Ｏ４を示す座標である。また、図１に示す黒丸のシンボル
で示す座標Ａは、Ｉｎ：Ｍ：Ｚｎ＝１．３３：０．６７：１（概ねＩｎ：Ｍ：Ｚｎ＝４：
２：３）の組成である。また、図１に示す三角のシンボルで示す座標Ｂは、Ｉｎ：Ｍ：Ｚ
ｎ＝１：１：１の組成である。また、図１に示す二点鎖線は、Ｉｎを示す座標と、ＺｎＭ
２Ｏ４を示す座標と、を結んだ直線である。また、図１に示す領域１２は、スピネル型の
結晶構造が共存しやすい領域である。
非特許文献１では、図１に示すＩｎ：Ｍ：Ｚｎ＝（１＋α）：（１−α）：１構造の固
溶域、Ｉｎ：Ｍ：Ｚｎ＝（１＋α）：（１−α）：２構造の固溶域、Ｉｎ：Ｍ：Ｚｎ＝（
１＋α）：（１−α）：３構造の固溶域、Ｉｎ：Ｍ：Ｚｎ＝（１＋α）：（１−α）：４
構造の固溶域、及びＩｎ：Ｍ：Ｚｎ＝（１＋α）：（１−α）：５構造の固溶域は、Ｉｎ
２Ｏ３、Ｍ２Ｏ３、及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合の平衡状態で
の結果である。
一方で、スパッタリング装置等を用いて形成された酸化物半導体膜は、高温（例えば、
１０００℃以上１５００℃以下）の熱処理を行わない場合、準平衡状態を取り得る。この
場合、非特許文献１に示す単一相の固溶域を取り得る範囲から多少のずれがあっても単一
相を取り得る場合がある。
また、Ｉｎ：Ｍ：Ｚｎ＝（１＋α）：（１−α）：１構造の固溶域でも、領域１２に示
すスピネル相が共存しやすい領域に近づくと、単一相（例えばホモロガス相）の酸化物半
導体膜を形成しようとしても、酸化物半導体膜中にスピネル型の結晶構造が含まれる場合
がある。
また、Ｉｎ：Ｍ：Ｚｎ＝（１＋α）：（１−α）：１構造の固溶域から大きくずれた場
合、すなわち、単一相を示すストイキオメトリから組成が大きく外れた場合においては、
酸化物半導体膜中に複数の結晶構造が共存（例えば、二相共存、三相共存など）する場合
がある。酸化物半導体膜中に複数の結晶構造が共存する場合、異なる結晶構造の間におい
て、粒界（グレインバウンダリーともいう）が形成され、酸化物半導体膜の電気特性、ま
たは信頼性が悪くなる場合がある。または、酸化物半導体膜中に複数の結晶構造が共存す
る場合、酸化物半導体膜の結晶性等のばらつきの要因ともなり得る。
したがって、本発明の一態様の酸化物半導体膜としては、単一相、特にホモロガス相を
示す結晶構造であると好適である。
そこで、本発明の一態様の酸化物半導体膜においては、Ｉｎ１＋ｘＭ１−ｘＯ３（Ｚｎ
Ｏ）ｙ（ｘは０＜ｘ＜０．５を満たす数、ｙは概略１を表す。）構造の固溶域近傍の組成
とし、ＭよりもＩｎの含有率を多くすることで、領域１２に示すスピネル相が共存しやす
い領域から離れ、単一相を示す結晶構造となることが可能となる。また、Ｉｎの含有率を
多くすることで、酸化物半導体膜のキャリア移動度（電子移動度）を高くすることができ
る。
特に、本発明の一態様の酸化物半導体膜は、Ｉｎ１＋ｘＭ１−ｘＯ３（ＺｎＯ）ｙ（ｘ
は０＜ｘ＜０．５を満たす数、ｙは概略１を表す。）構造の固溶域近傍の組成の中でも、
特に図１に示す黒丸のシンボルで示す座標Ａ（Ｉｎ：Ｍ：Ｚｎ＝１．３３：０．６７：１
（概ねＩｎ：Ｍ：Ｚｎ＝４：２：３））近傍の組成とすることが好ましい。
なお、本明細書等において、近傍とは、ある金属原子Ｍの原子数比に対して、プラス・
マイナス１以内、さらに好ましくはプラス・マイナス０．５以内の範囲とすればよい。例
えば、酸化物半導体膜の組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３の近傍である場合、Ｇａが
１以上３以下（１≦Ｇａ≦３）であり、且つＺｎが２以上４以下（２≦Ｚｎ≦４）、好ま
しくはＧａが１．５以上２．５以下（１．５≦Ｇａ≦２．５）であり、且つＺｎが２以上
４以下（２≦Ｚｎ≦４）であればよい。また、本明細書等において、概略とは、ある数字
のプラス・マイナス０．２もその範囲に含まれる。例えば、概略１とは、０．８以上１．
２以下が範囲に含まれる。
また、酸化物半導体膜をスパッタリング装置にて成膜する場合、ターゲットの原子数比
からずれた原子数比の膜が形成される場合がある。特に、成膜時の基板温度によっては、
Ｚｎは、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。したがって
、本発明の一態様の酸化物半導体膜においては、ターゲットの原子数比からずれた原子数
比の酸化物半導体膜も本発明の一態様の酸化物半導体膜の範疇に含めるものとする。なお
、スパッタリング装置に用いるターゲットとしては、多結晶金属酸化物ターゲットである
ことが好ましい。
ここで、Ｉｎ、Ｇａ、及びＺｎを有するターゲットの原子数比と、該ターゲットを用い
てスパッタリング法で得られる酸化物半導体膜との原子数比の関係を調べた結果について
説明する。用いたターゲットの原子数比と、スパッタリング法により得られた酸化物半導
体膜の原子数比とを表１に示す。なお、ターゲットとしては、多結晶金属酸化物ターゲッ
トを用いた。
成膜条件として、成膜ガスにアルゴン及び酸素を用い、酸素流量比を３３％とした。こ
こで酸素流量比とは、酸素流量÷（酸素流量＋アルゴン流量）×１００［％］で表される
量である。また、圧力は０．４Ｐａから０．７Ｐａの範囲とし、基板温度を２００℃乃至
３００℃、電源電力を０．５ｋＷ（ＤＣ）とした。また、成膜装置としては、平行平板型
スパッタリング装置を用いた。
また、表１に示す膜の原子数比は、ＩＣＰ−ＭＳ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐ
ｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて評価した。なお
、表１において、膜の原子数比としては、Ｉｎを１または３として規格化し、Ｇａ及びＺ
ｎを算出した値である。
表１に示す結果より、膜の原子数比であるＩｎ及びＧａは、ターゲットの原子数比から
、大きく変化しないことが分かる。一方で、膜の原子数比であるＺｎは、ターゲットの原
子数比から、大きく変化していることが分かる。
そこで、ターゲットの原子数比と、膜のＺｎの残留率との関係について確認を行った。
ターゲットの原子数比と、Ｚｎの残留率との関係を図３に示す。図３中の数字は、表１に
示すターゲットのＩｎ：Ｇａ：Ｚｎの原子数比を表す。また、図３において、縦軸に示す
Ｚｎ（Ｆｉｌｍ）とは、成膜によって得られた膜のＺｎの原子数比を、Ｉｎ、Ｇａ、及び
Ｚｎの原子数比の和で割った値であり、縦軸に示すＺｎ（Ｔａｒｇｅｔ）とは、ターゲッ
トのＺｎの原子数比を、ターゲットのＩｎ、Ｇａ、及びＺｎの原子数比の和で割った値で
ある。また、図３において、縦軸に示すＺｎ（Ｆｉｌｍ）／Ｚｎ（Ｔａｒｇｅｔ）×１０
０とは、酸化物半導体膜に含まれるＺｎの残留率を表す。また、図３において、横軸に示
すＺｎ（Ｆｉｌｍ）／Ｇａ（Ｆｉｌｍ）とは、成膜によって得られた膜のＺｎの原子数比
を、成膜によって得られた膜のＧａの原子数比で割った値である。
図３に示す結果より、膜のＧａに対するＺｎの原子数比（Ｚｎ（Ｆｉｌｍ）／Ｇａ（Ｆ
ｉｌｍ））と、Ｚｎの残留率（Ｚｎ（Ｆｉｌｍ）／Ｚｎ（Ｔａｒｇｅｔ）×１００）との
間には良好な相関関係があることが分かる。すなわち、Ｇａに対してＺｎが少ない方が、
Ｚｎの残留率が低くなっている。
また、図３に示す結果より、スパッタリング法により得られる酸化物半導体膜のＺｎの
残留率は、ターゲットの原子数比に対し５０％以上９０％以下の範囲内であることがわか
る。すなわち、ターゲットの原子数比と比較して、成膜された酸化物半導体膜のＺｎは大
きく減少する場合がある。
例えば、酸化物半導体膜の組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３の組成を得たい場合、
図３における横軸であるＺｎ（Ｆｉｌｍ）／Ｇａ（Ｆｉｌｍ）の値は１．５である。Ｚｎ
（Ｆｉｌｍ）／Ｇａ（Ｆｉｌｍ）＝１．５のＺｎ残留率としては、概ね７４％となるため
、ターゲットの組成を、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１近傍とすればよいことが分か
る。
なお、本発明の一態様の酸化物半導体膜は、後述するＣＡＡＣ−ＯＳであることが好ま
しい。また、ＣＡＡＣ−ＯＳは、特にスピネル型の結晶構造が含まれないことが好ましい
。スピネル型の結晶構造が含まれているかどうかは、例えば、酸化物半導体膜をＸ線回折
（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって、分析することにより評価す
ることができる。
＜１−２．酸化物半導体の構造＞
次に、本発明の一態様の酸化物半導体膜が有する酸化物半導体の構造について説明する
。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌ
ｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図４（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこ
とができる。
図４（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図４（Ｂ）に示す。図
４（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金
属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または
上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図４（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図４（Ｃ）は
、特徴的な原子配列を、補助線で示したものである。図４（Ｂ）および図４（Ｃ）より、
ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾き
により生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレット
を、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−
ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図４（Ｄ）参照）。図４（Ｃ）で観察されたペレットとペレットとの間で傾きが
生じている箇所は、図４（Ｄ）に示す領域５１６１に相当する。
また、図５（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図５（Ａ）の領域（１）、領域（２）および領域（３）を
拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図５（Ｂ）、図５（Ｃ）および図５（Ｄ
）に示す。図５（Ｂ）、図５（Ｃ）および図５（Ｄ）より、ペレットは、金属原子が三角
形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なる
ペレット間で、金属原子の配列に規則性は見られない。
次に、ＸＲＤによって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解
析を行うと、図６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合
がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、
ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を
向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図６（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピー
クが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ
軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図７（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図７（Ｂ）に示す。図７（Ｂ
）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡ
ＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお
、図７（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１
００）面などに起因すると考えられる。また、図７（Ｂ）における第２リングは（１１０
）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１
／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ
３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純
度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低
い。即ち、安定な特性を有する酸化物半導体であるといえる。
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。な
お、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸
化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界
を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレット
と起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと
呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
［ａ−ｌｉｋｅ ＯＳ］
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図８は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図８より、ａ−ｌｉｋｅ
ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的に
は、図８中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大
きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２に
おいては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ
２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図８中
の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡ
ＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であるこ
とがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜１−３．ＣＡＡＣ−ＯＳの成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
図９（Ａ）は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により
成膜することができる。
図９（Ａ）に示すように、基板５２２０とターゲット５２３０とは向かい合うように配
置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。ま
た、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲ
ット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してタ
ーゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの
磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と
呼ばれる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距
離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下と
する。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積
％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましく
は０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の
電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲッ
ト５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ
領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は
、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒に
は劈開面が含まれる。一例として、図１０に、ターゲット５２３０に含まれるＩｎＭＺｎ
Ｏ４（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）の結晶構造を示す。なお、図１０は
、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ
４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ−Ｏ層
の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ−Ｚｎ
−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に
加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５２００が剥離する（図９（Ａ）参照。）。ペレ
ット５２００は、図１０に示す二つの劈開面に挟まれた部分である。よって、ペレット５
２００のみ抜き出すと、その断面は図９（Ｂ）のようになり、上面は図９（Ｃ）のように
なることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によって、
構造に歪みが生じる場合がある。なお、ペレット５２００の剥離に伴い、ターゲット５２
３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合
体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ
）と呼ぶこともできる。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状
は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合
がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形
）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット
５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以
下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上１００ｎｍ以下、好まし
くは２ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。例えば
、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そ
うすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５
２００が剥離する。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する
場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷
を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場
合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２
４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある
。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の
表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって
外部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積につい
て図１１を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板
状であるため、平面側を基板５２２０の表面に向けて堆積する。このとき、ペレット５２
００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、既に堆積して
いるペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びてい
るため、互いに反発し合う力が生じる。その結果、二つ目のペレット５２００は、既に堆
積しているペレット５２００上を避け、基板５２２０の表面の少し離れた場所に平面側を
基板５２２０の表面に向けて堆積する。これを繰り返すことで、基板５２２０の表面には
、無数のペレット５２００が一層分の厚みだけ堆積する。また、ペレット５２００間には
、ペレット５２００の堆積していない領域が生じる（図１１（Ａ）参照）。
次に、プラズマからエネルギーを受け取った粒子５２０３が基板５２２０の表面に達す
る。粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができ
ない。そのため、粒子５２０３は、ペレット５２００の堆積していない領域へ動き、ペレ
ット５２００の側面に付着する。粒子５２０３は、プラズマから受け取ったエネルギーに
より結合手が活性状態となることで、ペレット５２００と化学的に連結して横成長部５２
０２を形成する（図１１（Ｂ）参照）。
さらに、横成長部５２０２が横方向に成長（ラテラル成長ともいう。）することで、ペ
レット５２００間を連結させる（図１１（Ｃ）参照）。このように、ペレット５２００の
堆積していない領域を埋めるまで横成長部５２０２が形成される。このメカニズムは、原
子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニ
ズムに類似する。
したがって、ペレット５２００がそれぞれ異なる方向を向けて堆積する場合でも、ペレ
ット５２００間を粒子５２０３がラテラル成長しながら埋めるため、明確な結晶粒界が形
成されることがない。また、ペレット５２００間を、粒子５２０３が滑らかに結びつける
ため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領
域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域
間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適
切ではないと考えられる。
次に、新たなペレット５２００が、平面側を基板５２２０の表面に向けて堆積する（図
１１（Ｄ）参照）。そして、粒子５２０３が、ペレット５２００の堆積していない領域を
埋めるように堆積することで横成長部５２０２を形成する（図１１（Ｅ）参照）。こうし
て、粒子５２０３がペレット５２００の側面に付着し、横成長部５２０２がラテラル成長
することで、二層目のペレット５２００間を連結させる（図１１（Ｆ）参照）。ｍ層目（
ｍは二以上の整数。）が形成されるまで成膜は続き、積層体を有する薄膜構造となる。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化
する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表
面でマイグレーションを起こす。その結果、ペレット５２００間が、粒子５２０３を介さ
ずに連結する割合が増加するため、より配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−
ＯＳを成膜する際の基板５２２０の表面温度は、室温以上３４０℃未満、好ましくは室温
以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００
℃以上２００℃以下である。したがって、基板５２２０として第８世代以上の大面積基板
を用いた場合でも、ＣＡＡＣ−ＯＳの成膜に起因した反りなどはほとんど生じないことが
わかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマ
イグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なること
で配向性の低いｎｃ−ＯＳなどとなる。ｎｃ−ＯＳでは、ペレット５２００が負に帯電し
ていることにより、ペレット５２００は一定間隔を空けて堆積する可能性がある。したが
って、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比
べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つ
の大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を
有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５
ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のような成膜モデルにより、ペレットが基板の表面に堆積していくと考えられる。
被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であること
から、エピタキシャル成長とは異なる成長機構である上述した成膜モデルの妥当性が高い
ことがわかる。また、上述した成膜モデルであるため、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳ
は、大面積のガラス基板などであっても均一な成膜が可能であることがわかる。例えば、
基板の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、
ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板の表面に凹凸がある場合でも、その形状に沿ってペレットが
配列することがわかる。
また、上述した成膜モデルより、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには以下
のようにすればよいことがわかる。まず、平均自由行程を長くするために、より高真空状
態で成膜する。次に、基板近傍における損傷を低減するために、プラズマのエネルギーを
弱くする。次に、被形成面に熱エネルギーを加え、プラズマによる損傷を成膜するたびに
治癒する。
また、上述した成膜モデルは、ターゲットが複数の結晶粒を有するＩｎ−Ｍ−Ｚｎ酸化
物のような複合酸化物の多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる場合
に限定されない。例えば、酸化インジウム、元素Ｍの酸化物および酸化亜鉛を有する混合
物のターゲットを用いた場合にも適用することができる。
混合物のターゲットは劈開面を有さないため、スパッタされるとターゲットからは原子
状粒子が剥離する。成膜時には、ターゲット近傍にプラズマの強電界領域が形成されてい
る。そのため、ターゲットから剥離した原子状粒子は、プラズマの強電界領域の作用で連
結して横成長する。例えば、まず原子状粒子であるインジウムが連結して横成長してＩｎ
−Ｏ層からなるナノ結晶となる。次に、それを補完するように上下にＭ−Ｚｎ−Ｏ層が結
合する。このように、混合物のターゲットを用いた場合でも、ペレットが形成される可能
性がある。そのため、混合物のターゲットを用いた場合でも、上述した成膜モデルを適用
することができる。
ただし、ターゲット近傍にプラズマの強電界領域が形成されていない場合、ターゲット
から剥離した原子状粒子のみが基板表面に堆積することになる。その場合も、基板表面に
おいて原子状粒子が横成長する場合がある。ただし、原子状粒子の向きが一様でないため
、得られる薄膜における結晶の配向性も一様にはならない。即ち、ｎｃ−ＯＳなどとなる
。
＜１−４．ラテラル成長＞
以下では、ペレット５２００の横方向に粒子５２０３が付着（結合または吸着ともいう
。）し、ラテラル成長することを説明する。
図１２（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）は、ペレット５２００の構造と金属イオンが付
着する位置を示す図である。なお、ペレット５２００としては、ＩｎＭＺｎＯ４の結晶構
造から、化学量論的組成を保持しつつ、８４個の原子を抜き出したクラスタモデルを仮定
している。なお、以下では元素ＭがＧａである場合について説明する。また、図１２（Ｆ
）は、ペレット５２００をｃ軸に平行な方向から見た構造を示す。図１２（Ｇ）は、ペレ
ット５２００をａ軸に平行な方向からみた構造を示す。
金属イオンの付着する位置を、位置Ａ、位置Ｂ、位置ａ、位置ｂおよび位置ｃで示す。
なお、位置Ａは、ペレット５２００上面において、ガリウム１個、亜鉛２個で囲まれた格
子間サイトの上方である。位置Ｂは、ペレット５２００上面おいて、ガリウム２個、亜鉛
１個で囲まれた格子間サイトの上方である。位置ａは、ペレット５２００側面のインジウ
ムサイトである。位置ｂは、ペレット５２００側面において、Ｉｎ−Ｏ層と、Ｇａ−Ｚｎ
−Ｏ層との間の格子間サイトである。位置ｃは、ペレット５２００側面のガリウムサイト
である。
次に、仮定した位置Ａ、位置Ｂ、位置ａ、位置ｂおよび位置ｃに金属イオンを配置した
場合の相対エネルギーを第一原理計算によって評価した。第一原理計算には、ＶＡＳＰ（
Ｖｉｅｎｎａ Ａｂ ｉｎｉｔｉｏ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇｅ）を用いた
。また、交換相関ポテンシャルにはＰＢＥ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈ
ｏｆ）型の一般化勾配近似（ＧＧＡ：Ｇｅｎｅｒａｌｌｉｚｅｄ Ｇｒａｄｉｅｎｔ Ａ
ｐｐｒｏｘｉｍａｔｉｏｎ）を用い、イオンのポテンシャルにはＰＡＷ（Ｐｒｏｊｅｃｔ
ｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ）法を用いた。また、カットオフエネルギーは４０
０ｅＶとし、ｋ点サンプリングはΓ点のみとした。表２に、位置Ａ、位置Ｂ、位置ａ、位
置ｂおよび位置ｃに、インジウムイオン（Ｉｎ３＋）、ガリウムイオン（Ｇａ３＋）およ
び亜鉛イオン（Ｚｎ２＋）を配置した場合の相対エネルギーを示す。なお、相対エネルギ
ーは、計算したモデルにおいて、最もエネルギーが低いモデルのエネルギーを０ｅＶとし
たときの相対値である。
その結果、金属イオンはいずれもペレット５２００の上面より、側面に付着しやすいこ
とがわかった。特に、位置ａのインジウムサイトにおいては、インジウムイオンだけでな
く、亜鉛イオンも最も付着しやすい結果が得られた。
同様に、ペレット５２００への酸素イオン（Ｏ２−）の付着しやすさを評価した。図１
３（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）は、ペレット５２００の構造と酸素イオンが付着する
位置を示す図である。また、図１３（Ｆ）は、ペレット５２００をｃ軸に平行な方向から
見た構造を示す。図１３（Ｇ）は、ペレット５２００をｂ軸に平行な方向からみた構造を
示す。
酸素イオンの付着する位置を、位置Ｃ、位置Ｄ、位置ｄ、位置ｅおよび位置ｆで示す。
なお、位置Ｃは、ペレット５２００上面のガリウムと結合する位置である。位置Ｄは、ペ
レット５２００上面の亜鉛と結合する位置である。位置ｄは、ペレット５２００側面のイ
ンジウムと結合する位置である。位置ｅは、ペレット５２００側面のガリウムと結合する
位置である。位置ｆは、ペレット５２００側面の亜鉛と結合する位置である。
次に、仮定した位置Ｃ、位置Ｄ、位置ｄ、位置ｅおよび位置ｆに酸素イオンを配置した
場合の相対エネルギーを第一原理計算によって評価する。表３に、位置Ｃ、位置Ｄ、位置
ｄ、位置ｅおよび位置ｆに、酸素イオン（Ｏ２−）を配置した場合の相対エネルギーを示
す。
その結果、酸素イオンもペレット５２００の上面より、側面に付着しやすいことがわか
った。
したがって、ペレット５２００に近づいた粒子５２０３は、ペレット５２００の側面に
優先的に付着していくことがわかる。即ち、ペレット５２００の側面に付着した粒子５２
０３によって、ペレット５２００のラテラル成長が起こる上述の成膜モデルは妥当性が高
いといえる。
以上のようなモデルにより、ペレット５２００が基板５２２０の表面に堆積していくと
考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可
能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、
ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可
能である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非晶質
酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペ
レット５２００が配列することがわかる。
本発明の一態様により、酸化物半導体膜中にスピネル型の結晶構造がない、または極め
て少ない酸化物半導体膜を実現することができる。また、該酸化物半導体膜を有する信頼
性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜
、組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、本発明の一態様の酸化物半導体膜を有する半導体装置、及び
当該半導体装置の作製方法について、図１４乃至図２６を参照して説明する。
＜２−１．半導体装置の構成例＞
図１４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２００の上面図であ
り、図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図
に相当し、図１４（Ｃ）は、図１４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の
断面図に相当する。なお、図１４（Ａ）において、煩雑になることを避けるため、トラン
ジスタ２００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示
している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向を
チャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の
図面においても図１４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ２００は、基板２０２上のゲート電極として機能する導電膜２０４と、基
板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁
膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８に電気的に接続されるソー
ス電極として機能する導電膜２１２ａと、酸化物半導体膜２０８に電気的に接続されるド
レイン電極として機能する導電膜２１２ｂと、を有する。また、トランジスタ２００上、
より詳しくは、導電膜２１２ａ、２１２ｂ及び酸化物半導体膜２０８上には絶縁膜２１４
、２１６、及び絶縁膜２１８が設けられる。絶縁膜２１４、２１６、及び絶縁膜２１８は
、トランジスタ２００の保護絶縁膜としての機能を有する。
また、絶縁膜２０６及び絶縁膜２０７は、トランジスタ２００のゲート絶縁膜としての
機能を有する。
酸化物半導体膜２０８に、先の実施の形態１に示す酸化物半導体膜を用いることができ
る。本発明の一態様の酸化物半導体膜は、当該酸化物半導体膜中にスピネル型の結晶構造
がない、または極めて少ない酸化物半導体膜であるため、信頼性の高いトランジスタ２０
０とすることができる。
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板２０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板２０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板２０２として用いてもよい。なお、基板２０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）などの大面積基板を用いることで
、大型の表示装置を作製することができる。このような大面積基板を用いることで製造コ
ストを低減させることができるため好ましい。
また、基板２０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ２０
０を形成してもよい。または、基板２０２とトランジスタ２００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板２０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ２００を耐
熱性の劣る基板や可撓性の基板にも転載できる。
［ゲート電極、ソース電極、及びドレイン電極として機能する導電膜］
ゲート電極として機能する導電膜２０４、及びソース電極として機能する導電膜２１２
ａ、及びドレイン電極として機能する導電膜２１２ｂとしては、クロム（Ｃｒ）、銅（Ｃ
ｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニ
ッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した
金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ
形成することができる。
また、導電膜２０４、２１２ａ、２１２ｂは、単層構造でも、二層以上の積層構造とし
てもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜
上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上に
タングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積
層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜２０４、２１２ａ、２１２ｂには、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。
また、導電膜２０４、２１２ａ、２１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
［ゲート絶縁膜として機能する絶縁膜］
トランジスタ２００のゲート絶縁膜として機能する絶縁膜２０６、２０７としては、プ
ラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜
、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化
タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム
膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜２０６、２０７
の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜
を用いてもよい。
また、絶縁膜２０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。
例えば、絶縁膜２０７、２１４、２１６及び／または酸化物半導体膜２０８中に過剰の酸
素を供給する場合において、絶縁膜２０６は酸素の透過を抑制することができる。
なお、トランジスタ２００のチャネル領域として機能する酸化物半導体膜２０８と接す
る絶縁膜２０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜２
０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜２０７に過剰酸素領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜２０７を形成すればよい。または、成膜
後の絶縁膜２０７に酸素を導入して、過剰酸素領域を形成してもよい。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理等を用いることができる。
また、絶縁膜２０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて絶縁膜２０７の膜厚を大きくできるため、トンネル電
流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジス
タを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を
有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいト
ランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。
結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様
は、これらに限定されない。
なお、本実施の形態では、絶縁膜２０６として窒化シリコン膜を形成し、絶縁膜２０７
として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トラン
ジスタ２００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜
化することができる。よって、トランジスタ２００の絶縁耐圧の低下を抑制、さらには絶
縁耐圧を向上させて、トランジスタ２００の静電破壊を抑制することができる。
［酸化物半導体膜］
酸化物半導体膜２０８としては、実施の形態１に示す本発明の一態様の酸化物半導体膜
を用いることができる。
また、酸化物半導体膜２０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ２００のオフ電流を低減することができる。
また、酸化物半導体膜２０８としては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜２０８は、キャリア密度が８×１０１１／ｃｍ３未満、好ましく
は１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×
１０−９／ｃｍ３以上とすればよい。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜２０８のキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
なお、酸化物半導体膜２０８としては、不純物濃度が低く、欠陥準位密度の低い酸化物
半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することが
でき好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）
ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすること
ができる。したがって、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、
しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少な
い。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度
が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に
高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６
μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（
ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナラ
イザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、アルカ
リ土類金属、鉄、ニッケル、シリコン等がある。
高純度真性の酸化物半導体膜２０８としては、例えば、酸化物半導体膜２０８がＩｎと
、Ｇａと、Ｚｎと、を有する場合、Ｉｎと、Ｇａと、Ｚｎと、Ｏとの合計が９９．９７ａ
ｔｏｍｉｃ％以上である領域を有すると好ましい。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したが
って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性と
なりやすい。このため、酸化物半導体膜２０８は水素ができる限り低減されていることが
好ましい。具体的には、酸化物半導体膜２０８において、二次イオン質量分析法（ＳＩＭ
Ｓ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られ
る水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍ
ｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましく
は１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。別言すると、酸化物半導体膜２０８は、
ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を
有する。
また、酸化物半導体膜２０８において、第１４族元素の一つであるシリコンや炭素が含
まれると、酸化物半導体膜２０８において酸素欠損が増加し、ｎ型化してしまう。このた
め、酸化物半導体膜２０８におけるシリコンや炭素の濃度と、酸化物半導体膜２０８との
界面近傍のシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜２０８において、アルカリ金属またはアルカリ土類金属が含まれ
ると、当該アルカリ金属または当該アルカリ土類金属が酸化物半導体膜中の酸素等と結合
しキャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が
含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜２０８中のアルカリ金属またはアルカリ土類金属の濃度を低減
することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜２０８中のア
ルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好
ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体膜２０８において、鉄、ニッケル、及びシリコンが含まれると、鉄
、ニッケル、及びシリコンが酸化物半導体膜中の酸素等と結合しキャリアを生成する場合
がある。したがって、鉄、ニッケル、及びシリコンが含まれている酸化物半導体膜を用い
たトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜２０８中
の鉄、ニッケル、及びシリコンの濃度を低減することが好ましい。例えば、酸化物半導体
膜２０８中の鉄、ニッケル、及びシリコンの合計の不純物濃度を０．０３ａｔｏｍｉｃ％
未満とすればよい。
また、酸化物半導体膜２０８において、窒素が含まれると、キャリアである電子が生じ
、キャリア密度が増加しｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜
を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜に
おいて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳにより得ら
れる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
［トランジスタの保護絶縁膜として機能する絶縁膜］
絶縁膜２１４、２１６は、酸化物半導体膜２０８に酸素を供給する機能を有する。また
、絶縁膜２１８は、トランジスタ２００の保護絶縁膜としての機能を有する。また、絶縁
膜２１４、２１６は、酸素を有する。また、絶縁膜２１４は、酸素を透過することのでき
る絶縁膜である。なお、絶縁膜２１４は、後に形成する絶縁膜２１６を形成する際の、酸
化物半導体膜２０８へのダメージ緩和膜としても機能する。
絶縁膜２１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜２１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜２１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜２１４における酸素
の透過量が減少してしまうためである。
なお、絶縁膜２１４においては、外部から絶縁膜２１４に入った酸素が全て絶縁膜２１
４の外部に移動せず、絶縁膜２１４にとどまる酸素もある。また、絶縁膜２１４に酸素が
入ると共に、絶縁膜２１４に含まれる酸素が絶縁膜２１４の外部へ移動することで、絶縁
膜２１４において酸素の移動が生じる場合もある。絶縁膜２１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜２１４上に設けられる、絶縁膜２１６から
脱離する酸素を、絶縁膜２１４を介して酸化物半導体膜２０８に移動させることができる
。
また、絶縁膜２１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形
成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価
電子帯の上端のエネルギー（ＥＶ＿ＯＳ）と、酸化物半導体膜の伝導帯下端のエネルギー
（ＥＣ＿ＯＳ）との間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物
の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アル
ミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア
分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。な
お、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃
以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的に
はＮＯ２またはＮＯは、絶縁膜２１４などに準位を形成する。当該準位は、酸化物半導体
膜２０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜２１４及
び酸化物半導体膜２０８の界面に拡散すると、当該準位が絶縁膜２１４側において電子を
トラップする場合がある。この結果、トラップされた電子が、絶縁膜２１４及び酸化物半
導体膜２０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフト
させてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜２１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜２１６に含まれるアンモニアと反応
するため、絶縁膜２１４に含まれる窒素酸化物が低減される。このため、絶縁膜２１４及
び酸化物半導体膜２０８の界面において、電子がトラップされにくい。
絶縁膜２１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧
のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することが
できる。
なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未
満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜２１４は、１０
０Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３
９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及び
ｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグ
ナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのス
プリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７
以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシ
グナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合
計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／
ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大き
く２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例と
しては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下
の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が
１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸
化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ
／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣ
ＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を
形成することができる。
絶縁膜２１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、
加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて、酸素原子に換算しての酸素の放出量が１．０×１０
１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であ
る酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７
００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜２１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜２１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜２１６は、絶縁膜２１４と比較して酸化物半導
体膜２０８から離れているため、絶縁膜２１４より、欠陥密度が多くともよい。
また、絶縁膜２１４、２１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜２１４と絶縁膜２１６との界面が明確に確認できない場合がある。したがって、本実施
の形態においては、絶縁膜２１４と絶縁膜２１６の界面を破線で図示している。なお、本
実施の形態においては、絶縁膜２１４と絶縁膜２１６との２層構造について説明したが、
これに限定されず、例えば、絶縁膜２１４または絶縁膜２１６の単層構造としてもよい。
絶縁膜２１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング
できる機能を有する。絶縁膜２１８を設けることで、酸化物半導体膜２０８からの酸素の
外部への拡散と、絶縁膜２１４、２１６に含まれる酸素の外部への拡散と、外部から酸化
物半導体膜２０８への水素、水等の入り込みを防ぐことができる。
絶縁膜２１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効
果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化
物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜と
しては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、
酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等があ
る。
＜２−２．半導体装置の構成例＞
次に、図１４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００と異なる構成例について、
図１５（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図１５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２５０の上面図であ
り、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図
に相当し、図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の
断面図に相当する。
トランジスタ２５０は、基板２０２上のゲート電極として機能する導電膜２０４と、基
板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁
膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の絶縁膜２１４、２１６
と、絶縁膜２１４、２１６に設けられる開口部２５１ａを介して酸化物半導体膜２０８に
電気的に接続されるソース電極として機能する導電膜２１２ａと、絶縁膜２１４、２１６
に設けられる開口部２５１ｂを介して酸化物半導体膜２０８に電気的に接続されるドレイ
ン電極として機能する導電膜２１２ｂと、を有する。また、トランジスタ２５０上、より
詳しくは、導電膜２１２ａ、２１２ｂ、及び絶縁膜２１６上には絶縁膜２１８が設けられ
る。絶縁膜２１４、２１６は、酸化物半導体膜２０８の保護絶縁膜としての機能を有する
。絶縁膜２１８は、トランジスタ２５０の保護絶縁膜としての機能を有する。
先に示すトランジスタ２００においては、チャネルエッチ型の構造であったのに対し、
図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０は、チャネル保護型の構造である。
このように、本発明の一態様の半導体装置は、チャネルエッチ型及びチャネル保護型の双
方のトランジスタに適用することができる。その他の構成は、トランジスタ２００と同様
であり、同様の効果を奏する。
＜２−３．半導体装置の構成例＞
次に、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０と異なる構成例について、
図１６（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図１６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２６０の上面図であ
り、図１６（Ｂ）は、図１６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図
に相当し、図１６（Ｃ）は、図１６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の
断面図に相当する。
トランジスタ２６０は、基板２０２上のゲート電極として機能する導電膜２０４と、基
板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と、絶縁
膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の絶縁膜２１４、２１６
と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜２１２
ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導電膜２
１２ｂと、を有する。また、トランジスタ２６０上、より詳しくは、導電膜２１２ａ、２
１２ｂ、及び絶縁膜２１６上には絶縁膜２１８が設けられる。絶縁膜２１４、２１６は、
酸化物半導体膜２０８の保護絶縁膜としての機能を有する。絶縁膜２１８は、トランジス
タ２６０の保護絶縁膜としての機能を有する。
トランジスタ２６０は、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０と絶縁膜
２１４、２１６の形状が相違する。具体的には、トランジスタ２６０の絶縁膜２１４、２
１６は、酸化物半導体膜２０８のチャネル領域上に島状に設けられる。その他の構成は、
トランジスタ２５０と同様であり、同様の効果を奏する。
＜２−４．半導体装置の構成例＞
次に、図１４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００と異なる構成例について、
図１７（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図１７（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２７０の上面図であ
り、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図
に相当し、図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の
断面図に相当する。
トランジスタ２７０は、基板２０２上の第１のゲート電極として機能する導電膜２０４
と、基板２０２及び導電膜２０４上の絶縁膜２０６と、絶縁膜２０６上の絶縁膜２０７と
、絶縁膜２０７上の酸化物半導体膜２０８と、酸化物半導体膜２０８上の絶縁膜２１４、
２１６と、酸化物半導体膜２０８に電気的に接続されるソース電極として機能する導電膜
２１２ａと、酸化物半導体膜２０８に電気的に接続されるドレイン電極として機能する導
電膜２１２ｂと、導電膜２１２ａ、２１２ｂ及び絶縁膜２１６上の絶縁膜２１８と、絶縁
膜２１８上の導電膜２２０ａ、２２０ｂと、を有する。
また、トランジスタ２７０において、絶縁膜２１４、２１６及び絶縁膜２１８は、トラ
ンジスタ２７０の第２のゲート絶縁膜としての機能を有する。また、トランジスタ２７０
において、導電膜２２０ａは、例えば、表示装置に用いる画素電極としての機能を有する
。また、導電膜２２０ａは、絶縁膜２１４、２１６及び絶縁膜２１８に設けられる開口部
２５２ｃを介して、導電膜２１２ｂと接続される。また、トランジスタ２７０において、
導電膜２２０ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図１７（Ｃ）に示すように導電膜２２０ｂは、絶縁膜２０６、２０７、絶縁膜２
１４、２１６、及び絶縁膜２１８に設けられる開口部２５２ａ、２５２ｂにおいて、第１
のゲート電極として機能する導電膜２０４に接続される。よって、導電膜２２０ｂと導電
膜２０４とは、同じ電位が与えられる。
なお、本実施の形態においては、開口部２５２ａ、２５２ｂを設け、導電膜２２０ｂと
導電膜２０４を接続する構成について例示したが、これに限定されない。例えば、開口部
２５２ａまたは開口部２５２ｂのいずれか一方の開口部のみを形成し、導電膜２２０ｂと
導電膜２０４を接続する構成、または開口部２５２ａ及び開口部２５２ｂを設けずに、導
電膜２２０ｂと導電膜２０４を接続しない構成としてもよい。なお、導電膜２２０ｂと導
電膜２０４を接続しない構成の場合、導電膜２２０ｂと導電膜２０４には、それぞれ異な
る電位を与えることができる。
また、図１７（Ｂ）に示すように、酸化物半導体膜２０８は、第１のゲート電極として
機能する導電膜２０４と、第２のゲート電極として機能する導電膜２２０ｂのそれぞれと
対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２の
ゲート電極として機能する導電膜２２０ｂのチャネル長方向の長さ及びチャネル幅方向の
長さは、酸化物半導体膜２０８のチャネル長方向の長さ及びチャネル幅方向の長さよりも
それぞれ長く、酸化物半導体膜２０８の全体は、絶縁膜２１４、２１６及び絶縁膜２１８
を介して導電膜２２０ｂに覆われている。また、第２のゲート電極として機能する導電膜
２２０ｂと第１のゲート電極として機能する導電膜２０４とは、絶縁膜２０６、２０７、
絶縁膜２１４、２１６、及び絶縁膜２１８に設けられる開口部２５２ａ、２５２ｂにおい
て接続されるため、酸化物半導体膜２０８のチャネル幅方向の側面は、絶縁膜２１４、２
１６、及び絶縁膜２１８を介して第２のゲート電極として機能する導電膜２２０ｂと対向
している。
別言すると、トランジスタ２７０のチャネル幅方向において、第１のゲート電極として
機能する導電膜２０４及び第２のゲート電極として機能する導電膜２２０ｂは、第１のゲ
ート絶縁膜として機能する絶縁膜２０６、２０７及び第２のゲート絶縁膜として機能する
絶縁膜２１４、２１６、及び絶縁膜２１８に設けられる開口部において接続すると共に、
第１のゲート絶縁膜として機能する絶縁膜２０６、２０７並びに第２のゲート絶縁膜とし
て機能する絶縁膜２１４、２１６、及び絶縁膜２１８を介して酸化物半導体膜２０８を囲
む構成である。
このような構成を有することで、トランジスタ２７０に含まれる酸化物半導体膜２０８
を、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する
導電膜２２０ｂの電界によって電気的に囲むことができる。トランジスタ２７０のように
、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸
化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈ
ａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ２７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜２０４によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜２０８に印加することができるため、トランジスタ２７０の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタ２７０を微細化することが可能となる。また、トランジスタ２７０は
、第１のゲート電極として機能する導電膜２０４及び第２のゲート電極として機能する導
電膜２２０ｂによって囲まれた構造を有するため、トランジスタ２７０の機械的強度を高
めることができる。
＜２−５．半導体装置の構成例＞
次に、図１７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２７０と異なる構成例について、
図１８（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。
図１８（Ａ）（Ｂ）は、図１７（Ｂ）（Ｃ）に示すトランジスタ２７０の変形例の断面
図である。また、図１８（Ｃ）（Ｄ）は、図１７（Ｂ）（Ｃ）に示すトランジスタ２７０
の変形例の断面図である。
図１８（Ａ）（Ｂ）に示すトランジスタ２７０Ａは、図１７（Ｂ）（Ｃ）に示すトラン
ジスタ２７０が有する酸化物半導体膜２０８を３層の積層構造としている。より具体的に
は、トランジスタ２７０Ａが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ａと
、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃと、を有する。
図１８（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂは、図１７（Ｂ）（Ｃ）に示すトラン
ジスタ２７０が有する酸化物半導体膜２０８を２層の積層構造としている。より具体的に
は、トランジスタ２７０Ｂが有する酸化物半導体膜２０８は、酸化物半導体膜２０８ｂと
、酸化物半導体膜２０８ｃと、を有する。
ここで、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び酸化物半導体膜２０８ｂ
、２０８ｃに接する絶縁膜のバンド構造について、図１９を用いて説明する。
図１９（Ａ）は、絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び
絶縁膜２１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図１９（Ｂ
）は、絶縁膜２０７、酸化物半導体膜２０８ｂ、２０８ｃ、及び絶縁膜２１４を有する積
層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするた
め絶縁膜２０７、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃ、及び絶縁膜２１４の伝
導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図１９（Ａ）は、絶縁膜２０７、２１４として酸化シリコン膜を用い、酸化物半
導体膜２０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸
化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｂとし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとして金属元素の原子数
比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される酸化
物半導体膜を用いる構成のバンド図である。
また、図１９（Ｂ）は、絶縁膜２０７、２１４として酸化シリコン膜を用い、酸化物半
導体膜２０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸
化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜２０８ｃとし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用いる構成のバンド図である。
図１９（Ａ）（Ｂ）に示すように、酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃにお
いて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化ま
たは連続接合するともいうことができる。このようなバンド構造を有するためには、酸化
物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、または酸化物半導体膜２０８ｂ
と酸化物半導体膜２０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準
位を形成するような不純物が存在しないとする。
酸化物半導体膜２０８ａ、２０８ｂ、２０８ｃに連続接合を形成するためには、ロード
ロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜
を大気に触れさせることなく連続して積層することが必要となる。
図１９（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜２０８ｂがウェル（井戸）
となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜２
０８ｂに形成されることがわかる。
なお、酸化物半導体膜２０８ａ、２０８ｃを設けることにより、酸化物半導体膜２０８
ｂに形成されうるトラップ準位を酸化物半導体膜２０８ｂより遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜２０８ｂの伝導帯下
端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子
が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定
電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって
、トラップ準位が酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真
空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に
電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に
、電界効果移動度を高めることができる。
また、酸化物半導体膜２０８ａ、２０８ｃは、酸化物半導体膜２０８ｂよりも伝導帯下
端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜２０８ｂの伝導帯下
端のエネルギー準位と、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準
位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ
以下である。すなわち、酸化物半導体膜２０８ａ、２０８ｃの電子親和力と、酸化物半導
体膜２０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２
ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜２０８ｂが電流の主な経路となり、チ
ャネル領域として機能する。また、酸化物半導体膜２０８ａ、２０８ｃは、チャネル領域
が形成される酸化物半導体膜２０８ｂを構成する金属元素の一種以上から構成される酸化
物半導体膜であるため、酸化物半導体膜２０８ａと酸化物半導体膜２０８ｂとの界面、ま
たは酸化物半導体膜２０８ｂと酸化物半導体膜２０８ｃとの界面において、界面散乱が起
こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジス
タの電界効果移動度が高くなる。
また、酸化物半導体膜２０８ａ、２０８ｃは、チャネル領域の一部として機能すること
を防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜
２０８ａ、２０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）
が酸化物半導体膜２０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜
２０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いる
ものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑
制するためには、酸化物半導体膜２０８ａ、２０８ｃの伝導帯下端のエネルギー準位が、
酸化物半導体膜２０８ｂの伝導帯下端のエネルギー準位よりも０．２ｅＶ以上真空準位に
近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体膜２０８ａ、２０８ｃは、膜中にスピネル型の結晶構造が含まれな
いことが好ましい。酸化物半導体膜２０８ａ、２０８ｃの膜中にスピネル型の結晶構造を
含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜２１２ａ、２１
２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散してしまう場合がある。なお、酸化物半
導体膜２０８ａ、２０８ｃがＣＡＡＣ−ＯＳである場合、導電膜２１２ａ、２１２ｂの構
成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜２０８ａ、２０８ｃの膜厚は、導電膜２１２ａ、２１２ｂの構成元素が
酸化物半導体膜２０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁
膜２１４から酸化物半導体膜２０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば
、酸化物半導体膜２０８ａ、２０８ｃの膜厚が１０ｎｍ以上であると、導電膜２１２ａ、
２１２ｂの構成元素が酸化物半導体膜２０８ｂへ拡散するのを抑制することができる。ま
た、酸化物半導体膜２０８ａ、２０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜２１４
から酸化物半導体膜２０８ｂへ効果的に酸素を供給することができる。
また、本実施の形態においては、酸化物半導体膜２０８ａ、２０８ｃとして、金属元素
の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成さ
れる酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸
化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、
Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比
］、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いて
形成される酸化物半導体膜を用いてもよい。
なお、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原
子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、
Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦３）となる場合がある
。また、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原
子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、
Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある
。また、酸化物半導体膜２０８ａ、２０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原
子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜２０８ａ、２０８ｃは、
Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある
。
また、トランジスタ２００、２７０が有する酸化物半導体膜２０８と、トランジスタ２
７０Ａ、２７０Ｂが有する酸化物半導体膜２０８ｃと、は図面において、導電膜２１２ａ
、２１２ｂから露出した領域の酸化物半導体膜が薄くなる、別言すると酸化物半導体膜の
一部が凹部を有する形状について例示している。ただし、本発明の一態様はこれに限定さ
れず、導電膜２１２ａ、２１２ｂから露出した領域の酸化物半導体膜が凹部を有さなくて
もよい。この場合の一例を図２０（Ａ）（Ｂ）（Ｃ）（Ｄ）に示す。図２０（Ａ）（Ｂ）
（Ｃ）（Ｄ）は、半導体装置の一例を示す断面図である。なお、図２０（Ａ）（Ｂ）は、
先に示すトランジスタ２００の酸化物半導体膜２０８が凹部を有さない構造であり、図２
０（Ｃ）（Ｄ）は、先に示すトランジスタ２７０Ｂの酸化物半導体膜２０８が凹部を有さ
ない構造である。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。
＜２−６．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置の作製方法について、図面を用いて説明する。
なお、本発明の一態様の半導体装置が有する、導電膜、絶縁膜、酸化物半導体膜などの
様々な膜は、スパッタリング法、化学気相堆積（ＣＶＤ）法、プラズマ化学気相堆積（Ｐ
ＥＣＶＤ）、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法、を用いて形成することができ
る。ただし、これに限定されず、例えば、塗布法、印刷法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。なお、熱ＣＶＤ法の例と
してＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法が挙げられる。また、ＭＯＣＶＤ法を用いて、導電膜、絶縁膜、酸化
物半導体膜などを形成してもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、
金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成
膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用い
る。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチ
ルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ
（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代
えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜
鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラ
キス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
６ガスとＨ２ガスをと用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳ
ｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスとを用いてＩｎ−Ｏ層を形成し
、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚ
ｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番
はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層
、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ
等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ
３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスの代わりに、Ｉｎ（Ｃ２Ｈ５
）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスの代わりに、Ｇａ（Ｃ２Ｈ５）３
ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
［半導体装置の作製方法１］
まず、本発明の一態様の半導体装置である図１８（Ｃ）（Ｄ）に示す、トランジスタ２
７０Ｂの作製方法について、図２１乃至図２３を用いて説明する。なお、図２１（Ａ）乃
至図２１（Ｆ）、図２２（Ａ）乃至図２２（Ｆ）、及び図２３（Ａ）乃至図２３（Ｆ）は
、半導体装置の作製方法を説明する断面図である。また、図２１（Ａ）（Ｃ）（Ｅ）、図
２２（Ａ）（Ｃ）（Ｅ）、及び図２３（Ａ）（Ｃ）（Ｅ）は、チャネル長方向の断面図で
あり、図２１（Ｂ）（Ｄ）（Ｆ）、図２２（Ｂ）（Ｄ）（Ｆ）、及び図２３（Ｂ）（Ｄ）
（Ｆ）は、チャネル幅方向の断面図である。
まず、基板２０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、ゲート電極として機能する導電膜２０４を形成する。次に、導電膜２
０４上にゲート絶縁膜として機能する絶縁膜２０６、２０７を形成する（図２１（Ａ）（
Ｂ）参照）。
本実施の形態では、基板２０２としてガラス基板を用い、ゲート電極として機能する導
電膜２０４として厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。
また、絶縁膜２０６として厚さ４００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し
、絶縁膜２０７として厚さ５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成する
。
なお、絶縁膜２０６としては、窒化シリコン膜の積層構造とすることができる。具体的
には、絶縁膜２０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化
シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下
のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ
装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周
波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよ
い。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃以下とすることができる。
絶縁膜２０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜２０
４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜２０４からの銅（Ｃｕ）元素の拡散を抑制することが
できる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能
する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリ
コン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散
を抑制することができる。
絶縁膜２０７としては、後に形成される酸化物半導体膜２０８（より具体的には、酸化
物半導体膜２０８ｂ）との界面特性を向上させるため、酸素を含む絶縁膜で形成されると
好ましい。
次に、絶縁膜２０７上に、酸化物半導体膜の積層膜を形成し、該積層膜を所望の形状に
加工することで、酸化物半導体膜２０８ｂ及び酸化物半導体膜２０８ｃを有する、島状の
酸化物半導体膜２０８を形成する（図２１（Ｃ）（Ｄ）参照）。
酸化物半導体膜２０８を成膜する際の温度としては、室温以上３４０℃未満、好ましく
は室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは
１００℃以上２００℃以下である。酸化物半導体膜２０８を加熱して成膜することで、酸
化物半導体膜２０８の結晶性を高めることができる。一方で、基板２０２として、大型の
ガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、酸化物半導体膜２０８を
成膜する際の温度を１５０℃以上３４０℃未満とした場合、基板２０２が変形する（歪む
または反る）場合がある。よって、大型のガラス基板を用いる場合においては、酸化物半
導体膜２０８の成膜する際の温度を１００℃以上１５０℃未満とすることで、ガラス基板
の変形を抑制することができる。
なお、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８ｃの成膜時の基板温度は、同
じでも異なっていてもよい。ただし、酸化物半導体膜２０８ｂと、酸化物半導体膜２０８
ｃとの、基板温度を同じとすることで、製造コストを低減することができるため好適であ
る。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜２０８ｂと
なる酸化物半導体膜を成膜し、その後真空中で連続して、Ｉｎ−Ｇａ−Ｚｎ金属酸化物タ
ーゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いて、スパッタリング
法により酸化物半導体膜２０８ｃとなる酸化物半導体膜を成膜する。また、酸化物半導体
膜２０８となる酸化物半導体膜の成膜時の基板温度を１７０℃とする。また、酸化物半導
体膜２０８となる酸化物半導体膜の成膜時の成膜ガスとしては、酸素と、アルゴンと、を
用いる。
なお、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリングガスは、希
ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、混
合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリ
ングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや
アルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１０
０℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物
半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリングガスは、酸
素を含むと好ましい。酸化物半導体膜を成膜する際に、スパッタリングガスとして酸素を
含むと、酸化物半導体膜の成膜と同時に、下層の膜（ここでは、絶縁膜２０７中）に、酸
素を添加することが可能となる。したがって、絶縁膜２０７中に過剰酸素領域を設けるこ
とが可能となる。
また、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリング装置におけ
るチャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクラ
イオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×
１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールド
トラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体
が逆流しないようにしておくことが好ましい。
次に、絶縁膜２０７及び酸化物半導体膜２０８上にソース電極及びドレイン電極となる
、導電膜２１２をスパッタリング法によって形成する（図２１（Ｅ）（Ｆ）参照）。
本実施の形態では、導電膜２１２として、厚さ５０ｎｍのタングステン膜と、厚さ４０
０ｎｍのアルミニウム膜とが順に積層された積層膜をスパッタリング法により成膜する。
なお、本実施の形態においては、導電膜２１２の２層の積層構造としたが、これに限定さ
れない。例えば、導電膜２１２として、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎ
ｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とが順に積層された３層の積層構造と
してもよい。
次に、導電膜２１２を所望の形状に加工することで、それぞれ互いに分離された導電膜
２１２ａ、２１２ｂを形成する（図２２（Ａ）（Ｂ）参照）。
なお、本実施の形態においては、ドライエッチング装置を用い、導電膜２１２を加工す
る。ただし、導電膜２１２の加工方法としては、これに限定されず、例えば、ウエットエ
ッチング装置を用いてもよい。なお、ウエットエッチング装置を用いて、導電膜２１２を
加工するよりも、ドライエッチング装置を用いて導電膜２１２を加工した方が、より微細
なパターンを形成することができる。一方で、ドライエッチング装置を用いて、導電膜２
１２を加工するよりも、ウエットエッチング装置を用いて導電膜２１２を加工した方が、
製造コストを低減することができる。
また、導電膜２１２ａ、２１２ｂの形成後に、酸化物半導体膜２０８（より具体的には
酸化物半導体膜２０８ｃ）の表面（バックチャネル側）を洗浄してもよい。当該洗浄方法
としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて
洗浄を行うことで、酸化物半導体膜２０８ｃの表面に付着した不純物（例えば、導電膜２
１２ａ、２１２ｂに含まれる元素等）を除去することができる。なお、当該洗浄を必ずし
も行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜２１２ａ、２１２ｂの形成工程、及び上記洗浄工程のいずれか一方または
双方において、酸化物半導体膜２０８の導電膜２１２ａ、２１２ｂから露出した領域が、
薄くなる場合がある。例えば、酸化物半導体膜２０８ｂよりも酸化物半導体膜２０８ｃの
膜厚が薄くなる領域が形成される場合がある。
次に、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に絶縁膜２１４、及び
絶縁膜２１６を形成する（図２２（Ｃ）（Ｄ）参照）。
なお、絶縁膜２１４を形成した後、大気に曝すことなく、連続的に絶縁膜２１６を形成
することが好ましい。絶縁膜２１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜２１６を連続的に形成することで、絶
縁膜２１４と絶縁膜２１６との界面において大気成分由来の不純物濃度を低減することが
できるとともに、絶縁膜２１４、２１６に含まれる酸素を酸化物半導体膜２０８に移動さ
せることが可能となり、酸化物半導体膜２０８の酸素欠損量を低減することが可能となる
。
例えば、絶縁膜２１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体の流量に対する酸化性気体の流量を２０倍より大き
く１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未
満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜２１４が、窒素
を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜２１４として、基板２０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜２１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし
、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好
ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜２１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜２１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜２１６の形成工程において、絶縁膜２１４が酸化物半導体膜２０８の保護
膜となる。したがって、酸化物半導体膜２０８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜２１６を形成することができる。
なお、絶縁膜２１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜２１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高
めることができる。
また、絶縁膜２１４、２１６を成膜した後に、加熱処理（以下、第１の加熱処理とする
）を行うと好適である。第１の加熱処理により、絶縁膜２１４、２１６に含まれる窒素酸
化物を低減することができる。また、第１の加熱処理により、絶縁膜２１４、２１６に含
まれる酸素の一部を酸化物半導体膜２０８に移動させ、酸化物半導体膜２０８に含まれる
酸素欠損量を低減することができる。
第１の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さら
に好ましくは、１５０℃以上３５０℃以下とする。第１の加熱処理は、窒素、酸素、超乾
燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ
以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、
上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該
加熱処理には、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を
用いることができる。
次に、絶縁膜２１６上にバリア膜２３０を形成し、バリア膜２３０を介して、絶縁膜２
１６、２１４、または酸化物半導体膜２０８に酸素２４０を添加する（図２２（Ｅ）（Ｆ
）参照）。
なお、図２２（Ｅ）（Ｆ）において、絶縁膜２１４または絶縁膜２１６中に添加される
酸素を模式的に破線の矢印で示している。
バリア膜２３０は、酸素を透過し、且つ酸素の放出を抑制する機能を有する。バリア膜
２３０としては、例えば、酸素と、金属（インジウム、亜鉛、チタン、アルミニウム、タ
ングステン、タンタル、モリブデン、ハフニウム、またはイットリウムの中から選ばれる
少なくとも一以上）と、を有する。特にバリア膜２３０としては、インジウムスズ酸化物
（ＩＴＯともいう）、インジウムスズシリコン酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：以下Ｉ
ＴＳＯともいう）または酸化インジウムであると、凹凸に対する被覆性が良好であるため
好ましい。または、バリア膜２３０に、先に記載の酸化物半導体膜（例えば、Ｉｎ：Ｇａ
：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：
Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉ
ｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］など）を用いてもよい。
また、バリア膜２３０としては、スパッタリング法を用いて形成することができる。ま
た、バリア膜２３０の膜厚が薄い場合、絶縁膜２１６から外部に放出されうる酸素を抑制
するのが困難になる場合がある。一方で、バリア膜２３０の膜厚が厚い場合、絶縁膜２１
６中に好適に酸素を添加できない場合がある。したがって、バリア膜２３０の厚さとして
は、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好ましい。本実施
の形態では、バリア膜２３０として、厚さ５ｎｍのＩＴＳＯを成膜する。
また、バリア膜２３０を介して絶縁膜２１６に酸素２４０を添加する方法としては、イ
オンドーピング法、イオン注入法、プラズマ処理法等がある。また、酸素２４０を添加す
る装置または添加する条件によっては、絶縁膜２１６の下方に位置する絶縁膜２１４、ま
たは酸化物半導体膜２０８にも酸素２４０を添加できる場合がある。また、酸素２４０と
しては、過剰酸素または酸素ラジカル等が挙げられる。また、酸素２４０を添加する際に
、基板側にバイアスを印加することで効果的に酸素２４０を絶縁膜２１６に添加すること
ができる。上記バイアスとしては、例えば、アッシング装置を用い、当該アッシング装置
が有する一対の電極間に印加するバイアスの電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以
下とすればよい。絶縁膜２１６上にバリア膜２３０を設けて酸素２４０を添加することで
、バリア膜２３０が絶縁膜２１６から酸素が脱離することを抑制する保護膜として機能す
る。このため、絶縁膜２１６により多くの酸素を添加することができる。
また、バリア膜２３０を介して絶縁膜２１６に酸素２４０を添加した後に、加熱処理（
以下、第２の加熱処理とする）を行ってもよい。第２の加熱処理としては、先に記載の第
１の加熱処理と同様とすることができる。
次に、バリア膜２３０を除去し、絶縁膜２１６の表面を露出させた後に、絶縁膜２１６
上に絶縁膜２１８を形成する（図２３（Ａ）（Ｂ）参照）。
なお、バリア膜２３０を除去する際に、絶縁膜２１６の一部も除去される場合がある。
また、バリア膜２３０の除去方法としては、ドライエッチング法、ウエットエッチング法
、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる
。本実施の形態においては、ウエットエッチング法を用いて、バリア膜２３０を除去する
。バリア膜２３０の除去方法として、ウエットエッチング法を用いる方が、製造コストを
抑制できるため好適である。
絶縁膜２１８としては、例えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成す
ることができる。例えば、絶縁膜２１８をＰＥＣＶＤ法で成膜する場合、基板温度は４０
０℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下である
。絶縁膜２１８を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成
できるため好ましい。また、絶縁膜２１８を成膜する場合の基板温度を、上述の範囲にす
ることで、絶縁膜２１４、２１６中の酸素または過剰酸素を、酸化物半導体膜２０８に移
動させることが可能となる。
また、絶縁膜２１８形成後に、先に記載の第２の加熱処理と同等の加熱処理（以下、第
３の加熱処理とする）を行ってもよい。このように、酸素２４０を絶縁膜２１６に添加し
た後に、４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０
℃以下の温度で、加熱処理を行うことで、絶縁膜２１６中の酸素または過剰酸素を酸化物
半導体膜２０８（特に酸化物半導体膜２０８ｂ）中に移動させ、酸化物半導体膜２０８中
の酸素欠損を補填することができる。
ここで、酸化物半導体膜２０８中に移動する酸素について、図２４を用いて説明を行う
。図２４は、絶縁膜２１８成膜時の基板温度（代表的には３７５℃未満）、または絶縁膜
２１８の形成後の第３の加熱処理（代表的には３７５℃未満）によって、酸化物半導体膜
２０８中に移動する酸素を表すモデル図である。なお、図２４中において、酸化物半導体
膜２０８中に移動する酸素（酸素ラジカル、酸素原子、または酸素分子）を破線の矢印で
表している。
図２４に示す酸化物半導体膜２０８は、酸化物半導体膜２０８に接する膜（ここでは、
絶縁膜２０７、及び絶縁膜２１４）から酸素が移動することで、酸素欠損が補填される。
特に、本発明の一態様の半導体装置において、酸化物半導体膜２０８のスパッタリング成
膜時に、酸素ガスを用い、絶縁膜２０７中に酸素を添加するため、絶縁膜２０７は過剰酸
素領域を有する。また、バリア膜２３０を介して酸素を添加するため、絶縁膜２１４、２
１６は過剰酸素領域を有する。よって、該過剰酸素領域を有する絶縁膜に挟まれた酸化物
半導体膜２０８は、酸化物半導体膜２０８中の酸素欠損を好適に補填することが可能とな
る。
また、絶縁膜２０７の下方には、絶縁膜２０６が設けられており、絶縁膜２１４、２１
６の上方には、絶縁膜２１８が設けられている。絶縁膜２０６、２１８を酸素透過性が低
い材料、例えば、窒化シリコン等により形成することで、絶縁膜２０７、２１４、２１６
中に含まれる酸素を酸化物半導体膜２０８側に閉じ込めることができるため、好適に酸化
物半導体膜２０８に酸素を移動させることが可能となる。
また、絶縁膜２１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコ
ンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒
素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性
種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結
合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シ
リコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することが
できる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒
素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な
窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対
する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。
本実施の形態においては、絶縁膜２１８として、ＰＥＣＶＤ装置を用いて、シラン、窒
素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する
。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００
ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨ
ｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ
装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電
力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である
。
次に、絶縁膜２１８上にリソグラフィ工程によりマスクを形成し、絶縁膜２１４、２１
６、２１８の所望の領域に開口部２５２ｃを形成する。また、絶縁膜２１８上にリソグラ
フィ工程によりマスクを形成し、絶縁膜２０６、２０７、２１４、２１６、２１８の所望
の領域に開口部２５２ａ、２５２ｂを形成する。なお、開口部２５２ｃは、導電膜２１２
ｂに達するように形成される。また、開口部２５２ａ、２５２ｂは、それぞれ導電膜２０
４に達するように形成される（図２３（Ｃ）（Ｄ）参照）。
なお、開口部２５２ａ、２５２ｂと開口部２５２ｃとを、同じ工程で形成してもよく、
異なる工程で形成してもよい。開口部２５２ａ、２５２ｂと開口部２５２ｃとを同じ工程
で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成す
ることができる。また、開口部２５２ａ、２５２ｂを複数回に分けて形成してもよい。例
えば、事前に絶縁膜２０６、２０７に開口部を形成しておき、その後、当該開口部上の絶
縁膜２１４、２１６、２１８を開口すればよい。
次に、開口部２５２ａ、２５２ｂ、２５２ｃを覆うように絶縁膜２１８上に導電膜を形
成し、当該導電膜を所望の形状に加工することで、導電膜２２０ａ、２２０ｂを形成する
（図２３（Ｅ）（Ｆ）参照。）
導電膜２２０ａ、２２０ｂとなる導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛
（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いることができる。とくに、
導電膜２２０ａ、２２０ｂとしては、酸化タングステンを含むインジウム酸化物、酸化タ
ングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタ
ンを含むインジウムスズ酸化物、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化
物、インジウムスズシリコン酸化物（ＩＴＳＯ）などの透光性を有する導電性材料を用い
ることができる。また、導電膜２２０ａ、２２０ｂとなる導電膜としては、例えば、スパ
ッタリング法を用いて形成することができる。本実施の形態においては、膜厚１１０ｎｍ
のＩＴＳＯをスパッタリング法で形成する。
以上の工程で図１８（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂを作製することができる
。
また、トランジスタ２７０Ｂの全ての作製工程において、基板温度を４００℃未満、好
ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下とすることで、大面
積の基板を用いても基板の変形（歪みまたは反り）を極めて少なくすることができるため
好適である。なお、絶縁膜２０６、２０７の成膜時の温度（４００℃未満、好ましくは２
５０℃以上３５０℃以下）、酸化物半導体膜２０８の成膜時の温度（室温以上３４０℃未
満、好ましくは１００℃以上２００℃以下、さらに好ましくは１００℃以上１５０℃未満
）、絶縁膜２１６、２１８の成膜時の温度（４００℃未満、好ましくは３７５℃未満、さ
らに好ましくは１８０℃以上３５０℃以下）、酸素２４０を添加後の第１の加熱処理また
は第２の加熱処理の温度（４００℃未満、好ましくは３７５℃未満、さらに好ましくは１
８０℃以上３５０℃以下）などがトランジスタ２７０Ｂの作製工程中で基板に与えられる
。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
［半導体装置の作製方法２］
次に、先に示す［半導体装置の作製方法１］と異なる作製方法について、以下説明する
。
まず、［半導体装置の作製方法１］と同様に、図２２（Ｃ）（Ｄ）に示す工程まで行う
。次に、図２２（Ｅ）（Ｆ）に示す、バリア膜２３０を形成し、酸素２４０の添加を行わ
ない。その後、図２３（Ａ）（Ｂ）に示す工程を行わずに、図２３（Ｃ）（Ｄ）、及び図
２３（Ｅ）（Ｆ）の工程を行う。
この場合、バリア膜２３０としては、先に記載した材料の中でも絶縁性の高い材料を選
択すればよい。本作製方法で用いるバリア膜２３０としては、酸化アルミニウム、酸化ハ
フニウム、または酸化イットリウムを用いると好ましい。
バリア膜２３０として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウム
をスパッタリング法にて成膜する場合、スパッタリングガスとして、少なくとも酸素を含
むと好ましい。バリア膜２３０の形成時において、スパッタリングガスに酸素を用いるこ
とで、当該酸素がプラズマ中で酸素ラジカルとなり、当該酸素または当該酸素ラジカルの
いずれか一方または双方が、絶縁膜２１６中に添加される場合がある。よって、図２２（
Ｅ）（Ｆ）に示す酸素２４０を添加する工程を行わなくても良い。別言すると、バリア膜
２３０の成膜時において、酸素添加処理と、バリア膜２３０の成膜とを同時に行うことが
可能となる。なお、バリア膜２３０は、バリア膜２３０の成膜時（特に成膜初期）におい
ては、酸素を添加する機能を有するが、バリア膜２３０の形成後（特に成膜後期）におい
ては、酸素をブロックする機能を有する。
また、バリア膜２３０として、例えば、酸化アルミニウムをスパッタリング法にて成膜
する場合、絶縁膜２１６と、バリア膜２３０との界面近傍に混合層を形成する場合がある
。例えば、絶縁膜２１６が酸化窒化シリコン膜の場合、該混合層としては、ＡｌｘＳｉｙ
Ｏｚが形成されうる。なお、該混合層が過剰酸素領域を有していてもよい。
また、バリア膜２３０として、酸化アルミニウム、酸化ハフニウム、または酸化イット
リウムを用いる場合、酸化アルミニウム、酸化ハフニウム、及び酸化イットリウムは、高
い絶縁性を有し、且つ高い酸素バリア性を有する。よって、図２３（Ａ）（Ｂ）に示す絶
縁膜２１８を成膜する工程を行わなくてもよい。よって、バリア膜２３０を除去せずに、
絶縁膜２１８の代わりに、そのまま用いてもよい。
また、バリア膜２３０の成膜時の基板温度を４００℃未満、好ましくは３７５℃未満、
さらに好ましくは１８０℃以上３５０℃以下とすることで、絶縁膜２１６中に添加された
酸素または過剰酸素を酸化物半導体膜２０８中に移動させることができる。
このように、バリア膜２３０として、酸化アルミニウム、酸化ハフニウム、または酸化
イットリウムを用いることで、半導体装置の製造工程を短くすることが可能となり、製造
コストを抑制することができる。
［半導体装置の作製方法３］
次に、本発明の一態様の半導体装置である図１５（Ａ）（Ｂ）（Ｃ）に示すトランジス
タ２５０の作製方法について、図２５及び図２６を用いて説明する。なお、図２５（Ａ）
乃至図２５（Ｆ）、及び図２６（Ａ）乃至図２６（Ｆ）は、半導体装置の作製方法を説明
する断面図である。また、図２５（Ａ）（Ｃ）（Ｅ）、及び図２６（Ａ）（Ｃ）（Ｅ）は
、チャネル長方向の断面図であり、図２５（Ｂ）（Ｄ）（Ｆ）、及び図２６（Ｂ）（Ｄ）
（Ｆ）は、チャネル幅方向の断面図である。
まず、基板２０２上に、導電膜２０４、絶縁膜２０６、２０７、酸化物半導体膜２０８
、絶縁膜２１４、２１６、バリア膜２３０を形成する（図２５（Ａ）（Ｂ）参照）。
導電膜２０４、絶縁膜２０６、２０７、酸化物半導体膜２０８、絶縁膜２１４、２１６
、バリア膜２３０としては、［半導体装置の作製方法１］の記載を参酌して形成すればよ
い。
次に、バリア膜２３０を介して絶縁膜２１４に酸素２４０を添加する（図２５（Ｃ）（
Ｄ）参照）。
次に、バリア膜２３０を除去する。その後、絶縁膜２１４上にリソグラフィ工程により
マスクを形成し、絶縁膜２１４及び絶縁膜２１６の所望の領域に開口部２５１ａ、２５１
ｂを形成する。なお、開口部２５１ａ、２５１ｂは、酸化物半導体膜２０８に達する（図
２５（Ｅ）（Ｆ）参照）。
次に、開口部２５１ａ、２５１ｂを覆うように、絶縁膜２１４上に導電膜２１２を形成
する（図２６（Ａ）（Ｂ）参照）。
次に、導電膜２１２上にリソグラフィ工程によりマスクを形成し、該導電膜を所望の形
状に加工することで、導電膜２１２ａ、２１２ｂを形成する（図２６（Ｃ）（Ｄ）参照）
。
次に、絶縁膜２１４、及び導電膜２１２ａ、２１２ｂ上に絶縁膜２１８を形成する（図
２６（Ｅ）（Ｆ）参照）。
以上の工程で図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２５０を作製することがで
きる。
なお、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２６０としては、開口部２５１ａ
、２５１ｂを形成する工程において、酸化物半導体膜２０８のチャネル領域上にのみ、絶
縁膜２１４及び絶縁膜２１６を形成する構成とすることで作製することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態または他の実施例に示す構成
、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、本発明の一態様の酸化物半導体膜を成膜することができるス
パッタリング装置及び成膜装置について、図２７乃至図３４を用いて説明する。なお、以
下に示すスパッタリング装置では、成膜時における動作を説明するため、基板及びターゲ
ットなどを配置した状態で示す。ただし、基板及びターゲットなどは、実施者が適宜設置
する物であるため、スパッタリング装置が基板及びターゲットを有さない場合もある。
＜３−１．スパッタリング装置＞
スパッタリング装置としては、例えば平行平板型スパッタリング装置、及び対向ターゲ
ット型スパッタリング装置を用いることができる。なお、平行平板型スパッタリング装置
を用いた成膜法を、ＰＥＳＰ（ｐａｒａｌｌｅｌ ｅｌｅｃｔｒｏｄｅ ｓｐｕｔｔｅｒ
ｉｎｇ）と呼ぶこともできる。また、対向ターゲット型スパッタリング装置を用いた成膜
法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこ
ともできる。
［平行平板型スパッタリング装置（ＰＥＳＰ）］
まず、平行平板型スパッタリング装置について、説明する。図２７（Ａ）は、平行平板
型スパッタリング装置における成膜室３０１の断面図である。図２７（Ａ）に示す成膜室
３０１は、ターゲットホルダ３２０と、バッキングプレート３１０と、ターゲット３００
と、マグネットユニット３３０と、基板ホルダ３７０と、を有する。なお、ターゲット３
００は、バッキングプレート３１０上に配置される。また、バッキングプレート３１０は
、ターゲットホルダ３２０上に配置される。また、マグネットユニット３３０は、バッキ
ングプレート３１０を介してターゲット３００下に配置される。また、基板ホルダ３７０
は、ターゲット３００と向かい合って配置される。なお、本明細書では、複数のマグネッ
ト（磁石）を組み合わせたものをマグネットユニットと呼ぶ。マグネットユニットは、カ
ソード、カソードマグネット、磁気部材、磁気部品などと呼びかえることができる。マグ
ネットユニット３３０は、マグネット３３０Ｎと、マグネット３３０Ｓと、マグネットホ
ルダ３３２と、を有する。なお、マグネットユニット３３０において、マグネット３３０
Ｎ及びマグネット３３０Ｓは、マグネットホルダ３３２上に配置される。また、マグネッ
ト３３０Ｎは、マグネット３３０Ｓと間隔を空けて配置される。なお、成膜室３０１に基
板３６０を搬入する場合、基板３６０は基板ホルダ３７０と接して配置される。
ターゲットホルダ３２０とバッキングプレート３１０とは、ネジ（ボルトなど）を用い
て固定されており、等電位となる。また、ターゲットホルダ３２０は、バッキングプレー
ト３１０を介してターゲット３００を支持する機能を有する。
また、バッキングプレート３１０には、ターゲット３００が固定される。例えば、イン
ジウムなどの低融点金属を含むボンディング材によってバッキングプレート３１０とター
ゲット３００とを固定することができる。
図２７（Ａ）に、マグネットユニット３３０によって形成される磁力線３８０ａ及び磁
力線３８０ｂを示す。
磁力線３８０ａは、ターゲット３００の近傍における水平磁場を形成する磁力線の一つ
である。ターゲット３００の近傍は、例えば、ターゲット３００の上面から垂直距離が０
ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線３８０ｂは、マグネットユニット３３０の上面から、垂直距離ｄにおける水平磁
場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下また
は５ｍｍ以上１５ｍｍ以下である。
このとき、強力なマグネット３３０Ｎ及び強力なマグネット３３０Ｓを用いることで、
基板３６０の近傍においても強い磁場を発生させることができる。具体的には、基板３６
０の近傍における水平磁場の磁束密度を１０Ｇ以上１００Ｇ以下、好ましくは１５Ｇ以上
６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下とすることができる。
なお、水平磁場の磁束密度の測定は、垂直磁場の磁束密度が０Ｇのときの値を測定すれ
ばよい。
成膜室３０１における磁場の磁束密度を上述の範囲とすることで、密度が高く、結晶性
の高い酸化物半導体膜を成膜することができる。また、得られる酸化物半導体膜は、複数
種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物半導体膜となる。
図２７（Ｂ）に、マグネットユニット３３０の上面図を示す。マグネットユニット３３
０は、円形または略円形のマグネット３３０Ｎと、円形または略円形のマグネット３３０
Ｓと、がマグネットホルダ３３２に固定されている。そして、マグネットユニット３３０
を、マグネットユニット３３０の上面における中央または略中央の法線ベクトルを回転軸
として回転させることができる。例えば、マグネットユニット３３０を、０．１Ｈｚ以上
１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言い換
えてもよい。）で回転させればよい。
したがって、ターゲット３００上の磁場の強い領域は、マグネットユニット３３０の回
転とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍におい
てターゲット３００のスパッタリング現象が起こりやすい。例えば、磁場の強い領域が特
定の箇所となる場合、ターゲット３００の特定の領域のみが使用されることになる。一方
、図２７（Ｂ）に示すようにマグネットユニット３３０を回転させることで、ターゲット
３００を均一に使用することができる。また、マグネットユニット３３０を回転させるこ
とによって、均一な厚さを有する膜、及び均一な質を有する膜とすることができる。
また、マグネットユニット３３０を回転させることにより、基板３６０の近傍における
磁力線の向きも変化させることができる。
なお、ここではマグネットユニット３３０を回転させる例を示したが、これに限定され
るものではない。例えば、マグネットユニット３３０を上下または／及び左右に揺動させ
ても構わない。例えば、マグネットユニット３３０を、０．１Ｈｚ以上１ｋＨｚ以下のビ
ートで揺動させればよい。または、ターゲット３００を回転または移動させても構わない
。例えば、ターゲット３００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転または移動
させればよい。または、基板３６０を回転させることで、相対的に基板３６０の近傍にお
ける磁力線の向きを変化させても構わない。または、これらを組み合わせても構わない。
成膜室３０１は、バッキングプレート３１０の内部または下部などに溝部を有してもよ
い。そして、該溝部に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパ
ッタ時にターゲット３００の温度の上昇による放電異常や、部材の変形による成膜室３０
１の損傷などを抑制することができる。このとき、バッキングプレート３１０とターゲッ
ト３００とをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
なお、ターゲットホルダ３２０とバッキングプレート３１０との間にガスケットを有す
ると、成膜室３０１内に外部や溝部などから不純物が混入しにくくなるため好ましい。
マグネットユニット３３０において、マグネット３３０Ｎとマグネット３３０Ｓとは、
それぞれターゲット３００側に異なる極を向けて配置されている。ここでは、マグネット
３３０Ｎをターゲット３００側がＮ極となるように配置し、マグネット３３０Ｓをターゲ
ット３００側がＳ極となるように配置する場合について説明する。ただし、マグネットユ
ニット３３０におけるマグネット及び極の配置は、この配置に限定されるものではない。
また、図２７（Ａ）の配置に限定されるものでもない。
成膜時、ターゲットホルダ３２０に接続する端子Ｖ１に印加される電位Ｖ１は、例えば
、基板ホルダ３７０に接続する端子Ｖ２に印加される電位Ｖ２よりも低い電位である。ま
た、基板ホルダ３７０に接続する端子Ｖ２に印加される電位Ｖ２は、例えば、接地電位で
ある。また、マグネットホルダ３３２に接続する端子Ｖ３に印加される電位Ｖ３は、例え
ば、接地電位である。なお、端子Ｖ１、端子Ｖ２及び端子Ｖ３に印加される電位は上記の
電位に限定されない。また、ターゲットホルダ３２０、基板ホルダ３７０、マグネットホ
ルダ３３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ３７０がフロ
ーティング状態であってもよい。なお、図２７（Ａ）では、ターゲットホルダ３２０に接
続する端子Ｖ１に電位Ｖ１を印加する、いわゆるＤＣスパッタリング法の例を示したが、
これに限定されない。例えば、ターゲットホルダ３２０に、周波数が１３．５６ＭＨｚま
たは２７．１２ＭＨｚなどの高周波電源を接続する、いわゆるＲＦスパッタリング法を用
いても構わない。
また、図２７（Ａ）では、バッキングプレート３１０及びターゲットホルダ３２０と、
マグネットユニット３３０及びマグネットホルダ３３２と、が電気的に接続されない例を
示したが、これに限定されない。例えば、バッキングプレート３１０及びターゲットホル
ダ３２０と、マグネットユニット３３０及びマグネットホルダ３３２と、が電気的に接続
されており、等電位となっていても構わない。
また、得られる酸化物半導体膜の結晶性をさらに高めるために、基板３６０の温度を高
くしても構わない。基板３６０の温度を高くすることで、基板３６０の近傍におけるスパ
ッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、
より結晶性の高い酸化物半導体膜を成膜することができる。なお、基板３６０の温度は、
例えば、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１０
０℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。
また、ターゲット３００と基板３６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、
好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下
、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット３００と基板３６０と
の垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板３６０に到達するま
での間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット３００と基
板３６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板３６０への
入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板３６０への
ダメージを小さくすることができる場合がある。
図２８（Ａ）に、図２７（Ａ）とは異なる成膜室の例を示す。
図２８（Ａ）に示す成膜室３０１は、ターゲットホルダ３２０ａと、ターゲットホルダ
３２０ｂと、バッキングプレート３１０ａと、バッキングプレート３１０ｂと、ターゲッ
ト３００ａと、ターゲット３００ｂと、マグネットユニット３３０ａと、マグネットユニ
ット３３０ｂと、部材３４２と、基板ホルダ３７０と、を有する。なお、ターゲット３０
０ａは、バッキングプレート３１０ａ上に配置される。また、バッキングプレート３１０
ａは、ターゲットホルダ３２０ａ上に配置される。また、マグネットユニット３３０ａは
、バッキングプレート３１０ａを介してターゲット３００ａ下に配置される。また、ター
ゲット３００ｂは、バッキングプレート３１０ｂ上に配置される。また、バッキングプレ
ート３１０ｂは、ターゲットホルダ３２０ｂ上に配置される。また、マグネットユニット
３３０ｂは、バッキングプレート３１０ｂを介してターゲット３００ｂ下に配置される。
マグネットユニット３３０ａは、マグネット３３０Ｎ１と、マグネット３３０Ｎ２と、
マグネット３３０Ｓと、マグネットホルダ３３２と、を有する。なお、マグネットユニッ
ト３３０ａにおいて、マグネット３３０Ｎ１、マグネット３３０Ｎ２及びマグネット３３
０Ｓは、マグネットホルダ３３２上に配置される。また、マグネット３３０Ｎ１及びマグ
ネット３３０Ｎ２は、マグネット３３０Ｓと間隔を空けて配置される。なお、マグネット
ユニット３３０ｂは、マグネットユニット３３０ａと同様の構造を有する。なお、成膜室
３０１に基板３６０を搬入する場合、基板３６０は基板ホルダ３７０に接して配置される
。
ターゲット３００ａ、バッキングプレート３１０ａ及びターゲットホルダ３２０ａと、
ターゲット３００ｂ、バッキングプレート３１０ｂ及びターゲットホルダ３２０ｂと、は
部材３４２によって離間されている。なお、部材３４２は絶縁体であることが好ましい。
ただし、部材３４２が導電体または半導体であっても構わない。また、部材３４２が、導
電体または半導体の表面を絶縁体で覆ったものであっても構わない。
ターゲットホルダ３２０ａとバッキングプレート３１０ａとは、ネジ（ボルトなど）を
用いて固定されており、等電位となる。また、ターゲットホルダ３２０ａは、バッキング
プレート３１０ａを介してターゲット３００ａを支持する機能を有する。また、ターゲッ
トホルダ３２０ｂとバッキングプレート３１０ｂとは、ネジ（ボルトなど）を用いて固定
されており、等電位となる。また、ターゲットホルダ３２０ｂは、バッキングプレート３
１０ｂを介してターゲット３００ｂを支持する機能を有する。
バッキングプレート３１０ａは、ターゲット３００ａを固定する機能を有する。また、
バッキングプレート３１０ｂは、ターゲット３００ｂを固定する機能を有する。
図２８（Ａ）に、マグネットユニット３３０ａによって形成される磁力線３８０ａ及び
磁力線３８０ｂを示す。
磁力線３８０ａは、ターゲット３００ａの近傍における水平磁場を形成する磁力線の一
つである。ターゲット３００ａの近傍は、例えば、ターゲット３００ａから垂直距離が０
ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線３８０ｂは、マグネットユニット３３０ａの上面から、垂直距離ｄにおける水平
磁場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下ま
たは５ｍｍ以上１５ｍｍ以下である。
このとき、強力なマグネット３３０Ｎ１、強力なマグネット３３０Ｎ２及び強力なマグ
ネット３３０Ｓを用いることで、基板３６０の近傍においても強い磁場を発生させること
ができる。具体的には、基板３６０の近傍における水平磁場の磁束密度を１０Ｇ以上１０
０Ｇ以下、好ましくは１５Ｇ以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下と
することができる。
成膜室３０１における磁場の磁束密度を上述の範囲とすることで、密度が高く、結晶性
の高い酸化物半導体膜を成膜することができる。また、得られる酸化物半導体膜は、複数
種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物となる。
なお、マグネットユニット３３０ｂもマグネットユニット３３０ａと同様の磁力線が形
成される。
図２８（Ｂ）に、マグネットユニット３３０ａ及びマグネットユニット３３０ｂの上面
図を示す。マグネットユニット３３０ａは、長方形または略長方形のマグネット３３０Ｎ
１と、長方形または略長方形のマグネット３３０Ｎ２と、長方形または略長方形のマグネ
ット３３０Ｓと、がマグネットホルダ３３２に固定されていることわかる。そして、マグ
ネットユニット３３０ａを、図２８（Ｂ）に示すように左右に揺動させることができる。
例えば、マグネットユニット３３０ａを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動さ
せればよい。
したがって、ターゲット３００ａ上の磁場の強い領域は、マグネットユニット３３０ａ
の揺動とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍に
おいてターゲット３００ａのスパッタリング現象が起こりやすい。例えば、磁場の強い領
域が特定の箇所となる場合、ターゲット３００ａの特定の領域のみが使用されることにな
る。一方、図２８（Ｂ）に示すようにマグネットユニット３３０ａを揺動させることで、
ターゲット３００ａを均一に使用することができる。また、マグネットユニット３３０ａ
を揺動させることによって、均一な厚さを有する膜、及び均一な質を有する膜とすること
ができる。
また、マグネットユニット３３０ａを揺動させることにより、基板３６０の近傍におけ
る磁力線の状態も変化させることができる。これは、マグネットユニット３３０ｂにおい
ても同様である。
なお、ここではマグネットユニット３３０ａ及びマグネットユニット３３０ｂを揺動さ
せる例を示したが、これに限定されるものではない。例えば、マグネットユニット３３０
ａ及びマグネットユニット３３０ｂを回転させても構わない。例えば、マグネットユニッ
ト３３０ａ及びマグネットユニット３３０ｂを、０．１Ｈｚ以上１ｋＨｚ以下のビートで
回転させればよい。または、ターゲット３００を回転または移動させても構わない。例え
ば、ターゲット３００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転または移動させれ
ばよい。または、基板３６０を回転させることで、相対的に基板３６０の上面における磁
力線の状態を変化させることができる。または、これらを組み合わせても構わない。
成膜室３０１は、バッキングプレート３１０ａ及びバッキングプレート３１０ｂの内部
または下部などに溝部を有してもよい。そして、該溝部に流体（空気、窒素、希ガス、水
、オイルなど）を流すことで、スパッタ時にターゲット３００ａ及びターゲット３００ｂ
の温度の上昇による放電異常や、部材の変形による成膜室３０１の損傷などを抑制するこ
とができる。このとき、バッキングプレート３１０ａとターゲット３００ａとをボンディ
ング材を介して密着させると、冷却性能が高まるため好ましい。また、バッキングプレー
ト３１０ｂとターゲット３００ｂとをボンディング材を介して密着させると、冷却性能が
高まるため好ましい。
なお、ターゲットホルダ３２０ａとバッキングプレート３１０ａとの間にガスケットを
有すると、成膜室３０１内に外部や溝部などから不純物が混入しにくくなるため好ましい
。また、ターゲットホルダ３２０ｂとバッキングプレート３１０ｂとの間にガスケットを
有すると、成膜室３０１内に外部や溝部などから不純物が混入しにくくなるため好ましい
。
マグネットユニット３３０ａにおいて、マグネット３３０Ｎ１及びマグネット３３０Ｎ
２とマグネット３３０Ｓとはそれぞれターゲット３００ａ側に異なる極を向けて配置され
ている。ここでは、マグネット３３０Ｎ１及びマグネット３３０Ｎ２をターゲット３００
ａ側がＮ極となるように配置し、マグネット３３０Ｓをターゲット３００ａ側がＳ極とな
るように配置する場合について説明する。ただし、マグネットユニット３３０ａにおける
マグネット及び極の配置は、この配置に限定されるものではない。また、図２８（Ａ）の
配置に限定されるものでもない。これは、マグネットユニット３３０ｂについても同様で
ある。
成膜時、ターゲットホルダ３２０ａに接続する端子Ｖ１と、ターゲットホルダ３２０ｂ
に接続する端子Ｖ４と、の間で、交互に高低が入れ替わる電位を印加すればよい。また、
基板ホルダ３７０に接続する端子Ｖ２に印加される電位Ｖ２は、例えば、接地電位である
。また、マグネットホルダ３３２に接続する端子Ｖ３に印加される電位Ｖ３は、例えば、
接地電位である。なお、端子Ｖ１、端子Ｖ２、端子Ｖ３及び端子Ｖ４に印加される電位は
上記の電位に限定されない。また、ターゲットホルダ３２０ａ、ターゲットホルダ３２０
ｂ、基板ホルダ３７０、マグネットホルダ３３２の全てに電位が印加されなくても構わな
い。例えば、基板ホルダ３７０がフローティング状態であってもよい。なお、図２８（Ａ
）では、ターゲットホルダ３２０ａに接続する端子Ｖ１と、ターゲットホルダ３２０ｂに
接続する端子Ｖ４と、の間で、交互に高低が入れ替わる電位を印加する、いわゆるＡＣス
パッタリング法の例を示したが、これに限定されない。
また、図２８（Ａ）では、バッキングプレート３１０ａ及びターゲットホルダ３２０ａ
と、マグネットユニット３３０ａ及びマグネットホルダ３３２と、は電気的に接続されな
い例を示したが、これに限定されない。例えば、バッキングプレート３１０ａ及びターゲ
ットホルダ３２０ａと、マグネットユニット３３０ａ及びマグネットホルダ３３２と、が
電気的に接続されており、等電位となっていても構わない。また、バッキングプレート３
１０ｂ及びターゲットホルダ３２０ｂと、マグネットユニット３３０ｂ及びマグネットホ
ルダ３３２と、は電気的に接続されない例を示したが、これに限定されない。例えば、バ
ッキングプレート３１０ａ及びターゲットホルダ３２０ｂと、マグネットユニット３３０
ｂ及びマグネットホルダ３３２と、が電気的に接続されており、等電位となっていても構
わない。
また、得られる酸化物半導体膜の結晶性をさらに高めるために、基板３６０の温度を高
くしても構わない。基板３６０の温度を高くすることで、基板３６０の近傍におけるスパ
ッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、
より結晶性の高い酸化物半導体膜を成膜することができる。なお、基板３６０の温度は、
例えば、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１０
０℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。
また、ターゲット３００ａと基板３６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下
、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以
下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット３００ａと基板３６
０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板３６０に到達す
るまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット３００
ａと基板３６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板３６
０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板３６
０へのダメージを小さくすることができる場合がある。
また、ターゲット３００ｂと基板３６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下
、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以
下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット３００ｂと基板３６
０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板３６０に到達す
るまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット３００
ｂと基板３６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板３６
０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板３６
０へのダメージを小さくすることができる場合がある。
［対向ターゲット型スパッタリング装置（ＶＤＳＰ）］
次に、対向ターゲット型スパッタリング装置について、説明する。図２９（Ａ）は、対
向ターゲット型スパッタリング装置における成膜室の断面図である。図２９（Ａ）に示す
成膜室は、ターゲット３００ａ及びターゲット３００ｂと、ターゲット３００ａ及びター
ゲット３００ｂをそれぞれ保持するバッキングプレート３１０ａ及びバッキングプレート
３１０ｂと、バッキングプレート３１０ａ及びバッキングプレート３１０ｂを介してター
ゲット３００ａ及びターゲット３００ｂの背面にそれぞれ配置されるマグネットユニット
３３０ａ及びマグネットユニット３３０ｂと、を有する。また、基板ホルダ３７０は、タ
ーゲット３００ａ及びターゲット３００ｂの間に配置される。なお、成膜室に基板３６０
を搬入したのち、基板３６０は基板ホルダ３７０に固定される。
また、図２９（Ａ）に示すように、バッキングプレート３１０ａ及びバッキングプレー
ト３１０ｂには、電位を印加するための電源３９０及び電源３９１が接続されている。バ
ッキングプレート３１０ａに接続する電源３９０と、バッキングプレート３１０ｂに接続
する電源３９１と、の間で、交互に電位の高低が入れ替わる電位を印加する、いわゆるＡ
Ｃ電源を用いると好ましい。また、図２９（Ａ）に示す電源３９０及び電源３９１はＡＣ
電源を用いた例を示しているが、これに限られない。例えば、電源３９０及び電源３９１
としてＲＦ電源、ＤＣ電源などを用いてもよい。または、電源３９０と電源３９１とで、
異なる種類の電源を用いてもよい。
また、基板ホルダ３７０はＧＮＤに接続されていることが好ましい。また、基板ホルダ
３７０はフローティングの状態であってもよい。
図２９（Ｂ）及び図２９（Ｃ）は、図２９（Ａ）の一点鎖線Ａ−Ｂ間におけるプラズマ
３４０の電位分布を示している。図２９（Ｂ）に示す電位分布は、バッキングプレート３
１０ａに高電位を印加し、バッキングプレート３１０ｂに低電位を印加した状態を示す。
即ち、ターゲット３００ｂに向けて陽イオンが加速される。図２９（Ｃ）に示す電位分布
は、バッキングプレート３１０ａに低電位を印加し、バッキングプレート３１０ｂに高電
位を印加した状態を示す。即ち、ターゲット３００ａに向けて陽イオンが加速される。本
発明の一態様における酸化物半導体膜の形成は、図２９（Ｂ）と、図２９（Ｃ）と、の状
態を交互に入れ替わるようにして行えばよい。
また、本発明の一態様における酸化物半導体膜の形成は、基板３６０の表面に、プラズ
マ３４０が十分到達している状態で行うことが好ましい。例えば、図２９（Ａ）に示すよ
うに、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置された状態が好ましい
。特にプラズマ３４０中における陽光柱の領域に、基板ホルダ３７０及び基板３６０が入
るように配置することが好ましい。プラズマ３４０中の陽光柱の領域は、図２９（Ｂ）及
び図２９（Ｃ）に示す電位分布において、Ａ−Ｂ間の中間付近にある、電位分布の勾配が
小さい領域である。つまり、図２９（Ａ）に示すように、プラズマ３４０における陽光柱
の領域に基板３６０を配置することによって、プラズマ３４０下の強電界部に基板３６０
が曝されないため、基板３６０はプラズマ３４０による損傷が少なく、欠陥を低減するこ
とができる。
また、図２９（Ａ）に示すように、基板ホルダ３７０及び基板３６０がプラズマ３４０
中に配置された状態で成膜することにより、ターゲット３００ａ及びターゲット３００ｂ
の使用効率が高くなるため好ましい。
図２９（Ａ）に示すように、基板ホルダ３７０と、ターゲット３００ａと、の水平距離
をＬ１とし、基板ホルダ３７０と、ターゲット３００ｂと、の水平距離をＬ２とする。Ｌ
１及びＬ２の長さは、それぞれ基板３６０と同等の長さであることが好ましい。また、上
述したように、基板３６０がプラズマ３４０の陽光柱の領域に入るように、Ｌ１及びＬ２
の距離を適宜調節することが好ましい。例えば、Ｌ１及びＬ２は、それぞれ１０ｍｍ以上
２００ｍｍ以下とすればよい。
図２９（Ａ）に示す構成は、ターゲット３００ａとターゲット３００ｂとが平行に向か
い合って配置されている。また、マグネットユニット３３０ａとマグネットユニット３３
０ｂとが、異なる極を向かい合わせるように配置されている。このとき、磁力線は、マグ
ネットユニット３３０ｂからマグネットユニット３３０ａに向かう。そのため、成膜時に
は、マグネットユニット３３０ａとマグネットユニット３３０ｂとで形成される磁場にプ
ラズマ３４０が閉じ込められる。基板ホルダ３７０及び基板３６０は、ターゲット３００
ａとターゲット３００ｂとが向かい合っている間の領域（ターゲット間領域ともいう。）
に配置される。なお、図２９（Ａ）では、ターゲット３００ａとターゲット３００ｂとが
向かい合う方向に平行に基板ホルダ３７０及び基板３６０を配置しているが、傾けて配置
してもよい。例えば、基板ホルダ３７０及び基板３６０を３０°以上６０°以下（代表的
には４５°）傾けることによって、成膜時に基板３６０に垂直入射するスパッタ粒子の割
合を高くすることができる。
図３０に示す構成は、ターゲット３００ａとターゲット３００ｂとが互いに平行ではな
く、傾いた状態で向かい合って（Ｖ字状に）配置されている点が図２９（Ａ）に示した構
成と異なる。よって、ターゲットの配置以外については、図２９（Ａ）の説明を参照する
。また、マグネットユニット３３０ａとマグネットユニット３３０ｂとが異なる極が向か
い合うように配置されている。基板ホルダ３７０及び基板３６０は、ターゲット間領域に
配置される。ターゲット３００ａ及びターゲット３００ｂを、図３０に示すような配置と
することで、基板３６０に到達するスパッタ粒子の割合が高くなるため、堆積速度を高く
することができる。
また、図２９（Ａ）では、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置
された状態を示したが、これに限られない。例えば図３１に示すように、基板ホルダ３７
０及び基板３６０が、プラズマ３４０の外側に配置されていてもよい。基板３６０がプラ
ズマ３４０の高電界領域に曝されないことによって、プラズマ３４０による損傷を低減さ
せることができる。ただし、プラズマ３４０から基板３６０を離すほど、ターゲット３０
０ａ及びターゲット３００ｂの使用効率が低くなってしまう。また、基板ホルダ３７０の
位置は、図３１に示すように可変とする構成が好ましい。
また、基板ホルダ３７０は、ターゲット間領域の上側に配置されるが、下側に配置され
ても構わない。また、下側及び上側に配置されても構わない。下側及び上側に基板ホルダ
３７０を配置することにより、二以上の基板を同時に成膜することができるため、生産性
を高めることができる。
対向ターゲット型スパッタリング装置は、高真空であってもプラズマを安定に生成する
ことができる。例えば、０．００５Ｐａ以上０．０９Ｐａ以下でも成膜が可能である。そ
のため、成膜時に混入する不純物の濃度を低減することができる。
対向ターゲット型スパッタリング装置を用いることによって、高真空での成膜が可能と
なる、またはプラズマによる損傷の少ない成膜が可能となるため、基板３６０の温度が低
い場合でも結晶性の高い膜を成膜することができる。例えば、基板３６０の温度が、室温
以上１００℃未満であっても結晶性の高い膜を成膜することができる。
図３２（Ａ）に、対向ターゲット型スパッタリング装置の別の例を示す。
図３２（Ａ）は、対向ターゲット型スパッタリング装置における成膜室の断面模式図で
ある。図２９（Ａ）に示す成膜室とは異なり、ターゲットシールド３２２及びターゲット
シールド３２３が設けられている。また、バッキングプレート３１０ａ及びバッキングプ
レート３１０ｂと接続する電源３９１を有する。
また、図３２（Ａ）に示すように、ターゲットシールド３２２及びターゲットシールド
３２３は、ＧＮＤに接続されている。つまり、電源３９１の電位が与えられたバッキング
プレート３１０ａ及びバッキングプレート３１０ｂと、ＧＮＤが与えられたターゲットシ
ールド３２２及びターゲットシールド３２３と、の間に印加される電位差によって、プラ
ズマ３４０が形成される。
また、本発明の一態様における酸化物半導体膜の形成は、基板３６０の表面に、プラズ
マ３４０が十分到達している状態で行うことが好ましい。例えば、図３２（Ａ）に示すよ
うに、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置された状態が好ましい
。特にプラズマ３４０中における陽光柱の領域に、基板ホルダ３７０及び基板３６０が入
るように配置することが好ましい。プラズマ中の陽光柱の領域は、電位分布の勾配が小さ
い領域である。つまり、図３２（Ａ）に示すように、プラズマ３４０における陽光柱の領
域に基板３６０を配置することによって、プラズマ３４０下の強電界部に基板３６０が曝
されないため、基板３６０はプラズマ３４０による損傷が少なく、良好な膜質の酸化物を
得ることができる。
また、図３２（Ａ）に示すように基板ホルダ３７０及び基板３６０がプラズマ３４０中
に配置された状態で成膜することにより、ターゲット３００ａ及びターゲット３００ｂの
使用効率が高くなるため好ましい。
また、図３２（Ａ）に示すように、基板ホルダ３７０と、ターゲット３００ａと、の水
平距離をＬ１とし、基板ホルダ３７０と、ターゲット３００ｂと、の水平距離をＬ２とす
る。Ｌ１及びＬ２の長さは、それぞれ基板３６０のサイズと同等の長さであることが好ま
しい。また、上述したように、基板３６０がプラズマ３４０の陽光柱の領域に入るように
、Ｌ１及びＬ２の距離を適宜調節することが好ましい。
また、図３２（Ａ）では、基板ホルダ３７０及び基板３６０がプラズマ３４０中に配置
された状態を示したが、これに限られない。例えば図３２（Ｂ）に示すように、基板ホル
ダ３７０及び基板３６０が、プラズマ３４０の外側に配置されていてもよい。基板３６０
がプラズマ３４０の高電界領域に曝されないことによって、プラズマ３４０による損傷を
低減させることができる。ただし、プラズマ３４０から基板３６０を離すほど、ターゲッ
ト３００ａ及びターゲット３００ｂの使用効率が低くなってしまう。また、基板ホルダ３
７０の位置は、図３２（Ｂ）に示すように可変とする構成が好ましい。
また、図３２（Ｂ）に示すように、基板ホルダ３７０は、ターゲット間領域の上側に配
置されるが、下側に配置されても構わない。また、下側及び上側に配置されても構わない
。下側及び上側に基板ホルダ３７０を配置することにより、二以上の基板を同時に成膜す
ることができるため、生産性を高めることができる。
以上に示した対向ターゲット型スパッタリング装置は、プラズマがターゲット間の磁場
に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ター
ゲットの傾きによって、基板へのスパッタ粒子の入射角度を浅くすることができるため、
堆積される膜の段差被覆性を高めることができる。また、高真空における成膜が可能であ
るため、膜に混入する不純物の濃度を低減することができる。
なお、成膜室に、平行平板型スパッタリング装置、イオンビームスパッタリング装置を
適用しても構わない。
＜３−２．成膜装置＞
以下では、本発明の一態様の酸化物半導体膜を成膜することが可能な成膜室を有する成
膜装置について説明する。
まず、成膜時などに膜中に不純物の混入が少ない成膜装置の構成について図３３及び図
３４を用いて説明する。
図３３は、枚葉式マルチチャンバーの成膜装置２７００の上面図を模式的に示している
。成膜装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメント
を行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基
板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い
、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室
２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から
減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２
７０４と、基板の加熱を行う基板加熱室２７０５と、ターゲットが配置され成膜を行う成
膜室２７０６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃと、を有する。なお、成膜室２
７０６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃは、上述した成膜室の構成を参酌する
ことができる。
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａ及びアンロードロック
室２７０３ｂと接続され、ロードロック室２７０３ａ及びアンロードロック室２７０３ｂ
は、搬送室２７０４と接続され、搬送室２７０４は、基板加熱室２７０５、成膜室２７０
６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ２７６４が設けられており、大気側基板供給室２
７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することが
できる。また、大気側基板搬送室２７０２及び搬送室２７０４は、搬送ロボット２７６３
を有し、基板を搬送することができる。
また、基板加熱室２７０５は、プラズマ処理室を兼ねると好ましい。成膜装置２７００
は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不
純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築すること
ができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室及び基板加熱室
は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設
けることができる。
次に、図３３に示す成膜装置２７００の一点鎖線Ｖ１−Ｖ２、一点鎖線Ｗ１−Ｗ２、及
び一点鎖線Ｗ２−Ｗ３に相当する断面を図３４に示す。
図３４（Ａ）は、基板加熱室２７０５と、搬送室２７０４の断面を示しており、基板加
熱室２７０５は、基板を収容することができる複数の加熱ステージ２７６５を有している
。なお、基板加熱室２７０５は、バルブを介して真空ポンプ２７７０と接続されている。
真空ポンプ２７７０としては、例えば、ドライポンプ、及びメカニカルブースターポンプ
等を用いることができる。
また、基板加熱室２７０５に用いることのできる加熱機構としては、例えば、抵抗発熱
体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体から
の熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇ
ａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡを用いることができる。ＬＲＴＡは、ハ
ロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、
高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射によ
り、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては
、不活性ガスが用いられる。
また、基板加熱室２７０５は、マスフローコントローラ２７８０を介して、精製機２７
８１と接続される。なお、マスフローコントローラ２７８０及び精製機２７８１は、ガス
種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室２７０５に
導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いる
ことができ、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど）を用いる。
搬送室２７０４は、搬送ロボット２７６３を有している。搬送ロボット２７６３は、各
室へ基板を搬送することができる。また、搬送室２７０４は、バルブを介して真空ポンプ
２７７０と、クライオポンプ２７７１と、接続されている。このような構成とすることで
、搬送室２７０４は、大気圧から低真空または中真空（数百Ｐａから０．１Ｐａ程度）ま
で真空ポンプ２７７０を用いて排気され、バルブを切り替えて中真空から高真空または超
高真空（０．１Ｐａから１×１０−７Ｐａ程度）まではクライオポンプ２７７１を用いて
排気される。
また、例えば、クライオポンプ２７７１は、搬送室２７０４に対して２台以上並列に接
続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっ
ても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェ
ネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。ク
ライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、
定期的にリジェネが行われる。
図３４（Ｂ）は、成膜室２７０６ｂと、搬送室２７０４と、ロードロック室２７０３ａ
の断面を示している。
ここで、図３４（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する
。図３４（Ｂ）に示す成膜室２７０６ｂは、ターゲット２７６６ａと、ターゲット２７６
６ｂと、ターゲットシールド２７６７ａと、ターゲットシールド２７６７ｂと、マグネッ
トユニット２７９０ａと、マグネットユニット２７９０ｂと、基板ホルダ２７６８と、電
源２７９１と、を有する。図示しないが、ターゲット２７６６ａ及びターゲット２７６６
ｂは、それぞれバッキングプレートを介してターゲットホルダに固定される。また、ター
ゲット２７６６ａ及びターゲット２７６６ｂには、電源２７９１が電気的に接続されてい
る。マグネットユニット２７９０ａ及びマグネットユニット２７９０ｂは、それぞれター
ゲット２７６６ａ及びターゲット２７６６ｂの背面に配置される。ターゲットシールド２
７６７ａ及びターゲットシールド２７６７ｂは、それぞれターゲット２７６６ａ及びター
ゲット２７６６ｂの端部を囲うように配置される。なお、ここでは基板ホルダ２７６８に
は、基板２７６９が支持されている。基板ホルダ２７６８は、可動部材２７８４を介して
成膜室２７０６ｂに固定される。可動部材２７８４によって、ターゲット２７６６ａとタ
ーゲット２７６６ｂとの間の領域（ターゲット間領域ともいう。）まで基板ホルダ２７６
８を移動させることができる。例えば、基板２７６９を支持した基板ホルダ２７６８をタ
ーゲット間領域に配置することによって、プラズマによる損傷を低減できる場合がある。
また、基板ホルダ２７６８は、図示しないが、基板２７６９を保持する基板保持機構や、
基板２７６９を背面から加熱するヒーター等を備えていてもよい。
また、ターゲットシールド２７６７ａ及びターゲットシールド２７６７ｂによって、タ
ーゲット２７６６ａ及びターゲット２７６６ｂからスパッタリングされる粒子が不要な領
域に堆積することを抑制できる。ターゲットシールド２７６７ａ及びターゲットシールド
２７６７ｂは、累積されたスパッタ粒子が剥離しないように、加工することが望ましい。
例えば、表面粗さを増加させるブラスト処理、またはターゲットシールド２７６７ａ及び
ターゲットシールド２７６７ｂの表面に凹凸を設けてもよい。
また、成膜室２７０６ｂは、ガス加熱機構２７８２を介してマスフローコントローラ２
７８０と接続され、ガス加熱機構２７８２はマスフローコントローラ２７８０を介して精
製機２７８１と接続される。ガス加熱機構２７８２により、成膜室２７０６ｂに導入され
るガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することが
できる。なお、ガス加熱機構２７８２、マスフローコントローラ２７８０、及び精製機２
７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室
２７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下である
ガスを用いることができ、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど
）を用いる。
なお、ガスの導入口の直前に精製機を設ける場合、精製機から成膜室２７０６ｂまでの
配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管
の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響
を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸
化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ
３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り
込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ
継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と
比べ、生じる放出ガス及び外部リークの影響を低減できて好ましい。
また、成膜室２７０６ｂは、バルブを介してターボ分子ポンプ２７７２及び真空ポンプ
２７７０と接続される。
また、成膜室２７０６ｂは、クライオトラップ２７５１が設けられる。
クライオトラップ２７５１は、水などの比較的融点の高い分子（または原子）を吸着す
ることができる機構である。ターボ分子ポンプ２７７２は大きいサイズの分子（または原
子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素
や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラッ
プ２７５１が成膜室２７０６ｂに接続された構成としている。クライオトラップ２７５１
の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ
２７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気する
ことが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２
段目の冷凍機の温度を２０Ｋ以下とすればよい。なお、クライオトラップに替えて、チタ
ンサブリメーションポンプを用いることで、さらに高真空とすることができる場合がある
。また、クライオポンプやターボ分子ポンプに替えてイオンポンプを用いることでもさら
に高真空とすることができる場合がある。
なお、成膜室２７０６ｂの排気方法は、これに限定されず、先の搬送室２７０４に示す
排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もち
ろん、搬送室２７０４の排気方法を成膜室２７０６ｂと同様の構成（ターボ分子ポンプと
真空ポンプとの排気方法）としてもよい。
なお、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂの背圧（
全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、
形成される膜中に不純物が混入され得る可能性があるので、成膜室２７０６ｂの背圧、な
らびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ
以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／
ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１
０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室の
ｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×
１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室
のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１
×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧及び分圧は、質量分析計を用いて測定することができる
。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌ
ｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂは、外部
リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂのリー
クレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ
以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７
Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚ
が２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ま
しくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原
子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・
ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧及び分圧から
導出すればよい。
リークレートは、外部リーク及び内部リークに依存する。外部リークは、微小な穴やシ
ール不良などによって真空系外から気体が流入することである。内部リークは、真空系内
のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレート
を上述の数値以下とするために、外部リーク及び内部リークの両面から対策をとる必要が
ある。
例えば、成膜室２７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタル
ガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属
を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低
減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属
の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制
され、内部リークを低減することができる。
また、成膜装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミ
ニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前
述の部材を鉄、クロム及びニッケルなどを含む合金に被覆して用いてもよい。鉄、クロム
及びニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで
、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガ
スを低減できる。
または、前述の成膜装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムな
どで被覆してもよい。
成膜装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英など
で構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、
酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しない
が、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に
相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限
り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために
、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度
大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このと
き、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離し
にくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスを
ベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることがで
きる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によって
は不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は
、主成分である酸素を用いた方が好ましい場合もある。なお、ベーキングは、ランプを用
いて行うと好ましい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の
圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガ
スの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を
低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５
回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以
下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入すること
で成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下
、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分
以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００
分以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミ
ー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー
基板及び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁の吸着物を膜中に
閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を
行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成
膜はベーキングと同時に行ってもよい。
次に、図３４（Ｂ）に示す搬送室２７０４、及びロードロック室２７０３ａと、図３４
（Ｃ）に示す大気側基板搬送室２７０２、及び大気側基板供給室２７０１の詳細について
以下説明を行う。なお、図３４（Ｃ）は、大気側基板搬送室２７０２、及び大気側基板供
給室２７０１の断面を示している。
図３４（Ｂ）に示す搬送室２７０４については、図３４（Ａ）に示す搬送室２７０４の
記載を参照する。
ロードロック室２７０３ａは、基板受け渡しステージ２７５２を有する。ロードロック
室２７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室２７０３ａの圧
力が大気圧になった時に、大気側基板搬送室２７０２に設けられている搬送ロボット２７
６３から基板受け渡しステージ２７５２に基板を受け取る。その後、ロードロック室２７
０３ａを真空引きし、減圧状態としたのち、搬送室２７０４に設けられている搬送ロボッ
ト２７６３が基板受け渡しステージ２７５２から基板を受け取る。
また、ロードロック室２７０３ａは、バルブを介して真空ポンプ２７７０、及びクライ
オポンプ２７７１と接続されている。真空ポンプ２７７０、及びクライオポンプ２７７１
の排気系の接続方法は、搬送室２７０４の接続方法を参考とすることで接続できるため、
ここでの説明は省略する。なお、図３３に示すアンロードロック室２７０３ｂは、ロード
ロック室２７０３ａと同様の構成とすることができる。
大気側基板搬送室２７０２は、搬送ロボット２７６３を有する。搬送ロボット２７６３
により、カセットポート２７６１とロードロック室２７０３ａとの基板の受け渡しを行う
ことができる。また、大気側基板搬送室２７０２、及び大気側基板供給室２７０１の上方
にＨＥＰＡフィルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉ
ｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい
。
大気側基板供給室２７０１は、複数のカセットポート２７６１を有する。カセットポー
ト２７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室
温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大
面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲット
をつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間の
ないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こう
した僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙
間が広がっていくことがある。隙間が広がると、バッキングプレートや、バッキングプレ
ートとターゲットとの接合に用いているボンディング材の金属がスパッタリングされるこ
とがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却され
ていることが好ましい。
具体的には、バッキングプレートとして、高い導電性及び高い放熱性を有する金属（具
体的には銅）を用いる。また、バッキングプレート内に溝部を形成し、該溝部に十分な量
の冷却水を流すことで、効率的にターゲットを冷却できる。
上述した成膜装置を用いることで、水素濃度がＳＩＭＳにおいて、１×１０２０ａｔｏ
ｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３
未満である酸化物半導体膜を成膜することができる。
また、窒素濃度がＳＩＭＳにおいて、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましく
は１×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜を成膜することができる。
また、炭素濃度がＳＩＭＳにおいて、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましく
は２×１０１７ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜を成膜することができる。
不純物及び酸素欠損の少ない酸化物半導体膜は、キャリア密度の低い酸化物半導体膜で
ある。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１
／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ
３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純
度真性な酸化物半導体と呼ぶ。当該酸化物半導体膜は、不純物濃度が低く、欠陥準位密度
が低い。即ち、安定な特性を有する酸化物半導体膜であるといえる。
また、ＴＤＳによるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１
８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）及びｍ／ｚが４４であ
る気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×
１０１８個／ｃｍ３以下である酸化物半導体を成膜することができる。
以上の成膜装置を用いることで、酸化物半導体膜への不純物の混入を抑制できる。さら
には、以上の成膜装置を用いて、酸化物半導体膜に接する膜を成膜することで、酸化物半
導体膜に接する膜から酸化物半導体膜へ不純物が混入することを抑制できる。
以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜
、組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図３５を
用いて説明を行う。
＜４．表示装置に関する説明＞
図３５（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図３５（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図３５（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図３５（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図３５（Ａ）に示す複数の画素回路５０１は、例えば、図３５（Ｂ）に示す構成
とすることができる。
図３５（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ−Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モ
ード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄ
ｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎ
ｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）
モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−
ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆ
ｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎ
ｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（
Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬ
Ｃ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲスト
ホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として
様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図３５（Ｂ）の画素回路５０１を有する表示装置では、例えば、図３５（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図３５（Ａ）に示す複数の画素回路５０１は、例えば、図３５（Ｃ）に示す構成
とすることができる。
図３５（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６
２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいず
れか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（データ線ＤＬ＿ｎ）に電気的に接続される。さらに、トランジスタ５５２のゲート
電極は、ゲート信号が与えられる配線（走査線ＧＬ＿ｍ）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図３５（Ｃ）の画素回路５０１を有する表示装置では、例えば、図３５（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子５７０及び発光
素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子
を有していてもよい。
上記表示装置は、例えば、液晶素子、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥ
Ｄなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子イ
ンク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（
ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子
、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッタ
ー）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーショ
ン）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレク
トロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた
表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用
により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良
い。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレ
イ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕ
ｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素
子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透
過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶
ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例として
は、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレ
イを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有す
るようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、な
どを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶
回路を設けることも可能である。これにより、さらに、消費電力を低減することができる
。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレ
ース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素とし
ては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画
素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペン
タイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、
異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等
を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なって
いてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、
モノクロ表示の表示装置に適用することもできる。
また、表示装置のバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）
に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）
を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれ
の発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を
用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合
わせて用いることができる。
（実施の形態５）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示
装置に入力装置を取り付けた電子機器について、図３６乃至図４１を用いて説明を行う。
＜５−１．タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わ
せたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセン
サを用いる場合について説明する。
図３６（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図３６（Ａ）（
Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図３
６（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基
板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも
可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一
つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することが
できる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にま
で引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９
（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する
複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回
され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接
続される。なお、図３６（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０
と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している
。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電
容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式な
どがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図３６（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセン
サを適用した構成である。
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することが
できる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有す
る。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は
複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図３６（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数
の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し
配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このと
き、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい
。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減
できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減すること
ができる。
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りう
る。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介
して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける
構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に
絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい
。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネ
ルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸
化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネル
を構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ま
しい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲ
ン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、
直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いても
よい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇ
ナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッ
シュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤ
を用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上
１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線
や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボ
ンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用い
る電極（例えば、画素電極または共通電極など）として用いてもよい。
＜５−２．表示装置に関する説明＞
次に、図３７（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図３
７（Ａ）（Ｂ）は、図３６（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素
子と、該表示素子を駆動する画素回路とを有する。
［表示素子としてＥＬ素子を用いる構成］
まず、表示素子としてＥＬ素子を用いる構成について、図３７（Ａ）を用いて以下説明
を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合につ
いて説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光
の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ
２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する
材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の
熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−
３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下で
ある材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性
基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２
５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散
を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板
２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフ
ィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネートまたはアク
リル樹脂、ポリウレタン、エポキシ樹脂もしくはシロキサン結合を有する樹脂などを用い
ることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０
は、空気より大きい屈折率を有すると好ましい。また、図３７（Ａ）に示すように、封止
層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いるこ
とにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域
にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不
活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を
設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば
、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料
としては、水分や酸素を透過しない材料を用いると好適である。
また、図３７（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２
５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を
供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０
２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。
また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ
層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、Ｅ
Ｌ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５
５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュ
ール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光
層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例
えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカ
ラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透
過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用
いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法など
で形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトラン
ジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化
するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与
してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下
を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５
５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお
、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成
してもよい。
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃと
を有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる
。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。
また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰ
Ｃ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、
クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２
５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方
に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジ
スタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジス
タは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信
号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く
設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力
を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界
効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能
なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジス
タと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。
すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる
必要がないため、半導体装置の部品点数を削減することができる。また、画素回路におい
ても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することがで
きる。
［表示素子として液晶素子を用いる構成］
次に、表示素子として、液晶素子を用いる構成について、図３７（Ｂ）を用いて以下説
明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置
について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト
、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機
能を備える液晶表示装置としてもよい。
図３７（Ｂ）に示す表示装置２５０１は、図３７（Ａ）に示す表示装置２５０１と以下
の点が異なる。それ以外の構成については、図３７（Ａ）に示す表示装置２５０１と同様
である。
図３７（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素
子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極
と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部
電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる
。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設け
られる。また、図３７（Ｂ）において図示しないが、上部電極及び下部電極の液晶層２５
２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分
散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は
、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチッ
ク相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜
を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向
膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで
、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表
示装置の不良や破損を軽減することができる。
スペーサ２５３０ａ、２５３０ｂは、絶縁膜を選択的にエッチングすることで得られる
。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離
（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂ
は、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図
３７（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構
成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電
極と、着色層２５６７及び遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶
縁層２５３１は、着色層２５６７及び遮光層２５６８に起因する凹凸を平坦化する機能を
有する。絶縁層２５３１としては、例えば、有機樹脂膜を用いればよい。また、液晶素子
２５５１の下部電極は、反射電極としての機能を有する。図３７（Ｂ）に示す表示装置２
５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反
射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電
極として機能を付与すればよい。
また、図３７（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５
２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因す
る凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有す
る。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光
が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり
、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設
けない構成としてもよい。
＜５−３．タッチセンサに関する説明＞
次に、図３８を用いて、タッチセンサ２５９５の詳細について説明する。図３８は、図
３６（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１及び電極
２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５
９１を電気的に接続する配線２５９４とを有する。
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性
を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸
化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる
。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状
に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法と
しては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜し
た後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して
、電極２５９１及び電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂
、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウ
ムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接す
る電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高
めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１
及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好
適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられてい
る。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は
一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置され
る必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また
、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミ
ニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コ
バルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いること
ができる。
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５
を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる
。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐ
ｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜５−４．タッチパネルに関する説明＞
次に、図３９（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図３９
（Ａ）は、図３６（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図３９（Ａ）に示すタッチパネル２０００は、図３７（Ａ）で説明した表示装置２５０
１と、図３８で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図３９（Ａ）に示すタッチパネル２０００は、図３７（Ａ）で説明した構成の他
、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッ
チセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼
り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２
５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、
アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いるこ
とができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、
例えば円偏光板を用いることができる。
次に、図３９（Ａ）に示す構成と異なる構成のタッチパネルについて、図３９（Ｂ）を
用いて説明する。
図３９（Ｂ）は、タッチパネル２００１の断面図である。図３９（Ｂ）に示すタッチパ
ネル２００１は、図３９（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対す
るタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同
様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図３９（Ｂ）に示すＥ
Ｌ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これに
より、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢
印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている
。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッ
チセンサ２５９５を貼り合わせる。
図３９（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板２５１０及び基
板２５７０のいずれか一方または双方を通して射出されればよい。
＜５−５．タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図４０を用いて説明を行う。
図４０（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図４０
（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、
図４０（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変
化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。ま
た、図４０（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量
２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換
えてもよい。
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路
である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電
極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等によ
り容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または
接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１−Ｙ６の配線
での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、
または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または
接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検
出は、積分回路等を用いて行えばよい。
次に、図４０（Ｂ）には、図４０（Ａ）で示す相互容量方式のタッチセンサにおける入
出力波形のタイミングチャートを示す。図４０（Ｂ）では、１フレーム期間で各行列での
被検知体の検出を行うものとする。また図４０（Ｂ）では、被検知体を検出しない場合（
非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。な
おＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示して
いる。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−
Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６
の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接
または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化す
る。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知
することができる。
＜５−６．センサ回路に関する説明＞
また、図４０（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設ける
パッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ
型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一
例を図４１に示す。
図４１に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ
２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に
電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１
のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方が
トランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳ
Ｓが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたは
ドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳ
Ｓが与えられる。
次に、図４１に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトラン
ジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲー
トが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２と
してトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が
保持される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化する
ことに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノ
ードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電
流が変化する。この電流を検出することにより、被検知体の近接または接触を検出するこ
とができる。
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施
の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の
実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って
保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作
）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合
わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール、電子機器、
及び表示装置について、図４２乃至図４４を用いて説明を行う。
＜６−１．表示モジュールに関する説明＞
図４２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１
０、バッテリ８０１１を有する。
本発明の一態様の酸化物半導体膜または半導体装置は、例えば、表示パネル８００６に
用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図４２において、バックライ
ト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜６−２．電子機器に関する説明＞
図４３（Ａ）乃至図４３（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐
体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又
は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、
加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電
場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する
機能を含むもの）、マイクロフォン９００８、等を有することができる。
図４３（Ａ）乃至図４３（Ｇ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信ま
たは受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表
示部に表示する機能、等を有することができる。なお、図４３（Ａ）乃至図４３（Ｇ）に
示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有すること
ができる。また、図４３（Ａ）乃至図４３（Ｇ）には図示していないが、電子機器には、
複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を
撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵
）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図４３（Ａ）乃至図４３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図４３（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が
有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に
沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセン
サを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表
示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することが
できる。
図４３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図
４３（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯
情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、
３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００
１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９０
０１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メール
やＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示
、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バ
ッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている
位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図４３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図４３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図４３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図４３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図４３
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図４３（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
また、図４４（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。な
お、図４４（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図４４（Ｂ
）は、複数の表示パネルが展開された状態の斜視図である。
図４４（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９
５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域
９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネ
ル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの
表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の
表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用
状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表
示装置とすることができる。
また、図４４（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０
１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９
５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２と
してもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
る。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用するこ
とができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を
有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示
部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う
構成としてもよい。
本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合
わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の表示モジュールの作製に用いることができる成膜
装置について、図４５を用いて説明する。
図４５は本発明の一態様の表示モジュールの作製に用いることができる成膜装置３００
０を説明する図である。なお、成膜装置３０００は、バッチ式のＡＬＤ装置の一例である
。
＜７−１．成膜装置の構成例＞
本実施の形態で説明する成膜装置３０００は、成膜室３１８０と、成膜室３１８０に接
続される制御部３１８２と、を有する（図４５参照）。
制御部３１８２は、制御信号を供給する制御装置（図示せず）ならびに制御信号を供給
される流量制御器３１８２ａ、流量制御器３１８２ｂ、及び流量制御器３１８２ｃを有す
る。例えば、高速バルブを流量制御器に用いることができる。具体的にはＡＬＤ用バルブ
等を用いることにより、精密に流量を制御することができる。また、流量制御器、及び配
管の温度を制御する加熱機構３１８２ｈを有する。
流量制御器３１８２ａは、制御信号ならびに第１の原料、及び不活性ガスを供給され、
制御信号に基づいて第１の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｂは、制御信号ならびに第２の原料、及び不活性ガスを供給され、
制御信号に基づいて第２の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｃは、制御信号を供給され、制御信号に基づいて排気装置３１８５
に接続する機能を有する。
［原料供給部］
なお、原料供給部３１８１ａは、第１の原料を供給する機能を有し、流量制御器３１８
２ａに接続されている。
原料供給部３１８１ｂは、第２の原料を供給する機能を有し、流量制御器３１８２ｂに
接続されている。
気化器または加熱手段等を原料供給部に用いることができる。これにより、固体の原料
や液体の原料から気体の原料を生成することができる。
なお、原料供給部は２つに限定されず、３つ以上の原料供給部を有することができる。
［原料］
さまざまな物質を第１の原料に用いることができる。例えば、揮発性の有機金属化合物
、金属アルコキシド等を第１の原料に用いることができる。第１の原料と反応をするさま
ざまな物質を第２の原料に用いることができる。例えば、酸化反応に寄与する物質、還元
反応に寄与する物質、付加反応に寄与する物質、分解反応に寄与する物質または加水分解
反応に寄与する物質などを第２の原料に用いることができる。
また、ラジカル等を用いることができる。例えば、原料をプラズマ源に供給し、プラズ
マ等を用いることができる。具体的には酸素ラジカル、窒素ラジカル等を用いることがで
きる。
ところで、第１の原料と組み合わせて用いる第２の原料は、室温に近い温度で反応する
原料が好ましい。例えば、反応温度が室温以上２００℃以下好ましくは５０℃以上１５０
℃以下である原料が好ましい。
［排気装置］
排気装置３１８５は、排気する機能を有し、流量制御器３１８２ｃに接続されている。
なお、排出される原料を捕捉するトラップを排出口３１８４と流量制御器３１８２ｃの間
に有してもよい。ところで、除害設備を用いて排気を除害する。
［制御部］
制御部３１８２は、流量制御器を制御する制御信号または加熱機構を制御する制御信号
等を供給する。例えば、第１のステップにおいて、第１の原料を加工部材の表面に供給す
る。そして、第２のステップにおいて、第１の原料と反応する第２の原料を供給する。こ
れにより第１の原料は第２の原料と反応し、反応生成物が加工部材３０１０の表面に堆積
することができる。
なお、加工部材３０１０の表面に堆積させる反応生成物の量は、第１のステップと第２
のステップを繰り返すことにより、制御することができる。
なお、加工部材３０１０に供給される第１の原料の量は、加工部材３０１０の表面が吸
着することができる量により制限される。例えば、第１の原料の単分子層が加工部材３０
１０の表面に形成される条件を選択し、形成された第１の原料の単分子層に第２の原料を
反応させることにより、極めて均一な第１の原料と第２の原料の反応生成物を含む層を形
成することができる。
その結果、入り組んだ構造を表面に有する加工部材３０１０の表面に、さまざまな材料
を成膜することができる。例えば３ｎｍ以上２００ｎｍ以下の厚さを有する膜を、加工部
材３０１０に形成することができる。
例えば、加工部材３０１０の表面にピンホールと呼ばれる小さい穴等が形成されている
場合、ピンホールの内部に回り込んで成膜材料を成膜し、ピンホールを埋めることができ
る。
また、余剰の第１の原料または第２の原料を、排気装置３１８５を用いて成膜室３１８
０から排出する。例えば、アルゴンまたは窒素などの不活性ガスを導入しながら排気して
もよい。
［成膜室］
成膜室３１８０は、第１の原料、第２の原料および不活性ガスを供給される導入口３１
８３と、第１の原料、第２の原料および不活性ガスを排出する排出口３１８４とを有する
。
成膜室３１８０は、単数または複数の加工部材３０１０を支持する機能を有する支持部
３１８６と、加工部材を加熱する機能を有する加熱機構３１８７と、加工部材３０１０の
搬入および搬出をする領域を開閉する機能を有する扉３１８８と、を有する。
例えば、抵抗加熱器または赤外線ランプ等を加熱機構３１８７に用いることができる。
また、加熱機構３１８７は、例えば８０℃以上、１００℃以上または１５０℃以上に加熱
する機能を有する。ところで、加熱機構３１８７は、例えば室温以上２００℃以下好まし
くは５０℃以上１５０℃以下の温度になるように加工部材３０１０を加熱する。
また、成膜室３１８０は、圧力調整器および圧力検知器を有していてもよい。
［支持部］
支持部３１８６は、単数または複数の加工部材３０１０を支持する。これにより、一回
の処理ごとに単数または複数の加工部材３０１０に例えば絶縁膜を形成できる。
＜７−２．膜の一例＞
本実施の形態で説明する成膜装置３０００を用いて、作製することができる膜の一例に
ついて説明する。
例えば、酸化物、窒化物、フッ化物、硫化物、三元化合物、金属またはポリマーを含む
膜を形成することができる。
例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムシリケート、ハフニウムシ
リケート、酸化ランタン、酸化珪素、チタン酸ストロンチウム、酸化タンタル、酸化チタ
ン、酸化亜鉛、酸化ニオブ、酸化ジルコニウム、酸化スズ、酸化イットリウム、酸化セリ
ウム、酸化スカンジウム、酸化エルビウム、酸化バナジウムまたは酸化インジウム等を含
む材料を成膜することができる。
例えば、窒化アルミニウム、窒化ハフニウム、窒化珪素、窒化タンタル、窒化チタン、
窒化ニオブ、窒化モリブデン、窒化ジルコニウムまたは窒化ガリウム等を含む材料を成膜
することができる。
例えば、銅、白金、ルテニウム、タングステン、イリジウム、パラジウム、鉄、コバル
トまたはニッケル等を含む材料を成膜することができる。
例えば、硫化亜鉛、硫化ストロンチウム、硫化カルシウム、硫化鉛、フッ化カルシウム
、フッ化ストロンチウムまたはフッ化亜鉛等を含む材料を成膜することができる。
例えば、チタンおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む酸
化物、アルミニウムおよび亜鉛を含む酸化物、マンガンおよび亜鉛を含む硫化物、セリウ
ムおよびストロンチウムを含む硫化物、エルビウムおよびアルミニウムを含む酸化物、イ
ットリウムおよびジルコニウムを含む酸化物等を含む材料を成膜することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または他の実施例と適宜組み合
わせることができる。
本実施例では、本発明の一態様である酸化物半導体膜の結晶性及び組成について、評価
を行った。なお、本実施例においては、試料Ａ１乃至Ａ５と、試料Ｂ１乃至Ｂ５を作製し
た。試料Ａ１乃至Ａ５が比較用の酸化物半導体膜であり、試料Ｂ１乃至Ｂ５が本発明の一
態様の酸化物半導体膜である。
＜１−１．試料Ａ１乃至Ａ５及び試料Ｂ１乃至Ｂ５について＞
まず、本実施例で作製した試料Ａ１乃至Ａ５及び試料Ｂ１乃至Ｂ５について、説明する
。
試料Ａ１乃至Ａ５及び試料Ｂ１乃至Ｂ５は、ガラス基板上に膜厚１００ｎｍの酸化物半
導体膜が形成された構造である。なお、試料Ａ１乃至Ａ５及び試料Ｂ１乃至Ｂ５は、酸化
物半導体膜の成膜条件、及びターゲットの組成が異なる。試料Ａ１乃至Ａ５及び試料Ｂ１
乃至Ｂ５の成膜条件の主な項目を表４に示す。なお、試料Ａ１乃至Ａ５、及び試料Ｂ１乃
至Ｂ５は、それぞれ平行平板型スパッタリング装置を用いて形成した。また、試料Ａ１乃
至Ａ５及び試料Ｂ１乃至Ｂ５の成膜時にターゲットに印加する電源としては、ＡＣ電源を
用いた。
表４に示す通り、比較用の試料Ａ１乃至Ａ５は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［
原子数比］の組成のターゲットを用い、本発明の一態様の試料Ｂ１乃至Ｂ５は、Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］の組成のターゲットを用いた。
＜１−２．ターゲット組成と膜組成について＞
次に、表４に示す試料Ａ１乃至Ａ５に用いたターゲット組成と、当該ターゲットを用い
て成膜した試料Ａ３の膜組成と、を分析した。同様に、試料Ｂ１乃至Ｂ５に用いたターゲ
ットの組成と、当該ターゲットを用いて成膜した試料Ｂ３の膜組成と、を分析した。試料
Ａ１乃至Ａ５に用いたターゲット組成、及び試料Ａ３の膜組成を表５に示す。また、試料
Ｂ１乃至Ｂ５に用いたターゲット組成、及び試料Ｂ３の膜組成を表６に示す。
なお、ターゲット組成の分析方法としては、ターゲットの欠片をＩＣＰ−ＭＳを用いて
評価した。また、膜組成の分析方法としては、スパッタリング法で形成された膜をＸ線光
電子分光法（ＸＰＳ：Ｘ−Ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏ
ｐｙ）を用いて評価した。
表５及び表６に示す通り、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］の組成のタ
ーゲットを用いて形成された試料Ａ３の膜組成は、概ねＩｎ：Ｇａ：Ｚｎ＝１：１：１［
原子数比］であった。また、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の組成のタ
ーゲットを用いて形成された試料Ｂ３の膜組成は、概ねＩｎ：Ｇａ：Ｚｎ＝４：２：３［
原子数比］であった。
＜１−３．ＸＲＤによる結晶性評価について＞
次に、上述の試料Ａ１乃至Ａ５及び試料Ｂ１乃至Ｂ５の結晶性を評価するために、ＸＲ
Ｄを行った。ＸＲＤの結果を図４６に示す。なお、ＸＲＤとしては、多機能薄膜材料評価
Ｘ線回折装置Ｄ８ ＤＩＳＣＯＶＥＲ Ｈｙｂｒｉｄ（Ｂｒｕｋｅｒ ＡＸＳ社製）を用
いた。また、図４６に示すＸＲＤの結果は、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析結果
である。
図４６に示すように、試料Ａ１乃至Ａ５及び試料Ｂ１乃至Ｂ５には、それぞれ２θ＝３
１°近傍にピークが見られた。２θ＝３１°近傍のピークは、ＩｎＧａＺｎＯ４の結晶の
（００９）面に帰属されることから、いずれの試料も酸化物半導体膜の結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが示唆された。ま
た、試料Ａ１乃至Ａ５と、試料Ｂ１乃至Ｂ５とを比較すると、試料Ｂ１乃至Ｂ５の方が、
２θ＝３１°近傍のピーク強度が高いことが分かる。また、比較用の試料（試料Ａ１乃至
Ａ５）、及び本発明の一態様の試料（試料Ｂ１乃至Ｂ５）ともに、成膜時の酸素流量を増
加した条件の方が、２θ＝３１°近傍のピーク強度が高いことが分かる。
また、図４６に示すように、比較用の試料Ａ３、試料Ａ４及び試料Ａ５は、２θ＝３６
°近傍にピークを有する。２θ＝３６°近傍のピークは、スピネル相に起因すると示唆さ
れる。一方で、本発明の一態様の試料Ｂ１乃至Ｂ５は、成膜時の酸素流量を増加させても
、膜中にスピネル相に相当するピークが観察されない。これは、Ｉｎ：Ｇａ：Ｚｎ＝１：
１：１．２［原子数比］の組成のターゲットを用いて形成した酸化物半導体膜と比較し、
Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の組成のターゲットを用いて形成した酸
化物半導体膜の方が、スピネル相が形成されづらいと示唆される。
＜１−４．断面ＴＥＭ像による結晶性評価について＞
次に、上記作製した試料Ａ３及び試料Ｂ３の断面ＴＥＭ像の観察を行った。図４７に断
面ＴＥＭ像を示す。なお、図４７（Ａ）が試料Ａ３の断面ＴＥＭ像であり、図４７（Ｂ）
が試料Ｂ３の断面ＴＥＭ像である。
図４７（Ａ）（Ｂ）に示すように、試料Ａ３と比較し、本発明の一態様である試料Ｂ３
は、ｃ軸配向性を有する結晶の明確な格子像が観察される。したがって、Ｉｎ：Ｇａ：Ｚ
ｎ＝４：２：４．１［原子数比］の組成のターゲットを用いて形成した酸化物半導体膜は
、高い結晶性を有することが確認された。
なお、本実施例に示す構成は、他の実施の形態または他の実施例に記載の構成と適宜組
み合わせて用いることができる。
本実施例では、本発明の一態様である酸化物半導体膜の結晶性について、評価を行った
。なお、本実施例においては、試料Ｃ１乃至Ｃ４と、試料Ｄ１乃至Ｄ４と、試料Ｅ１及び
Ｅ２と、試料Ｆ１乃至Ｆ６と、を作製した。なお、試料Ｃ１乃至Ｃ４及び試料Ｆ１乃至Ｆ
６は、本発明の一態様の酸化物半導体膜であり、試料Ｄ１乃至Ｄ４、及び試料Ｅ１、Ｅ２
は、比較用の酸化物半導体膜である。
＜２−１．試料Ｃ１乃至Ｃ４、試料Ｄ１乃至Ｄ４、試料Ｅ１、Ｅ２、及び試料Ｆ１乃至Ｆ
６について＞
まず、本実施例で作製した各試料について、説明する。
試料Ｃ１乃至Ｃ４は、ガラス基板上に膜厚１００ｎｍの酸化物半導体膜が形成された構
造である。試料Ｄ１乃至Ｄ４は、ガラス基板上に膜厚１００ｎｍの酸化物半導体膜が形成
された構造である。試料Ｅ１及びＥ２は、ガラス基板上に膜厚１００ｎｍの酸化物半導体
膜が形成された構造である。試料Ｆ１乃至Ｆ６は、ガラス基板上に膜厚５０ｎｍの第１の
酸化物半導体膜と、第１の酸化物半導体膜上に膜厚５０ｎｍの第２の酸化物半導体膜とが
形成された構造である。なお、上述の各試料は、成膜時の基板温度、酸化物半導体膜を成
膜するターゲットの組成、及び積層構造が異なる。試料Ｃ１乃至Ｃ４、試料Ｄ１乃至Ｄ４
、試料Ｅ１、Ｅ２、及び試料Ｆ１乃至Ｆ６の成膜条件の主な項目を表７及び表８に示す。
なお、上述の各試料は、それぞれ平行平板型スパッタリング装置を用いて形成した。また
、上述の各試料の成膜時にターゲットに印加する電源としては、ＡＣ電源を用いた。また
、上述の各試料に用いたガラス基板は、６００ｍｍ×７２０ｍｍサイズとした。
なお、表８に示す試料Ｆ１乃至Ｆ４の成膜条件としては、第１の酸化物半導体膜（Ｉｎ
：Ｇａ：Ｚｎ＝４：２：３［原子数比］）は、表７に示す試料Ｃ１乃至Ｃ４と同様とし、
第２の酸化物半導体膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）は、表７に示す試
料Ｄ１乃至Ｄ４と同様とした。また、表８に示す試料Ｆ５、Ｆ６の成膜条件としては、第
１の酸化物半導体膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］）は、表７に示す試料
Ｃ１乃至Ｃ４と同様とし、第２の酸化物半導体膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］）は、表７に示す試料Ｅ１、Ｅ２と同様とした。
＜２−２．ＸＲＤによる結晶性評価について＞
次に、上述の各試料の結晶性を評価するために、ＸＲＤを行った。なお、ＸＲＤを行っ
たガラス基板の座標を図４８に示す。図４８は、６００ｍｍ×７２０ｍｍサイズのガラス
基板のＸＲＤを行った場所を表す座標である。ＸＲＤを行った座標としては、図４８に示
す丸印のシンボルである、Ｂ、Ｅ、Ｈに対応する位置とした。
ＸＲＤの結果を図４９乃至図５３に示す。なお、ＸＲＤとしては、実施例１と同様の測
定装置を用いた。また、図４９乃至図５３に示すＸＲＤの結果は、ｏｕｔ−ｏｆ−ｐｌａ
ｎｅ法による解析結果である。なお、図４９は試料Ｃ１乃至試料Ｃ４のＸＲＤ結果であり
、図５０は試料Ｄ１乃至試料Ｄ４のＸＲＤ結果であり、図５１は試料Ｅ１及び試料Ｅ２の
ＸＲＤ結果であり、図５２は試料Ｆ１乃至試料Ｆ４のＸＲＤ結果であり、図５３は試料Ｆ
５及び試料Ｆ６のＸＲＤ結果である。
図４９乃至図５３に示すように、本発明の一態様である試料Ｃ１乃至Ｃ４、及び試料Ｆ
１乃至Ｆ６は、ＣＡＡＣ−ＯＳを示す、２θ＝３１°近傍に明確なピークが確認される。
また、本発明の一態様である試料Ｃ１乃至Ｃ４、及び試料Ｆ１乃至Ｆ６は、スピネル相に
起因すると示唆される２θ＝３６°近傍にピークが見られない。
表７、表８、及び図４９乃至図５３に示すように、本発明の一態様の酸化物半導体膜は
、成膜時の基板温度が、１００℃以上１７０℃以下の範囲内において、ｃ軸配向性を有し
、かつ高い結晶性を有することが確認された。特に、試料Ｃ４、試料Ｆ３、及び試料Ｆ４
においては、６００ｍｍ×７２０ｍｍ面内（図４８乃至図５３中に示すＢ，Ｅ，Ｈ）にお
いて、面内分布のばらつきが少ない良好な結晶性を有することが確認された。
なお、本実施例に示す構成は、他の実施の形態または他の実施例に記載の構成と適宜組
み合わせて用いることができる。
本実施例では、ターゲット、及び当該ターゲットを用いて成膜した酸化物半導体膜の水
素濃度について、分析を行った。なお、本実施例においては、試料Ｇ１乃至Ｇ４、及び試
料Ｈ１乃至Ｈ４を作製した。なお、試料Ｇ１乃至Ｇ４は、本発明の一態様の酸化物半導体
膜であり、試料Ｈ１乃至Ｈ４は、比較用の酸化物半導体膜である。
＜３−１．ターゲット中の水素濃度について＞
まず、本実施例で用いたターゲットの水素濃度を表９に示す。なお、ターゲットの水素
濃度は、ＳＩＭＳにより得られた結果である。
＜３−２．試料Ｇ１乃至Ｇ４及び試料Ｈ１乃至Ｈ４について＞
次に、本実施例で作製した各試料について、説明する。
試料Ｇ１乃至Ｇ４は、ガラス基板上に膜厚１００ｎｍの酸化物半導体膜が形成された構
造である。また、試料Ｈ１乃至Ｈ４は、ガラス基板上に膜厚１００ｎｍの酸化物半導体膜
が形成された構造である。なお、上述の各試料は、成膜時の基板温度、及び酸化物半導体
膜を成膜するターゲットの組成が異なる。試料Ｇ１乃至Ｇ４及び試料Ｈ１乃至Ｈ４の成膜
条件の主な項目を表１０に示す。なお、上述の各試料は、それぞれ平行平板型スパッタリ
ング装置を用いて形成した。また、上述の各試料の成膜時にターゲットに印加する電源と
しては、ＡＣ電源を用いた。
＜３−３．ＳＩＭＳによる膜中Ｈ濃度評価について＞
次に、上述の各試料の膜中のＨ濃度を評価するために、ＳＩＭＳを行った。各試料のＳ
ＩＭＳ結果を図５４に示す。
図５４に示す通り、本発明の一態様である試料Ｇ１乃至Ｇ４の水素濃度は、膜中２０ｎ
ｍ近傍において、概ね３．０×１０１９ａｔｏｍｓ／ｃｍ３であった。また、比較用の試
料Ｈ１乃至Ｈ４の水素濃度は、膜中２０ｎｍ近傍において、概ね５．０×１０１９ａｔｏ
ｍｓ／ｃｍ３であった。試料Ｇ１乃至Ｇ４と、試料Ｈ１乃至Ｈ４と、を比較した場合、本
発明の一態様の酸化物半導体膜の方が、水素濃度が低いことが確認された。
また、試料Ｇ１乃至Ｇ４及び試料Ｈ１乃至Ｈ４ともに、成膜時の基板温度における、酸
化物半導体膜中の水素濃度に顕著な差は確認されなかった。
なお、本実施例に示す構成は、他の実施の形態または他の実施例に記載の構成と適宜組
み合わせて用いることができる。
本実施例においては、図１８（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂに相当するトラ
ンジスタを作製し、該トランジスタのＩｄ−Ｖｇ特性の評価を行った。本実施例において
は、以下に示す試料Ｊ１及び試料Ｊ２を作製し評価を行った。また、試料Ｊ１及び試料Ｊ
２は、それぞれチャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍのトランジスタサイズと
し、それぞれ合計１０個のトランジスタが形成されている。
本実施例で作製した試料について、以下説明を行う。なお、以下の説明において、図１
８（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂに付記した符号を用いて説明する。
＜４−１．試料Ｊ１の作製方法について＞
まず、基板２０２上に導電膜２０４を形成した。基板２０２としては、ガラス基板を用
いた。また、導電膜２０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板２０２及び導電膜２０４上に絶縁膜２０６、２０７を形成した。絶縁膜２０
６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。ま
た、絶縁膜２０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用
いて形成した。
絶縁膜２０６の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシ
ランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガス
をチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平
板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜し
、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化シ
リコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０
ｎｍの窒化シリコン膜を成膜した。
また、絶縁膜２０７の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍ
のシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧
力を４０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電
力を供給して成膜した。
次に、絶縁膜２０７上に酸化物半導体膜２０８を形成した。なお、酸化物半導体膜２０
８としては、第１の酸化物半導体膜２０８ｂと、第２の酸化物半導体膜２０８ｃとを、ス
パッタリング装置を用いて、真空中で連続して形成した。なお、以下の説明においては、
第１の酸化物半導体膜２０８ｂをＩＧＺＯ−１と、第２の酸化物半導体膜２０８ｃをＩＧ
ＺＯ−２と、それぞれ呼称する。
ＩＧＺＯ−１としては、厚さ１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、ＩＧＺＯ膜
とする）を形成した。なお、ＩＧＺＯ−１の成膜条件としては、基板温度を１７０℃とし
、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスをチャンバー内に
導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した
。
ＩＧＺＯ−２としては、厚さ１５ｎｍのＩＧＺＯ膜を形成した。なお、ＩＧＺＯ−２の
成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流
量１００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．２Ｐａとし、多結晶の
金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］
）に２５００ＷのＡＣ電力を投入して成膜した。
次に、絶縁膜２０７及び酸化物半導体膜２０８上に導電膜２１２ａ、２１２ｂを形成し
た。導電膜２１２ａ、２１２ｂとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００
ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて
真空中で連続して形成した。
次に、絶縁膜２０７、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に絶縁
膜２１４及び絶縁膜２１６を形成した。絶縁膜２１４としては、厚さ５０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜２１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜２１
４及び絶縁膜２１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜２１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供
給して成膜した。また、絶縁膜２１６の成膜条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバ
ー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電力を供給して成膜した。
次に、第１の加熱処理を行った。該第１の加熱処理としては、窒素ガス雰囲気下で３５
０℃１時間とした。
次に、絶縁膜２１６上に、厚さ５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形
成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのア
ルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａ
とし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２
：ＳｉＯ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給して成膜した。
次に、ＩＴＳＯ膜を介して、酸化物半導体膜２０８、及び絶縁膜２１４、２１６に酸素
添加処理を行った。該酸素添加処理としては、アッシング装置を用い、基板温度を４０℃
とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基
板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に
４５００ＷのＲＦ電力を１２０ｓｅｃ供給して行った。
次に、ＩＴＳＯ膜を除去し、絶縁膜２１６を露出させた。また、ＩＴＳＯ膜の除去方法
としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用いて、３００
ｓｅｃのエッチングを行った後、濃度０．５％のフッ化水素酸を用いて、１５ｓｅｃのエ
ッチングを行った。
次に、絶縁膜２１６上に絶縁膜２１８を形成した。絶縁膜２１８としては、厚さ１００
ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜２１８の成膜条件と
しては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃ
ｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスと、をチャンバー内に導入し、
圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００Ｗの
２７．１２ＭＨｚの高周波電力を供給して成膜した。
次に、導電膜２１２ｂに達する開口部２５２ｃ及び、導電膜２０４に達する開口部２５
２ａ、２５２ｂを形成した。開口部２５２ａ、２５２ｂ、２５２ｃとしては、ドライエッ
チング装置を用いて形成した。
次に、開口部２５２ａ、２５２ｂ、２５２ｃを覆うように絶縁膜２１８上に導電膜を形
成し、該導電膜を加工することで導電膜２２０ａ、２２０ｂを形成した。導電膜２２０ａ
、２２０ｂとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成
した。ＩＴＳＯ膜に用いたターゲットの組成としては、先に示すＩＴＳＯ膜の成膜に用い
たターゲットの組成と同様とした。
次に、第２の加熱処理を行った。該第２の加熱処理としては、窒素ガス雰囲気下で２５
０℃１時間とした。
以上の工程で本実施例の試料Ｊ１を作製した。なお、試料Ｊ１のプロセスにおける最高
温度は３５０℃であった。
＜４−２．試料Ｊ２の作製方法について＞
試料Ｊ２は、先に示す試料Ｊ１と比較し、酸化物半導体膜２０８の成膜条件が異なる。
それ以外の工程については、試料Ｊ１と同様とした。
試料Ｊ２の酸化物半導体膜２０８としては、第１の酸化物半導体膜２０８ｂと、第２の
酸化物半導体膜２０８ｃとを、スパッタリング装置を用いて、真空中で連続して形成した
。なお、以下の説明においては、第１の酸化物半導体膜２０８ｂをＩＧＺＯ−１ａと、第
２の酸化物半導体膜２０８ｃをＩＧＺＯ−２ａと、それぞれ呼称する。
ＩＧＺＯ−１ａとしては、厚さ１０ｎｍのＩＧＺＯ膜を形成した。なお、ＩＧＺＯ−１
ａの成膜条件としては、基板温度を１３０℃とし、流量１４０ｓｃｃｍのアルゴンガスと
、流量６０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、多結晶
の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比
］）に２５００ＷのＡＣ電力を投入して成膜した。
ＩＧＺＯ−２ａとしては、厚さ１５ｎｍのＩＧＺＯ膜を形成した。なお、ＩＧＺＯ−２
ａの成膜条件としては、基板温度を１３０℃とし、流量１００ｓｃｃｍのアルゴンガスと
、流量１００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．２Ｐａとし、多結
晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数
比］）に２５００ＷのＡＣ電力を投入して成膜した。
すなわち、試料Ｊ１と、試料Ｊ２とは、酸化物半導体膜２０８成膜時の基板温度が異な
る。
以上の工程で本実施例の試料Ｊ２を作製した。なお、試料Ｊ２のプロセスにおける最高
温度は３５０℃であった。
＜４−３．Ｉｄ−Ｖｇ特性結果について＞
次に、上記作製した試料Ｊ１及び試料Ｊ２のＩｄ−Ｖｇ特性を測定した。試料Ｊ１及び
試料Ｊ２のＩｄ−Ｖｇ特性結果を、図５５（Ａ）（Ｂ）に示す。また、図５５（Ａ）（Ｂ
）において、第１縦軸がＩｄ（Ａ）を、第２縦軸がμＦＥ（ｃｍ２／Ｖｓ）を、横軸がＶ
ｇ（Ｖ）を、それぞれ表す。なお、図５５（Ａ）が試料Ｊ１のＩｄ−Ｖｇ特性結果であり
、図５５（Ｂ）が試料Ｊ２のＩｄ−Ｖｇ特性結果である。
また、トランジスタ２７０Ｂの第１のゲート電極として機能する導電膜２０４に印加す
る電圧（以下、ゲート電圧（Ｖｇ）ともいう。）、及び第２のゲート電極として機能する
導電膜２２０ｂに印加する電圧（Ｖｂｇ）としては、−１５Ｖから＋２０Ｖまで０．２５
Ｖのステップで印加した。また、ソース電極として機能する導電膜２１２ａに印加する電
圧（以下、ソース電圧（Ｖｓ）ともいう。）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極とし
て機能する導電膜２１２ｂに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう。）を
０．１Ｖまたは２０Ｖとした。
図５５（Ａ）（Ｂ）に示す結果から、酸化物半導体膜２０８の成膜時の基板温度が１７
０℃、１３０℃ともに、良好な電気特性であることが確認された。
＜４−４．ＧＢＴ試験について＞
次に、上記作製した試料Ｊ１及び試料Ｊ２の信頼性評価を行った。信頼性評価としては
、バイアス−熱ストレス試験（以下、ＧＢＴ試験と呼ぶ。）を用いた。
本実施例でのＧＢＴ試験条件としては、ゲート電圧（Ｖｇ）を±３０Ｖ、とし、ドレイ
ン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ストレス温度を６０℃と
し、ストレス印加時間を１時間とし、測定環境をダーク環境及び光照射環境（白色ＬＥＤ
にて約１００００ｌｘの光を照射）の２つの環境で、それぞれ行った。すなわち、トラン
ジスタのソース電極とドレイン電極を同電位とし、ゲート電極にはソース電極及びドレイ
ン電極とは異なる電位を一定時間（ここでは１時間）印加した。
また、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも高い場合を
プラスストレスとし、ゲート電極に与える電位がソース電極及びドレイン電極の電位より
も低い場合をマイナスストレスとした。したがって、測定環境と合わせて、プラスＧＢＴ
（ダーク）、マイナスＧＢＴ（ダーク）、プラスＧＢＴ（光照射）、及びマイナスＧＢＴ
（光照射）の合計４条件にて信頼性評価を実施した。なお、プラスＧＢＴ（ダーク）をＰ
ＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、
マイナスＧＢＴ（ダーク）を、ＮＢＴＳ（Ｎａｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａ
ｔｕｒｅ Ｓｔｒｅｓｓ）とし、プラスＧＢＴ（光照射）をＰＢＩＴＳ（Ｐｏｓｉｔｉｖ
ｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）
とし、マイナスＧＢＴ（光照射）をＮＢＩＴＳ（Ｎａｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕ
ｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）として、以下記載する場
合がある。
試料Ｊ１及び試料Ｊ２のＧＢＴ試験結果を図５６に示す。また、図５６において、縦軸
がトランジスタのしきい値電圧の変化量（ΔＶｔｈ）及びシフト値の変化量（ΔＳｈｉｆ
ｔ）を、横軸が各試料名、プロセス条件等を、それぞれ示す。なお、Ｓｈｉｆｔ値とは、
トランジスタのドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性における、対数で表され
るドレイン電流（Ｉｄ）の最大の傾きの接線と１×１０−１２Ａの軸との交点のゲート電
圧（Ｖｇ）である。また、ΔＳｈｉｆｔとは、Ｓｈｉｆｔ値の変化量である。
図５６に示す結果から、試料Ｊ１及び試料Ｊ２ともにＧＢＴ試験における、しきい値電
圧の変化量（ΔＶｔｈ）及びＳｈｉｆｔ値の変化量（ΔＳｈｉｆｔ）が、±２Ｖ以内であ
った。したがって、本発明の一態様の酸化物半導体膜を有するトランジスタは、高い信頼
性を有することが確認された。
なお、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
本実施例においては、図１８（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂに相当するトラ
ンジスタを作製し、該トランジスタのＩｄ−Ｖｇ特性、及び該トランジスタの断面観察の
評価を行った。
また、本実施例においては、以下に示す試料Ｋ１乃至Ｋ３を作製し評価を行った。試料
Ｋ１は、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５μｍのトランジスタサイズとし、試料
Ｋ２は、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍのトランジスタサイズとし、試
料Ｋ３は、チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍのトランジスタサイズとした
。なお、試料Ｋ１乃至Ｋ３としては、トランジスタのサイズが異なるのみで同じ工程で作
製した。
本実施例で作製した試料について、以下説明を行う。なお、以下の説明において、図１
８（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂに付記した符号を用いて説明する。
＜５−１．試料Ｋ１乃至Ｋ３の作製方法について＞
まず、基板２０２上に導電膜２０４を形成した。基板２０２としては、ガラス基板を用
いた。また、導電膜２０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板２０２及び導電膜２０４上に絶縁膜２０６、２０７を形成した。絶縁膜２０
６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。ま
た、絶縁膜２０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用
いて形成した。
絶縁膜２０６の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシ
ランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガス
をチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平
板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜（以下、
絶縁膜２０６＿１とする）を成膜し、次に、アンモニアガスの流量を２０００ｓｃｃｍに
変更して、厚さ３００ｎｍの窒化シリコン膜（以下、絶縁膜２０６＿２とする）を成膜し
、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０ｎｍの窒化シリコ
ン膜（以下、絶縁膜２０６＿３とする）を成膜した。
また、絶縁膜２０７の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍ
のシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧
力を４０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電
力を供給して成膜した。
次に、絶縁膜２０７上に酸化物半導体膜２０８を形成した。なお、酸化物半導体膜２０
８としては、第１の酸化物半導体膜２０８ｂと、第２の酸化物半導体膜２０８ｃとを、ス
パッタリング装置を用いて、真空中で連続して形成した。なお、以下の説明においては、
第１の酸化物半導体膜２０８ｂをＩＧＺＯ−１と、第２の酸化物半導体膜２０８ｃをＩＧ
ＺＯ−２と、それぞれ呼称する。
ＩＧＺＯ−１としては、厚さ１０ｎｍのＩＧＺＯ膜を形成した。なお、ＩＧＺＯ−１の
成膜条件としては、基板温度を１７０℃とし、流量３５ｓｃｃｍのアルゴンガスと、流量
１５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．２Ｐａとし、多結晶の金属
酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に
１５００ＷのＡＣ電力を投入して成膜した。
ＩＧＺＯ−２としては、厚さ２０ｎｍのＩＧＺＯ膜を形成した。なお、ＩＧＺＯ−２の
成膜条件としては、基板温度を１７０℃とし、流量２５ｓｃｃｍのアルゴンガスと、流量
２５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．２Ｐａとし、多結晶の金属
酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に
５００ＷのＡＣ電力を投入して成膜した。
次に、絶縁膜２０７及び酸化物半導体膜２０８上に導電膜２１２ａ、２１２ｂを形成し
た。
なお、導電膜２１２ａ、２１２ｂとしては、厚さ５０ｎｍのタングステン膜（以下、導
電膜２１２ａ＿１及び導電膜２１２ｂ＿１とする）と、厚さ３０ｎｍの窒化タンタル膜（
以下、導電膜２１２ａ＿２及び導電膜２１２ｂ＿２とする）と、厚さ２００ｎｍの銅膜（
以下、導電膜２１２ａ＿３及び導電膜２１２ｂ＿３とする）と、厚さ３０ｎｍの窒化タン
タル膜（以下、導電膜２１２ａ＿４及び導電膜２１２ｂ＿４とする）と、厚さ５０ｎｍの
チタン膜（以下、導電膜２１２ａ＿５及び導電膜２１２ｂ＿５とする）との積層構造とし
た。
導電膜２１２ａ、２１２ｂの形成方法としては、まず、厚さ５０ｎｍのタングステン膜
と、厚さ３０ｎｍの窒化タンタル膜と、厚さ２００ｎｍの銅膜とを、スパッタリング装置
を用いて成膜した。その後、銅膜上にレジストを塗布し所望の領域の銅膜を、ウエットエ
ッチング装置を用いて除去したのち、レジストを除去した。その後、窒化タンタル膜、及
び銅膜上に厚さ３０ｎｍの窒化タンタル膜と、厚さ５０ｎｍのチタン膜とを、スパッタリ
ング装置を用いて成膜した。その後、チタン膜上にレジストを塗布し、所望の領域のチタ
ン膜、窒化タンタル膜、及びタングステン膜を、ドライエッチング装置を用いて除去した
。
次に、酸化物半導体膜２０８の表面（バックチャネル側）の洗浄を行った。当該洗浄方
法としては、スピン洗浄装置を用いて、リン酸（濃度が８５体積％）を水で１／１００に
希釈したリン酸水溶液を、酸化物半導体膜２０８及び導電膜２１２ａ、２１２ｂ上から１
５秒間塗布した。
次に、絶縁膜２０７、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に絶縁
膜２１４及び絶縁膜２１６を形成した。絶縁膜２１４としては、厚さ３０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜２１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜２１
４及び絶縁膜２１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜２１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供
給して成膜した。また、絶縁膜２１６の成膜条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバ
ー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電力を供給して成膜した。
次に、第１の加熱処理を行った。該第１の加熱処理としては、窒素ガス雰囲気下で３５
０℃１時間とした。
次に、絶縁膜２１６上に、厚さ６ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形
成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのア
ルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａ
とし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２
：ＳｉＯ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給して成膜した。
次に、ＩＴＳＯ膜を介して、酸化物半導体膜２０８、及び絶縁膜２１４、２１６に酸素
添加処理を行った。該酸素添加処理としては、アッシング装置を用い、基板温度を１００
℃とし、流量３００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を２５．０６Ｐａ
とし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の
電極間に４７５０ＷのＲＦ電力を６０ｓｅｃ供給して行った。
次に、ＩＴＳＯ膜を除去し、絶縁膜２１６を露出させた。また、ＩＴＳＯ膜の除去方法
としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用いて、３００
ｓｅｃのエッチングを行った後、濃度０．５％のフッ化水素酸を用いて、１５ｓｅｃのエ
ッチングを行った。
次に、絶縁膜２１６上に絶縁膜２１８を形成した。絶縁膜２１８としては、厚さ１００
ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜２１８の成膜条件と
しては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃ
ｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスと、をチャンバー内に導入し、
圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００Ｗの
２７．１２ＭＨｚの高周波電力を供給して成膜した。
次に、導電膜２１２ｂに達する開口部２５２ｃ及び、導電膜２０４に達する開口部２５
２ａ、２５２ｂを形成した。開口部２５２ａ、２５２ｂ、２５２ｃとしては、ドライエッ
チング装置を用いて形成した。
次に、開口部２５２ａ、２５２ｂ、２５２ｃを覆うように絶縁膜２１８上に導電膜を形
成し、該導電膜を加工することで導電膜２２０ａ、２２０ｂを形成した。導電膜２２０ａ
、２２０ｂとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成
した。ＩＴＳＯ膜に用いたターゲットの組成としては、先に示すＩＴＳＯ膜の成膜に用い
たターゲットの組成と同様とした。
次に、第２の加熱処理を行った。該第２の加熱処理としては、窒素ガス雰囲気下で２５
０℃１時間とした。
以上の工程で本実施例の試料Ｋ１乃至Ｋ３を作製した。なお、試料Ｋ１乃至Ｋ３のプロ
セスにおける最高温度は３５０℃であった。
＜５−２．Ｉｄ−Ｖｇ特性結果について＞
次に、上記作製した試料Ｋ１乃至Ｋ３のＩｄ−Ｖｇ特性を測定した。試料Ｋ１乃至Ｋ３
のＩｄ−Ｖｇ特性結果を、図５７（Ａ）（Ｂ）（Ｃ）に示す。なお、図５７（Ａ）が試料
Ｋ１のＩｄ−Ｖｇ特性結果であり、図５７（Ｂ）が試料Ｋ２のＩｄ−Ｖｇ特性結果であり
、図５７（Ｃ）が試料Ｋ３のＩｄ−Ｖｇ特性結果である。また、図５７（Ａ）（Ｂ）（Ｃ
）において、第１縦軸がＩｄ（Ａ）を、第２縦軸がμＦＥ（ｃｍ２／Ｖｓ）を、横軸がＶ
ｇ（Ｖ）を、それぞれ表す。
また、トランジスタ２７０Ｂの第１のゲート電極として機能する導電膜２０４に印加す
る電圧（以下、ゲート電圧（Ｖｇ）ともいう。）、及び第２のゲート電極として機能する
導電膜２２０ｂに印加する電圧（Ｖｂｇ）としては、−１５Ｖから＋２０Ｖまで０．２５
Ｖのステップで印加した。また、ソース電極として機能する導電膜２１２ａに印加する電
圧（以下、ソース電圧（Ｖｓ）ともいう。）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極とし
て機能する導電膜２１２ｂに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう。）を
０．１Ｖまたは２０Ｖとした。
図５７（Ａ）（Ｂ）（Ｃ）に示す結果から、本実施例で作製した試料Ｋ１乃至Ｋ３は、
良好な電気特性であることが確認された。特に、本実施例で作製した試料Ｋ１乃至Ｋ３は
、ノーマリオフ型のトランジスタであり、移動度が３０ｃｍ２／Ｖｓ程度と高いことがわ
かる。
＜５−３．試料Ｋ２の断面観察＞
次に、上記作製した試料Ｋ２の断面観察を行った。断面観察としては、透過型電子顕微
鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を
用いた。
試料Ｋ２の断面ＴＥＭ像を図５８（Ａ）（Ｂ）に示す。なお、図５８（Ａ）は、トラン
ジスタ２７０Ｂ全体を２０，０００倍の倍率で観察した断面ＴＥＭ像であり、図５８（Ｂ
）は、導電膜２１２ａ近傍を５０，０００倍の倍率で観察した断面ＴＥＭ像である。図５
８（Ａ）（Ｂ）に示すように、本実施例で作製した試料Ｋ２は、良好な断面形状であるこ
とが確認された。特に、導電膜２１２ａ＿１、導電膜２１２ａ＿２、導電膜２１２ａ＿４
、及び導電膜２１２ａ＿５によって、導電膜２１２ａ＿３として形成した銅膜を囲んでい
る様子が分かる。
なお、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
本実施例においては、図１８（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂに相当するトラ
ンジスタを作製し、該トランジスタのＩｄ−Ｖｇ特性、ゲートＢＴストレス試験、及びＩ
ｄ−Ｖｄ特性の評価を行った。
また、本実施例においては、以下に示す試料Ｌ１を作製し評価を行った。試料Ｌ１は、
チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５μｍのトランジスタと、チャネル長Ｌ＝６μｍ
、チャネル幅Ｗ＝５μｍのトランジスタと、がそれぞれ複数形成された試料である。
本実施例で作製した試料について、以下説明を行う。なお、以下の説明において、図１
８（Ｃ）（Ｄ）に示すトランジスタ２７０Ｂに付記した符号を用いて説明する。
＜６−１．試料Ｌ１の作製方法について＞
まず、基板２０２上に導電膜２０４を形成した。基板２０２としては、ガラス基板を用
いた。また、導電膜２０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板２０２及び導電膜２０４上に絶縁膜２０６、２０７を形成した。絶縁膜２０
６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。ま
た、絶縁膜２０７としては、厚さ１５ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用
いて形成した。
絶縁膜２０６の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシ
ランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガス
をチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平
板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜し
、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化シ
リコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０
ｎｍの窒化シリコン膜を成膜した。
また、絶縁膜２０７の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍ
のシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧
力を４０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電
力を供給して成膜した。
次に、絶縁膜２０７上に酸化物半導体膜２０８を形成した。なお、酸化物半導体膜２０
８としては、第１の酸化物半導体膜２０８ｂと、第２の酸化物半導体膜２０８ｃとを、ス
パッタリング装置を用いて、真空中で連続して形成した。なお、以下の説明においては、
第１の酸化物半導体膜２０８ｂをＩＧＺＯ−１と、第２の酸化物半導体膜２０８ｃをＩＧ
ＺＯ−２と、それぞれ呼称する。
ＩＧＺＯ−１としては、厚さ１０ｎｍのＩＧＺＯ膜を形成した。なお、ＩＧＺＯ−１の
成膜条件としては、基板温度を１７０℃とし、流量３５ｓｃｃｍのアルゴンガスと、流量
１５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．２Ｐａとし、多結晶の金属
酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に
１５００ＷのＡＣ電力を投入して成膜した。
ＩＧＺＯ−２としては、厚さ２０ｎｍのＩＧＺＯ膜を形成した。なお、ＩＧＺＯ−２の
成膜条件としては、基板温度を１７０℃とし、流量２５ｓｃｃｍのアルゴンガスと、流量
２５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．２Ｐａとし、多結晶の金属
酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に
５００ＷのＡＣ電力を投入して成膜した。
次に、第１の加熱処理を行った。該第１の加熱処理としては、窒素ガス雰囲気下で３５
０℃の１時間の処理を行ったのち、続けて、窒素ガスと酸素ガスとの混合ガス雰囲気下で
３５０℃の１時間の処理を行った。
次に、絶縁膜２０７及び酸化物半導体膜２０８上に導電膜２１２ａ、２１２ｂを形成し
た。
なお、導電膜２１２ａ、２１２ｂとしては、厚さ３０ｎｍのチタン膜と、厚さ２００ｎ
ｍの銅膜と、厚さ５０ｎｍのチタン膜との積層構造とした。
導電膜２１２ａ、２１２ｂの形成方法としては、まず、厚さ３０ｎｍのチタン膜と、厚
さ２００ｎｍの銅膜とを、スパッタリング装置を用いて成膜した。その後、銅膜上にレジ
ストを塗布し、所望の領域の銅膜をウエットエッチング装置を用いて除去したのち、レジ
ストを除去した。その後、チタン膜及び銅膜上に厚さ５０ｎｍのチタン膜を、スパッタリ
ング装置を用いて成膜した。その後、チタン膜上にレジストを塗布し、所望の領域のチタ
ン膜を、ドライエッチング装置を用いて除去した。
次に、酸化物半導体膜２０８の表面（バックチャネル側）の洗浄を行った。当該洗浄方
法としては、スピン洗浄装置を用いて、リン酸（濃度が８５体積％）を水で１／１００に
希釈したリン酸水溶液を、酸化物半導体膜２０８及び導電膜２１２ａ、２１２ｂ上から１
５秒間塗布した。
次に、絶縁膜２０７、酸化物半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に絶縁
膜２１４及び絶縁膜２１６を形成した。絶縁膜２１４としては、厚さ３０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜２１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜２１
４及び絶縁膜２１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜２１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供
給して成膜した。また、絶縁膜２１６の成膜条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバ
ー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の加熱処理を行った。該第２の加熱処理としては、窒素ガス雰囲気下で３５
０℃１時間とした。
次に、絶縁膜２１６上に、厚さ６ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形
成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのア
ルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａ
とし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２
：ＳｉＯ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給して成膜した。
次に、ＩＴＳＯ膜を介して、酸化物半導体膜２０８、及び絶縁膜２１４、２１６に酸素
添加処理を行った。該酸素添加処理としては、アッシング装置を用い、基板温度を１００
℃とし、流量３００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を２５．０６Ｐａ
とし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の
電極間に４７５０ＷのＲＦ電力を６０ｓｅｃ供給して行った。
次に、ＩＴＳＯ膜を除去し、絶縁膜２１６を露出させた。また、ＩＴＳＯ膜の除去方法
としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用いて、３００
ｓｅｃのエッチングを行った後、濃度０．５％のフッ化水素酸を用いて、１５ｓｅｃのエ
ッチングを行った。
次に、絶縁膜２１６上に絶縁膜２１８を形成した。絶縁膜２１８としては、厚さ１００
ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜２１８の成膜条件と
しては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃ
ｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスと、をチャンバー内に導入し、
圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００Ｗの
２７．１２ＭＨｚの高周波電力を供給して成膜した。
次に、導電膜２１２ｂに達する開口部２５２ｃ及び、導電膜２０４に達する開口部２５
２ａ、２５２ｂを形成した。開口部２５２ａ、２５２ｂ、２５２ｃとしては、ドライエッ
チング装置を用いて形成した。
次に、開口部２５２ａ、２５２ｂ、２５２ｃを覆うように絶縁膜２１８上に導電膜を形
成し、該導電膜を加工することで導電膜２２０ａ、２２０ｂを形成した。導電膜２２０ａ
、２２０ｂとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成
した。ＩＴＳＯ膜に用いたターゲットの組成としては、先に示すＩＴＳＯ膜の成膜に用い
たターゲットの組成と同様とした。
次に、第３の加熱処理を行った。該第３の加熱処理としては、窒素ガス雰囲気下で２５
０℃１時間とした。
以上の工程で本実施例の試料Ｌ１を作製した。なお、試料Ｌ１のプロセスにおける最高
温度は３５０℃であった。
＜６−２．Ｉｄ−Ｖｇ特性結果について＞
次に、上記作製した試料Ｌ１のＩｄ−Ｖｇ特性を測定した。試料Ｌ１のＩｄ−Ｖｇ特性
結果を、図５９に示す。なお、図５９に示すＩｄ−Ｖｇ特性としては、試料Ｌ１に形成さ
れたチャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５μｍのトランジスタを測定した。また、図
５９において、第１縦軸がＩｄ（Ａ）を、第２縦軸がμＦＥ（ｃｍ２／Ｖｓ）を、横軸が
Ｖｇ（Ｖ）を、それぞれ表す。
また、Ｉｄ−Ｖｇ特性の測定条件としては、実施例５と同じとした。
図５９に示す結果から、本実施例で作製した試料Ｌ１は、良好な電気特性であることが
確認された。特に、本実施例で作製した試料Ｌ１は、ノーマリオフ型のトランジスタであ
り、移動度が３０ｃｍ２／Ｖｓ程度と高いことがわかる。
＜６−３．ＧＢＴ試験結果について＞
次に、上記作製した試料Ｌ１のＧＢＴ試験を行った。ＧＢＴ試験の条件としては、先の
実施例４に示す条件と同じとした。試料Ｌ１のＧＢＴ試験結果を図６０に示す。なお、図
６０に示すＧＢＴ試験結果としては、試料Ｌ１に形成されたチャネル長Ｌ＝３μｍ、チャ
ネル幅Ｗ＝５μｍのトランジスタを測定した。
図６０に示す結果から、試料Ｌ１のＧＢＴ試験における、しきい値電圧の変化量（ΔＶ
ｔｈ）が、±１Ｖ以内であった。したがって、本発明の一態様の酸化物半導体膜を有する
トランジスタは、高い信頼性を有することが確認された。
＜６−４．Ｉｄ−Ｖｄ特性結果について＞
次に、試料Ｌ１のＩｄ−Ｖｄ特性について評価を行った。試料Ｌ１のＩｄ−Ｖｄ特性結
果を図６１（Ａ）（Ｂ）に示す。なお、図６１（Ａ）は、試料Ｌ１に形成されたチャネル
長Ｌ＝３μｍ、チャネル幅Ｗ＝５μｍのトランジスタの測定結果であり、図６１（Ｂ）は
、試料Ｌ１に形成されたチャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５μｍのトランジスタの
測定結果である。
また、試料Ｌ１に形成されたＬ／Ｗ＝３／５μｍのトランジスタのＩｄ−Ｖｄ特性の測
定条件としては、ソース電位を接地電位（ＧＮＤ）とし、ドレイン電位を１０Ｖとし、ゲ
ート電位を３．１６Ｖとした。また、試料Ｌ１に形成されたＬ／Ｗ＝６／５μｍのトラン
ジスタのＩｄ−Ｖｄ特性の測定条件としては、ソース電位を接地電位（ＧＮＤ）とし、ド
レイン電圧を１０Ｖとし、ゲート電位を４．６２Ｖとした。
図６１（Ａ）（Ｂ）に示すように、本実施例で作製した試料Ｌ１としては、Ｉｄ−Ｖｄ
特性の飽和性が高いことが示された。Ｉｄ−Ｖｄ特性の飽和性が向上したトランジスタを
、例えば、有機ＥＬ表示装置等の駆動用ＦＥＴに好適に用いることができる。
なお、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
１１ 領域
１２ 領域
２１ 垂線
２２ 垂線
２３ 垂線
２００ トランジスタ
２０２ 基板
２０４ 導電膜
２０６ 絶縁膜
２０６＿１ 絶縁膜
２０６＿２ 絶縁膜
２０６＿３ 絶縁膜
２０７ 絶縁膜
２０８ 酸化物半導体膜
２０８ａ 酸化物半導体膜
２０８ｂ 酸化物半導体膜
２０８ｃ 酸化物半導体膜
２１２ 導電膜
２１２ａ 導電膜
２１２ａ＿１ 導電膜
２１２ａ＿２ 導電膜
２１２ａ＿３ 導電膜
２１２ａ＿４ 導電膜
２１２ａ＿５ 導電膜
２１２ｂ 導電膜
２１２ｂ＿１ 導電膜
２１２ｂ＿２ 導電膜
２１２ｂ＿３ 導電膜
２１２ｂ＿４ 導電膜
２１２ｂ＿５ 導電膜
２１４ 絶縁膜
２１６ 絶縁膜
２１８ 絶縁膜
２２０ａ 導電膜
２２０ｂ 導電膜
２３０ バリア膜
２４０ 酸素
２５０ トランジスタ
２５１ａ 開口部
２５１ｂ 開口部
２５２ａ 開口部
２５２ｂ 開口部
２５２ｃ 開口部
２６０ トランジスタ
２７０ トランジスタ
２７０Ａ トランジスタ
２７０Ｂ トランジスタ
３００ ターゲット
３００ａ ターゲット
３００ｂ ターゲット
３０１ 成膜室
３１０ バッキングプレート
３１０ａ バッキングプレート
３１０ｂ バッキングプレート
３２０ ターゲットホルダ
３２０ａ ターゲットホルダ
３２０ｂ ターゲットホルダ
３２２ ターゲットシールド
３２３ ターゲットシールド
３３０ マグネットユニット
３３０ａ マグネットユニット
３３０ｂ マグネットユニット
３３０Ｎ マグネット
３３０Ｎ１ マグネット
３３０Ｎ２ マグネット
３３０Ｓ マグネット
３３２ マグネットホルダ
３４０ プラズマ
３４２ 部材
３６０ 基板
３７０ 基板ホルダ
３８０ａ 磁力線
３８０ｂ 磁力線
３９０ 電源
３９１ 電源
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
２０００ タッチパネル
２００１ タッチパネル
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
２７００ 成膜装置
２７０１ 大気側基板供給室
２７０２ 大気側基板搬送室
２７０３ａ ロードロック室
２７０３ｂ アンロードロック室
２７０４ 搬送室
２７０５ 基板加熱室
２７０６ａ 成膜室
２７０６ｂ 成膜室
２７０６ｃ 成膜室
２７５１ クライオトラップ
２７５２ ステージ
２７６１ カセットポート
２７６２ アライメントポート
２７６３ 搬送ロボット
２７６４ ゲートバルブ
２７６５ 加熱ステージ
２７６６ａ ターゲット
２７６６ｂ ターゲット
２７６７ａ ターゲットシールド
２７６７ｂ ターゲットシールド
２７６８ 基板ホルダ
２７６９ 基板
２７７０ 真空ポンプ
２７７１ クライオポンプ
２７７２ ターボ分子ポンプ
２７８０ マスフローコントローラ
２７８１ 精製機
２７８２ ガス加熱機構
２７８４ 可動部材
２７９０ａ マグネットユニット
２７９０ｂ マグネットユニット
２７９１ 電源
３０００ 成膜装置
３０１０ 加工部材
３１８０ 成膜室
３１８１ａ 原料供給部
３１８１ｂ 原料供給部
３１８２ 制御部
３１８２ａ 流量制御器
３１８２ｂ 流量制御器
３１８２ｃ 流量制御器
３１８２ｈ 加熱機構
３１８３ 導入口
３１８４ 排出口
３１８５ 排気装置
３１８６ 支持部
３１８７ 加熱機構
３１８８ 扉
５１００ ペレット
５１２０ 基板
５１６１ 領域
５２００ ペレット
５２０１ イオン
５２０２ 横成長部
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (5)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上のソース電極及びドレイン電極と、を有し、
    前記酸化物半導体膜は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、Ｚｎと、を有し、
    前記酸化物半導体膜の前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の比がＩｎ：Ｍ：Ｚｎ＝４：２：３構造の固溶域の組成を有する半導体装置。
  2. 請求項１において、
    前記酸化物半導体膜は、結晶部を有し、
    前記結晶部は、ｃ軸配向性を有する半導体装置。
  3. 請求項１または２において、
    前記酸化物半導体膜は、
    水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有する半導体装置。
  4. 請求項１乃至３のいずれか一項において、
    前記酸化物半導体膜は、前記Ｉｎ、前記Ｍ、前記Ｚｎ、及びＯの合計が９９．９７ａｔｏｍｉｃ％以上である領域を有する半導体装置。
  5. 請求項１乃至４のいずれか一項において、
    前記酸化物半導体膜は、Ｆｅ、Ｎｉ、及びＳｉの合計が０．０３ａｔｏｍｉｃ％未満である領域を有する半導体装置。
JP2019222833A 2015-02-12 2019-12-10 半導体装置 Active JP6807446B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2015024995 2015-02-12
JP2015024995 2015-02-12
JP2015187620 2015-09-25
JP2015187620 2015-09-25
JP2015215540 2015-11-02
JP2015215540 2015-11-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016024209A Division JP6632412B2 (ja) 2015-02-12 2016-02-11 酸化物半導体膜

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020202528A Division JP2021048412A (ja) 2015-02-12 2020-12-07 酸化物半導体膜

Publications (2)

Publication Number Publication Date
JP2020057800A true JP2020057800A (ja) 2020-04-09
JP6807446B2 JP6807446B2 (ja) 2021-01-06

Family

ID=56615133

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2016024209A Active JP6632412B2 (ja) 2015-02-12 2016-02-11 酸化物半導体膜
JP2019222833A Active JP6807446B2 (ja) 2015-02-12 2019-12-10 半導体装置
JP2020202528A Withdrawn JP2021048412A (ja) 2015-02-12 2020-12-07 酸化物半導体膜
JP2022001988A Withdrawn JP2022040237A (ja) 2015-02-12 2022-01-10 酸化物半導体膜
JP2023067839A Withdrawn JP2023095880A (ja) 2015-02-12 2023-04-18 酸化物半導体膜
JP2023190072A Pending JP2024012534A (ja) 2015-02-12 2023-11-07 ターゲット

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016024209A Active JP6632412B2 (ja) 2015-02-12 2016-02-11 酸化物半導体膜

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2020202528A Withdrawn JP2021048412A (ja) 2015-02-12 2020-12-07 酸化物半導体膜
JP2022001988A Withdrawn JP2022040237A (ja) 2015-02-12 2022-01-10 酸化物半導体膜
JP2023067839A Withdrawn JP2023095880A (ja) 2015-02-12 2023-04-18 酸化物半導体膜
JP2023190072A Pending JP2024012534A (ja) 2015-02-12 2023-11-07 ターゲット

Country Status (6)

Country Link
US (4) US10439068B2 (ja)
JP (6) JP6632412B2 (ja)
KR (2) KR20230141954A (ja)
CN (2) CN107210230B (ja)
TW (4) TWI762883B (ja)
WO (1) WO2016128854A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP6857447B2 (ja) * 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
KR102526654B1 (ko) 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
WO2017037564A1 (en) 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
CN115241045A (zh) 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR102384624B1 (ko) * 2016-10-21 2022-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW202224189A (zh) * 2016-10-21 2022-06-16 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN109585298A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
JP2020198343A (ja) * 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
WO2023008449A1 (ja) 2021-07-28 2023-02-02 パナソニックＩｐマネジメント株式会社 情報表示方法、情報表示装置およびプログラム
JPWO2023008450A1 (ja) 2021-07-28 2023-02-02
WO2023008447A1 (ja) 2021-07-28 2023-02-02 パナソニックＩｐマネジメント株式会社 情報表示方法、情報表示装置およびプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157535A1 (ja) * 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2012238678A (ja) * 2011-05-10 2012-12-06 Idemitsu Kosan Co Ltd 薄膜トランジスタ
US20140001465A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140241978A1 (en) * 2013-02-28 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target, method for forming oxide film, and transistor
JP2014210702A (ja) * 2013-04-05 2014-11-13 株式会社半導体エネルギー研究所 単結晶酸化物半導体、薄膜、酸化物積層体およびそれらの成膜方法
US20140361293A1 (en) * 2013-06-05 2014-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
US20150348997A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6452211B1 (en) * 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5705642B2 (ja) 2011-05-10 2015-04-22 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物スパッタリングターゲット及びその製造方法
US20140083841A1 (en) * 2011-05-13 2014-03-27 Sharp Kabushiki Kaisha Thin film-forming method
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5939812B2 (ja) 2012-01-26 2016-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8785928B2 (en) 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102119914B1 (ko) * 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US20130341180A1 (en) 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
JP2014062316A (ja) 2012-09-03 2014-04-10 Idemitsu Kosan Co Ltd スパッタリングターゲット
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW201426879A (zh) 2012-12-25 2014-07-01 Hon Hai Prec Ind Co Ltd 氧化物半導體製造方法及薄膜電晶體製造方法
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI612321B (zh) 2013-02-27 2018-01-21 半導體能源研究所股份有限公司 成像裝置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI675004B (zh) 2014-02-21 2019-10-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
CN106104772B (zh) * 2014-02-28 2020-11-10 株式会社半导体能源研究所 半导体装置以及具有该半导体装置的显示装置
KR102398950B1 (ko) * 2014-05-30 2022-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
TWI646658B (zh) * 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN112038410A (zh) * 2014-07-15 2020-12-04 株式会社半导体能源研究所 半导体装置及其制造方法以及包括半导体装置的显示装置
US20160181431A1 (en) * 2014-12-18 2016-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing Method of Crystalline Semiconductor Film and Semiconductor Device

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157535A1 (ja) * 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
US20110180392A1 (en) * 2008-06-27 2011-07-28 Koki Yano SPUTTERING TARGET FOR OXIDE SEMICONDUCTOR, COMPRISING InGaO3(ZnO) CRYSTAL PHASE AND PROCESS FOR PRODUCING THE SPUTTERING TARGET
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2012238678A (ja) * 2011-05-10 2012-12-06 Idemitsu Kosan Co Ltd 薄膜トランジスタ
US20140084289A1 (en) * 2011-05-10 2014-03-27 Idemitsu Kosan Co., Ltd. Thin-film transistor
JP2014030001A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR20140002496A (ko) * 2012-06-29 2014-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140001465A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140241978A1 (en) * 2013-02-28 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target, method for forming oxide film, and transistor
JP2014194076A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd スパッタリングターゲットの製造方法、酸化物膜の成膜方法、及びトランジスタ
JP2014210702A (ja) * 2013-04-05 2014-11-13 株式会社半導体エネルギー研究所 単結晶酸化物半導体、薄膜、酸化物積層体およびそれらの成膜方法
US20140361293A1 (en) * 2013-06-05 2014-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
JP2015015457A (ja) * 2013-06-05 2015-01-22 株式会社半導体エネルギー研究所 半導体装置
US20150348997A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016006871A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
TWI804278B (zh) 2023-06-01
CN107210230A (zh) 2017-09-26
US20160240682A1 (en) 2016-08-18
WO2016128854A1 (en) 2016-08-18
TW202333235A (zh) 2023-08-16
JP2017085071A (ja) 2017-05-18
JP6807446B2 (ja) 2021-01-06
TW202247289A (zh) 2022-12-01
US20230104803A1 (en) 2023-04-06
JP2024012534A (ja) 2024-01-30
JP6632412B2 (ja) 2020-01-22
JP2023095880A (ja) 2023-07-06
KR20230141954A (ko) 2023-10-10
US11380799B2 (en) 2022-07-05
TWI832755B (zh) 2024-02-11
JP2021048412A (ja) 2021-03-25
TWI691071B (zh) 2020-04-11
TWI762883B (zh) 2022-05-01
US20200013893A1 (en) 2020-01-09
US20210098629A1 (en) 2021-04-01
US11532755B2 (en) 2022-12-20
KR20170113587A (ko) 2017-10-12
JP2022040237A (ja) 2022-03-10
KR102585396B1 (ko) 2023-10-10
TW202029498A (zh) 2020-08-01
CN114512547A (zh) 2022-05-17
US10439068B2 (en) 2019-10-08
CN107210230B (zh) 2022-02-11
TW201640675A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
JP6807446B2 (ja) 半導体装置
JP7266084B2 (ja) 半導体装置の作製方法
CN107406966B (zh) 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
CN109075209B (zh) 半导体装置或包括该半导体装置的显示装置
JP6727794B2 (ja) 半導体装置
WO2016103126A1 (en) Semiconductor device, display device, display module, electronic device, oxide, and manufacturing method of oxide
JP2020021957A (ja) 半導体装置
WO2016139556A1 (ja) 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
JP2020074412A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6807446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250