JP2020047954A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020047954A
JP2020047954A JP2019230286A JP2019230286A JP2020047954A JP 2020047954 A JP2020047954 A JP 2020047954A JP 2019230286 A JP2019230286 A JP 2019230286A JP 2019230286 A JP2019230286 A JP 2019230286A JP 2020047954 A JP2020047954 A JP 2020047954A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019230286A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020047954A publication Critical patent/JP2020047954A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】微細化に伴い顕著となる電気特性の低下を抑制できる構成の半導体装置を提供する。【解決手段】絶縁表面上の第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の酸化物半導体膜と、第２の酸化物半導体膜上の第３の酸化物半導体膜と、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の側面、第３の酸化物半導体膜の上面と接するソース電極およびドレイン電極と、第３の酸化物半導体膜、ソース電極および前記ドレイン電極上のゲート絶縁膜と、ゲート絶縁膜上で接し、第２の酸化物半導体膜の上面および側面に面するゲート電極とを有する構成とする。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特
に、本発明の一態様は、半導体装置、または半導体装置の製造方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。表示装置、電気光学装置、半導体回路および電気機器は、半導体装置を有
している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）の
ような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として
シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目さ
れている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸
化物半導体膜を用いたトランジスタが特許文献１に開示されている。
また、酸化物半導体膜を、積層構造とすることで、キャリアの移動度を向上させる技術
が特許文献２、特許文献３に開示されている。
ところで、酸化物半導体膜を用いたトランジスタは、オフ状態において極めてリーク電
流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリ
ーク特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献４参照。）。
特開２００６−１６５５２８号公報 特開２０１１−１２４３６０号公報 特開２０１１−１３８９３４号公報 特開２０１２−２５７１８７号公報
回路の高集積化に伴い、トランジスタのサイズも微細化している。トランジスタを微細
化すると、オン電流、オフ電流、しきい値電圧、Ｓ値（サブスレッショルドスイング値）
などのトランジスタの電気特性が悪化する場合がある。一般に、チャネル長を縮小すると
、オフ電流の増大、しきい値電圧の変動の増大、Ｓ値の増大が起こる。また、チャネル幅
を縮小すると、オン電流が小さくなる。
したがって、本発明の一態様は、微細化に伴い顕著となる電気特性の悪化を抑制できる
構成の半導体装置を提供することを目的の一つとする。または、集積度の高い半導体装置
を提供することを目的の一つとする。または、オン電流の低下を抑制した半導体装置を提
供することを目的の一つとする。または、低消費電力の半導体装置を提供することを目的
の一つとする。または、信頼性の高い半導体装置を提供することを目的の一つとする。ま
たは、電源が遮断されてもデータが保持される半導体装置を提供することを目的の一つと
する。または、特性の良い半導体装置を提供することを目的の一つとする。または、新規
な半導体装置を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、絶縁表面上の第１の酸化物半導体膜と、第１の酸化物半導体膜上の
第２の酸化物半導体膜と、第２の酸化物半導体膜上の第３の酸化物半導体膜と、第１の酸
化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の側面、第３の酸化物
半導体膜の上面と接するソース電極およびドレイン電極と、第３の酸化物半導体膜、ソー
ス電極およびドレイン電極上のゲート絶縁膜と、ゲート絶縁膜上で接し、第２の酸化物半
導体膜の上面および側面に面するゲート電極と、を有することを特徴とする半導体装置で
ある。
また、上記構成において、第２の酸化物半導体膜とソース電極が互いに重なる領域のチ
ャネル長方向の長さが第２の酸化物半導体膜のチャネル長の２倍未満であり、第２の酸化
物半導体膜とドレイン電極が互いに重なる領域のチャネル長方向の長さが第２の酸化物半
導体膜のチャネル長の２倍未満である。
また、本発明の他の一態様は、絶縁表面上の第１の酸化物半導体膜と、第１の酸化物半
導体膜上の第２の酸化物半導体膜と、第２の酸化物半導体膜上の第３の酸化物半導体膜と
、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の側面と接
するソース電極およびドレイン電極と、ソース電極上の第１の絶縁膜と、ドレイン電極上
の第２の絶縁膜と、第３の酸化物半導体膜、ソース電極およびドレイン電極上のゲート絶
縁膜と、ゲート絶縁膜上で接し、第２の酸化物半導体膜の上面および側面に面するゲート
電極と、を有することを特徴とする半導体装置である。
また、上記構成において、第３の酸化物半導体膜の上面の高さは、ソース電極およびド
レイン電極の上面の高さ以上である。
また、本発明の他の一態様は、絶縁表面上に第１の酸化物半導体膜を形成し、第１の酸
化物半導体膜上に第２の酸化物半導体膜を形成し、第２の酸化物半導体膜上に第３の酸化
物半導体膜を形成し、絶縁表面および第３の酸化物半導体膜上に導電膜を形成し、導電膜
をエッチングして第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導
体膜の側面、第３の酸化物半導体膜の上面と接するソース電極およびドレイン電極を形成
し、第３の酸化物半導体膜、ソース電極およびドレイン電極上にゲート絶縁膜を形成し、
ゲート絶縁膜上で接し、第２の酸化物半導体膜の上面および側面に面するゲート電極を形
成することを特徴とする半導体装置の作製方法である。
また、本発明の他の一態様は、絶縁表面上に第１の酸化物半導体膜を形成し、第１の酸
化物半導体膜上に第２の酸化物半導体膜を形成し、第２の酸化物半導体膜上に第３の酸化
物半導体膜を形成し、絶縁表面および第３の酸化物半導体膜上に導電膜を形成し、導電膜
上に第１の絶縁膜を形成し、導電膜および第１の絶縁膜に除去処理を行い、第３の酸化物
半導体膜を露出させ、除去処理を施した導電膜および第１の絶縁膜をエッチングして第１
の酸化物半導体膜、第２の酸化物半導体膜、第３の酸化物半導体膜の側面と接するソース
電極およびドレイン電極、ソース電極およびドレイン電極上の第２の絶縁膜および第３の
絶縁膜を形成し、第３の酸化物半導体膜、ソース電極およびドレイン電極上にゲート絶縁
膜を形成し、ゲート絶縁膜上で接し、第２の酸化物半導体膜の上面および側面に面するゲ
ート電極を形成することを特徴とする半導体装置の作製方法である。
また、上記作製方法において、除去処理は、化学的機械研磨により行う。
本発明の一態様を用いることにより、微細化に伴い顕著となる電気特性の低下を抑制で
きる構成の半導体装置を提供することができる。または、集積度の高い半導体装置を提供
することができる。または、オン電流の低下を抑制した半導体装置を提供することができ
る。または、低消費電力の半導体装置を提供することができる。または、信頼性の高い半
導体装置を提供することができる。または、電源が遮断されてもデータが保持される半導
体装置を提供することができる。
トランジスタを説明する上面図および断面図。 多層膜のバンド構造を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 酸化物半導体膜の形状について説明する図。 多層膜とソース電極またはドレイン電極の位置関係について説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの断面図。 バンド構造を説明する図。 トランジスタの電気特性を説明する図。 本発明の一態様の半導体装置を用いたインバータを説明する図。 半導体装置の一例を説明する等価回路図。 実施の形態に係る、半導体装置の回路図。 実施の形態に係る、半導体装置のブロック図。 実施の形態に係る、記憶装置を説明する回路図。 実施の形態に係る、電子機器。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構
成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略することがある。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタ
を採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わること
がある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ
替えて用いることができるものとする。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の
形態で述べる別の内容（一部の内容でもよい）、および／または、一つ若しくは複数の別
の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または
置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用い
て述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分
、その実施の形態において述べる別の図（一部でもよい）、および／または、一つ若しく
は複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせること
により、さらに多くの図を構成させることが出来る。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について図面を用いて説明する。
図１（Ａ）乃至図１（Ｃ）は、本発明の一態様のトランジスタの上面図および断面図で
ある。図１（Ａ）は上面図であり、図１（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１（Ｂ）
、一点鎖線Ｃ−Ｄの断面が図１（Ｃ）に相当する。なお、図１（Ａ）の上面図では、図の
明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ−Ｂ方向をチャネル
長方向、一点鎖線Ｃ−Ｄ方向をチャネル幅方向と呼称する場合がある。
図１（Ａ）乃至図１（Ｃ）に示すトランジスタ４５０は、基板４００上の凹部および凸
部を有する下地絶縁膜４０２と、下地絶縁膜４０２の凸部上の第１の酸化物半導体膜４０
４ａ、第２の酸化物半導体膜４０４ｂおよび第３の酸化物半導体膜４０４ｃと、第１の酸
化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂおよび第３の酸化物半導体膜４０
４ｃの側面および第３の酸化物半導体膜４０４ｃの上面と接するソース電極４０６ａおよ
びドレイン電極４０６ｂと、第３の酸化物半導体膜４０４ｃ、ソース電極４０６ａおよび
ドレイン電極４０６ｂ上のゲート絶縁膜４０８と、ゲート絶縁膜４０８上で接し、第２の
酸化物半導体膜４０４ｂの上面および側面に面するゲート電極４１０と、ソース電極４０
６ａ、ドレイン電極４０６ｂ、およびゲート電極４１０上の酸化物絶縁膜４１２と、を有
する。また、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、および第
３の酸化物半導体膜４０４ｃを総称して多層膜４０４と呼称する。
なお、チャネル長とは、上面図において、半導体膜とゲート電極とが重なる領域におけ
る、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電
極）との距離をいう。すなわち、図１（Ａ）では、チャネル長は、第２の酸化物半導体膜
４０４ｂとゲート電極４１０とが重なる領域における、ソース電極４０６ａとドレイン電
極４０６ｂとの距離となる。チャネル幅とは、半導体膜とゲート電極とが重なる領域にお
ける、ソースとドレインとが平行に向かい合っている長さをいう。すなわち、図１（Ａ）
では、チャネル幅は、第２の酸化物半導体膜４０４ｂとゲート電極４１０とが重なる領域
における、ソース電極４０６ａとドレイン電極４０６ｂとが平行に向かい合っている長さ
をいう。
トランジスタのチャネル長およびチャネル幅を微細化するとき、レジストマスクを後退
させながら電極や半導体膜等を加工すると電極や半導体膜等の端部が丸みを帯びる（曲面
を有する）場合がある。このような構成になることで、第２の酸化物半導体膜４０４ｂ上
に形成されるゲート絶縁膜４０８、ゲート電極４１０および酸化物絶縁膜４１２の被覆性
を向上させることができる。また、ソース電極４０６ａおよびドレイン電極４０６ｂの端
部に生じる恐れのある電界集中を緩和することができ、トランジスタの劣化を抑制するこ
とができる。
ソース電極４０６ａおよびドレイン電極４０６ｂの側面が第２の酸化物半導体膜４０４
ｂの側面と接するため、チャネルである第２の酸化物半導体膜４０４ｂの全体（バルク）
に大電流を流すことができ、高いオン電流を得ることができる。
また、トランジスタを微細化することで、集積度を高め、高密度化することができる。
例えば、トランジスタのチャネル長を、好ましくは４０ｎｍ以下、さらに好ましくは３０
ｎｍ以下、より好ましくは２０ｎｍ以下とし、かつ、トランジスタのチャネル幅を、好ま
しくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とす
る。
また、ゲート電極４１０の電界が、少なくとも第２の酸化物半導体膜４０４ｂのチャネ
ル幅方向を電気的に取り囲み、オン電流が高められる。このようなトランジスタの構造を
、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。なお、ｓ
−ｃｈａｎｎｅｌ構造では、電流は第２の酸化物半導体膜４０４ｂの全体を流れる。多層
膜４０４の内部（第２の酸化物半導体膜４０４ｂの全体）を電流が流れることで、界面散
乱の影響を受けにくいため、高いオン電流を得ることができる。なお、第２の酸化物半導
体膜４０４ｂを厚くすると、オン電流を向上させることができる。また、ゲート電極４１
０が第１の酸化物半導体膜４０４ａと第２の酸化物半導体膜４０４ｂの界面より下地絶縁
膜４０２側まで延伸していてもチャネル幅には関与せず、チャネル幅を小さくすることが
できるため、高密度化（高集積化）を実現することができる。
基板４００は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成され
た基板であってもよい。この場合、トランジスタ４５０のゲート電極４１０、ソース電極
４０６ａ、およびドレイン電極４０６ｂの少なくとも一つは、上記の他のデバイスと電気
的に接続されていてもよい。
下地絶縁膜４０２は、基板４００からの不純物の拡散を防止する役割を有するほか、多
層膜４０４に酸素を供給する役割を担うことができる。したがって、下地絶縁膜４０２は
酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であ
ることがより好ましい。また、上述のように基板４００が他のデバイスが形成された基板
である場合、下地絶縁膜４０２は、層間絶縁膜としての機能も有する。その場合、下地絶
縁膜４０２の表面には凹凸が形成されるため、表面が平坦になるようにＣＭＰ（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが
好ましい。
また、トランジスタ４５０のチャネルが形成される領域において多層膜４０４は、基板
４００側から第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸
化物半導体膜４０４ｃが積層された構造を有している。また、図１（Ｃ）に示すようにゲ
ート電極４１０の電界が、第２の酸化物半導体膜４０４ｂを電気的に取り囲む構造になっ
ている。
ここで、一例としては、第２の酸化物半導体膜４０４ｂには、第１の酸化物半導体膜４
０４ａおよび第３の酸化物半導体膜４０４ｃよりも電子親和力（真空準位から伝導帯下端
までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯
上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエ
ネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。
第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃは、第２の酸化物
半導体膜４０４ｂを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギー
が第２の酸化物半導体膜４０４ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０
．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれ
か以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
このような構造において、ゲート電極４１０に電界を印加すると、多層膜４０４のうち
、伝導帯下端のエネルギーが最も小さい第２の酸化物半導体膜４０４ｂにチャネルが形成
される。すなわち、第２の酸化物半導体膜４０４ｂとゲート絶縁膜４０８との間に第３の
酸化物半導体膜４０４ｃが形成されていることよって、トランジスタのチャネルがゲート
絶縁膜４０８と接しない領域に形成される構造となる。
また、第１の酸化物半導体膜４０４ａは、第２の酸化物半導体膜４０４ｂを構成する金
属元素を一種以上含んで構成されるため、第２の酸化物半導体膜４０４ｂと下地絶縁膜４
０２が接した場合の界面と比較して、第２の酸化物半導体膜４０４ｂと第１の酸化物半導
体膜４０４ａの界面に界面準位を形成しにくくなる。該界面準位はチャネルを形成するこ
とがあるため、トランジスタのしきい値電圧が変動することがある。したがって、第１の
酸化物半導体膜４０４ａを設けることにより、トランジスタのしきい値電圧などの電気特
性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させるこ
とができる。
また、第３の酸化物半導体膜４０４ｃは、第２の酸化物半導体膜４０４ｂを構成する金
属元素を一種以上含んで構成されるため、第２の酸化物半導体膜４０４ｂとゲート絶縁膜
４０８が接した場合の界面と比較して、第２の酸化物半導体膜４０４ｂと第３の酸化物半
導体膜４０４ｃとの界面ではキャリアの散乱が起こりにくくなる。したがって、第３の酸
化物半導体膜４０４ｃを設けることにより、トランジスタの電界効果移動度を高くするこ
とができる。
第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃには、例えば、Ａ
ｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを第２の酸化物半導体膜
４０４ｂよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数
比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素
は酸素と強く結合するため、酸素欠損が酸化物半導体膜に生じることを抑制する機能を有
する。すなわち、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃは
、第２の酸化物半導体膜４０４ｂよりも酸素欠損が生じにくい膜とすることができる。
なお、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物
半導体膜４０４ｃが、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、
Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であると
き、第１の酸化物半導体膜４０４ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、
第２の酸化物半導体膜４０４ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、第３
の酸化物半導体膜４０４ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、
ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１
およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好まし
くは３倍以上とする。このとき、第２の酸化物半導体膜４０４ｂにおいて、ｙ２がｘ２以
上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３
倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３
倍未満であることが好ましい。
第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃのＺｎおよびＯを
除いてのＩｎとＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０
ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏ
ｍｉｃ％以上とする。また、第２の酸化物半導体膜４０４ｂのＺｎおよびＯを除いてのＩ
ｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉ
ｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未
満とする。
第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃの厚さは、３ｎｍ
以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半
導体膜４０４ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ
以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体膜４
０４ｂは、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃより厚い
方が好ましい。
第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物半導体
膜４０４ｃには、例えば、インジウム、亜鉛およびガリウムを含んだ酸化物半導体を用い
ることができる。特に、第２の酸化物半導体膜４０４ｂにインジウムを含ませると、キャ
リア移動度が高くなるため好ましい。
なお、酸化物半導体膜を用いたトランジスタに安定した電気特性を付与するためには、
酸化物半導体膜中の不純物濃度を低減し、酸化物半導体膜を真性または実質的に真性にす
ることが有効である。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、１
×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、
さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体膜において、水素、窒素、炭素、シリコン、および主成分以外の金
属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア
密度を増大させてしまう。また、シリコンは酸化物半導体膜中で不純物準位の形成に寄与
する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがあ
る。したがって、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３
の酸化物半導体膜４０４ｃの膜中や、それぞれの界面において不純物濃度を低減させるこ
とが好ましい。
酸化物半導体膜を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａ
ｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半
導体膜のある深さにおいて、または、酸化物半導体膜のある領域において、シリコン濃度
を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未
満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していること
が好ましい。また、水素濃度は、例えば、酸化物半導体膜のある深さにおいて、または、
酸化物半導体膜のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは
５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３
以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする部分を有しているこ
とが好ましい。また、窒素濃度は、例えば、酸化物半導体膜のある深さにおいて、または
、酸化物半導体膜のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする部分を有している
ことが好ましい。
また、酸化物半導体膜が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化
物半導体膜の結晶性を低下させることがある。酸化物半導体膜の結晶性を低下させないた
めには、例えば、酸化物半導体膜のある深さにおいて、または、酸化物半導体膜のある領
域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０
１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満と
する部分を有していればよい。また、例えば、酸化物半導体膜のある深さにおいて、また
は、酸化物半導体膜のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未
満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａ
ｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトラン
ジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、
５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電
流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられる
ため、上記理由により多層膜のチャネルとなる領域は、本発明の一態様のトランジスタの
ようにゲート絶縁膜と接する領域が少ない構造が好ましいということができる。また、ゲ
ート絶縁膜と多層膜との界面にチャネルが形成される場合、該界面でキャリアの散乱が起
こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも、多
層膜のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、多層膜４０４を第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４
０４ｂ、第３の酸化物半導体膜４０４ｃの積層構造とすることで、第２の酸化物半導体膜
４０４ｂにチャネルを形成することができ、高い電界効果移動度および安定した電気特性
を有したトランジスタを形成することができる。
次に、多層膜４０４のバンド構造を説明する。バンド構造の解析は、第１の酸化物半導
体膜４０４ａおよび第３の酸化物半導体膜４０４ｃに相当する層としてエネルギーギャッ
プが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化物半導体膜４０４ｂに相当す
る層としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、多
層膜４０４に相当する積層を作製して行っている。
第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物半導体
膜４０４ｃの膜厚はそれぞれ１０ｎｍとし、エネルギーギャップは、分光エリプソメータ
（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定した。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖ
ｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社
ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。
図２（Ａ）は、真空準位と価電子帯上端のエネルギー差と、各層のエネルギーギャップ
との差分として算出される真空準位と伝導帯下端のエネルギー差（電子親和力）から模式
的に示されるバンド構造の一部である。図２（Ａ）は、第１の酸化物半導体膜４０４ａお
よび第３の酸化物半導体膜４０４ｃと接して、酸化シリコン膜を設けた場合のバンド図で
ある。ここで、Ｅｖａｃは真空準位のエネルギー、ＥｃＩ１およびＥｃＩ２は酸化シリコ
ン膜の伝導帯下端のエネルギー、ＥｃＳ１は第１の酸化物半導体膜４０４ａの伝導帯下端
のエネルギー、ＥｃＳ２は第２の酸化物半導体膜４０４ｂの伝導帯下端のエネルギー、Ｅ
ｃＳ３は第３の酸化物半導体膜４０４ｃの伝導帯下端のエネルギーである。
図２（Ａ）に示すように、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０
４ｂ、第３の酸化物半導体膜４０４ｃにおいて、伝導帯下端のエネルギーが連続的に変化
する。これは、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の
酸化物半導体膜４０４ｃを構成する元素が共通することにより、酸素が相互に拡散しやす
い点からも理解される。したがって、第１の酸化物半導体膜４０４ａ、第２の酸化物半導
体膜４０４ｂ、第３の酸化物半導体膜４０４ｃは組成が異なる層の積層体ではあるが、物
性的に連続であるということもできる。
主成分を共通として積層された多層膜４０４は、各層を単に積層するのではなく連続接
合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構
造）が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心の
ような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、
積層された多層膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ
、界面でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図２（Ａ）では、ＥｃＳ１とＥｃＳ３が同様である場合について示したが、それ
ぞれが異なっていてもよい。例えば、ＥｃＳ３よりもＥｃＳ１が高いエネルギーを有する
場合、バンド構造の一部は、図２（Ｂ）のように示される。
例えば、ＥｃＳ１＝ＥｃＳ３である場合は、第１の酸化物半導体膜４０４ａおよび第３
の酸化物半導体膜４０４ｃにＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、
１：６：４または１：９：６（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いることが
でき、第２の酸化物半導体膜４０４ｂにＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２
（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、ＥｃＳ１＞Ｅ
ｃＳ３である場合は、第１の酸化物半導体膜４０４ａにＩｎ：Ｇａ：Ｚｎ＝１：６：４ま
たは１：９：６（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化物半導体膜４０４ｂ
にＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化
物、第３の酸化物半導体膜４０４ｃにＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：
３：４（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
図２（Ａ）、図２（Ｂ）より、多層膜４０４における第２の酸化物半導体膜４０４ｂが
ウェル（井戸）となり、多層膜４０４を用いたトランジスタにおいて、チャネルが第２の
酸化物半導体膜４０４ｂに形成されることがわかる。なお、多層膜４０４は伝導帯下端の
エネルギーが連続的に変化しているため、Ｕ字型井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）とも
呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルとい
うこともできる。
なお、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃと、酸化シ
リコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成さ
れ得る。第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃがあること
により、第２の酸化物半導体膜４０４ｂと当該トラップ準位とを遠ざけることができる。
ただし、ＥｃＳ１またはＥｃＳ３と、ＥｃＳ２とのエネルギー差が小さい場合、第２の酸
化物半導体膜４０４ｂの電子が該エネルギー差を越えてトラップ準位に達することがある
。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、ト
ランジスタのしきい値電圧はプラス方向にシフトしてしまう。
したがって、トランジスタのしきい値電圧の変動を低減するには、ＥｃＳ１およびＥｃ
Ｓ３と、ＥｃＳ２との間にエネルギー差を設けることが必要となる。それぞれの当該エネ
ルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
なお、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物
半導体膜４０４ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用
いることでトランジスタに安定した電気特性を付与することができる。
なお、多層膜４０４にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合は、Ｉｎのゲート絶縁膜へ
の拡散を防ぐために、第３の酸化物半導体膜４０４ｃは第２の酸化物半導体膜４０４ｂよ
りもＩｎが少ない組成とすることが好ましい。
ソース電極４０６ａおよびドレイン電極４０６ｂには、酸素と結合し得る導電材料を用
いることが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどを用いるこ
とができる。上記材料において、特に酸素と結合し易いＴｉや、後のプロセス温度が比較
的高くできることなどから、融点の高いＷを用いることがより好ましい。なお、酸素と結
合し得る導電材料には、酸素が拡散し得る材料も含まれる。
酸素と結合し得る導電材料と多層膜を接触させると、多層膜中の酸素が、酸素と結合し
得る導電材料側に拡散する現象が起こる。当該現象は、温度が高いほど顕著に起こる。ト
ランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、多層
膜のソース電極またはドレイン電極と接触した近傍の領域に酸素欠損が発生し、膜中に僅
かに含まれる水素と当該酸素欠損が結合することにより当該領域はｎ型化する。したがっ
て、ｎ型化した当該領域はトランジスタのソース領域またはドレイン領域として作用させ
ることができる。
なお、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によって
ｎ型化した領域がトランジスタのチャネル長方向に延在することで短絡してしまうことが
ある。この場合、トランジスタの電気特性には、しきい値電圧のシフトにより、実用的な
ゲート電圧でオンオフの制御ができない状態（導通状態）が現れる。そのため、チャネル
長が極短いトランジスタを形成する場合は、ソース電極およびドレイン電極に酸素と結合
しやすい導電材料を用いることが必ずしも好ましいとはいえない場合がある。
このような場合にはソース電極４０６ａおよびドレイン電極４０６ｂには、上述した材
料よりも酸素と結合しにくい導電材料を用いることが好ましい。当該導電材料としては、
例えば、窒化タンタル、窒化チタン、またはルテニウムを含む材料などを用いることがで
きる。なお、当該導電材料を第２の酸化物半導体膜４０４ｂと接触させる構成として、当
該導電材料と前述した酸素と結合しやすい導電材料を積層してもよい。
ゲート絶縁膜４０８には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸
化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよ
び酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜４０８
は上記材料の積層であってもよい。なお、ゲート絶縁膜４０８に、ランタン（Ｌａ）、窒
素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
なお、特定の材料をゲート絶縁膜に用いると、特定の条件でゲート絶縁膜に電子を捕獲
せしめて、しきい値電圧を増大させることもできる。例えば、酸化シリコンと酸化ハフニ
ウムの積層膜のように、ゲート絶縁膜４０８の一部に酸化ハフニウム、酸化アルミニウム
、酸化タンタルのような電子捕獲準位の多い材料を用い、より高い温度（半導体装置の使
用温度あるいは保管温度よりも高い温度、あるいは、１２５℃以上４５０℃以下、代表的
には１５０℃以上３００℃以下）の下で、ゲート電極の電位をソースやドレインの電位よ
り高い状態を、１秒以上、代表的には１分以上維持することで、酸化物半導体膜からゲー
ト電極に向かって、電子が移動し、そのうちのいくらかは電子捕獲準位に捕獲される。
このように電子捕獲準位に必要な量の電子を捕獲させた半導体装置は、しきい値電圧が
プラス側にシフトする。ゲート電極の電圧の制御によって電子の捕獲する量を制御するこ
とができ、それに伴ってしきい値電圧を制御することができる。また、電子を捕獲せしめ
る処理は、半導体装置の作製過程におこなえばよい。
例えば、半導体装置のソース電極あるいはドレイン電極に接続する配線メタルの形成後
、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、
パッケージ後等、工場出荷前のいずれかの段階でおこなうとよい。いずれの場合にも、そ
の後に１２５℃以上の温度に１時間以上さらされないことが好ましい。
そこで、簡略化した断面図を用いて、ゲート絶縁膜を電子捕獲層（電子捕獲準位を有す
る層）としても利用した場合の例を示す。
図１８（Ａ）は、半導体層１０１と電子捕獲層１０２とゲート電極１０３を有する半導
体装置である。
ここで、半導体層１０１は、図１の多層膜４０４などに対応している。電子捕獲層１０
２は、図１のゲート絶縁膜４０８などに対応している。ゲート電極１０３は、図１のゲー
ト電極４１０などに対応している。
ここで、電子捕獲層１０２としては、内部に電子を捕獲する準位（電子捕獲準位）を有
する材料である。あるいは、電子捕獲層１０２は、なんらかの手段や処理によって、既に
内部に電子が捕獲されている層である。あるいは、電子捕獲層１０２は、なんらかの手段
や処理によって、いずれ、内部に電子が捕獲される可能性がある層である。なお、同じ構
成元素で構成されていても、形成方法・形成条件の違いにより、そのような準位が形成さ
れないこともある。
例えば、図１８（Ｂ）に示されるような、第１の形成方法（あるいは形成条件）で形成
された第１の絶縁膜１０２ａと、第２の形成方法（あるいは形成条件）で形成された第２
の絶縁膜１０２ｂの積層体でもよいし、図１８（Ｃ）に示されるような、第１の形成方法
（あるいは形成条件）で形成された第１の絶縁膜１０２ａ、第２の形成方法（あるいは形
成条件）で形成された第２の絶縁膜１０２ｂと第３の形成方法（あるいは形成条件）で形
成された第３の絶縁膜１０２ｃの積層体、あるいは、さらに多層の絶縁膜の積層体でもよ
い。
ここで、第１絶縁膜乃至第３の絶縁膜の構成元素は同じであるとする。なお、第１の形
成方法（あるいは形成条件）と第３の形成方法（あるいは形成条件）は同じでもよい。こ
の際、半導体層１０１に接しない層（例えば、第２の絶縁膜）には、電子捕獲準位が多く
形成されることが望ましい。例えば、スパッタリング法で形成された絶縁膜はＣＶＤ法や
ＡＬＤ法で形成された絶縁膜に比べて、組成が同じでも、電子捕獲準位密度が高い。
したがって、例えば、スパッタリング法で形成された絶縁膜を第２の絶縁膜１０２ｂと
し、ＣＶＤ法やＡＬＤ法で形成された絶縁膜を第１の絶縁膜１０２ａとしてもよく、図１
８（Ｃ）の場合には、第３の絶縁膜１０２ｃも第１の絶縁膜１０２ａと同様としてもよい
。ただし、本発明の実施形態の一態様はこれに限定されず、ＣＶＤ法やＡＬＤ法で形成さ
れた絶縁膜を第２の絶縁膜１０２ｂとし、スパッタリング法で形成された絶縁膜を第１の
絶縁膜１０２ａとしてもよく、図１８（Ｃ）の場合には、第３の絶縁膜１０２ｃも第１の
絶縁膜１０２ａと同様としてもよい。
ここで、ＣＶＤ法で形成された絶縁膜は、通常のゲート絶縁膜としての機能を有するこ
とができる。したがって、ゲートとドレイン間、または、ゲートとソース間の漏れ電流を
低減することができる。一方、スパッタリング法で形成された絶縁膜は、電子捕獲準位密
度が高いため、トランジスタのしきい値電圧をより大きく変化させることが出来る。その
ため、このような構成とすることにより、リーク電流が少なく、かつ、しきい値電圧も十
分に制御された構成とすることが出来る。よって、異なる形成方法（あるいは形成条件）
を用いて、積層構造を構成することが好適である。ただし、本発明の実施形態の一態様は
、これに限定されない。
また、半導体層１０１と、半導体層１０１と接する第１の絶縁膜１０２ａとは、連続的
に製造しやすくなるため、同じ製造方法を用いてもよい。たとえば、半導体層１０１をス
パッタリング法で形成した場合、第１の絶縁膜１０２ａもスパッタリング法で形成し、第
２の絶縁膜１０２ｂは、ＣＶＤ法やＡＬＤ法で形成してもよい。図１８（Ｃ）の場合には
、第３の絶縁膜１０２ｃもスパッタリング法で形成してもよい。同様に、半導体層１０１
をＣＶＤ法で形成した場合、第１の絶縁膜１０２ａもＣＶＤ法で形成し、第２の絶縁膜１
０２ｂは、スパッタリング法で形成してもよい。図１８（Ｃ）の場合には、第３の絶縁膜
１０２ｃもＣＶＤ法で形成してもよい。このような構成とすることにより、リーク電流が
少なく、かつ、しきい値電圧も十分に制御された構成とし、さらに、製造しやすくするこ
とが出来る。ただし、本発明の実施形態の一態様は、これらに限定されない。
なお、ＣＶＤ法やＡＬＤ法で形成する絶縁膜は、スパッタリング法で形成した絶縁膜よ
りも、厚くすることが好適である。これにより、絶縁破壊を低減し、耐圧を上げたり、リ
ーク電流を低減することが出来る。ただし、本発明の実施形態の一態様は、これに限定さ
れない。
なお、ＣＶＤ法としても、様々な方法を用いることが出来る。熱ＣＶＤ法、光ＣＶＤ法
、プラズマＣＶＤ法、ＭＯＣＶＤ法、ＬＰＣＶＤ法などの方法を用いることが出来る。よ
って、ある絶縁膜と別の絶縁膜とにおいて、異なるＣＶＤ法を用いて、絶縁膜を形成して
もよい。
図１８（Ａ）に示す半導体装置の点Ａから点Ｂにかけてのバンド図の例を図１９（Ａ）
に示す。図中、Ｅｃは伝導帯下端、Ｅｖは価電子帯上端を示す。図１９（Ａ）では、ゲー
ト電極１０３の電位はソース電極あるいはドレイン電極（いずれも図示せず）と同じであ
る。
電子捕獲層１０２の内部に電子捕獲準位１０６が存在する。ゲート電極１０３の電位を
、ソース電極あるいはドレイン電極より高くすると、図１９（Ｂ）に示すようになる。こ
こで、ゲート電極１０３の電位は、ソース電極あるいはドレイン電極より１Ｖ以上高くし
てもよい。また、この処理の終了した後にゲート電極１０３に印加される最高電位よりも
低くてもよい。代表的には、４Ｖ未満とするとよい。
半導体層１０１に存在する電子１０７は、より電位の高いゲート電極１０３の方向に移
動しようとする。そして、半導体層１０１からゲート電極１０３の方向に移動した電子１
０７のいくらかは、電子捕獲準位１０６に捕獲される。
なお、図１８（Ｃ）のように、電子捕獲層１０２を、同じ構成元素であるが、形成方法
（あるいは形成条件）の異なる３層の絶縁膜で形成し第２の絶縁膜１０２ｂの電子捕獲準
位が、他よりも十分に大きくすることは第２の絶縁膜１０２ｂの内部、あるいは、他の絶
縁膜との界面にある電子捕獲準位に捕獲された電子を保持する上で効果的である。
この場合には、第２の絶縁膜１０２ｂが薄くても、第３の絶縁膜１０２ｃが物理的に十
分に厚ければ、電子捕獲準位１０６に捕獲された電子を保持できる。図１９（Ｃ）には、
図１８（Ｃ）に示す半導体装置の点Ｃから点Ｄにかけてのバンド図の例を示す。なお、形
成方法（あるいは形成条件）が異なれば、構成元素が同じであっても、酸素欠損量等が異
なることにより、フェルミ準位が異なる場合もあるが、以下の例では同じものとする。
第２の絶縁膜１０２ｂは電子捕獲準位１０６がより多くなるような形成方法（あるいは
形成条件）で形成されるが、そのため、第１の絶縁膜１０２ａと第２の絶縁膜１０２ｂの
界面、第２の絶縁膜１０２ｂと第３の絶縁膜１０２ｃの界面にも多くの電子捕獲準位が形
成される。
そして、ゲート電極１０３の電位および温度を上記に示したものとすると、図１９（Ｂ
）で説明したように、半導体層１０１から電子捕獲準位１０６に電子が捕獲され、電子捕
獲層１０２は負に帯電する（図１９（Ｄ）参照）。
このように電子捕獲層１０２が電子を捕獲すると、図２０（Ａ）に示すように半導体装
置のしきい値電圧が増加する。特に、半導体層１０１が、バンドギャップが大きな材料（
ワイドバンドギャップ半導体）であると、ゲート電極１０３の電位をソース電極あるいは
ドレイン電極の電位と同じとしたときのソースドレイン間の電流（Ｉｃｕｔ電流）を大幅
に低下させることができる。
例えば、バンドギャップ３．２電子ボルトのＩｎ−Ｇａ−Ｚｎ系酸化物であれば、Ｉｃ
ｕｔ電流密度（チャネル幅１μｍあたりの電流値）は１ｚＡ／μｍ（１×１０−２１Ａ／
μｍ）以下、代表的には、１ｙＡ／μｍ（１×１０−２４Ａ／μｍ）以下とできる。
図２０（Ａ）は電子捕獲層１０２での電子の捕獲をおこなう前と、電子の捕獲をおこな
った後での、室温でのソース電極ドレイン電極間のチャネル幅１μｍあたりの電流（Ｉｄ
）のゲート電極１０３の電位（Ｖｇ）依存性を模式的に示したものである。なお、ソース
電極とゲート電極１０３の電位を０Ｖ、ドレイン電極の電位を＋１Ｖとする。１ｆＡより
小さな電流は、直接は測定できないが、その他の方法で測定した値、サブスレショールド
値等をもとに推定できる。
最初、曲線１０８で示すように、半導体装置のしきい値電圧はＶｔｈ１であったが、電
子の捕獲をおこなった後では、しきい値電圧が増加し（プラス方向に移動し）、Ｖｔｈ２
となる。また、この結果、Ｖｇ＝０での電流密度は、１ａＡ／μｍ（１×１０−１８Ａ／
μｍ）以下、例えば、１ｚＡ／μｍ乃至１ｙＡ／μｍとなる。
例えば、図２０（Ｂ）のように、容量素子１１１に蓄積される電荷をトランジスタ１１
０で制御する回路を考える。ここで、容量素子１１１の電極間のリーク電流は無視する。
容量素子１１１の容量が１ｆＦであり、容量素子１１１のトランジスタ１１０側の電位が
＋１Ｖ、Ｖｄの電位が０Ｖであるとする。
トランジスタ１１０のＩｄ−Ｖｇ特性が図２０（Ａ）中の曲線１０８で示されるもので
、チャネル幅が０．１μｍであると、Ｉｃｕｔ電流密度は約１ｆＡであり、トランジスタ
１１０のこのときの抵抗は約１×１０１５Ωである。したがって、トランジスタ１１０と
容量素子１１１よりなる回路の時定数は約１秒である。すなわち、約１秒で、容量素子１
１１に蓄積されていた電荷の多くが失われてしまうことを意味する。
トランジスタ１１０のＩｄ−Ｖｇ特性が図２０（Ａ）中の曲線１０９で示されるもので
、チャネル幅が０．１μｍであると、Ｉｃｕｔ電流密度は約１ｙＡであり、トランジスタ
１１０のこのときの抵抗は約１×１０２４Ωである。したがって、トランジスタ１１０と
容量素子１１１よりなる回路の時定数は約１×１０９秒（＝約３１年）である。すなわち
、１０年経過後でも、容量素子１１１に蓄積されていた電荷の１／３は残っていることを
意味する。
すなわち、トランジスタと容量素子という単純な回路で、かつ、それほど過大な電圧を
印加しなくても、１０年間の電荷の保持が可能である。このことは各種記憶装置に用いる
ことができる。例えば、後で説明する図２３に示すようなメモリセルに用いることもでき
る。
なお、半導体層１０１は、真性または実質的に真性な酸化物半導体膜のように、ホール
の有効質量が極めて大きい、あるいは、実質的に局在化している層を用いることが有効で
ある。この場合には、半導体層１０１から電子捕獲層１０２へのホールの注入がなく、し
たがって、電子捕獲準位１０６に捕獲された電子がホールと結合して消滅することもない
。そのため、電荷の保持特性を向上させることが出来る。
ゲート電極４１０は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、
Ａｇ、ＴａおよびＷなどの導電膜を用いることができる。また、当該ゲート電極は、上記
材料の積層であってもよい。また、ゲート電極４１０には、窒素を含んだ導電膜を用いて
もよい。
ゲート絶縁膜４０８、およびゲート電極４１０上には酸化物絶縁膜４１２が形成されて
いてもよい。当該酸化物絶縁膜には、酸化アルミニウム、酸化マグネシウム、酸化シリコ
ン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジル
コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上
含む絶縁膜を用いることができる。また、当該酸化物絶縁膜は上記材料の積層であっても
よい。
ここで、酸化物絶縁膜４１２は過剰酸素を含む酸化物絶縁膜を用いることが好ましい。
過剰酸素を含む酸化物絶縁膜とは、加熱処理などによって酸素を放出することができる酸
化物絶縁膜をいう。好ましくは、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸
素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、上記昇温
脱離ガス分析時における基板温度としては１００℃以上７００℃以下、または１００℃以
上５００℃以下の範囲が好ましい。当該酸化物絶縁膜から放出される酸素はゲート絶縁膜
４０８を経由して多層膜４０４のチャネル形成領域に拡散させることができることから、
チャネル形成領域に酸素欠損が形成された場合においても酸素を補填することができる。
したがって、安定したトランジスタの電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジス
タの微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル
幅の縮小に直接起因するオン電流の低下は著しい。
しかしながら、本発明の一態様のトランジスタでは、前述したように、第２の酸化物半
導体膜４０４ｂのチャネルが形成される領域上に第３の酸化物半導体膜４０４ｃが形成さ
れており、チャネル形成層とゲート絶縁膜が接する領域が少ない構成となっている。その
ため、チャネル形成層とゲート絶縁膜との界面で生じるキャリアの散乱を抑えることがで
き、トランジスタの電界効果移動度を高くすることができる。
また、酸化物半導体膜を真性または実質的に真性とすると、酸化物半導体膜に含まれる
キャリア数の減少により、電界効果移動度の低下が懸念される。しかしながら、本発明の
一態様のトランジスタにおいては、酸化物半導体膜に垂直方向からのゲート電界に加えて
、側面方向からのゲート電界が印加される。すなわち、酸化物半導体膜の全体的にゲート
電界が印加させることとなり、電流は酸化物半導体膜のバルクを流れる。これによって、
高純度真性化による、電気特性の変動の抑制を達成しつつ、トランジスタの電界効果移動
度の向上を図ることが可能となる。
また、本発明の一態様のトランジスタは、第２の酸化物半導体膜４０４ｂを第１の酸化
物半導体膜４０４ａ上に形成することで界面準位を形成しにくくする効果や、第２の酸化
物半導体膜４０４ｂを三層構造の中間層とすることで上下からの不純物混入の影響を排除
できる効果などを併せて有する。そのため、第２の酸化物半導体膜４０４ｂはゲート電極
４１０の電界で電気的に取り囲まれた構造となり、上述したトランジスタのオン電流の向
上に加えて、しきい値電圧の安定化や、Ｓ値を小さくすることができる。したがって、Ｉ
ｃｕｔ（ゲート電圧が０Ｖ時のドレイン電流）を下げることができ、消費電力を低減させ
ることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置
の長期信頼性を向上させることができる。
また、図３に示すようなトランジスタ４６０を用いることもできる。図３（Ａ）乃至図
３（Ｃ）は、トランジスタ４６０の上面図および断面図である。図３（Ａ）は上面図であ
り、図３（Ａ）に示す一点鎖線Ａ−Ｂの断面が図３（Ｂ）、一点鎖線Ｃ−Ｄの断面が図３
（Ｃ）に相当する。なお、図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省
いて図示している。
図３に示すトランジスタ４６０は、下地絶縁膜４０２と基板４００との間に導電膜４０
１を備えている。当該導電膜４０１を第２のゲート電極として用いることで、さらなるオ
ン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには、
例えば、図３に示すようにゲート電極４１０と導電膜４０１を電気的に接続して同電位と
し、デュアルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を
行うには、ゲート電極４１０と導電膜４０１が電気的に接続しないようにし、ゲート電極
４１０とは異なる定電位を導電膜４０１に供給すればよい。
また、図４に示すトランジスタ４７０を用いることもできる。図４（Ａ）乃至図４（Ｃ
）は、トランジスタ４７０の上面図および断面図である。図４（Ａ）は上面図であり、図
４（Ａ）に示す一点鎖線Ａ−Ｂの断面が図４（Ｂ）、一点鎖線Ｃ−Ｄの断面が図４（Ｃ）
に相当する。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図
示している。
トランジスタ４７０は、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４
ｂおよび第３の酸化物半導体膜４０４ｃを形成するとき、下地絶縁膜４０２のオーバーエ
ッチングがなく、下地絶縁膜４０２がエッチングされていない形状となっている。
オーバーエッチングにより、下地絶縁膜４０２をエッチングさせないようにするには、
酸化物半導体膜と下地絶縁膜４０２のエッチングでの選択比を大きくすればよい。
なお、図４に対して、図３と同様に、導電膜４０１を設けてもよい。
また、図５に示すトランジスタ４８０を用いることもできる。図５（Ａ）乃至図５（Ｃ
）は、トランジスタ４８０の上面図および断面図である。図５（Ａ）は上面図であり、図
５（Ａ）に示す一点鎖線Ａ−Ｂの断面が図５（Ｂ）、一点鎖線Ｃ−Ｄの断面が図５（Ｃ）
に相当する。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図
示している。
トランジスタ４８０は、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４
ｂおよび第３の酸化物半導体膜４０４ｃを形成するとき、エッチングにより、第１の酸化
物半導体膜をすべてエッチングさせず、第１の酸化物半導体膜の形状が凸型になっている
。
なお、図５に対して、図３と同様に、導電膜４０１を設けてもよい。
また、本実施の形態では、第２の酸化物半導体膜を第１の酸化物半導体膜および第３の
酸化物半導体膜で挟んでいる構成を説明したがこれに限られず、第１の酸化物半導体膜を
設けない構成としてもよい。または、さらに別の酸化物半導体膜を追加して設けてもよい
。例えば、図２７（Ａ）乃至図２７（Ｃ）や図２８（Ａ）乃至図２８（Ｃ）では、第１の
酸化物半導体膜４０４ａを有さない構成を示す。
また、電極や酸化物半導体膜の端部の形状が角ばっていてもよい。このような構成にす
るためには、レジストマスクやハードマスクを用いて膜を加工する際に、レジストマスク
やハードマスクと加工する膜とのエッチングでの選択比を大きくすればよい。具体的な構
成の一例のトランジスタ４９０を図６に示す。
図６（Ａ）乃至図６（Ｃ）は、トランジスタ４９０の上面図および断面図である。図６
（Ａ）は上面図であり、図６（Ａ）に示す一点鎖線Ａ−Ｂの断面が図６（Ｂ）、一点鎖線
Ｃ−Ｄの断面が図６（Ｃ）に相当する。なお、図６（Ａ）の上面図では、図の明瞭化のた
めに一部の要素を省いて図示している。
トランジスタ４９０は、第２の酸化物半導体膜４０４ｂおよび第３の酸化物半導体膜４
０４ｃのみがゲート電極の電界に電気的に取り囲まれている構成である。
なお、図６に対して、図３と同様に、導電膜４０１を設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態２）
本実施の形態では、実施の形態１で説明した図１に示すトランジスタ４５０の作製方法
について、図７および図８を用いて説明する。
まず、基板４００上に下地絶縁膜４０２を形成する（図７（Ａ）参照）。
基板４００には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用い
ることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）基板などを用いることも可能であり、これらの基板上に半導体素子
が設けられたものを用いてもよい。
下地絶縁膜４０２は、プラズマＣＶＤ法またはスパッタ法等により、酸化アルミニウム
、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウ
ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ
ムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アル
ミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、または上記材料を混合した膜を用
いて形成することができる。また、上記材料の積層であってもよく、少なくとも多層膜４
０４と接する上層は多層膜４０４への酸素の供給源となりえる過剰な酸素を含む材料で形
成することが好ましい。
また、下地絶縁膜４０２にイオン注入法、イオンドーピング法、プラズマイマージョン
イオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加すること
によって、下地絶縁膜４０２から多層膜４０４への酸素の供給をさらに容易にすることが
できる。
なお、基板４００の表面が絶縁体であり、後に設ける多層膜４０４への不純物拡散の影
響が無い場合は、下地絶縁膜４０２を設けない構成とすることができる。
次に、下地絶縁膜４０２上に第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４
０４ｂ、第３の酸化物半導体膜４０４ｃをスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬ
Ｄ法またはＰＬＤ法を用いて形成する（図７（Ｂ）参照）。このとき、図示するように下
地絶縁膜４０２を若干過度にエッチングしてもよい。下地絶縁膜４０２を過度にエッチン
グすることで、後に形成するゲート電極４１０で多層膜４０４を覆いやすくすることがで
きる。
なお、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物
半導体膜４０４ｃを島状に形成する際に、まず、第３の酸化物半導体膜４０４ｃ上にハー
ドマスクとなる膜（たとえばタングステン膜）およびレジストマスクを設け、ハードマス
クとなる膜をエッチングしてハードマスクを形成し、その後、レジストマスクを除去し、
ハードマスクをマスクとして第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０
４ｂ、第３の酸化物半導体膜４０４ｃをエッチングする。その後、ハードマスクを除去す
る。この時、エッチングするにつれて徐々にハードマスクの端部が縮小していくため、自
然にハードマスクの端部が丸みを帯び、曲面を有する場合がある。これに伴い、第３の酸
化物半導体膜４０４ｃの形状も端部が丸みを帯び、曲面を有する場合がある。このような
構成になることで、第３の酸化物半導体膜４０４ｃ上に形成される、ゲート絶縁膜４０８
、ゲート電極４１０、酸化物絶縁膜４１２の被覆性が向上し、段切れ等の形状不良の発生
を防ぐことができる。また、ソース電極４０６ａおよびドレイン電極４０６ｂの端部に生
じる恐れのある電界集中を緩和することができ、トランジスタの劣化を抑制することがで
きる。
また、図９を用いて酸化物半導体膜の形状について説明する。図９（Ａ）は第１の酸化
物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物半導体膜４０４ｃが
積層している状態を示している。このとき、第２の酸化物半導体膜４０４ｂの底面のチャ
ネル長方向の長さをＬ１、上面のチャネル長方向の長さをＬ２とする。
図９（Ａ）の積層体をエッチングすると、図９（Ｂ）に示すように酸化物半導体膜が表
面（上面）に近づくほど端部が狭まっている（Ｌ１＞Ｌ２）、所謂順テーパー状になるこ
とがある。また、図９（Ｃ）に示すように酸化物半導体膜が表面（上面）に近づくほど端
部が広がっている（Ｌ１＜Ｌ２）、所謂逆テーパー状になることがある。
また、図９（Ｂ）に示すＬ１とＬ２の差の半分がＬａとなる。このＬａが０より大きく
Ｌ２の半分未満（０＜Ｌａ＜Ｌ２／２）であると好ましい。また、図９（Ｃ）において、
Ｌ１は０より大きい（０＜Ｌ１）。
積層体は、後に積層される膜（たとえば、ゲート絶縁膜４０８）の被覆性を考慮すると
、順テーパー状であると好ましい。
また、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、および第３の
酸化物半導体膜４０４ｃを含めた積層において連続接合を形成するためには、ロードロッ
ク室を備えたマルチチャンバー方式の成膜装置（例えばスパッタ装置）を用いて各層を大
気に触れさせることなく連続して積層することが必要となる。スパッタ装置における各チ
ャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオ
ポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×
１０−４Ｐａ程度まで）できること、かつ、成膜される基板を１００℃以上、好ましくは
５００℃以上に加熱できることが好ましい。または、ターボ分子ポンプとコールドトラッ
プを組み合わせて排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないよ
うにしておくことが好ましい。
高純度真性の酸化物半導体を得るためには、チャンバー内を高真空排気するのみならず
スパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガ
スは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下に
まで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能
な限り防ぐことができる。なお、不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少
ない）ことを高純度真性または実質的に高純度真性と呼ぶ。
第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、および第３の酸化物
半導体膜４０４ｃには、実施の形態１で説明した材料を用いることができる。例えば、第
１の酸化物半導体膜４０４ａにＩｎ：Ｇａ：Ｚｎ＝１：３：４または１：３：２［原子数
比］のＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化物半導体膜４０４ｂにＩｎ：Ｇａ：Ｚｎ＝１
：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、第３の酸化物半導体膜４０４ｃにＩｎ
：Ｇａ：Ｚｎ＝１：３：４または１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用
いることができる。
また、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物
半導体膜４０４ｃとして用いることのできる酸化物半導体は、少なくともインジウム（Ｉ
ｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むこと
が好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らす
ため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ア
ルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザー
としては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（
Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム
（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビ
ウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があ
る。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化
物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ
−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、
Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａ
ｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ
酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、
Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄ
ｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ
酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸
化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａ
ｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用い
ることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていて
もよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜
とも呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を
用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一つの金属元素ま
たは複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整
数）で表記される材料を用いてもよい。
ただし、実施の形態１に詳細を記したように、第１の酸化物半導体膜４０４ａおよび第
３の酸化物半導体膜４０４ｃは、第２の酸化物半導体膜４０４ｂよりも電子親和力が小さ
くなるように材料を選択する。
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法と
しては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。特
に、成膜時に発生するゴミを低減でき、かつ膜厚分布も均一とすることからＤＣスパッタ
法を用いることが好ましい。
第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物半導体
膜４０４ｃとしてＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、Ｉｎ、Ｇａ、Ｚｎの原子数比と
しては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ
：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３
：４、Ｉｎ：Ｇａ：Ｚｎ＝１：４：３、Ｉｎ：Ｇａ：Ｚｎ＝１：５：４、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ
：Ｇａ：Ｚｎ＝１：９：６、Ｉｎ：Ｇａ：Ｚｎ＝１：１：４、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：２のいずれかの材料を用い、第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体
膜４０４ｃの電子親和力が第２の酸化物半導体膜４０４ｂよりも小さくなるようにすれば
よい。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ
＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋
Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２
＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい
。他の酸化物でも同様である。
また、第２の酸化物半導体膜４０４ｂは、第１の酸化物半導体膜４０４ａおよび第３の
酸化物半導体膜４０４ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では
主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることに
より、より多くのｓ軌道が重なるため、ＩｎがＧａよりも多い組成となる酸化物はＩｎが
Ｇａと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、第２
の酸化物半導体膜４０４ｂにインジウムの含有量が多い酸化物を用いることで、高い移動
度のトランジスタを実現することができる。
以下では、酸化物半導体膜の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また
、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をい
う。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがって、ＣＡＡ
Ｃ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立
方体内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜を形成する面（被形成面ともいう。）または上面の凹凸を
反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸
化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層
状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ
膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被
形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって
、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性
（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半
導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
なる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要
する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度
が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定
となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付か
ない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸ
ＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶
面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプロー
ブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう
。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜
に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）
の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが
観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように
（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノ
ビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある
。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、Ｃ
ＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い
、スパッタ法によって成膜することができる。当該スパッタ用ターゲットにイオンが衝突
すると、スパッタ用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平
行な面を有する平板状またはペレット状のスパッタ粒子として剥離することがある。この
場合、当該平板状またはペレット状のスパッタ粒子は帯電しているためプラズマ中で凝集
せず、結晶状態を維持したまま基板に到達し、ＣＡＡＣ−ＯＳ膜を成膜することができる
。
第３の酸化物半導体膜４０４ｃの形成後に、第１の加熱処理を行ってもよい。第１の加
熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、
不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよ
い。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した
酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処
理によって、第２の酸化物半導体膜４０４ｂの結晶性を高め、さらに下地絶縁膜４０２、
第１の酸化物半導体膜４０４ａおよび第３の酸化物半導体膜４０４ｃから水素や水などの
不純物を除去することができる。なお、第２の酸化物半導体膜４０４ｂを形成するエッチ
ングの前に第１の加熱工程を行ってもよい。
次に、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂおよび第３の酸
化物半導体膜４０４ｃ上にソース電極４０６ａおよびドレイン電極４０６ｂとなる第１の
導電膜４０５を形成する（図７（Ｃ）参照）。第１の導電膜４０５としては、Ａｌ、Ｃｒ
、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、またはこれらを主成分とする合金材料を用いることがで
きる。例えば、スパッタ法などにより１００ｎｍのチタン膜を形成する。また、ＣＶＤ法
によりタングステン膜を形成してもよい。
次に、第１の導電膜４０５を分断するようにエッチングし、ソース電極４０６ａおよび
ドレイン電極４０６ｂを形成する（図８（Ａ）参照）。なお、第１の導電膜４０５にエッ
チング処理を施す際、端部が丸みを帯びる（曲面を有する）場合がある。また、第１の導
電膜４０５にエッチング処理を施す際、下地絶縁膜４０２のＣ−Ｄ方向の方がＡ−Ｂ方向
より過度にエッチングされていてもよい。
また、多層膜４０４とソース電極４０６ａおよびドレイン電極４０６ｂの位置関係につ
いて図１０を用いて説明する。
本実施の形態のトランジスタのソース電極４０６ａ（またはドレイン電極４０６ｂ）と
多層膜４０４の第２の酸化物半導体膜４０４ｂが互いに重なっている長さＬｍは、チャネ
ル長Ｌの２倍未満、好ましくは０倍以上０．５倍未満であるとよい。
このような構成にすることで、ドレイン領域近傍に発生する高電界を緩和してホットキ
ャリアの発生を防ぎ、オン電流の低下を抑制することができる。また、長さＬｍが大きい
と、当該領域に生じる寄生容量が増大してしまうため上記範囲にすることで寄生容量の増
大を抑制しつつ、オン電流の低下を抑制することができる。
次に、第３の酸化物半導体膜４０４ｃ、ソース電極４０６ａおよびドレイン電極４０６
ｂ上に、ゲート絶縁膜４０８を形成し、ゲート絶縁膜４０８上にゲート電極４１０を形成
する（図８（Ｂ）参照）。なお、ゲート電極４１０の電界が、第２の酸化物半導体膜４０
４ｂを電気的に取り囲むように形成される。
ゲート絶縁膜４０８には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸
化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよ
び酸化タンタルなどを用いることができる。なお、ゲート絶縁膜４０８は、上記材料の積
層であってもよい。ゲート絶縁膜４０８は、スパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法
またはＰＬＤ法などを用いて形成することができる。
ゲート電極４１０には、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ
、Ａｇ、Ｔａ、Ｗ、またはこれらを主成分とする合金材料を用いることができる。ゲート
電極４１０は、スパッタ法やＣＶＤ法などにより形成することができる。また、ゲート電
極４１０としては、窒素を含んだ導電膜を用いてもよく、上記導電膜と窒素を含んだ導電
膜の積層を用いてもよい。
また、ＣＶＤ法でゲート絶縁膜４０８となる絶縁膜およびゲート電極４１０となる導電
膜を成膜してからゲート電極４１０となる導電膜を選択的にエッチングし、ゲート電極４
１０を形成し、その後にゲート電極４１０をマスクとしてゲート絶縁膜４０８を形成して
もよい。このようにすることでゲート絶縁膜４０８となる絶縁膜およびゲート電極４１０
となる導電膜を連続成膜することができる。
次に、ソース電極４０６ａ、ドレイン電極４０６ｂ、ゲート絶縁膜４０８およびゲート
電極４１０上に酸化物絶縁膜４１２を形成する（図８（Ｃ）参照）。酸化物絶縁膜４１２
は、下地絶縁膜４０２と同様の材料、方法を用いて形成することができる。酸化物絶縁膜
４１２としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化ガリウム、
酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム
、酸化ハフニウムおよび酸化タンタル、もしくは窒素を含む酸化物絶縁材料を用いるとよ
い。酸化物絶縁膜４１２は、スパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法
を用いて形成することができ、多層膜４０４に対し酸素を供給できるよう過剰に酸素を含
む膜とすることが好ましい。
また、酸化物絶縁膜４１２にイオン注入法、イオンドーピング法、プラズマイマージョ
ンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加するこ
とによって、酸化物絶縁膜４１２から多層膜４０４への酸素の供給をさらに容易にするこ
とができる。
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条
件で行うことができる。第２の加熱処理により、下地絶縁膜４０２、ゲート絶縁膜４０８
、酸化物絶縁膜４１２から過剰酸素が放出されやすくなり、多層膜４０４の酸素欠損を低
減することができる。
以上の工程で、図１に示すトランジスタ４５０を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態３）
本実施の形態では、先の実施の形態で説明したトランジスタとは異なる構造のトランジ
スタについて説明する。
図１１（Ａ）乃至図１１（Ｃ）は、本発明の一態様のトランジスタの上面図および断面
図である。図１１（Ａ）は上面図であり、図１１（Ａ）に示す一点鎖線Ａ−Ｂの断面が図
１１（Ｂ）、一点鎖線Ｃ−Ｄの断面が図１１（Ｃ）に相当する。なお、図１１（Ａ）の上
面図では、図の明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ−Ｂ
方向をチャネル長方向、一点鎖線Ｃ−Ｄ方向をチャネル幅方向と呼称する場合がある。
図１１（Ａ）乃至図１１（Ｃ）に示すトランジスタ５５０は、基板４００上の凹部およ
び凸部を有する下地絶縁膜４０２と、下地絶縁膜４０２の凸部上の第１の酸化物半導体膜
４０４ａ、第２の酸化物半導体膜４０４ｂおよび第３の酸化物半導体膜４０４ｃと、第１
の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂおよび第３の酸化物半導体膜
４０４ｃの側面と接するソース電極４０６ａおよびドレイン電極４０６ｂと、ソース電極
４０６ａおよびドレイン電極４０６ｂ上の絶縁膜４１４ａおよび絶縁膜４１４ｂと、第３
の酸化物半導体膜４０４ｃ、ソース電極４０６ａおよびドレイン電極４０６ｂ上のゲート
絶縁膜４０８と、ゲート絶縁膜４０８上で接し、第２の酸化物半導体膜４０４ｂの上面お
よび側面に面するゲート電極４１０と、ソース電極４０６ａ、ドレイン電極４０６ｂ、お
よびゲート電極４１０上の酸化物絶縁膜４１２と、を有する。また、第１の酸化物半導体
膜４０４ａ、第２の酸化物半導体膜４０４ｂ、および第３の酸化物半導体膜４０４ｃを総
称して多層膜４０４と呼称する。
なお、チャネル長とは、上面図において、半導体膜とゲート電極とが重なる領域におけ
る、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電
極）との距離をいう。すなわち、図１１（Ａ）では、チャネル長は、第２の酸化物半導体
膜４０４ｂとゲート電極４１０とが重なる領域における、ソース電極４０６ａとドレイン
電極４０６ｂとの距離となる。チャネル幅とは、半導体膜とゲート電極とが重なる領域に
おける、ソースとドレインとが平行に向かい合っている長さをいう。すなわち、図１１（
Ａ）では、チャネル幅は、第２の酸化物半導体膜４０４ｂとゲート電極４１０とが重なる
領域における、ソース電極４０６ａとドレイン電極４０６ｂとが平行に向かい合っている
長さをいう。
トランジスタのチャネル長およびチャネル幅を微細化するとき、レジストマスクを後退
させながら電極や半導体膜等を加工すると電極や半導体膜等の端部が丸みを帯びる（曲面
を有する）場合がある。このような構成になることで、第２の酸化物半導体膜４０４ｂ上
に形成されるゲート絶縁膜４０８、ゲート電極４１０および酸化物絶縁膜４１２の被覆性
を向上させることができる。また、ソース電極４０６ａおよびドレイン電極４０６ｂの端
部に生じる恐れのある電界集中を緩和することができ、トランジスタの劣化を抑制するこ
とができる。
ソース電極４０６ａおよびドレイン電極４０６ｂの側面が第２の酸化物半導体膜４０４
ｂの側面と接するため、チャネルである第２の酸化物半導体膜４０４ｂの全体（バルク）
に大電流を流すことができ、高いオン電流を得ることができる。
また、トランジスタを微細化することで、集積度を高め、高密度化することができる。
例えば、トランジスタのチャネル長を、好ましくは４０ｎｍ以下、さらに好ましくは３０
ｎｍ以下、より好ましくは２０ｎｍ以下とし、かつ、トランジスタのチャネル幅を、好ま
しくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とす
る。本発明の一態様に係るトランジスタは、チャネル幅が上記のように縮小していても、
ｓ−ｃｈａｎｎｅｌ構造を有することでオン電流を高めることができる。
また、ゲート電極４１０の電界が、第２の酸化物半導体膜４０４ｂを電気的に取り囲み
、オン電流が高められる。なお、ｓ−ｃｈａｎｎｅｌ構造では、電流は第２の酸化物半導
体膜４０４ｂの全体を流れる。多層膜４０４の内部（第２の酸化物半導体膜４０４ｂの全
体）を電流が流れることで、界面散乱の影響を受けにくいため、高いオン電流を得ること
ができる。なお、第２の酸化物半導体膜４０４ｂを厚くすると、オン電流を向上させるこ
とができる。また、ゲート電極４１０が第１の酸化物半導体膜４０４ａと第２の酸化物半
導体膜４０４ｂの界面より下地絶縁膜４０２側まで延伸していてもチャネル幅には関与せ
ず、チャネル幅を小さくすることができるため、高密度化（高集積化）を実現することが
できる。
また、図１２に示すようなトランジスタ５６０を用いることもできる。図１２（Ａ）乃
至図１２（Ｃ）は、トランジスタ５６０の上面図および断面図である。図１２（Ａ）は上
面図であり、図１２（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１２（Ｂ）、一点鎖線Ｃ−Ｄ
の断面が図１２（Ｃ）に相当する。なお、図１２（Ａ）の上面図では、図の明瞭化のため
に一部の要素を省いて図示している。
図１２に示すトランジスタ５６０は、下地絶縁膜４０２と基板４００との間に導電膜４
０１を備えている。当該導電膜４０１を第２のゲート電極として用いることで、さらなる
オン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには
、例えば、図１２に示すようにゲート電極４１０と導電膜４０１を電気的に接続して同電
位とし、デュアルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制
御を行うには、ゲート電極４１０と導電膜４０１が電気的に接続しないようにし、ゲート
電極４１０とは異なる定電位を導電膜４０１に供給すればよい。
また、図１３に示すトランジスタ５７０を用いることもできる。図１３（Ａ）乃至図１
３（Ｃ）は、トランジスタ５７０の上面図および断面図である。図１３（Ａ）は上面図で
あり、図１３（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１３（Ｂ）、一点鎖線Ｃ−Ｄの断面
が図１３（Ｃ）に相当する。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部
の要素を省いて図示している。
トランジスタ５７０は、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４
ｂおよび第３の酸化物半導体膜４０４ｃを形成するとき、下地絶縁膜４０２のオーバーエ
ッチングがなく、下地絶縁膜４０２がエッチングされていない形状となっている。
オーバーエッチングにより、下地絶縁膜４０２をエッチングさせないようにするには、
酸化物半導体膜と下地絶縁膜４０２のエッチングでの選択比を大きくすればよい。
なお、図１３に対して、図１２と同様に、導電膜４０１を設けてもよい。
また、図１４に示すトランジスタ５８０を用いることもできる。図１４（Ａ）乃至図１
４（Ｃ）は、トランジスタ５８０の上面図および断面図である。図１４（Ａ）は上面図で
あり、図１４（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１４（Ｂ）、一点鎖線Ｃ−Ｄの断面
が図１４（Ｃ）に相当する。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部
の要素を省いて図示している。
トランジスタ５８０は、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４
ｂおよび第３の酸化物半導体膜４０４ｃを形成するとき、エッチングにより、第１の酸化
物半導体膜をすべてエッチングさせず、第１の酸化物半導体膜の形状が凸型になっている
。
なお、図１４に対して、図１２と同様に、導電膜４０１を設けてもよい。
また、本実施の形態では、第２の酸化物半導体膜を第１の酸化物半導体膜および第３の
酸化物半導体膜で挟んでいる構成を説明したがこれに限られず、第１の酸化物半導体膜を
設けない構成としてもよい。または、さらに別の酸化物半導体膜を追加して設けてもよい
。
また、電極や酸化物半導体膜の端部の形状が角ばっていてもよい。このような構成にす
るためには、レジストマスクやハードマスクを用いて膜を加工する際に、レジストマスク
やハードマスクと加工する膜とのエッチングでの選択比を大きくすればよい。具体的な構
成の一例のトランジスタ５９０を図１５に示す。
図１５（Ａ）乃至図１５（Ｃ）は、トランジスタ５９０の上面図および断面図である。
図１５（Ａ）は上面図であり、図１５（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１５（Ｂ）
、一点鎖線Ｃ−Ｄの断面が図１５（Ｃ）に相当する。なお、図１５（Ａ）の上面図では、
図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５９０は、第２の酸化物半導体膜４０４ｂおよび第３の酸化物半導体膜４
０４ｃのみがゲート電極の電界に電気的に取り囲まれている構成である。
なお、図１５に対して、図１２と同様に、導電膜４０１を設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態４）
本実施の形態では、実施の形態３で説明した図１１に示すトランジスタ５５０の作製方
法について、図１６および図１７を用いて説明する。
まず、基板４００上に下地絶縁膜４０２を形成する。次に、下地絶縁膜４０２上に第１
の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ、第３の酸化物半導体膜４０
４ｃを形成する。次に、第１の酸化物半導体膜４０４ａ、第２の酸化物半導体膜４０４ｂ
および第３の酸化物半導体膜４０４ｃ上にソース電極４０６ａおよびドレイン電極４０６
ｂとなる第１の導電膜４０５を形成する（図１６（Ａ）参照）。ここまでの作製方法は実
施の形態２の図７（Ａ）乃至図７（Ｃ）を参酌することができる。
次に、第１の導電膜４０５上に絶縁膜４１３を形成する（図１６（Ｂ）参照）。絶縁膜
４１３としては、下地絶縁膜と同様の材料を用いることができる。
次に、第１の導電膜４０５および絶縁膜４１３に除去（研磨）処理を行うことにより、
第３の酸化物半導体膜４０４ｃが露出するように第１の導電膜４０５および絶縁膜４１３
の一部を除去し、第２の導電膜４０６および絶縁膜４１４を形成する（図１６（Ｃ）参照
）。
除去方法としては化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ：ＣＭＰ）処理を用いることが好適である。また、他の除去処理を用いても
よい。または、ＣＭＰ処理等の研磨処理と、エッチング（ドライエッチング、ウェットエ
ッチング）処理や、プラズマ処理などを組み合わせてもよい。例えば、ＣＭＰ処理後、ド
ライエッチング処理やプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性
向上を図ってもよい。除去処理に、エッチング処理、プラズマ処理などを組み合わせて行
う場合、工程順は特に限定されず、材料、膜厚、および表面の凹凸状態に合わせて適宜設
定すればよい。また、ＣＭＰ処理で第１の導電膜４０５および絶縁膜４１３の大部分を除
去し、残りの第１の導電膜４０５および絶縁膜４１３をドライエッチング処理で除去して
もよい。
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けて
ＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上
げ研磨を行うことが好ましい。このように研磨レートの異なる研磨を組み合わせることに
よって、第１の導電膜４０５および絶縁膜４１３の表面の平坦性をより向上させることが
できる。
次に、第２の導電膜４０６および絶縁膜４１４を分断するようにエッチングし、ソース
電極４０６ａ、ドレイン電極４０６ｂ、絶縁膜４１４ａおよび絶縁膜４１４ｂを形成する
（図１７（Ａ）参照）。また。本実施の形態では、第３の酸化物半導体膜の上面の高さと
ソース電極およびドレイン電極の上面の高さは同じであるがこれに限られず、ソース電極
およびドレイン電極の上面の高さが第３の酸化物半導体膜の上面の高さより小さい構成に
なってもよい。また、第２の導電膜４０６にエッチング処理を施す際、下地絶縁膜４０２
のＣ−Ｄ方向の方がＡ−Ｂ方向より過度にエッチングされていてもよい。
次に、第３の酸化物半導体膜４０４ｃ、ソース電極４０６ａおよびドレイン電極４０６
ｂ上にゲート絶縁膜４０８およびゲート電極４１０を形成する（図１７（Ｂ）参照）。ゲ
ート絶縁膜４０８およびゲート電極４１０の材料および形成方法は、実施の形態２を参酌
することができる。
また、ＣＶＤ法でゲート絶縁膜４０８となる絶縁膜およびゲート電極４１０となる導電
膜を成膜してからゲート電極４１０となる導電膜を選択的にエッチングし、ゲート電極４
１０を形成し、その後にゲート電極４１０をマスクとしてゲート絶縁膜４０８を形成して
もよい。このようにすることでゲート絶縁膜４０８となる絶縁膜およびゲート電極４１０
となる導電膜を連続成膜することができる。
次に、絶縁膜４１４ａ、絶縁膜４１４ｂ、ソース電極４０６ａ、ドレイン電極４０６ｂ
、ゲート絶縁膜４０８およびゲート電極４１０上に酸化物絶縁膜４１２を形成する（図１
７（Ｃ）参照）。酸化物絶縁膜４１２の材料および形成方法は、実施の形態２を参酌する
ことができる。
以上の工程で、図１１に示すトランジスタ５５０を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態５）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について、図
面を参照して説明する。
図２１（Ａ）、図２１（Ｂ）に半導体装置の回路図を、図２１（Ｃ）、図２１（Ｄ）に
半導体装置の断面図をそれぞれ示す。図２１（Ｃ）、図２１（Ｄ）はそれぞれ、一点鎖線
より左側にトランジスタ４５０のチャネル長方向の断面図を示し、一点鎖線より右側にチ
ャネル幅方向の断面図を示している。また、回路図には、酸化物半導体が適用されたトラ
ンジスタであることを明示するために、「ＯＳ」の記載を付している。
図２１（Ｃ）、図２１（Ｄ）に示す半導体装置は、下部に第１の半導体材料を用いたト
ランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタを有する。こ
こでは、第２の半導体材料を用いたトランジスタとして、実施の形態１で例示したトラン
ジスタ４５０を適用した例について説明する。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすること
が望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン、ゲ
ルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等など）とし、
第２の半導体材料を実施の形態１で説明した酸化物半導体とすることができる。酸化物半
導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易であ
る。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
ここでは、トランジスタ２２００がｐチャネル型のトランジスタであるものとして説明
するが、ｎチャネル型のトランジスタを用いて異なる回路を構成できることは言うまでも
ない。また、酸化物半導体を用いた実施の形態１に示すようなトランジスタを用いる他は
、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をこ
こで示すものに限定する必要はない。
図２１（Ａ）、図２１（Ｃ）、図２１（Ｄ）に示す構成は、ｐチャネル型のトランジス
タとｎチャネル型のトランジスタを直列に接続し、且つ、それぞれのゲートを接続した、
ＣＭＯＳ回路の構成例について示している。
本発明の一態様の酸化物半導体が適用されたトランジスタは、オン電流が高められてい
るため、回路の高速動作が可能となる。
図２１（Ｃ）に示す構成では、トランジスタ２２００の上部に、絶縁膜２２０１を介し
てトランジスタ４５０が設けられている。また、トランジスタ２２００とトランジスタ４
５０の間には複数の配線２２０２が設けられている。また各種絶縁膜に埋め込まれた複数
のプラグ２２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続さ
れている。また、トランジスタ４５０を覆う絶縁膜２２０４と、絶縁膜２２０４上に配線
２２０５と、トランジスタの一対の電極と同一の導電膜を加工して形成された配線２２０
６と、が設けられている。
このように、２つのトランジスタを積層することにより、回路の占有面積が低減され、
より高密度に複数の回路を配置することができる。
図２１（Ｃ）では、トランジスタ４５０のソースまたはドレインの一方と、トランジス
タ２２００のソースまたはドレインの一方が配線２２０２やプラグ２２０３によって電気
的に接続されている。また、トランジスタ４５０のゲートは、配線２２０５、配線２２０
６、プラグ２２０３および配線２２０２などを経由して、トランジスタ２２００のゲート
と電気的に接続されている。
図２１（Ｄ）に示す構成では、トランジスタ４５０のゲート絶縁膜にプラグ２２０３を
埋め込むための開口部が設けられ、トランジスタ４５０のゲートとプラグ２２０３とが接
する構成となっている。このような構成とすることで回路の集積化が容易であるのに加え
、図２１（Ｃ）に示す構成と比較して経由する配線やプラグの数や長さを低減できるため
、回路をより高速に動作させることができる。
ここで、図２１（Ｃ）、図２１（Ｄ）に示す構成において、トランジスタ４５０やトラ
ンジスタ２２００の電極の接続構成を異ならせることにより、様々な回路を構成すること
ができる。例えば図２１（Ｂ）に示すように、それぞれのトランジスタのソースとドレイ
ンを接続した回路構成とすることにより、いわゆるアナログスイッチとして機能させるこ
とができる。
また、先の実施の形態のトランジスタを用いて、対象物の情報を読み取るイメージセン
サ機能を有する半導体装置を作製することができる。
図２２に、イメージセンサ機能を有する半導体装置の等価回路の一例を示す。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、
他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４
０は、ソースまたはドレインの一方がフォトセンサ基準信号線６７２に、ソースまたはド
レインの他方がトランジスタ６５６のソースまたはドレインの一方に電気的に接続されて
いる。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソースまたはドレインの
他方がフォトセンサ出力信号線６７１に電気的に接続されている。
フォトダイオード６０２には、例えば、ｐ型の導電型を有する半導体層と、高抵抗な（
ｉ型の導電型を有する）半導体層と、ｎ型の導電型を有する半導体層を積層するｐｉｎ型
のフォトダイオードを適用することができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み
取ることができる。なお、被検出物の情報を読み取る際に、バックライトなどの光源を用
いることができる。
なお、トランジスタ６４０およびトランジスタ６５６には、先の実施の形態のいずれか
で一例を示した、酸化物半導体にチャネルが形成されるトランジスタを用いることができ
る。図２２では、トランジスタ６４０およびトランジスタ６５６が、酸化物半導体を含む
ことを明確に判明できるよう、トランジスタの記号に「ＯＳ」と付記している。
トランジスタ６４０およびトランジスタ６５６は、上記実施の形態で一例を示したトラ
ンジスタであり、酸化物半導体膜をゲート電極の電界によって電気的に囲い込む構成を有
することが好ましい。また、端部が丸みを帯び、曲面を有する酸化物半導体膜を用いたト
ランジスタであると、酸化物半導体膜上に形成される膜の被覆性を向上させることができ
る。また、ソース電極およびドレイン電極の端部に生じる恐れのある電界集中を緩和する
ことができ、トランジスタの劣化を抑制することができる。よって、トランジスタ６４０
およびトランジスタ６５６は、電気的特性変動が抑制された電気的に安定なトランジスタ
である。該トランジスタを含むことで、図２２で示すイメージセンサ機能を有する半導体
装置として信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態６）
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない
状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶
装置）の一例を、図面を用いて説明する。
図２３に半導体装置の回路図を示す。
図２３に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の
半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。なお
、トランジスタ３３００としては、実施の形態１で説明したトランジスタを用いることが
できる。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラ
ンジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることに
より長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必
要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすること
が可能となるため、消費電力を十分に低減することができる。
図２３において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に
接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続さ
れている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイ
ン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート
電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およびト
ランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の電極
の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気
的に接続されている。
図２３に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能と
いう特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、ト
ランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、お
よび容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には
、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電
荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものと
する。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電
位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００の
ゲート電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート
電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジ
スタ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電
位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２０
０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔ
ｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合
の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値
電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５
の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ
＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた
電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場
合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２
００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３
００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」
のままである。このため、第２の配線３００２の電位を判別することで、保持されている
情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読
み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態
にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿
Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲート電極の状態にか
かわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌよ
り大きい電位を第５の配線３００５に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）で
あっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導
体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導
体装置を提供することができる。
（実施の形態７）
本実施の形態では、少なくとも先の実施の形態で説明したトランジスタを用いることが
でき、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
図２４は、実施の形態１または実施の形態３で説明したトランジスタを少なくとも一部
に用いたＣＰＵの一例の構成を示すブロック図である。
図２４に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅ
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフ
ェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ
基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９
は、別チップに設けてもよい。もちろん、図２４に示すＣＰＵは、その構成を簡略化して
示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例
えば、図２４に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数
含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演
算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６
４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクショ
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１
９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およ
びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えば
タイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信
号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上
記各種回路に供給する。
図２４に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジス
タ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることがで
きる。
図２４に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１から
の指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１
１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容
量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持
が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われ
る。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換
えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができ
る。
図２５は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である
。記憶素子７００は、電源遮断で記憶データが揮発する回路７０１と、電源遮断で記憶デ
ータが揮発しない回路７０２と、スイッチ７０３と、スイッチ７０４と、論理素子７０６
と、容量素子７０７と、選択機能を有する回路７２０と、を有する。回路７０２は、容量
素子７０８と、トランジスタ７０９と、トランジスタ７１０と、を有する。なお、記憶素
子７００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさ
らに有していても良い。
ここで、回路７０２には、先の実施の形態で説明した記憶装置を用いることができる。
記憶素子７００への電源電圧の供給が停止した際、回路７０２のトランジスタ７０９のゲ
ートには接地電位（０Ｖ）、またはトランジスタ７０９がオフする電位が入力され続ける
構成とする。例えば、トランジスタ７０９のゲートが抵抗等の負荷を介して接地される構
成とする。
スイッチ７０３は、一導電型（例えば、ｎチャネル型）のトランジスタ７１３を用いて
構成され、スイッチ７０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトラ
ンジスタ７１４を用いて構成した例を示す。ここで、スイッチ７０３の第１の端子はトラ
ンジスタ７１３のソースとドレインの一方に対応し、スイッチ７０３の第２の端子はトラ
ンジスタ７１３のソースとドレインの他方に対応し、スイッチ７０３はトランジスタ７１
３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通また
は非導通（つまり、トランジスタ７１３のオン状態またはオフ状態）が選択される。スイ
ッチ７０４の第１の端子はトランジスタ７１４のソースとドレインの一方に対応し、スイ
ッチ７０４の第２の端子はトランジスタ７１４のソースとドレインの他方に対応し、スイ
ッチ７０４はトランジスタ７１４のゲートに入力される制御信号ＲＤによって、第１の端
子と第２の端子の間の導通または非導通（つまり、トランジスタ７１４のオン状態または
オフ状態）が選択される。
トランジスタ７０９のソースとドレインの一方は、容量素子７０８の一対の電極のうち
の一方、およびトランジスタ７１０のゲートと電気的に接続される。ここで、接続部分を
ノードＭ２とする。トランジスタ７１０のソースとドレインの一方は、低電源電位を供給
することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ７０３
の第１の端子（トランジスタ７１３のソースとドレインの一方）と電気的に接続される。
スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）はスイッ
チ７０４の第１の端子（トランジスタ７１４のソースとドレインの一方）と電気的に接続
される。スイッチ７０４の第２の端子（トランジスタ７１４のソースとドレインの他方）
は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ７０３の
第２の端子（トランジスタ７１３のソースとドレインの他方）と、スイッチ７０４の第１
の端子（トランジスタ７１４のソースとドレインの一方）と、論理素子７０６の入力端子
と、容量素子７０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続
部分をノードＭ１とする。容量素子７０７の一対の電極のうちの他方は、一定の電位が入
力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（
ＶＤＤ等）が入力される構成とすることができる。容量素子７０７の一対の電極のうちの
他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続され
る。容量素子７０８の一対の電極のうちの他方は、一定の電位が入力される構成とするこ
とができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力され
る構成とすることができる。容量素子７０８の一対の電極のうちの他方は、低電源電位を
供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子７０７および容量素子７０８は、トランジスタや配線の寄生容量等を積
極的に利用することによって省略することも可能である。
トランジスタ７０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力され
る。スイッチ７０３およびスイッチ７０４は、制御信号ＷＥとは異なる制御信号ＲＤによ
って第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッ
チの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の
端子の間は非導通状態となる。
トランジスタ７０９のソースとドレインの他方には、回路７０１に保持されたデータに
対応する信号が入力される。図２５では、回路７０１から出力された信号が、トランジス
タ７０９のソースとドレインの他方に入力される例を示した。スイッチ７０３の第２の端
子（トランジスタ７１３のソースとドレインの他方）から出力される信号は、論理素子７
０６によってその論理値が反転された反転信号となり、回路７２０を介して回路７０１に
入力される。
なお、図２５では、スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレ
インの他方）から出力される信号は、論理素子７０６および回路７２０を介して回路７０
１に入力する例を示したがこれに限定されない。スイッチ７０３の第２の端子（トランジ
スタ７１３のソースとドレインの他方）から出力される信号が、論理値を反転させられる
ことなく、回路７０１に入力されてもよい。例えば、回路７０１内に、入力端子から入力
された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ７０
３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号を
当該ノードに入力することができる。
図２５におけるトランジスタ７０９は、実施の形態１で説明したトランジスタを用いる
ことができる。また、第２ゲート（第２のゲート電極）を有する構成とすることが好まし
い。第１ゲートには制御信号ＷＥを入力し、第２ゲートには制御信号ＷＥ２を入力するこ
とができる。制御信号ＷＥ２は、一定の電位の信号とすればよい。当該一定の電位には、
例えば、接地電位ＧＮＤやトランジスタ７０９のソース電位よりも小さい電位などが選ば
れる。制御信号ＷＥ２は、トランジスタ７０９のしきい値電圧を制御するための電位信号
であり、トランジスタ７０９のＩｃｕｔ（ゲート電圧が０Ｖ時のドレイン電流）をより低
減することができる。なお、トランジスタ７０９としては、第２ゲートを有さないトラン
ジスタを用いることもできる。
また、図２５において、記憶素子７００に用いられるトランジスタのうち、トランジス
タ７０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０
にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシ
リコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子７
００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジ
スタとすることもできる。または、記憶素子７００は、トランジスタ７０９以外にも、チ
ャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジ
スタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるト
ランジスタとすることもできる。
図２５における回路７０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子７０６としては、例えばインバータやクロックドインバータ等を用いるこ
とができる。
本発明の一態様における半導体装置では、記憶素子７００に電源電圧が供給されない間
は、回路７０１に記憶されていたデータを、回路７０２に設けられた容量素子７０８によ
って保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい
。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を
有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そ
のため、当該トランジスタをトランジスタ７０９として用いることによって、記憶素子７
００に電源電圧が供給されない間も容量素子７０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子７００は電源電圧の供給が停止した間も記憶内容（データ）
を保持することが可能である。
また、スイッチ７０３およびスイッチ７０４を設けることによって、プリチャージ動作
を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路７０１が元の
データを保持しなおすまでの時間を短くすることができる。
また、回路７０２において、容量素子７０８によって保持された信号はトランジスタ７
１０のゲートに入力される。そのため、記憶素子７００への電源電圧の供給が再開された
後、容量素子７０８によって保持された信号を、トランジスタ７１０の状態（オン状態、
またはオフ状態）に変換して、回路７０２から読み出すことができる。それ故、容量素子
７０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出
すことが可能である。
このような記憶素子７００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
本実施の形態では、記憶素子７００をＣＰＵに用いる例として説明したが、記憶素子７
００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳ
Ｉ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ
−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可
能である。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
（実施の形態８）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、
デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレ
イ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプ
レイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払
い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２６に示す
。
図２６（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示
部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０
８等を有する。なお、図２６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表
示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されな
い。
図２６（Ｂ）は携帯データ端末であり、第１の筐体９１１、第２の筐体９１２、第１の
表示部９１３、第２の表示部９１４、接続部９１５、操作キー９１６等を有する。第１の
表示部９１３は第１の筐体９１１に設けられており、第２の表示部９１４は第２の筐体９
１２に設けられている。そして、第１の筐体９１１と第２の筐体９１２とは、接続部９１
５により接続されており、第１の筐体９１１と第２の筐体９１２の間の角度は、接続部９
１５により変更が可能である。第１の表示部９１３における映像を、接続部９１５におけ
る第１の筐体９１１と第２の筐体９１２との間の角度に従って、切り替える構成としても
良い。また、第１の表示部９１３および第２の表示部９１４の少なくとも一方に、位置入
力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装
置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或い
は、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の
画素部に設けることでも、付加することができる。
図２６（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、
キーボード９２３、ポインティングデバイス９２４等を有する。
図２６（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９
３３等を有する。
図２６（Ｅ）はビデオカメラであり、第１の筐体９４１、第２の筐体９４２、表示部９
４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４および
レンズ９４５は第１の筐体９４１に設けられており、表示部９４３は第２の筐体９４２に
設けられている。そして、第１の筐体９４１と第２の筐体９４２とは、接続部９４６によ
り接続されており、第１の筐体９４１と第２の筐体９４２の間の角度は、接続部９４６に
より変更が可能である。表示部９４３における映像を、接続部９４６における第１の筐体
９４１と第２の筐体９４２との間の角度に従って切り替える構成としても良い。
図２６（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、
ライト９５４等を有する。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
１０１ 半導体層
１０２ 電子捕獲層
１０２ａ 第１の絶縁膜
１０２ｂ 第２の絶縁膜
１０２ｃ 第３の絶縁膜
１０３ ゲート電極
１０６ 電子捕獲準位
１０７ 電子
１０８ 曲線
１０９ 曲線
１１０ トランジスタ
１１１ 容量素子
４００ 基板
４０１ 導電膜
４０２ 下地絶縁膜
４０４ 多層膜
４０４ａ 第１の酸化物半導体膜
４０４ｂ 第２の酸化物半導体膜
４０４ｃ 第３の酸化物半導体膜
４０５ 第１の導電膜
４０６ 第２の導電膜
４０６ａ ソース電極
４０６ｂ ドレイン電極
４０８ ゲート絶縁膜
４１０ ゲート電極
４１２ 酸化物絶縁膜
４１３ 絶縁膜
４１４ 絶縁膜
４１４ａ 絶縁膜
４１４ｂ 絶縁膜
４５０ トランジスタ
４６０ トランジスタ
４７０ トランジスタ
４８０ トランジスタ
４９０ トランジスタ
５５０ トランジスタ
５６０ トランジスタ
５７０ トランジスタ
５８０ トランジスタ
５９０ トランジスタ
６０２ フォトダイオード
６４０ トランジスタ
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７２ フォトセンサ基準信号線
７００ 記憶素子
７０１ 回路
７０２ 回路
７０３ スイッチ
７０４ スイッチ
７０６ 論理素子
７０７ 容量素子
７０８ 容量素子
７０９ トランジスタ
７１０ トランジスタ
７１３ トランジスタ
７１４ トランジスタ
７２０ 回路
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 第１の筐体
９１２ 第２の筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 第１の筐体
９４２ 第２の筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ トランジスタ
２２０１ 絶縁膜
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁膜
２２０５ 配線
２２０６ 配線
３００１ 第１の配線
３００２ 第２の配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子

Claims (3)

  1. 第１のゲート電極と、
    前記第１のゲート電極上の凸部を有する第１の酸化物半導体膜と、
    前記凸部上の第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜上の第３の酸化物半導体膜と、
    前記第３の酸化物半導体膜上のソース電極及びドレイン電極と、
    前記第３の酸化物半導体膜上、前記ソース電極及び前記ドレイン電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の第２のゲート電極と、
    前記第２のゲート電極上、前記ソース電極及び前記ドレイン電極上の絶縁膜と、を有し、
    前記ソース電極または前記ドレイン電極は、前記第１の酸化物半導体膜の凸部以外の領域と接する領域を有し、
    前記ソース電極または前記ドレイン電極は、前記第１の酸化物半導体膜の凸部の側面と、前記第２の酸化物半導体膜の側面と、前記第３の酸化物半導体膜の側面とに接する領域を有し、
    前記ソース電極または前記ドレイン電極は、前記第３の酸化物半導体膜の上面と接する領域を有し、
    前記第２のゲート電極は、前記ゲート絶縁膜を介して前記第２の酸化物半導体膜の上面及び側面と重なる領域を有し、
    前記絶縁膜は、前記第１の酸化物半導体膜の側面と接する領域を有する半導体装置。
  2. 第１のゲート電極と、
    前記第１のゲート電極上の凸部を有する第１の酸化物半導体膜と、
    前記凸部上の第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜上の第３の酸化物半導体膜と、
    前記第３の酸化物半導体膜上のソース電極及びドレイン電極と、
    前記第３の酸化物半導体膜上、前記ソース電極及び前記ドレイン電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の第２のゲート電極と、
    前記第２のゲート電極上、前記ソース電極及び前記ドレイン電極上の絶縁膜と、を有し、
    前記ソース電極または前記ドレイン電極は、前記第１の酸化物半導体膜の凸部以外の領域と接する領域を有し、
    前記ソース電極または前記ドレイン電極は、前記第１の酸化物半導体膜の凸部の側面と、前記第２の酸化物半導体膜の側面と、前記第３の酸化物半導体膜の側面とに接する領域を有し、
    前記ソース電極または前記ドレイン電極は、前記第３の酸化物半導体膜の上面と接する領域を有し、
    前記第２のゲート電極は、前記ゲート絶縁膜を介して前記第２の酸化物半導体膜の上面及び側面と重なる領域を有し、
    前記第２のゲート電極は、前記ゲート絶縁膜を介して前記第１の酸化物半導体膜の凸部以外の領域と重なる領域を有し、
    前記絶縁膜は、前記第１の酸化物半導体膜の側面と接する領域を有する半導体装置。
  3. 請求項１または請求項２において、
    前記第１のゲート電極は、前記第２のゲート電極に電気的に接続される半導体装置。
JP2019230286A 2013-08-05 2019-12-20 半導体装置 Withdrawn JP2020047954A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013161960 2013-08-05
JP2013161960 2013-08-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018188170A Division JP6637566B2 (ja) 2013-08-05 2018-10-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2020047954A true JP2020047954A (ja) 2020-03-26

Family

ID=52426834

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014157273A Withdrawn JP2015053477A (ja) 2013-08-05 2014-08-01 半導体装置および半導体装置の作製方法
JP2018188170A Active JP6637566B2 (ja) 2013-08-05 2018-10-03 半導体装置
JP2019230286A Withdrawn JP2020047954A (ja) 2013-08-05 2019-12-20 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014157273A Withdrawn JP2015053477A (ja) 2013-08-05 2014-08-01 半導体装置および半導体装置の作製方法
JP2018188170A Active JP6637566B2 (ja) 2013-08-05 2018-10-03 半導体装置

Country Status (2)

Country Link
US (1) US9741794B2 (ja)
JP (3) JP2015053477A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6018607B2 (ja) 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
JP6683503B2 (ja) * 2015-03-03 2020-04-22 株式会社半導体エネルギー研究所 半導体装置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017149428A1 (en) * 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
TW201813095A (zh) 2016-07-11 2018-04-01 半導體能源硏究所股份有限公司 半導體裝置
KR102662909B1 (ko) * 2018-01-25 2024-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20210130167A (ko) * 2019-02-28 2021-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN114121880B (zh) 2020-08-27 2023-05-05 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2571004B2 (ja) * 1993-12-22 1997-01-16 日本電気株式会社 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4058751B2 (ja) * 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP5017795B2 (ja) * 2005-04-13 2012-09-05 日本電気株式会社 電界効果トランジスタの製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7452768B2 (en) * 2005-10-25 2008-11-18 Freescale Semiconductor, Inc. Multiple device types including an inverted-T channel transistor and method therefor
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP5655421B2 (ja) * 2010-08-06 2015-01-21 ソニー株式会社 半導体装置、表示装置、および電子機器
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112014002485T5 (de) 2013-05-20 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法

Also Published As

Publication number Publication date
US20150034949A1 (en) 2015-02-05
JP2015053477A (ja) 2015-03-19
JP6637566B2 (ja) 2020-01-29
US9741794B2 (en) 2017-08-22
JP2019024111A (ja) 2019-02-14

Similar Documents

Publication Publication Date Title
JP6637566B2 (ja) 半導体装置
JP6697049B2 (ja) 半導体装置
JP6322503B2 (ja) 半導体装置
JP6366398B2 (ja) 半導体装置
US10074733B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6401977B2 (ja) 半導体装置
JP6435124B2 (ja) 半導体装置の作製方法
JP6437751B2 (ja) 半導体装置の作製方法
US9443990B2 (en) Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
JP6429547B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200114

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200828