JP2018198267A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018198267A5 JP2018198267A5 JP2017102560A JP2017102560A JP2018198267A5 JP 2018198267 A5 JP2018198267 A5 JP 2018198267A5 JP 2017102560 A JP2017102560 A JP 2017102560A JP 2017102560 A JP2017102560 A JP 2017102560A JP 2018198267 A5 JP2018198267 A5 JP 2018198267A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- semiconductor region
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims 6
- 238000004519 manufacturing process Methods 0.000 claims 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 230000001590 oxidative Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000012528 membrane Substances 0.000 claims 1
- 239000011800 void material Substances 0.000 claims 1
Claims (9)
- 半導体基板上に第１導電形の半導体層を形成する工程と、
前記半導体基板及び前記半導体層にトレンチを形成する工程と、
前記トレンチの内壁面上及び底面上に第２導電形の半導体膜を形成する工程と、
前記半導体膜の側面上及び底面上に、シリコン酸化物を含む第１絶縁膜を形成する工程と、
前記第１絶縁膜の側面上及び底面上に、シリコン窒化物を含む第２絶縁膜を形成する工程と、
前記第２絶縁膜の側面上及び底面上に、シリコン酸化物を含む第３絶縁膜を形成する工程と、
を備えた半導体装置の製造方法。 - 前記第３絶縁膜を形成する工程は、前記第２絶縁膜に酸化処理を施す工程を含む請求項１記載の半導体装置の製造方法。
- 前記第１絶縁膜を形成する工程は、前記半導体膜に酸化処理を施す工程を含む請求項１または２に記載の半導体装置の製造方法。
- 前記トレンチの上部であって、前記第３絶縁膜の側面の一部上にカバー膜を形成する工程をさらに備えた請求項１から３のいずれか１つに記載の半導体装置の製造方法。
- 第１方向に延びる第１導電形の第１半導体領域と、
前記第１方向に延び、前記第１方向に交差する第２方向に前記第１半導体領域と配置され、空隙を囲む第２導電形の第２半導体領域と、
前記空隙と、前記第２半導体領域との間に設けられ、シリコン酸化物を含む第１絶縁膜と、シリコン窒化物を含む第２絶縁膜と、シリコン酸化物を含む第３絶縁膜とを有する絶縁部と、
を備え、
前記第１絶縁膜、前記第２絶縁膜及び前記第３絶縁膜は、前記第２半導体領域から前記空隙に向かって順に位置した半導体装置。 - 前記第１絶縁膜は、前記第２半導体領域の側面上及び底面上に位置し、
前記第２絶縁膜は、前記第１絶縁膜の側面上及び底面上に位置し、
前記第３絶縁膜は、前記第２絶縁膜の側面上及び底面上に位置する請求項５記載の半導体装置。 - 前記第１半導体領域及び前記第２半導体領域上に設けられた第２導電形の第３半導体領域と、
前記空隙上に設けられ、前記第３半導体領域との間で前記絶縁部が位置するカバー膜と、
をさらに備えた請求項５または６に記載の半導体装置。 - 前記第１絶縁膜と前記第３絶縁膜の厚さの合計は、前記第２絶縁膜の厚さの０．５倍以上であって４倍以下である請求項５から７のいずれか１つに記載の半導体装置。
- 第１方向に延びる第１導電形の第１半導体領域と、
前記第１方向に延び、前記第１方向に交差する第２方向に空隙を介して前記第１半導体領域と配置される第２導電形の第２半導体領域と、
前記空隙と、前記第１半導体領域及び前記第２半導体領域との間に設けられ、シリコン酸化物を含む第１絶縁膜と、シリコン窒化物を含む第２絶縁膜と、シリコン酸化物を含む第３絶縁膜とを有する絶縁部と、
を備えた半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017102560A JP6817895B2 (ja) | 2017-05-24 | 2017-05-24 | 半導体装置 |
| CN201710790536.1A CN108962993B (zh) | 2017-05-24 | 2017-09-05 | 半导体装置及其制造方法 |
| US15/876,412 US10431491B2 (en) | 2017-05-24 | 2018-01-22 | Semiconductor device having a triple insulating film surrounded void |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017102560A JP6817895B2 (ja) | 2017-05-24 | 2017-05-24 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018198267A JP2018198267A (ja) | 2018-12-13 |
| JP2018198267A5 true JP2018198267A5 (ja) | 2019-10-03 |
| JP6817895B2 JP6817895B2 (ja) | 2021-01-20 |
Family
ID=64401126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017102560A Active JP6817895B2 (ja) | 2017-05-24 | 2017-05-24 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10431491B2 (ja) |
| JP (1) | JP6817895B2 (ja) |
| CN (1) | CN108962993B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903331B2 (en) * | 2019-03-25 | 2021-01-26 | International Business Machines Corporation | Positioning air-gap spacers in a transistor for improved control of parasitic capacitance |
| JP7317752B2 (ja) | 2020-03-17 | 2023-07-31 | 株式会社東芝 | 半導体装置 |
| JP7490597B2 (ja) * | 2021-03-05 | 2024-05-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20230051830A1 (en) * | 2021-08-13 | 2023-02-16 | Infineon Technologies Ag | Semiconductor device and method of producing thereof |
| DE102021121138B3 (de) * | 2021-08-13 | 2023-02-02 | Infineon Technologies Ag | Halbleitervorrichtungen und verfahren zum herstellen einer halbleitervorrichtung |
| CN115775823B (zh) * | 2022-11-29 | 2023-07-21 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
| EP4411822A1 (en) * | 2023-02-02 | 2024-08-07 | Infineon Technologies Austria AG | Semiconductor device and method of fabricating an electrically insulating structure in a trench |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
| DE19748523C2 (de) | 1997-11-03 | 1999-10-07 | Siemens Ag | Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens |
| US6337499B1 (en) * | 1997-11-03 | 2002-01-08 | Infineon Technologies Ag | Semiconductor component |
| JP2000196074A (ja) * | 1998-12-25 | 2000-07-14 | Toshiba Corp | 半導体装置およびその製造方法 |
| FR2795554B1 (fr) * | 1999-06-28 | 2003-08-22 | France Telecom | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs |
| JP4285899B2 (ja) | 2000-10-10 | 2009-06-24 | 三菱電機株式会社 | 溝を有する半導体装置 |
| US6521954B1 (en) * | 2001-12-21 | 2003-02-18 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP3993458B2 (ja) * | 2002-04-17 | 2007-10-17 | 株式会社東芝 | 半導体装置 |
| JP3634848B2 (ja) * | 2003-01-07 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
| JP2006066611A (ja) * | 2004-08-26 | 2006-03-09 | Toshiba Corp | 半導体装置 |
| JP4830285B2 (ja) * | 2004-11-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP5011881B2 (ja) * | 2006-08-11 | 2012-08-29 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2008210940A (ja) * | 2007-02-26 | 2008-09-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP5583315B2 (ja) * | 2007-07-19 | 2014-09-03 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| JP4973418B2 (ja) * | 2007-09-26 | 2012-07-11 | サンケン電気株式会社 | 半導体装置 |
| US7956411B2 (en) * | 2008-01-15 | 2011-06-07 | Fairchild Semiconductor Corporation | High aspect ratio trench structures with void-free fill material |
| US7960781B2 (en) * | 2008-09-08 | 2011-06-14 | Semiconductor Components Industries, Llc | Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method |
| JP5400405B2 (ja) * | 2009-02-05 | 2014-01-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US8319278B1 (en) * | 2009-03-31 | 2012-11-27 | Maxpower Semiconductor, Inc. | Power device structures and methods using empty space zones |
| KR101802220B1 (ko) * | 2010-12-20 | 2017-11-29 | 삼성전자주식회사 | 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법 |
| WO2013001677A1 (ja) * | 2011-06-28 | 2013-01-03 | パナソニック株式会社 | 半導体装置とその製造方法 |
| US8907408B2 (en) * | 2012-03-26 | 2014-12-09 | Infineon Technologies Austria Ag | Stress-reduced field-effect semiconductor device and method for forming therefor |
| US9024383B2 (en) * | 2013-05-01 | 2015-05-05 | Infineon Technologies Austria Ag | Semiconductor device with a super junction structure with one, two or more pairs of compensation layers |
| US9070580B2 (en) * | 2013-05-01 | 2015-06-30 | Infineon Technologies Austria Ag | Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient |
| KR102078852B1 (ko) * | 2013-08-29 | 2020-02-18 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9560765B2 (en) * | 2013-12-06 | 2017-01-31 | Infineon Technologies Dresden Gmbh | Electronic device, a method for manufacturing an electronic device, and a method for operating an electronic device |
| US9953861B2 (en) * | 2014-11-26 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a shallow trench isolation structure and methods of forming the same |
| US9666507B2 (en) * | 2014-11-30 | 2017-05-30 | United Microelectronics Corp. | Through-substrate structure and method for fabricating the same |
| JP2016139676A (ja) * | 2015-01-27 | 2016-08-04 | トヨタ自動車株式会社 | 半導体装置と、その製造方法 |
| US9379043B1 (en) * | 2015-02-10 | 2016-06-28 | Powertech Technology Inc. | TSV structure having insulating layers with embedded voids |
| JP6509635B2 (ja) * | 2015-05-29 | 2019-05-08 | 東芝メモリ株式会社 | 半導体装置、及び、半導体装置の製造方法 |
| JP6301882B2 (ja) * | 2015-08-21 | 2018-03-28 | トヨタ自動車株式会社 | 半導体装置の製造方法と半導体装置 |
| US9929271B2 (en) * | 2016-08-03 | 2018-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| JP2018046251A (ja) * | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2017
- 2017-05-24 JP JP2017102560A patent/JP6817895B2/ja active Active
- 2017-09-05 CN CN201710790536.1A patent/CN108962993B/zh active Active
-
2018
- 2018-01-22 US US15/876,412 patent/US10431491B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018198267A5 (ja) | ||
| JP2017147443A5 (ja) | ||
| JP2017005282A5 (ja) | ||
| JP2016213452A5 (ja) | 半導体装置 | |
| JP2016195267A5 (ja) | ||
| WO2016032838A3 (en) | Monolithic three dimensional nand strings and methods of fabrication thereof | |
| JP2016006871A5 (ja) | ||
| JP2009158941A5 (ja) | ||
| JP2010258226A5 (ja) | 半導体装置 | |
| JP2017017320A5 (ja) | ||
| JP2009239272A5 (ja) | ||
| JP2014143339A5 (ja) | ||
| JP2017212267A5 (ja) | 半導体装置 | |
| JP2006054425A5 (ja) | ||
| JP2016009791A5 (ja) | 半導体装置 | |
| JP2014204047A5 (ja) | ||
| TW200725745A (en) | Method for forming semiconductor device having fin structure | |
| TWI470733B (zh) | 溝渠絕緣製程 | |
| JP2014204041A5 (ja) | ||
| JP2015529017A5 (ja) | ||
| JP2017028282A5 (ja) | ||
| JP2019057603A5 (ja) | ||
| TW201426880A (zh) | 半導體裝置及其製造方法 | |
| JP2015164185A5 (ja) | ||
| TW200634897A (en) | Method for fabricating semiconductor device |