JP2018137324A5 - - Google Patents

Description

実施形態に係る半導体装置は、半導体層と、第１電極と、第１絶縁膜と、を備える。前記半導体層は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、第１導電形の第３半導体層と、第２導電形の第４半導体層と、を有する。前記半導体層は、第１領域、第２領域、前記第１領域及び前記第２領域との間に設けられた第３領域とを有する。前記第１電極は、前記半導体層内に設けられ前記第２半導体層と対向し、前記第２領域から前記第１領域に向かう第１方向に延伸する。前記第１絶縁膜は、前記半導体層及び前記第１電極の間に設けられ、前記第２半導体層から前記第１電極に向かい前記第１方向に直交する第２方向の厚さが前記第１方向に沿って段階的に大きくなる。前記第１領域では、前記第４半導体層は前記第１方向及び第２方向に直交する第３方向において前記第１半導体層上に設けられ、前記第１絶縁膜は前記第２方向において第１の厚さを有する。前記第２領域では、前記第２半導体層は前記第３方向において前記第１半導体層及び前記第３半導体層の間に設けられ、前記第１絶縁膜は前記第２方向において第２の厚さを有する。前記第３領域では、前記第１絶縁膜は前記第２方向において、前記第１の厚さより小さく前記第２の厚さより大きい第３の厚さを有する。

Claims (7)

1. 第１導電形の第１半導体層と、第２導電形の第２半導体層と、第１導電形の第３半導体層と、第２導電形の第４半導体層と、を有し、第１領域、第２領域、前記第１領域及び前記第２領域との間に設けられた第３領域とを有する半導体層と、
   前記半導体層内に設けられ前記第２半導体層と対向し、前記第２領域から前記第１領域に向かう第１方向に延伸する第１電極と、
   前記半導体層及び前記第１電極の間に設けられ、前記第２半導体層から前記第１電極に向かい前記第１方向に直交する第２方向の厚さが前記第１方向に沿って段階的に大きくなる第１絶縁膜と、
   を備え、
   前記第１領域では、前記第４半導体層は前記第１方向及び第２方向に直交する第３方向において前記第１半導体層上に設けられ、前記第１絶縁膜は前記第２方向において第１の厚さを有し、
   前記第２領域では、前記第２半導体層は前記第３方向において前記第１半導体層及び前記第３半導体層の間に設けられ、前記第１絶縁膜は前記第２方向において第２の厚さを有し、
   前記第３領域では、前記第１絶縁膜は前記第２方向において、前記第１の厚さより小さく前記第２の厚さより大きい第３の厚さを有する半導体装置。
2. 前記半導体層の前記第１半導体層側に設けられた第２電極と、
   前記半導体層と前記第２電極との間に設けられた第１導電形の第５半導体層と、
   をさらに備え、
   前記第１電極は、前記半導体層の端部に向かって延びており、
   前記第１領域は、前記半導体層の端部に位置する請求項１記載の半導体装置。
3. 前記第３の厚さは、前記第２の厚さの１．３倍以上の厚さである請求項１または２に記載の半導体装置。
4. 前記半導体層内に設けられ、前記第１電極と前記第２電極との間に位置し、前記第１方向に延伸する第３電極と、
   前記第１領域、前記第２領域及び前記第３領域において、前記第１半導体層及び前記第３電極の間に設けられ、前記第２方向において第４の厚さを有する第２絶縁膜と、
   をさらに備え、
   前記第１の厚さは、前記第４の厚さと略同じである請求項１〜３のいずれか１つに記載の半導体装置。
5. 第１電極と、
   前記第１電極上に設けられた半導体層と、
   前記半導体層内に設けられ、第１方向に延伸する第２電極と、
   前記半導体層及び前記第２電極の間に設けられ、前記第２電極から前記半導体層に向かう第２方向の厚さが前記第１方向に沿って段階的に厚くなる第１絶縁膜と、
   を備え、
   前記第１方向及び前記第２方向は、前記第１電極から前記半導体層に向かう第３方向と直交し、
   前記半導体層は、第１導電形の第１半導体層と、前記第３方向において前記第１半導体層上に設けられた第２導電形の第２半導体層と、前記第３方向において前記第２半導体層上に設けられた第１導電形の第３半導体層と、前記第１半導体層上に設けられ前記第１方向において前記第２半導体層に隣接する第２導電形の第４半導体層と、を有し、
   前記第２半導体層が前記第１半導体層及び前記第３半導体層の間に設けられた領域における前記第１絶縁膜の前記第２方向における厚さは、前記第４半導体層が前記第１半導体層上に設けられた領域における前記第１絶縁膜の前記第２方向における厚さと略同じである半導体装置。
6. 前記半導体層内に設けられ、前記第１電極と前記第２電極との間に位置し、前記第１方向に延伸する第３電極と、
   前記第１半導体層及び前記第３電極の間に設けられ、前記第２方向において第４の厚さを有する第２絶縁膜と、
   をさらに備え、
   前記第４半導体層が前記第１半導体層上に設けられた領域における前記第１絶縁膜の前記第２方向における厚さは、前記第４の厚さと略同じである請求項５記載の半導体装置。
7. 第１導電形の半導体層と、
   前記半導体層上に設けられた第１導電形の第１半導体層と、
   前記第１半導体層上に選択的に設けられた第２導電形の第２半導体層と、
   前記第２半導体層上に選択的に設けられた第１導電形の第３半導体層と、
   前記第１半導体層、前記第２半導体層及び前記第３半導体層を側面に有するトレンチと、
   前記トレンチ内に設けられた第１電極と、
   前記トレンチの前記側面と前記第１電極との間に設けられた第１絶縁膜と、
   前記トレンチ内に設けられ、前記第１電極の上に位置し前記第２半導体層に対向する第２電極と、
   前記トレンチの前記側面と前記第２電極との間に設けられた第２絶縁膜と、
   前記半導体層の下面上に設けられた第３電極と、
   前記第３半導体層上に設けられた第４電極と、
   を備え、
   前記第２絶縁膜は、前記半導体層上の素子領域から終端領域にかけて、相互に異なる３以上の厚さを有するように段階的に厚くなる半導体装置。