JP2018107421A - マイクロｌｅｄモジュール及びその製造方法 - Google Patents

マイクロｌｅｄモジュール及びその製造方法 Download PDF

Info

Publication number
JP2018107421A
JP2018107421A JP2017145248A JP2017145248A JP2018107421A JP 2018107421 A JP2018107421 A JP 2018107421A JP 2017145248 A JP2017145248 A JP 2017145248A JP 2017145248 A JP2017145248 A JP 2017145248A JP 2018107421 A JP2018107421 A JP 2018107421A
Authority
JP
Japan
Prior art keywords
micro led
submount substrate
led
substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017145248A
Other languages
English (en)
Other versions
JP6374062B2 (ja
Inventor
デ ウォン キム，
Dae Won Kim
デ ウォン キム，
ウン ソン シン，
Eunsung Shin
ウン ソン シン，
ドン ヒ チョ，
Donghee Cho
ドン ヒ チョ，
ミョン ジ ムン，
Myungji Moon
ミョン ジ ムン，
ハン ビット チャン，
Hanbeet Chang
ハン ビット チャン，
ヨン ピル キム，
Yongpil Kim
ヨン ピル キム，
ジェ スン パク，
Jaesoon Park
ジェ スン パク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumens Co Ltd
Original Assignee
Lumens Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160177568A external-priority patent/KR20180073971A/ko
Priority claimed from KR1020160179732A external-priority patent/KR20180075856A/ko
Priority claimed from KR1020170018842A external-priority patent/KR102657114B1/ko
Priority claimed from KR1020170018824A external-priority patent/KR20180092719A/ko
Application filed by Lumens Co Ltd filed Critical Lumens Co Ltd
Publication of JP2018107421A publication Critical patent/JP2018107421A/ja
Application granted granted Critical
Publication of JP6374062B2 publication Critical patent/JP6374062B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/862—Applying energy for connecting
    • H01L2224/86201—Compression bonding
    • H01L2224/86203—Thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element

Abstract

【課題】マイクロＬＥＤモジュール及びその製造方法を提供する。【解決手段】本発明のマイクロＬＥＤモジュールは、各ＬＥＤセルが第１導電型半導体層、活性層、及び第２導電型半導体層を含む多数のＬＥＤセルを有するマイクロＬＥＤと、マイクロＬＥＤがマウントされたサブマウント基板と、多数のＬＥＤセルに形成された多数の電極パッドと、多数の電極パッドに対応するようにサブマウント基板上に形成された多数の電極と、多数の電極パッドと多数の電極との間を連結する多数の連結部と、マイクロＬＥＤとサブマウント基板との間のギャップに充填されて形成され、マイクロＬＥＤ及びサブマウント基板に対して接合力を有するギャップ充填層と、を備える。【選択図】図１

Description

本発明は、マイクロＬＥＤと、マイクロＬＥＤがマウントされたサブマウント基板とを含むマイクロＬＥＤモジュールに関し、より詳細には、マイクロＬＥＤとサブマウント基板との間の間隙が領域に応じて変わることを抑制し、マイクロＬＥＤの各電極パッドとサブマウント基板の各電極との間を連結する各連結部の連結不良を抑制するマイクロＬＥＤモジュール及びその製造方法を提供する。
マイクロＬＥＤモジュールを用いるディスプレイ装置が知られている。通常、マイクロＬＥＤモジュールは、多数のＬＥＤセルを含むマイクロＬＥＤをサブマウント基板上にフリップチップボンディングすることによって製作される。
マイクロＬＥＤは、透光性サファイア基板と、透光性サファイア基板上に形成されて多数のＬＥＤセルを有する窒化ガリウム系の半導体発光部とを含む。半導体発光部は、エッチングによって形成されたｎ型半導体層の露出領域を含み、ｎ型半導体層の露出領域上に多数のＬＥＤセルがマトリックス状に配列されて形成される。各ＬＥＤセルは、ｎ型半導体層、活性層、及びｐ型半導体層を含み、各ＬＥＤセルのｐ型半導体層にはｐ型の電極パッドが形成される。また、ｎ型半導体層の露出領域にはｎ型の電極パッドが形成される。
一方、サブマウント基板は、マイクロＬＥＤの各電極パッドに対応するように設けられた多数の電極を含む。ソルダーバンプを用いてマイクロＬＥＤをサブマウント基板にフリップチップボンディングすることによって、マイクロＬＥＤの各電極パッドがサブマウント基板の各電極に連結される。マイクロＬＥＤをサブマウント基板にフリップチップボンディングするためには、ソルダーバンプの少なくとも一部を構成するソルダーを溶融点付近の温度で加熱しなければならない。このとき、Ｓｉ基盤のサブマウント基板の熱膨張係数とＬＥＤ基板であるサファイア基板の熱膨張係数との差が大きいため、フリップチップボンディング工程中の加熱及び冷却時に、Ｓｉ基盤のサブマウント基板とサファイア基板との間には膨張変形量及び収縮変形量で大きな差が生じ、この差により、サブマウント基板とマイクロＬＥＤとの間には深刻なミスアライメント（ｍｉｓａｌｉｇｎｍｅｎｔ）が発生する。
このようなミスアライメントは、マイクロＬＥＤの各電極パッドとサブマウント基板の各電極とが連結できないか、或いはこれらが誤って連結されることによってショートなどの深刻な不良をもたらす。
例えば、マイクロＬＥＤの基盤となるサファイア基板の熱膨張係数が７．６μｍｍ−１Ｋであり、Ｓｉ基盤のサブマウント基板の熱膨張係数が２．６μｍｍ−１Ｋであるため、温度に応じてサファイア基板の熱膨張係数がＳｉ基盤のサブマウント基板の熱膨張係数の略２．５倍に至る。フリップチップボンディングに使用するバンプに溶融点の高いソルダーを使用するとボンディング温度が高くなり、このとき熱膨張係数の深刻な差によってマイクロＬＥＤとサブマウント基板との間にミスアライメントが発生し、ボンディングが不可能になる。例えば、２６０℃のソルダー溶融点温度をボンディング温度に設定すると、１ｃｍの基板を基準にして、約５μｍ〜６μｍのミスアライメントが発生し、マイクロＬＥＤのフリップチップボンディングのように２μｍのボンディング精度が要求される工程では実質的に利用が難しくなる。
通常、マイクロＬＥＤを用いて高解像度及び微細ピクセルピッチ（１０μｍ以下）のディスプレイ装置を製作する場合は、上述したフリップチップボンディング工程が用いられるが、精度が２μｍ以下であると、サファイア材質のＬＥＤ基板とＳｉ基盤のサブマウント基板との熱膨張係数が異なるためにボンディングが容易でない。Ａｕ又はＳｎＡｇなどの高溶融点ソルダーを用いる場合には、高い温度で加熱することを伴い、熱膨張係数による変形量の差が更に拡大されることによってボンディング自体が実質的に不可能になる。溶融点が相対的に低いインジウムをソルダー材料として用いるとボンディングが可能であるが、それにも拘らずミスアライメントが発生する。
また、マイクロＬＥＤのＬＥＤ基板とサブマウント基板との熱膨張係数の差による変形量の差を抑制してミスアライメントを減少させるとしても、ＬＥＤ基板とサブマウント基板との間には領域に応じて微細な間隙の差があり、これは、ＬＥＤ基板の電極パッドとサブマウント基板の電極との間を連結する連結部の連結不良をもたらす。特に、ＬＥＤ基板とサブマウント基板との間の熱膨張係数の差が大きいほど、ＬＥＤ基板とサブマウント基板との間の間隙が不均一になり、上述した問題が深刻に発生する。
韓国登録特許第１０−１１５０８６１号公報 韓国登録特許第１０−０４７０９０４号公報
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、マイクロＬＥＤとサブマウント基板との間の間隙が領域に応じて変わることを抑制し、マイクロＬＥＤの各電極パッドとサブマウント基板の各電極との間を連結する各連結部の連結不良を抑制するマイクロＬＥＤモジュール及びその製造方法を提供することにある。
また、本発明の目的は、マイクロＬＥＤのマウント工程でＬＥＤ基板とサブマウント基板との間の熱膨張係数の差によるミスアライメントの問題を解決する技術を提供することにある。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールは、各ＬＥＤセルが第１導電型半導体層、活性層、及び第２導電型半導体層を含む多数のＬＥＤセルを有するマイクロＬＥＤと、前記マイクロＬＥＤがマウントされたサブマウント基板と、前記多数のＬＥＤセルに形成された多数の電極パッドと、前記多数の電極パッドに対応するように前記サブマウント基板上に形成された多数の電極と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部と、前記マイクロＬＥＤと前記サブマウント基板との間のギャップに充填されて形成され、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層と、を備える。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に形成されて前記多数の連結部の各々の周辺を全て覆い得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に充填された液状又はゲル状のギャップ充填物質が硬化されて形成され得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に粉末状態で充填されたギャップ充填物質が溶融及び硬化されて形成され得る。
前記マイクロＬＥＤは、内側に前記多数のＬＥＤセルがマトリックス状に配列されて形成され、外側に前記第１導電型半導体の層露出領域が形成された構造を含み得る。
前記多数の電極パッドは、前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結された外郭側の共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結された多数の第１電極と、前記共通電極パッドに連結された第２電極と、を含み、前記多数の連結部は、前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含み得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間の内側領域を占有し、前記多数の内側連結部の各々の周囲を覆う内側充填部と、前記マイクロＬＥＤと前記サブマウント基板との間の外郭領域を占有し、前記外郭連結部の周囲を覆う外郭充填部と、を含み得る。
前記ギャップ充填層は、前記サブマウント基板の外郭の空の領域上で前記マイクロＬＥＤの外郭側面を覆う周囲部を更に含み得る。
前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々との間を電気的に連結するソルダーを含み得る。
前記多数の連結部の各々は、前記電極パッド及び前記電極のうちのいずれか一つに連結された金属ピラーと、前記金属ピラーに形成されたソルダーと、を含み得る。
前記多数の連結部の各々は、前記電極パッド及び前記電極のうちのいずれか一つに接して形成された導電性ソフトブロックと、垂直方向の力によって前記導電性ソフトブロックに挿入されて電気的に連結された導電性挿入ロッドと、を含み得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間の領域のうちの前記多数のマイクロＬＥＤセルが存在する内側領域を占有する内側充填部と、前記マイクロＬＥＤと前記サブマウント基板との間の領域のうちの前記多数のマイクロＬＥＤセルが存在しない外郭領域を占有する外郭充填部と、を含み得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間を占有する充填部と、前記サブマウント基板の外郭の空の領域上で前記マイクロＬＥＤの外郭側面を覆う周囲部と、をみ得る。ここで、充填部は、上述した内側充填部及び外側充填部を全て含む意味である。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールの製造方法は、多数の電極パッドが形成されたマイクロＬＥＤを準備する段階と、多数の電極が形成されたサブマウント基板を準備する段階と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部を用いて、前記マイクロＬＥＤを前記サブマウント基板に向い合うようにマウントする段階と、前記マイクロＬＥＤと前記サブマウント基板との間に、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層を形成する段階と、を有する。
前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々とを電気的に連結するソルダーを含み、前記ギャップ充填層を形成する段階は、前記ソルダーの溶融及び硬化後に前記マイクロＬＥＤと前記サブマウント基板との間に液状、ゲル状、又は粉末状のギャップ充填物質を充填し得る。
前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々とを電気的に連結するソルダーを含み、前記ギャップ充填層を形成する段階は、前記ソルダーの溶融前に前記マイクロＬＥＤと前記サブマウント基板との間に液状、ゲル状、又は粉末状のギャップ充填物質を充填し得る。
前記多数の電極パッドは、前記多数のＬＥＤセルの各々の第２導電型半導体層に連結され、マトリックス状に配列されて形成される多数の個別電極パッドと、前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結される外郭側の共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結される多数の第１電極と、前記共通電極パッドに連結される第２電極と、を含み、前記多数の連結部は、前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含み得る。
前記マウントする段階は、ソルダーを含む連結部を用いて前記電極パッドと前記電極とを連結し、前記ソルダーを溶融させる加熱及び前記ソルダーを硬化させる冷却過程において、前記サブマウント基板と前記マイクロＬＥＤのＬＥＤ基板とをそれぞれ異なる加熱−冷却曲線で制御し得る。
本発明によると、サブマウント基板とマイクロＬＥＤのＬＥＤ基板との間に所定の接合力を有するギャップ充填層を形成し、少なくともマイクロＬＥＤがサブマウント基板にマウントされた後、ＬＥＤ基板とサブマウント基板との間の間隙が領域に応じて変わることを抑制することができ、これを通じて、各ソルダーバンプなどの多数の連結部がマイクロＬＥＤの各電極パッドとサブマウント基板の各電極とをより信頼性良く連結することを可能にする。
本発明の第１実施形態によるマイクロＬＥＤモジュールを説明するための図である。 図１のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤの製作工程を説明するための図である。 図１のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤの製作工程を説明するための図である。 図１のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤの製作工程を説明するための図である。 図１のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤの製作工程を説明するための図である。 図１のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤの製作工程を説明するための図である。 図１のマイクロＬＥＤモジュールの製造方法におけるサブマウント基板のピラーバンプ形成工程を説明するための図である。 図１のマイクロＬＥＤモジュールの製造方法におけるサブマウント基板のピラーバンプ形成工程を説明するための図である。 図１のマイクロＬＥＤモジュールの製造方法のマウント工程を説明するための図である。 図５のマウント工程の加熱−冷却曲線グラフを示す図である。 図１のマイクロＬＥＤモジュールの製造方法のマウント工程後のギャップ充填層の形成方式を説明するための図である。 図７の方式と異なる方式としてマウント工程前のギャップ充填層の形成方式を説明するための図である。 マイクロＬＥＤモジュールの変形例として各ＬＥＤセル間に充填材が充填されたマイクロＬＥＤモジュールを説明するための図である。 本発明の第２実施形態によるマイクロＬＥＤモジュールを説明するための図である。 図１０のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤの導電性ソフトブロックの形成工程を示す図である。 図１０のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤをサブマウント基板にマウントしてマイクロＬＥＤの電極パッドをサブマウント基板の電極に連結する工程を示す図である。 図１０のマイクロＬＥＤモジュールの各変形例を説明するための図である。 図１０のマイクロＬＥＤモジュールの各変形例を説明するための図である。 通常のソルダー接合部の不良を示す顕微鏡写真である。 本発明の第３実施形態によるマイクロＬＥＤのフリップチップボンディング方法を説明するためのフローチャートである。 本発明の第３実施形態によるマイクロＬＥＤモジュールのマイクロＬＥＤを概念的に説明するための図である。 図１７のマイクロＬＥＤモジュールのアクティブマトリックス基板の一部を示す断面図である。 図１６のフリップチップボンディング方法のＣｕピラーバンプ段階を説明するための図である。 Ｃｕピラーバンプが形成されたアクティブマトリックス基板を説明するための図である。 図１７のアクティブマトリックス基板にマイクロＬＥＤを実装するフリップチップボンディング段階の直前の状態を説明するための図である。 図１６のフリップチップボンディング段階の圧縮段階及び引張段階を順次示す図である。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。各図面及び各実施形態は、本発明の属する技術分野で通常の知識を有する者が容易に理解できるように簡略化して例示したものであって、各図面及び各実施形態が本発明の範囲を限定するものと解釈してはならない。
≪第１実施形態≫
図１は、本発明の第１実施形態によるマイクロＬＥＤモジュールを説明するための図である。図１を参照すると、本発明の第１実施形態によるマイクロＬＥＤモジュールは、マトリックス状に配列されて形成された複数のＬＥＤセル１３０を含む一つ以上のマイクロＬＥＤ１００と、マイクロＬＥＤ１００がマウントされたサブマウント基板２００とを含む。マイクロＬＥＤ１００は、外郭縁部領域側に一つ以上の共通電極パッド１４０を備えており、内側にはマトリックス状に配列された各マイクロＬＥＤ１００にそれぞれ対応する多数の個別電極パッド１５０が形成される。サブマウント基板２００は、共通電極パッド１４０及び個別電極パッド１５０に対応するように形成されたパッド型の個別及び共通電極（２４０、２４０’）を含む。本明細書において、個別電極パッドという用語は、一つのＬＥＤセルに備えられたｎ型半導体層又はｐ型半導体層に個別的に接続された電極パッドを意味し、共通電極パッドは、多数のＬＥＤセルのｎ型又はｐ型半導体層に共通的に接続された電極パッドを意味する。
マイクロＬＥＤ１００は、サファイア基板１３１の主面上に一つのｎ型半導体層１３２が形成され、ｎ型半導体層１３２上に多数のＬＥＤセル１３０が行列状に配列されて形成される。多数のＬＥＤセル１３０は、ｎ型半導体層１３２から一方向に順次成長させた活性層１３３と、ｐ型半導体層１３４とを含む。このような構造により、各ＬＥＤセル１３０全体の周辺を取り囲む外郭にｎ型半導体層の露出領域が形成され、隣り合う各ＬＥＤセル１３０間にはｎ型半導体層１３２を露出させる溝が形成される。
また、マイクロＬＥＤ１００は、多数のＬＥＤセル１３０及びｎ型半導体層１３２の露出面を覆うように形成された電気絶縁性のセルカバー層１６０を含み、セルカバー層１６０は、各電極パッド（１４０、１５０）を露出させる各パッド露出ホール（１６２、１６４）を含む。パッド露出ホール（１６２、１６４）は、各ＬＥＤセル１３０のｐ型の個別電極パッド１５０をそれぞれ露出させる複数の第１パッド露出ホール１６２と、ｎ型の共通電極パッド１４０を露出させる第２パッド露出ホールとを含む。
サブマウント基板２００は、マイクロＬＥＤ１００に備えられた多数のＬＥＤセル１３０に対応する多数のＣＭＯＳセル（図示せず）と、マイクロＬＥＤ１００の各電極パッドに対応する多数の電極（２４０、２４０’）とを含むアクティブマトリックス基板である。また、サブマウント基板２００には、電極（２４０、２４０’）を覆うように電気絶縁性の電極カバー層２５０が形成され、電極カバー層２５０は、電極（２４０、２４０’）を露出させる電極露出ホールを含む。
また、マイクロＬＥＤモジュールは、サブマウント基板２００の各電極（２４０’、２４０）をマイクロＬＥＤ１００側の各電極パッド（１４０、１５０）にそれぞれ連結する多数の連結部（２７０、２６０）を含む。
多数の連結部（２７０、２６０）の各々は、サブマウント基板２００の各電極（２４０’、２４０）にそれぞれ連結された状態で垂直方向に突出したバンプ（２７０又は２６０）を含む。
バンプ（２７０、２６０）の各々は、Ｃｕピラー（２７２、２６２）と、Ｃｕピラー（２７２、２６２）の上端に形成されたソルダー（２７４、２６４）とを含む。Ｃｕピラーを含むバンプ（２７０、２６０）の代わりに、他の金属材料を含むバンプが用いられてもよい。
ソルダー（２７４、２６４）は、ＳｎＡｇソルダー材料で形成されたものであって、元々半球状を維持するが、半溶融状態でパッド露出ホールに挿入された後に圧縮され、パッド露出ホール内で変形した状態で電極パッド（１４０、１５０）に接合される。
ソルダー（２６４、２７４）は、半溶融状態でパッド露出ホールに一部が挿入された後に硬化されるため、滑ることなく正確な位置でＣｕピラー（２６２、２７２）と電極パッド（１５０、１４０）との間を堅固に固定する。圧縮変形後に硬化されたソルダー（２６４、２７４）は、パッド露出ホール内に挿入されたパッド露出ホールの直径又は最大幅と同一の直径又は最大幅を有する内部ソルダー部と、パッド露出ホールの外側でパッド露出ホール周辺のセルカバー層１６０の表面に接する外部ソルダー部とを含む。このように、パッド露出ホールは、半溶融状態のソルダーが部分的に挿入されることを許容し、半溶融状態のソルダーが硬化されながら堅固に噛み合ってソルダーを堅固に固定するソルダーインサートホールとしての役割を担う。
マイクロＬＥＤ１００のＬＥＤ基板１３１が熱膨張係数７．６μｍｍ−１Ｋであるサファイア基板１３１であり、サブマウント基板２００が熱膨張係数２．６μｍｍ−１ＫであるＳｉ基盤のサブマウント基板であるため、マイクロＬＥＤ１００をサブマウント基板２００にフリップチップボンディングするためのソルダー加熱及び冷却過程でマイクロＬＥＤ１００とサブマウント基板２００との間には熱膨張係数の差による変形量の差がある。このような変形量を抑制するために、ＬＥＤ基板１３１の温度とサブマウント基板２００の温度とをそれぞれ異なる加熱−冷却曲線で制御するフリップチップボンディング方法を用いる。
また、マイクロＬＥＤモジュールは、マイクロＬＥＤ１００とサブマウント基板２００との間に充填されたギャップ充填層７００を含む。ギャップ充填層７００は、例えば、エポキシ又はシリコーンなどの接着力を有する絶縁性接着材料で形成されたものであって、少なくともマイクロＬＥＤ１００がサブマウント基板２００にマウントされた後、マイクロＬＥＤ１００とサブマウント基板２００との間の間隙が領域に応じて変わることを抑制し、マイクロＬＥＤ１００の各電極パッドとサブマウント基板２００の各電極との間を連結する各連結部（２６０、２７０）の連結不良を抑制する。
ギャップ充填層７００は、マイクロＬＥＤ１００とサブマウント基板２００との間に全体的に充填され、電極パッド（１５０、１４０）と電極（２４０、２４０’）とを連結する各連結部（２６０、２７０）のそれぞれの側面を全体的に覆う。また、ギャップ充填層７００は、内側充填部７１０及び外郭充填部７２０を含み、内側充填部７１０は、個別電極パッド１５０と個別電極２４０との間を連結する各内側連結部２６０の周囲を取り囲んでおり、外郭充填部７２０は、共通電極パッド１４０があるｎ型半導体層の露出領域で共通電極パッド１４０と共通電極２４０’との間を連結する外郭連結部２７０の周囲を覆っている。
また、サブマウント基板２００は、マイクロＬＥＤ１００が実装された領域の外郭に空の領域を含む。そして、ギャップ充填層７００は、サブマウント基板２００の外郭の空の領域上でマイクロＬＥＤ１００の外郭側面を覆う周囲部７３０を更に含む。
ギャップ充填層７００は、エポキシ又はシリコーン接着剤などの接着物質からなり、サブマウント基板２００とＬＥＤ基板１３１との間を堅固に固定する。このため、従来のサブマウント基板２００とＬＥＤ基板１３１との間のギャップが領域的に不均一であることにより電極パッドと電極との間を連結する連結部、即ちバンプのソルダーが破損する不良を防止することができる。更に、外郭充填部７２０及び周囲部７３０の接合力が内側充填部７１０の接合力より大きくなるように、充填物質の充填量を領域に応じて調節することが可能である。
例えば、ＬＥＤ基板とサブマウント基板との間の浮き上がり現象が相対的に多い外郭側における充填物質の体積当たりの充填量を増加させ、接合力を更に増加させる。
以下、マイクロＬＥＤ製作工程、及びマイクロＬＥＤをサブマウント基板にマウントする工程について順次説明する。
＜マイクロＬＥＤの製作＞
図２ａ〜図２ｅは、図１のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤを製作する工程を説明するための図である。以下、図２ａ〜図２ｅを参照してマイクロＬＥＤを製作する工程について説明する。
先ず、図２ａに示すように、熱膨張係数が略７．６μｍｍ−１ＫのＬＥＤ基板である透光性サファイア基板１３１の主面上にｎ型半導体層１３２、活性層１３３、及びｐ型半導体層１３４を含むエピ層が形成される。
次に、図２ｂに示すように、マスクパターンを用いてエピ層を所定の深さだけエッチングし、各ＬＥＤセル１３０を分離する各溝１０１と、少なくとも各ＬＥＤセル１３０の外郭を取り囲むｎ型半導体層１３２の露出領域１０２とを形成し、これによって、ｎ型半導体層１３２上に活性層１３３及びｐ型半導体層１３４を全て含む多数のＬＥＤセル１３０が形成される。図示していないが、ｎ型半導体層１３２とサファイア基板１３１との間にはバッファー層が形成される。そして、ｎ型半導体層１３２と活性層１３３との間、活性層１３３とｐ型半導体層１３４との間、及びｐ型半導体層１３４の露出表面上には任意の各機能を行う他の半導体層が介在してもよい。
次に、図２ｃに示すように、各ＬＥＤセル１３０の各々のｐ型半導体層１３４上にｐ型の個別電極パッド１５０を形成し、ｎ型半導体層１３２の露出領域１０２のうちの外郭領域にｎ型の共通電極パッド１４０を形成する。ｐ型の個別電極パッド１５０の厚さとｎ型の共通電極パッド１４０の厚さを異ならせることによって、ｐ型半導体層１３４とｎ型半導体層１３２との段差を補償する。
次に、図２ｄに示すように、各ＬＥＤセル１３０及びｎ型半導体層１３２の露出領域１０２を全て覆うように電気絶縁性のセルカバー層１６０を形成する。
次に、図２ｅに示すように、ｐ型の個別電極パッド１５０を露出させる第１パッド露出ホール１６２と、ｎ型の共通電極パッド１４０を露出させる第２パッド露出ホール１６４とを形成する。第１パッド露出ホール１６２及び第２パッド露出ホール１６４は、マスクパターンを用いたエッチングによって形成される。セルカバー層１６０は、各ＬＥＤセル１３０の断面プロファイルに沿って略所定の厚さで形成され、隣り合うＬＥＤセル１３０間の溝１０１の幅及び深さを減少させるが、その溝をそのまま維持させることが分かる。しかし、セルカバー層１６０が溝１０１に完全に埋め込まれるように形成してもよい。
製作されたマイクロＬＥＤ１００のＬＥＤセル１３０のサイズは５μｍ以下であることが好ましく、従って、各ＬＥＤセル１３０に形成されたｐ型の個別電極パッド１５０のサイズは５μｍ未満であることが好ましい。
＜サブマウント基板の準備及びバンプの形成＞
図３及び図４は、図１のマイクロＬＥＤモジュールの製造方法におけるサブマウント基板のピラーバンプ形成工程を説明するための図である。先ず、図３を参照すると、ピラーバンプ形成段階の前に、略１５，０００μｍ×１０，０００μｍのサイズを有して各ＬＥＤセルに対応する各ＣＭＯＳセルが形成されたＳｉ基盤のサブマウント基板２００を準備する。サブマウント基板２００は、上述した多数のＬＥＤセルに対応する複数のＣＭＯＳセルと、マイクロＬＥＤの各ｐ型の個別電極パッドに対応する多数の個別電極２４０と、マイクロＬＥＤのｎ型の共通電極パッドに対応する共通電極（図示せず）とを含む。サブマウント基板２００は、Ｓｉ基盤の基板母材２０１上に行列状に配列されて形成されて各ＣＭＯＳセルに連結される多数の個別電極２４０と、各個別電極２４０を覆うように形成された絶縁性の電極カバー層２５０とを含み、絶縁性の電極カバー層２５０には各個別電極２４０を露出させる各電極露出ホール２５２が形成される。
一方、ピラーバンプを形成する工程は、図１６を参照して後述する実施形態と同様に、第１洗浄段階、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）形成段階、フォトリソグラフィー段階、スカム除去段階、Ｃｕプレーティング段階、ソルダー金属プレーティング段階、ＰＲ除去段階、ＵＢＭエッチング段階、第２洗浄段階、リフロー段階、及び第３洗浄段階を含む。
第１洗浄段階（Ｓ１０１）は、スクラバーを用いて図４の（ａ）のように導入されたサブマウント基板２００に対して洗浄を行う。サブマウント基板２００は、ＣＭＯＳ工程によってＣＭＯＳセルが形成された基板母材２０１にＡｌ又はＣｕ材料によって形成されたパッド型の個別電極２４０と、個別電極２４０の一領域を露出させる電極露出ホール２５２を備えた状態で基板母材２０１に形成された電極カバー層２５０とを含む。
ＵＢＭ形成段階（Ｓ１０２）は、図４の（ｂ）に示すように、個別電極２４０とＣｕピラーとの間の接着性を高め、ソルダーの拡散を防止するためのＵＢＭ２６１を、電極カバー層２５０及び個別電極２４０を覆うようにサブマウント基板２００上に形成する。ＵＢＭ２６１は、Ｔｉ／Ｃｕ積層構造で形成されるものであって、該当金属のスパッタリングによって形成される。ここで、ＵＢＭ２６１は、広い意味で個別電極２４０の一部である点に留意する。
フォトリソグラフィー段階（Ｓ１０３）は、図４の（ｃ）に示すように、サブマウント基板２００上のＵＢＭ２６１を全体的に覆うように感光性ＰＲ（Ｐｈｏｔｏｒｅｓｉｓｔ）３００を形成した後、その上にマスクパターン（図示せず）を載せて光を加え、個別電極２４０の直上のＵＢＭ２６１の一領域のみを露出させる電極露出ホール３０２を形成する。次に、フォトリソグラフィー段階の遂行中に発生したスカムを除去するスカム除去段階（Ｓ１０４）が行われる。
次に、Ｃｕプレーティング段階（Ｓ１０５）及びソルダー金属プレーティング段階（Ｓ１０６）が順次行われ、図４の（ｄ）に示すように、感光性ＰＲ３００の電極露出ホール３０２を介してＣｕがプレーティングされることによってＣｕピラー２６２が形成され、Ｃｕピラー２６２上にソルダー金属としてＳｎＡｇがプレーティングされることによってＳｎＡｇソルダー２６３が所定厚さの層状に形成される。本明細書において、ＣｕはＣｕ金属又はＣｕを含むＣｕ合金であることに留意する。
次に、ＰＲ除去段階（Ｓ１０７）が行われ、図４の（ｅ）に示すように、Ｃｕピラー２６２及びＳｎＡｇソルダー２６３を含むバンプの上面及び側面が露出する。
次に、ＵＢＭエッチング段階（Ｓ１０８）が行われ、図４の（ｆ）に示すように、Ｃｕピラー２６２の直下領域に位置するＵＢＭ２６１を除外した残りのＵＢＭがエッチングで除去される。次に、残留物を除去する第２洗浄段階（Ｓ１０９）が行われる。ＵＢＭエッチング段階後、サブマウント基板２００の個別電極２４０上のＵＢＭ２６１上にＣｕピラー２６２及びソルダーキャップとしてＳｎＡｇソルダー２６３が順次積層されたバンプ２６０が形成される。次に、リフロー段階（Ｓ１１０）が行われ、層状のＳｎＡｇソルダー２６３が溶融後に硬化され、ＳｎＡｇソルダー２６３が図４の（ｇ）に示す半球状又は半円断面形状に形成される。急速熱処理（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）が有用に利用可能である。次に、リフロー段階後、再び残留物を除去する第３洗浄段階（Ｓ１１１）が行われる。
サブマウント基板２００上のＵＢＭ、Ｃｕピラー、及びＳｎＡｇソルダーから成る各Ｃｕピラーバンプ２６０の間隔はＣｕピラー２６２の直径とほぼ同一であることが好ましく、Ｃｕピラーバンプ２６０の間隔が５μｍを超えないことが好ましい。Ｃｕピラーバンプ２６０の間隔が５μｍを超えると、Ｃｕピラーバンプ２６０の直径及びそれに対応するＬＥＤセルのサイズも大きくなることから、マイクロＬＥＤを含むディスプレイ装置の精度を低下させることになる。
＜マウント＞
図５は、図１のマイクロＬＥＤモジュールの製造方法のマウント工程を説明するための図であり、図６は、図５のマウント工程の加熱−冷却曲線グラフを示す図である。図５の（ａ）及び（ｂ）に示すように、２．６μｍｍ−１Ｋの熱膨張係数を有するＳｉ基板母材を基盤とするサブマウント基板２００と、Ｓｉ基板母材の熱膨張係数の約２．５倍に至る７．６μｍｍ−１Ｋの熱膨張係数を有するサファイア基板１３１を基盤としたマイクロＬＥＤ１００との間のフリップチップボンディングが行われる。
上述したように、サブマウント基板２００は、マイクロＬＥＤ１００の各個別電極パッド１５０に対応するように設けられた多数の個別電極を含み、多数の個別電極の各々にはＣｕピラー２６２及びＳｎＡｇソルダー２６３で構成されたバンプ２６０が予め形成される。
上記のようなバンプを用いてマイクロＬＥＤ１００をサブマウント基板２００にフリップチップボンディングすることによって、マイクロＬＥＤ１００の各個別電極パッド１５０がサブマウント基板２００の各個別電極に連結される。
マイクロＬＥＤ１００をサブマウント基板２００にフリップチップボンディングするためには、バンプ２６０の少なくとも一部を構成するＳｎＡｇソルダー２６３を溶融点付近の温度で加熱しなければならない。このとき、Ｓｉ基盤のサブマウント基板２００の熱膨張係数とマイクロＬＥＤ１００のサファイア基板１３１の熱膨張係数との差が大きいため、マイクロＬＥＤ１００及びサブマウント基板２００の温度を別途に制御せずに、既存のようにフリップチップボンディング工程を行うと、Ｓｉ基盤のサブマウント基板２００とサファイア基板１３１との間には変形量の差が生じ、これは、フリップチップボンディングされるサブマウント基板２００とマイクロＬＥＤ１００との間に深刻なミスアライメントを発生させる。
一例として、ソルダーを溶融させる２５０℃の温度条件で、１ｃｍの長さを有するサファイア基板１３１を基盤とするマイクロＬＥＤ１００と、１ｃｍの長さを有するＳｉ基盤のサブマウント基板２００とをフリップチップボンディングする場合、サブマウント基板２００はＳｉの熱膨張係数によって５．８５μｍの長さ変化量を有し、サファイア基板１３１はサファイアの熱膨張係数によって１７．１μｍの長さ変化量を有することになり、二つの基板のボンディング工程時に表れる長さ変化は１１．２５μｍになる。結局、この長さ変化量の差はセルアライメントが激しくずれる現象をもたらす。
このようにセルアライメントがずれる現象を防止するために、本発明は、駆動ＩＣ及び回路が備えられたＳｉ基盤のサブマウント基板２００及びサファイア基板１３１の熱膨張係数を考慮した上で、Ｓｉ基盤のサブマウント基板２００とサファイア基板１３１とをそれぞれ異なる温度で制御しながら、マイクロＬＥＤ１００とサブマウント基板２００との間のソルダー２６４、より具体的には、マイクロＬＥＤ１００の各ＬＥＤセル１３０に形成された個別電極パッド１５０とサブマウント基板２００との間に介在するバンプ２６０のソルダー２６４を加熱し、マイクロＬＥＤ１００とサブマウント基板２００とをフリップチップボンディングする。
サファイア基板１３１の温度は、サファイア基板１３１に面してマイクロＬＥＤ１００を支持する第１チャック５ａに備えられた第１温度調節部５ｂによって制御され、Ｓｉ基盤のサブマウント基板２００の温度は、サブマウント基板２００を支持する第２チャック６ａに備えられた第２温度調節部６ｂによって制御される。
フリップチップボンディング工程中、サブマウント基板２００及びマイクロＬＥＤ１００のサファイア基板１３１に対する温度は、図６に示したように、昇温区間Ａ１、加熱温度維持区間Ａ２、及び冷却区間Ａ３のそれぞれにおいてそれぞれ異なる形に制御される。
昇温区間Ａ１では、第１チャック５ａに備えられた第１温度調節部５ｂにより、サファイア基板１３１の温度が常温から第１維持温度である略１７０℃〜１８０℃まで第１加熱勾配で線形的に上昇し、第２チャック６ａに備えられた第２温度調節部６ｂにより、Ｓｉ基盤のサブマウント基板２００の温度が常温から第２維持温度である３５０℃〜４００℃まで第１加熱勾配より大きい第２加熱勾配で線形的に上昇する。
加熱温度維持区間Ａ２では、溶融状態のソルダー２６４を挟んでサブマウント基板２００及びマイクロＬＥＤ１００を垂直方向に加圧する力が加えられ、サファイア基板１３１の温度は第１維持温度である１７０℃〜１８０℃に所定時間維持され、Ｓｉ基盤のサブマウント基板２００の温度は第２維持温度である３５０℃〜４００℃に所定時間維持される。
サファイア基板１３１の加熱温度維持区間の開始時点及びサブマウント基板２００の加熱温度維持区間の開始時点はａ１で同じであり、サファイア基板１３１の加熱温度維持区間の終了時点及びサブマウント基板２００の加熱温度維持区間の終了時点はａ２で同じである。
冷却区間Ａ３では、サファイア基板１３１が第１維持温度から常温まで冷却される一方、Ｓｉ基盤のサブマウント基板２００は第２維持温度から常温まで冷却される。このとき、冷却区間Ａ３におけるサファイア基板１３１の冷却勾配と、Ｓｉ基盤のサブマウント基板２００の冷却勾配とは同一であることが好ましい。これにより、冷却区間において、サファイア基板１３１の冷却が完了して常温に至る時点は、サブマウント基板２００の冷却が完了して常温に至る時点より前に置かれる。
仮に、サファイア基板１３１及びサブマウント基板２００の冷却完了時点を同一にするために、サファイア基板１３１の冷却勾配とサブマウント基板２００の冷却勾配とを過度に異ならせると、サファイア基板１３１とサブマウント基板２００との間には深刻な収縮変形量の差が発生し、ソルダーによる連結部が切れてしまい、ＬＥＤセルのアライメントがずれることになる。
再び図５を参照すると、フリップチップボンディング工程のために、図５の（ａ）に示したように、サブマウント基板２００とマイクロＬＥＤ１００とが向かい合うように配置される。これにより、サブマウント基板２００上に形成された複数のバンプ２６０と、マイクロＬＥＤ１００に形成された複数のｐ型の個別電極パッド１５０とが向かい合うように配置される。図示していないが、ｎ型の共通電極パッドとそれに対応するバンプとも向かい合うように配置される。
複数のｐ型の個別電極パッド１５０の各々は、パッシべーション層であるセルカバー層１６０に形成された第１パッド露出ホール（又は、ソルダーインサートホール）１６２を介して露出した状態でセルカバー層１６０の表面から所定の深さだけ陥没して位置する。
第１パッド露出ホール１６２の直径又は最大幅をｃとすると、該当第１パッド露出ホール１６２を挟んでこれに隣接する両側の二つの第１パッド露出ホール（１６２、１６２）間の間隔をａとし、Ｃｕピラー２６２の直径又は最大幅をＣ’とすると、これらはｃ＜Ｃ’＜ａの関係式で表される。
第１パッド露出ホール１６２に挿入される前のソルダー２６４、即ち圧縮変形前のソルダー２６４は半球状からなり、Ｃｕピラー２６２の上端に接する基底部の直径又は最大幅が、Ｃｕピラー２６２の直径又は最大幅Ｃ’と実質的に同一に定められる。また、セルカバー層１６０が形成されているＬＥＤセル１３０の各々の最大幅をｂとすると、ｃ＜Ｃ’＜ｂ＜ａであることが好ましい。
仮に、Ｃｕピラー２６２の直径又は最大幅Ｃ’が、第１パッド露出ホール１６２の直径又は最大幅ｃより小さいと、第１パッド露出ホール１６２が機能できなくなるため、半溶融状態のソルダーキャップがｐ型の個別電極パッド１５０上で滑ってしまい、所望の位置への接合が難しくなる。また、仮に、Ｃｕピラー２６２の直径又は最大幅Ｃ’が該当の第１パッド露出ホール１６２を挟んでこれに隣接する両側の二つの第１パッド露出ホール（１６２、１６２）間の間隔ａよりも大きいと、ソルダー２６４が該当の第１パッド露出ホール１６２でない他の第１パッド露出ホール１６２に到逹することになり、ショート不良をもたらす。
第１パッド露出ホール１６２の深さｈ、不動態層の厚さＴ、及びｐ型の個別電極パッド１５０の厚さｔの関係はｈ＝Ｔ−ｔ、Ｔ＞ｔに定められる。
所定温度以上でＣｕピラーバンプ２６０のＣｕピラー２６２の端部に形成されたソルダー２６４を加熱して半溶融状態にした後、図５の（ｂ）に示したように、ソルダー２６４を第１パッド露出ホール１６２内に挿入し、これに連続して、Ｃｕピラー２６２と個別電極パッド１５０との間の間隔を減少させることによってソルダー２６４を圧縮する。圧縮によって変形するソルダー２６４の前方部は第１パッド露出ホール１６２の内部に埋め込まれ、ソルダー２６４の後方部は第１パッド露出ホール１６２の外側でセルカバー層１６０の外部表面と接する。
最終変形後に硬化されたソルダー２６４は、第１パッド露出ホール１６２の直径又は最大幅と同じ最小幅をパッド露出ホールの内部に含み、最終変形後に硬化されたソルダー２６４の最大幅は、第１パッド露出ホール１６２の最大幅又は直径より大きく、且つＬＥＤセル１３０の幅より小さくなる。
＜ギャップ充填層の形成＞
図７は、図１のマイクロＬＥＤモジュールの製造方法のマウント工程後のギャップ充填層の形成方式を説明するための図である。図７に示したように、マイクロＬＥＤ１００とサブマウント基板２００との間にギャップ充填層７００が形成される。ギャップ充填層７００は、エポキシ又はシリコーン接着剤などの接着性を有する接着物質をマイクロＬＥＤ１００とサブマウント基板２００との間に充填した後、硬化させることによって形成される。時間及び温度変化に従ってギャップサイズの変化が予想される領域、例えば縁部領域へのギャップ充填物質の充填量を増加させる。
図８は、図７の方式と異なる方式としてマウント工程前のギャップ充填層の形成方式を説明するための図である。
図８に示したように、マイクロＬＥＤ１００の個別電極パッド１５０がサブマウント基板２００上のバンプ２６０に当接するようにマイクロＬＥＤ１００をプレーシングする段階の前又は後に絶縁性及び接着性を有するギャップ充填物質７００’が粉末状、液状、又はゲル状でマイクロＬＥＤ１００とサブマウント基板２００との間のギャップに充填され、次にバンプ２６０に備えられたソルダー２６４を加熱し、マイクロＬＥＤ１００をサブマウント基板２００にフリップチップボンディングする。この場合、フリップチップボンディングのための加熱及び冷却過程でも、ギャップ充填物質７００’又はギャップ充填物質７００’が溶融後に硬化されて形成されたギャップ充填層７００は、それぞれ熱膨張係数がマイクロＬＥＤ１００とサブマウント基板２００との間の接着力を所定力以上にし、マイクロＬＥＤ１００とサブマウント基板２００との間に過度な差で変形が生じることを抑制するのに寄与する。
図９は、マイクロＬＥＤモジュールの変形例として各ＬＥＤセル間に充填材が充填されたマイクロＬＥＤモジュールを説明するための図である。図９を参照すると、マイクロＬＥＤモジュールは、個別のＬＥＤセル１３０間に充填された充填材１９０を含む。充填材としては、ＳｉＯ２、Ｓｉ３Ｎ４、又はＳｉＯ２とＳｉ３Ｎ４との組合せ、ポリアミドなどが用いられる。個別のＬＥＤセル１３０間に充填材１９０を充填するために、強化化学蒸着（ＰＥＣＶＤ）、蒸発、スパッタリングなどの方法が用いられる。充填材１９０は、多数のＬＥＤセル１３０の絶縁を確実にすると共に、後半工程中に高い温度での作業が必要な場合に熱的な安定性が与えられるという効果を有する。また、充填材１９０の場合、空気より屈折率が高いため、多数のＬＥＤセルから出る光のフレネル（Ｆｒｅｓｎｅｌ）を減少させる役割をする。充填材１９０は、セルカバー層１６０を形成した後で充填されてもよく、セルカバー層１６０を形成していない状態で多数のＬＥＤセル（１３０、１３０）間に充填されてもよい。更に、充填材の一部がＬＥＤセルの電極パッドを覆うように形成され、セルカバー層１６０の一部として用いられる。また、充填材１９０は、ＬＥＤセル１３０の突出高さと同一になる高さで充填される。
≪第２実施形態≫
図１０は、本発明の第２実施形態によるマイクロＬＥＤモジュールを説明するための図である。図１０を参照すると、本発明の第２実施形態によるマイクロＬＥＤモジュールは、マトリックス状に配列されて形成された複数のＬＥＤセル１３０を含む一つ以上のマイクロＬＥＤ１００と、マイクロＬＥＤ１００がマウントされたサブマウント基板２００とを含む。また、マイクロＬＥＤモジュールは、マイクロＬＥＤ１００に備えられた多数の電極パッド（１４０、１５０）と、多数の電極パッド（１４０、１５０）に対応するようにサブマウント基板２００に形成されたパッド型の電極（２４０、２４０’）とを含む。また、マイクロＬＥＤ１００は、高温溶融が要求されるソルダーを用いることなく、常温で電極パッド（１４０、１５０）と電極（２４０、２４０’）との間を連結する連結部を含む。連結部は、導電性ソフトブロック２と、垂直方向の力、即ち垂直方向の加圧力により導電性ソフトブロック２に嵌められながら挿入されて導電性ソフトブロック２に電気的に連結される導電性挿入ロッド３とを含む。
マイクロＬＥＤ１００は、サファイア基板１３１の主面上に一つのｎ型半導体層１３２が形成され、ｎ型半導体層１３２上に多数のＬＥＤセル１３０が行列状に配列されて形成される。多数のＬＥＤセル１３０は、ｎ型半導体層１３２から一方向に順次成長させた活性層１３３と、ｐ型半導体層１３４とを含む。このような構造により、各ＬＥＤセル１３０全体の周辺を取り囲む外郭にｎ型半導体層の露出領域が形成され、隣り合う各ＬＥＤセル１３０間にはｎ型半導体層１３２を露出させる溝が形成される。
また、マイクロＬＥＤ１００は、多数のＬＥＤセル１３０及びｎ型半導体層１３２の露出面を覆うように形成された電気絶縁性のセルカバー層１６０を含み、セルカバー層１６０は、各電極パッド（１４０、１５０）を露出させる各パッド露出ホール（１６２、１６４）を含む。パッド露出ホール（１６２、１６４）は、各ＬＥＤセル１３０のｐ型の個別電極パッド１５０をそれぞれ露出させる複数の第１パッド露出ホール１６２と、ｎ型の共通電極パッド１４０を露出させる第２パッド露出ホール１６４とを含む。
サブマウント基板２００は、マイクロＬＥＤ１００に備えられた多数のＬＥＤセル１３０に対応する多数のＣＭＯＳセル（図示せず）と、マイクロＬＥＤ１００の各電極パッドに対応する多数の電極（２４０、２４０’）とを含むアクティブマトリックス基板である。また、サブマウント基板２００には、電極（２４０、２４０’）を覆うように電気絶縁性の電極カバー層２５０が形成され、電極カバー層２５０は、電極２４０を露出させる電極露出ホール２５２を含む。
図１０の二点鎖線の円に示すように、電気絶縁性のセルカバー層１６０は、マイクロＬＥＤ１００のＬＥＤセル１３０を覆うように形成されるものであって、個別電極パッド１５０を露出させるための第１パッド露出ホール１６２を含む。また、導電性ソフトブロック２は、例えば、Ａｕ、インジウム、又はその他のソルダー材料のように、電気伝導性に優れると共に軟質である材料で形成されたものであって、電気絶縁性のセルカバー層１６０を覆うように形成され、第１パッド露出ホール１６２を介して個別電極パッド１５０に接触するように形成される。導電性ソフトブロック２は、所定サイズの断面を有する導電性挿入ロッド３が嵌められる軟質材料で形成され、導電性挿入ロッド３の挿入深さ、更に導電性挿入ロッド３の長さよりも大きい厚さを有することが好ましい。また、導電性ソフトブロック２は、２個以上の他の材料を積層して形成されてもよい。そして、導電性ソフトブロック２と個別電極パッド１５０との間には、導電性ソフトブロック２と個別電極パッド１５０との間の結合力を高める機能などを有する一つ以上の層が介在してもよい。
電気絶縁性の電極カバー層２５０は、少なくとも各個別電極２４０を覆うようにサブマウント基板２００に形成されたものであって、個別電極２４０を露出させるための電極露出ホール２５２を含む。また、導電性挿入ロッド３は、Ａｇ、Ｃｕ、Ａｌ、Ｔｉ、Ｐｔなどの高硬度導電性金属を含む材料又はカーボンナノチューブなどのカーボン材料によって十分な強度及び十分な導電性を有する材料で形成され、垂直方向の外力により、上述した導電性ソフトブロック２に嵌められる断面サイズを有するように形成される。導電性挿入ロッド３は、電極露出ホール２５２を介して個別電極２４０に連結されて垂直に立てられる。個別電極２４０と導電性挿入ロッド３との間には、導電性挿入ロッド３と個別電極２４０との間の結合力を高める機能などを有する一つ以上の層が介在してもよい。
導電性ソフトブロック２は、導電性挿入ロッド３の挿入前にはホールを有さないが、導電性挿入ロッド３が嵌められて挿入されることによって変形し、挿入ロッド３の挿入を許容するホールが形成される。ホール内で挿入ロッド３の外部面と導電性ソフトブロック２のホール内部面とがぴったり合わせられて接し、導電性ソフトブロック２と導電性挿入ロッド３との間の電気的連結がなされる。導電性挿入ロッド３は中実型であってもよいが、導電性ソフトブロック２に対してより堅固に固定できるように、そして接触表面積が増加するように中空型を有してもよく、先端にフック形状を有してもよい。このとき、挿入ロッド３を中空型にして導電性挿入ロッド３に嵌め込むと、挿入ロッド３に備えられた中空内に導電性ソフトブロック２の一部が入ってくるため、挿入ロッド３の体積だけ導電性ソフトブロック２の体積が増加することを減少させることができる。
また、導電性挿入ロッド３は、先端に向かって断面サイズが漸進的に減少する形状、即ち端が尖った形状を有し、釘のように導電性ソフトブロック２により円滑に挿入させることができる。また、一つの導電性ソフトブロック２に対して多数の導電性挿入ロッド３を提供し、接触表面積をより増加させることも考慮し得る。
次に、マイクロＬＥＤをサブマウント基板にマウントする工程は、サファイア基板を基盤とするマイクロＬＥＤを製作する工程に続いて行われる。
以下、マイクロＬＥＤ製作工程、及びマイクロＬＥＤをサブマウント基板にマウントする工程について順次説明する。
＜マイクロＬＥＤの製作＞
マイクロＬＥＤの製作方法は、図１０に示した導電性ソフトブロックの形成工程を除いては、図２ａ〜図２ｅを参照して説明した第１実施形態におけるマイクロＬＥＤ製作工程と同一である。図２ａ〜図２ｅに示した方法で製作されたマイクロＬＥＤ１００のＬＥＤセル１３０のサイズは５μｍ以下であることが好ましく、従って、各ＬＥＤセル１３０に形成されたｐ型の個別電極パッド１５０のサイズは５μｍ未満であることが好ましい。
図１１は、図１０のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤの導電性ソフトブロックの形成工程を示す図である。図１１を参照すると、電気伝導性が良く、軟質である導電性ソフトブロック２が個別電極パッド１５０に接触するように形成される。導電性ソフトブロック２は、電気絶縁性のセルカバー層１６０を覆うように形成され、第１パッド露出ホール１６２を介して個別電極パッド１５０に接触するように形成される。導電性ソフトブロック２を形成する好ましい方法としては、セルカバー層１６０及び第１パッド露出ホール１６２を全て覆うように軟質金属材料を蒸着又はめっきした後、エッチングにより、各第１パッド露出ホール１６２を介して各個別電極パッド１５０に連結されるように軟質金属材料をエッチングすることによって多数の導電性ソフトブロック２を形成する方法がある。上述したように、導電性ソフトブロック２は、所定サイズの断面を有する導電性挿入ロッド３が嵌められる軟質材料で形成され、導電性挿入ロッド３の長さよりも大きい厚さを有することが好ましい。また、導電性ソフトブロック２は、２個以上の他の材料を積層して形成されてもよい。そして、導電性ソフトブロック２と個別電極パッド１５０との間には、導電性ソフトブロック２と個別電極パッド１５０との間の結合力を高める機能などを有する一つ以上の層が介在してもよい。
＜サブマウント基板の準備＞
サブマウント基板は、上述した第１実施形態におけるサブマウント基板の製作工程と類似する方式で製作される。
再び図１０を参照すると、サブマウント基板２００は、略１５，０００μｍ×１０，０００μｍのサイズを有し、各ＬＥＤセルに対応する各ＣＭＯＳセルが形成されたＳｉ基盤の基板として準備される。サブマウント基板２００は、上述した多数のＬＥＤセルに対応する複数のＣＭＯＳセルと、マイクロＬＥＤの各ｐ型の個別電極パッド１５０に対応する多数の個別電極２４０と、マイクロＬＥＤのｎ型の共通電極パッド１４０に対応する共通電極２４０’とを含む。サブマウント基板２００は、Ｓｉ基盤の基板母材２０１上に行列状に配列されて形成されて各ＣＭＯＳセルに連結される多数の電極（２４０、２４０’）と、各電極（２４０、２４０’）を覆うように形成された電極カバー層２５０とを含み、電極カバー層２５０には、少なくとも各個別電極２４０を露出させる各電極露出ホール２５２が形成される。
サブマウント基板２００上の電極のサイズ及び電極間の間隔は、マイクロＬＥＤのＬＥＤセルのサイズ及びＬＥＤセル間の間隔に対応するように５μｍを超えない。仮に、電極間隔が５μｍを超えると、ＬＥＤセルのサイズも大きくなることから、マイクロＬＥＤを含むディスプレイ装置の精度を低下させることになる。各電極露出ホール２５２を有する電極カバー層２５０の形成が完了すると、Ａｇ、Ｃｕ、Ａｌ、Ｔｉ、Ｐｔなどの高硬度導電性金属を含む材料又はカーボンナノチューブなどのカーボン材料によって十分な強度及び十分な導電性を有するように形成された導電性挿入ロッド３が、電極露出ホール２５２を介して個別電極２４０に連結されて垂直に立てられる。
＜マウント＞
図１２は、図１０のマイクロＬＥＤモジュールの製造方法におけるマイクロＬＥＤをサブマウント基板にマウントしてマイクロＬＥＤの電極パッドをサブマウント基板の電極に連結する工程を示す図である。図１２に示すように、２．６μｍｍ−１Ｋの熱膨張係数を有するＳｉ基板母材を基盤とするサブマウント基板２００上に、サファイア基板１３１を基盤とするマイクロＬＥＤ１００のマウント工程が行われる。
上述したように、サブマウント基板２００は、マイクロＬＥＤ１００の各個別電極パッド１５０に対応するように設けられた多数の個別電極２４０を含み、多数の個別電極２４０の各々には導電性挿入ロッド３が形成されている。
先ず、導電性挿入ロッド３と導電性ソフトブロック２とが向い合うようにマイクロＬＥＤ１００及びサブマウント基板２００を配置する。次に、常温条件下で、マイクロＬＥＤ１００及び／又はサブマウント基板２００を垂直方向に移動させ、導電性挿入ロッド３を導電性ソフトブロック２に挿入させる垂直方向の力を発生させる。導電性挿入ロッド３は、導電性ソフトブロック２に嵌められてソフトブロック２に垂直方向のホールを形成し、この垂直方向のホール内で、導電性挿入ロッド３は導電性ソフトブロック２と接触して電気的に連結される。
＜他の例＞
図１３及び図１４は、図１０のマイクロＬＥＤモジュールの各変形例を説明するための図であり、図１５は、通常のソルダー接合部の不良を示す顕微鏡写真である。図１３は、導電性挿入ロッド３及び導電性ソフトブロック２が上記と反対の位置に配置された例を示す。導電性挿入ロッド３は、ＬＥＤセル１３０に形成された個別電極パッド１５０に連結されて垂直に立てられて形成され、導電性ソフトブロック２は、サブマウント基板２００の個別電極２４０に接触して形成されている。このとき、個別電極パッド１５０は、ＬＥＤセル１３０を覆っているセルカバー層１６０の第１パッド露出ホール１６２を介して露出している。また、導電性ソフトブロック２は、個別電極２４０を覆っている電極カバー層２５０に接するように形成され、電極露出ホール２５２を介して個別電極２４０に接触する。
図１４は、マイクロＬＥＤの電極パッドとサブマウント基板の電極とを常温で連結する多様な種類の連結部の各例を示す。図１４の（ａ）は、導電性ソフトブロック２に挿入される導電性挿入ロッド３が中空型である例を示し、図１４の（ｂ）は、導電性ソフトブロック２に挿入される導電性挿入ロッド３が先端にフック３１形状を有する例を示し、図１４の（ｃ）は、導電性ソフトブロック２に挿入される導電性挿入ロッド３が先端に向かって漸進的に小さくなる形状を有する例を示す。図１４の（ｄ）は、複数の導電性挿入ロッド３が一つの導電性ソフトブロック２に挿入される例を示す。また、図１４の（ｅ）は、補強充填部４がサブマウント基板とマイクロＬＥＤとの間に充填されて形成され、導電性挿入ロッド３と導電性ソフトブロック２との間の連結をより堅固に且つ信頼性良く保証する例を示す。
≪第３実施形態≫
一方、通常のフリップチップボンディング工程をマイクロＬＥＤの実装に用いると、ソルダーバンプのサイズが減少することによってバンプ接続部当たりの電流密度及び熱エネルギー密度が増加し、フリップソルダー接続部の信頼度が減少する。また、隣り合う各ソルダーバンプ間の間隔が微細化されることによって、ソルダーリフロー時、隣り合う各ソルダーバンプ間にソルダーブリッジ現象が発生する虞がある。
上記のような問題を解決するための技術が、Ｃｕピラーバンプを用いるフリップチップボンディング技術である。Ｃｕピラーバンプを用いると、ＬＥＤセルとアクティブマトリックス基板との間の距離を減少させずに、遥かに微細なフリップチップボンディングが可能になるという長所がある。また、Ｃｕの電気伝導度及び熱伝導度がソルダー合金に比べて遥かに優れるため、マイクロＬＥＤの電気的特性及び熱的特性を向上させることができるという長所がある。
しかし、この方法は、電極パッド上にＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）を形成し、ＵＢＭ上にＣｕピラーを形成し、Ｃｕピラー上にソルダーキャップを半球状に形成した後、ソルダーキャップの溶融を伴うボンディングによってＬＥＤの電極パッドと基板の電極パッドとを接続させるものであるが、工程制御の困難さにより、図１５に示すように、アクティブマトリックス基板上に、マイクロＬＥＤをフリップチップボンディングするためにより高い圧力を加えると、ソルダーが横に抜け出ることによってショート不良をもたらし、或いは、より低い圧力を加えると、ソルダー接合部に狭い首が生じ、パッド間の連結構造が断絶される虞があった。また、このような問題と共に、ＵＢＭの形成後、必要部分のみを残した後で除去する工程における残留物によってバンプ変形の虞が存在する。
従って、Ｃｕピラー及びＣｕピラーの端部に形成されたソルダーキャップを含むＣｕピラーバンプを用いるソルダー接合部の形成によりマイクロＬＥＤをアクティブマトリックス基板にフリップチップボンディングする方法において、オープン不良又はショート不良をもたらすソルダー接合部の過度に狭い首又は膨張現象を防止することができる方法が要求される。
本発明の第３実施形態は、マイクロＬＥＤをアクティブマトリックス基板に実装する際に、ソルダー接合部の過度に狭い首又は膨張現象を防止することができる方法を提供する。
図１６は、本発明の第３実施形態によるマイクロＬＥＤのフリップチップボンディング方法を説明するためのフローチャートである。図１６に示すように、フリップチップボンディング方法は、大きく分けて、アクティブマトリックス基板上に多数のＣｕピラーバンプを形成するピラーバンプ形成段階（Ｓ１００）と、多数のＣｕピラーバンプを用いて多数のＣｕピラーバンプに対応するＬＥＤセルを含むマイクロＬＥＤをアクティブマトリックス基板上にフリップチップボンディングするフリップチップボンディング段階（Ｓ２００）とを含む。
［アクティブマトリックス基板及びマイクロＬＥＤの提供 ］
Ｃｕピラーバンプ形成段階の前に、略１５，０００μｍ×１０，０００μｍサイズのアクティブマトリックス基板及びアクティブマトリックス基板に実装されるマイクロＬＥＤが提供される。
図１７は、本発明の第３実施形態によるマイクロＬＥＤモジュールのマイクロＬＥＤを概念的に説明するための図である。マイクロＬＥＤ１００は、図１７に示すように、行列状に配列された多数のＬＥＤセル１３０を含む。多数のＬＥＤセル１３０は、透光性成長基板１１０上にｎ型半導体層１３２、活性層１３３、及びｐ型半導体層１３４を含み、各ＬＥＤセル１３０のｐ型半導体層１３４上にはｐ型の個別電極パッド（図示せず）が形成される。
また、マイクロＬＥＤ１００は、外郭縁部に沿って四角リング状にｎ型半導体層１３２の露出領域が形成され、この露出領域に全てのＬＥＤセル１３０のｎ型半導体層１３２に連結される共通電極としてのｎ型の共通電極パッド１４０が一つ以上形成される。
アクティブマトリックス基板は、マイクロＬＥＤ１００に備えられた多数のＬＥＤセル１３０に対応する多数のＣＭＯＳセルと、マイクロＬＥＤ１００の各ｐ型の個別電極パッドに対応する多数の個別電極と、ｎ型の共通電極パッドに対応する共通電極とを含む。
図１８は、図１７のマイクロＬＥＤモジュールのアクティブマトリックス基板の一部を示す断面図であって、アクティブマトリックス基板の一部を拡大して示す図である。これを参照すると、アクティブマトリックス基板２００は、Ｓｉ基板母材２０１上に行列状に配列されて形成され、各ＣＭＯＳセルに連結された多数の個別電極２４０と、各個別電極２４０を覆うように形成された絶縁層２５０とを含み、絶縁層２５０には各個別電極２４０を露出させるオープニング２５２が形成される。
［Ｃｕピラーバンプ形成段階（Ｓ１００）］
図１９は、図１６のフリップチップボンディング方法のＣｕピラーバンプ段階を説明するための図であり、図２０は、Ｃｕピラーバンプが形成されたアクティブマトリックス基板を説明するための図である。図１６及び図１９を参照すると、ピラーバンプ形成段階（Ｓ１００）は、第１洗浄段階（Ｓ１０１）、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）形成段階（Ｓ１０２）、フォトリソグラフィー段階（Ｓ１０３）、スカム除去段階（Ｓ１０４）、Ｃｕプレーティング段階（Ｓ１０５）、ソルダー金属プレーティング段階（Ｓ１０６）、ＰＲ除去段階（Ｓ１０７）、ＵＢＭエッチング段階（Ｓ１０８）、第２洗浄段階（Ｓ１０９）、リフロー段階（Ｓ１１０）、及び第３洗浄段階（Ｓ１１１）を含む。
第１洗浄段階（Ｓ１０１）は、スクラバーを用いて図１９の（ａ）のように導入されたアクティブマトリックス基板２００に対して洗浄を行う。アクティブマトリックス基板２００は、ＣＭＯＳ工程によってＣＭＯＳセルが形成された基板母材２０１にＡｌ又はＣｕ材料によって形成された個別電極２４０と、個別電極２４０の一領域を露出させるオープニング２５２を備えた状態で基板母材２０１に形成された絶縁層２５０とを含む。
ＵＢＭ形成段階（Ｓ１０２）は、図１９の（ｂ）に示すように、個別電極２４０とＣｕピラーとの間の接着性を高め、ソルダーの拡散を防止するためのＵＢＭ２６１を絶縁層２５０及び個別電極２４０を覆うようにアクティブマトリックス基板２００上に形成する。本実施例において、ＵＢＭ２６１は、Ｔｉ／Ｃｕ積層構造で形成されるものであって、該当金属のスパッタリングによって形成される。
フォトリソグラフィー段階（Ｓ１０３）は、図１９の（ｃ）に示すように、アクティブマトリックス基板２００上のＵＢＭ２６１を全体的に覆うように感光性ＰＲ（Ｐｈｏｔｏｒｅｓｉｓｔ）３００を形成した後、その上にマスクパターン（図示せず）を載せて光を加え、個別電極２４０の直上のＵＢＭ２６１の一領域のみを露出させるオープニング３０２を形成する。次に、フォトリソグラフィー段階の遂行中に発生したスカムを除去するスカム除去段階（Ｓ１０４）が行われる。
次に、Ｃｕプレーティング段階（Ｓ１０５）及びソルダー金属プレーティング段階（Ｓ１０６）が順次行われ、図１９の（ｄ）に示すように、感光性ＰＲ３００のオープニング３０２を介してＣｕがプレーティングされることによってＣｕピラー２６２が形成され、Ｃｕピラー２６２上にソルダー金属としてＳｎＡｇがプレーティングされることによってＳｎＡｇソルダーのソルダーキャップ２６３が所定厚さの層状に形成される。本明細書において、ＣｕはＣｕ金属又はＣｕを含むＣｕ合金であることに留意する。
次に、ＰＲ除去段階（Ｓ１０７）が行われ、図１９の（ｅ）に示すように、Ｃｕピラー２６２及びソルダーキャップ２６３を含むバンプの上面及び側面が露出する。
次に、ＵＢＭエッチング段階（Ｓ１０８）が行われ、図１９の（ｆ）に示すように、Ｃｕピラー２６２の直下領域に位置するＵＢＭ２６１を除外した残りのＵＢＭがエッチングで除去される。次に、残留物を除去する第２洗浄段階（Ｓ１０９）が行われる。ＵＢＭエッチング段階（Ｓ１０８）後、アクティブマトリックス基板２００の個別電極２４０上のＵＢＭ２６１上にＣｕピラー２６２及びソルダーキャップ２６３が順次積層されたＣｕピラーバンプ２６０が形成される。次に、リフロー段階（Ｓ１１０）が行われ、層状のソルダーキャップ２６３が溶融後に硬化され、半球状又は半円断面形状に形成される。急速熱処理（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）が有用に利用可能である。次に、リフロー段階（Ｓ１１０）後、再び残留物を除去する第３洗浄段階（Ｓ１１１）が行われる。
上記のように形成された多数のＣｕピラーバンプ２６０は、図２０の（ａ）及び（ｂ）に示すように、横方向及び縦方向に隣り合う他のＣｕピラーバンプ２６０と５μｍの間隔を有しながら、アクティブマトリックス基板２００上に行列状に配列されて形成される。また、フリップチップボンディング時、半球状のソルダーキャップ２６３の圧縮によってソルダーがアクティブマトリックス基板２００の表面に至る可能性を考慮した上で、Ｃｕピラー２６２の高さＨは、ソルダーキャップ２６３の高さｈの１．５倍であることが好ましく、２倍より大きいことがより好ましい。
アクティブマトリックス基板上の各Ｃｕピラーバンプ２６０の間隔及び各ＬＥＤセルの間隔は、Ｃｕピラーの直径と略同じであることが好ましく、Ｃｕピラーバンプの間隔が５μｍを超えないことが好ましい。仮に、Ｃｕピラーバンプの間隔が５μｍを超えると、Ｃｕピラーバンプの直径及びそれに対応するＬＥＤセルのサイズも大きくなることから、マイクロＬＥＤを含むディスプレイ装置の精度を低下させることになる。
アクティブマトリックス基板は、１５，０００μｍ×１０，０００μｍのサイズを有し、アクティブマトリックス基板上に略１，０００，０００個のＣｕピラーバンプが形成される。それに対応するマイクロＬＥＤにも略１，０００，０００個のＬＥＤセルが提供される。以下で説明するフリップチップボンディング段階において、略１，０００，０００個のＬＥＤセルのｐ型の個別電極パッドと略１，０００，０００個のＣｕピラーバンプとが接合されるが、接合後に各ＬＥＤセルの高さが一定でないと、同一の電流が供給されたとしても、各ＬＥＤセルに備えられた活性層の高さの差によって明るさなどに偏差が発生する。従って、フリップチップボンディング段階の後、ソルダー接合部の形状を均一にすることによって、各ＬＥＤセルの高さの差を一定にすることが要求される。
［フリップチップボンディング段階（Ｓ２００）］
図２１は、図１７のアクティブマトリックス基板にマイクロＬＥＤを実装するフリップチップボンディング段階の直前の状態を説明するための図である。図２１を参照すると、フリップチップボンディング段階（Ｓ２００）の前に準備されたマイクロＬＥＤ１００は、多数のＬＥＤセル１３０の各々のｐ型の個別電極パッド１５０がＣｕピラーであるか又はＣｕピラーを含むように形成される。マイクロＬＥＤ１００のｐ型の個別電極パッド１５０は、アクティブマトリックス基板２００のＣｕピラーバンプ２６０に対応する個数及び位置に形成される。フリップチップボンディング段階（Ｓ２００）は、図２２の（ａ）及び（ｂ）に示すように、アクティブマトリックス基板２００のＣｕピラーバンプ２６０とマイクロＬＥＤ１００のｐ型の個別電極パッド１５０とを向かい合わせて配置する段階が行われ、ソルダーキャップ２６３を半溶融状態にする所定温度条件下の加熱ソルダーキャップ圧縮段階（Ｓ２０１）及び加熱ソルダーキャップ引張段階（Ｓ２０２）を含む。
上記のように、加熱ソルダーキャップ圧縮段階（Ｓ２０１）と共に、加熱ソルダーキャップ引張段階（Ｓ２０２）を行うことによって、マイクロＬＥＤに隣接したソルダーの一部、即ち第１部分、及びアクティブメトリックス基板に隣接したソルダーの一部、即ち第２部分は、ソルダーの他の部分の組織よりも密な状態で形成され、第１部分と第２部分との間の中間部分、微細に断面が減少したボトルネック部分（Ｂｏｔｔｌｅ Ｎｅｃｋ）、即ち第３部分は、ソルダーの他の部分の組織よりも疎な状態で形成される。ソルダーキャップに対する圧縮段階のみでソルダー接合部を形成する場合を仮定すると、ソルダー部分が全体的に密な部分で形成されるが、本実施形態によると、ソルダーの圧縮段階及びソルダー引張段階を連続的に行うことによって、ボトルネック部分では、両側の引張力で疎な組織が形成される。
図２２は、図１６のフリップチップボンディング段階の圧縮段階及び引張段階を順次示す図である。図２２の（ａ）に示した加熱ソルダーキャップ圧縮段階（Ｓ２０１）では、アクティブマトリックス基板２００側のＣｕピラーバンプ２６０のＳｎＡｇソルダーのソルダーキャップ２６３を半溶融状態にする加熱温度条件下で、アクティブマトリックス基板２００側のＣｕピラーバンプ２６０のＣｕピラー２６２とマイクロＬＥＤ１００側の個別電極パッド１５０との間の間隔を第１間隔Ｄ１に狭め、ソルダーキャップ２６３を半溶融状態で圧縮させる。このとき、ソルダーキャップ２６３は、第１間隔Ｄ１がソルダーキャップ２６３の高さの１／２より小さくなる程度に十分に圧縮し、側方向に十分に拡散させることが好ましい。仮に、ソルダーキャップ２６３が圧縮によって十分に拡散されず、引き続く引張段階で伸びると、一側に偏って伸びる不良が生じる。
次に、引き続く引張段階（Ｓ２０２）では、アクティブマトリックス基板２００側のＣｕピラーバンプ２６０のＣｕピラー２６２とマイクロＬＥＤ１００側の個別電極パッド１５０との間の間隔を第１間隔Ｄ１から第２間隔Ｄ２に増加させ、ソルダーキャップ２６３を半溶融状態で引っ張る。第２間隔Ｄ２は、ソルダーキャップ２６３の高さの１／２より大きくする。
上述したように、半溶融状態でソルダーキャップ２６３を側方に突出するまで圧縮して引っ張った後で凝固させることによって、ソルダーキャップ２６３が凝固されて形成されたソルダー接合部は、横に突出せずに、実質的に狭い首のない形状になり、Ｃｕピラー２６２と個別電極パッド１５０との間を堅固に固定させることができる。
最終的に、ソルダー接合部２６３’の最大断面の直径はＣｕピラー２６２の直径よりも大きく、ソルダー接合部２６３’の最小断面の直径はＣｕピラー２６２の直径の８０％よりも大きく、１００％よりも小さいことが好ましい。最小断面の直径部は、ソルダー接合部２６３’の高さの中間地点に位置する。最大断面の直径部は、Ｃｕピラー２６２又は個別電極パッド１５０の端部側面と接する部分に生じる。ソルダー接合部２６３’の最大断面の直径部は、半溶融状態でソルダーキャップ２６３を圧縮及び引っ張って生じるものであって、Ｃｕピラー２６２又は個別電極パッド１５０の端部側面を取り囲む構造で形成されるため、より信頼性良くソルダー接合が可能になる。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
２ 導電性ソフトブロック
３ 導電性挿入ロッド
４ 補強充填部
５ａ 第１チャック
５ｂ 第１温度調節部
６ａ 第２チャック
６ｂ 第２温度調節部
１００ マイクロＬＥＤ
１０１ 溝
１０２ 露出領域
１１０ 透光性成長基板
１３０ ＬＥＤセル
１３１ サファイア基板
１３２ ｎ型半導体層
１３３ 活性層
１３４ ｐ型半導体層
１４０ 共通電極パッド
１５０ 個別電極パッド
１６０ セルカバー層
１６２ 第１パッド露出ホール
１６４ 第２パッド露出ホール
１９０ 充填材
２００ サブマウント基板
２０１ 基板母材
２４０ 個別電極
２４０’ 共通電極
２５０ 電極カバー層（絶縁層）
２５２、３０２ 電極露出ホール（オープニング）
２６０ 内側連結部（バンプ）（Ｃｕピラーバンプ）
２６１ ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）
２６２、２７２ Ｃｕピラー
２６３ ＳｎＡｇソルダー（ソルダーキャップ）
２６３’ ソルダー接合部
２６４、２７４ ソルダー
２７０ 外郭連結部（バンプ）
３００ 感光性ＰＲ（フォトレジスト）
７００ ギャップ充填層
７００’ ギャップ充填物質
７１０ 内側充填部
７２０ 外郭充填部
７３０ 周囲部
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールは、各ＬＥＤセルが第１導電型半導体層、活性層、及び第２導電型半導体層を含む多数のＬＥＤセルを有するマイクロＬＥＤと、前記マイクロＬＥＤがマウントされたサブマウント基板と、前記マイクロＬＥＤに形成された多数の電極パッドと、前記多数の電極パッドに対応するように前記サブマウント基板上に形成された多数の電極と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部と、前記マイクロＬＥＤと前記サブマウント基板との間のギャップに充填されて形成され、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層と、を備え、前記マイクロＬＥＤは、内側に前記多数のＬＥＤセルがマトリックス状に配列されて形成され、外側に前記第１導電型半導体層の露出領域が形成された構造を含むことを特徴とする。
前記多数の電極パッドは、前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結された外郭側の共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結された多数の第１電極と、前記共通電極パッドに連結された第２電極と、を含み、前記多数の連結部は、前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含み得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に形成されて前記多数の連結部の各々の周辺を全て覆い得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に充填された液状又はゲル状のギャップ充填物質が硬化されて形成され得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に粉末状態で充填されたギャップ充填物質が溶融及び硬化されて形成され得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間の内側領域を占有し、前記多数の内側連結部の各々の周囲を覆う内側充填部と、前記マイクロＬＥＤと前記サブマウント基板との間の外郭領域を占有し、前記外郭連結部の周囲を覆う外郭充填部と、を含み得る。
前記ギャップ充填層は、前記サブマウント基板の外郭の空の領域上で前記マイクロＬＥＤの外郭側面を覆う周囲部を更に含み得る。
前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々との間を電気的に連結するソルダーを含み得る。
前記多数の連結部の各々は、前記電極パッド及び前記電極のうちのいずれか一つに連結された金属ピラーと、前記金属ピラーに形成されたソルダーと、を含み得る。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールは、各ＬＥＤセルが第１導電型半導体層、活性層、及び第２導電型半導体層を含む多数のＬＥＤセルを有するマイクロＬＥＤと、前記マイクロＬＥＤがマウントされたサブマウント基板と、前記マイクロＬＥＤに形成された多数の電極パッドと、前記多数の電極パッドに対応するように前記サブマウント基板上に形成された多数の電極と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部と、前記マイクロＬＥＤと前記サブマウント基板との間のギャップに充填されて形成され、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層と、を備え、前記マイクロＬＥＤは、内側に前記多数のＬＥＤセルがマトリックス状に配列されて形成され、前記多数の電極パッドは、前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結された外郭側の共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結された多数の第１電極と、前記共通電極パッドに連結された第２電極と、を含むことを特徴とする。
前記多数の連結部は、前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含み得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間の内側領域を占有し、前記多数の内側連結部の各々の周囲を覆う内側充填部と、前記マイクロＬＥＤと前記サブマウント基板との間の外郭領域を占有し、前記外郭連結部の周囲を覆う外郭充填部と、を含み得る。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールは、各ＬＥＤセルが第１導電型半導体層、活性層、及び第２導電型半導体層を含む多数のＬＥＤセルを有するマイクロＬＥＤと、前記マイクロＬＥＤがマウントされたサブマウント基板と、前記マイクロＬＥＤに形成された多数の電極パッドと、前記多数の電極パッドに対応するように前記サブマウント基板上に形成された多数の電極と、前記ＬＥＤセルを覆うように形成され、電極パッドを露出させるパッド露出ホールが形成されたセルカバー層と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部と、を備え、前記多数の連結部の各々は、前記電極パッド及び前記電極のうちのいずれか一つに接して形成された導電性ソフトブロックと、垂直方向の力によって前記導電性ソフトブロックに挿入されて電気的に連結された導電性挿入ロッドと、を含み、前記導電性ソフトブロックは、前記セルカバー層と接触するように形成され、前記パッド露出ホールを介して前記電極パッドと接触することを特徴とする。
前記電極を覆うように前記サブマウント基板側に形成され、前記電極を露出させる電極露出ホールが形成された電気絶縁性の電極カバー層をさらに備え、前記導電性挿入ロッドは、前記電極露出ホールを介して前記電極と連結されて垂直に立てられ得る。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールの製造方法は、各ＬＥＤセルが第１導電型半導体層、活性層、及び第２導電型半導体層を含む多数のＬＥＤセルを有し、多数の電極パッドが形成されたマイクロＬＥＤを準備する段階と、多数の電極が形成されたサブマウント基板を準備する段階と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部を用いて、前記マイクロＬＥＤを前記サブマウント基板に向い合うようにマウントする段階と、前記マイクロＬＥＤと前記サブマウント基板との間に、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層を形成する段階と、を有し、前記多数の電極パッドは、前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結された外郭側の共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結された多数の第１電極と、前記共通電極パッドに連結された第２電極と、を含むことを特徴とする。
前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々とを電気的に連結するソルダーを含み、前記ギャップ充填層を形成する段階は、前記ソルダーの溶融及び硬化後に前記マイクロＬＥＤと前記サブマウント基板との間に液状、ゲル状、又は粉末状のギャップ充填物質を充填し得る。
前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々とを電気的に連結するソルダーを含み、前記ギャップ充填層を形成する段階は、前記ソルダーの溶融前に前記マイクロＬＥＤと前記サブマウント基板との間に液状、ゲル状、又は粉末状のギャップ充填物質を充填し得る。
前記多数の連結部は、前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含み得る。
前記マウントする段階は、ソルダーを含む連結部を用いて前記電極パッドと前記電極とを連結し、前記ソルダーを溶融させる加熱及び前記ソルダーを硬化させる冷却過程において、前記サブマウント基板と前記マイクロＬＥＤのＬＥＤ基板とをそれぞれ異なる加熱−冷却曲線で制御し得る。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールは、単一の第１導電型半導体層と前記第１導電型半導体層に形成される多数のＬＥＤセルを含み、各ＬＥＤセルが活性層、及び第２導電型半導体層を含むマイクロＬＥＤと、前記マイクロＬＥＤがマウントされたサブマウント基板と、前記マイクロＬＥＤに形成された多数の電極パッドと、前記多数の電極パッドに対応するように前記サブマウント基板上に形成された多数の電極と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部と、前記マイクロＬＥＤと前記サブマウント基板との間のギャップに充填されて形成され、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層と、を備え、前記マイクロＬＥＤは、内側に前記多数のＬＥＤセルがマトリックス状に配列されて形成され、外側に前記第２導電型半導体層及び前記活性層をエッチングして形成された前記第１導電型半導体層の露出領域が形成された構造を含み、前記多数の電極パッドは、前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、前記第２導電型半導体層及び前記活性層をエッチングして形成された前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結され、ＬＥＤセル全体の周辺を取り囲む外郭側に設けられた共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結された多数の第１電極と、前記共通電極パッドに連結された第２電極と、を含み、前記多数の連結部は、前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含むことを特徴とする。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に形成されて前記多数の連結部の各々の周辺を全て覆い得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に充填された液状又はゲル状のギャップ充填物質が硬化されて形成され得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に粉末状態で充填されたギャップ充填物質が溶融及び硬化されて形成され得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間の内側領域を占有し、前記多数の内側連結部の各々の周囲を覆う内側充填部と、前記マイクロＬＥＤと前記サブマウント基板との間の外郭領域を占有し、前記外郭連結部の周囲を覆う外郭充填部と、を含み得る。
前記ギャップ充填層は、前記サブマウント基板の外郭の空の領域上で前記マイクロＬＥＤの外郭側面を覆う周囲部を更に含み得る。
前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々との間を電気的に連結するソルダーを含み得る。
前記多数の連結部の各々は、前記電極パッド及び前記電極のうちのいずれか一つに連結された金属ピラーと、前記金属ピラーに形成されたソルダーと、を含み得る。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールは、単一の第１導電型半導体層と前記第１導電型半導体層に形成される多数のＬＥＤセルを含み、各ＬＥＤセルが活性層、及び第２導電型半導体層を含むマイクロＬＥＤと、前記マイクロＬＥＤがマウントされたサブマウント基板と、前記マイクロＬＥＤに形成された多数の電極パッドと、前記多数の電極パッドに対応するように前記サブマウント基板上に形成された多数の電極と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部と、前記マイクロＬＥＤと前記サブマウント基板との間のギャップに充填されて形成され、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層と、を備え、前記マイクロＬＥＤは、内側に前記多数のＬＥＤセルがマトリックス状に配列されて形成され、前記多数の電極パッドは、前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、前記第２導電型半導体層及び前記活性層をエッチングして形成された前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結され、ＬＥＤセル全体の周辺を取り囲む外郭側に設けられた共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結された多数の第１電極と、前記共通電極パッドに連結された第２電極と、を含むことを特徴とする。
前記多数の連結部は、前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含み得る。
前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間の内側領域を占有し、前記多数の内側連結部の各々の周囲を覆う内側充填部と、前記マイクロＬＥＤと前記サブマウント基板との間の外郭領域を占有し、前記外郭連結部の周囲を覆う外郭充填部と、を含み得る。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールは、単一の第１導電型半導体層と前記第１導電型半導体層に形成される多数のＬＥＤセルを含み、各ＬＥＤセルが活性層、及び第２導電型半導体層を含むマイクロＬＥＤと、前記マイクロＬＥＤがマウントされたサブマウント基板と、前記マイクロＬＥＤに形成された多数の電極パッドと、前記多数の電極パッドに対応するように前記サブマウント基板上に形成された多数の電極と、前記ＬＥＤセルを覆うように形成され、電極パッドを露出させるパッド露出ホールが形成されたセルカバー層と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部と、を備え、前記多数の連結部の各々は、前記電極パッド及び前記電極のうちのいずれか一つに接して形成された導電性ソフトブロックと、垂直方向の力によって前記導電性ソフトブロックに挿入されて電気的に連結された導電性挿入ロッドと、を含み、前記導電性ソフトブロックは、前記セルカバー層と接触するように形成され、前記パッド露出ホールを介して前記電極パッドと接触し、前記多数の電極パッドは、前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、前記第２導電型半導体層及び前記活性層をエッチングして形成された前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結され、ＬＥＤセル全体の周辺を取り囲む外郭側に設けられた共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結された多数の第１電極と、前記共通電極パッドに連結された第２電極と、を含むことを特徴とする。
前記電極を覆うように前記サブマウント基板側に形成され、前記電極を露出させる電極露出ホールが形成された電気絶縁性の電極カバー層をさらに備え、前記導電性挿入ロッドは、前記電極露出ホールを介して前記電極と連結されて垂直に立てられ得る。
上記目的を達成するためになされた本発明の一態様によるマイクロＬＥＤモジュールの製造方法は、多数の電極パッドが形成されたマイクロＬＥＤを準備する段階と、多数の電極が形成されたサブマウント基板を準備する段階と、前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部を用いて、前記マイクロＬＥＤを前記サブマウント基板に向い合うようにマウントする段階と、前記マイクロＬＥＤと前記サブマウント基板との間に、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層を形成する段階と、を有し、前記マイクロＬＥＤは、単一の第１導電型半導体層と前記第１導電型半導体層に形成される多数のＬＥＤセルを含み、各ＬＥＤセルが活性層、及び第２導電型半導体層を含み、前記多数の電極パッドは、前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、前記第２導電型半導体層及び前記活性層をエッチングして形成された前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結され、ＬＥＤセル全体の周辺を取り囲む外郭側に設けられた共通電極パッドと、を含み、前記多数の電極は、前記多数の個別電極パッドに連結された多数の第１電極と、前記共通電極パッドに連結された第２電極と、を含むことを特徴とする。

Claims (17)

  1. 各ＬＥＤセルが第１導電型半導体層、活性層、及び第２導電型半導体層を含む多数のＬＥＤセルを有するマイクロＬＥＤと、
    前記マイクロＬＥＤがマウントされたサブマウント基板と、
    前記多数のＬＥＤセルに形成された多数の電極パッドと、
    前記多数の電極パッドに対応するように前記サブマウント基板上に形成された多数の電極と、
    前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部と、
    前記マイクロＬＥＤと前記サブマウント基板との間のギャップに充填されて形成され、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層と、を備えることを特徴とするマイクロＬＥＤモジュール。
  2. 前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に形成されて前記多数の連結部の各々の周辺を全て覆うことを特徴とする請求項１に記載のマイクロＬＥＤモジュール。
  3. 前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に充填された液状又はゲル状のギャップ充填物質が硬化されて形成されることを特徴とする請求項１に記載のマイクロＬＥＤモジュール。
  4. 前記ギャップ充填層は、前記マイクロＬＥＤと前記サブマウント基板との間に粉末状態で充填されたギャップ充填物質が溶融及び硬化されて形成されることを特徴とする請求項１に記載のマイクロＬＥＤモジュール。
  5. 前記マイクロＬＥＤは、内側に前記多数のＬＥＤセルがマトリックス状に配列されて形成され、外側に前記第１導電型半導体層の露出領域が形成された構造を含むことを特徴とする請求項１に記載のマイクロＬＥＤモジュール。
  6. 前記多数の電極パッドは、
    前記多数のＬＥＤセルの各々の前記第２導電型半導体層に連結され、マトリックス状に配列されて形成された多数の個別電極パッドと、
    前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結された外郭側の共通電極パッドと、を含み、
    前記多数の電極は、
    前記多数の個別電極パッドに連結された多数の第１電極と、
    前記共通電極パッドに連結された第２電極と、を含み、
    前記多数の連結部は、
    前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、
    前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含むことを特徴とする請求項５に記載のマイクロＬＥＤモジュール。
  7. 前記ギャップ充填層は、
    前記マイクロＬＥＤと前記サブマウント基板との間の内側領域を占有し、前記多数の内側連結部の各々の周囲を覆う内側充填部と、
    前記マイクロＬＥＤと前記サブマウント基板との間の外郭領域を占有し、前記外郭連結部の周囲を覆う外郭充填部と、を含むことを特徴とする請求項６に記載のマイクロＬＥＤモジュール。
  8. 前記ギャップ充填層は、前記サブマウント基板の外郭の空の領域上で前記マイクロＬＥＤの外郭側面を覆う周囲部を更に含むことを特徴とする請求項７に記載のマイクロＬＥＤモジュール。
  9. 前記多数の連結部の各々は、
    前記電極パッド及び前記電極のうちのいずれか一つに連結された金属ピラーと、
    前記金属ピラーに形成されたソルダーと、を含むことを特徴とする請求項１に記載のマイクロＬＥＤモジュール。
  10. 前記多数の連結部の各々は、
    前記電極パッド及び前記電極のうちのいずれか一つに接して形成された導電性ソフトブロックと、
    垂直方向の力によって前記導電性ソフトブロックに挿入されて電気的に連結された導電性挿入ロッドと、を含むことを特徴とする請求項１に記載のマイクロＬＥＤモジュール。
  11. 前記ギャップ充填層は、
    前記マイクロＬＥＤと前記サブマウント基板との間の領域のうちの前記多数のマイクロＬＥＤセルが存在する内側領域を占有する内側充填部と、
    前記マイクロＬＥＤと前記サブマウント基板との間の領域のうちの前記多数のマイクロＬＥＤセルが存在しない外郭領域を占有する外郭充填部と、を含むことを特徴とする請求項１に記載のマイクロＬＥＤモジュール。
  12. 前記ギャップ充填層は、
    前記マイクロＬＥＤと前記サブマウント基板との間を占有する充填部と、
    前記サブマウント基板の外郭の空の領域上で前記マイクロＬＥＤの外郭側面を覆う周囲部と、を含むことを特徴とする請求項１に記載のマイクロＬＥＤモジュール。
  13. 多数の電極パッドが形成されたマイクロＬＥＤを準備する段階と、
    多数の電極が形成されたサブマウント基板を準備する段階と、
    前記多数の電極パッドと前記多数の電極との間を連結する多数の連結部を用いて、前記マイクロＬＥＤを前記サブマウント基板に向い合うようにマウントする段階と、
    前記マイクロＬＥＤと前記サブマウント基板との間に、前記マイクロＬＥＤ及び前記サブマウント基板に対して接合力を有するギャップ充填層を形成する段階と、を有することを特徴とするマイクロＬＥＤモジュールの製造方法。
  14. 前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々とを電気的に連結するソルダーを含み、
    前記ギャップ充填層を形成する段階は、前記ソルダーの溶融及び硬化後に前記マイクロＬＥＤと前記サブマウント基板との間に液状、ゲル状、又は粉末状のギャップ充填物質を充填することを特徴とする請求項１３に記載のマイクロＬＥＤモジュールの製造方法。
  15. 前記多数の連結部の各々は、溶融後に硬化されて前記多数の電極パッドの各々と前記多数の電極の各々とを電気的に連結するソルダーを含み、
    前記ギャップ充填層を形成する段階は、前記ソルダーの溶融前に前記マイクロＬＥＤと前記サブマウント基板との間に液状、ゲル状、又は粉末状のギャップ充填物質を充填することを特徴とする請求項１３に記載のマイクロＬＥＤモジュールの製造方法。
  16. 前記多数の電極パッドは、
    前記多数のＬＥＤセルの各々の第２導電型半導体層に連結され、マトリックス状に配列されて形成される多数の個別電極パッドと、
    前記第１導電型半導体層の露出領域で前記第１導電型半導体層に連結される外郭側の共通電極パッドと、を含み、
    前記多数の電極は、
    前記多数の個別電極パッドに連結される多数の第１電極と、
    前記共通電極パッドに連結される第２電極と、を含み、
    前記多数の連結部は、
    前記多数の個別電極パッドと前記多数の第１電極とを連結する多数の内側連結部と、
    前記共通電極パッドと前記第２電極とを連結する外郭連結部と、を含むことを特徴とする請求項１３に記載のマイクロＬＥＤモジュールの製造方法。
  17. 前記マウントする段階は、ソルダーを含む連結部を用いて前記電極パッドと前記電極とを連結し、前記ソルダーを溶融させる加熱及び前記ソルダーを硬化させる冷却過程において、前記サブマウント基板と前記マイクロＬＥＤのＬＥＤ基板とをそれぞれ異なる加熱−冷却曲線で制御することを特徴とする請求項１３に記載のマイクロＬＥＤモジュールの製造方法。
JP2017145248A 2016-12-23 2017-07-27 マイクロｌｅｄモジュール及びその製造方法 Active JP6374062B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-2016-0177568 2016-12-23
KR1020160177568A KR20180073971A (ko) 2016-12-23 2016-12-23 마이크로 엘이디와 액티브 메트릭스 기판의 플립 본딩 방법 및 플립 본딩 구조
KR10-2016-0179732 2016-12-27
KR1020160179732A KR20180075856A (ko) 2016-12-27 2016-12-27 마이크로 엘이디 모듈 및 그 제조방법
KR1020170018842A KR102657114B1 (ko) 2017-02-10 2017-02-10 마이크로 엘이디 모듈 및 그 제조방법
KR1020170018824A KR20180092719A (ko) 2017-02-10 2017-02-10 마이크로 엘이디 모듈 및 그 제조방법
KR10-2017-0018842 2017-02-10
KR10-2017-0018824 2017-02-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018134883A Division JP6636098B2 (ja) 2016-12-23 2018-07-18 マイクロｌｅｄモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018107421A true JP2018107421A (ja) 2018-07-05
JP6374062B2 JP6374062B2 (ja) 2018-08-15

Family

ID=62625713

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017145248A Active JP6374062B2 (ja) 2016-12-23 2017-07-27 マイクロｌｅｄモジュール及びその製造方法
JP2018134883A Active JP6636098B2 (ja) 2016-12-23 2018-07-18 マイクロｌｅｄモジュール及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018134883A Active JP6636098B2 (ja) 2016-12-23 2018-07-18 マイクロｌｅｄモジュール及びその製造方法

Country Status (5)

Country Link
US (2) US10410998B2 (ja)
EP (1) EP3561870A4 (ja)
JP (2) JP6374062B2 (ja)
CN (1) CN110100309A (ja)
WO (1) WO2018117361A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970536A (zh) * 2018-09-28 2020-04-07 丰田合成株式会社 发光装置
JP2020107874A (ja) * 2018-12-25 2020-07-09 日亜化学工業株式会社 光源装置の製造方法および光源装置
KR20200124157A (ko) 2019-04-23 2020-11-02 가부시기가이샤 디스코 광 디바이스층의 이설 방법
KR20210004848A (ko) 2019-07-05 2021-01-13 가부시기가이샤 디스코 광 디바이스의 이설 방법
WO2021066026A1 (ja) * 2019-09-30 2021-04-08 昭和電工マテリアルズ株式会社 接合用銅ペースト、接合体の製造方法及び接合体
JPWO2020021978A1 (ja) * 2018-07-27 2021-08-02 株式会社ジャパンディスプレイ 検出装置付き表示機器
JP2022551676A (ja) * 2019-08-16 2022-12-13 京東方科技集團股▲ふん▼有限公司 表示バックプレーン及びその製造方法、表示装置
KR20230058007A (ko) * 2020-09-16 2023-05-02 알디텍 가부시키가이샤 반도체 발광소자 칩 집적 장치 및 그 제조 방법
KR20230115897A (ko) 2022-01-27 2023-08-03 가부시기가이샤 디스코 웨이퍼의 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
TWI611573B (zh) * 2017-06-09 2018-01-11 晶典有限公司 微發光二極體顯示模組的製造方法
TWI633681B (zh) * 2017-06-09 2018-08-21 美商晶典有限公司 微發光二極體顯示模組的製造方法
US11621381B2 (en) * 2018-11-09 2023-04-04 Samsung Electronics Co., Ltd. Mounting structure for mounting micro LED
KR20200094498A (ko) 2019-01-30 2020-08-07 삼성전자주식회사 마스크를 포함하는 마이크로 엘이디 전사 장치 및 이를 이용한 마이크로 엘이디 전사 방법
CN111863832B (zh) * 2019-04-30 2024-04-09 成都辰显光电有限公司 显示面板及其制造方法、电子设备
US11688724B2 (en) 2019-05-31 2023-06-27 Boe Technology Group Co., Ltd. Display backplate and method for manufacturing same, display panel and method for manufacturing same, and display device
WO2020238173A1 (zh) 2019-05-31 2020-12-03 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
CN110600496A (zh) * 2019-09-20 2019-12-20 上海显耀显示科技有限公司 一种Micro-LED芯片封装结构
CN110544704B (zh) * 2019-09-25 2022-04-08 京东方科技集团股份有限公司 驱动基板及制作方法、微led绑定方法
KR20210044958A (ko) 2019-10-15 2021-04-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI779242B (zh) * 2019-10-28 2022-10-01 錼創顯示科技股份有限公司 微型發光二極體裝置
CN113574686B (zh) * 2019-12-02 2023-01-31 京东方科技集团股份有限公司 驱动电路基板、led显示面板及其制作方法、显示装置
CN111192869B (zh) * 2020-01-08 2022-08-02 錼创显示科技股份有限公司 基板和显示设备
KR20210107227A (ko) 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US20210288222A1 (en) * 2020-03-11 2021-09-16 Lumileds Llc Light Emitting Diode Devices With Common Electrode
US11824037B2 (en) * 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate
CN113066801B (zh) * 2021-03-19 2024-02-09 合肥京东方光电科技有限公司 背板结构、微型发光二极管显示面板及其制备方法
TWI771171B (zh) * 2021-04-16 2022-07-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
WO2023129807A1 (en) * 2021-12-31 2023-07-06 Lumileds Llc Hybrid bonding with micro-light emitting diode (led) devices
WO2024011442A1 (zh) * 2022-07-13 2024-01-18 厦门市芯颖显示科技有限公司 绑定组件、微型电子部件及绑定背板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188289A (ja) * 1992-12-21 1994-07-08 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1012932A (ja) * 1996-01-18 1998-01-16 Motorola Inc 基板を除去したｌｅｄディスプレイ・パッケージおよび製造方法
JP2000232129A (ja) * 1999-02-10 2000-08-22 Sony Corp 半導体実装装置と、半導体実装装置の製造方法と、電子機器
JP2001326388A (ja) * 2000-05-12 2001-11-22 Rohm Co Ltd 半導体発光装置
JP2003031858A (ja) * 2001-05-15 2003-01-31 Lumileds Lighting Us Llc 低屈折率の充填物を有する半導体ｌｅｄフリップチップ
KR100470904B1 (ko) * 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
JP2007519214A (ja) * 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
JP2010251807A (ja) * 2010-08-09 2010-11-04 Toshiba Corp 発光装置
JP2012504856A (ja) * 2008-10-03 2012-02-23 ヴァーシテック・リミテッド 半導体カラー調節可能広帯域光源及びフルカラーマイクロディスプレイ
US20130134462A1 (en) * 2010-08-16 2013-05-30 Korea Phototonics Technology Institute Light emitting diode having multi-cell structure and method of manufacturing the same
US20150340346A1 (en) * 2014-05-24 2015-11-26 Chen-Fu Chu Structure of a semiconductor array
WO2016018109A1 (ko) * 2014-07-31 2016-02-04 서울바이오시스 주식회사 발광 다이오드

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378470A (ja) 1986-09-19 1988-04-08 富士通株式会社 多端子電子部品用半田付装置
KR910006706B1 (ko) * 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
JPH05110241A (ja) 1991-10-18 1993-04-30 Mitsubishi Electric Corp プリント基板への半田供給方法
JPH0737911A (ja) 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体素子のダイボンド装置、及びダイボンド方法
JPH08222603A (ja) * 1995-02-15 1996-08-30 Oki Electric Ind Co Ltd ハンダバンプ接続方法
JPH09153522A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
US6316735B1 (en) * 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
US6131795A (en) * 1997-11-10 2000-10-17 Matsushita Electric Industrial Co., Ltd. Thermal compression bonding method of electronic part with solder bump
JP3399323B2 (ja) * 1997-11-10 2003-04-21 松下電器産業株式会社 半田バンプ付電子部品の熱圧着方法
AU2002253352A1 (en) * 2001-05-02 2002-11-11 Newage International Limited A toroidal electrical machine and an annular winding carrier therefor
US7691723B2 (en) * 2005-01-07 2010-04-06 Honeywell International Inc. Bonding system having stress control
WO2006112384A1 (ja) * 2005-04-15 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP5008940B2 (ja) 2006-10-06 2012-08-22 株式会社カワタ ピストンポンプ
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
KR100977260B1 (ko) * 2007-12-28 2010-08-23 한국 고덴시 주식회사 고출력 엘이디 패키지 및 그 제조방법
KR101589897B1 (ko) * 2009-05-18 2016-01-29 박기용 서브마운트 접합 방법 및 그 장치
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
WO2011071559A1 (en) * 2009-12-09 2011-06-16 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display
CN102959708B (zh) * 2010-06-29 2016-05-04 柯立芝照明有限公司 具有易弯曲基板的电子装置
KR101259876B1 (ko) * 2011-04-19 2013-05-02 남경 주식회사 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법
JP6083041B2 (ja) * 2012-02-28 2017-02-22 ボンドテック株式会社 接合方法、接合システム、および半導体デバイスの製造方法
US9269873B2 (en) * 2012-03-13 2016-02-23 Citizen Holdings Co., Ltd. Semiconductor light emitting device and method for manufacturing same
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
CN103165038B (zh) * 2012-11-16 2016-03-23 映瑞光电科技(上海)有限公司 一种led显示屏及其制作方法
JP2014225586A (ja) 2013-05-17 2014-12-04 日清紡メカトロニクス株式会社 電子部品実装装置
JP2015135869A (ja) * 2014-01-16 2015-07-27 株式会社テラプローブ 半導体装置、及び半導体装置の製造方法
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
US10014272B2 (en) * 2015-05-11 2018-07-03 Asm Technology Singapore Pte Ltd Die bonding with liquid phase solder
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US10170671B2 (en) * 2016-05-25 2019-01-01 Chen-Fu Chu Methods of filling a flowable material in a gap of an assembly module
CN106129028B (zh) * 2016-07-13 2018-10-19 京东方科技集团股份有限公司 一种发光二极管显示阵列及其制作方法、可穿戴设备

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188289A (ja) * 1992-12-21 1994-07-08 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1012932A (ja) * 1996-01-18 1998-01-16 Motorola Inc 基板を除去したｌｅｄディスプレイ・パッケージおよび製造方法
JP2000232129A (ja) * 1999-02-10 2000-08-22 Sony Corp 半導体実装装置と、半導体実装装置の製造方法と、電子機器
JP2001326388A (ja) * 2000-05-12 2001-11-22 Rohm Co Ltd 半導体発光装置
JP2003031858A (ja) * 2001-05-15 2003-01-31 Lumileds Lighting Us Llc 低屈折率の充填物を有する半導体ｌｅｄフリップチップ
KR100470904B1 (ko) * 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
JP2007519214A (ja) * 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
JP2012504856A (ja) * 2008-10-03 2012-02-23 ヴァーシテック・リミテッド 半導体カラー調節可能広帯域光源及びフルカラーマイクロディスプレイ
JP2010251807A (ja) * 2010-08-09 2010-11-04 Toshiba Corp 発光装置
US20130134462A1 (en) * 2010-08-16 2013-05-30 Korea Phototonics Technology Institute Light emitting diode having multi-cell structure and method of manufacturing the same
US20150340346A1 (en) * 2014-05-24 2015-11-26 Chen-Fu Chu Structure of a semiconductor array
WO2016018109A1 (ko) * 2014-07-31 2016-02-04 서울바이오시스 주식회사 발광 다이오드

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020021978A1 (ja) * 2018-07-27 2021-08-02 株式会社ジャパンディスプレイ 検出装置付き表示機器
JP7044882B2 (ja) 2018-07-27 2022-03-30 株式会社ジャパンディスプレイ 検出装置付き表示機器
CN110970536B (zh) * 2018-09-28 2023-06-09 丰田合成株式会社 发光装置
CN110970536A (zh) * 2018-09-28 2020-04-07 丰田合成株式会社 发光装置
JP2020107874A (ja) * 2018-12-25 2020-07-09 日亜化学工業株式会社 光源装置の製造方法および光源装置
JP7366337B2 (ja) 2018-12-25 2023-10-23 日亜化学工業株式会社 光源装置の製造方法および光源装置
KR20200124157A (ko) 2019-04-23 2020-11-02 가부시기가이샤 디스코 광 디바이스층의 이설 방법
US11011670B2 (en) 2019-04-23 2021-05-18 Disco Corporation Optical device layer transferring method
JP7333192B2 (ja) 2019-04-23 2023-08-24 株式会社ディスコ 移設方法
KR20210004848A (ko) 2019-07-05 2021-01-13 가부시기가이샤 디스코 광 디바이스의 이설 방법
JP2022551676A (ja) * 2019-08-16 2022-12-13 京東方科技集團股▲ふん▼有限公司 表示バックプレーン及びその製造方法、表示装置
JP7464540B2 (ja) 2019-08-16 2024-04-09 京東方科技集團股▲ふん▼有限公司 表示バックプレーン及びその製造方法、表示装置
WO2021066026A1 (ja) * 2019-09-30 2021-04-08 昭和電工マテリアルズ株式会社 接合用銅ペースト、接合体の製造方法及び接合体
KR20230058007A (ko) * 2020-09-16 2023-05-02 알디텍 가부시키가이샤 반도체 발광소자 칩 집적 장치 및 그 제조 방법
KR102638029B1 (ko) 2020-09-16 2024-02-16 알디텍 가부시키가이샤 반도체 발광소자 칩 집적 장치 및 그 제조 방법
KR20230115897A (ko) 2022-01-27 2023-08-03 가부시기가이샤 디스코 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
US11069664B2 (en) 2021-07-20
JP2018166224A (ja) 2018-10-25
US20180182740A1 (en) 2018-06-28
JP6636098B2 (ja) 2020-01-29
EP3561870A4 (en) 2020-11-25
US20200388596A1 (en) 2020-12-10
JP6374062B2 (ja) 2018-08-15
CN110100309A (zh) 2019-08-06
WO2018117361A1 (ko) 2018-06-28
EP3561870A1 (en) 2019-10-30
US10410998B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
JP6374062B2 (ja) マイクロｌｅｄモジュール及びその製造方法
US11450785B2 (en) Transfer carrier for micro light-emitting element
EP2168178B1 (en) Substrate removal during led formation
CN101868863B (zh) 用于衬底剥离的鲁棒led结构
JP5378130B2 (ja) 半導体発光装置
KR101607790B1 (ko) 반도체 장치 제조 방법 및 반도체 장치
JP6499778B1 (ja) 高効率マイクロｌｅｄモジュールの製造方法
JP6171043B2 (ja) エピ応力が低減された発光デバイス
TWI429114B (zh) 半導體發光元件之安裝方法
CN112074934A (zh) 嵌入式封装中的应力缓冲层
WO2019087024A1 (en) Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
WO2010058503A1 (ja) 半導体装置およびその製造方法
KR20180092719A (ko) 마이크로 엘이디 모듈 및 그 제조방법
JP2011054727A (ja) 半導体装置、その製造方法、及びワイヤボンディング方法
KR102657114B1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
TWI823087B (zh) 巨量轉移晶片的裝置
KR20180075856A (ko) 마이크로 엘이디 모듈 및 그 제조방법
US10354973B2 (en) Method for producing semiconductor chip
KR102657122B1 (ko) 마이크로 엘이디의 플립 본딩 방법
JP2014033233A (ja) 発光装置
JP5838312B2 (ja) インターポーザおよびその製造方法
WO2023164842A1 (zh) 发光二极管及其制造工艺、显示装置及其制造工艺
TW202331804A (zh) 發光二極體晶片的製作方法及發光二極體晶片

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180718

R150 Certificate of patent or registration of utility model

Ref document number: 6374062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250