JP7044882B2 - 検出装置付き表示機器 - Google Patents

検出装置付き表示機器 Download PDF

Info

Publication number
JP7044882B2
JP7044882B2 JP2020532244A JP2020532244A JP7044882B2 JP 7044882 B2 JP7044882 B2 JP 7044882B2 JP 2020532244 A JP2020532244 A JP 2020532244A JP 2020532244 A JP2020532244 A JP 2020532244A JP 7044882 B2 JP7044882 B2 JP 7044882B2
Authority
JP
Japan
Prior art keywords
electrode
detection
light emitting
substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020532244A
Other languages
English (en)
Other versions
JPWO2020021978A1 (ja
Inventor
雅延 池田
康弘 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of JPWO2020021978A1 publication Critical patent/JPWO2020021978A1/ja
Application granted granted Critical
Publication of JP7044882B2 publication Critical patent/JP7044882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0447—Position sensing using the local deformation of sensor cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04105—Pressure sensors for measuring the pressure or force exerted on the touch surface without providing the touch position

Description

本発明は、検出装置付き表示機器に関する。
近年、表示素子として無機発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いた無機ＥＬディスプレイが注目されている（例えば、特許文献１参照）。無機ＥＬディスプレイは、異なる色の光を出射する複数の発光素子がアレイ基板上に配列される。無機ＥＬディスプレイは、自発光素子を用いているため光源が不要であり、また、カラーフィルタを介さずに光が出射されるため光の利用効率が高い。また、無機ＥＬディスプレイは、表示素子として有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）を用いた有機ＥＬディスプレイに比べて耐環境性に優れる。
特表２０１７－５２９５５７号公報
無機ＥＬディスプレイにおいて、指等の入力面への接触又は近接を検出するタッチ検出や、入力面へ加えられた押力を検出する力検出等の機能を備えることが要求されている。
本発明は、力を好適に検出できる検出装置付き表示機器を提供することを目的とする。
本発明の一態様の検出装置付き表示機器は、第１主面と、前記第１主面と反対側の第２主面とを有する基板と、前記基板の表示領域において、前記第１主面側に設けられた複数の無機発光素子と、前記無機発光素子を挟んで前記基板の前記第１主面と対向する第１電極と、前記基板と前記第１電極との間に設けられ、少なくとも前記無機発光素子の側面を覆う第１平坦化層と、前記基板の前記第２主面と対向し、前記第１電極との間の距離の変化に応じた信号を出力する第２電極と、を有する。
図１は、第１実施形態に係る検出装置付き表示機器の構成を示すブロック図である。 図２は、第１実施形態に係る検出装置付き表示機器の表示装置、検出装置及び制御部の構成を示すブロック図である。 図３は、第１実施形態に係る検出装置付き表示機器の概略断面構造を示す断面図である。 図４は、第１実施形態に係る表示装置を模式的に示す平面図である。 図５は、複数の画素を示す平面図である。 図６は、図４のＰａ－Ｐｂ－Ｐｃ線に沿う断面図である。 図７は、第１実施形態に係る検出装置を模式的に示す平面図である。 図８は、第１電極と発光素子の関係を示す平面図である。 図９は、第１実施形態に係る発光素子を示す断面図である。 図１０は、第１実施形態に係る検出装置付き表示機器の動作例を示すタイミング波形図である。 図１１は、第１実施形態の第１変形例に係る検出装置を模式的に示す平面図である。 図１２は、第１実施形態の第１変形例に係る検出装置付き表示機器の概略断面構造を示す断面図である。 図１３は、第１実施形態の第２変形例に係る検出装置付き表示機器の概略断面構造を示す断面図である。 図１４は、第１実施形態の第３変形例に係る検出装置付き表示機器の概略断面構造を示す断面図である。 図１５は、第１実施形態の第４変形例に係る検出装置を模式的に示す平面図である。 図１６は、第２実施形態に係る検出装置付き表示機器の概略断面構造を示す断面図である。 図１７は、第２実施形態に係る発光素子を示す断面図である。 図１８は、第３実施形態に係る検出装置付き表示機器の概略断面構造を示す断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１実施形態）
図１は、第１実施形態に係る検出装置付き表示機器の構成を示すブロック図である。図１に示すように、検出装置付き表示機器１は、表示装置２と、検出装置５と、制御部ＣＴＲＬと、を含む。
検出装置５は、タッチ検出部５１と、力検出部５２と、を含む。なお、力検出部５２は、タッチ検出部５１を構成する基板又は電極及び表示装置２を構成する基板又は電極の少なくとも一部を兼用した装置である。
タッチ検出部５１は、被検出物ＯＢＪの、検出装置付き表示機器１の入力面ＩＳへの接触又は近接を検出する。タッチ検出部５１は、被検出物ＯＢＪが入力面ＩＳと垂直な方向で重なる領域の接触又は近接に応じた信号を、制御部ＣＴＲＬに出力する。なお、入力面ＩＳは、検出装置５を形成するセンサ基体５３に平行な平面であり、例えば、カバー部材１００の表面である。
被検出物ＯＢＪは、入力面ＩＳと接触して変形する第１の種類の物であってもよいし、入力面ＩＳと接触しても変形しない又は第１の種類の物と比較して相対的に変形が少ない第２の種類の物であってもよい。第１の種類の物は、指が例示されるが、これに限定されない。第２の種類の物は、樹脂又は金属のスタイラスペンが例示されるが、これに限定されない。
タッチ検出部５１は、静電容量方式センサ又は抵抗膜方式センサが例示されるが、これらに限定されない。静電容量方式は、相互静電容量方式又は自己静電容量方式が例示される。
表示装置２は、入力面ＩＳ側に向けて画像を表示する。表示装置２は、表示素子として無機発光ダイオード（ＬＥＤ：Light Emitting Diode）を用いたマイクロＬＥＤ（Ｍｉｃｒｏ ＬＥＤ）表示装置又はｍｉｎｉ－ＬＥＤ表示装置である。表示素子は、平面視で、３μｍ以上、３００μｍ以下程度の大きさを有するマイクロＬＥＤチップである。なお、マイクロＬＥＤのマイクロは、表示素子の大きさを限定するものではない。
力検出部５２は、被検出物ＯＢＪが入力面ＩＳに加える押力を検出する。具体的には、力検出部５２は、被検出物ＯＢＪが入力面ＩＳに加える押力に応じた信号を、制御部ＣＴＲＬに出力する。力検出部５２は、静電容量方式センサが例示される。
制御部ＣＴＲＬは、力検出部５２から出力される信号に基づいて、力を表す力信号値を算出する。制御部ＣＴＲＬは、表示制御部１１と、検出制御部４と、ホストＨＳＴと、を含む。検出制御部４は、タッチ検出制御部４０と、力検出制御部４８と、を含む。
表示制御部１１は、表示装置２の基板上に実装されたＩＣチップ（例えば、駆動ＩＣ２００）が例示される。検出制御部４は、センサ基体５３に接続されたプリント基板（例えば、フレキシブルプリント基板）上に実装されたＩＣチップが例示される。ホストＨＳＴは、ＣＰＵ（Central Processing Unit）が例示される。表示制御部１１、検出制御部４及びホストＨＳＴは、協働してタッチ検出部５１、表示装置２及び力検出部５２を制御する。なお、表示制御部１１を構成するＩＣチップは、表示装置２の基板に接続されたプリント基板上に実装されてもよく、表示制御部１１及び検出制御部４は、１つのＩＣチップ内に内蔵されていてもよい。
力信号値を算出するための処理は、制御部ＣＴＲＬにおいて、表示制御部１１が実行してもよいし、検出制御部４が実行してもよいし、ホストＨＳＴが実行してもよい。また、表示制御部１１、検出制御部４、及びホストＨＳＴの内の２つ以上が協働して実行してもよい。
図２は、第１実施形態に係る検出装置付き表示機器の表示装置、検出装置及び制御部の構成を示すブロック図である。図２に示すように、制御部ＣＴＲＬは、表示制御部１１と、ゲートドライバ１２と、ソースドライバ１３と、ソースセレクタ部１３Ｓと、検出制御部４と、を含む。検出装置付き表示機器１は、表示装置２の上に、タッチ検出部５１を装着した装置である。なお、表示装置２として使用される基板や電極などの一部の部材が、タッチ検出部５１として使用される基板や電極などの一部の部材に兼用されてもよい。また、ゲートドライバ１２、ソースドライバ１３、ソースセレクタ部１３Ｓの少なくともいずれか一つは、表示制御部１１のＩＣチップ内に内蔵されていてもよいし、表示装置２を構成する基板上に設けられていてもよい。
表示装置２は、ゲートドライバ１２から供給される走査信号Ｖｓｃａｎに従って、１水平ラインずつ順次走査して表示を行う装置である。表示制御部１１は、ゲートドライバ１２、ソースドライバ１３及び検出制御部４を制御する回路（制御装置）である。表示制御部１１は、ホストＨＳＴより供給された映像信号Ｖｄｉｓｐに基づいて、ゲートドライバ１２、ソースドライバ１３及び検出制御部４にそれぞれ制御信号を供給する。また、表示制御部１１は、１水平ライン分の映像信号Ｖｄｉｓｐから、画素信号Ｖｐｉｘを時分割多重化した画像信号ＳＩＧを生成し、ソースドライバ１３に供給する。
ゲートドライバ１２は、表示制御部１１から供給される制御信号に基づいて、表示装置２の、表示駆動の対象となる１水平ラインを順次選択する回路である。言い換えると、表示装置２に含まれるゲート線の中で表示駆動の対象として選択されたゲート線に走査信号Ｖｓｃａｎを供給する回路である。
ソースドライバ１３は、表示制御部１１から供給される制御信号に基づいて、表示装置２の、各画素Ｐｉｘに画素信号Ｖｐｉｘを供給する回路である。ソースドライバ１３には、例えば６ビットのＲ（赤）、Ｇ（緑）及びＢ（青）の画像信号ＳＩＧが与えられる。
ソースドライバ１３は、表示制御部１１から画像信号ＳＩＧを受け取り、ソースセレクタ部１３Ｓに供給する。また、ソースドライバ１３は、画像信号ＳＩＧに多重化された画素信号Ｖｐｉｘを分離するために必要なスイッチ制御信号ＳＥＬを生成し、画像信号ＳＩＧとともにソースセレクタ部１３Ｓに供給する。ソースセレクタ部１３Ｓは複数のスイッチ素子を有し、ソースドライバ１３からスイッチ制御信号ＳＥＬ及び画像信号ＳＩＧを受け取り、画素信号Ｖｐｉｘを生成し、表示装置２に供給する。ソースセレクタ部１３Ｓは、ソースドライバ１３と表示制御部１１との間の配線数を少なくすることができる。ソースセレクタ部１３Ｓはなくてもよい。つまり、表示制御部１１から直接画素信号Ｖｐｉｘがソースドライバ１３に供給されてもよい。また、ソースドライバ１３の一部の制御は、表示制御部１１が行ってもよく、ソースセレクタ部１３Ｓのみが配置されていてもよい。
検出制御部４は、第１駆動電極ドライバ１４を含む。第１駆動電極ドライバ１４は、検出タイミング制御部４６から供給される制御信号に基づいて、検出装置５の駆動電極Ｔｘにタッチ駆動信号Ｖｔｘｄを供給する回路である。タッチ駆動信号Ｖｔｘｄは、例えば、所定の周波数（例えば数ｋＨｚ～数百ｋＨｚ程度）の交流矩形波である。なお、タッチ駆動信号Ｖｔｘｄの交流波形は、サイン波や三角波であってもよい。また、第１駆動電極ドライバ１４は、タッチ検出制御部４０が自己静電容量方式によるタッチ検出動作を行う場合に、駆動電極Ｔｘ又は検出電極Ｒｘ１のいずれか一方にタッチ駆動信号Ｖｔｘｄを供給する。
検出制御部４は、第２駆動電極ドライバ１５を含む。第２駆動電極ドライバ１５は、検出タイミング制御部４６から供給される制御信号に基づいて、検出装置５の駆動電極Ｔｘ又は検出電極Ｒｘ１の少なくとも一方に第２駆動信号Ｖｄを供給する回路である。また、第２駆動電極ドライバ１５は、力検出制御部４８が自己静電容量方式による力検出動作を行う際に、第２電極Ｒｘ２に第２駆動信号Ｖｄを供給してもよい。
タッチ検出部５１は、第１駆動電極ドライバ１４から供給されるタッチ駆動信号Ｖｔｘｄに従って、１検出ブロックずつ順次走査してタッチ検出を行う。タッチ検出部５１は、例えば、静電容量方式のタッチパネルである。タッチ検出部５１は、第１電極５４（駆動電極Ｔｘ及び検出電極Ｒｘ１（図７参照））を有し、指等の外部物体の近接又は接触に伴う駆動電極Ｔｘと検出電極Ｒｘ１との間の容量変化に応じたタッチ検出信号Ｖｄｅｔ１を供給する。タッチ検出部５１は、相互静電容量方式のタッチ検出及び自己静電容量方式のタッチ検出の両方を実行する。又は、タッチ検出部５１は、相互静電容量方式のタッチ検出及び自己静電容量方式のタッチ検出のいずれか一方を実行してもよい。
力検出部５２は、第２駆動電極ドライバ１５から供給される第２駆動信号Ｖｄに従って、相互静電容量方式又は自己静電容量方式の力検出を行い、第２電極Ｒｘ２（図６参照）は、力検出信号Ｖｄｅｔ２を出力する。
検出制御部４は、表示制御部１１から供給される制御信号と、タッチ検出部５１から供給されるタッチ検出信号Ｖｄｅｔ１と、に基づいて、入力面ＩＳに対するタッチの有無を検出する。なお、本明細書において、タッチとは、被検出部ＯＢＪが接触状態又は近接状態にあることを示す。また、検出制御部４は、力検出部５２から供給される力検出信号Ｖｄｅｔ２に基づいて、入力面ＩＳへの押力を検出する。そして、検出制御部４は、タッチがある場合においてタッチ検出領域におけるその座標及び接触面積などを求める回路である。
検出制御部４は、第１検出信号増幅部４１と、第２検出信号増幅部４２と、第１Ａ／Ｄ変換部４３－１と、第２Ａ／Ｄ変換部４３－２と、信号処理部４４と、座標抽出部４５と、検出タイミング制御部４６と、を含む。信号処理部４４は、タッチ検出処理部４４１と、力検出処理部４４２と、を含む。第１検出信号増幅部４１、第１Ａ／Ｄ変換部４３－１、座標抽出部４５、及びタッチ検出処理部４４１は、タッチ検出制御部４０を構成する。第１検出信号増幅部４１、第２検出信号増幅部４２、第１Ａ／Ｄ変換部４３－１、第２Ａ／Ｄ変換部４３－２、及び力検出処理部４４２は、力検出制御部４８を構成する。
第１検出信号増幅部４１は、例えば積分回路であり、タッチ検出部５１から供給されるタッチ検出信号Ｖｄｅｔ１を増幅する。第１Ａ／Ｄ変換部４３－１は、タッチ駆動信号Ｖｔｘｄに同期したタイミングで、第１検出信号増幅部４１から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する。
第２検出信号増幅部４２は、例えば積分回路であり、力検出部５２から供給される力検出信号Ｖｄｅｔ２を増幅する。第２Ａ／Ｄ変換部４３－２は、第２駆動信号Ｖｄに同期したタイミングで、第２検出信号増幅部４２から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する。
信号処理部４４は、第１Ａ／Ｄ変換部４３－１の出力信号に基づいて、入力面ＩＳに対するタッチの有無を検出するタッチ検出処理、及び、第２Ａ／Ｄ変換部４３－２の出力信号に基づいて、入力面ＩＳへの押力を検出する力検出処理を行う論理回路である。信号処理部４４は、指による検出信号の差分の信号（絶対値｜ΔＶ｜）を取り出す処理を行う。信号処理部４４は、絶対値｜ΔＶ｜を所定のしきい値電圧と比較し、この絶対値｜ΔＶ｜がしきい値電圧未満であれば、被検出体が非接触状態であると判断する。一方、信号処理部４４は、絶対値｜ΔＶ｜がしきい値電圧以上であれば、被検出体の接触状態又は近接状態と判断する。また、信号処理部４４は、絶対値｜ΔＶ｜に基づいて入力面ＩＳへの押力を算出する。信号処理部４４は、入力面ＩＳへの押力を力検出値Ｆｃｏｒとして出力する。
座標抽出部４５は、信号処理部４４においてタッチ及び入力面ＩＳへの押力の少なくともいずれかが検出されたときに、入力面ＩＳにおけるタッチ検出位置の座標を求める論理回路である。座標抽出部４５は、タッチ検出位置の座標を出力信号Ｖｏｕｔとして出力する。なお、タッチ検出制御部４０は、座標抽出部４５を有さず、タッチ検出位置の座標を算出せずに、出力信号Ｖｏｕｔとしてタッチ検出信号Ｖｄｅｔ１を出力してもよい。タッチ検出制御部４０は、出力信号Ｖｏｕｔを表示制御部１１に出力してもよい。表示制御部１１は出力信号Ｖｏｕｔに基づいて、所定の表示動作又は検出動作を実行することができる。
力検出制御部４８には、座標抽出部４５から出力される出力信号Ｖｏｕｔが入力される。力検出制御部４８は、座標抽出部４５から出力される出力信号Ｖｏｕｔを用いて、力検出値Ｆｃｏｒを補正することもできる。
次に、本実施形態の検出装置付き表示機器１の構成例を詳細に説明する。図３は、第１実施形態に係る検出装置付き表示機器の概略断面構造を示す断面図である。図４は、第１実施形態に係る表示装置を模式的に示す平面図である。図５は、複数の画素を示す平面図である。図６は、図４のＰａ－Ｐｂ－Ｐｃ線に沿う断面図である。図７は、第１実施形態に係る検出装置を模式的に示す平面図である。図８は、第１電極と発光素子の関係を示す平面図である。
図３に示すように、検出装置付き表示機器１は、表示装置２と、検出装置５と、カバー部材１００とが積層される。カバー部材１００は、検出装置５に含まれる第１電極５４、センサ基体５３及び表示装置２を覆って、検出装置付き表示機器１の最表面に設けられる。カバー部材１００の上面が、入力面ＩＳである。カバー部材１００は、例えば、透光性を有するガラス基板又は樹脂基板である。
本明細書において、表示装置２の基板２１の表面に垂直な方向において、基板２１から入力面ＩＳに向かう方向を「上側」とする。また、入力面ＩＳから基板２１に向かう方向を「下側」とする。また、「平面視」とは、基板２１の表面に垂直な方向から見た場合を示す。
なお、第１方向Ｄｘ及び第２方向Ｄｙは、基板２１の表面に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。言い換えると、第３方向Ｄｚは、基板２１の表面に垂直な方向である。
表示装置２は、アレイ基板２０と、アレイ基板２０の上に設けられた複数の発光素子３と、第１平坦化層２７と、を有する。図４に示すように、表示装置２は、アレイ基板２０に設けられた画素Ｐｉｘを有し、画素Ｐｉｘは表示領域ＡＡにマトリクス状に配置される。また、ゲートドライバ１２と、駆動ＩＣ（Integrated Circuit）２００と、カソード配線２６は、アレイ基板２０上に配置される。アレイ基板２０は、各画素Ｐｉｘを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリックス基板とも呼ばれる。アレイ基板２０は、基板２１と、第１トランジスタＴｒ１、第２トランジスタＴｒ２等と、ゲート線トランジスタＴｒＧと、各種配線等が設けられている。第１トランジスタＴｒ１、第２トランジスタＴｒ２等は、画素Ｐｉｘに対応して設けられたスイッチング素子である。ゲート線トランジスタＴｒＧは、ゲートドライバ１２に含まれるスイッチング素子である。
図４に示すように、表示装置２は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡは、複数の画素Ｐｉｘと重なって配置され、画像を表示する領域である。周辺領域ＧＡは、複数の画素Ｐｉｘと重ならない領域であり、表示領域ＡＡの外側に配置される。
複数の画素Ｐｉｘは、基板２１の表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。複数の画素Ｐｉｘは、それぞれ発光素子３を有し、発光素子３ごとに異なる色の光を出射することで画像を表示する。
ゲートドライバ１２は、駆動ＩＣ２００からの各種制御信号に基づいて複数のゲート線を駆動する回路である。ゲートドライバ１２は、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、ゲートドライバ１２は、ゲート線に接続された複数の画素Ｐｉｘを選択する。
駆動ＩＣ２００は、表示装置２の表示を制御する回路である。言い換えると、駆動ＩＣ２００は、表示制御部１１として機能する。駆動ＩＣ２００は、基板２１の周辺領域ＧＡにＣＯＧ（Chip On Glass）として実装されてもよい。これに限定されず、駆動ＩＣ２００は、基板２１の周辺領域ＧＡに接続されたフレキシブルプリント基板やリジット基板の上にＣＯＦ（Chip On Film）として実装されてもよい。
カソード配線２６は、基板２１の周辺領域ＧＡに設けられる。カソード配線２６は、表示領域ＡＡの複数の画素Ｐｉｘ及び周辺領域ＧＡのゲートドライバ１２を囲んで設けられる。言い換えると、カソード配線２６は、基板２１の最外縁とゲートドライバ１２の間に配置される。複数の発光素子３のカソードは、共通のカソード配線２６に接続され、例えば、カソード配線２６から基準電位（グランド電位）が供給される。なお、カソード配線２６は、一部にスリットを有し、基板２１上において、２つの異なる配線で形成されてもよい。また、本実施形態において、カソード配線２６は、駆動ＩＣ２００に接続されているが、これに限らず、基板２１に接続される制御部基板上に配置される電源供給回路から駆動ＩＣ２００を介さず、基準電位が直接供給されてもよい。
図５に示すように、各画素Ｐｉｘは、発光素子３と、第２接続電極２３と、画素回路２８と、を有する。複数の発光素子３は、画素Ｐｉｘに対応して設けられ、異なる色の光を出射する第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂを含む。第１発光素子３Ｒは、赤色の光を出射する。第２発光素子３Ｇは、緑色の光を出射する。第３発光素子３Ｂは、青色の光を出射する。なお、以下の説明において、第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂを区別して説明する必要がない場合には、単に発光素子３と表す。なお、複数の発光素子３は、４色以上の異なる光を出射してもよい。
第１発光素子３Ｒを有する画素Ｐｉｘと、第２発光素子３Ｇを有する画素Ｐｉｘと、第３発光素子３Ｂを有する画素Ｐｉｘとが、この順で第１方向Ｄｘに繰り返し配列される。すなわち、第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂは、この順で第１方向Ｄｘに繰り返し配列される。第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂは、それぞれ第２方向Ｄｙに複数配列される。つまり、図５に示す例では、各発光素子３は、第１方向Ｄｘにおいて異なる色の光を出射する他の発光素子３と隣り合って配置され、第２方向Ｄｙにおいて、同じ色の光を出射する他の発光素子３と隣り合って配置される。
なお、各画素Ｐｉｘの配置は図５に示す例に限定されない。例えば、第２発光素子３Ｇを有する画素Ｐｉｘと第３発光素子３Ｂを有する画素Ｐｉｘとが、第２方向Ｄｙに隣り合って配置されてもよい。そして、この第２方向Ｄｙに隣り合う２つの画素Ｐｉｘが、第１発光素子３Ｒを有する１つの画素Ｐｉｘに対して第１方向Ｄｘに隣り合って配置されていてもよい。この場合、第１発光素子３Ｒと第２発光素子３Ｇとは、第１方向Ｄｘに隣り合って配置され、第２発光素子３Ｇと第３発光素子３Ｂとは、第２方向Ｄｙに隣り合って配置される。なお、第１発光素子３Ｒは、第３発光素子３Ｂと第１方向Ｄｘに隣り合って配置されていてもよい。
図５に示すように、第２接続電極２３は、基板２１に垂直な方向（以下、第３方向Ｄｚと表す。）から見たときに、発光素子３よりも大きな面積を有する。なお、図５では、発光素子３の外形は、下面の外形を表す。言い換えると、第２接続電極２３は、第３方向Ｄｚから見たときに、発光素子３の下面よりも大きな面積を有する。第２接続電極２３は、光を反射する金属材料が用いられる。第２接続電極２３は、発光素子３から出射された光のうち、第１平坦化層２７の表面やカバー部材１００等で反射してアレイ基板２０に向かう光を入力面ＩＳに向けて反射する。これにより、検出装置付き表示機器１は、発光素子３から出射される光の利用効率を高めることができる。第２接続電極２３の材料として、例えば、アルミニウム（Ａｌ）或いはアルミニウム合金材料、銅（Ｃｕ）、銅合金材料等、銀（Ａｇ）或いは銀合金材料が挙げられる。
図５に示す画素回路２８は、発光素子３を駆動する駆動回路である。画素回路２８は、発光素子３に対応して設けられた複数の第１トランジスタＴｒ１、第２トランジスタＴｒ２（図６参照）等を含む。
図６に示すように、発光素子３は、アレイ基板２０の上に設けられる。アレイ基板２０の基板２１は、第１主面２１ａと、第１主面２１ａと反対側の第２主面２１ｂとを有する。発光素子３は、基板２１の第１主面２１ａ側に設けられる。基板２１は、絶縁基板であり、例えば、ガラス基板、樹脂基板又は樹脂フィルム等が用いられる。
第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、各画素Ｐｉｘに対応して設けられる。第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor）で構成されている。第１トランジスタＴｒ１は、半導体６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂを含む。第１ゲート電極６４Ａは、第１絶縁層９１を介して基板２１の上に設けられる。第１絶縁層９１から第４絶縁層９４、第６絶縁層９６、第７絶縁層９７は、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）等の無機絶縁材料が用いられる。また、各無機絶縁層は、単層に限定されず積層膜であってもよい。
第２絶縁層９２は、第１ゲート電極６４Ａを覆って第１絶縁層９１の上に設けられる。半導体６１は、第２絶縁層９２の上に設けられる。第３絶縁層９３は、半導体６１を覆って第２絶縁層９２の上に設けられる。第２ゲート電極６４Ｂは、第３絶縁層９３の上に設けられる。半導体６１は、基板２１に垂直な方向において、第１ゲート電極６４Ａと第２ゲート電極６４Ｂとの間に設けられる。半導体６１の第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと重なる部分にチャネル領域が形成される。
図６に示す例では、第１トランジスタＴｒ１は、いわゆるデュアルゲート構造である。ただし、第１トランジスタＴｒ１は、第１ゲート電極６４Ａが設けられ、第２ゲート電極６４Ｂが設けられないボトムゲート構造でもよく、第１ゲート電極６４Ａが設けられず、第２ゲート電極６４Ｂのみが設けられるトップゲート構造でもよい。
半導体６１は、例えば、アモルファスシリコン、微結晶酸化物半導体、アモルファス酸化物半導体、ポリシリコン、低温ポリシリコン（以下、ＬＴＰＳ（Low Temperature Polycrystalline Silicone）と表す）又は窒化ガリウム（ＧａＮ）で構成される。酸化物半導体としては、ＩＧＺＯ、ＺｎＯ、ＩＴＺＯが例示される。
第４絶縁層９４は、第２ゲート電極６４Ｂを覆って第３絶縁層９３の上に設けられる。ソース電極６２及びドレイン電極６３は、第４絶縁層９４の上に設けられる。本実施形態では、ソース電極６２は、コンタクトホールＨ５を介して半導体６１と電気的に接続される。ドレイン電極６３は、コンタクトホールＨ３を介して半導体６１と電気的に接続される。
第５絶縁層９５は、ソース電極６２及びドレイン電極６３を覆って、第４絶縁層９４の上に設けられる。第５絶縁層９５は、有機絶縁膜であり、第１トランジスタＴｒ１や、各種配線で形成される凹凸を平坦化する平坦化層である。
第２トランジスタＴｒ２は、半導体６５、ソース電極６６、ドレイン電極６７、第１ゲート電極６８Ａ及び第２ゲート電極６８Ｂを含む。第２トランジスタＴｒ２は第１トランジスタＴｒ１と類似した層構成を有しており、詳細な説明は省略する。第２トランジスタＴｒ２のドレイン電極６７は、コンタクトホールＨ８を介して接続配線６９に接続される。接続配線６９は、半導体６１との間の第３絶縁層９３を利用した保持容量ＣＳ１を形成する。
なお、半導体６５、ソース電極６６、ドレイン電極６７、第１ゲート電極６８Ａ及び第２ゲート電極６８Ｂは、それぞれ、第１トランジスタＴｒ１の、半導体６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと同層に設けられているが、異なる層に設けられていてもよい。
ゲート線トランジスタＴｒＧは、半導体７１、ソース電極７２、ドレイン電極７３、第１ゲート電極７４Ａ及び第２ゲート電極７４Ｂを含む。ゲート線トランジスタＴｒＧは、ゲートドライバ１２に含まれるスイッチング素子である。ゲート線トランジスタＴｒＧも第１トランジスタＴｒ１と類似した層構成を有しており、詳細な説明は省略する。なお、ゲート線トランジスタＴｒＧを構成する各層は、第１トランジスタＴｒ１を構成する各層と同層に設けられても、異なる層に設けられてもよい。
発光素子３は、第６絶縁層９６を介して、第５絶縁層９５の上に設けられる。第６絶縁層９６の上に第７絶縁層９７が設けられる。第１平坦化層２７は、発光素子３の少なくとも側面３ａを覆って第７絶縁層９７の上に設けられる。発光素子３は、アノード端子２３ｔが下側に設けられカソード端子２２ｔが上側に設けられた、いわゆるフェースアップ構造である。第２接続電極２３は、発光素子３のアノード端子２３ｔと接続されるアノード電極である。第２接続電極２３は、第６絶縁層９６の上に設けられ、コンタクトホールＨ７を介して第３接続電極２４と接続される。第３接続電極２４は第５絶縁層９５の上に設けられ、コンタクトホールＨ２を介してドレイン電極６３と接続される。このように、第２接続電極２３及び第３接続電極２４は、発光素子３のアノード端子２３ｔと、第１トランジスタＴｒ１のドレイン電極６３とを接続する。また、第４接続電極２５は第３接続電極２４と同層に設けられ、コンタクトホールＨ４を介してソース電極６２と接続される。
また、第４接続電極２５は、第５絶縁層９５の上で延在して、第３方向Ｄｚにおいて第６絶縁層９６を介して第２接続電極２３と対向する。これにより、第２接続電極２３と第４接続電極２５との間に容量が形成される。第２接続電極２３と第４接続電極２５との間に形成される容量は、画素回路２８の保持容量として用いられる。このように、第２接続電極２３は、光を反射する反射板と、容量ＣＳ２の電極を兼ねる。
発光素子３のカソード端子２２ｔは、第１平坦化層２７の表面から露出している。第１接続電極２２は、第１平坦化層２７の上に設けられ、複数の発光素子３のカソード端子２２ｔと接続される。第１接続電極２２は、発光素子３のカソード端子２２ｔと接続されるカソード電極である。また、第１接続電極２２は、表示領域ＡＡから周辺領域ＧＡまで延在する。第１接続電極２２は、第１平坦化層２７及び第５絶縁層９５に設けられたコンタクトホールＨ１の底部でカソード配線２６に電気的に接続される。これにより、各発光素子３のカソードは、第１接続電極２２を介してカソード配線２６に電気的に接続される。
表示装置２において、アレイ基板２０は、基板２１から第２接続電極２３までの各層を含む。アレイ基板２０には、第１平坦化層２７、発光素子３及び第１接続電極２２は含まれない。
図３及び図６に示すように、表示装置２の上側に、検出装置５が設けられる。検出装置５は、センサ基体５３と、センサ基体５３に設けられた第１電極５４とを有する。図６に示すように、センサ基体５３及び第１電極５４は、発光素子３を挟んで基板２１の第１主面２１ａと対向して設けられる。センサ基体５３は、表示装置２の第１接続電極２２の上に接着層９９を介して貼り合わされる。接着層９９は、例えば光学用粘着樹脂シート（ＯＣＡ：Optical Clear Adhesive）を用いることができる。センサ基体５３は、例えば、透光性を有するフィルム状の樹脂が用いられる。なお、センサ基体５３は、入力面ＩＳに加えられる押圧により変形可能な材料であればよく、例えばガラス基板であってもよい。
図７に示すように、第１電極５４は、複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１を含む。複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１の間に静電容量が形成される。複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１は、検出装置５の検出領域ＧＡに設けられる。本実施形態では、検出装置５の検出領域ＧＡは、表示装置２の表示領域ＡＡと重なって設けられる。すなわち、複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１は、表示装置２の複数の発光素子３と重なって配置される。
駆動電極Ｔｘのそれぞれは、複数の第１電極部５５と、複数の第１接続部５６とを含む。複数の第１電極部５５は、互いに離隔して第１方向Ｄｘに配列される。第１方向Ｄｘに隣り合う第１電極部５５は、第１接続部５６によって接続される。複数の駆動電極Ｔｘは、それぞれ第１方向Ｄｘに延在し、第２方向Ｄｙに配列される。
また、検出電極Ｒｘ１は、複数の第２電極部５７と、複数の第２接続部５８とを含む。複数の第２電極部５７は、互いに離隔して第２方向Ｄｙに配列される。第２方向Ｄｙに隣り合う第２電極部５７は、第２接続部５８によって接続される。複数の検出電極Ｒｘ１は、それぞれ第２方向Ｄｙに延在し、第１方向Ｄｘに配列される。また、第２接続部５８は、第１接続部５６と平面視で交差する。
第１電極部５５、第２電極部５７、第１接続部５６及び第２接続部５８は、ＩＴＯ（Indium Tin Oxide）等の透光性の導電材料を用いることができる。また、第１電極部５５、第２電極部５７、第１接続部５６及び第２接続部５８の少なくともいずれか１つは、金属材料又は上記材料を主成分とする合金材料が用いられた複数の金属細線で構成されてもよい。例えば、第１電極部５５及び第２電極部５７をＩＴＯで形成する場合、矩形のタイル状で形成し、第１電極部５５及び第２電極部５７を金属細線で形成する場合は、各電極部を複数の開口部を有するメッシュ状の形状としてもよい。
駆動電極Ｔｘと検出電極Ｒｘ１とは、同一のセンサ基体５３に設けられる。第１電極部５５と第２電極部５７とは、絶縁層を介して異なる層に設けられていてもよいし、同層に設けられていてもよい。同層に設けられる場合には、少なくとも第２接続部５８と第１接続部５６とが交差する部分で、第２接続部５８と第１接続部５６とが絶縁層を介してブリッジするように各電極部が接続される。
駆動電極Ｔｘは、配線Ｌ１を介して端子部２０１に接続される。また、検出電極Ｒｘ１は、配線Ｌ２を介して端子部２０１に接続される。端子部２０１は、第１接続部材１１０と電気的に接続される複数の端子を有する。
図８に示すように、駆動電極Ｔｘの第１電極部５５は、複数の画素Ｐｉｘと重なって設けられる。なお、図８では、駆動電極Ｔｘと発光素子３との関係を示しているが、図８の説明は、検出電極Ｒｘ１の第２電極部５７にも同様の構成を適用できる。駆動電極Ｔｘの第１電極部５５には、複数の開口５５ａが設けられている。複数の開口５５ａは、画素Ｐｉｘのうち、発光素子３と重なる部分に設けられている。画素Ｐｉｘのうち、発光素子３が設けられていない部分は、駆動電極Ｔｘと重なる。これにより、発光素子３からの光は、開口５５ａを通って入力面ＩＳから出射される。このため、検出装置付き表示機器１は、光の利用効率を高めることができる。なお、図８においては隣接する複数の画素Ｐｉｘの発光素子３に対して１つの開口５５ａが対向するように配置されているがこれに限らない。発光素子３毎に、それぞれ異なる開口が対向するように配置されても良い。
また、図７に示すように、検出装置５は、第２電極Ｒｘ２を含む。図７では、第２電極Ｒｘ２を二点鎖線で示している。第２電極Ｒｘ２は、駆動電極Ｔｘ及び検出電極Ｒｘ１と重なって、検出領域ＤＡの全面に亘って設けられる。つまり、第２電極Ｒｘ２は、表示装置２の全ての発光素子３と重なる領域に設けられる。
図３及び図６に示すように、第２電極Ｒｘ２は、アレイ基板２０及び発光素子３を挟んで第１電極５４と対向する。図６に示すように、第２電極Ｒｘ２は、基板２１の第２主面２１ｂに設けられる。また、第２電極Ｒｘ２の下面には、第２電極Ｒｘ２を保護する保護層９８が設けられている。これにより、複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１の少なくとも一方と、第２電極Ｒｘ２との間に静電容量が形成される。複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１の少なくとも一方と第２電極Ｒｘ２とは、図１及び図２に示す力検出部５２を構成する。
第２電極Ｒｘ２は、発光素子３に対して入力面ＩＳの反対側に設けられる。このため、第２電極Ｒｘ２の材料は、ＩＴＯ等の透光性の導電材料でもよいし、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等を成分とする金属材料、及び上記材料を主成分とする合金材料でもよい。
また、第２電極Ｒｘ２は、光の反射を抑制する反射抑制層であってもよい。これにより、発光素子３から出射された光のうち、カバー部材１００や第１電極５４で反射した反射光が、第２電極Ｒｘ２で再度反射することを抑制できる。したがって、検出装置付き表示機器１は、発光素子３からの光が検出装置付き表示機器１の内部で複数回反射することを抑制できる。このため、検出装置付き表示機器１は、異なる色を表示する隣り合う画素Ｐｉｘ間で、光の混色を抑制できる。
この場合、第２電極Ｒｘ２の材料として、光学濃度（ＯＤ：Optical density）の高い金属が用いられる。ＯＤ値の高い金属として、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）等が挙げられる。第２電極Ｒｘ２は、これらの金属材料を主成分とする合金材料であってもよい。或いは、第２電極Ｒｘ２は、カーボンブラックやグラファイト等のカーボン系粒子を含む導電性樹脂を用いることができる。或いは、第２電極Ｒｘ２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等を成分とする金属材料と黒色化膜との積層構造であってもよい。黒色化膜として、鉄の酸化物（マグネタイト型四酸化三鉄）、或いは銅とクロムの複合酸化物、或いは銅、クロム、亜鉛の複合酸化物等が挙げられる。
図６に示すように、第１接続部材１１０はセンサ基体５３に接続されて、第１電極５４（駆動電極Ｔｘ及び検出電極Ｒｘ１）と電気的に接続される。第１接続部材１１０は、例えばフレキシブルプリント基板である。第１接続部材１１０は、端子部２０１を介して第１電極５４と接続される主部１１１Ａと、主部１１１Ａから分岐して第２電極Ｒｘ２と電気的に接続される分岐部１１１Ｂと、を有する。第１接続部材１１０は、ＣＯＦ（Chip On Film）として検出ＩＣ３００（検出制御部４）が実装されている。また、検出ＩＣ３００は、第１接続部材１１０と接続された他の制御基板上に実装されてもよい。なお、第１接続部材１１０は、リジッド基板であってもよく、リジッドフレキシブル基板であってもよい。第２接続部材２１１は基板２１に接続されて、駆動ＩＣ２００と電気的に接続される。第１接続部材１１０と第２接続部材２１１とは電気的に接続される。
検出装置５で検出されたタッチ検出信号Ｖｄｅｔ１は、検出電極Ｒｘ１から第１接続部材１１０を介して検出ＩＣ３００に出力される。また、検出装置５で検出された力検出信号Ｖｄｅｔ２は、第２電極Ｒｘ２から第１接続部材１１０を介して検出ＩＣ３００に出力される。
本実施形態では、基板２１はガラス基板である。また、図３に示すように検出装置付き表示機器１は筐体２１０に組み込まれる。筐体２１０は、基板２１の第２主面２１ｂを支持する。このため、入力面ＩＳに押圧が加えられた場合であっても基板２１の変形が抑制される。
一方、カバー部材１００は、基板２１よりも薄いガラス基板又は樹脂フィルムであり、基板２１と比べて、入力面ＩＳへの押圧により変形しやすい。また、センサ基体５３は、例えばアクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー（ＣＯＰ）等の樹脂を用いたフィルム材料である。これらの材料は、同じ押圧が加えられた場合に基板２１を形成する材料（ガラス）よりも変形しやすい材料である。このため、センサ基体５３は、基板２１と比べて、入力面ＩＳへの押圧により変形しやすい。
また、第１平坦化層２７は、基板２１よりも硬さが小さい。第１平坦化層２７の材料として、例えば、アクリル樹脂、ポリシロキサン、ポリシラザン、エポキシ樹脂或いはシリコーン樹脂等が用いられる。これらの材料は、同じ押圧が加えられた場合に基板２１を形成する材料（ガラス）よりも変形しやすい材料である。
このような構成により、入力面ＩＳに押圧が加えられた箇所で、カバー部材１００及びセンサ基体５３は、基板２１に向かって湾曲するように変形し、第１平坦化層２７は弾性変形する。また、基板２１の変形量は、カバー部材１００、センサ基体５３及び第１平坦化層２７よりも小さい。このため、入力面ＩＳに加えられた押圧に応じて、複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１と、第２電極Ｒｘ２との距離が変化する。これにより複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１と、第２電極Ｒｘ２との静電容量が変化する。第２電極Ｒｘ２は、複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ１と、第２電極Ｒｘ２との距離に応じた信号を力検出信号Ｖｄｅｔ２として出力する。力検出制御部４８は、力検出信号Ｖｄｅｔ２に基づいて入力面ＩＳに加えられた押力を検出できる。力検出制御部４８は、相互容量方式で力検出を行ってもよく自己容量方式で力検出を行ってもよい。
また、第１電極５４（駆動電極Ｔｘ及び検出電極Ｒｘ１）の抵抗値は、例えば３００Ωであり、発光素子３のオフ（非発光）時の抵抗値（例えば、１０１３Ω程度）よりも十分に小さい。発光素子３の入力面ＩＳ側に第１電極５４が設けられているため、入力面ＩＳに静電気が入った場合に、静電気は第１電極５４を伝わる。そして、静電気は、第１接続部材１１０を介して電源やＧＮＤ等の固定電位に流れ、放電される。これにより、検出装置付き表示機器１は、発光素子３に静電気が入ることを抑制できる。
同様に、第２電極Ｒｘ２は、基板２１よりも良好な導電性を有する金属材料を用いることができる。このため、第２主面２１ｂから静電気が入った場合にも、静電気は第２電極Ｒｘ２を伝わる。そして、静電気は、第１接続部材１１０を介して電源やＧＮＤ等の固定電位に流れ、放電される。このように、検出装置付き表示機器１は、第１電極５４及び第２電極Ｒｘ２を設けることで、発光素子３が静電気により損傷することを抑制できる。
図９は、第１実施形態に係る発光素子を示す断面図である。図９に示すように、発光素子３は、複数の部分発光素子３ｓと、複数の部分発光素子３ｓを覆う保護層３９と、ｐ型電極３７と、ｎ型電極３８と、を有する。複数の部分発光素子３ｓは、ｐ型電極３７とｎ型電極３８との間に、それぞれ柱状に形成される。複数の部分発光素子３ｓは、ｎ型クラッド層３３と、活性層３４と、ｐ型クラッド層３５と、を有する。ｎ型電極３８は、ｎ型クラッド層３３に電気的に接続される。ｐ型電極３７はｐ型クラッド層３５に電気的に接続される。ｐ型電極３７の上に、ｐ型クラッド層３５、活性層３４、ｎ型クラッド層３３の順に積層される。
ｎ型クラッド層３３、活性層３４及びｐ型クラッド層３５は、発光層であり、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウム燐（ＡｌＩｎＰ）等の化合物半導体が用いられる。
ｎ型電極３８は、ＩＴＯ等の透光性の導電性材料である。ｎ型電極３８は、発光素子３のカソード端子２２ｔを有し、第１接続電極２２に接続される。また、ｐ型電極３７は、発光素子３のアノード端子２３ｔを有し、Ｐｔ層と、メッキにより形成された厚膜Ａｕ層と、を有する。アノード端子２３ｔ（厚膜Ａｕ層）は、第２接続電極２３と載置面２３ａで接続される。
保護層３９は、例えばＳＯＧ（Spin on Glass）である。保護層３９の側面が、発光素子３の側面３ａとなる。第１平坦化層２７は、それぞれ保護層３９の側面と接して第１接続電極２２と第７絶縁層９７の間に設けられる。図９に示す発光素子３の構成は、あくまで一例であり、例えば、いわゆるフェースダウン構造であってもよい。
図１０は、第１実施形態に係る検出装置付き表示機器の動作例を示すタイミング波形図である。図１０では、検出装置付き表示機器１の動作例として、表示装置２の表示と、検出装置５のタッチ検出及び力検出と、を同期して実行する場合を説明する。図１０に示すように、検出装置付き表示機器１は、表示装置２の１フレーム期間１Ｆ、すなわち、１画面分の映像情報が表示されるのに要する時間の中において、表示、タッチ検出及び力検出をそれぞれ複数回に分割して行う。検出装置付き表示機器１は、表示期間、タッチ検出期間、力検出期間を時分割に行う。なお、表示、タッチ検出及び力検出はどのように分けて行ってもよい。
制御信号ＴＳ－ＶＤがオン（高レベル電圧）になると１フレーム期間１Ｆが開始される。制御信号ＴＳ－ＨＤは、１フレーム期間（１Ｆ）にオン（高レベル電圧）とオフ（低レベル電圧）とが繰り返され、制御信号ＴＳ－ＨＤがオンの期間内にタッチ検出又は力検出が実行され、オフの期間内に表示が実行される。
１フレーム期間１Ｆは、複数の表示期間ＰｄＮ（Ｎ＝１、２、…ｎ）と、複数のタッチ検出期間ＰｔＭ（Ｍ＝１、２、…ｍ）と、複数の力検出期間Ｐｆ１、Ｐｆ２、Ｐｆ３とからなっている。これらの各期間は、時間軸上において、力検出期間Ｐｆ１、表示期間Ｐｄ１、タッチ検出期間Ｐｔ１、表示期間Ｐｄ２、タッチ検出期間Ｐｔ２、表示期間Ｐｄ３、…のように交互に配置されている。
表示制御部１１は、ゲートドライバ１２とソースドライバ１３とを介して、各表示期間ＰｄＮに選択される画素Ｐｉｘ（図４参照）に画素信号Ｖｐｉｘを供給する。図１０は、ＲＧＢの３色を選択する選択信号ＳＥＬＲ／Ｇ／Ｂ及び色毎の画像信号ＳＩＧｎを示している。選択信号ＳＥＬＲ／Ｇ／Ｂに従って、対応する各画素Ｐｉｘが選択され、色毎の画像信号ＳＩＧｎが選択された画素Ｐｉｘに供給される。それぞれの表示期間ＰｄＮで、１画面分の映像信号Ｖｄｉｓｐをｎ分割した画像が表示され、表示期間Ｐｄ１、Ｐｄ２、…Ｐｄｎで１画面分の映像情報が表示される。検出装置５の駆動電極Ｔｘ及び検出電極Ｒｘ１は、表示期間ＰｄＮにおいて、タッチ駆動信号Ｖｔｘｄ等の信号は供給されず、例えばグランド電位に接続される。又は駆動電極Ｔｘ及び検出電極Ｒｘ１は、電圧信号が供給されず電位が固定されていないフローティング状態であってもよい。
タッチ検出期間ＰｔＭにおいて、タッチ検出制御部４０は、第１駆動電極ドライバ１４に制御信号を出力する。第１駆動電極ドライバ１４は、駆動電極Ｔｘにタッチ駆動信号Ｖｔｘｄを供給する。被検出物ＯＢＪの入力面ＩＳへの接触又は近接により、駆動電極Ｔｘと検出電極Ｒｘ１との間の容量変化が生じる。検出電極Ｒｘ１は、駆動電極Ｔｘと検出電極Ｒｘ１との間の容量変化に応じたタッチ検出信号Ｖｄｅｔ１を出力する。
検出装置５が自己容量方式で力検出を行う場合について説明する。力検出期間Ｐｆ１、Ｐｆ２、Ｐｆ３において、力検出制御部４８は、第２駆動電極ドライバ１５に制御信号を出力する。第２駆動電極ドライバ１５は、第２電極Ｒｘ２に第２駆動信号Ｖｄを供給する。第２電極Ｒｘ２は、複数の駆動電極Ｔｘと、第２電極Ｒｘ２との容量変化に応じた力検出信号Ｖｄｅｔ２を出力する。力検出制御部４８は、第２電極Ｒｘ２から供給される力検出信号Ｖｄｅｔ２に基づいて、入力面ＩＳに入力された力の演算を行う。また、第２駆動電極ドライバ１５は、力検出期間Ｐｆ１、Ｐｆ２、Ｐｆ３において検出電極Ｒｘ１にガード信号Ｖｓｇｌを供給する。ガード信号Ｖｓｇｌは、第２駆動信号Ｖｄと、同じ振幅、同じ周波数を有する波形であることが好ましいが、異なる振幅を有していてもよい。
検出装置５は相互容量方式で力検出を行ってもよい。力検出を相互容量方式で行う場合には、力検出期間Ｐｆ１、Ｐｆ２、Ｐｆ３において、力検出制御部４８は、第２駆動電極ドライバ１５に制御信号を出力する。第２駆動電極ドライバ１５は、駆動電極Ｔｘに第２駆動信号Ｖｄを供給する。第２電極Ｒｘ２は、相互容量方式に基づいて、複数の駆動電極Ｔｘと第２電極Ｒｘ２との容量変化に応じた力検出信号Ｖｄｅｔ２を出力する。第２駆動電極ドライバ１５は、力検出期間Ｐｆ１、Ｐｆ２、Ｐｆ３において、駆動電極Ｔｘ及び検出電極Ｒｘ１のうち、第２駆動信号Ｖｄを入れていない検出電極Ｒｘ１にガード信号Ｖｓｇｌを供給する。これにより、駆動電極Ｔｘと検出電極Ｒｘ１との容量結合を抑制できる。又は、第２駆動電極ドライバ１５は、検出電極Ｒｘ１に第２駆動信号Ｖｄを供給し、駆動電極Ｔｘにガード信号Ｖｓｇｌを供給してもよい。
なお、検出装置付き表示機器１は、表示装置２の表示と、検出装置５のタッチ検出及び力検出と、を同期しないで実行することもできる。非同期の場合には、表示装置２が表示を行う期間と同じ期間に、検出装置５は検出を実行することができる。この場合、検出装置５は、タッチ検出と力検出とを時分割で行ってもよい。
（第１変形例）
図１１は、第１実施形態の第１変形例に係る検出装置を模式的に示す平面図である。図１２は、第１実施形態の第１変形例に係る検出装置付き表示機器の概略断面構造を示す断面図である。なお、以下の説明において、上述した実施形態で説明した構成要素については、同じ符号を付して、説明を省略する。
図１１に示すように、センサ基体５３の周辺領域ＧＡには接続端子２０１Ａが設けられている。接続端子２０１Ａは、端子部２０１と電気的に接続されている。図１２に示すように、検出装置付き表示機器１Ａにおいて、表示装置２を貫通する貫通孔ＨＡが設けられている。貫通孔ＨＡは、周辺領域ＧＡに設けられ、基板２１、各絶縁層、第１平坦化層２７、接着層９９及びセンサ基体５３を貫通する。
貫通孔ＨＡは、基板２１の第２主面２１ｂ側からレーザ光を照射することで形成できる。レーザ光源として、ガラス材料及び有機系材料に穴開け加工できるものであればよく、例えば炭酸ガスレーザ装置やエキシマレーザ装置を用いることができる。また、貫通孔ＨＡは、レーザ光の照射に加え、エッチング等の他のプロセスを適宜利用して形成してもよい。
貫通孔ＨＡの内部には、導電体１１２が設けられる。導電体１１２の上部は接続端子２０１Ａと接し、導電体１１２の下部は第２電極Ｒｘ２と接する。導電体１１２は、例えば銅（Ｃｕ）や銀（Ａｇ）等、良好な導電性を有する金属材料、又はこれら金属材料を主成分とする合金材料が用いられる。これにより、第２電極Ｒｘ２は、接続端子２０１Ａ、貫通孔ＨＡ及び導電体１１２により第１接続部材１１０と電気的に接続される。本変形例の検出装置付き表示機器１Ａは、第１接続部材１１０の構成を簡便にでき、第１接続部材１１０の分岐部１１１Ｂと第２電極Ｒｘ２との接続工程も削減できる。言い換えると、検出装置付き表示機器１Ａは、第１接続部材１１０の基板２１の第２方向Ｄｙにおける側面を覆う分岐部１１１Ｂを設ける必要がなく、その分、第２方向Ｄｙにおける小型化が可能となる。また、検出装置付き表示機器１Ａは、第１電極５４と第２電極Ｒｘ２とにそれぞれ第１接続部材１１０を設ける場合に比べ、第１接続部材１１０どうしが接触することを抑制でき、第１接続部材１１０を収納するスペースを小さくできる。
なお、導電体１１２は貫通孔ＨＡの内部に充填される構成に限定されず、少なくとも貫通孔ＨＡの内周面に沿って厚み方向に導通可能に設けられていればよい。
（第２変形例）
図１３は、第１実施形態の第２変形例に係る検出装置付き表示機器の概略断面構造を示す断面図である。検出装置付き表示機器１Ｂは、図１１と同様に、センサ基体５３の周辺領域ＧＡに接続端子２０１Ａが設けられている。また、図１３に示すように、検出装置付き表示機器１Ｂは、表示装置２の側面に設けられた導電体１１３を有する。導電体１１３は、基板２１の第２主面２１ｂの端部を覆って、第２電極Ｒｘ２と電気的に接続される。また、導電体１１３は、基板２１、各絶縁層、第１平坦化層２７、接着層９９及びセンサ基体５３の側面に設けられ、接続端子２０１Ａと電気的に接続される。
導電体１１３は、銅（Ｃｕ）や銀（Ａｇ）等の金属材料を含む導電ペーストを用いることができる。導電体１１３は、ディスペンサー等を用いて塗布形成することができる。導電ペーストがディスペンサー等から吐出されることで、導電体１１３は、表示装置２の側面に沿って形成される。検出装置付き表示機器１Ｂは、第１変形例に比べ、基板２１への貫通孔ＨＡの加工が不要であり、製造コストを低減できる。
（第３変形例）
図１４は、第１実施形態の第３変形例に係る検出装置付き表示機器の概略断面構造を示す断面図である。検出装置付き表示機器１Ｃは、第２平坦化層９９Ａを有する。第２平坦化層９９Ａは、第１接続電極２２の上に設けられる。すなわち、第２平坦化層９９Ａは、第１平坦化層２７と、センサ基体５３との間に設けられ、発光素子３の上面を覆う。第２平坦化層９９Ａは、入力面ＩＳに押力が加えられた場合に、第１平坦化層２７よりも変形しやすい樹脂材料が用いられる。例えば、第１平坦化層２７の弾性率が２０ＭＰａ程度の場合、第２平坦化層９９Ａは、２００ＭＰａ程度の弾性率を有する。
このように、第１電極５４と、基板２１及び第２電極Ｒｘ２との間に複数の樹脂層を設けることで、入力面ＩＳに加えられた押力に応じて、カバー部材１００、第１電極５４、センサ基体５３等の部材が変形しやすくなる。したがって、検出装置付き表示機器１Ｃは、力検出の検出精度を向上できる。
（第４変形例）
図１５は、第１実施形態の第４変形例に係る検出装置を模式的に示す平面図である。本変形例の検出装置５Ａにおいて、複数の検出電極Ｒｘ１Ａが、検出領域ＤＡにマトリクス状に配置されている。検出電極Ｒｘ１Ａは、駆動電極Ｔｘを兼ねる。複数の検出電極Ｒｘ１Ａは、それぞれ配線Ｌ３を介して端子部２０１と電気的に接続される。
本変形例の検出装置５Ａは、自己容量方式によりタッチ検出を行う。すなわち、タッチ検出期間ＰｔＭにおいて、第１駆動電極ドライバ１４は、検出電極Ｒｘ１Ａにタッチ駆動信号Ｖｔｘｄを供給する。検出電極Ｒｘ１Ａは、接触又は近接する被検出物ＯＢＪの存在により容量変化が生じる。検出電極Ｒｘ１Ａは、それぞれ、容量変化に応じたタッチ検出信号Ｖｄｅｔ１を出力する。
また、相互容量方式で力検出を行う場合、図１０と同様に、第２駆動電極ドライバ１５は、検出電極Ｒｘ１Ａに第２駆動信号Ｖｄを供給する。第２電極Ｒｘ２は、相互容量方式に基づいて、検出電極Ｒｘ１Ａと、第２電極Ｒｘ２との容量変化に応じた力検出信号Ｖｄｅｔ２を出力する。第２駆動電極ドライバ１５は、力検出期間Ｐｆ１、Ｐｆ２、Ｐｆ３において、検出電極Ｒｘ１のうち、第２駆動信号Ｖｄを入れていない検出電極Ｒｘ１Ａにガード信号Ｖｓｇｌを供給してもよい。
（第２実施形態）
図１６は、第２実施形態に係る検出装置付き表示機器の概略断面構造を示す断面図である。図１７は、第２実施形態に係る発光素子を示す断面図である。本実施形態の検出装置付き表示機器１Ｄにおいて、発光素子３Ａは、いわゆるフェースダウン構造である。つまり、発光素子３Ａのアノード端子２３ｔ及びカソード端子２２ｔは、基板２１側に設けられる。図１６に示すように、第１接続電極２２及び第２接続電極２３は、基板２１と発光素子３Ａとの間に設けられる。第１接続電極２２は、発光素子３Ａのカソード端子２２ｔと接続される。第１接続電極２２は、第６絶縁層９６上に設けられた配線を介して、カソード配線２６に電気的に接続される。また、第２接続電極２３は、発光素子３Ａのアノード端子２３ｔと接続される。また、第１平坦化層２７は、発光素子３Ａの側面３ａ及び上面を覆って第７絶縁層９７の上に設けられている。
図１７に示すように、発光素子３Ａは、透光性基板３１の上に、バッファ層３２、ｎ型クラッド層３３、活性層３４、ｐ型クラッド層３５、ｐ型電極３６の順に積層される。発光素子３Ａは、透光性基板３１が上側に、ｐ型電極３６が下側になるように実装される。また、ｎ型クラッド層３３において、第１接続電極２２と対向する面側には、活性層３４から露出した領域が設けられている。この領域にｎ型電極３８が設けられている。
ｐ型電極３６は、発光層からの光を反射する金属光沢のある材料で形成される。ｐ型電極３６は、アノード端子２３ｔを含み、バンプ３９Ａを介してアノード電極である第２接続電極２３に接続している。ｎ型電極３８は、カソード端子２２ｔを含み、バンプ３９Ｂを介してカソード電極である第１接続電極２２に接続している。発光素子３Ａでは、ｐ型クラッド層３５とｎ型クラッド層３３とが直接接合せずに、間に別の層（発光層（活性層３４））が導入されている。これにより、電子や正孔といったキャリアを発光層の中に集中させることができ、効率よく再結合（発光）させることが可能となる。高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造（ＭＱＷ構造）が、発光層として採用されてもよい。このような、フェースダウン構造の発光素子３Ａを有する検出装置付き表示機器１Ｄにおいても、上述した第１実施形態と同様に、良好に力検出を行うことができる。
（第３実施形態）
図１８は、第３実施形態に係る検出装置付き表示機器の概略断面構造を示す断面図である。図１８に示すように、本実施形態の検出装置付き表示機器１Ｅにおいて、検出装置５は、センサ基体５３と、センサ基体５３に設けられた検出電極Ｒｘ１Ｂとを有する。検出装置５は、第１電極５４として検出電極Ｒｘ１Ｂのみが設けられ、駆動電極Ｔｘは設けられていない。検出電極Ｒｘ１Ｂは、検出領域ＤＡの全面に連続して設けられている。この場合、検出装置５は、タッチ検出を行わず、検出装置付き表示機器１Ｅはタッチ検出制御部４０を有していなくてもよい。なお、第１電極５４は、図８に示す通り、発光素子３に対向する領域に開口５５ａを有しても良い。
検出電極Ｒｘ１Ｂは、アレイ基板２０、発光素子３及び第１平坦化層２７を挟んで、第２電極Ｒｘ２と対向して設けられる。これにより、検出装置５Ｂは、上述した例と同様に、少なくとも力検出を行うことができる。検出装置付き表示機器１Ｅは、例えばウェアラブル端末や、スマートウォッチ等にも適用できる。
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 検出装置付き表示機器
２ 表示装置
３、３Ａ 発光素子
４ 検出制御部
５、５Ａ、５Ｂ 検出装置
１１ 表示制御部
２０ アレイ基板
２１ 基板
２２ 第１接続電極
２３ 第２接続電極
２４ 第３接続電極
２５ 第４接続電極
２６ カソード配線
２７ 第１平坦化層
２８ 画素回路
４０ タッチ検出制御部
４８ 力検出制御部
５１ タッチ検出部
５２ 力検出部
５３ センサ基体
９９Ａ 第２平坦化層
１００ カバー部材
１１０ 第１接続部材
１１２、１１３ 導電体
２００ 駆動ＩＣ
Ｐｉｘ 画素
Ｒｘ１、Ｒｘ１Ａ、Ｒｘ１Ｂ 検出電極
Ｒｘ２ 第２電極
Ｔｘ 駆動電極

Claims (12)

  1. 第１主面と、前記第１主面と反対側の第２主面とを有する基板と、
    前記基板の表示領域において、前記第１主面側に設けられた複数の無機発光素子と、
    前記無機発光素子を挟んで前記基板の前記第１主面と対向する第１電極と、
    前記基板と前記第１電極との間に設けられ、少なくとも前記無機発光素子の側面を覆う第１平坦化層と、
    前記基板の前記第２主面と対向し、前記基板の前記第２主面に直接接して設けられ、前記第１電極との間の距離の変化に応じた信号を出力する第２電極と、を有し、
    前記第１平坦化層は、前記基板よりも硬さが小さい材料であり、入力面に加えられた押圧により変形可能であり、
    前記第１電極及び前記第２電極は、前記第１平坦化層の膜厚の変化を検出する
    検出装置付き表示機器。
  2. 前記基板の前記第１主面と対向し、前記第１電極が設けられたセンサ基体と、
    前記センサ基体に接続されて前記第１電極と電気的に接続される接続部材と、を有する、
    請求項１に記載の検出装置付き表示機器。
  3. 前記接続部材は、前記第１電極と接続される主部と、前記主部から分岐して前記第２電極と電気的に接続される分岐部と、を有する、
    請求項２に記載の検出装置付き表示機器。
  4. 前記表示領域の外側の周辺領域に設けられ、前記基板及び前記第１平坦化層を貫通する貫通孔と、
    前記貫通孔の内部に設けられ、前記第２電極と前記接続部材とを電気的に接続する導電体と、を有する、
    請求項２に記載の検出装置付き表示機器。
  5. 前記基板の前記第２主面及び側面に設けられ、前記第２電極と前記接続部材とを電気的に接続する導電体と、を有する、
    請求項２に記載の検出装置付き表示機器。
  6. 前記第２電極は、光の反射を抑制する反射抑制層である、
    請求項１から請求項５のいずれか１項に記載の検出装置付き表示機器。
  7. 前記第１平坦化層と前記第１電極との間に設けられ、前記無機発光素子の上面を覆う第２平坦化層を有する、
    請求項１から請求項６のいずれか１項に記載の検出装置付き表示機器。
  8. 前記第１電極は、複数の駆動電極と、複数の検出電極と、を有し、
    前記検出電極は、前記駆動電極と前記検出電極との間の静電容量に応じた信号を出力する、
    請求項１から請求項７のいずれか１項に記載の検出装置付き表示機器。
  9. 前記第１電極には、前記無機発光素子と重なる部分に開口が設けられている、
    請求項１に記載の検出装置付き表示機器。
  10. 前記第２電極は、前記基板の前記表示領域と重なる領域の全面に亘って設けられる、
    請求項１から請求項９のいずれか１項に記載の検出装置付き表示機器。
  11. 前記無機発光素子のカソード端子と接続される第１接続電極と、
    前記無機発光素子のアノード端子と接続される第２接続電極と、を有し、
    前記第１接続電極及び前記第２接続電極は、前記基板と前記無機発光素子との間に設けられる、
    請求項１から請求項１０のいずれか１項に記載の検出装置付き表示機器。
  12. 前記無機発光素子のカソード端子と接続される第１接続電極と、
    前記無機発光素子のアノード端子と接続される第２接続電極と、を有し、
    前記第１接続電極は、前記無機発光素子及び前記第１平坦化層の上に設けられ、
    前記第２接続電極は、前記基板と前記無機発光素子との間に設けられる、
    請求項１から請求項１０のいずれか１項に記載の検出装置付き表示機器。
JP2020532244A 2018-07-27 2019-07-01 検出装置付き表示機器 Active JP7044882B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018141609 2018-07-27
JP2018141609 2018-07-27
PCT/JP2019/026108 WO2020021978A1 (ja) 2018-07-27 2019-07-01 検出装置付き表示機器

Publications (2)

Publication Number Publication Date
JPWO2020021978A1 JPWO2020021978A1 (ja) 2021-08-02
JP7044882B2 true JP7044882B2 (ja) 2022-03-30

Family

ID=69181453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020532244A Active JP7044882B2 (ja) 2018-07-27 2019-07-01 検出装置付き表示機器

Country Status (4)

Country Link
US (1) US11916097B2 (ja)
JP (1) JP7044882B2 (ja)
CN (1) CN112534384A (ja)
WO (1) WO2020021978A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579896B1 (ko) * 2018-09-03 2023-09-20 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11687187B2 (en) * 2021-04-09 2023-06-27 Pixart Imaging Inc. Lighting touchpad
US20220413654A1 (en) * 2021-04-09 2022-12-29 Pixart Imaging Inc. Capacitive touchpad

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004118754A (ja) 2002-09-30 2004-04-15 Smk Corp タッチパネル
JP2007519214A (ja) 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
JP2009099498A (ja) 2007-10-19 2009-05-07 Fujitsu Component Ltd タッチパネル及びタッチパネルの製造方法
US20140240618A1 (en) 2013-02-22 2014-08-28 Nthdegree Technologies Worldwide Inc. Integrated capacitive touch screen and led layer
JP2016508231A (ja) 2012-12-17 2016-03-17 ルクスビュー テクノロジー コーポレイション スマートピクセル照明及びディスプレイのマイクロコントローラ
JP2016062616A (ja) 2014-09-19 2016-04-25 株式会社 ハイディープ スマートフォン
JP2017010384A (ja) 2015-06-24 2017-01-12 日本写真印刷株式会社 複合タッチパネル
JP2017102913A (ja) 2015-11-20 2017-06-08 株式会社ジャパンディスプレイ 入力検出装置およびその製造方法
JP2017167694A (ja) 2016-03-15 2017-09-21 株式会社ジャパンディスプレイ 表示装置及び表示方法
US20170269749A1 (en) 2016-03-21 2017-09-21 Samsung Display Co., Ltd. Display device
JP2018074024A (ja) 2016-10-31 2018-05-10 凸版印刷株式会社 透光性無機ｌｅｄ光源シート及びその製造方法並びに複合面状発光体
JP2018107421A (ja) 2016-12-23 2018-07-05 ルーメンス カンパニー リミテッド マイクロｌｅｄモジュール及びその製造方法
WO2018134957A1 (ja) 2017-01-20 2018-07-26 凸版印刷株式会社 表示装置及び表示装置基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6386323B2 (ja) * 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
GB201413578D0 (en) 2014-07-31 2014-09-17 Infiniled Ltd A colour iled display on silicon
KR101727263B1 (ko) * 2015-09-09 2017-04-26 주식회사 하이딥 디스플레이 모듈을 포함하는 터치 압력 검출 가능한 터치 입력 장치
JP6637344B2 (ja) * 2016-03-09 2020-01-29 株式会社ジャパンディスプレイ 検出装置、表示装置及び電子機器
JP6581927B2 (ja) * 2016-03-09 2019-09-25 株式会社ジャパンディスプレイ 検出装置、表示装置及び電子機器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004118754A (ja) 2002-09-30 2004-04-15 Smk Corp タッチパネル
JP2007519214A (ja) 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
JP2009099498A (ja) 2007-10-19 2009-05-07 Fujitsu Component Ltd タッチパネル及びタッチパネルの製造方法
JP2016508231A (ja) 2012-12-17 2016-03-17 ルクスビュー テクノロジー コーポレイション スマートピクセル照明及びディスプレイのマイクロコントローラ
US20140240618A1 (en) 2013-02-22 2014-08-28 Nthdegree Technologies Worldwide Inc. Integrated capacitive touch screen and led layer
JP2016062616A (ja) 2014-09-19 2016-04-25 株式会社 ハイディープ スマートフォン
JP2017010384A (ja) 2015-06-24 2017-01-12 日本写真印刷株式会社 複合タッチパネル
JP2017102913A (ja) 2015-11-20 2017-06-08 株式会社ジャパンディスプレイ 入力検出装置およびその製造方法
JP2017167694A (ja) 2016-03-15 2017-09-21 株式会社ジャパンディスプレイ 表示装置及び表示方法
US20170269749A1 (en) 2016-03-21 2017-09-21 Samsung Display Co., Ltd. Display device
JP2018074024A (ja) 2016-10-31 2018-05-10 凸版印刷株式会社 透光性無機ｌｅｄ光源シート及びその製造方法並びに複合面状発光体
JP2018107421A (ja) 2016-12-23 2018-07-05 ルーメンス カンパニー リミテッド マイクロｌｅｄモジュール及びその製造方法
WO2018134957A1 (ja) 2017-01-20 2018-07-26 凸版印刷株式会社 表示装置及び表示装置基板

Also Published As

Publication number Publication date
US11916097B2 (en) 2024-02-27
JPWO2020021978A1 (ja) 2021-08-02
US20210175282A1 (en) 2021-06-10
CN112534384A (zh) 2021-03-19
WO2020021978A1 (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
US11416092B2 (en) Display device and portable terminal including same
KR101084169B1 (ko) 유기 발광 디스플레이 장치
US8907327B2 (en) Display device and organic light-emitting display device having connection part for electronically connecting different levels of conductors
JP7044882B2 (ja) 検出装置付き表示機器
US11374067B2 (en) Display device
US11237688B2 (en) Touch sensing unit, display device including the touch sensing unit, and method of aging the touch sensing unit
US11183673B2 (en) Display device and a method for manufacturing the same
KR20210022187A (ko) 표시 장치
KR20210048323A (ko) 디스플레이 장치
JP2018073126A (ja) 表示装置
CN112114694B (zh) 包括具有绝缘图案的触摸检测单元的显示装置
KR102078175B1 (ko) 표시모듈
JP2022146602A (ja) 表示装置
TW202004721A (zh) 顯示裝置及陣列基板
KR102156625B1 (ko) 표시모듈
WO2020196788A1 (ja) 検出装置付き表示機器
US20230172029A1 (en) Display device and display panel
US11741890B2 (en) Power supplier circuit and display device including the same
US20230217783A1 (en) Display device and display panel
KR20200108811A (ko) 표시모듈
CN117912405A (zh) 显示设备
KR20190070036A (ko) 유기발광 표시장치
KR20170099688A (ko) 반도체 발광소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220317

R150 Certificate of patent or registration of utility model

Ref document number: 7044882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150