KR20210048323A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210048323A
KR20210048323A KR1020190132471A KR20190132471A KR20210048323A KR 20210048323 A KR20210048323 A KR 20210048323A KR 1020190132471 A KR1020190132471 A KR 1020190132471A KR 20190132471 A KR20190132471 A KR 20190132471A KR 20210048323 A KR20210048323 A KR 20210048323A
Authority
KR
South Korea
Prior art keywords
area
touch
disposed
electrode
fingerprint
Prior art date
Application number
KR1020190132471A
Other languages
English (en)
Inventor
황종희
김기덕
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190132471A priority Critical patent/KR20210048323A/ko
Priority to US16/929,797 priority patent/US11581375B2/en
Priority to CN202010697793.2A priority patent/CN112701232B/zh
Publication of KR20210048323A publication Critical patent/KR20210048323A/ko
Priority to US18/149,568 priority patent/US20230133366A1/en

Links

Images

Classifications

    • H01L51/5215—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G06K9/00006—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/12—Details of acquisition arrangements; Constructional details thereof
    • G06V10/14—Optical characteristics of the device performing the acquisition or on the illumination arrangements
    • G06V10/147—Details of sensors, e.g. sensor lenses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/17—Image acquisition using hand-held instruments
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L27/3211—
    • H01L27/323—
    • H01L51/5262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Abstract

본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는, 광학장치를 표시패널의 하부에 배치함으로써, 카메라 및 근접센서 등과 같이 수광이 필요한 광학장치가 외부로 전혀 노출되지 않는 디자인을 갖는 디스플레이 장치를 제공할 수 있다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치, 유기발광 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
또한, 디스플레이 장치는, 사용자에게 보다 다양한 응용 기능을 제공하기 위하여, 터치센서 등을 이용한 입력방식과, 카메라 및 근접센서 등의 광학장치를 제공하고 있다. 이로 인해, 디스플레이 장치의 디자인이 어려워지는 문제점이 있다. 특히, 카메라 및 근접센서 등은 빛의 출입을 위해 외부로 노출될 수밖에 없기 때문에, 표시패널의 표시영역이 줄어들 수 밖에 없는 문제점이 있다.
이에 따라, 종래에는, 디스플레이 장치의 전면 디자인은, 광학장치의 설치 및 노출을 위해 큰 베젤을 갖는 디자인으로 설계되거나, 표시패널이 노치 형태로 잘려나가는 디자인으로 설계되거나, 광학장치가 표시패널의 일부분에 홀 형태로 노출되는 디자인으로 설계되는 문제점이 있어왔다.
본 발명의 실시예들은, 광이 필요한 광학장치가 외부로 전혀 노출되지 않는 디자인을 갖는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들은, 카메라 및 근접센서 중 하나 이상의 광학장치가 표시패널의 하부에서 표시영역과 중첩되게 배치되어 외부로 전혀 노출되지 않는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들은, 광학장치가 외부로 전혀 노출되지 않도록 해주면서도, 광학장치의 성능을 떨어뜨리지 않는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들은, 광학장치의 성능과 디스플레이 성능도 저하시키지 않으면서, 광학장치가 외부로 전혀 노출되지 않도록 해주는 구조를 갖는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들은, 표시패널의 전 영역에서 지문 센싱이 가능한 디스플레이 장치를 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은, 투명 기판과, 투명 기판의 하부에서 표시영역에 위치하는 광학 장치와, 투명 기판의 상부에서 표시영역에 위치하는 트랜지스터 어레이와, 트랜지스터 어레이 상에 위치하는 애노드 전극층과, 애노드 전극층 상에 위치하는 발광층과, 발광층 상에 위치하고, 광학장치와 중첩되고 표시영역의 일부인 제1 영역에 배치되며 제1 투과도를 갖는 제1 캐소드 전극과, 표시영역에서 제1 영역과 다른 제2 영역에 배치되며 제1 투과도와 다른 제2 투과도를 갖는 제2 캐소드 전극을 포함하고, 제1 투과도는 제2 투과도보다 높은 이종 캐소드 전극층과, 이종 캐소드 전극층 상에 배치되는 봉지층을 포함하는 디스플레이 장치를 제공할 수 있다.
제1 캐소드 전극은 미리 설정된 임계 투과도 이상의 제1 투명도를 갖는 투명 전극이고, 제2 캐소드 전극은 미리 설정된 임계 투과도 미만의 제2 투명도를 갖는 반투명 전극일 수 있다.
디스플레이 장치는, 다수의 서브픽셀 각각의 발광영역을 정의하며, 다수의 서브픽셀 각각에 배치되는 애노드 전극이 위치하는 애노드 전극층과 이중 캐소드 층 사이에 위치하는 뱅크와, 제1 영역과 제2 영역의 경계 영역에 배치되며, 뱅크 상에 위치하는 스페이서를 더 포함할 수 있다.
제1 캐소드 전극과 제2 캐소드 전극의 경계는 스페이서 상에 위치할 수 있다.
제1 영역은 제2 영역의 해상도보다 낮은 해상도를 가질 수 있다.
제1 영역에는 배치되는 서브픽셀들은 둘 이상의 서브픽셀을 포함하는 서브픽셀 군집들을 구성할 수 있다.
서브픽셀 군집들 간의 이격 거리는 서브픽셀 군집들 각각에 포함된 둘 이상의 서브픽셀 간의 이격 거리보다 클 수 있다.
제1 영역에서 단위 면적당 배치되는 서브픽셀들의 개수는 제2 영역에서 단위 면적당 배치되는 서브픽셀들의 개수보다 적을 수 있다.
제1 영역에서, 서브픽셀 군집들은 규칙적으로 배치되고, 서브픽셀 군집들 각각에서, 녹색 서브픽셀의 개수가 청색 서브픽셀의 개수와 적색 서브픽셀의 개수보다 많을 수 있다.
디스플레이 장치는, 봉지층 상에 배치되며 터치전극들을 포함하는 터치센서층과, 투명 기판 상에 위치하되, 표시영역의 외곽영역인 비 표시영역에 위치하는 터치 패드부와, 터치전극들의 전체 또는 일부와 전기적으로 연결되고 봉지층의 경사면을 따라 내려와 터치 패드부와 전기적으로 연결되는 터치라인들을 더 포함할 수 있다.
터치전극들 중 제1 영역에 위치하는 터치전극들 각각은, 투명 전극을 포함하거나, 하나 이상의 개구부가 있는 메쉬 타입의 전극을 포함할 수 있다.
디스플레이 장치는, 터치센서층 상에 배치되는 편광판과, 편광판 상에 배치되는 광학용 투명 접착제와, 광학용 투명 접착제 상에 위치하는 커버 글래스를 더 포함할 수 있다.
편광판은 제1 영역과 대응되는 제1 부분과 제2 영역과 대응되는 제2 부분을 포함할 수 있다. 제1 부분은 제2 부분보다 높은 투과율을 가질 수 있다.
디스플레이 장치에서, 표시패널의 하부에 위치하는 광학장치는 카메라를 포함할 수 있다.
디스플레이 장치는, 광 발생장치와, 광 발생장치에서 출사된 빛을 이용하여 주변의 인체나 물체를 감지하는 근접센서를 더 포함할 수 있다.
디스플레이 장치에서, 표시패널의 하부에 위치하는 광학장치는 근접센서를 더 포함할 수 있다.
광 발생장치는 봉지층 상에 위치하되 터치센서층의 측면에 위치할 수 있다.
광 발생장치는, 봉지층 상에 위치하되, 봉지층의 경사면과 표시영역 사이의 뷰잉 영역에 위치할 수 있다.
근접센서는 투명 기판의 하부에 위치할 수 있다.
근접센서는 제1 영역과 중첩되어 위치할 수 있다.
디스플레이 장치는, 투명 기판의 하부에 배치되며, 다수의 지문센서 블록을 포함하고, 제1 영역과 대응되는 부분에는 홀 또는 노치 홈이 존재하는 지문센서 패널을 더 포함할 수 있다.
지문센서 패널은, 투명 기판의 하부에 배치되며, 제1 영역과 대응되는 부분에서 홀이 존재하거나 노치 홈이 존재하는 기판과, 기판에 배치되며, 다수의 지문센서 블록 각각에 배치되는 트랜지스터들을 포함하는 지문 트랜지스터 어레이와, 지문 트랜지스터 어레이 아래에 배치되는 압전 물질층과, 압전 물질층 아래에 배치되는 공통전극과, 기판에 배치되되, 스캔 신호들을 다수의 지문센서 블록 행으로 전달하는 다수의 스캔 라인과, 기판에 배치되되, 다수의 지문센서 블록 열로부터 신호를 센싱하기 위한 다수의 리드아웃 라인을 포함할 수 있다.
지문센서 패널은, 기판에 배치되되, 기판에서 지문 트랜지스터 어레이가 배치된 지문센서 영역의 외곽 영역에 배치되고, 스캔신호들을 출력하는 다수의 스캔 구동 블록을 더 포함할 수 있다.
다수의 스캔 구동 블록은, 기판에서 홀 또는 노치 홈을 기준으로 일 측과 타 측에 위치하는 제1 스캔 구동 블록 및 제2 스캔 구동 블록을 포함할 수 있다.
다수의 스캔 라인은, 제1 스캔 구동 블록에서 출력되는 스캔 신호들을 홀 또는 노치 홈의 일 측에 위치하는 하나 이상의 지문센서 블록 행으로 전달하는 하나 이상의 제1 스캔 라인과, 제2 스캔 구동 블록에서 출력되는 스캔 신호들을 홀 또는 노치 홈의 타 측에 위치하는 하나 이상의 지문센서 블록 행으로 전달하는 전달하는 하나 이상의 제2 스캔 라인을 포함할 수 있다.
다수의 리드아웃 라인은, 홀 또는 노치 홈의 측면을 우회하면서 열 방향을 배치되는 적어도 하나의 리드아웃 라인을 포함할 수 있다.
디스플레이 장치는, 터치전극들을 통해 터치 센싱 데이터를 생성하여 출력하는 터치 구동 회로와, 지문센서 패널을 통해 지문 센싱 데이터를 생성하여 출력하는 지문 구동 회로와, 터치 센싱 데이터에 근거하여 터치위치를 결정하고, 지문 센싱 데이터에 근거하여 지문을 인식하는 프로세서를 더 포함할 수 있다.
지문 구동 회로는 지문센서 패널에 포함된 다수의 지문센서 블록 중 터치위치와 대응되는 하나 이상의 지문센서 블록을 선택적으로 구동할 수 있다.
다수의 지문센서 블록은, 표시영역의 제1 영역을 제외한 나머지 모든 영역과 대응되게 배치될 수 있다.
제1 영역은 상기 표시영역 내에 위치하되 상기 표시영역 내에서 외곽에 위치하며, 제1 영역의 일부만이 상기 제2 영역에 의해 둘러싸일 수 있다.
이와 다르게, 제1 영역은 표시영역 내 중앙에 위치하며, 제1 영역은 모든 방향으로 제2 영역에 의해 둘러싸일 수 있다.
본 발명의 실시예들에 의하면, 광학장치를 표시패널의 하부에 배치함으로써, 수광이 필요한 광학장치가 외부로 전혀 노출되지 않는 디자인을 갖는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 카메라 및 근접센서 중 하나 이상의 광학장치가 표시패널의 하부에서 표시영역과 중첩되게 배치되어 외부로 전혀 노출되지 않는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 광학장치가 외부로 전혀 노출되지 않도록 해주면서도, 광학장치의 성능을 떨어뜨리지 않는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 광학장치의 성능과 디스플레이 성능도 저하시키지 않으면서, 광학장치가 외부로 전혀 노출되지 않도록 해주는 구조를 갖는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 표시패널의 전 영역에서 지문 센싱이 가능한 디스플레이 장치를 제공할 수 있다. 이를 통해 지문 인식과 관련한 다양한 응용을 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치를 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치의 화면 구성을 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 단면도이다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치의 디스플레이 파트의 구성도이다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치의 터치 센싱 파트 및 지문 센싱 파트의 구성도이다.
도 6는 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널 내 터치 센서 구조의 예시도이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널 내 터치 센서 구조의 다른 예시도이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널 내 터치 센서 구조의 또 다른 예시도이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널의 단면도이다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널 내 터치전극을 나타낸 예시도이다.
도 11은 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널 내 편광판을 나타낸 도면이다.
도 12 및 도 13은 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널 내 근접센서를 위한 광 발생장치의 위치를 설명하기 도면들이다.
도 14는 본 발명의 실시예들에 따른 디스플레이 장치의 이종 캐소드 전극층을 나타낸 도면이다.
도 15 및 도 16은 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널에서, 제1 영역 내 서브픽셀들의 배치 구조와, 제2 영역 내 서브픽셀들의 배치 구조를 나타낸 예시도이다.
도 17은 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널에서, 제2 영역 내 서브픽셀 영역의 단면도이다.
도 18은 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널에서, 제1 영역 내 서브픽셀 영역의 단면도이다.
도 19는 본 발명의 실시예들에 따른 디스플레이 장치의 표시패널에서, 제1 영역 내 비-서브픽셀 영역의 단면도이다.
도 20은 본 발명의 실시예들에 따른 디스플레이 장치에서, 표시패널의 하부에 위치하는 카메라의 촬영 기능을 위하여, 제1 영역의 면적을 설계하는 원리를 설명하기 위한 도면이다.
도 21은 본 발명의 실시예들에 따른 디스플레이 장치에서 지문 센싱 파트의 구성들을 나타낸 단면도이다.
도 22 및 도 23은 본 발명의 실시예들에 따른 디스플레이 장치의 지문 센싱 파트의 구성들을 나타낸 평면도들이다.
도 24는 본 발명의 실시예들에 따른 디스플레이 장치의 지문센서 패널에 대한 스캔 구동을 나타낸 도면이다.
도 25는 본 발명의 실시예들에 따른 디스플레이 장치의 지문센서 패널 내 지문 센싱 픽셀의 등가회로의 예시이다.
도 26는 본 발명의 실시예들에 따른 디스플레이 장치의 지문센서 패널 내 구동전극들, 압전 물질층 및 공통전극을 나타낸 도면이다.
도 27 내지 도 29는 본 발명의 실시예들에 따른 디스플레이 장치의 전면 지문 센싱을 이용한 응용들을 예시적으로 나타낸 도면들이다.
도 30은 본 발명의 실시예들에 따른 디스플레이 장치의 터치 센싱 기반의 로컬 지문 센싱을 설명하기 위한 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치(10)를 전면에서 본 평면도이다.
본 발명의 실시예들에 따른 디스플레이 장치(10)는, 영상을 표시하는 기능과, 손가락이나 펜 등에 의한 터치를 센싱하는 기능과, 지문을 센싱하는 기능을 제공할 수 있다.
도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는 영상을 표시하는 표시패널(100)과, 표시패널(100)을 보호하는 케이스(200)를 포함할 수 있다. 도 1에서는, 사용자가 전면에 볼 때, 케이스(200)의 일부분이 보이는 것으로 도시되어 있으나, 경우에 따라서, 풀-디스플레이 타입(Full Display Type)으로 구현된 경우, 사용자가 전면에서 볼 때, 케이스(200)가 전혀 보이지 않거나 거의 보이지 않고, 표시패널(100)만 보일 수도 있다. 표시패널(100)의 표시영역만 보일 수도 있고, 표시영역 외곽의 비-표시영역(베젤이라고도 함)이 보일 수도 있다.
도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는 표시패널(100)의 표시영역 전체에서, 손가락이나 펜 등에 의한 터치를 센싱할 수 있고, 지문도 센싱할 수 있다. 즉, 본 발명의 실시예들에 따른 디스플레이 장치(10)는 전면 터치 센싱 및 전면 지문 센싱을 제공할 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치(10)는, 광학장치로서, 촬영을 위한 카메라(110), 주변에 인체나 물체가 접근한 것을 감지하기 위한 근접센서(120) 등을 포함할 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치(10)를 전면에서 볼 때, 카메라(110) 및 근접센서(120) 중 하나 이상의 광학장치가 보이지 않는다. 이를 위해, 본 발명의 실시예들에 따른 디스플레이 장치(10)는, 카메라(110) 및 근접센서(120) 중 하나 이상의 광학장치가 표시패널(100)의 하부에 위치하는 구조를 갖는다.
본 발명의 실시예들에 따른 디스플레이 장치(10)는, 광학장치의 이러한 위치에도 불구하고, 카메라(110)의 정상적인 촬영 기능을 가능하게 하거나, 근접센서(120)의 근접 센싱 기능을 가능하게 하는 구조를 제공한다. 이 구조에 대하여 아래에서 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 화면 구성을 나타낸 도면이다.
도 2를 참조하면, 표시패널(100)은 영상이 표시되는 표시영역(AA)과 영상이 표시되지 않고 표시영역(AA)의 외곽 영역인 비-표시영역(NA)을 포함할 수 있다.
도 2를 참조하면, 표시영역(AA)은 제1 영역(A1)과 제2 영역(A2)을 포함할 수 있다. 표시영역(AA) 내 제1 영역(A1)은, 카메라(110)의 촬영이 되는 렌즈가 위치하는 카메라 영역(카메라 렌즈 영역)일 수 있다. 또한, 표시영역(AA) 내 제1 영역(A1)은 물체나 인체의 접근을 감지할 수 있는 근접 센싱 영역일 수 있다.
예를 들어, 사용자가 디스플레이 장치(10)를 쥐고 자신을 촬영할 때, 제1 영역(A1)을 바라보면서 촬영하면 된다. 사용자가 제1 영역(A1)을 얼굴이나 손가락으로 가리게 되면, 디스플레이 장치(10)는 근접센서(120)를 통해 사용자의 얼굴이나 손가락의 근접을 감지하여, 미리 지정된 동작(예: 화면 꺼짐 등)을 수행할 수 있다.
표시영역(AA) 내 제1 영역(A1)은 외부에서 광학장치로 빛이 들어오는 경로(입광부)일 수 있다. 여기서, 빛은 가시광선, 적외선, 또는 자외선 등의 전자기파일 수 있다.
도 2를 참조하면, 카메라(110) 및 근접센서(120) 중 하나 이상의 광학장치는, 제1 영역(A1)의 아래 부분에 위치할 수 있다. 즉, 카메라(110) 및 근접센서(120) 중 하나 이상의 광학장치는 제1 영역(A1)과 중첩될 수 있다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 개략적인 단면도이다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는, 표시패널(100)의 하부에 위치하되 표시패널(100)의 표시영역(AA)과 중첩되도록 광학장치(예: 카메라(110), 근접센서(120) 등)가 위치하더라고, 광학장치의 본연의 기능(예: 촬영 기능, 근접센서(308)의 수광 기능 등)이 정상적으로 수행되고, 디스플레이 기능도 정상적으로 수행될 수 있도록 하는 구조를 갖는다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는, 광학장치의 기능을 위하여, 빛이 들어오는 입광부(IA)에서 독특한 구조를 갖는다. 입광부(IA)는 표시영역(AA) 내에 위치한다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는, 투명 기판(320)과, 다수의 서브픽셀(SP)을 형성하기 위한 서브픽셀 별 패턴들이 형성되는 서브픽셀 형성부(330)와, 서브픽셀 형성부(330) 상에 위치하며 공통전압에 해당하는 캐소드 전압이 인가되는 이종 캐소드 전극층(340)와, 이종 캐소드 전극층(340) 상에 배치되며 외곽에서 경사면을 갖는 봉지층(350)와, 봉지층(350) 상에 배치되며 터치전극들을 포함하는 터치센서층(360) 등을 포함할 수 있다.
서브픽셀 형성부(330)는, 투명 기판(320)의 상부에서 표시영역(AA)에 위치하며 다수의 서브픽셀 각각에 배치되는 하나 이상의 트랜지스터를 포함하는 트랜지스터 어레이(331)와, 트랜지스터 어레이(331) 상에 위치하며 다수의 서브피셀 각각에 배치되며 해당 트랜지스터의 소스 노드 또는 드레인 노드와 전기적으로 연결되는 애노드 전극을 포함하는 애노드 전극층(332)과, 애노드 전극층(332) 상에 위치하며 다수의 서브픽셀 각각에서 해당 애노드 전극 상에 위치하는 발광층(333) 등을 포함할 수 있다.
이종 캐소드 전극층(340)는 발광층(333) 상에 위치한다. 이에 따라, 애노드 전극층(332), 발광층(3330) 및 이종 캐소드 전극층(340)은 다수의 서브픽셀 별 발광소자(예: OLED(Organic Light Emitting Diode) 등)를 형성한다.
터치센서층(360)은 다수의 터치전극을 포함하고, 다수의 터치전극의 전체 또는 일부와 전기적으로 연결되는 다수의 터치라인을 더 포함할 수 있다.
예를 들어, 다수의 터치전극은, 하나의 층에 배치될 수도 있고, 절연층에 의해 분리되는 둘 이상의 층에 나누어 배치될 수도 있다. 다수의 터치라인은 다수의 터치전극과 다른 층에 위치할 수도 있고, 다수의 터치전극 중 일부와 동일한 층에 위치할 수도 있다.
다수의 터치전극은 표시영역(AA)에 배치되고, 다수의 터치라인 각각은, 표시영역(AA)에 위치한 해당 터치전극과 비-표시영역(NA)에 위치하는 패드부를 전기적으로 연결해줄 수 있다. 따라서, 다수의 터치라인은 비-표시영역(NA)을 지나가게 된다. 다수의 터치라인은 봉지층(350)의 경사면을 따라 내려와 패드부와 전기적으로 연결될 수 있다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는, 터치센서층(360) 상에 배치되는 편광판(370)과, 편광판(370) 상에 배치되는 광학용 투명 접착제(380)와, 광학용 투명 접착제(380) 상에 위치하는 커버 글래스(390)를 더 포함할 수 있다.
도 3을 참조하면, 표시패널(100)은 투명 기판(320), 서브픽셀 형성부(330), 이종 캐소드 전극층(340), 봉지층(350), 편광판(370), 광학용 투명 접착제(380) 및 커버 글래스(390) 등을 포함할 수 있다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는 표시패널(100) 아래에 위치하는 지문센서 패널(300)을 더 포함할 수 있다. 즉, 지문센서 패널(300)은 투명 기판(320)의 하부에 위치할 수 있다.
도 3을 참조하면, 표시패널(100)과 지문센서 패널(300) 사이에 공기 층에 존재하면 지문센서 패널(300)을 통한 지문센싱 성능이 저하되거나 지문센싱 자체가 불가능해질 수도 있다. 따라서, 표시패널(100)과 지문센서 패널(300) 사이에 공기층이 존재하도록, 표시패널(100)과 지문센서 패널(300)은 본딩 물질(예: 레진(Resin), OCA(Optical Clear Adhesive), PSA(Pressure Sensitive Adhesive) 등)로 본딩될 수 있다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는 표시패널(100)과 지문센서 패널(300) 사이에 위치하는 백 플레이트(310)를 더 포함할 수 있다. 표시패널(100)은 백 플레이트(310)의 상면에 본딩되고, 지문센서 패널(300)은 백 플레이트(310)의 하면에 본딩될 수 있다. 여기서, 백 플레이트(310)는 필수 구성은 아니다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는 지문센서 패널(300) 아래에 위치하며, 지문센서 패널(300)의 하부를 보호하는 쿠션 플레이트(306)를 더 포함할 수 있다. 쿠션 플레이트(306)는 폼 패드(302)와, 구리(Cu) 등으로 된 금속 플레이트(304) 등을 포함할 수 있다.
도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는, 투명 기판(320)의 하부에서 표시영역(AA)에 위치하는 광학장치를 더 포함할 수 있다. 광학장치는, 일 예로, 카메라(110) 및 근접센서(120) 등 중 하나 이상을 포함할 수 있다. 아래에서는, 카메라(110) 및 근접센서(120) 모두가 투명 기판(320)의 하부에서 표시영역(AA)에 위치하는 광학장치인 것으로 설명한다.
도 3을 참조하면, 카메라(110) 및 근접센서(120)는 표시영역(AA) 내 제1 영역(A1)에 위치할 수 있다. 즉, 카메라(110) 및 근접센서(120)는 표시영역(AA) 내 제1 영역(A1)과 중첩될 수 있다.
도 3에서 입광부(IA)는 빛의 경로로서, 카메라(110)의 촬영을 위한 가시광선이 출입하거나 근접센서(120)의 수광을 위한 빛(예: 적외선)이 출입하는 경로이다. 입광부(IA)는 평면에서 볼 때에는 도 2의 제1 영역(A1)에 해당한다.
제1 영역(A1)은, 카메라(110)의 촬영이 되는 렌즈가 위치하는 카메라 영역(카메라 렌즈 영역)이고, 물체나 인체의 접근을 감지할 수 있는 근접 센싱 영역일 수 있다.
따라서, 제1 영역(A1)은 입광부(IA)이므로 빛이 잘 투과되어야 한다.
이를 위해, 입광 경로 상에 위치하는 층들(390, 380, 370, 360, 350, 340, 330, 310) 각각은, 제1 영역(A1)과 대응되는 부분에서, 카메라(110) 및 근접센서(120) 각각의 기능을 가능하게 하는 수준으로 미리 설정된 임계 투과도 이상의 높은 투과도를 가질 수 있다. 이에 대하여, 아래에서 더욱 상세하게 설명한다.
한편, 제1 영역(A1)은, 도 2에 예시된 바와 같이, 표시영역(AA) 내에 위치하되 표시영역(AA) 내에서 외곽에 위치할 수 있다. 이와 다르게, 제1 영역(A1)은 표시영역(AA) 내 중앙에 위치할 수 있다. 제1 영역(A1)은 위에서 볼 때 소정의 모양(예: 사각형, 육각형 등의 다각형, 원형, 또는 타원형 등)을 가질 수 있다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 디스플레이 파트의 구성도이다.
도 4를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)에서 디스플레이 파트는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 서브픽셀(SP)이 배치되는 표시패널(100)과, 다수의 데이터 라인(DL)을 구동하는 데이터 구동 회로(420)와, 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(430)와, 데이터 구동 회로(420)와 게이트 구동 회로(430)를 제어하는 디스플레이 컨트롤러(440) 등을 포함할 수 있다.
데이터 구동 회로(420)는 디스플레이 컨트롤러(440)의 타이밍 제어에 따라 다수의 데이터 라인(DL)으로 영상 데이터 전압(Vdata)을 공급할 수 있다. 게이트 구동 회로(430)는 디스플레이 컨트롤러(440)의 타이밍 제어에 따라 다수의 게이트 라인(GL)으로 스캔신호(SCAN)를 순차적으로 공급할 수 있다.
표시패널(110)의 표시영역(AA)에 배치된 다수의 데이터 라인(DL)은, 표시패널(110)의 비-표시영역(NA)에 위치한 디스플레이 패드부(421)에 전기적으로 연결된다. 디스플레이 패드부(421)에는 데이터 구동 회로(420)가 전기적으로 연결된다.
데이터 구동 회로(420)는 COF(Chip On Film) 타입을 구현되어, 표시패널(100)의 디스플레이 패드부(421)에 본딩된 회로필름에 실장 될 수 있다. 또는, 데이터 구동 회로(420)는 COG (Chip On Glass) 타입 또는 COP (Chip On Panel) 타입으로 구현되어, 표시패널(100)의 디스플레이 패드부(421)에 직접 실장 될 수도 있다.
게이트 구동 회로(430)는 COF(Chip On Film) 타입으로 구현되어, 표시패널(100)에 전기적으로 연결된 회로필름에 실장 될 수 있다. 또는, 게이트 구동 회로(430)는 COG (Chip On Glass) 타입 또는 COP (Chip On Panel) 타입으로 구현되어, 표시패널(100)의 비-표시영역(NA) 상에 실장 될 수 있다. 이 경우, 게이트 구동 회로(430)를 COG (Chip On Glass) 타입 또는 COP (Chip On Panel) 타입이라고 한다. 또는, 게이트 구동 회로(430)는 GIP (Gate In Panel) 타입으로 구현되어 표시패널(100)의 비-표시영역(NA)에 형성될 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치(10)는 백 라이트 유닛을 포함하는 액정표시장치(LCD)일 수도 있고, OLED (Organic Light Emitting Diode) 디스플레이, 퀀텀닷 (Quantum Dot) 디스플레이, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치(10)가 OLED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광소자로서 포함할 수 있다. 본 실시예들에 따른 디스플레이 장치(10)가 퀀텀닷 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantom Dot)으로 만들어진 발광소자를 포함할 수 있다. 본 실시예들에 따른 디스플레이 장치(10)가 마이크로 LED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED(Micro Light Emitting Diode)를 발광소자로서 포함할 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치(10)에서, 각 서브픽셀(SP)은, 발광소자(ED)와, 발광소자(ED)로 흐르는 전류를 제어하는 구동 트랜지스터(DRT)와, 영상 데이터 전압(Vdata)을 구동 트랜지스터(DRT)로 전달하는 스캔 트랜지스터(SCT)와, 일정 기간 동안 전압 유지를 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
발광소자(ED)는 애노드 전극(AE) 및 캐소드 전극(CE)과, 애노드 전극(AE) 및 캐소드 전극(EC) 사이에 위치하는 발광층(EL)을 포함한다. 발광소자(ED)는 일 예로, 유기발광다이오드(OLED), 발광다이오드(LED), 퀀텀닷 발광소자 등일 수 있다.
발광소자(ED)의 캐소드 전극(CE)은 공통 전극일 수 있다. 이 경우, 발광소자(ED)의 캐소드 전극(CE)에는 기저 전압(EVSS)이 인가될 수 있다. 여기서, 기저 전압(EVSS)은, 일 예로, 그라운드 전압이거나 그라운드 전압과 유사한 전압일 수 있다.
구동 트랜지스터(DRT)는 발광소자(ED)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)을 포함한다.
구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드에 해당하는 노드로서, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 발광소자(ED)의 애노드 전극(AE)과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 구동 전압(EVDD)이 인가되는 노드로서, 구동 전압(EVDD)을 공급하는 구동라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다.
스캔 트랜지스터(SCT)는 게이트 라인(GL)에서 공급되는 스캔신호(SCAN)에 응답하여, 구동 트랜지스터(DRT)의 제1 노드(N1)와 해당 데이터 라인(DL) 간의 연결을 제어할 수 있다.
스캔 트랜지스터(SCT)의 드레인 노드 또는 소스 노드는 해당 데이터 라인(DL)에 전기적으로 연결될 수 있다. 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제1 노드(N1)에 전기적으로 연결될 수 있다. 스캔 트랜지스터(SCT)의 게이트 노드는 게이트 라인(GL)과 전기적으로 연결되어 스캔신호(SCAN)를 인가 받을 수 있다.
스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 턴-온 되어, 해당 데이터 라인(DL)으로부터 공급된 영상 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다.
스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 턴-온 되고, 턴-오프 레벨 전압의 스캔신호(SCAN)에 의해 턴-오프 된다. 여기서, 스캔 트랜지스터(SCT)가 n 타입인 경우, 턴-온 레벨 전압은 하이 레벨 전압이고, 턴-오프 레벨 전압은 로우 레벨 전압일 수도 있다. 스캔 트랜지스터(SCT)가 p 타입인 경우, 턴-온 레벨 전압은 로우 레벨 전압이고 턴-오프 레벨 전압은 하이 레벨 전압일 수도 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 영상 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지해줄 수 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT)가 모두 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 중 적어도 하나는 n 타입 트랜지스터(또는 p 타입 트랜지스터)이고 나머지는 p 타입 트랜지스터(또는 n 타입 트랜지스터)일 수 있다.
도 4에 예시된 각 서브픽셀 구조는 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 터치 센싱 파트 및 지문 센싱 파트의 구성도이다.
도 5를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)에서 터치 데이터를 이용하여 터치유무 또는 터치위치를 획득하는 프로세서(530) 등을 센싱 파트는, 사용자가 손가락 또는 펜 등의 터치 포인터로 표시패널(100)을 터치하는 경우, 터치위치 또는 터치유무를 센싱하는 파트로서, 터치센서가 내장된 표시패널(100)과, 터치센서를 구동하여 센싱하여 터치 센싱 데이터를 출력하는 터치 구동 회로(510)와, 터치 센싱 포함할 수 있다.
표시패널(100)에 내장된 터치센서는, 표시패널(100)의 터치 센싱 영역(TSA)에 배치된 다수의 터치전극(TE)을 포함한다. 여기서, 터치 센싱 영역(TSA)은 표시영역(AA)과 대응될 수 있다.
표시패널(100)의 비-표시영역(NA)에는, 터치 구동 회로(510)가 전기적으로 연결되는 터치 패드부(511)가 존재할 수 있다. 표시패널(100)에는 다수의 터치전극(TE)과 터치 패드부(511)를 전기적으로 연결해주는 다수의 터치라인(TL)을 통해 다수의 터치전극(TE)과 전기적으로 연결될 수 있다.
터치 패드부(511)는, 투명 기판(320) 상에 위치하되, 표시영역(AA)의 외곽영역인 비-표시영역(NA)에 위치할 수 있다. 다수의 터치라인(TL)은 다수의 터치전극(TE)의 전체 또는 일부와 전기적으로 연결되고, 봉지층(350)의 경사면을 따라 내려와 터치 패드부(511)와 전기적으로 연결될 수 있다.
터치 구동 회로(510)는, 다수의 터치전극(TE)의 전체 또는 일부를 구동하고, 다수의 터치전극(TE)의 전체 또는 일부를 센싱하여, 터치 센싱 데이터를 생성하여 프로세서(530)에 공급할 수 있다.
프로세서(530)는 터치 센싱 데이터에 근거하여 터치 유무 또는 터치 위치를 결정하고, 결정된 터치 유무 또는 결정된 터치 위치에 근거하여, 정해진 기능(예: 입력 처리, 오브젝트 선택 처리, 필기 처리 등)을 수행할 수 있다.
터치 구동 회로(510)는 데이터 구동 회로(420)와 통합되어 집적회로 형태로 구현될 수 있다.
도 5를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)의 지문 센싱 파트는 사용자의 지문을 센싱하는 파트로서, 다수의 지문 센싱 픽셀(FP-PXL)이 배치되는 지문센서 패널(300)과, 지문센서 패널(300)을 구동하고 센싱하여 지문 센싱 데이터를 출력하는 지문 구동 회로(520)와, 지문 센싱 데이터를 이용하여 지문을 인식하고, 지문 인식 결과에 따라 정해진 기능(예: 사용자 인증 등)을 수행하는 프로세서(530) 등을 포함할 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치(10)의 지문 센싱 파트는 광학 방식, 초음파 방식 등으로 지문을 센싱할 수 있다. 아래에서는, 디스플레이 장치(10)의 지문 센싱 파트는 초음파 지문 센싱을 수행하는 것을 예로 든다.
지문센서 패널(300)은 지문 센싱 영역(FSA)에 배치된 다수의 지문 센싱 픽셀(FP-PXL)을 포함한다. 여기서, 지문 센싱 영역(FSA)은 표시영역(AA)과 대응될 수 있다.
다수의 지문 센싱 픽셀(FP-PXL) 각각은, 구동전극, 압전물질층 및 공통전극을 포함하는 압전소자와, 압전소자에서 초음파가 발생되도록 압전소자를 구동시키는 구동부(송신부)와, 압전소자가 지문에서 반사된 초음파를 수신하여 발생되는 신호를 센싱하는 센싱부(수신부) 등을 포함할 수 있다. 여기서, 구동부(송신부) 및 센싱부(수신부) 각각은 하나 이상의 스위칭 소자(트랜지스터)를 포함할 수 있다.
구동전극과 공통전극 중 하나에는 전압 레벨이 변동되는 신호(AC 신호)가 인가되고, 나머지에는 전압 레벨이 일정한 신호(DC 신호)가 인가된다.
지문센서 패널(300)의 지문 센싱 영역(FSA)의 외곽에는, 지문 구동 회로(520)가 전기적으로 연결되는 지문 패드부(521)가 존재할 수 있다.
지문센서 패널(300)은 다수의 지문 센싱 픽셀(FP-PXL) 각각의 센싱부(수신부)와 지문 패드부(521)를 전기적으로 연결해주는 다수의 리드아웃 라인(RL)을 포함할 수 있다.
지문 구동 회로(520)는 다수의 지문 센싱 픽셀(FP-PXL)의 전체 또는 일부를 구동하고 다수의 지문 센싱 픽셀(FP-PXL)의 전체 또는 일부를 센싱하여, 지문 센싱 데이터를 생성하여 프로세서(TL)에 공급할 수 있다.
프로세서(530)는 지문 센싱 데이터에 근거하여 지문을 인식하고, 지문 인식 결과에 따라 정해진 기능(예: 사용자 인증 등)을 수행할 수 있다.
한편, 도 5를 참조하면, 지문센서 패널(300)은 제1 영역(A1)과 대응되는 부분에 홀 또는 노치 홈(500)이 존재할 수 있다.
아래에서는, 표시패널(100)에서의 터치센서 구조에 대하여, 도 6 내지 도 10을 참조하여 설명한다. 본 발명의 실시예들에 따른 디스플레이 장치(10)는 캐패시턴스 방식으로 터치를 센싱할 수 있다.
도 6는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100) 내 터치 센서 구조의 예시도이다.
도 6을 참조하면, 표시패널(100)의 터치 센싱 영역(TSA)에 배치되는 다수의 터치전극(TE) 각각은 서로 분리되고 블록화된 전극일 수 있다. 다수의 터치전극(TE) 각각은 서로 중첩되지 않는다.
다수의 터치전극(TE) 각각은, 하나 이상의 터치라인(TL)을 통해 터치 구동 회로(510)와 전기적으로 연결될 수 있다.
터치라인(TL)은 데이터 라인(DL)과 평행하거나 동일한 방향으로 배치될 수 있다.
다수의 터치전극(TE)은 동일한 열에 배치된 제1 터치전극과 제2 터치전극을 포함할 수 있다. 제1 터치전극이 제2 터치전극보다 터치 구동 회로(510)로부터 멀리 위치한다고 가정한다. 다수의 터치라인(TL)은 제1 터치전극과 연결된 제1 터치라인과, 제2 터치전극과 연결된 제2 터치라인을 포함할 수 있다.
제1 터치전극과 연결된 제1 터치라인은, 제2 터치전극과 중첩되지만 제2 터치전극과 전기적으로 연결되지 않는다.
제1 터치전극과 제2 터치전극은 표시패널(100) 내에서 분리되고 물리적으로 떨어져 있다. 제1 터치라인과 제2 터치라인은 표시패널(100) 내에서 분리되고 물리적으로 떨어져 있다. 제1 터치전극과 제2 터치전극은, 표시패널(100) 내에서 분리되지만, 구동 상황에 따라서 터치 구동 회로(510) 내 스위칭 회로에 의해 전기적으로 연결될 수도 있다.
도 6의 터치 센서 구조는, 터치전극(TE)과 터치 포인터(예: 손가락, 펜 등) 간의 캐패시턴스를 이용하여 터치를 센싱하는 셀프-캐패시턴스(Self-capacitance) 기반의 터치 센싱 방식에 적합할 수 있다.
이에 따라, 터치 구동 회로(510)는, 다수의 터치전극(TE) 각각으로 터치 구동 신호를 공급하고, 터치 구동 신호가 인가된 터치전극(TE)으로부터 터치 센싱 신호를 검출하여, 각 터치전극(TE)에 대한 센싱값을 얻어 터치 센싱 데이터를 셍성할 수 있다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100) 내 터치 센서 구조의 다른 예시도이다.
도 7의 터치 센서 구조는, 2개의 터치전극(TE) 간의 캐패시턴스를 이용하여 터치를 센싱하는 뮤추얼-캐패시턴스(Mutual-capacitance) 기반의 터치 센싱 방식에 적합할 수 있다.
뮤추얼-캐패시턴스 기반의 터치 센싱 방식을 위하여, 도 7에 도시된 바와 같이, 표시패널(100)의 터치 센싱 영역(TSA)에 배치되는 다수의 터치전극(TE)은, 서로 다른 방향으로 배치되는 다수의 제1 터치전극(X-TE)과 다수의 제2 터치전극(Y-TE)을 포함할 수 있다. 여기서, 제1 터치전극(X-TE)과 제2 터치전극(Y-TE) 사이에 뮤추얼-캐패시턴스가 형성된다.
다수의 제1 터치전극(X-TE)과 다수의 제2 터치전극(Y-TE)은 서로 교차할 수 있다. 제1 터치전극(X-TE)과 제2 터치전극(Y-TE)이 서로 교차하는 지점(영역)을 터치 노드(Touch Node)라고 한다.
다수의 제1 터치전극(X-TE)과 다수의 제2 터치전극(Y-TE) 중에서, 다수의 제1 터치전극(X-TE)은 터치 구동 회로(510)로부터 터치 구동 신호가 공급되는 구동전극(또는 송신전극)이고, 다수의 제2 터치전극(Y-TE)은 터치 구동 회로(510)에 의해 센싱되는 센싱전극(또는 수신전극)일 수 있다.
이와 반대로, 다수의 제1 터치전극(X-TE)과 다수의 제2 터치전극(Y-TE) 중에서, 다수의 제1 터치전극(X-TE)은 터치 구동 회로(510)에 의해 센싱되는 센싱전극(또는 수신전극)이고, 다수의 제2 터치전극(Y-TE)은 터치 구동 회로(510)로부터 터치 구동 신호가 공급되는 구동전극(또는 송신전극)일 수 있다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100) 내 터치 센서 구조의 또 다른 예시도이다.
도 8은 도 7의 뮤추얼-캐패시턴스 기반의 터치 센싱을 위한 터치 센서 구조에 대한 다른 예시이다. 도 8의 터치 센서 구조는 도 7의 터치 센서 구조와 전기적으로 등가적인 구조이다.
도 8을 참조하면, 표시패널(100)의 터치 센싱 영역(TSA)에 배치된 다수의 터치전극(TE)은, 동일한 행에 배치되고 제1 브릿지 패턴(X-CL)에 의해 전기적으로 연결된 제1 터치전극들(X-TE)과, 동일한 열에 배치되고 제2 브릿지 패턴(Y-CL)에 의해 전기적으로 연결된 제2 터치전극들(Y-TE)을 포함할 수 있다.
동일한 행에 배치되며 동일한 층에 위치하는 제1 터치전극들(X-TE)과, 이들을 연결해주는 제1 브릿지 패턴(X-CL)은, 모두 일체화되고 동일한 층에 위치할 수 있다.
동일한 열에 배치되며 동일한 층에 위치하는 제2 터치전극들(Y-TE)과, 이들을 연결해주는 제2 브릿지 패턴(Y-CL)은, 서로 다른 층에 위치하며 컨택홀을 통해 전기적으로 연결될 수 있다.
동일한 행에 배치되어 전기적으로 연결되는 제1 터치전극들(X-TE)은 하나의 제1 터치전극 라인(X-TEL)을 형성한다. 이렇게 형성된 하나의 제1 터치전극 라인(X-TEL)은 도 7에서 하나의 제1 터치전극(X-TE)과 전기적으로 동일하다. 동일한 열에 배치되어 전기적으로 연결되는 제2 터치전극들(Y-TE)은 하나의 제2 터치전극 라인(Y-TEL)을 형성한다. 이렇게 형성된 하나의 제2 터치전극 라인(Y-TEL)은 도 7에서 하나의 제2 터치전극(Y-TE)과 전기적으로 동일하다.
다수의 제1 터치전극 라인(X-TEL) 각각은 하나 이상의 제1 터치라인(X-TL)과 전기적으로 연결되고, 다수의 제2 터치전극 라인(Y-TEL) 각각은 하나 이상의 제2 터치라인(Y-TL)과 전기적으로 연결될 수 있다.
다수의 제1 터치전극 라인(X-TEL) 각각은 하나 이상의 제1 터치라인(X-TL)을 통해 터치 패드부(510)에 포함된 제1 터치패드(X-TP)와 전기적으로 연결되고, 다수의 제2 터치전극 라인(Y-TEL) 각각은 하나 이상의 제2 터치라인(Y-TL)을 통해 터치 패드부(510)에 포함된 제2 터치패드(Y-TP)와 전기적으로 연결될 수 있다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100)의 단면도로서, 도 8의 X-X'의 단면도이다.
표시영역(AA) 내 각 서브픽셀(SP)에서의 구동 트랜지스터인 구동 트랜지스터(DRT)은 투명 기판(320) 상에 배치된다.
구동 트랜지스터(DRT)는, 게이트 전극에 해당하는 제1 노드 전극(NE1), 소스 전극 또는 드레인 전극에 해당하는 제2 노드 전극(NE2), 드레인 전극 또는 소스 전극에 해당하는 제3 노드 전극(NE3) 및 반도체층(SEMI) 등을 포함한다.
제1 노드 전극(NE1)과 반도체층(SEMI)은 게이트 절연막(GI)을 사이에 두고 중첩될 수 있다. 제2 노드 전극(NE2)은 절연층(INS) 상에 형성되어 반도체층(SEMI)의 일 측과 접촉하고, 제3 노드 전극(NE3)은 절연층(INS) 상에 형성되어 반도체층(SEMI)의 타 측과 접촉할 수 있다.
발광소자(ED)는 픽셀전극에 해당하는 애노드 전극(AE)과, 애노드 전극(AE) 상에 형성되는 발광층(EL)과, 발광층(EL) 위에 형성되며 공통전극에 해당하는 캐소드 전극(CE)을 포함할 수 있다.
애노드 전극(AE)은 평탄화막(PLN)을 관통하는 화소 컨택홀을 통해 노출된 구동 트랜지스터(DRT)의 제2 노드 전극(NE2)과 전기적으로 접속된다.
발광층(EL)은 뱅크(BANK)에 의해 마련된(노출된) 발광영역의 애노드 전극(AE) 상에 형성된다. 발광층(EL)은 애노드 전극(AE) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 캐소드 전극(CE)은 발광층(EL)을 사이에 두고 애노드 전극(AE)과 대향 하도록 형성된다.
봉지층(350)은 외부의 수분이나 산소에 취약한 발광소자(ED)로 외부의 수분이나 산소가 침투되는 것을 차단한다. 이러한 봉지층(350)은 하나의 층으로 되어 있을 수도 있지만, 도 9에 도시된 바와 같이 다수의 층(PAS1, PCL, PAS2)으로 되어 있을 수도 있다.
예를 들어, 봉지층(350)이 다수의 층(PAS1, PCL, PAS2)으로 이루어진 경우, 봉지층(350)은 하나 이상의 무기 봉지층(PAS1, PAS2)과 하나 이상의 유기 봉지층(PCL)을 포함할 수 있다. 구체적인 예로서, 봉지층(350)은 제1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제2 무기 봉지층(PAS2)이 순서대로 적층된 구조로 되어 있을 있다.
여기서, 유기 봉지층(PCL)은, 적어도 하나의 유기 봉지층 또는 적어도 하나의 무기 봉지층을 더 포함할 수도 있다.
제1 무기 봉지층(PAS1)은 발광 소자(ED)와 가장 인접하도록 캐소드 전극(CE)이 형성된 투명 기판(320) 상에 형성된다. 이러한 제1 무기 봉지층(PAS1)은, 일 예로, 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al2O3) 등과 같은 저온 증착이 가능한 무기 절연 재질로 형성된다. 제1 무기 봉지층(PAS1)이 저온 분위기에서 증착 되므로, 제1 무기 봉지층(PAS1)은 증착 공정 시 고온 분위기에 취약한 유기물을 포함하는 발광층(EL)이 손상되는 것을 방지할 수 있다.
유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)보다 작은 면적으로 형성될 수 있으며, 이 경우, 유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)의 양끝단을 노출시키도록 형성될 수 있다. 유기 봉지층(PCL)은 유기발광표시장치인 터치표시장치의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충 역할을 하며, 평탄화 성능을 강화하는 역할을 할 수 있다. 유기 봉지층(PCL)은, 일 예로, 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌 또는 실리콘옥시카본(SiOC)과 같은 유기 절연 재질로 형성될 수 있다. 일 예로, 유기 봉지층(PCL)이 잉크젯 방식을 통해 형성될 수도 있다.
표시패널(100)에는, 봉지층(350)이 무너지는 것을 차단하는 하나 이상의 댐(DAM1, DMA2)이 형성되어 있을 수 있다.
하나 이상의 댐(DAM1, DMA2)은 표시영역(AA)과 비-표시영역(NA)의 경계지점에 존재하거나, 경계지점의 근방에 존재할 수 있다. 예를 들어, 하나 이상의 댐(DAM1, DMA2)은 외곽에서 안쪽으로 들어가다가 갑자기 높아지는 지점의 영역일 수 있다. 또는, 하나 이상의 댐(DAM1, DMA2)은 봉지층(350)의 경사면(900)을 따라 내려오다가 봉지층(350)의 경사가 갑자기 완만해지거나 다시 높아지는 방향으로 변하는 지점의 영역을 의미할 수도 있다.
도 9에 도시된 바와 같이, 하나 이상의 댐(DAM1, DMA2)은 터치 패드(Y-TP)를 포함하는 터치 패드부(511)와 표시영역(AA) 사이에 배치될 수 있다. 하나 이상의 댐(DAM1, DMA2)은 뱅크(BANK)와 동일 물질을 포함하는 댐 형성 패턴(DFP) 등으로 이루어질 수 있다.
하나 이상의 댐(DAM1, DMA2)은 비-표시영역(NA)에만 위치할 수도 있고, 비-표시영역(NA)에 대부분이 존재하지만 일부는 표시영역(AA)에 걸쳐있을 수도 있다.
하나 이상의 댐(DAM1, DMA2) 중에서 표시영역(AA)과 더 가까운 댐(DAM1)을 1차 댐(DAM1)이라고 하고, 터치 패드부(511)와 상대적으로 더 가깝게 위치하는 댐(DAM2)을 2차 댐(DAM2)이라고 한다.
하나 이상의 댐(DAM1, DMA2)은 액상 형태의 유기 봉지층(PCL)이 표시영역(AA)에 적하될 때, 액상 형태의 유기 봉지층(PCL)이 비-표시영역(NA)의 방향으로 무너져 터치 패드부(511) 등을 침범하는 것을 방지할 수 있다. 이러한 효과는, 도 9에 도시된 바와 같이, 2개 이상의 댐(DAM1, DAM2)이 형성된 경우, 더욱 커질 수 있다.
1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 단층 또는 다층 구조로 형성될 수 있다.
1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 기본적으로 댐 형성 패턴(DFP)으로 만들어질 수 있다. 댐 형성 패턴(DFP)은 터치 패드부(511)에 배치된 터치 패드(Y-TP)보다 높은 높이를 가질 수 있다.
댐 형성 패턴(DFP)은 표시영역(AA)에서 서브픽셀들(SP)을 분리하기 위한 뱅크(BANK)와 동일한 물질로 형성될 수 있다. 경우에 따라서, 댐 형성 패턴(DFP)은 층간 간격을 유지하기 위한 스페이서 등과 동일한 물질로 형성될 수 있다. 이러한 경우, 댐 형성 패턴(DFP)은 뱅크(BANK) 또는 스페이서 등과 동시에 형성될 수 있고, 이에 따라, 마스크 추가 공정 및 비용 상승 없이 댐 구조를 형성할 수 있다.
도 9를 참조하면, 1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2)이 댐 형성 패턴(DFP) 상에 적층 된 다층 구조로 되어 있을 수 있다.
유기물을 포함하는 유기 봉지층(PCL)은 가장 안쪽에 있는 1차 댐(DAM1)의 내 측면에만 위치할 수 있다. 이와 다르게, 유기물을 포함하는 유기 봉지층(PCL)은 1차 댐(DAM1) 및 2차 댐(DAM2) 중 적어도 1차 댐(DAM1)의 상부에 위치할 수 있다.
제2 무기 봉지층(PAS2)은 유기 봉지층(PCL)이 형성된 투명 기판(320) 상에 유기 봉지층(PCL) 및 제1 무기 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다. 제2 무기 봉지층(PAS2)은 외부의 수분이나 산소가 제1 무기 봉지층(PAS1) 및 유기 봉지층(PCL)으로 침투하는 것을 최소화하거나 차단한다. 이러한 제2 무기 봉지층(PAS2)은, 일 예로, 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al2O3) 등과 같은 무기 절연 재질로 형성된다.
봉지층(350) 상에는 터치 버퍼막(T-BUF)이 배치될 수 있다.
제1 및 제2 터치전극들(X-TE, Y-TE)과 제1 및 제2 브릿지 패턴(X-CL, Y-CL)은 터치 버퍼막(T-BUF) 상에 위치할 수 있다.
제1 및 제2 터치라인들(X-TL, Y-TL) 각각의 전체 또는 일부도 터치 버퍼막(T-BUF) 상에 위치할 수 있다.
터치 버퍼막(T-BUF)은 터치전극들(X-TE, Y-TE)과 캐소드 전극(CE) 사이에 위치하는데, 터치전극들(X-TE, Y-TE)과 발광 소자(ED)의 캐소드 전극(CE) 사이의 이격 거리가 미리 정해진 최소 이격 거리(예: 5㎛)를 유지하도록 설계될 수 있다. 이에 따라, 터치전극들(X-TE, Y-TE)과 캐소드 전극(CE) 간의 기생 캐패시턴스를 줄여주거나 방지해줄 수 있고, 이를 통해, 기생 캐패시턴스에 의한 터치 감도 저하를 방지해줄 수 있다.
터치 버퍼막(T-BUF) 없이, 제1 및 제2 터치전극들(X-TE, Y-TE)과 제1 및 제2 브릿지 패턴(X-CL, Y-CL)이 봉지층(350) 상에 바로 배치될 수도 있다.
터치 버퍼막(T-BUF)은, 터치 버퍼막(T-BUF) 상에 배치되는 터치 센서 메탈의 제조 공정 시 이용되는 약액(현상액 또는 식각액 등등) 또는 외부로부터의 수분 등이 유기물을 포함하는 발광층(EL)으로 침투되는 것을 차단할 수 있다. 이에 따라, 터치 버퍼막(T-BUF)은 약액 또는 수분에 취약한 발광층(EL)의 손상을 방지할 수 있다.
터치 버퍼막(T-BUF)은 고온에 취약한 유기물을 포함하는 발광층(EL)의 손상을 방지하기 위해 일정 온도(예: 100도(℃)) 이하의 저온에서 형성 가능하고 1~3의 저유전율을 가지는 유기 절연 재질로 형성된다. 예를 들어, 터치 버퍼막(T-BUF)은 아크릴 계열, 에폭시 계열 또는 실록산(Siloxan) 계열의 재질로 형성될 수 있다. 유기 절연 재질로 평탄화 성능을 가지는 터치 버퍼막(T-BUF)은 유기발광표시장치의 휘어짐에 따른 봉지층(350) 내의 각 봉지층(PAS1, PCL, PAS2)의 손상 및 터치 버퍼막(T-BUF) 상에 형성되는 터치 센서 메탈의 깨짐 현상을 방지할 수 있다.
뮤추얼-캐패시턴스 기반의 터치 센서 구조에 따르면, 터치 버퍼막(T-BUF) 상에 제1 터치전극 라인(X-TEL) 및 제2 터치전극 라인(Y-TEL)이 배치되며, 제1 터치전극 라인(X-TEL) 및 제2 터치전극 라인(Y-TEL)은 교차되게 배치될 수 있다.
제2 터치전극 라인(Y-TEL)은, 다수의 제2 터치전극(Y-TE)과, 다수의 제2 터치전극(Y-TE) 사이를 전기적으로 연결해주는 다수의 제2 브릿지 패턴(Y-CL)을 포함할 수 있다. 도 8에 도시된 바와 같이, 다수의 제2 터치전극(Y-TE)과 다수의 제2 브릿지 패턴(Y-CL)은 터치 절연막(IND)을 사이에 두고 서로 다른 층에 위치할 수 있다.
도 8 및 도 9를 함께 참조하면, 동일한 열에 배치되는 다수의 제2 터치전극(Y-TE)은 y축 방향(열 방향)을 따라 일정한 간격으로 이격될 수 있다. 이러한 다수의 제2 터치전극(Y-TE) 각각은 제2 브릿지 패턴(Y-CL)을 통해 y축 방향으로 인접한 다른 제2 터치전극(Y-TE)과 전기적으로 연결될 수 있다.
제2 브릿지 패턴(Y-CL)은 터치 버퍼막(T-BUF) 상에 형성되며 터치 절연막(IND)을 관통하는 터치 컨택홀을 통해 노출되어 y축 방향으로 인접한 2개의 제2 터치전극(Y-TE)과 전기적으로 접속될 수 있다.
제2 브릿지 패턴(Y-CL)은 뱅크(BANK)와 중첩되도록 배치될 수 있다. 이에 따라, 제2 브릿지 패턴(Y-CL)에 의해 개구율이 저하되는 것을 방지할 수 있다.
도 8 및 도 9를 함께 참조하면, 제1 터치전극 라인(X-TEL)은, 다수의 제1 터치전극(X-TE)과, 다수의 제1 터치전극(X-TE) 사이를 전기적으로 연결해주는 다수의 제1 브릿지 패턴(X-CL)을 포함할 수 있다. 다수의 제1 터치전극(X-TE)과 다수의 제1 브릿지 패턴(X-CL)은 터치 절연막(IND)을 사이에 두고 서로 다른 층에 위치할 수 있지만, 다수의 제1 브릿지 패턴(X-CL)과 다수의 제1 터치전극(X-TE)은 일체로 되어 동일한 층에 위치할 수도 있다.
도 8 및 도 9를 함께 참조하면, 동일한 행에 배치되는 다수의 제1 터치전극(X-TE)은 터치 절연막(ILD) 상에서 x축 방향(행 방향)을 따라 일정한 간격으로 이격될 수 있다. 이러한 다수의 제1 터치전극(X-TE) 각각은 제1 브릿지 패턴(X-CL)을 통해 x축 방향으로 인접한 다른 제1 터치전극(X-TE)과 전기적으로 연결될 수 있다.
제1 브릿지 패턴(X-CL)은 제1 터치전극(X-TE)과 동일 평면 상에 배치되어 별도의 컨택홀 없이 x축 방향으로 인접한 2개의 제1 터치전극(X-TE)과 전기적으로 접속되거나, x축 방향으로 인접한 2개의 제1 터치전극(X-TE)과 일체로 되어 있을 수 있다.
제1 브릿지 패턴(X-CL)은 뱅크(BANK)와 중첩되도록 배치될 수 있다. 이에 따라, 제1 브릿지 패턴(X-CL)에 의해 개구율이 저하되는 것을 방지할 수 있다.
도 9를 참조하면, 제2 터치전극 라인(Y-TEL)은 제2 터치라인(Y-TL)을 통해 제1 비-표시영역(NA1) 내 터치 패드부(511)에 존재하는 제2 터치패드(Y-TP)와 전기적으로 연결될 수 있다. 제2 터치패드(Y-TP)는 터치 구동 회로(510)와 전기적으로 연결될 수 있다.
이러한 구조와 마찬가지로, 제1 터치전극 라인(X-TEL)은 제1 터치라인(X-TL)을 통해 제1 비-표시영역(NA1) 내 터치 패드부(511)에 존재하는 제1 터치패드(X-TP)와 전기적으로 연결될 수 있다. 제1 터치패드(X-TP)는 터치 구동 회로(510)와 전기적으로 연결될 수 있다.
제1 터치패드(X-TP) 및 제2 터치패드(Y-TP)를 덮는 패드 커버 전극이 더 배치될 수도 있다.
제1 터치패드(X-TP)는 제1 터치라인(X-TL)과 별도로 형성될 수도 있고, 제1 터치라인(X-TL)이 연장되어 형성될 수 도 있다. 제2 터치패드(Y-TP)은 제2 터치라인(Y-TL)과 별도로 형성될 수도 있고, 제2 터치라인(Y-TL)이 연장되어 형성될 수 도 있다.
제1 터치패드(X-TP)가 제1 터치라인(X-TL)이 연장되어 형성되고, 제2 터치패드(Y-TP)가 제2 터치라인(Y-TL)이 연장되어 형성된 경우, 제1 터치패드(X-TP), 제1 터치라인(X-TL), 제2 터치패드(Y-TP) 및 제2 터치라인(Y-TL)은 동일한 제1 도전 물질로 구성될 수 있다. 여기서, 제1 도전 물질은, 일 예로, Al, Ti, Cu, Mo와 같은 내식성 및 내산성이 강하고 전도성이 좋은 금속을 이용하여 단층 또는 다층 구조로 형성될 수 있다.
예를 들어, 제1 도전 물질로 된 제1 터치패드(X-TP), 제1 터치라인(X-TL), 제2 터치패드(Y-TP) 및 제2 터치라인(Y-TL)은 Ti/Al/Ti 또는 Mo/Al/Mo와 같이 적층된 3층 구조로 형성될 수 있다.
제1 터치패드(X-TP) 및 제2 터치패드(Y-TP)를 덮을 수 있는 패드 커버 전극은 제1 및 제2 터치전극(X-TE, Y-TE)과 동일 재질로 제2 도전 물질로 구성될 수 있다. 여기서, 제2 도전 물질은 내식성 및 내산성이 강한 ITO 또는 IZO와 같은 투명 도전물질로 형성될 수 있다. 이러한 패드 커버 전극은 터치 버퍼막(T-BUF)에 의해 노출되도록 형성됨으로써 터치 구동 회로(510)와 본딩되거나 또는 터치 구동 회로(510)가 실장된 회로 필름과 본딩될 수 있다.
여기서, 터치 버퍼막(T-BUF)은 터치 센서 메탈을 덮도록 형성되어 터치 센서 메탈이 외부의 수분 등에 의해 부식되는 것을 방지할 수 있다. 일 예로, 터치 버퍼막(T-BUF)은 유기 절연 재질로 형성되거나, 원편광판 또는 에폭시 또는 아크릴 재질의 필름 형태로 형성될 수 있다. 이러한 터치 보호막(T-BUF)이 봉지층(350) 상에 없을 수도 있다. 즉, 터치 버퍼막(T-BUF)은 필수적인 구성이 아닐 수도 있다.
제2 터치라인(Y-TL)은, 컨택홀을 통해 제2 터치전극(Y-TE)과 전기적으로 연결되거나, 제2 터치전극(Y-TE)과 일체로 되어 있을 수 있다.
이러한 제2 터치라인(Y-TL)은, 비-표시영역(NA)까지 신장되어 봉지층(350)의 경사면(900)을 따라 내려와, 하나 이상의 댐(DAM1, DAM2)을 지나서, 비-표시영역(NA1) 내 터치 패드부(511)에 존재하는 제2 터치패드(Y-TP)와 전기적으로 연결될 수 있다. 이에 따라, 제2 터치라인(Y-TL)은 제2 터치패드(Y-TP)를 통해 터치 구동 회로(510)와 전기적으로 연결될 수 있다.
제2 터치라인(Y-TL)은, 제2 터치전극(Y-TE)에서의 터치 센싱 신호를 터치 구동 회로(510)로 전달해주거나, 터치 구동 회로(510)로부터 터치 구동 신호를 공급받아 제2 터치전극(Y-TE)에 전달해줄 수 있다.
제1 터치라인(X-TL)은, 컨택홀을 통해 제1 터치전극(X-TE)과 전기적으로 연결되거나, 제1 터치전극(X-TE)과 일체로 되어 있을 수 있다.
이러한 제1 터치라인(X-TL)은 비-표시영역(NA)까지 신장되어 봉지층(350)의 경사면(900)을 따라 내려와, 하나 이상의 댐(DAM)을 지나서, 제1 비-표시영역(NA1) 내 터치 패드부(511)에 존재하는 제1 터치패드(Y-TP)와 전기적으로 연결될 수 있다. 이에 따라, 제1 터치라인(X-TL)은 제1 터치패드(X-TP)를 통해 터치 구동 회로(510)와 전기적으로 연결될 수 있다.
제1 터치라인(X-TL)은, 터치 구동 회로(510)로부터 터치 구동 신호를 공급받아 제1 터치전극(X-TE)에 전달할 수 있고, 제1 터치전극(X-TE)에서의 터치 센싱 신호를 터치 구동 회로(510)로 전달해줄 수도 있다.
제1 터치라인(X-TL) 및 제2 터치라인(Y-TL)의 배치는 패널 설계사항에 따라 다양하게 변경 가능하다.
제1 터치전극(X-TE) 및 제2 터치전극(Y-TE) 상에 터치 보호막(PAC)이 배치될 수 있다. 이러한 터치 보호막(PAC)은 하나 이상의 댐(DAM)의 전 또는 후까지 확장되어 제1 터치라인(X-TL) 및 제2 터치라인(Y-TL) 상에도 배치될 수 있다.
한편, 도 9의 단면도는 개념적으로 구조를 도시한 것으로서, 보는 방향이나 위치 등에 따라 각 패턴들(각종 층들이나 각종 전극들)의 위치, 두께, 또는 폭이 달라질 수도 있고, 각종 패턴들의 연결 구조도 변경될 수 있으며, 도시된 여러 층들 이외에도 추가적인 층이 더 존재할 수도 있고, 도시된 여러 층들 중 일부는 생략되거나 통합되어 있을 수도 있다. 예를 들어, 뱅크(BANK)의 폭은 도면에 비해 좁을 수도 있고, 댐(DAM1, DAM2)의 높이도 도면보다 낮거나 높을 수 있다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100) 내 터치전극(TE)을 나타낸 예시도이다.
도 10을 참조하면, 표시패널(100)의 내부에 배치된 터치전극(TE)들 중 제1 영역(A1)에 위치하는 터치전극(TE)들 각각은 하나 이상의 개구부가 있는 메쉬 타입의 전극이거나 메쉬 타입의 전극을 포함할 수 있다. 또는, 터치전극(TE)들 중 제1 영역(A1)에 위치하는 터치전극(TE)들 각각은 투명 전극이거나 투명 전극을 포함할 수 있다.
전술한 바와 같이, 제1 영역(A1)에 위치하는 터치전극(TE)이 메쉬 타입이거나 투명전극으로 형성됨으로써, 제1 영역(A1)의 투과율을 높여주어, 제1 영역(A1)을 통한 카메라(110)의 촬영 기능과, 제1 영역(A1)을 통한 근접센서(120)의 센싱 기능이 가능해질 수 있다.
하나의 터치전극(TE)은 개구부(오픈 영역)가 없는 투명전극일 수 있다.
이와 다르게, 하나의 터치전극(TE)은 다수의 오픈 영역(OA)을 갖는 메쉬 타입일 수 있다. 즉, 하나의 터치전극(TE)은 다수의 오픈 영역(OA)을 갖도록, 메쉬 타입으로 패터닝 된 전극 메탈(EM)일 수 있다. 여기서, 전극 메탈(EM)은 터치 센서 메탈 중 하나이다.
하나의 터치전극(TE)에 존재하는 다수의 오픈 영역(OA) 각각은, 하나 이상의 서브픽셀(SP)의 발광 영역과 대응될 수 있다. 즉, 다수의 오픈 영역(OA)은 아래에 배치된 다수의 서브픽셀(SP)에서 발광된 빛들이 위로 지나가는 경로가 된다. 그리고, 제1 영역(A1)에 배치된 각 터치전극(TE)에 존재하는 다수의 오픈 영역(OA)은, 제1 영역(A1)에서의 투과율을 향상시켜줄 수 있다.
터치전극(TE)에서 다수의 오픈 영역(OA)이 아닌 실제 전극 부분(즉, 전극 메탈(EM))은 뱅크(BANK) 상에 위치할 수 있다.
여러 개의 터치전극(TE)을 형성하는 방법으로서, 여러 개의 터치전극(TE)을 형성하기 위한 영역에 전극 메탈(EM)을 메쉬 타입으로 넓게 형성한 이후, 터치전극(TE) 간의 경계 라인들을 따라 전극 메탈(EM)을 정해진 패턴으로 커팅하여 전기적으로 분리된 전극 메탈(EM)을 형성한다. 전기적으로 분리된 전극 메탈(EM)이 여러 개의 터치전극(TE)이 된다.
터치전극(TE)의 외곽 모양은, 일 예로, 다이아몬드 형상, 마름모 등의 사각형일 수도 있고, 삼각형, 오각형, 또는 육각형 등의 다양한 모양일 수 있다.
도 10을 참조하면, 메쉬 타입의 터치전극(TE)이 차지하는 영역 내에는, 메쉬 타입의 전극 메탈(EM)이 끊어져 있는 하나 이상의 더미 메탈(DM)이 존재할 수 있다.
전극 메탈(EM)은 실질적인 터치전극(TE)에 해당하는 부분으로서 터치구동신호가 인가되거나 터치 센싱 신호가 감지되는 부분이지만, 더미 메탈(DM)은 터치전극(TE)의 영역 내에 존재하기는 하지만, 터치 구동 신호가 인가되지 않고 터치 센싱 신호도 감지되지 않는 부분이다. 즉, 더미 메탈(DM)은 전기적으로 플로팅(Floating) 된 메탈일 수 있다.
따라서, 전극 메탈(EM)은 터치 구동 회로(510)와 전기적으로 연결될 수 있지만, 더미 메탈(DM)은 터치 구동 회로(510)와 전기적으로 연결되지 않는다.
모든 터치전극(TE) 각각의 영역 안에는, 하나 이상의 더미 메탈(DM)이 전극 메탈(EM)과 끊어진 상태로 존재할 수 있다. 이와 다르게, 모든 터치전극(TE) 중 일부의 터치전극(TE)의 영역 안에만, 하나 이상의 더미 메탈(DM)이 전극 메탈(EM)과 끊어진 상태로 존재할 수도 있다. 즉, 일부의 터치전극(TE)의 영역 내에는 더미 메탈(DM)이 존재하지 않을 수도 있다.
한편, 더미 메탈(DM)의 역할과 관련하여, 터치전극(TE)의 영역 내에 하나 이상의 더미 메탈(DM)이 존재하지 않고 전극 메탈(EM)만 메쉬 타입으로 존재하는 경우, 화면 상에 전극 메탈(EM)의 윤곽이 보이는 시인성 이슈가 발생할 수 있다.
이에 비해, 터치전극(TE)의 영역 내에 하나 이상의 더미 메탈(DM)이 존재하는 경우, 화면 상에 전극 메탈(EM)의 윤곽이 보이는 시인성 이슈가 방지될 수 있다.
또한, 각 터치전극(TE) 별로, 더미 메탈(DM)의 존재 유무 또는 개수(더미 메탈 비율)을 조절함으로써, 각 터치전극(TE) 별로 뮤추얼-캐패시턴스의 크기에 영향을 끼치는 유효 전극 면적을 조절할 수 있다. 이를 통해, 제1 터치전극(X-TE)과 제2 터치전극(Y-TE) 간의 뮤추얼-캐패시턴스의 크기를 조절하여 터치 감도를 향상시킬 수도 있다.
한편, 1개의 터치전극(TE)의 영역 내 형성된 전극 메탈(EM)에서 일부 지점들을 커팅함으로써, 커팅된 전극 메탈(EM)이 더미 메탈(DM)로 형성될 수 있다. 즉, 전극 메탈(EM)과 더미 메탈(DM)은 동일한 층에 형성된 동일한 물질일 수 있다.
도 11은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100) 내 편광판(370)을 나타낸 도면이다.
도 11을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100) 내 편광판(370)은, 제1 영역(A1)과 대응되는 제1 부분(POL1)과 제2 영역(A2)과 대응되는 제2 부분(POL2)을 포함할 수 있다.
평관판(370)에서, 제1 부분(POL1)은 제2 부분(POL2)보다 높은 투과율을 가질 수 있다. 평관판(370)의 제1 부분(POL1)은 카메라(110) 및 근접센서(120) 각각의 기능을 가능하게 하는 수준으로 미리 설정된 임계 투과도 이상의 높은 투과율을 가질 수 있다.
전술한 바와 같이, 평관판(370)에서 제1 영역(A1)에 위치하는 제1 부분(POL1)이 높은 투과율로 형성됨으로써, 제1 영역(A1)의 투과율을 높여주어, 제1 영역(A1)을 통한 카메라(110)의 촬영 기능과, 제1 영역(A1)을 통한 근접센서(120)의 센싱 기능이 가능해질 수 있다.
편광판(370)의 상부에 위치하는 광학용 투명 접착제(380) 및 커버 글래스(390) 각각은 카메라(110) 및 근접센서(120) 각각의 기능을 가능하게 하는 수준으로 미리 설정된 임계 투과도 이상의 투과도를 갖는다.
도 12 및 도 13은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100) 내 근접센서(308)를 위한 광 발생장치(1200)의 위치를 설명하기 도면들이다.
도 12 및 도 13을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)는, 주변의 인체나 물체가 근접해 있는지를 감지하는 근접센서(120)를 포함하는데, 근접센서(120)는 입광부(IA)로 유입되는 빛(예: 적외선)을 받아들여서 인체나 물체가 근접해 있는지를 감지할 수 있다.
이를 위해, 본 발명의 실시예들에 따른 디스플레이 장치(10)는 빛(예: 적외선)을 발생시키는 광 발생장치(1200)를 더 포함할 수 있다. 근접센서(120)는, 광 발생장치(1200)에서 출사된 빛을 이용하여 주변의 인체나 물체를 감지할 수 있다.
광 발생장치(1200)가 빛을 발생시키면, 이 빛은 근접한 인체 또는 물체에 반사된다. 반사된 빛은 제1 영역(A1)에 해당한 입광부(IA)로 유입된다.
근접센서(120)는, 표시패널(100)의 하부에 위치하되, 표시영역(AA) 내 제1 영역(A1)에 위치하기 때문에, 제1 영역(A1)에 해당한 입광부(IA)로 유입된 빛을 수신할 수 있으며, 수신 된 빛을 토대로 인체나 물체가 근접해 있는지를 감지할 수 있다. 근접센서(120)는 광 발생장치(1200)를 포함하는 것으로 볼 수도 있다.
도 12 및 도 13을 참조하면, 광 발생장치(1200)는 봉지층(350) 상에 위치하고, 터치센서층(360)의 측면에 위치할 수 있다. 예를 들어, 광 발생장치(1200)는 터치센서층(360)의 상단 좌측면, 상단 우측면, 하단 좌측면, 또는 하단 우측면 등에 위치할 수 있으며, 표시패널(100)의 한 코너에 위치할 수 있다.
도 13을 참조하면, 표시영역(AA)의 끝난 지점에서 봉지층(360)의 경사면이 시작하기 전까지를 뷰잉 영역(VA)이라고 한다. 광 발생장치(1200)는, 봉지층(350) 상에 위치하되, 봉지층(350)의 경사면(900)과 표시영역(AA) 사이의 뷰잉 영역(VA)에 위치할 수 있다.
광 발생장치(1200)의 안착 구조를 살펴보면, 뷰잉 영역(VA)에서 봉지층(350)의 평탄화 된 지점에 패드(1311)가 배치된다. 본딩제(1312)에 의해, 패드(1311) 상에 범퍼(1313)가 본딩 되어 있다. 범퍼(1313) 상에 광 발생장치(1200)가 안착된다.
광 발생장치(1200)는, 터치센서층(360) 상에 형성된 평관판(370)보다 낮다. 여기서, 터치센서층(360)은, 서로 다른 층에 위치한 제2 터치전극(Y-TE) 및 제2 브릿지 패턴(Y-CL)과, 제2 터치전극(Y-TE) 및 제2 브릿지 패턴(Y-CL) 사이에 위치한 층간 절연막(ILD)과, 제1 브릿지 패턴(Y-CL), 제2 터치전극(Y-TE), 제2 브릿지 패턴(X-CL) 등의 터치 센서 메탈이 형성된 층들 상에 위치하는 터치 보호막(PAC) 등을 포함할 수 있다.
광 발생장치(1200)가 터치센서층(360) 상에 형성된 평관판(370)보다 낮기 때문에, 광 발생장치(1200)의 상부 공간(1314)은 평광판(370)의 홀(Hole)에 해당한다.
도 14는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 이종 캐소드 전극층(340)을 나타낸 도면이다.
도 14를 참조하면, 이종 캐소드 전극층(340)는 제1 캐소드 전극(CE1)과 제2 캐소드 전극(CE2)을 포함한다.
제1 캐소드 전극(CE1)은, 광학장치와 중첩되고 표시영역(AA)의 일부인 제1 영역(A1)에 배치되며, 카메라(110) 및 근접센서(120) 각각의 기능을 가능하게 하는 수준으로 미리 설정된 임계 투과도 이상의 제1 투과도를 가질 수 있다.
제2 캐소드 전극(CE2)은, 표시영역(AA)에서 제1 영역(A1)과 다른 제2 영역(A2)에 배치되며, 제1 캐소드 전극(CE1)의 제1 투과도와 다른 제2 투과도를 가질 수 있다.
제1 캐소드 전극(CE1)은 제2 투명도보다 높은 제1 투명도를 갖는 투명 전극일 수 있다. 예를 들어, 제1 캐소드 전극(CE1)은 IZO (Indium Zinc Oxide), ITO (Indium Tin Oxide), ZnO (Zinc Oxide), Ba/Ag, Ca/Ag, 그래핀, 은나노 와이어(Silver Nanowire), 탄소나노튜브(Carbon Nanotube) 등 중 하나 이상을 포함할 수 있다.
제2 캐소드 전극(CE2)은 제1 투명도보다 낮은 제2 투명도를 갖는 반투명 전극일 수 있다. 예를 들어, 제2 캐소드 전극(CE2)은 Mg, Ag 등 중 하나 이상을 포함할 수 있다.
도 15 및 도 16은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100)에서, 제1 영역(A1) 내 서브픽셀(SP)들의 배치 구조와, 제2 영역(A2) 내 서브픽셀(SP)들의 배치 구조를 나타낸 예시도이다.
도 15 및 도 16을 참조하면, 다수의 서브픽셀(SP)은 적색 빛을 발광하는 적색 서브픽셀(R), 녹색 빛을 발광하는 녹색 서브픽셀(G) 및 청색 빛을 발광하는 청색 서브픽셀(B)을 포함할 수 있다.
도 15에 도시된 바와 같이, 다수의 서브픽셀(SP) 각각은 사각형 모양을 가지며 스트라이프(Stripe) 형태로 배열될 수 있다. 또는 도 16에 도시된 바와 같이, 다수의 서브픽셀(SP)은 도트 형태로 배열될 수 있다.
도 15 및 도 16을 참조하면, 표시영역(AA)을 이루는 제1 영역(A1)과 제2 영역(A2) 중에서, 카메라 영역 및 근접 센싱 영역인 제1 영역(A1)은 제2 영역(A2)의 해상도보다 낮은 해상도를 가질 수 있다.
도 15 및 도 16을 참조하면, 제1 영역(A1)에서 단위 면적당 배치되는 서브픽셀(SP)들의 개수는 제2 영역(A2)에서 단위 면적당 배치되는 서브픽셀(SP)들의 개수보다 적을 수 있다.
도 15 및 도 16을 참조하면, 제1 영역(A1)에는 배치되는 서브픽셀(SP)들은 둘 이상의 서브픽셀(SP)을 포함하는 서브픽셀 군집(SPG)들을 구성할 수 있다.
서브픽셀 군집(SPG)들 간의 이격 거리(D)는 서브픽셀 군집(SPG)들 각각에 포함된 둘 이상의 서브픽셀(SP) 간의 이격 거리보다 클 수 있다.
도 15 및 도 16을 참조하면, 제1 영역(A1)에는 제2 영역(A2)보다 적은 개수의 서브픽셀(SP)이 배치되더라도, 적은 서브픽셀(SP)의 구동을 위한 데이터 라인(DL), 게이트 라인(GL) 및 애노드 전극(AE) 등의 금속 패턴이 존재할 수 있다. 이는, 제1 영역(A1)의 투과 성능을 약간이라도 떨어뜨릴 수 있다. 이를 보완하기 위하여, 제1 영역(A1)에서, 서브픽셀 군집(SPG)들은 규칙적으로 배치될 수 있다.
이에 따라, 제1 영역(A1)의 투과 성능 저하가 제1 영역(A1)의 전체에서 규칙적이고 공평하게 발생하게 되어, 카메라(110)의 촬영 성능이나 근접센서(120)의 센싱 성능의 큰 저하를 방지해줄 수 있다.
도 15 및 도 16을 참조하면, 일 예로, 서브픽셀 군집(SPG)들 각각에서, 녹색 서브픽셀(G)의 개수가 청색 서브픽셀(B)의 개수와 적색 서브픽셀(R)의 개수보다 많을 수 있다. 예를 들어, 도 15에서 각 서브픽셀 군집(SPG)은 1개의 청색 서브픽셀(B), 1개의 적색 서브픽셀(R) 및 2개의 녹색 서브픽셀(G)을 포함한다. 도 16에서 각 서브픽셀 군집(SPG)은 2개의 청색 서브픽셀(B), 2개의 적색 서브픽셀(R) 및 4개의 녹색 서브픽셀(G)을 포함한다.
아래에서는, 도 16에서, 제2 영역(A2) 내 서브픽셀(SP)이 배치되는 영역 X과, 제1 영역(A1) 내 서브픽셀(SP)이 배치되는 영역 Y과, 제1 영역(A1) 내 서브픽셀(SP)이 배치되지 않는 영역 Z에 대한 단면 구조를 도 17 내지 도 20을 참조하여 알아본다. 단, 도 17 내지 도 20은 구동 트랜지스터(DRT)가 탑 게이트 구조를 갖는다.
도 17은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100)에서, 제2 영역(A2) 내 서브픽셀 영역(X)의 단면도이다.
도 17을 참조하면, 투명 기판(320) 상에 멀티-버퍼층(MULTI-BUF) 및 액티브-버퍼층(ACT-BUF)이 배치된다. 액티브-버퍼층(ACT) 상에 액티브층(ACT)이 배치된다.
액티브층(ACT) 상에 게이트 절연막(GI)이 배치되고, 그 위에 게이트 전극에 해당하는 제1 노드 전극(NE1)이 배치된다. 제1 노드 전극(NE1)을 덮으면서 절연층(INS)이 배치된다. 절연층(INS) 상에 중간층(INT: Interlayer)이 배치된다. 중간층(INT), 절연층(INS) 및 게이트 절연막(GI)의 3중 컨택홀이 형성된다.
중간층(INT) 상에 소스-드레인 물질로 된 제2 노드 전극(NE2) 및 제3 노드 전극(NE3)이 배치된다. 중간층(INT) 상에 배치된 제2 노드 전극(NE2) 및 제3 노드 전극(NE3)은, 중간층(INT), 절연층(INS) 및 게이트 절연막(GI)에 형성된 3중 컨택홀을 통해, 액티브층(ACT)에 컨택 된다.
액티브층(ACT)에서 게이트 전극에 해당하는 제1 노드 전극(NE1)과 중첩되는 영역은 채널이 형성되고, 액티브층(ACT)에서 제1 노드 전극(NE1)과 중첩되지 않는 영역은 도체화된 영역일 수 있다.
도 17에서, 액티브층(ACT), 제1 노드 전극(NE1), 제2 노드 전극(NE2) 및 제3 노드 전극(NE3)은 구동 트랜지스터(DRT)를 형성한다. 게이트 전극(GATE)은 구동 트랜지스터(DRT)의 제1 노드(N1)에 대응되고, 소스/드레인 전극(S/D)은 구동 트랜지스터(DRT)의 제1 노드(N2) 및 제3 노드(N3)에 대응된다.
도 17을 참조하면, 제2 노드 전극(NE2) 및 제3 노드 전극(NE3) 상에 평탄화층(PLN)이 배치되고, 그 위에 애노드 전극(AE)이 배치된다. 애노드 전극(AE)은 평탄화층(PLN)의 컨택홀을 통해 구동 트랜지스터(DRT)의 제2 노드 전극(NE2)과 연결된다.
도 17을 참조하면, 애노드 전극(AE)의 일부와 중첩되고, 평탄화층(PLN)의 일부와 중첩되는 뱅크(BANK)가 배치된다. 뱅크(BANK)는 각 서브픽셀(SP)의 발광영역을 정의해줄 수 있다.
뱅크(BANK) 상에 스페이서(SPC)가 더 배치될 수 있다.
뱅크(BANK)가 노출된 영역에서, 애노드 전극(AE) 상에 발광층(EL)이 배치된다. 발광층(EL) 상에 제2 투명도를 갖는 제2 캐소드 전극(CE2)이 배치된다.
이중 캐소드 전극층(340)에 포함된 제1 캐소드 전극(CE1)과 제2 캐소드 전극(CE2) 중에서 제2 영역(A2)에 배치되는 제2 캐소드 전극(CE2)은, 반투명 캐소드 전극으로서, 카메라(110) 및 근접센서(120) 각각의 기능을 가능하게 하는 수준으로 미리 설정된 임계 투과도 미만의 제2 투명도를 갖는다.
제2 캐소드 전극(CE2) 상에, 제1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제2 무기 봉지층(PAS2) 등을 포함하는 봉지층(350)이 배치될 수 있다.
도 18은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100)에서, 제1 영역(A1) 내 서브픽셀 영역(Y)의 단면도이다.
도 18을 참조하면, 투명 기판(320) 상에 멀티-버퍼층(MULTI-BUF) 및 액티브-버퍼층(ACT-BUF)이 배치된다. 액티브-버퍼층(ACT) 상에 액티브층(ACT)이 배치된다.
액티브층(ACT) 상에 게이트 절연막(GI)이 배치되고, 그 위에 게이트 전극에 해당하는 제1 노드 전극(NE1)이 배치된다. 제1 노드 전극(NE1)을 덮으면서 절연층(INS)이 배치된다. 절연층(INS) 상에 중간층(INT)이 배치된다. 중간층(INT), 절연층(INS) 및 게이트 절연막(GI)의 3중 컨택홀이 형성된다.
중간층(INT) 상에 소스-드레인 물질로 된 제2 노드 전극(NE2) 및 제3 노드 전극(NE3)이 배치된다. 중간층(INT) 상에 배치된 제2 노드 전극(NE2) 및 제3 노드 전극(NE3)은, 중간층(INT), 절연층(INS) 및 게이트 절연막(GI)에 형성된 3중 컨택홀을 통해, 액티브층(ACT)에 컨택 된다.
액티브층(ACT)에서 게이트 전극에 해당하는 제1 노드 전극(NE1)과 중첩되는 영역은 채널이 형성되고, 액티브층(ACT)에서 제1 노드 전극(NE1)과 중첩되지 않는 영역은 도체화된 영역일 수 있다.
도 18에서, 액티브층(ACT), 제1 노드 전극(NE1), 제2 노드 전극(NE2) 및 제3 노드 전극(NE3)은 구동 트랜지스터(DRT)를 형성한다. 게이트 전극(GATE)은 구동 트랜지스터(DRT)의 제1 노드(N1)에 대응되고, 소스/드레인 전극(S/D)은 구동 트랜지스터(DRT)의 제1 노드(N2) 및 제3 노드(N3)에 대응된다.
도 18을 참조하면, 제2 노드 전극(NE2) 및 제3 노드 전극(NE3) 상에 평탄화층(PLN)이 배치되고, 그 위에 애노드 전극(AE)이 배치된다. 애노드 전극(AE)은 평탄화층(PLN)의 컨택홀을 통해 구동 트랜지스터(DRT)의 제2 노드 전극(NE2)과 연결된다.
도 18을 참조하면, 애노드 전극(AE)의 일부와 중첩되고, 평탄화층(PLN)의 일부와 중첩되는 뱅크(BANK)가 배치된다. 뱅크(BANK)는 각 서브픽셀(SP)의 발광영역을 정의해줄 수 있다.
뱅크(BANK) 상에 스페이서(SPC)가 더 배치될 수 있다.
뱅크(BANK)가 노출된 영역에서, 애노드 전극(AE) 상에 발광층(EL)이 배치된다. 발광층(EL) 상에 제1 투명도를 갖는 제1 캐소드 전극(CE1)이 배치된다.
이중 캐소드 전극층(340)에 포함된 제1 캐소드 전극(CE1)과 제2 캐소드 전극(CE2) 중에서 제1 영역(A1)에 배치되는 제1 캐소드 전극(CE1)은, 투명 캐소드 전극으로서, 카메라(110) 및 근접센서(120) 각각의 기능을 가능하게 하는 수준으로 미리 설정된 임계 투과도 이상의 제1 투명도를 갖는다.
제1 캐소드 전극(CE1) 상에, 제1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제2 무기 봉지층(PAS2) 등을 포함하는 봉지층(350)이 배치될 수 있다.
도 18을 참조하면, 뱅크(BANK)는, 다수의 서브픽셀(SP) 각각의 발광영역을 정의하며, 다수의 서브픽셀(SP) 각각에 배치되는 애노드 전극(AE)이 위치하는 애노드 전극층(332)과 이중 캐소드 층(340) 사이에 위치한다.
도 18을 참조하면, 스페이서(SPC)는, 제1 영역(A1)과 제2 영역(A2)의 경계 영역에 배치되며, 뱅크(BANK) 상에 위치할 수 있다. 제1 영역(A1)에 배치된 제1 캐소드 전극(CE1)과 제2 영역(A2)에 배치된 제2 캐소드 전극(CE2)의 경계(BRD)는 스페이서(SPC) 상에 위치할 수 있다.
도 19는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 표시패널(100)에서, 제1 영역(A1) 내 비-서브픽셀 영역(Z)의 단면도이다.
ㄷ 19를 참조하면, 제1 영역(A1)에는 서브픽셀 군집들(SPG)이 서로 떨어진 공간이 존재한다.
이로 인해, 제1 영역(A1)에서, 영역 Z와 같이 서브픽셀(SP)이 존재하는 영역에는, 트랜지스터들(DRT, SCT 등), 스토리지 캐패시터(Cst), 애노드 전극(AE), 발광층(EL) 등이 배치되지 않는다. 하지만, 제1 투명도를 갖는 제1 캐소드 전극(CE1)은 영역 Z에 존재한다.
도 19을 참조하면, 투명 기판(320) 상에 멀티-버퍼층(MULTI-BUF) 및 액티브-버퍼층(ACT-BUF)이 배치된다. 액티브-버퍼층(ACT) 상에 액티브층(ACT)이 배치된다.
액티브층(ACT) 상에 게이트 절연막(GI)이 배치된다. 그 위에 절연층(INS)이 배치된다. 절연층(INS) 상에 중간층(INT)이 배치된다.
중간층(INT) 상에 평탄화층(PLN)이 배치된다. 평탄화층(PLN) 상에 뱅크(BANK)가 배치된다. 뱅크(BANK) 상에 제1 투명도를 갖는 제1 캐소드 전극(CE1)이 배치된다.
제1 캐소드 전극(CE1) 상에, 제1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제2 무기 봉지층(PAS2) 등을 포함하는 봉지층(350)이 배치될 수 있다.
도 20은 본 발명의 실시예들에 따른 디스플레이 장치(10)에서, 표시패널(100)의 하부에 위치하는 카메라(110)의 촬영 기능을 위하여, 제1 영역(A1)의 면적을 설계하는 원리를 설명하기 위한 도면이다.
도 20을 참조하면, 제1 영역(A1)의 면적(S)은, 하기 수학식 1과 같이, 카메라(110)로부터 디스플레이 장치(10)의 전면까지의 입광부(IA)의 깊이(H)를 2배 한 값과, 카메라(110)의 화각(θ)의 1/2에 대한 탄젠트 값 (tan(θ/2)) 을 곱하여 산출되는 값(B = 2 × H × tan (θ/2))의 제곱 이상일 수 있다. 이 경우는, 제1 영역(A1)이 평면 상에서 사각형 모양을 갖는 경우에 적합할 수 있다.
Figure pat00001
또는, 제1 영역(A1)의 면적(S)은, 카메라(110)로부터 디스플레이 장치(10)의 전면까지의 입광부(IA)의 깊이(H)와, 카메라(110)의 화각(θ)의 1/2에 대한 탄젠트 값 (tan(θ/2)) 을 곱하여 산출되는 값(B/2 = H × tan (θ/2))을 반지름으로 하는 원 넓이 면적(π(B/2)^2)) 이상일 수 있다. 이 경우는, 제1 영역(A1)이 평면 상에서 원 모양을 갖는 경우에 적합할 수 있다.
도 21은 본 발명의 실시예들에 따른 디스플레이 장치(10)에서 지문 센싱 파트의 구성들을 나타낸 단면도이다.
도 21을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)에서, 지문센서 패널(300)은 투명 기판(320)의 하부에 위치하는 백 플레이트(310)의 하부에 위치한다. 여기서, 백 플레이트(310)는 카메라(110) 및 근접센서(120) 각각의 기능을 가능하게 하는 수준으로 미리 설정된 임계 투과도 이상의 투과도를 갖는다.
지문센서 패널(300)은 다수의 지문센서 블록(SB)을 포함할 수 있다.
지문센서 패널(300)은 제1 영역(A1)과 대응되는 부분에는 홀 또는 노치 홈(500)이 존재할 수 있다. 지문센서 패널(300)의 하부에 위치하는 쿠션 플레이트(306) 또한, 제1 영역(A1)과 대응되는 부분에서 홀이 존재하거나 노치 홈(500)이 존재할 수 있다.
도 21을 참조하면, 지문센서 패널(300)은, 투명 기판(320)의 하부에 배치되며, 제1 영역(A1)과 대응되는 부분에서 홀이 존재하거나 노치 홈(500)이 존재하는 기판(2110)과, 기판(2110)에 배치되며, 다수의 지문센서 블록 각각에 배치되는 트랜지스터들을 포함하는 지문 트랜지스터 어레이(2120)과, 지문 트랜지스터 어레이(2120) 아래에 배치되는 압전 물질층(2130)과, 압전 물질층(2130) 아래에 배치되는 공통전극(2140)을 포함할 수 있다.
도 21을 참조하면, 지문센서 패널(300)은 공통전극(2140)을 커버하는 보호층(2150)을 더 포함할 수 있다.
도 21을 참조하면, 지문센서 패널(300)은 지문 패드부(521)를 포함한다. 지문 패드부(521)는, 지문 구동 회로(520)가 연결되는 지문 패드부(521A)와, 연성 인쇄 회로(2160)가 연결되는 지문 패드부(521B)를 포함할 수 있다.
지문 구동 회로(520)는 IC 칩 형태로 구현되어 지문센서 패널(300)의 지문 패드부(521A)에 연결될 수 있다. 이와 다르게, 지문 구동 회로(520)는 지문센서 패널(300)의 지문 패드부(521B)에 연결된 연성 인쇄 회로(2160) 상에 실장 될 수 있다.
도 21을 참조하면, 공통전극(2140)은 지문센서 패널(300)에서 공통전압이 인가되는 패드(2141)에 연결될 수 있다.
도 21을 참조하면, 지문 트랜지스터 어레이(2120)에는 각 지문 센싱 픽셀(FP-PXL)마다 구동전극이 배치될 수 있다. 구동전극은, 각 지문 센싱 픽셀(FP-PXL) 내 트랜지스터의 한 전극(소스 전극 또는 드레인 전극)이거나, 이와 전기적으로 연결된 패턴일 수 있다.
구동전극과 공통전극(2140) 중 하나에는 전압 레벨이 변동되는 신호(AC 신호)가 인가되고, 나머지에는 전압 레벨이 일정한 신호(DC 신호)가 인가된다. 예를 들어, 공통전극(2140)에는 DC 전압 형태의 공통신호가 인가되고, 구동전극에는 AC 신호 형태의 구동 신호가 인가될 수 있다.
도 22 및 도 23은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 지문 센싱 파트의 구성들을 나타낸 평면도들이다.
도 22 및 도 23을 참조하면, 카메라(110) 및 근접센서(120)가 표시패널(100)의 아래에 위치하고 표시영역(AA) 내 제1 영역(A1)에 위치한다. 지문센서 패널(300)은 카메라(110) 및 근접센서(120)의 측면에 위치한다. 그리고, 지문센서 패널(300)은 전면에 대한 지문 센싱이 가능해야 한다.
따라서, 지문센서 패널(300)과 이에 포함된 기판(2110)에는, 제1 영역(A1)과 대응되는 영역이 홀이나 노치 홈(500)이 존재할 수 있다.
일 예로, 제1 영역(A1)은 표시영역(AA) 내에 위치하되 표시영역(AA) 내에서 외곽에 위치할 수 있다. 즉, 제1 영역(A1)은 일부 방향으로만 제2 영역(A2)에 의해 둘러싸인다. 예를 들어, 제1 영역(A1)이 정사각형인 경우, 제1 영역(A1)은 3 방향으로만 제2 영역(A2)에 의해 둘러싸이고, 1 방향으로는 제2 영역(A2)이 존재하지 않는다. 이 경우에는, 도 21과 같이, 지문센서 패널(300)과 이에 포함된 기판(2110)에는, 제1 영역(A1)과 대응되는 영역에 노치 홈(500)이 존재할 수 있다.
다른 예로, 제1 영역(A1)은 표시영역(AA) 내 중앙에 위치할 수 있다. 즉, 제1 영역(A1)은 모든 방향으로만 제2 영역(A2)에 의해 둘러싸인다. 예를 들어, 제1 영역(A1)이 정사각형인 경우, 제1 영역(A1)은 4 방향으로 제2 영역(A2)에 의해 둘러싸인다. 이 경우에는, 도 22와 같이, 지문센서 패널(300)과 이에 포함된 기판(2110)에는, 제1 영역(A1)과 대응되는 영역에 홀(2300)이 존재할 수 있다.
지문센서 패널(300)은 표시패널(100)의 전 영역에 대하여 지문을 센싱할 수 있다. 이와 같이, 전면 지문 센싱을 위하여, 지문센서 패널(300)에서, 다수의 지문센서 블록(SB)은 표시패널(100)의 표시영역(AA)에서 제1 영역(A1)을 제외한 나머지 모든 영역(즉, 제2 영역(A2))과 대응되게 배치될 수 있다.
도 22 및 도 23을 참조하면, 연성 인쇄 회로(2160)는 기판(2110)에 연결되되, 제1 영역(A1)과 대응되는 위치의 반대편(즉, 노치 홈(500)의 반대편)에 연결될 수 있다.
도 24는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 지문센서 패널(300)에 대한 스캔 구동을 나타낸 도면이다.
도 24를 참조하면, 지문센서 패널(300)은 m*n개의 지문센서 블록(SB (1,1), SB (1,2), ... , SB (1,n), SB (2,1), SB (2,2), ... , SB (2,n), ... , SB (m,1), SB (m,2), ... , SB (m,n))을 포함할 수 있다. m*n개의 지문센서 블록(SB (1,1) ~ (m,n))은 m행 n열로 배열된다. 여기서, m은 1 이상의 자연수이고, n은 1 이상의 자연수이다.
도 24를 참조하면, m*n개의 지문센서 블록(SB (1,1) ~ (m,n))은 각각은, k*k개의 지문 센싱 픽셀(FP-PXL)을 포함할 수 있다. 즉, m*n개의 지문센서 블록(SB (1,1) ~ (m,n))은 각각은 k행 k열의 지문 센싱 픽셀(FP-PXL)을 포함할 수 있다. 여기서, k는 1 이상의 자연수이다.
도 24를 참조하면, 스캔신호(SC)를 m개의 지문센서 블록 행으로 전달하기 위한 m*k개의 스캔라인(SCL)이 지문센서 패널(300)의 기판(2110)에 배치될 수 있다. n개의 지문센서 블록 열에서 지문 센싱을 위한 신호를 센싱하기 위한 n*k개의 리드아웃 라인(RL)이 지문센서 패널(300)의 기판(2110)에 배치될 수 있다.
도 24에 도시된 바와 같이, m개의 지문센서 블록 행 중 하나 이상의 지문센서 블록 행에는 노치 홈(500)이 존재할 수 있다. 경우에 따라, m개의 지문센서 블록 행 중 하나 이상의 지문센서 블록 행에는 노치 홈(500) 대신에 홀(2300)이 존재할 수도 있다.
도 24를 참조하면, 지문센서 패널(300)은 m개의 지문센서 블록 행과 대응되는 다수의 스캔 구동 블록(SDB 1-1, SDB 1-2, SDB 2, ... , SDB m)을 더 포함할 수 있다. 일 예로, 다수의 스캔 구동 블록(SDB 1-1, SDB 1-2, SDB 2, ... , SDB m)은 GIP (Gate In Panel) 타입의 회로일 수 있다.
다수의 스캔 구동 블록(SDB 1-1, SDB 1-2, SDB 2, ... , SDB m)은, 기판(2110)에 배치되되, 기판(2110)에서 지문 트랜지스터 어레이(2120)가 배치된 지문센서 영역(FSA)의 외곽 영역에 배치될 수 있다.
다수의 스캔 구동 블록(SDB 1-1, SDB 1-2, SDB 2, ... , SDB m) 각각은 k개의 스캔 신호들을 출력한다. 예를 들어, 1번째 스캔 구동 블록(SDB 1-1, SDB 1-2)은 1번째 행의 지문센서 블록 행을 k개의 스캔신호(SC 1-1, SC 1-2, ... , SC 1-k)를 출력한다. 2번째 스캔 구동 블록(SDB 2)은 2번째 행의 지문센서 블록 행을 k개의 스캔신호(SC 2-1, SC 2-2, ... , SC 2-k)를 출력한다. m번째 스캔 구동 블록(SDB m)은 m번째 행의 지문센서 블록 행을 k개의 스캔신호(SC m-1, SC m-2, ... , SC m-k)를 출력한다.
도 24를 참조하면, 다수의 스캔 구동 블록(SDB 1-1, SDB 1-2, SDB 2, ... , SDB m)은, 기판(2110)에서 노치 홈(500) 또는 홀(2300)을 기준으로, 일 측에 위치하는 하나 이상의 스캔 구동 블록(SDB 1-1)과, 타 측에 위치하는 하나 이상의 스캔 구동 블록(SDB 1-2)을 포함할 수 있다.
도 24를 참조하면, 다수의 스캔 라인(SCL)은, 노치 홈(500) 또는 홀(2300)을 기준으로 일 측에 위치하는 스캔 구동 블록(SDB 1-1)에서 출력되는 k개의 스캔 신호들(SC 1-1, SC 1-2, ... , SC 1-k)을 노치 홈(500) 또는 홀(2300)의 일 측에 위치하는 하나 이상의 지문센서 블록 행(SB (1,1), SB (1,2), ...)으로 전달하는 하나 이상의 스캔 라인(SCL)과, 노치 홈(500) 또는 홀(2300)을 기준으로 타 측에 위치하는 스캔 구동 블록(SDB 1-2)에서 출력되는 k개의 스캔 신호들(SC 1-1, SC 1-2, ... , SC 1-k)을 노치 홈(500) 또는 홀(2300)의 타 측에 위치하는 하나 이상의 지문센서 블록 행(... , SB (1,n))으로 전달하는 전달하는 하나 이상의 스캔 라인(SCL)을 포함할 수 있다.
도 24를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)의 지문 센싱 파트는, 스타트 신호(VST(1), VST(2), ... , VST(m)), 리셋 신호(Vrst), 클럭신호(CLK1,2), VSS 전압 및 VDD 전압을 다수의 스캔 구동 블록(SDB 1-1, SDB 1-2, SDB 2, ... , SDB m)으로 공급하는 게이트 컨트롤러(2400)를 더 포함할 수 있다.
도 24를 참조하면, 지문센서 패널(300)에는, n개의 지문센서 블록 열 각각에 대응되는 k개의 리드아웃 라인(RL)이 배치된다.
도 24를 참조하면, 지문센서 패널(300)에 연결된 지문 구동 회로(520)는, n개의 지문센서 블록 열 각각에 대응되는 n개의 멀티플렉서(MUX 1 ~ MUX n)와, n개의 멀티플렉서(MUX 1 ~ MUX n)의 출력 노드와 연결되는 n개의 아날로그-디지털 컨버터(ADC)를 포함할 수 있다. 지문 구동 회로(520)는 n개의 아날로그-디지털 컨버터(ADC)에서 출력된 디지털 값(센싱 값)을 포함하여 지문 센싱 데이터를 생성할 수 있다.
n개의 멀티플렉서(MUX 1 ~ MUX n) 각각은, k개의 리드아웃 라인(RL) 중 하나를 선택하여 출력 노드를 통해 아날로그-디지털 컨버터(ADC)와 연결해준다. k개의 리드아웃 라인(RL)은 선택된 라인(지문 센싱 픽셀 행)에 배치된 k개의 지문 센싱 픽셀(FP-PXL)과 대응된다.
도 24를 참조하면, 지문 구동 회로(510) 및 게이트 컨트롤러(2400)는 연성 인쇄 회로(2160) 상에 실장될 수 있다.
한편, 지문센서 패널(300)의 중앙부(2402)에 노치 홈(500) 또는 홀(2300)이 위치하는 경우, 다수의 리드아웃 라인(RL)은 지문센서 패널(300)의 중앙부(2402)에 위치하는 노치 홈(500) 또는 홀(2300)의 일 측을 우회하면서 열 방향을 배치되는 적어도 하나의 리드아웃 라인(RL)을 포함할 수 있다.
도 25는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 지문센서 패널(300) 내 지문 센싱 픽셀(FP-PXL)의 등가회로의 예시이다.
도 25를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(10)의 지문센서 패널(300)에 배치된 지문 센싱 픽셀(FP-PXL)은, 구동전극(DE), 압전 물질층(2130) 및 공통전극(2140)을 포함하는 트랜스듀서(TRDS)와, 구동모드(송신모드) 시 동작하는 부분으로서, 구동신호(DS)를 트랜스듀서(TRDS)의 구동전극(DE)으로 전송해줄 수 있는 송신파트(TX-PART)와, 센싱모드(수신모드) 시 동작하는 부분으로서, 지문 구동 회로(520)가 리드아웃 라인(RL)을 통해 전기적인 신호(센싱신호)를 검출하도록 해줄 수 있는 수신파트(RX-PART) 등을 포함할 수 있다. 지문 센싱과 관련한 "구동"은 "송신(TX, Transmission)"과 동일한 의미로 사용될 수도 있고, "센싱"은 "수신(RX, Reception)"와 동일한 의미로 사용될 수도 있을 것이다.
전술한 바와 같이, 트랜스듀서(TRDS)는 구동전극(DE), 압전 물질층(2130) 및 공통전극(2140)을 포함할 수 있다.
이러한 트랜스듀서(TRDS)에서, 구동전극(DE)은 송신파트(TX-PART)를 통해 구동신호(DS)가 인가될 수 있는 전극이다. 구동전극(DE)은 구동 노드(Nd)와 대응된다. 공통전극(2140)은 공통 전압에 해당하는 바이어스 전압(GB)을 인가 받을 수 있다.
구동전극(DE)에 인가되는 구동신호(DS)는, 일 예로, 소정의 진폭(△V)을 갖고 전압 레벨이 변하는 신호일 수 있으며, AC 신호(펄스 신호 또는 변조 신호라고도 함) 형태일 수 있다. 구동신호(DS)는 구형파, 정현파, 삼각파 등의 다양한 파형을 가질 수 있다.
이러한 구동신호(DS)는 다수의 지문 센싱 픽셀(FP-PXL) 중에서 구동 대상이 되는 하나 이상의 지문 센싱 픽셀에 공급되는 신호일 수 있다.
본 명세서에서는, 공통전극(2140)에 인가되는 신호는 바이어스 전압(GB)이라고 한다. 이러한 바이어스 전압(GB)은 구동전극(DE)에 인가되는 구동신호(DS)와 다른 전압이며, DC 전압일 수 있다. 이러한 바이어스 전압(GB)은 낮은 전압 레벨의 DC 전압일 수 있다.
구동전극(DE)에 소정의 주파수를 갖는 AC 신호 형태의 구동신호(DS)가 인가되고, 공통전극(2140)에 낮은 DC 전압 레벨의 바이어스 전압(GB)이 인가되면, 압전 물질층(2130)은 진동하여 신호를 발생시킬 수 있다. 예를 들어, 트랜스듀서(TRDS)에서 발생되는 신호는 전자기파 일 수 있으며, 초음파 또는 음파 등일 수 있다.
여기서, 트랜스듀서(TRDS)에서 음파가 발생되는 경우, 음파는 대략 16Hz ~ 20KHz의 범위를 가질 수 있다. 그리고, 트랜스듀서(TRDS)에서 초음파가 발생되는 경우, 초음파는, 일 예로, 20KHz 이상의 주파수를 가질 수 있다. 즉, 트랜스듀서(TRDS)에서 발생되는 초음파는 50μsec 이하의 주기를 가질 수 있다.
위에서 언급한 압전 물질층(2130)은, 일 예로, ZnO (Zinc Oxide), 페로브스카이트(Perovskite) 등으로 구성될 수 있으며, 이외에도, 다양한 압전물질들이 사용될 수 있다. 아래에서는, 설명의 편의를 위하여, 트랜스듀서(TRDS)에서 발생되는 신호는 초음파인 것으로 가정한다.
전술한 트랜스듀서(TRDS)는 전기적인 에너지를 다른 에너지 형태의 신호로 변환하여 발생시키고, 신호가 수신되면 이를 전기적인 에너지로 변환하여 발생시키는 일종의 에너지 변환 장치이며 신호 발생 장치일 수 있다. 일 예로, 트랜스듀서(TRDS)는 구동전극(DE)에 인가된 전기적인 에너지에 따라 초음파를 발생시키고, 초음파가 수신되면 전기적인 에너지를 발생시키는 초음파 트랜스듀서일 수 있다.
보다 구체적으로, 트랜스듀서(TRDS)에서, 구동전극(DE)에 AC 신호 형태의 구동신호(DS)가 인가되고 공통전극(2140)에 낮은 DC 전압 레벨의 바이어스 전압(GB)이 인가되면, 압전 물질층(2130)은 진동하여 제1 및 공통전극(2140)에 인가된 전압들(DS, GB)에 의한 전기적인 에너지를 초음파로 변환시켜 발생시킬 수 있다. 여기서, 압전 물질층(2130)의 진동은 압전 물질층(2130)의 분극 상태가 변화하는 것을 의미할 수 있다.
그리고, 트랜스듀서(TRDS)에서, 압전 물질층(2130)에 초음파가 수신되면, 압전 물질층(2130)이 진동하여 초음파가 전기적인 에너지로 변환된 전압이 구동전극(DE)에서 발생하게 된다. 여기서, 압전 물질층(2130)의 진동은 압전 물질층(2130)의 분극 상태가 변화하는 것을 의미할 수 있다.
송신파트(TX-PART)는, 구동모드(송신모드) 시, 트랜스듀서(TRDS)에서 신호(예: 초음파)가 발생될 수 있도록 하는 회로파트이다.
송신파트(TX-PART)는 제1 스캔라인(SCL(n))을 통해 공급된 제1 스캔신호(SC(n))에 의해 제어되며, 구동전극(DE)과 전압 레벨이 변하는 구동신호(DS)가 공급되는 구동라인(DRL) 사이에 전기적으로 연결된 송신 트랜지스터(TXT)를 포함할 수 있다. 이하에서는, 스캐닝의 순서를 고려하여, 제1 스캔라인 및 제1 스캔신호를 제n 스캔라인(SCL(n)) 및 제n 스캔신호(SC(n))라고 한다.
송신 트랜지스터(TXT)는 제n 스캔라인(SCL(n))을 통해 공급된 제n 스캔신호(SC(n))에 의해 온-오프가 제어될 수 있다.
송신 트랜지스터(TXT)는 제n 스캔신호(SC(n))에 의해 턴-온 되어, 구동라인(DRL)에서 공급된 구동신호(DS)를 트랜스듀서(TRDS)의 구동전극(DE)에 전달해줄 수 있다.
수신파트(RX-PART)는 센싱모드(수신모드) 시 리드아웃 라인(RL)을 통해 신호가 검출될 수 있도록 해주는 회로파트이다.
수신파트(RX-PART)는 리드아웃 라인(RL)과 전원라인(VL) 사이에 전기적으로 연결된 제1 수신 트랜지스터(RXT1) 및 제2 수신 트랜지스터(RXT2)를 포함할 수 있다. 여기서, 전원라인(VL)은 전원전압(VCC)이 인가되는 라인이다. 여기서, 전원전압(VCC)은 DC 전압일 수 있다.
제1 수신 트랜지스터(RXT1)의 소스노드 또는 드레인노드와 제2 수신 트랜지스터(RXT2)의 드레인노드 또는 소스노드는 서로 전기적으로 연결될 수 있다. 여기서, 제1 수신 트랜지스터(RXT1) 및 제2 수신 트랜지스터(RXT2)가 연결된 지점(노드)를 중간노드(Ni)라고 한다.
제1 수신 트랜지스터(RXT1)는 중간노드(Ni)와 전원라인(VL) 사이에 전기적으로 연결될 수 있다. 제1 수신 트랜지스터(RXT1)는 게이트노드에 전기적으로 연결된 구동전극(DE)의 전압 상태에 따라 제어될 수 있다.
제2 수신 트랜지스터(RXT2)는 제2 스캔라인(SCL(n-1))을 통해 공급된 제2 스캔신호(SC(n-1))에 의해 제어되고, 중간노드(Ni)와 리드아웃 라인(RL) 사이에 전기적으로 연결될 수 있다. 제2 수신 트랜지스터(RXT2)는, 제(n-1) 스캔라인(SCL(n-1))을 통해 게이트노드에 인가되는 제(n-1) 스캔신호(SC(n-1))에 따라 제어될 수 있다. 이하에서는, 스캐닝의 순서를 고려하여, 제2 스캔라인 및 제2 스캔신호를 제(n-1) 스캔라인(SCL(n-1)) 및 제(n-1) 스캔신호(SC(n-1))라고 한다.
턴-온 레벨 전압의 제(n-1) 스캔신호(SC(n-1))가 제2 수신 트랜지스터(RXT2)의 게이트노드에 인가되고 있는 상황에서, 구동노드(Nd)의 전압 변동이 발생하여 제1 수신 트랜지스터(RXT1)가 턴-온 되는 경우, 지문 구동 회로(520)와 전원라인(VL)은 전기적으로 연결될 수 있다.
이에 따라, 지문 구동 회로(520)는 전원전압(VCC) 또는 이와 대응되는 전기적인 신호를 센싱신호로서 검출할 수 있다.
하나의 지문 센싱 픽셀(FP-PXL)은 구동모드(송신모드)로 동작할 수도 센싱모드(수신모드)로 동작할 수도 있다.
도 25의 예시된 지문 센싱 픽셀(FP-PXL)의 경우, Tn-1 기간 동안 센싱모드(수신모드)로 동작할 수 있다. 즉, Tn-1 기간 동안, 해당 지문 센싱 픽셀(FP-PXL)에서 제2 수신 트랜지스터(RXT2)의 게이트노드에는 턴-온 전압 레벨의 제(n-1) 스캔신호(SC(n-1))가 인가된다. 하지만, Tn-1 기간 동안 해당 지문 센싱 픽셀(FP-PXL)이 구동모드(송신모드)로 동작하지 않도록, 해당 지문 센싱 픽셀(FP-PXL)에서 송신 트랜지스터(TXT)의 게이트노드에는 턴-오프 전압 레벨의 제n 스캔신호(SC(n))가 인가될 수 있다.
Tn-1 기간 동안, 다른 지문 센싱 픽셀(FP-PXL)에서 발생된 초음파가 주변에서 반사되어 도 25에 에시된 해당 지문 센싱 픽셀(FP-PXL)로 수신되면, 트랜스듀서(TRDS)의 압전 물질층(2130)이 진동하게 되어, 구동전극(DE)에 전압 변동이 발생하게 된다. 이에 따라, 제1 수신 트랜지스터(RXT1)가 턴-온 될 수 있다. 따라서, 제1 및 제2 수신 트랜지스터(RXT2)가 모두 턴-온 되어, 지문 구동 회로(520)는 리드아웃 라인(RL)을 통해 전원라인(VL)의 전원전압(VCC)을 센싱신호로서 검출할 수 있다.
도 25의 예시된 지문 센싱 픽셀(FP-PXL)의 경우, Tn-1 기간과 다른 Tn 기간 동안 구동 모드(송신 모드)로 동작할 수 있다. 즉, Tn 기간 동안, 해당 지문 센싱 픽셀(FP-PXL)에서 송신 트랜지스터(TXT)의 게이트 노드에는 턴-온 전압 레벨의 제n 스캔신호(SC(n))가 인가될 수 있다. 하지만, Tn 기간 동안 해당 지문 센싱 픽셀(FP-PXL)이 센싱 모드(수신 모드)로 동작하지 않도록, 제2 수신 트랜지스터(RXT2)의 게이트노드에는 턴-오프 전압 레벨의 제(n-1) 스캔신호(SC(n-1))가 인가될 수 있다.
Tn 기간 동안, Tn 기간 동안, 해당 지문 센싱 픽셀(FP-PXL)에서 송신 트랜지스터(TXT)의 게이트노드에는 턴-온 전압 레벨의 제n 스캔신호(SC(n))가 인가됨으로써, 송신 트랜지스터(TXT)가 턴-온 된다. 턴-온 된 송신 트랜지스터(TXT)를 구동신호(DS)가 트랜스듀서(TRDS)의 구동전극(DE)에 인가된다. 이때, 트랜스듀서(TRDS)의 공통전극(2140)에는 바이어스 전압(GB)이 인가된 상태이다. 따라서, 구동전극(DE)과 공통전극(2140) 사이의 압전 물질층(2130)이 진동하게 되어 초음파가 발생된다.
제n 스캔라인(SCL(n)) 및 제(n-1) 스캔라인(SCL(n-1))은 각 픽셀 열 마다 대응되어 배치될 수도 있다. 즉, 하나의 지문 센싱 픽셀 행에서 볼 때, 제n 스캔라인(SCL(n)) 및 제(n-1) 스캔라인(SCL(n-1))은 각 지문 센싱 픽셀에 대응되어 배치될 수 있다.
이와 다르게, 제n 스캔라인(SCL(n)) 및 제(n-1) 스캔라인(SCL(n-1)) 각각은 2개의 픽셀 열이 공유할 수도 있다. 즉, 예를 들어, 제(n-1) 스캔라인(SCL(n-1))은 제1 지문 센싱 픽셀의 수신파트(RX-PART)와, 제1 지문 센싱 픽셀의 수신파트(RX-PART)와 인접한 다른 지문 센싱 픽셀(FP-PXL) 내 송신파트(TX-PART)와 공유될 수 있다. 제n 스캔라인(SCL(n))은 제1 지문 센싱 픽셀의 송신파트(TX-PART)와, 제1 지문 센싱 픽셀의 송신파트(TX-PART)와 인접한 또 다른 지문 센싱 픽셀(FP-PXL) 내 수신파트(RX-PART)와 공유될 수 있다.
도 26은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 지문센서 패널(300) 내 구동전극들(DE), 압전 물질층(2130) 및 공통전극(2140)을 나타낸 도면이다.
도 26을 참조하면, 각 지문 센싱 픽셀(FP-PXL)은 트랜스듀서(TRDS)를 포함하고, 트랜스듀서(TRDS)는 구동전극(DE), 압전 물질층(2130) 및 공통전극(2140)으로 구성된다.
도 26에 도시된 바와 같이, 지문센서 패널(300)에서, 압전 물질층(2130)은 하나의 판 형태로 다수의 지문 센싱 픽셀(FP-PXL)의 전 영역에 공통으로 배치될 수 있다.
이와 다르게, 지문센서 패널(300)에서, 압전 물질층(2130)은 다수의 지문 센싱 픽셀(FP-PXL) 각각의 영역 크기에 대응되게 분할되어 배치될 수 있다. 즉, 압전 물질층(2130)은 다수의 분할 압전 물질층을 포함할 수 있다. 이는 센싱 대상이 되는 지문 센싱 픽셀 열에 포함된 지문 센싱 픽셀들(PXL) 중에서 일부만을 센싱하는 부분 센싱 방식에 보다 적합한 구조일 수 있다.
즉, 압전 물질층(2130)은 전면에 형성될 수도 있고, 분할되어 픽셀 영역마다 형성될 수도 있다.
도 26에 도시된 바와 같이, 공통전극(2140)은 하나의 판 전극 형태로 다수의 지문 센싱 픽셀(FP-PXL)의 전 영역에 공통으로 배치될 수 있다.
이와 다르게, 공통전극(2140)은 다수의 지문 센싱 픽셀(FP-PXL) 각각의 영역 크기에 대응되게 분할되어 배치될 수 있다. 이는 센싱 대상이 되는 지문 센싱 픽셀 열에 포함된 지문 센싱 픽셀들(FP-PXL) 중에서 일부만을 센싱하는 부분 센싱 방식에 보다 적합한 구조일 수 있다. 부분 센싱 방식에 의하면 소비전력을 저감할 수 있다.
다시 말해, 공통전극(2140)은 전면에 형성될 수도 있고, 분할되어 지문 센싱 픽셀 영역마다 형성될 수도 있다.
도 27 내지 도 29는 본 발명의 실시예들에 따른 디스플레이 장치(10)의 전면 지문 센싱을 이용한 응용들을 예시적으로 나타낸 도면들이다.
도 27을 참조하면, 디스플레이 장치(10)는 표시패널(100)의 특정 영역(2700)에서 사용자의 지문을 등록해두고, 특정 영역(2700)을 통해 인식된 지문을 통해, 디스플레이 장치(10)의 잠금 해제 처리를 제공할 수 있다.
도 27을 참조하면, 이와 다르게, 디스플레이 장치(10)는 전면 지문 인식 처리를 제공하기 때문에, 디스플레이 장치(10)는 표시패널(100)의 전 영역에서 사용자의 하나 이상의 지문을 등록해두고, 표시패널(100)의 전 영역에 인식된 하나 이상의 지문에 근거하여 잠금 해제 처리를 제공할 수 있다.
도 28을 참조하면, 사용자가 잠금 해제를 위해, 잠금 해제용 키보드 화면에서 숫자 버튼들(1 버튼, 3 버튼, 7 버튼, 9 버튼)을 터치하게 되면, 디스플레이 장치(10)는, 터치위치(터치좌표)을 센싱하여, 사용자에 의해 터치된 숫자 버튼들(1 버튼, 3 버튼, 7 버튼, 9 버튼)에 해당하는 숫자들(1, 3, 7, 9)을 인식한다. 여기서, 숫자 버튼들에 대한 고유한 터치위치 정보는 미리 저장되어 있을 수 있다. 또한, 디스플레이 장치(10)는, 숫자 버튼들(1 버튼, 3 버튼, 7 버튼, 9 버튼)을 터치한 사용자의 지문들을 인식한다.
디스플레이 장치(10)는, 숫자 인식 결과(1, 3, 7, 9)와 지문 인식 결과를 조합하여 잠금 해제 처리를 제공할 수 있다. 이에 따라, 디스플레이 장치(10)는 더욱 높은 보안성을 제공할 수 있다.
도 29를 참조하면, 표시패널(100)에서, 하나 이상의 지문 인식 위치 별로 대응되는 애플리케이션이 설정되어 있을 수 있다. 예를 들어, 표시패널(100) 내 4개의 위치(P1, P2, P3, P4)는 4개의 애플리케이션(App1, App2, App3, App4)과 대응될 수 있다.
사용자가 위치 P1에 해당 지문을 대면, 디스플레이 장치(10)는 지문을 인식하여 인식된 지문이 위치 P1에 대하여 기 등록된 지문과 동일한지를 판단하여, 동일하다면, 위치 P1과 대응되는 애플리케이션(App1)을 실행시킬 수 있다. 이때, 잠금 해제 없이, 잠금 화면 상태에서 애플리케이션(App1)이 실행될 수도 있다.
도 30은 본 발명의 실시예들에 따른 디스플레이 장치(10)의 터치 센싱 기반의 로컬 지문 센싱을 설명하기 위한 도면이다.
도 30을 참조하면, 지문센싱의 효율 및 속도를 높여주기 위하여, 지문구동회로(520)는 터치 센싱 결과를 이용하여 지문센서 패널(300)에 대한 로컬 구동 및 로컬 센싱을 수행할 수 있다.
도 30을 참조하면, 지문구동회로(520)는, 지문센서 패널(300)에 포함된 다수의 지문센서 블록 중 터치위치(Touch Position)와 대응되는 하나 이상의 지문센서 블록(SB)을 선택적으로 구동할 수 있다.
이상에서 전술한 본 발명의 실시예들에 의하면, 광학장치를 표시패널(100)의 하부에 배치함으로써, 수광이 필요한 광학장치가 외부로 전혀 노출되지 않는 디자인을 갖는 디스플레이 장치(10)를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 카메라(110) 및 근접센서(120) 중 하나 이상의 광학장치가 표시패널(100)의 하부에서 표시영역과 중첩되게 배치되어 외부로 전혀 노출되지 않는 디스플레이 장치(10)를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 광학장치가 외부로 전혀 노출되지 않도록 해주면서도, 광학장치의 성능을 떨어뜨리지 않는 디스플레이 장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 광학장치의 성능과 디스플레이 성능도 저하시키지 않으면서, 광학장치가 외부로 전혀 노출되지 않도록 해주는 구조를 갖는 디스플레이 장치(10)를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 표시패널(100)의 전 영역에서 지문 센싱이 가능한 디스플레이 장치(10)를 제공할 수 있다. 이를 통해 지문 인식과 관련한 다양한 응용을 제공할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 디스플레이 장치 100: 표시패널
110: 카메라 120: 근접센서
300: 지문센서 패널 310: 백 플레이트
320: 투명 기판 330: 서브픽셀 형성부
331: 트랜지스터 어레이 332: 애노드 전극층
333: 발광층 340: 이종 캐소드 전극층
350: 봉지층 360: 터치센서층
370: 편광판 380: 광학용 투명 접착제
390: 커버 글래스 420: 데이터 구동 회로
430: 게이트 구동 회로 440: 디스플레이 컨트롤러
500: 노치 홈 510: 터치 구동 회로
520: 지문 구동 회로 530: 프로세서
1200: 광 발생장치 2130: 압전 물질층

Claims (23)

  1. 디스플레이 장치에 있어서,
    투명 기판;
    상기 투명 기판의 하부에서 표시영역에 위치하는 광학 장치;
    상기 투명 기판의 상부에서 상기 표시영역에 위치하는 트랜지스터 어레이;
    상기 트랜지스터 어레이 상에 위치하는 애노드 전극층;
    상기 애노드 전극층 상에 위치하는 발광층;
    상기 발광층 상에 위치하고, 상기 광학장치와 중첩되고 상기 표시영역의 일부인 제1 영역에 배치되며 제1 투과도를 갖는 제1 캐소드 전극과, 상기 표시영역에서 상기 제1 영역과 다른 제2 영역에 배치되며 상기 제1 투과도와 다른 제2 투과도를 갖는 제2 캐소드 전극을 포함하고, 상기 제1 투과도는 상기 제2 투과도보다 높은 이종 캐소드 전극층; 및
    상기 이종 캐소드 전극층 상에 배치되는 봉지층을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 캐소드 전극은 미리 설정된 임계 투과도 이상의 상기 제1 투명도를 갖는 투명 전극이고, 상기 제2 캐소드 전극은 상기 임계 투과도 미만의 상기 제2 투명도를 갖는 반투명 전극인 디스플레이 장치.
  3. 제1항에 있어서,
    상기 다수의 서브픽셀 각각의 발광영역을 정의하며, 상기 다수의 서브픽셀 각각에 배치되는 애노드 전극이 위치하는 상기 애노드 전극층과 상기 이중 캐소드 층 사이에 위치하는 뱅크와,
    상기 제1 영역과 상기 제2 영역의 경계 영역에 배치되며, 상기 뱅크 상에 위치하는 스페이서를 더 포함하고,
    상기 제1 캐소드 전극과 상기 제2 캐소드 전극의 경계는 상기 스페이서 상에 위치하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1 영역은 상기 제2 영역의 해상도보다 낮은 해상도를 갖는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1 영역에는 배치되는 서브픽셀들은 둘 이상의 서브픽셀을 포함하는 서브픽셀 군집들을 구성하고,
    상기 서브픽셀 군집들 간의 이격 거리는 상기 서브픽셀 군집들 각각에 포함된 둘 이상의 서브픽셀 간의 이격 거리보다 큰 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1 영역에서 단위 면적당 배치되는 서브픽셀들의 개수는 상기 제2 영역에서 단위 면적당 배치되는 서브픽셀들의 개수보다 적고,
    상기 제1 영역에서, 상기 서브픽셀 군집들은 규칙적으로 배치되는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 봉지층 상에 배치되며 터치전극들을 포함하는 터치센서층과,
    상기 투명 기판 상에 위치하되, 상기 표시영역의 외곽영역인 비 표시영역에 위치하는 터치 패드부와,
    상기 터치전극들의 전체 또는 일부와 전기적으로 연결되고 상기 봉지층의 경사면을 따라 내려와 상기 터치 패드부와 전기적으로 연결되는 터치라인들을 더 포함하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 터치전극들 중 상기 제1 영역에 위치하는 터치전극들 각각은, 투명 전극을 포함하거나, 하나 이상의 개구부가 있는 메쉬 타입의 전극을 포함하는 디스플레이 장치.
  9. 제7항에 있어서,
    상기 터치센서층 상에 배치되는 편광판과, 상기 편광판 상에 배치되는 광학용 투명 접착제와,
    상기 광학용 투명 접착제 상에 위치하는 커버 글래스를 더 포함하고,
    상기 편광판은 상기 제1 영역과 대응되는 제1 부분과 상기 제2 영역과 대응되는 제2 부분을 포함하고,
    상기 제1 부분은 상기 제2 부분보다 높은 투과율을 갖는 디스플레이 장치.
  10. 제7항에 있어서,
    상기 광학장치는 카메라를 포함하는 디스플레이 장치.
  11. 제10항에 있어서,
    광 발생장치와, 상기 광 발생장치에서 출사된 빛을 이용하여 주변의 인체나 물체를 감지하는 근접센서를 더 포함하고,
    상기 광학장치는 상기 근접센서를 더 포함하고,
    상기 광 발생장치는 상기 봉지층 상에 위치하되 상기 터치센서층의 측면에 위치하고, 상기 근접센서는 상기 투명 기판의 하부에 위치하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 근접센서는 상기 제1 영역과 중첩되어 위치하는 디스플레이 장치.
  13. 제11항에 있어서,
    상기 광 발생장치는, 상기 봉지층 상에 위치하되, 상기 봉지층의 경사면과 상기 표시영역 사이의 뷰잉 영역에 위치하는 디스플레이 장치.
  14. 제7항에 있어서,
    상기 투명 기판의 하부에 배치되며, 다수의 지문센서 블록을 포함하고, 상기 제1 영역과 대응되는 부분에는 홀 또는 노치 홈이 존재하는 지문센서 패널을 더 포함하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 지문센서 패널은,
    상기 투명 기판의 하부에 배치되며, 상기 제1 영역과 대응되는 부분에서 상기 홀이 존재하거나 상기 노치 홈이 존재하는 기판과,
    상기 기판에 배치되며, 상기 다수의 지문센서 블록 각각에 배치되는 트랜지스터들을 포함하는 지문 트랜지스터 어레이와,
    상기 지문 트랜지스터 어레이 아래에 배치되는 압전 물질층과,
    상기 압전 물질층 아래에 배치되는 공통전극과,
    상기 기판에 배치되되, 스캔 신호들을 다수의 지문센서 블록 행으로 전달하는 다수의 스캔 라인과,
    상기 기판에 배치되되, 다수의 지문센서 블록 열로부터 신호를 센싱하기 위한 다수의 리드아웃 라인을 포함하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 지문센서 패널은, 상기 기판에 배치되되, 상기 기판에서 상기 지문 트랜지스터 어레이가 배치된 지문센서 영역의 외곽 영역에 배치되고, 상기 스캔신호들을 출력하는 다수의 스캔 구동 블록을 더 포함하고,
    상기 다수의 스캔 구동 블록은,
    상기 기판에서 상기 홀 또는 상기 노치 홈을 기준으로 일 측과 타 측에 위치하는 제1 스캔 구동 블록 및 제2 스캔 구동 블록을 포함하고,
    상기 다수의 스캔 라인은,
    상기 제1 스캔 구동 블록에서 출력되는 스캔 신호들을 상기 홀 또는 상기 노치 홈의 일 측에 위치하는 하나 이상의 지문센서 블록 행으로 전달하는 하나 이상의 제1 스캔 라인과,
    상기 제2 스캔 구동 블록에서 출력되는 스캔 신호들을 상기 홀 또는 상기 노치 홈의 타 측에 위치하는 하나 이상의 지문센서 블록 행으로 전달하는 전달하는 하나 이상의 제2 스캔 라인을 포함하는 디스플레이 장치.
  17. 제15항에 있어서,
    상기 다수의 리드아웃 라인은, 상기 홀 또는 상기 노치 홈의 측면을 우회하면서 열 방향을 배치되는 적어도 하나의 리드아웃 라인을 포함하는 디스플레이 장치.
  18. 제14항에 있어서,
    상기 터치전극들을 통해 터치 센싱 데이터를 생성하여 출력하는 터치 구동 회로와, 상기 지문센서 패널을 통해 지문 센싱 데이터를 생성하여 출력하는 지문 구동 회로와, 상기 터치 센싱 데이터에 근거하여 터치위치를 결정하고, 상기 지문 센싱 데이터에 근거하여 지문을 인식하는 프로세서를 포함하고,
    상기 지문 구동 회로는 상기 지문센서 패널에 포함된 상기 다수의 지문센서 블록 중 상기 터치위치와 대응되는 하나 이상의 지문센서 블록을 선택적으로 구동하는 디스플레이 장치.
  19. 제14항에 있어서,
    상기 다수의 지문센서 블록은, 상기 표시영역의 상기 제1 영역을 제외한 나머지 모든 영역과 대응되게 배치되는 디스플레이 장치.
  20. 제14항에 있어서,
    상기 지문센서 패널 아래에 위치하며, 상기 제1 영역과 대응되는 부분에서 상기 홀이 존재하거나 상기 노치 홈이 존재하는 쿠션 플레이트를 더 포함하는 디스플레이 장치.
  21. 제1항에 있어서,
    상기 제1 영역은 상기 표시영역 내에 위치하되 상기 표시영역 내에서 외곽에 위치하며,
    상기 제1 영역의 일부만이 상기 제2 영역에 의해 둘러싸이는 디스플레이 장치.
  22. 제1항에 있어서,
    상기 제1 영역은 상기 표시영역 내 중앙에 위치하며,
    상기 제1 영역은 모든 방향으로 상기 제2 영역에 의해 둘러싸이는 디스플레이 장치.
  23. 제1항에 있어서,
    상기 제1 영역의 면적은,
    상기 카메라로부터 상기 디스플레이 장치의 전면까지의 입광부 깊이를 2배 한 값과, 상기 카메라의 화각의 1/2에 대한 탄젠트 값을 곱하여 산출되는 값의 제곱 이상이거나,
    상기 카메라로부터 상기 디스플레이 장치의 전면까지의 입광부 깊이와, 상기 카메라의 화각의 1/2에 대한 탄젠트 값을 곱하여 산출되는 값을 반지름으로 하는 원 넓이 면적 이상인 디스플레이 장치.
KR1020190132471A 2019-10-23 2019-10-23 디스플레이 장치 KR20210048323A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190132471A KR20210048323A (ko) 2019-10-23 2019-10-23 디스플레이 장치
US16/929,797 US11581375B2 (en) 2019-10-23 2020-07-15 Display device
CN202010697793.2A CN112701232B (zh) 2019-10-23 2020-07-20 显示装置
US18/149,568 US20230133366A1 (en) 2019-10-23 2023-01-03 Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190132471A KR20210048323A (ko) 2019-10-23 2019-10-23 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210048323A true KR20210048323A (ko) 2021-05-03

Family

ID=75506520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190132471A KR20210048323A (ko) 2019-10-23 2019-10-23 디스플레이 장치

Country Status (3)

Country Link
US (2) US11581375B2 (ko)
KR (1) KR20210048323A (ko)
CN (1) CN112701232B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903295B2 (en) 2022-03-11 2024-02-13 Samsung Display Co., Ltd. Display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10823970B2 (en) * 2018-08-23 2020-11-03 Apple Inc. Head-mounted electronic display device with lens position sensing
US20220358304A1 (en) * 2021-05-05 2022-11-10 Qualcomm Incorporated All-screen optical fingerprinting
TWI816144B (zh) * 2021-06-22 2023-09-21 友達光電股份有限公司 顯示裝置
CN117256209A (zh) * 2022-03-29 2023-12-19 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102512416B1 (ko) * 2015-06-29 2023-03-21 엘지디스플레이 주식회사 투명표시장치 및 이를 제조하는 방법
KR102465080B1 (ko) * 2015-08-24 2022-11-10 엘지디스플레이 주식회사 표시장치 및 표시패널
KR102458892B1 (ko) * 2016-04-27 2022-10-26 삼성디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102564349B1 (ko) * 2016-09-30 2023-08-04 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102526246B1 (ko) * 2017-11-17 2023-04-26 엘지디스플레이 주식회사 구동 회로, 표시패널 및 표시장치
KR102461365B1 (ko) * 2018-04-04 2022-10-31 엘지디스플레이 주식회사 터치 디스플레이 패널 및 터치 디스플레이 장치
CN109801950B (zh) * 2019-01-31 2021-02-26 厦门天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN109860270B (zh) * 2019-04-01 2021-07-02 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN110265472A (zh) * 2019-07-15 2019-09-20 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20210026454A (ko) * 2019-08-30 2021-03-10 엘지디스플레이 주식회사 터치 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903295B2 (en) 2022-03-11 2024-02-13 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN112701232A (zh) 2021-04-23
US11581375B2 (en) 2023-02-14
US20210126066A1 (en) 2021-04-29
US20230133366A1 (en) 2023-05-04
CN112701232B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
KR102602071B1 (ko) 터치 스크린 일체형 표시장치
CN108984014B (zh) 具有集成式触摸屏的显示装置
KR20230142414A (ko) 터치 센서 및 터치 센서를 포함하는 유기발광 표시장치 및 표시장치
KR20210048323A (ko) 디스플레이 장치
JP7160884B2 (ja) ディスプレー装置
KR20180061482A (ko) 표시장치
KR20210101347A (ko) 표시 장치
KR102553530B1 (ko) 터치 디스플레이 패널, 터치 디스플레이 장치 및 그 구동 방법
KR102387631B1 (ko) 터치 스크린 일체형 표시장치와 그의 제조방법
KR102262677B1 (ko) 표시 장치 및 터치 표시 장치
KR20180125676A (ko) 입력감지회로 및 이를 포함하는 표시모듈
EP3657562B1 (en) Display device and a method for manufacturing the same
KR20210018720A (ko) 표시 장치
EP3457267B1 (en) Input-sensing device and display module including the same
KR102262683B1 (ko) 터치 표시 장치
US20230214067A1 (en) Display Device
KR102413395B1 (ko) 터치 스크린 일체형 표시 장치
KR102376822B1 (ko) 터치 스크린 일체형 표시 장치와 그의 제조방법
US20230217704A1 (en) Display device
US20230200185A1 (en) Display Device
US20230157129A1 (en) Display device
KR20230100485A (ko) 표시 패널 및 이를 포함하는 표시 장치
JP2024059735A (ja) ディスプレー装置
KR20230101607A (ko) 터치 표시 장치 및 표시 패널
KR20230151587A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal