JP2017102913A - 入力検出装置およびその製造方法 - Google Patents

Abstract

【課題】入力検出電極が形成された基板上の該電極と、他の基板上に設けられた端子との接続安定性に優れた入力検出装置を提供する。
【解決手段】第一基板と、第一基板に対向する第二基板と、第一基板の上に配置される段差部とを有し、第二基板の第一基板と反対側の主面上と、段差部を構成する第二基板の側面上とに、電極層が配置される入力検出装置。
【選択図】図９

Description

本発明は、外部近接物体を検出可能な入力検出装置およびその製造方法に関する。

近年、いわゆるタッチパネルと呼ばれる、外部近接物体を検出可能な検出装置が注目されている。表示装置にタッチパネルを重ねたタッチ機能付き表示装置が一般に知られているが、携帯電話やタブレットなどの小型装置においては、特に装置の薄型化や製造工程の簡略化が求められている。

このような技術として例えば液晶を封入した液晶セルの対向基板の上に直接タッチ検出用電極を形成し、別途タッチパネル用の基板を設ける手間やスペースを省略することが考えられる。

しかし、このような装置において、各種制御回路や電源等を搭載したフレキシブル基板が画素基板上と対向基板上にそれぞれ必要となり、これらの２枚以上のフレキシブル基板が物理的に装置内で干渉したり、スペースを占めるなどの問題があった。

このような課題に関連して、特許文献１には、導電ペーストを用いて、対向基板上の検出電極と、画素基板上の端子とを接続する技術が開示されている。

また特許文献１の実施形態の一つとして対向基板の段差部の端面を斜めにスクライブすることについて開示されている。

特開２０１４−１２０００３号公報

しかし、上述のような技術において、対向基板上の電極と画素基板上の端子との接続安定性をさらに向上させることが求められていた。

本発明は、かかる問題点に鑑みてなされたもので、その目的は、入力検出電極が形成された基板上の該電極と、他の基板上に設けられた端子との接続安定性に優れた入力検出装置を提供することにある。

本発明の入力検出装置は、第一基板と、前記第一基板に対向して配置され、前記第一基板よりも、主面の面積が小さい第二基板と、前記第一基板の上に配置される段差部と、を有し、前記第二基板の前記第一基板と反対側の主面上と、前記段差部を構成する前記第二基板の側面上とに、電極層が配置されるものである。
本発明の入力検出装置では、前記段差部を構成する前記第二基板の側面上にも、電極層が形成されているので、第二基板上の電極層を、第二基板に対向した第一基板に電気的に配線しようとした際の接続安定性に優れる。
また、本発明の入力検出装置の製造方法は、第一基板と第二基板とを封止材で貼り合わせる工程と、前記第二基板の主面上及び側面上に、電極層を形成する工程を含むものである。

図１は、本実施形態に係る入力検出装置の一構成例を示す図である。 図２は、入力装置に指や支持体などの導体が接触または近接していない状態を示す説明図である。 図３は、入力装置に導体が接触または近接した状態を示している図である。 図４は、入力検出装置の検出信号から物体の接近または接触を判断する原理を説明する一概略図である。 図５は、本実施形態に係る入力検出装置の要部断面図を示す図である。 図６は、本実施形態に係る入力検出装置の構成例を示す図である。 図７は、本実施形態に係る入力検出装置の平面図である。 図８は、本実施形態に係る入力検出電極の配線の接続構造を示す断面図である。 図９は、本実施形態の変形例を示す図である。 図１０は、比較例を示す図である。 図１１は、本実施形態の変形例２を示す図である。 図１２は、導電ペーストによる配線の引き回し方の別の例を示す図である。 図１３は、導電ペーストの接続構造の一例について示す図である。 図１４は、傾斜面を有する対向基板の段差部の寸法の一例について示す図である。 図１５は、本実施形態の製造方法の概要について示す説明図である。 図１６は、導電体形成後の入力検出装置の斜視図である。 図１７は、段差部の拡大図である。

以下、発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

１−１．全体構成
図１は、本実施形態に係る入力検出装置の一構成例を示す図である。

入力検出装置１は、入力検出デバイス３０と表示装置２０とを含む入力検出機能付き表示装置１０と、ゲートドライバ１２と、ソースドライバ１３と、駆動電極ドライバ１４と、これらのドライバを制御する制御部１１と、タッチ検出部４０とを備えている。

本構成では、入力検出デバイス３０と表示装置２０の部品の一部を兼用することとなっており、本実施形態では共通電極が表示の共通電極及び入力検出の駆動電極として兼用されるインセル構造である。

制御部１１は、ゲートドライバ１２、ソースドライバ１３、駆動電極ドライバ１４及びタッチ検出部４０を同期して動作させる。

映像表示期間には、外部から制御部１１に送信される映像信号Ｖｄｉｓｐに基づいて、ゲートドライバ１２から選択される水平ラインに順次走査信号Ｖｓｃａｎが供給され、ソースドライバ１３から選択される各画素に画素信号ＶＰｉｘが供給され、駆動電極（共通電極）ＣＯＭＬには駆動電極ドライバ１４から表示用の駆動信号Ｖｃｏｍが供給される。

また入力検出期間には、駆動電極ドライバ１４から駆動電極ＣＯＭＬに入力検出用の駆動信号Ｖｃｏｍが供給され、タッチ検出部４０は入力検出デバイス３０に含まれる入力検出電極ＴＤＬ（図５参照）からの検出信号を出力する。
タッチ検出部４０は、例えば信号増幅部４２、Ａ／Ｄ変換部４３、信号処理部４４、座標抽出部４５、ノイズ検出部４６、検出タイミング制御部４７を含むものである。

制御部１１は、必要に応じてタッチ検出部４０からの検出結果に基づきノイズ補正等を行うことが可能である。

なお、本実施形態においては、上述したインセル構造の入力検出装置に限らず、対向基板上に検出電極と駆動電極の双方が配置されたオンセル構造や、対向基板上に配置された検出電極のみで入力検出を行う自己容量方式のオンセル構造においても適用できる。

１−２．タッチ検出原理
以下、本実施形態に係るタッチ検出原理の一形態について説明する。

本実施形態のタッチ検出原理は静電容量方式を採用している。
図２は、入力装置に指や支持体などの導体が接触または近接していない状態を示す説明図である。図３は、入力装置に導体が接触または近接した状態を示している図である。

図２に示すように、誘電体Ｄを挟んで、互いに電気的に分離して対向配置された一対の電極Ｅ１とＥ２の間には容量素子Ｃ１が形成される。

電極Ｅ１はタッチ検出用の駆動信号を印加する駆動電極として駆動信号Ｓｇ(本実施形態ではタッチ期間に共通電極に印加されるＶｃｏｍ)が印加され、電極Ｅ２は検出電極として抵抗を介して接地されるとともに、タッチ検出部４０に接続される。

駆動信号Ｓｇとして所定の周波数の交流信号が電極Ｅ１に供給されたとき、指が接触していない状態では、図２の容量素子Ｃ１に対する充放電に伴って、Ｃ１の容量に応じた電流が流れ、電極Ｅ２は電流値に応じた所定の検出信号（図４のＶｄｅｔ）を出力する。

一方、指が接触した状態では、容量素子Ｃ１に対して指による容量素子C２が直列に追加されたように働くため、電極Ｅ１に駆動信号Ｓｇが供給されると電極Ｅ２からは容量素子Ｃ１と容量素子Ｃ２に伴った電流が流れるが、この電流は容量素子Ｃ１のみに対する電流値よりも小さくなるため、電極Ｅ２から検出される検出信号Ｖｄｅｔは非接触時よりも電圧値が低くなる。

図４は、入力検出装置の検出信号から物体の接近または接触を判断する原理を説明する一概略図である。図４に示すように、非接触時のＶｄｅｔの電圧値をＶ_０、指接触時のＶｄｅｔの電圧値をＶ_１とし、これらの値を任意のしきい値Ｖｔｈによって判別することで、指の接触の有無を判断する。

なお、本実施形態は、相互容量方式の入力検出装置の原理について説明したが、電極Ｅ２に駆動信号Ｓｇを印加したのちに、駆動信号供給源から切り離し、電極Ｅ２を検出部に接続して、電極Ｅ２自身の容量の変化が含まれる検出波形Ｖｄｅｔを出力する自己容量方式の検出原理を用いてもよい。この場合はタッチ検出電極一層のみで入力検出を行うことができる。

本実施形態の入力検出装置の検出原理は上述した形態に限定されず、他の検出原理を用いることができる。

１−３．入力検出装置の構成例
図５は、本実施形態に係る入力検出装置の要部断面図を示す図である。図６は、本実施形態に係る入力検出装置の構成例を示す図である。

入力検出機能付き表示装置１０は、第一基板としての画素基板２１と、画素基板２１に対向して配置された第二基板としての対向基板３１と、画素基板２１と対向基板３１との間に液晶が封入された液晶層４とを備える。
画素基板２１の表面には共通電極ＣＯＭＬとマトリックス状に配置された画素電極２２とが形成される。また画素基板２１上には各画素電極２２に画素信号ＶＰｉｘを送信する画素信号線、各画素に設けられた薄膜トランジスタを駆動する走査信号線等の配線も形成されている。また共通電極ＣＯＭＬへ駆動信号を供給する配線も形成される。

対向基板３１には、指等の物体（導体）Ｆの接触または近接を感知する入力検出電極ＴＤＬと、カラーフィルタ３２とが形成される。

本実施形態においては、図６に示す通り、駆動電極（共通電極）ＣＯＭＬと入力検出電極ＴＤＬとは複数のストライプ状にパターニングされ、互いの立体交差部が容量を形成するように対向して配置される。

なお駆動電極（共通電極）ＣＯＭＬ及び入力検出電極ＴＤＬの形状はストライプ形状に限定されず、任意の形状にパターニングすることができる。

入力検出電極ＴＤＬの同層にダミー電極やガード電極を配置することができる。前記ダミー電極やガード電極は浮遊電位、グランド電位または駆動電極に同期した交流信号等のいずれかを印加することができる。また入力検出電極ＴＤＬに任意の開口部等を設けることができる。

本実施形態に係る入力検出電極ＴＤＬのパターン形状や材質については、例えば特開２０１４−１９１６６０号、特開２０１４−１９１６５０号に開示されるものを用いることができる。またその他の公知の電極パターンや材料を適用可能である。

各入力検出電極ＴＤＬは配線を介してタッチ検出部４０に接続され、タッチ期間に画素基板２１上のスキャン方向ＳＣに沿った共通電極ＣＯＭＬにそれぞれ駆動信号Ｖｃｏｍが供給されると、これを受けて入力検出電極ＴＤＬはタッチ検出部４０に検出信号Ｖｄｅｔを出力する。

１−４．入力検出電極から検出信号を取り出す配線の接続構造
図７は、本実施形態に係る入力検出装置の平面図である。図７に示す電子部品５は、例えば、図１に示すゲートドライバ１２、ソースドライバ１３及び駆動電極ドライバ１４等の少なくとも１つを含むものであり、画素基板２１上にＣＯＧ（Chip on Glass）配置されている。電子部品５は、図１に示す制御部１１からの制御信号によって制御される。

本実施形態において、図７に示すように、入力検出機能付き表示装置１０が備える複数の入力検出電極ＴＤＬは、対向基板３１の主面３１ａ上の、表示領域ＡＡと平面視で重畳する領域に形成される。表示領域ＡＡの外側に位置する額縁領域には、入力検出電極ＴＤＬと同層に形成された電極が形成され、入力検出電極ＴＤＬと電気的に接続されている。額縁領域に形成されたこの電極は、対向基板３１と画素基板２１が段差部８を形成する対向基板３１の端部の側面上まで同層で形成されている。額縁領域及び対向基板３１の側面上に形成された電極層７１は表示領域ＡＡに形成された入力検出電極ＴＤＬの配線として機能することができ、表示領域ＡＡの電極パターンよりも、額縁領域または対向基板３１の側面上の電極パターンの幅が細くなるように形成されている。前記段差部８において、対向基板３１の側面上に形成された入力検出電極ＴＤＬの上に導電体５０が形成され、この導電体５０により、入力検出電極ＴＤＬと、画素基板２１上の端子群７とが電気的に接続される。本実施形態において、導電体５０は、例えば、銀等の導電性成分を含む樹脂組成物等である導電ペーストである。端子群７は、画素基板２１に接続されたＦＰＣ（Flexible Printed Circuit）基板６に電気的に接続されている。

ＦＰＣ基板６には画素基板２１上の制御回路等を制御する各種回路が搭載されており、このＦＰＣ基板６にタッチ検出部４０を搭載し、入力検出電極ＴＤＬと直接接続することで、表示動作の制御及び入力検出動作の制御を一枚のＦＰＣ基板６で行うことができるので、装置を薄型化及び小型化することができる。

図８は、本実施形態に係る入力検出電極の配線の接続構造を示す断面図である。図７に示すように、対向基板３１は、画素基板２１上の電子部品５と重ならないように、主面３１ａの面積が画素基板２１の主面２１ａの面積よりも小さくなっているので、図８に示すように、対向基板３１の端部で画素基板２１と平面視で重なる部分には段差部８が形成されるような配置となる。

段差部８は画素基板２１の上に配置され、例えば画素基板２１の上に配置された導電体５０と対向基板３１の主面３１ａに形成された入力検出電極ＴＤＬのように画素基板２１の主面２１ａに垂直な高さ方向において高さを有する複数の構成要素により形成される。
段差部８は、対向基板３１の側面を含み、段差部８のある対向基板３１の側面上には、対向基板３１の主面３１ａに形成されている入力検出電極ＴＤＬと同層の電極が配置されている。

さらに、この側面上に形成された電極の上に、導電体５０が配置され、前記電極と、画素基板２１上に形成された端子群７とを、電気的に接続する。なお、図示されていない駆動電極（共通電極）が、例えば画素基板２１上などに配置されている。駆動電極は画素電極と積層されていてもよく、同層で形成されていてもよい。駆動電極が対向基板３１上に形成されていてもよい。

本実施形態では、対向基板３１の側面上に入力検出電極ＴＤＬと同層の電極が形成されており、入力検出電極ＴＤＬと画素基板２１上に形成された端子群７との距離が短くなるので、これらを導電体５０で接続した時に導電体５０の断線を起こりにくくすることができる。

図９は、本実施形態の変形例を示す図である。変形例では、段差部分において、対向基板３１の側面の少なくとも一部が傾斜面を有している。すなわち、対向基板３１の側面が、傾斜面８５と、傾斜のない垂直な面８６とを含む。なお前記垂直な面は対向基板３１の側面と封止材９を含む。

さらに、傾斜面８５が曲面を含むようになっている。

本変形例では対向基板３１の主面３１ａ上に配置された電極と同層の電極が、少なくともこの傾斜面８５の一部に配置される。導電体５０は、少なくともこの傾斜面８５上に配置された電極の上に形成され、導電体５０は前記電極と端子群７とを電気的に接続する。

この変形例では段差部８を形成する対向基板３１の端部の側面が対向基板３１の外側に向かい厚みが減少するような傾斜面８５を含むので、傾斜面８５に沿って導電体５０を形成することができ、傾斜面８５上の電極と導電体５０との接続安定性が向上する。また対向基板３１の側面が傾斜面８５を含むので、対向基板３１の主面３１ａと同層で対向基板３１の側面上に電極を作ることが容易になり、電極と対向基板３１との接続安定性にも優れる。

本実施形態では、対向基板３１の側面上に形成された電極が、対向基板３１の主面３１ａ上に入力検出電極ＴＤＬを形成する工程と同一の工程で形成され、対向基板３１の主面３１ａ上と側面上の電極が同一の材質で連続的に形成されていることが好ましい。

本実施形態では、対向基板３１の側面上に形成された電極が、対向基板３１の主面３１ａ上に入力検出電極ＴＤＬを形成する工程と同一の工程で形成され、対向基板３１の主面３１ａ上と側面上に形成されている電極の厚みがほぼ等しくなっていることが好ましい。

画素基板２１と対向基板３１の間には液晶が封入され、封止材９で封止されている。

画素基板２１と対向基板３１の間に配置される表示機能層は、液晶層４に限定されず、有機ＥＬ層であっても良い。
その場合、封止材９に相当する部材は、任意の別の部材で構成することができる。

導電体５０は、少なくとも対向基板３１の端部の側面上に形成すればよく、対向基板３１の主面３１ａ上にまで形成する必要がないので、導電体５０の厚みにより入力検出装置の厚みが増えることがない。

ただし、導電体５０は、必要に応じて、対向基板３１の主面３１ａ上にも形成してもかまわない。

図１０は、比較例を示す図である。
図１０では、入力検出電極ＴＤＬまたは入力検出電極ＴＤＬと同層の配線が、対向基板３１の主面３１ａ上にしか形成されていないので、入力検出電極を画素基板２１上に導通させるために導電ペーストを対向基板３１の主面３１ａ上に形成する必要がある。

このような接続構造では、電極層７１と画素基板２１との距離が長く、導電体を多量に吐出して導通させる必要があるので、電気的なショートや断線が起こる可能性があり、接続安定性の悪さが問題となる。

また、図１１は、本実施形態の変形例２を示す図である。変形例２では、段差部８において封止材の外側に段差緩和層９１を設けたので、導電体５０が、対向基板３１から画素基板２１上へかけて傾斜する部分を有し、その部分が画素基板２１に対して所定の角度を有するように形成される。前記所定の角度は、９０°より小さくなる。また封止材９を対向基板３１よりも外側にはみ出させて導電体５０が所定の角度の傾斜部分を有するように形成するようにしてもよい。

画素基板２１と封止材９との間に隙間がある場合に、導電ペーストの成分や粘度にもよるが、毛細血管現象により導電ペーストが前記隙間に侵入する可能性が考えられるが、このような段差緩和層９１を設けることで上記の問題を改善することができる。

図１２は、導電ペーストによる配線の引き回し方の別の例を示す図である。導電ペーストによる配線の引き回し方としては、一か所に全ての入力検出電極ＴＤＬを集めて配線してもよく、例えば図１２のように電子部品５（ＣＯＧ）を避けるように二か所に分けて配線してもよい。またその他の引き回し方を用いることができる。

本実施形態の対向基板３１の端部の側面の傾斜面は、導電ペーストが配線される箇所だけに形成され、配線が形成されない箇所には傾斜面を形成しなくてもよい。

本実施形態では、後述するように、新規の製造方法により、対向基板３１の傾斜面８５を形成するので、所望の領域にのみ、傾斜面８５を形成することが可能である。

図１３は、導電ペーストの接続構造の一例について示す図である。
図１３では、一つの傾斜面８５に一本の入力検出電極ＴＤＬのパターンと同層で形成された電極が配置されるようになっている。

曲面を有する傾斜面８５の中心部の、傾斜が最も急となる部分に、電極が形成されるようにすると、この上から導電ペーストを吐出したときに、重力と傾斜面８５を利用して導電ペーストを画素基板２１上に配線しやすいので、ショート等を起こしにくく電極と導電ペーストの接続安定性が向上する。

導電ペーストの具体的な接続構造としてはこの構造以外にも色々なものが考えられる。
また、図１４は、傾斜面８５を有する対向基板３１の段差部８の寸法の一例について示す図である。対向基板３１の主面３１ａ上に傾斜面８５が形成された場所から対向基板３１の端部までの距離Ａは、５０μｍ〜１ｍｍの範囲であることが好ましい。

対向基板３１の最も厚さが厚い部分の厚さＢは５０μｍ以上１ｍｍ以下の範囲にあり、最も厚さが薄い部分の厚さＣは５μｍ以上３０μｍ以下の範囲であることが好ましい。距離Ａの距離が長いと電極と導電体５０と端子群７のうちの一端子との接続安定性が向上するが、長すぎると入力検出装置１の額縁領域が増大する可能性がある。

厚さＣの距離が短いと電極と導電体５０と端子群７のうちの一端子との接続安定性が向上するが、製造的な限界や基板の耐久度の関係から適切な厚さを調節することができる。

本実施形態の入力検出電極ＴＤＬの電極材料は特に限定されるものではないが、本実施形態としては遮光性の金属含有電極を用いる。

メッシュ状などの細い細線パターンの金属含有電極であっても本実施形態においては断線することなく段差を超えて導通させることができる。

１−５．入力検出装置の製造方法
以下に、本実施形態に係る入力検出装置１の製造方法を説明する。

本実施形態の入力検出装置１の製造方法は、第一基板と第二基板とを封止材９で貼り合わせる工程と、前記第二基板の主面３１ａ上及び側面上に、電極層７１を形成する工程を含む。

本実施形態に係る入力検出装置１は、第二基板の主面３１ａ上に入力検出電極ＴＤＬとしての電極層７１を形成する際に、第二基板の側面上にも電極層７１を形成することを特徴の一つとしている。第二基板の主面３１ａ上と側面上に形成される電極層７１は同層であることが好ましい。

さらに、前記第二基板の側面上に形成された電極層７１の上に、前記電極層７１と、前記第一基板上に配置された端子群７とを電気的に接続する、導電体５０を形成する。
基板の側面上に電極を形成させる方法の一例としてはスパッタリング法等が挙げられる。

このようにして、第二基板の側面上の電極の上に導電体５０を形成することで、電極層７１と導電体５０と端子群７との接続安定性を向上させることができる。

さらに、より具体的に説明すると、本実施形態の入力検出装置１の製造方法は以下の（ａ）〜（ｅ）の工程を含むものである。

（ａ）第一基板と第二基板とを封止材９で貼り合わせる工程、
（ｂ）前記第二基板の表面に第一の凹部８１を形成する工程、
（ｃ）第一の凹部８１を含む前記第二基板をエッチングして、第一の凹部８１がエッチングされてなる第二の凹部８２を前記第二基板上に形成する工程、
（ｄ）第二の凹部８２を含む前記第二基板表面に電極層７１を形成する工程、
（ｅ）第二の凹部８２を含む線上において、前記第二基板の垂直方向に前記第二基板を切断して、切断面８９と、第二の凹部８２の一部を含む傾斜面８５とを形成する工程。

以下に各工程について詳細に説明する。

工程（ａ）
本工程においては、画素基板２１である第一基板と、対向基板３１である第二基板とを封止材９により貼り合わせる。第一基板と第二基板の間には液晶層４などの表示機能層が配置される。液晶層４の液晶は、貼り合わせ前に滴下してもよく、貼り合わせ後に注入してもよい。

本実施形態では第一基板を画素基板２１とし、第二基板を対向基板３１として説明したが、例えば、保護基板等の他の基板であっても良い。
基板間に封入される表示機能層は液晶層４に限らず有機ＥＬ層など任意の表示機能層を配置することができる。

工程（ｂ）
本工程においては、第二基板である対向基板３１の表面に、第一の凹部８１を形成する。
第一の凹部８１を形成する方法としては、レーザー照射を用いることが好ましい。
また、機械的にスクライブ刃等により第一の凹部８１を形成してもよい。
この時、最終的に形成される対向基板３１の膜厚と第二の凹部８２の大きさとが所望のものになるように、この工程における第一の凹部８１の大きさや深さを制御することができる。
第一の凹部８１は傾斜面８５を形成させたい箇所にだけ形成してもよく、段差部８に沿って基板の一辺の全体的に形成してもよい。
第一の凹部８１は少なくとも一つ以上形成される。第一の凹部８１は複数形成してもよい。

工程（ｃ）
本工程においては第一の凹部８１が形成された対向基板３１をエッチングする。前記エッチングとしてはウェットエッチング法が好ましい。
ガラスである対向基板３１を、エッチング液により、化学的にエッチングすることで、対向基板３１の厚みが薄くなるとともに、前記工程で形成された第一の凹部８１が三次元方向に均一に削られ、対向基板３１の表面に第一の凹部８１よりも大きな第二の凹部８２が形成される。この第二の凹部８２はエッチングにより内部が球面を有する半球状の凹部となる。

この時、対向基板３１を第二の凹部８２が貫通し穴があかない程度にエッチングを制御する。
この時複数の第二の凹部８２同士が重なって傾斜面８５を形成するようにしてもよい。
この工程により、曲面を有する均一な第二の凹部８２が形成されるとともに、前記工程でのレーザ照射などにより基板にクラックが形成されたとしても、エッチング工程によりクラックが除去されるので、例えば、機械的に基板に傾斜を形成するようにスクライブ切断する方法などと比べて、クラックが入ることがない耐久性の高い対向基板３１を形成できる。
また、工程（ｂ）で第一の凹部８１を形成した際に周辺にガラス異物成分が飛散した場合であっても、このエッチング工程により異物を除去することができるため、次工程により電極層７１を形成したときの導電性能が妨げられることがない。
このようにして形成された第二の凹部８２による傾斜面８５は電極の接続信頼性を高めるような所定の傾斜面８５に制御することができる。前記制御は工程（ｂ）で形成する初期凹部の大きさ、深さを制御すること、及びエッチング条件を調節するなどにより制御することができる。

工程（ｄ）
この工程により対向基板３１上に電極層７１を形成する。
この時、前記第二の凹部８２表面にも電極層７１を同層で形成することができる。電極層７１は蒸着やスパッタリングなど任意の方法で形成する。
この電極層７１を必要に応じてさらにパターニングし、表示領域に重畳して配置される電極層７１を入力検出電極ＴＤＬとし、額縁領域および第二基板の傾斜面８５に配置された電極層７１を入力検出電極ＴＤＬの出力配線として用いることができる。

工程（ｅ）
この工程により前記第二の凹部８２を含む線上において、前記基板の垂直方向に前記第二基板を切断して、切断面８９と、前記第二の凹部８２の一部を含む傾斜面８５とを形成する。
この工程により、前記切断面８９と傾斜面８５と、第一基板と第二基板から、段差部８が形成される。
切断面８９は、少なくとも対向基板３１を含む。本実施形態ではさらに前記切断面は封止材９を含む。
傾斜面８５は、前記第二の凹部８２が切断されて形成された傾斜面８５である。
このとき、対向基板３１上に形成された第二の凹部８２の最深部が前記線上にくるように、対向基板３１を切断することが好ましい。
また、第二の凹部８２の最深部よりも外側で対向基板３１を切断し、最深部に導電体５０を埋め込むようにして配線を行ってもよい。

導電体形成工程（ｆ）
さらに、前記工程に加えて、少なくとも切断面８９と、傾斜面８５と、前記第一基板表面の少なくとも一部にまたがるように導電体５０を形成する工程を行うことで、導電体５０を形成できる。
この時、傾斜面８５においては、傾斜面８５上に形成された入力検出電極の上に導電体５０が形成されるようにする。
対向基板３１表面の主面３１ａの上にも、導電体を形成してもよい。
ただし、本実施形態においては、電極の接続安定性が高いので、必ずしも対向基板３１の主面３１ａ上にも導電体を形成させる必要がないので、導電体の分の厚みを省略することが可能である。

図１５は、本実施形態の製造方法の概要について示す説明図である。図１６は、導電体形成後の入力検出装置の斜視図である。図１７は、段差部の拡大図である。
図１７に示す通り、切断後の対向基板３１の端に第二の凹部８２の一部８８が残るように段差を形成する。
図１６（Ａ）に示すように、対向基板３１の端部の側面の全体が傾斜面８５を形成せず任意の場所にのみ、傾斜面８５が形成されるように第二の凹部８２を形成してもよく、図１６（Ｂ）に示すように、側面全体が傾斜面８５を形成するように連続的に第二の凹部８２を形成してもよい。
これらは第一の凹部８１の形成条件やエッチング条件を調節し制御できる。
導電体５０は、例えば導電性の液状組成物または粘性組成物をディスペンサー等により吐出することにより形成される。
導電体５０としては例えば銀ペーストなどの導電ペーストが挙げられる。
傾斜面８５に吐出された導電ペーストは重力で画素基板２１上に庇下し、ペーストによる配線同士のショートを起こりにくくすることができる。
この時、導電ペーストの粘度は、適切な粘度に調整することができる。
導電ペーストは、画素基板２１上に接続されたＦＰＣ基板上の端子などに直接配線することができるが、導電ペーストと端子の間に、別途これらを接続するための新たな配線を形成してもよい。

以上の本実施形態の開示により、部品が少なく薄型化、小型化され、デザイン性が高く、かつ入力検出性能に優れた入力装置を提供し、またクラックや異物が少なく耐久性と製造安定性に優れた入力装置を提供することができる。本実施形態の入力検出装置では、前記段差部を構成する前記第二基板の側面上にも、電極層が形成されているので、第二基板上の電極層を、第二基板に対向した第一基板に電気的に配線しようとした際の接続安定性に優れる。

本開示の適用例として例えば各種の入力装置、携帯電話、タブレット、パソコン、デジタルカメラ、テレビジョン、電子腕時計をはじめとするウェアラブル機器などの電子機器が挙げられる。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。

１…入力検出装置、１０…入力機能付き表示装置、１１…制御部、１２…ゲートドライバ、１３…ソースドライバ、１４…駆動電極ドライバ、２０…表示装置、３０…入力検出デバイス、４０…タッチ検出部、４２…信号増幅部、４３…Ａ／Ｄ変換部、４４…信号処理部、４５…座標抽出部、４６…ノイズ検出部、４７…検出タイミング制御部、Ｖｄｉｓｐ…映像信号、Ｖｓｃａｎ…走査信号、Ｐｉｘ…画素、ＶＰｉｘ…画素信号、Ｖｃｏｍ…駆動信号、Ｖｄｅｔ…検出波形、Ｏｕｔ…タッチ検出部からの出力、Ｅ１…駆動電極、Ｅ２…検出電極、Ｃ１…容量素子、Ｓｇ…駆動信号、Ｃ２…容量素子、Ｖ_０…非接触時のＶｄｅｔの電圧値、Ｖ_１…指接触時のＶｄｅｔの電圧値、Ｖｔｈ…しきい値、２１…画素基板、２２…画素電極、４…液晶層、３１…対向基板、３２…カラーフィルタ、ＴＤＬ…入力検出電極、ＣＯＭＬ…駆動電極（共通電極）、Ｆ…物体（指）、ＳＣ…タッチ検出時の駆動電極の走査方向、ＡＡ…表示領域、５…電子部品、６…ＦＰＣ基板、７…端子群、８…段差部、５０…導電体、２１ａ…画素基板の主面、３１ａ…対向基板の主面、９…封止材、８５…傾斜面、８６…垂直な面、７１…電極層（ＴＤＬもしくは配線）、９１…段差緩和層、８１…第一の凹部、８２…第二の凹部、８９…切断面、８８…第二の凹部の一部。

Claims (20)

1. 第一基板と、
   前記第一基板に対向して配置され、前記第一基板よりも、主面の面積が小さい第二基板と、
   前記第一基板の上に配置される段差部と、
   を有し、
   前記第二基板の前記第一基板と反対側の主面上と、前記段差部を構成する前記第二基板の側面上とに、電極層が配置される、
   入力検出装置。
2. 前記第二基板の側面が傾斜面を有し、前記電極層は、前記第二基板の主面と前記第二基板の側面の前記傾斜面上とに同層で配置される、
   請求項１に記載の入力検出装置。
3. 前記第一基板に配置された端子群と、
   前記電極層と前記端子群とを電気的に接続する導電体とをさらに含み、
   前記導電体は、少なくとも、前記傾斜面上に配置された前記電極層の上に配置される、
   請求項２に記載の入力検出装置。
4. 前記導電体は金属成分を含有する導電ペーストである、請求項３に記載の入力検出装置。
5. 前記第一基板と前記第二基板との間を封止する封止材をさらに備え、
   前記封止材は少なくとも前記段差部において前記傾斜面上に配置された電極層と平面視で重畳する位置に配置されている、請求項３に記載の入力検出装置。
6. 前記傾斜面が曲面を含む、請求項３に記載の入力検出装置。
7. 前記第一基板と前記第二基板の間に表示機能層が配置されている、請求項３に記載の入力検出装置。
8. 前記電極層は複数に分割された電極パターンを有し、前記第二基板の主面上の電極パターンの幅よりも、前記傾斜面上の電極パターンの幅が狭い、請求項３に記載の入力検出装置。
9. 前記第二基板の主面上に配置された前記電極層は入力検出電極である、
   請求項３に記載の入力検出装置。
10. 前記端子群は前記入力検出電極からのタッチ検出信号を受信するタッチ検出回路と電気的に接続される、請求項３に記載の入力検出装置。
11. 第一基板と第二基板とを封止材で貼り合わせる工程と、前記第二基板の主面上及び側面上に、電極層を形成する工程を含む、入力検出装置の製造方法。
12. 前記第二基板の側面上に形成された電極層の上に、前記電極層と、前記第一基板上に配置された端子群とを電気的に接続する、導電体を形成する工程をさらに含む、請求項１１に記載の入力検出装置の製造方法。
13. 下記工程
    （ａ）第一基板と第二基板とを封止材で貼り合わせる工程
    （ｂ）前記第二基板の表面に第一の凹部を形成する工程
    （ｃ）前記第一の凹部を含む前記第二基板をエッチングして、前記第一の凹部がエッチングされてなる第二の凹部を前記第二基板上に形成する工程
    （ｄ）前記第二の凹部を含む前記第二基板表面に電極層を形成する工程
    （ｅ）前記第二の凹部を含む線上において、前記第二基板の垂直方向に前記第二基板を切断して、前記第二基板の側面に、切断面と、前記第二の凹部の一部を含む傾斜面とを形成する工程
    とを含む、入力検出装置の製造方法。
14. 前記第二基板の側面の前記傾斜面に形成された電極層の上に、前記電極層と、前記第一基板に配置された端子群とを電気的に接続する、導電体を形成する工程をさらに含む、請求項１３に記載の入力検出装置の製造方法。
15. 前記工程（ｂ）において、レーザー照射により第一の凹部を形成する、請求項１３に記載の入力検出装置の製造方法。
16. 前記工程（ｃ）におけるエッチングはウェットエッチング法を用いる、請求項１３に記載の入力検出装置の製造方法。
17. 前記工程（ｃ）により形成される第二の凹部は、前記工程（ｂ）で形成された第一の凹部よりも大きい、請求項１３に記載の入力検出装置の製造方法。
18. 前記導電体は、導電性の液状組成物または粘性組成物を吐出することにより形成される、請求項１４に記載の入力検出装置の製造方法。
19. 前記工程（ｅ）において、第二基板上に形成された第二凹部の深さが最も深くなる場所で第二基板を切断する、請求項１３に記載の入力検出装置の製造方法。
20. 前記工程（ｃ）において、第二基板に形成された第二凹部が厚み方向において第二基板を貫通しないようにエッチングを行う、請求項１３に記載の入力検出装置の製造方法。

Images