WO2018134957A1 - 表示装置及び表示装置基板 - Google Patents

表示装置及び表示装置基板 Download PDF

Info

Publication number
WO2018134957A1
WO2018134957A1 PCT/JP2017/001835 JP2017001835W WO2018134957A1 WO 2018134957 A1 WO2018134957 A1 WO 2018134957A1 JP 2017001835 W JP2017001835 W JP 2017001835W WO 2018134957 A1 WO2018134957 A1 WO 2018134957A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
wiring
copper
substrate
oxide
Prior art date
Application number
PCT/JP2017/001835
Other languages
English (en)
French (fr)
Inventor
港　浩一
福吉　健蔵
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Priority to JP2017527380A priority Critical patent/JP6350754B1/ja
Priority to KR1020197019381A priority patent/KR102121262B1/ko
Priority to CN201780082755.2A priority patent/CN110168706B/zh
Priority to PCT/JP2017/001835 priority patent/WO2018134957A1/ja
Publication of WO2018134957A1 publication Critical patent/WO2018134957A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a display device and a display device substrate.
  • Aluminum wiring is often used as such conductive wiring.
  • the aluminum wiring is a low resistance wiring, and practical reliability can be obtained by the passivation of aluminum.
  • hillocks are formed on the surface of the aluminum wiring due to thermal history in the manufacturing process of functional devices including aluminum wiring, long-term use and storage Protrusions), and reliability such as poor insulation is likely to occur.
  • High purity aluminum has an electrical resistivity of 2.7 ⁇ cm.
  • an aluminum alloy to which a small amount of a metal such as Nd (neodymium) or Ta (tantalum) is added has been used in order to solve the above-described problem of occurrence of hillocks.
  • the increase rates of the electrical resistivity of the aluminum alloy due to the addition of Nd and Ta are 3.7 ⁇ cm / at% and 8.6 ⁇ cm / at%, respectively.
  • the electrical resistivity of the obtained aluminum alloy is calculated to be 6.4 ⁇ cm and deteriorates.
  • the target electrical resistivity of the aluminum alloy wiring is 6 ⁇ cm or less.
  • copper alloy wiring is known as the conductive wiring described above.
  • the copper alloy wiring is superior to the aluminum alloy wiring in terms of alkali resistance, and has excellent characteristics in terms of chemical resistance.
  • high-purity copper has an electrical resistivity of 1.7 ⁇ cm, and is expected as a conductive wiring instead of an aluminum alloy wiring.
  • copper wiring tends to diffuse into the members and materials connected to the copper wiring, leading to a decrease in reliability, and the amount of copper oxide formed over time without passivating the surface of the copper wiring. Has increasing drawbacks.
  • the film thickness of the copper oxide formed on the surface of the copper wiring is increased, the surface resistance is increased, causing a problem in electrical mounting.
  • the formation of copper oxide is not preferable because it affects not only the increase in surface resistance but also the variation in threshold voltage (Vth) of the thin film transistor due to the variation in contact resistance.
  • a pretreatment such as chelate cleaning is required to remove copper oxide formed on the surface of the wiring.
  • Patent Document 1 a metal wiring having a copper layer sandwiched between oxide layers containing indium and zinc has been provided (see, for example, Patent Document 1).
  • the content of zinc oxide is 10% by weight or more and less than 35% by weight.
  • zinc oxide (ZnO), indium oxide (InO), and the like are described.
  • Patent Document 1 does not disclose such a problem. Furthermore, Patent Document 1 does not disclose any problem of copper migration or diffusion.
  • Patent Document 2 and Patent Document 3 a configuration in which a copper alloy is in direct contact with a glass substrate or a semiconductor layer of a thin film transistor is employed, and copper diffuses into a copper base layer (glass substrate or semiconductor layer). There is a problem that cannot be completely suppressed.
  • Patent Document 2 and Patent Document 3 do not disclose a solution to a problem by a three-layer structure in which a copper alloy layer is sandwiched between conductive metal oxides.
  • the conductive wiring formed of the copper alloy may be peeled off from the substrate in the manufacturing process.
  • the conductive wiring formed by the wet etching process may be partially peeled off (broken or broken of the conductive wiring) due to electrostatic breakdown in subsequent processes such as a cleaning process, a semiconductor patterning process, and a developing process. May occur.
  • the line width of the conductive wiring is reduced, the conductive wiring is more easily peeled off.
  • Patent Document 1 and Patent Document 2 discloses a capacitive touch sensing technique.
  • the present invention has been made in view of the above problems, and provides a display device that can prevent copper diffusion and copper migration from occurring and can improve reliability in electrical mounting.
  • the present invention provides a display device and a display device substrate that are capable of stable touch sensing, have high touch sensing sensitivity, and provide good responsiveness.
  • the display device includes a first substrate, a functional device, a conductive wiring, and a driving device that drives the functional device in accordance with an electrical signal applied to the conductive wiring. And a second substrate disposed opposite to the first substrate, wherein the conductive wiring has a copper alloy layer sandwiched between the first conductive metal oxide layer and the second conductive metal oxide layer.
  • the copper alloy layer includes a first element that is solid-solved in copper, a copper and a second element that has a lower electronegativity than the first element, and the first element and the first element.
  • the two elements are elements having an electrical resistivity increase rate of 1 ⁇ cm / at% or less when added to copper, and the electrical resistivity of the copper alloy layer is in the range of 1.9 ⁇ cm to 6 ⁇ cm.
  • the first substrate having the first conductive wiring, the functional device, the second conductive wiring, and the electric signal applied to the second conductive wiring
  • a second substrate disposed opposite to the first substrate, wherein each of the first conductive wiring and the second conductive wiring is a first conductive metal oxide.
  • the copper alloy layer is composed of three layers sandwiched by a physical layer and a second conductive metal oxide layer, and the copper alloy layer includes a first element that is solid-solved in copper, copper, and the first element.
  • a second element having a smaller electronegativity wherein the first element and the second element are elements having an electrical resistivity increase rate of 1 ⁇ cm / at% or less when added to copper, and the copper alloy layer
  • the electrical resistivity is in the range of 1.9 ⁇ cm to 6 ⁇ cm.
  • the third substrate is provided on the first substrate or the second substrate and extends in a direction orthogonal to the direction in which the first conductive wiring extends in a plan view.
  • the third conductive line includes a first conductive line.
  • the copper alloy layer is composed of three layers sandwiched between a metal oxide layer and a second conductive metal oxide layer, and the copper alloy layer includes a first element that dissolves in copper, copper, and the first A second element having an electronegativity lower than that of one element, and the first element and the second element are elements having an electrical resistivity increase rate of 1 ⁇ cm / at% or less when added to copper,
  • the electrical resistivity of the alloy layer may be in the range of 1.9 ⁇ cm to 6 ⁇ cm.
  • the first element may be zinc and the second element may be calcium.
  • the first conductive metal oxide layer and the second conductive metal oxide layer contain indium oxide as a main conductive metal oxide.
  • the driving device is a thin film transistor that has a channel layer that is in contact with a gate insulating layer and is formed of an oxide semiconductor and drives the functional device.
  • the driving device may be provided on a surface of the second substrate facing the first substrate.
  • the driving device may include a gate electrode provided on a gate insulating layer, and the gate electrode may constitute a part of the conductive wiring.
  • the driving device may include a gate electrode provided on a gate insulating layer, and the gate electrode may constitute a part of the second conductive wiring.
  • the oxide semiconductor is composed of indium oxide (In 2 O 3 ), gallium oxide (Ga 2 O 3 ), and zinc oxide (ZnO). 1 or more types selected from more, and may contain at least one of antimony oxide (Sb 2 O 3 ) and bismuth oxide (Bi 2 O 3 ).
  • the gate insulating layer may be an oxide containing cerium oxide or an oxynitride containing cerium oxide.
  • the functional device is an organic electroluminescence layer
  • the organic electroluminescence layer is a surface of the second substrate facing the first substrate. May be provided.
  • the functional device is a light-emitting diode layer, and the light-emitting diode layer is provided on a surface of the second substrate facing the first substrate. Also good.
  • the functional device may be a liquid crystal layer, and the liquid crystal layer may be disposed between the first substrate and the second substrate. .
  • a display device substrate comprising: a substrate body; a black matrix provided on the substrate body; and a first touch sensing wiring provided at a position corresponding to the black matrix in plan view
  • the first touch sensing wiring is composed of three layers in which a copper alloy layer is sandwiched between a first conductive metal oxide layer and a second conductive metal oxide layer, and the copper alloy
  • the layer includes a first element that is solid-solved in copper, and a copper and a second element having an electronegativity smaller than that of the first element, and the first element and the second element are electric when added to copper.
  • the resistivity increase rate is an element having a resistance of 1 ⁇ cm / at% or less, and the electrical resistivity of the copper alloy layer is in the range of 1.9 ⁇ cm to 6 ⁇ cm.
  • the insulating layer covering the first touch sensing wiring, and a plan view, extending in a direction orthogonal to the direction in which the first touch sensing wiring extends,
  • a second touch sensing wiring provided on the insulating layer at a position corresponding to the black matrix, wherein the second touch sensing wiring includes a first conductive metal oxide layer and a second conductive metal oxide.
  • the copper alloy layer is composed of three layers in which a copper alloy layer is sandwiched by a physical layer.
  • the copper alloy layer includes a first element that is solid-solved in copper, and a second element that has a lower electronegativity than copper and the first element.
  • the first element and the second element are elements having an electrical resistivity increase rate of 1 ⁇ cm / at% or less when added to copper, and the electrical resistivity of the copper alloy layer is 1.9 ⁇ cm To 6 ⁇ cm It may be.
  • the use of a copper alloy as a constituent material for conductive wiring and touch sensing wiring enables stable touch sensing, high touch sensing sensitivity, and good responsiveness display.
  • An apparatus and a display device substrate can be provided.
  • FIG. 3 is a cross-sectional view partially showing the display device according to the first embodiment of the present invention, and is a cross-sectional view taken along the line B-B ′ shown in FIG. 2. It is sectional drawing which shows partially the display apparatus which concerns on 1st Embodiment of this invention, and is an expanded sectional view which expands and shows a common electrode.
  • FIG. 3 is a cross-sectional view partially showing the display device according to the first embodiment of the present invention, and is a cross-sectional view taken along the line C-C ′ shown in FIG. 2.
  • FIG. 3B is a cross-sectional view partially showing the display device substrate constituting the display device according to the first embodiment of the present invention, and is an enlarged cross-sectional view showing the touch sensing wiring (first conductive wiring) shown in FIG. 3A in an enlarged manner. .
  • the touch sensing wiring functions as a touch drive electrode and the common electrode functions as a touch detection electrode
  • an electric field is generated between the touch sensing wiring and the common electrode. It is a schematic cross section which shows the produced
  • FIG. 3 is a schematic cross-sectional view illustrating the display device according to the first embodiment of the present invention, and is a cross-sectional view illustrating a change in the generation state of the electric field when a pointer such as a finger contacts or approaches the surface on the viewer side of the display device substrate. It is. It is sectional drawing which shows partially the display apparatus which concerns on 2nd Embodiment of this invention. It is a fragmentary sectional view which shows partially the array substrate which comprises the display apparatus which concerns on 2nd Embodiment of this invention. It is sectional drawing which shows partially the display apparatus which concerns on 3rd Embodiment of this invention.
  • FIG. 11 is a plan view partially showing an array substrate constituting a display device according to a third embodiment of the present invention, and is a view taken along line D-D ′ shown in FIG. 10.
  • FIG. 13 is a partial cross-sectional view of a display device according to a third embodiment of the present invention, taken along line E-E ′ shown in FIG. 12.
  • a display device includes a functional device and a drive device that drives the functional device in accordance with an electrical signal applied to the conductive wiring.
  • the functional device includes a control unit that controls touch sensing, a display element that performs a display function in a display device, a mechanical element component, an input element such as a capacitance sensor and an optical sensor, an actuator, and a storage element Etc.
  • a liquid crystal Liquid Crystal
  • a light emitting diode LED: Light Emitting Diode
  • an organic EL OLED: Organic Light Emitting Diode
  • an EMS Electro Mechanical System
  • MEMS Micro Electro Element
  • MEMS IM Micro Electro Element
  • MEMS Electro Micro System
  • MEMS Electro Micro System
  • MEMS Micro Electro Element
  • RFID Radio Frequency Identification
  • Examples of drive devices include active elements such as thin film transistors and thin film diodes. Thin film transistors and diodes are called drive devices because they have a function of driving the functional devices by electrical signals from a control system circuit including conductive wiring.
  • the driving device is a thin film transistor that has a channel layer that is in contact with the gate insulating layer and is formed of an oxide semiconductor, and that drives the functional device. In the present invention, driving the functional device with the driving device is not limited. In the following description, a thin film transistor may be referred to as an active element.
  • Examples of the substrate that can be used as the first substrate or the second substrate according to the embodiment of the present invention include a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, a semiconductor substrate such as silicon, silicon carbide, and silicon germanium, or A plastic substrate or the like can be applied.
  • a reflective display device can be formed using a transparent substrate such as a glass substrate as the first substrate and a silicon substrate or the like as the second substrate.
  • the present invention can also be applied to a large display device in which light emitting elements such as micro LEDs are arranged in a matrix, and a small display device for a projector or a head mounting display.
  • ordinal numbers such as “first” and “second” used for the first substrate, the second substrate, the first conductive wiring, the second conductive wiring, the third conductive wiring, etc., are used to avoid confusion between components.
  • the number is not limited.
  • the first conductive wiring, the second conductive wiring, and the third conductive wiring may be simply referred to as conductive wiring in the following description.
  • the first conductive metal oxide layer and the second conductive metal oxide layer may be simply referred to as a conductive metal oxide layer.
  • the display device according to the embodiment of the present invention can have a capacitive touch sensing function.
  • the conductive wiring such as the first conductive wiring and the third conductive wiring can be used as a detection wiring or a driving wiring for touch sensing.
  • conductive wiring, electrodes, and signals related to touch sensing may be simply referred to as touch wiring, touch drive wiring, touch detection wiring, touch electrode, and touch drive signal.
  • a voltage applied to the touch sensing wiring for driving the touch sensing is called a touch driving voltage
  • a voltage applied between the common electrode and the pixel electrode for driving the liquid crystal layer which is a display function layer is called a liquid crystal driving voltage.
  • a voltage for driving the organic EL layer is referred to as an organic EL driving voltage.
  • the conductive wiring connected to the common electrode may be referred to as common wiring.
  • the display device DSP1 uses an in-cell method.
  • the “in-cell method” means a liquid crystal display device in which a touch sensing function is built in the liquid crystal display device or a liquid crystal display device in which the touch sensing function is integrated with the liquid crystal display device.
  • a polarizing film is bonded to the outer surface of each of the display device substrate and the array substrate.
  • the in-cell type liquid crystal display device is located between any two polarizing films facing each other and is touch-sensing at any part constituting the liquid crystal display device in the thickness direction.
  • a liquid crystal display device having a function is located between any two polarizing films facing each other and is touch-sensing at any part constituting the liquid crystal display device in the thickness direction.
  • FIG. 1 is a block diagram showing a display device DSP1 according to the first embodiment of the present invention.
  • the display device DSP1 according to the present embodiment includes a display unit 110 and a control unit 120 for controlling the display unit 110 and the touch sensing function.
  • the control unit 120 has a known configuration, and includes a video signal control unit 121 (first control unit), a touch sensing control unit 122 (second control unit), and a system control unit 123 (third control unit). I have.
  • the video signal control unit 121 sets the common electrode 17 (described later) provided on the array substrate 200 to a constant potential, and the gate wiring 10 (described later, scanning line) and the source wiring 31 (described later, provided) provided on the array substrate 200. Signal to the signal line).
  • the video signal controller 121 applies a display liquid crystal driving voltage between the common electrode 17 and the pixel electrode 20 (described later), whereby a fringe electric field is generated on the array substrate 200, and liquid crystal molecules are generated along the fringe electric field. Rotates and the liquid crystal layer 300 is driven. As a result, an image is displayed on the array substrate 200.
  • a rectangular wave video signal is individually applied to each of the plurality of pixel electrodes 20 via a source wiring (signal line). Further, the rectangular wave may be a positive or negative DC rectangular wave or an AC rectangular wave.
  • the video signal control unit 121 sends such a video signal to the source wiring.
  • the touch sensing control unit 122 applies a touch sensing drive voltage to the touch sensing wiring 3 (first conductive wiring), and changes in capacitance generated between the touch sensing wiring 3 and the common electrode 17 (second conductive wiring). Is detected and touch sensing is performed.
  • the system control unit 123 can control the video signal control unit 121 and the touch sensing control unit 122 to perform liquid crystal driving and capacitance change detection alternately, that is, in a time division manner. Further, the system control unit 123 may have a function of driving the liquid crystal at a frequency different from the liquid crystal drive frequency and the touch sensing drive frequency or at different voltages. In the system control unit 123 having such a function, for example, a frequency of noise from the external environment picked up by the display device DSP1 is detected, and a touch sensing driving frequency different from the noise frequency is selected. Thereby, the influence of noise can be reduced. Further, in such a system control unit 123, a touch sensing driving frequency can be selected in accordance with the scanning speed of a pointer such as a finger or a pen.
  • the common electrode 17 has a function of driving a liquid crystal by applying a liquid crystal driving voltage for display between the common electrode 17 and the pixel electrode 20, and the touch sensing wiring 3. It also has a touch sensing function for detecting a change in capacitance generated between the common electrode 17 and the common electrode 17. Since the touch sensing wiring according to the embodiment of the present invention can be formed of a metal layer having good conductivity, the touch sensitivity can be improved by reducing the resistance value of the touch sensing wiring (described later).
  • control unit 120 has a function of performing touch sensing drive by the touch sensing wiring 3 and the common electrode 17 in at least one of the stable period of the video display and the black display stable period after the video display. It is preferable to have.
  • the liquid crystal display device according to the present embodiment can include a display device substrate according to an embodiment described later.
  • the “plan view” described below means a plane viewed from the direction in which the observer observes the display surface of the liquid crystal display device (plane of the display device substrate).
  • the shape of the display part of the liquid crystal display device according to the embodiment of the present invention, the shape of the pixel opening that defines the pixel, and the number of pixels constituting the liquid crystal display device are not limited.
  • the direction of the short side of the pixel opening is defined as the X direction
  • the direction of the long side is defined as the Y direction
  • the thickness of the transparent substrate The vertical direction is defined as the Z direction
  • the liquid crystal display device may be configured by switching between the X direction and the Y direction defined as described above.
  • an alignment film that imparts initial alignment to the liquid crystal layer 300, an optical film such as a polarizing film and a retardation film, a protective cover glass, and the like are omitted.
  • a polarizing film is attached to each of the front and back surfaces of the display device DSP1 so that the optical axis is crossed Nicol.
  • an FFS liquid crystal driving method (Fringe Field Switching) is adopted.
  • liquid crystal molecules constituting the liquid crystal layer 300 are driven by an electric field generated between the common electrode 17 and the pixel electrode 20, particularly, an electric field generated at an electrode end called a fringe.
  • the present invention does not limit the FFS liquid crystal driving method.
  • a vertically aligned liquid crystal layer may be employed.
  • FIG. 2 is a plan view partially showing the array substrate 200 constituting the display device DSP1 according to the first embodiment of the present invention, and is a plan view seen from the observer side.
  • the display device substrate facing the array substrate is not shown.
  • the display device DSP1 includes a plurality of source lines 31, a plurality of gate lines 10, and a plurality of common lines 30 (conductive lines, second conductive lines) on the array substrate 200.
  • Each of the source wirings 31 is formed to have a linear pattern extending in the Y direction (first direction).
  • Each of the gate wiring 10 and each of the common wiring 30 is formed to have a linear pattern extending in the X direction (second direction). That is, the source line 31 is orthogonal to the gate line 10 and the common line 30.
  • the common wiring 30 extends in the X direction so as to cross the plurality of pixel openings.
  • the plurality of pixel openings are regions defined on the transparent substrate 22.
  • the plurality of pixel openings are partitioned in a matrix form by a plurality of source lines 31 and a plurality of gate lines 10.
  • the first direction and the second direction only need to be substantially orthogonal, and the first direction and the second direction can be interchanged.
  • the “extended line” in the first direction means that each pixel shape may be, for example, a shape bent in a dog leg pattern or a parallelogram shape. This means that the pixel array is a matrix arranged in the first direction.
  • the meaning of “extended line” in the second direction is the same. As a whole of the pixel array, the first direction and the second direction are orthogonal to each other.
  • the display device DSP1 includes a plurality of pixel electrodes 20 arranged in a matrix, and a plurality of active elements 28 (thin film transistors) provided so as to correspond to the pixel electrodes 20 and connected to the pixel electrodes 20. Is provided.
  • the pixel electrode 20 is provided in each of the plurality of pixel openings.
  • an active element 28 is connected to each of the plurality of pixel electrodes 20. In the example shown in FIG. 2, the active element 28 is provided at the position of the upper right end of the pixel electrode 20.
  • the active element 28 is connected to the channel layer 27 via the source electrode 24 (described later), the channel layer 27 (described later), the drain electrode 26 (described later), and the insulating layer 13 (described later) connected to the source wiring 31. And a gate electrode 25 arranged to face each other.
  • the gate electrode 25 of the active element 28 constitutes a part of the gate wiring 10 (conductive wiring, second conductive wiring) and is connected to the gate wiring 10.
  • the display device DSP1 includes a plurality of pixels, and one pixel electrode 20 forms one pixel.
  • a voltage positive voltage
  • a region where liquid crystal driving is performed by the pixel electrode 20 may be referred to as a pixel, a pixel opening, or a pixel region.
  • This pixel is an area partitioned by the source wiring 31 and the gate wiring 10 in plan view.
  • the display device DSP1 includes a common electrode 17 at a position facing the pixel electrode 20 in the Z direction.
  • a common electrode 17 having two stripe patterns is provided for one pixel electrode 20.
  • the common electrode 17 is provided in each of the plurality of pixel openings.
  • the common electrode 17 extends in the Y direction and is parallel to the longitudinal direction of the pixel electrode 20.
  • the length EL of the common electrode 17 in the Y direction is larger than the length of the pixel electrode 20 in the Y direction.
  • the common electrode 17 is electrically connected to the common wiring 30 through a through hole 20S and a contact hole H described later. As shown in FIG. 2, the contact hole H is located at the center in the longitudinal direction of the conductive pattern (electrode portion 17 ⁇ / b> A, stripe pattern) of the common electrode 17.
  • the number of common electrodes 17 and the number of contact holes in one pixel can be adjusted by, for example, the pixel width (pixel size).
  • the width W17A of the common electrode 17 is, for example, about 3 ⁇ m.
  • the pitch P17A (distance) between the adjacent common electrodes 17 is, for example, about 4 ⁇ m.
  • the common electrodes 17 are spaced apart from each other at a pitch P17A in the X direction.
  • the common electrode 17 having two stripe patterns is provided for one pixel electrode 20, but the present invention is not limited to this configuration.
  • the number of the common electrodes 17 may be one or more, or three or more.
  • the width W17A and the pitch P17A of the common electrode 17 can be appropriately changed according to the pixel size and the design.
  • FIG. 3A is a sectional view partially showing the display device DSP1 according to the first embodiment of the present invention, and is a sectional view taken along the line BB ′ shown in FIG.
  • FIG. 3B is a sectional view partially showing the display device DSP1 according to the first embodiment of the present invention, and is an enlarged sectional view in which the common electrode is enlarged.
  • FIG. 4 is a sectional view partially showing the display device DSP1 according to the first embodiment of the present invention, and is a sectional view taken along the line CC ′ shown in FIG.
  • FIG. 3A shows the distance W1 between the touch sensing wiring 3 and the common electrode 17.
  • the distance W1 is a distance in the Z direction in a space including the transparent resin layer 16, the color filter 51 (RGB), the alignment film (not shown), and the liquid crystal layer 300.
  • This space does not include active elements, source lines, and pixel electrodes.
  • this space indicated by the distance W1 is referred to as a touch sensing space.
  • Noise generated from noise sources such as active elements and source wirings is generally emitted in a three-dimensional radial pattern. For this reason, the magnitude of the noise is 1/3 of the distance W1 (the larger the distance, the smaller the influence of the noise). Therefore, as shown in FIG. 3A, the touch sensing space does not include noise sources such as active elements and source wirings, so that touch sensing accuracy can be improved.
  • FIG. 3A shows a distance W2 between the touch sensing wiring 3 and the source wiring 31.
  • FIG. As indicated by the distance W2, the touch sensing wiring 3 and the source wiring 31 are greatly separated.
  • the common electrode 17 and the source line 31 do not overlap in plan view, the parasitic capacitance caused by the source line 31 is extremely small.
  • the common electrode 17 provided at a position closest to the touch sensing space has a shape of a small piece for each pixel in the longitudinal direction of the pixel. For this reason, compared with the case where the common electrode extended in a linear shape so as to straddle a plurality of pixels is provided, the common electrode 17 according to the present embodiment can reduce the parasitic capacitance.
  • the display device DSP1 is sandwiched between the display device substrate 100 (first substrate and counter substrate), the array substrate 200 (second substrate) bonded so as to face the display device substrate 100, and the display device substrate 100 and the array substrate 200.
  • Liquid crystal layer 300 (functional device).
  • the backlight unit BU that supplies the light L to the display device DSP1 is provided on the back surface of the array substrate 200 constituting the display device DSP1 (the surface opposite to the transparent substrate surface of the array substrate 200 on which the liquid crystal layer 300 is disposed). Is provided. Note that the backlight unit BU may be provided on the side surface of the display device DSP1.
  • a reflection plate, a light guide plate, a light diffusion plate, or the like that reflects the light emitted from the backlight unit BU toward the inside of the display device DSP1 is provided on the back surface of the transparent substrate 22 of the array substrate 200.
  • An LED can be used as the light source of the backlight unit BU.
  • the display device substrate 100 includes a transparent substrate 21 (substrate body), a touch sensing wiring 3 provided on the transparent substrate 21, a color filter 51 (RGB) formed so as to cover the touch sensing wiring 3, and a color filter. And a transparent resin layer 16 (insulating layer) formed so as to cover 51.
  • the touch sensing wiring 3 functions as a touch driving electrode (touch driving wiring).
  • detection of touch sensing is performed by detecting a change in capacitance between the touch sensing wiring 3 and the common electrode 17.
  • the touch sensing wiring 3 has a black layer 8 and a metal laminated structure provided above the black layer 8. In plan view, the touch sensing wiring 3 is provided at a position corresponding to a black matrix (black layer) provided on the transparent substrate 21.
  • the touch sensing wiring 3 has a three-layer laminated structure. Further, a black layer or a light absorption layer may be further laminated on the surface (liquid crystal layer side) of the first conductive metal oxide layer 6. There may be a portion having the same line width between the touch sensing wiring 3 and the black layer 8 in plan view.
  • the touch sensing wiring 3 has a configuration in which a copper alloy layer 5 is sandwiched between a first conductive metal oxide layer 6 and a second conductive metal oxide layer 4.
  • a wiring structure can be applied not only to the touch sensing wiring 3 but also to various wirings formed on the array substrate 200.
  • the first conductive metal oxide layer 6 and the second conductive metal oxide layer also in the gate wiring 10, the source wiring 31, the common wiring 30, and the like corresponding to the conductive wiring or the second conductive wiring of the present invention.
  • a wiring structure in which the copper alloy layer 5 is sandwiched by 4 can be applied. Below, the copper alloy layer 5 is demonstrated concretely.
  • the copper alloy layer 5 includes a first element that dissolves in copper, and a second element that has a lower electronegativity than the first element.
  • the first element and the second element are elements having an electrical resistivity increase rate of 1 ⁇ cm / at% or less when added to copper.
  • the electrical resistivity of the copper alloy layer is in the range of 1.9 ⁇ cm to 6 ⁇ cm.
  • the first element is zinc and the second element is calcium.
  • the copper alloy layer 5 uses a copper alloy in which calcium is 2 at%, zinc is 0.5 at%, and the balance is copper.
  • the electrical resistivity of the copper alloy layer 5 is 2.6 ⁇ cm.
  • the electrical resistivity of the copper alloy layer 5 may vary around ⁇ 30% depending on the film forming method of the copper alloy layer 5 and annealing conditions.
  • the copper alloy layer is oxidized (forms CuO and copper oxide) by heat treatment during film formation, and further by heat treatment after film formation. Resistance value gets worse.
  • the grain of the copper alloy becomes too large as copper oxide is formed. For this reason, a coarse grain boundary (crystal grain boundary) with a gap is formed, the surface of the copper alloy layer becomes rough, and the resistance value may be deteriorated.
  • the electrical resistivity is often improved by heat treatment (annealing).
  • the surface oxidation of the copper alloy layer 5 is suppressed by covering the copper alloy layer 5 with the conductive metal oxide.
  • the grain of the copper alloy layer 5 is not excessively coarsened due to the restriction (anchoring) by the conductive metal oxide layer formed on the front surface and the back surface of the copper alloy layer 5. Does not become rough.
  • the crystal grains (grains) are difficult to increase, and the carrier due to the grain boundary Scattering (deterioration of electrical resistivity) can be suppressed.
  • the touch sensing wiring 3 at the interface between the copper alloy layer 5 and the first conductive metal oxide layer 6 and between the copper alloy layer 5 and the second conductive metal oxide layer 4.
  • Calcium oxide on the interface, particularly on the side surface 9 of the copper alloy layer 5 (the interface between the colored layer R and the copper alloy layer 5 of the color filter 51, the interface between the colored layer G of the color filter 51 and the copper alloy layer 5). Is formed. Since the calcium oxide is formed on the surface of the copper alloy layer 5, the diffusion of copper is suppressed, which contributes to the improvement of reliability.
  • the copper alloy layer containing a large amount of oxygen may cause voids in the copper alloy layer due to the presence of water or alkali, for example, and may reduce the reliability of the copper alloy layer.
  • the three layers of the first conductive metal oxide layer, the copper alloy layer, and the second conductive metal oxide layer are continuously formed at a substrate temperature of, for example, room temperature (25 ° C.) to less than 200 ° C.
  • a subsequent step after forming the pattern of the channel layer for example, low temperature annealing at 200 ° C. to 350 ° C. is performed. As a result, it is possible to improve electrical characteristics including electrical resistivity.
  • the oxide semiconductor contains one or more selected from the group consisting of indium oxide, gallium oxide, and zinc oxide, for example. Further, the oxide semiconductor contains either antimony oxide or bismuth oxide. Such an oxide semiconductor can be crystallized and stabilized in semiconductor properties by low temperature annealing at 200 ° C. to 350 ° C. as described above. Such a low-temperature process improves compatibility with resin substrates such as color filters based on organic resins and organic pigments, and polyimide resins and aramid resins.
  • an insulating inorganic film such as silicon oxynitride, acrylic resin, polyimide, etc., except for terminal portions and contact holes used for electrical mounting. It is desirable to cover the touch sensing wiring 3 with a protective layer made of an organic resin such as a resin.
  • a two-layered conductive wiring structure may be employed via an insulating layer such as an acrylic resin, a polyimide resin, or an aramid resin. In such a conductive wiring structure, each of the upper wiring and the lower wiring can be electrically connected through, for example, a contact hole.
  • the copper alloy layer according to the embodiment of the present invention is a Cu—Ca alloy-based alloy.
  • calcium hardly dissolves in copper.
  • a sputtering target that is a starting material of a copper alloy layer, it is easily dispersed in the sputtering target as a precipitate such as Cu 5 Ca.
  • a precipitate such as Cu 5 Ca.
  • calcium is hardly dissolved in copper.
  • Cu 5 Ca and CaO formed at the surface of the copper alloy or at the interface between the conductive metal oxide and the copper alloy during heat treatment suppress copper diffusion and contribute to improving the reliability of the copper wiring.
  • calcium and zinc which are additive elements added to the copper alloy, are not used for improving the adhesion of the copper alloy thin film to the transparent substrate or the color filter.
  • zinc By adding zinc to the copper alloy, zinc is dissolved in copper, and the movement of copper is suppressed by substituting zinc at the lattice position in the copper grain, thereby mainly preventing migration of copper.
  • calcium By adding calcium to the copper alloy, it is possible to prevent diffusion of copper mainly due to formation of precipitates such as CaO and Cu 5 Ca.
  • the conductive metal oxide layer sandwiching the copper alloy layer is improved adhesion to the copper alloy thin film, improved ohmic contact in electrical mounting, improved scratch resistance, prevention of copper migration, It has functions such as improvement of reliability due to a laminated structure of a copper alloy layer and a conductive metal oxide layer.
  • a conductive wiring having a three-layer structure in which a copper alloy layer is sandwiched between conductive metal oxide layers according to an embodiment of the present invention as a conductive wiring of a semiconductor element such as a thin film transistor or a thin film diode.
  • a substantially practical contact can be obtained in the electrical connection between the semiconductor element and the conductive wiring through the contact hole.
  • an alloy element such as calcium or zinc is added, diffusion of copper to the oxide semiconductor or the silicon semiconductor can be prevented and high reliability can be obtained.
  • element in the embodiment of the present invention is used in a broad sense including “metal element” and “semimetal”.
  • solubility of metal elements as a solid can be estimated from their atomic radii, the ratio e / a (electron concentration) of the total number e of valence electrons to the total number of atoms a, or chemical affinity.
  • the possibility of solid solution can be determined from the binary phase diagram between elements.
  • the element that is solid-solved with copper according to the embodiment of the present invention is, for example, in a temperature range of ⁇ (minus) 40 ° C. to + (plus) 80 ° C., which is a use range of an in-vehicle electronic device. In other words, it is an element that takes substitutional solid solution.
  • the amount of element (or a plurality of types) added to copper may be in a range where the electrical resistivity (synonymous with specific resistance) of the copper alloy does not exceed 6 ⁇ cm.
  • the matrix base material is copper
  • metals having a wide solid solution region with respect to copper are gold (Au), nickel (Ni), zinc (Zn), gallium (Ga), palladium (Pd), manganese ( Mn) can be exemplified.
  • Aluminum (Al) is not wide, but has a solid solution region for copper.
  • an alloy having hillock resistance for example, an aluminum alloy to which 1 at% of Nd is added is known.
  • the specific resistance of such an aluminum alloy is 6.4 ⁇ cm.
  • the copper alloy layer according to the embodiment of the present invention has electrical characteristics (small specific resistance) that can be replaced with a conductive wiring made of an aluminum alloy. That is, the upper limit of the electrical resistivity of the copper alloy layer according to the embodiment of the present invention is 6 ⁇ cm.
  • a conductive wiring including a copper alloy having a resistivity higher than 6 ⁇ cm can be used for a use in which signal delay or rounding due to the resistance of the conductive wiring including the copper alloy layer is allowed.
  • Elements added to copper having a high electrical conductivity equivalent to silver increase the electrical resistivity by alloying.
  • the electrical resistivity of pure copper is about 1.7 ⁇ cm.
  • the pure copper demonstrated by embodiment of this invention contains a trace amount inevitable impurity.
  • Elements with low electrical resistivity are palladium (Pd), magnesium (Mg), beryllium (Be), gold (Au), calcium (Ca), cadmium (Cd), zinc (Zn), silver (Ag). When these elements are added at 1 at% with respect to pure copper, the increase in electrical resistivity is approximately 1 ⁇ cm or less.
  • the increase in electrical resistivity of calcium (Ca), cadmium (Cd), zinc (Zn), and silver (Ag) is 0.3 ⁇ cm / at% or less, it is preferably used as an alloy element. In consideration of economy and environmental load, it is preferable to use zinc and calcium as alloy elements. Zinc and calcium can each be added as alloying elements to copper up to 4 at%.
  • the addition amount of calcium may be increased, the addition amount of zinc may be decreased, or the addition amounts of zinc and calcium may be increased or decreased.
  • the effects resulting from the addition of zinc and calcium to copper significant effects can be obtained at an addition amount of 0.2 at% or more.
  • the electrical resistivity of a copper alloy to which zinc and calcium are added in total of 0.4 at% with respect to pure copper is about 1.9 ⁇ cm. Therefore, the lower limit of the electrical resistivity of the copper alloy layer according to the embodiment of the present invention is 1.9 ⁇ cm.
  • the addition amount is at least less than 5 at%.
  • Zinc has a solid solution region of at least 30 at% with respect to copper at a temperature of 100 ° C. or lower. Zinc has a solid solution with copper and has the effect of suppressing copper movement in copper grains (crystal grains) and suppressing copper diffusion.
  • Electronegativity is a relative measure of the strength with which atoms (elements) attract electrons. Elements with a smaller value tend to be cations.
  • the electronegativity of copper is 1.9.
  • the electronegativity of oxygen is 3.5.
  • Elements having a low electronegativity include alkaline earth elements, titanium group elements, chromium group elements, and the like. Although the electronegativity of alkali elements is small, the diffusion of copper is increased when alkali elements and moisture are present near copper. For this reason, alkali elements such as sodium and potassium cannot be used as copper alloy elements.
  • Calcium electronegativity is as low as 1.0.
  • calcium is used as an alloying element for copper, calcium is oxidized prior to copper during heat treatment or the like to form calcium oxide, and copper diffusion can be suppressed.
  • calcium oxide is selectively applied to the exposed surface of the copper alloy layer that is not covered with the conductive metal oxide layer or to the interface between the copper alloy layer and the conductive metal oxide layer. Can be formed.
  • the formation of calcium oxide on the exposed surface of the copper alloy layer not covered with the conductive metal oxide layer contributes to suppression of copper diffusion and improvement of reliability.
  • the conductivity of the conductive wiring and the copper alloy layer according to the embodiment of the present invention is improved by annealing such as heat treatment.
  • the electronegativity described above is indicated by the value of Pauling's electronegativity.
  • the second element is oxidized prior to copper and the first element to form an oxide by a heat treatment step of the conductive wiring.
  • the “first element” may have an electronegativity smaller than that of copper.
  • the “second element” may have a solid solution region in copper.
  • the element with the lower electronegativity is selected from the two or more elements. “Second element”.
  • the conductive wiring according to the embodiment of the present invention has a three-layer configuration in which the copper alloy layer is sandwiched between the first conductive metal oxide layer and the second conductive metal oxide layer.
  • the effect of suppressing the diffusion of copper to the constituent material of the display device is obtained by the oxide, and the reliability of the conductive wiring is improved.
  • the conductive metal oxide forms a surface layer of the conductive wiring. For this reason, it is possible to obtain ohmic contact by electrical connection (mounting).
  • the copper alloy layer includes a first element that has a solid solution region in copper and can be replaced with copper in a copper grain, and a second element having a lower electronegativity than copper. Including. As a result, copper diffusion and migration that degrade the electrical characteristics of the drive device can be prevented. Furthermore, the embodiment of the present invention has a configuration in which the copper alloy layer is sandwiched between conductive metal oxide layers. With this configuration, it is possible to provide a copper wiring having high practicality and high reliability.
  • the first conductive metal oxide layer 6 and the second conductive metal oxide layer 4 sandwich the copper alloy layer 5.
  • the first conductive metal oxide layer 6 and the second conductive metal oxide layer 4 contain indium oxide as a main conductive metal oxide, and from the group consisting of antimony oxide, zinc oxide, and gallium oxide. It is an electroconductive metal oxide containing one or more selected. For example, regarding each composition of the 1st conductive metal oxide layer 6 and the 2nd conductive metal oxide layer 4, it is the ratio of the element which does not count oxygen, antimony 4at%, gallium 4at%, and the remainder are indium.
  • Antimony oxide is important as a metal oxide of a conductive metal oxide layer sandwiching a copper or copper alloy layer.
  • Antimony has a small solid solution region with copper as a metal element, and suppresses diffusion of copper into the conductive metal oxide.
  • Each of the first conductive metal oxide layer 6 and the second conductive metal oxide layer 4 preferably contains at least antimony oxide in addition to indium oxide.
  • the first conductive metal oxide layer, the copper alloy layer, and the second conductive metal oxide layer constituting the conductive wiring according to the embodiment of the present invention are simply formed by using a vacuum film forming method such as sputtering. Can be membrane.
  • the first conductive metal oxide layer, the copper alloy layer, and the second conductive metal oxide layer are preferably formed continuously while maintaining a vacuum atmosphere.
  • the film thicknesses of the first conductive metal oxide layer and the second conductive metal oxide layer may be different.
  • the second conductive metal oxide layer 4 formed at a position near the transparent substrate 21 of the display device substrate 100 (first substrate) has a thickness of 25 nm, and is formed at a position away from the transparent substrate 21.
  • the film thickness of the one conductive metal oxide layer 6 may be 45 nm.
  • the film thickness range of the copper alloy layer can be 200 nm to 400 nm.
  • the present invention does not define the film thickness of each of the layers constituting the conductive wiring described above.
  • Examples of the method for forming the conductive metal oxide layer according to the embodiment of the present invention include the sputtering film forming method as described above, and the conductive metal oxide layer can be easily formed.
  • a sputtering target is used as a film forming material.
  • titanium oxide (TiO 2 ), zirconium oxide (ZrO 2 ), tin oxide (SnO 2 ) are used for increasing the density, densifying the crystal of the target base material, and improving the conductivity of the target. Etc. can be added in small amounts.
  • three layers of the first conductive metal oxide layer / copper alloy layer / second conductive metal oxide layer are formed by a known photolithography technique.
  • Terminal portions for electrical mounting, routing, contact holes, and the like may be formed in the conductive wiring.
  • An electrically floating pattern may be formed as necessary.
  • the plurality of first conductive lines and the plurality of second conductive lines can be driven and detected by being thinned out at the time of touch sensing. By thinning out the number of drives, the touch response time can be shortened, or the power consumption related to touch drive can be reduced.
  • the black layer 8 functions as a black matrix of the display device DSP1.
  • the black layer is made of, for example, a colored resin in which a black color material is dispersed. Copper oxides and copper alloy oxides cannot obtain sufficient black or low reflectance, but the visible light reflectance at the interface between the black layer and the substrate such as glass according to this embodiment is almost the same. It is suppressed to 3% or less, and high visibility is obtained.
  • carbon As the black color material, carbon, carbon nanotubes, or a mixture of a plurality of organic pigments can be used.
  • carbon is used at a ratio of 51% by mass or more with respect to the total amount of the color material, that is, as the main color material.
  • an organic pigment such as blue or red can be added to the black color material.
  • the reproducibility of the black layer can be improved by adjusting the concentration of carbon contained in the photosensitive black coating liquid as a starting material (lowering the carbon concentration).
  • the range of the carbon concentration in this embodiment is set in the range of 4 to 50% by mass with respect to the total solid content including the resin, the curing agent, and the pigment.
  • the carbon concentration may exceed 50% by mass.
  • the suitability of the coating film tends to decrease.
  • the carbon concentration is set to less than 4% by mass, sufficient black color cannot be obtained, and reflected light generated in the underlying metal layer located under the black layer is greatly recognized, thereby reducing visibility. there were.
  • a black layer may be formed using a mixture of a plurality of organic pigments as a black color adjustment. Considering the refractive index (about 1.5) of the base material such as glass or transparent resin, the reflectance of the black layer is such that the reflectance at the interface between the black layer and the base material is 3% or less. Is set. In this case, it is desirable to adjust the content and type of the black color material, the resin used for the color material, and the film thickness.
  • the reflectance at the interface between the black layer having a refractive index of approximately 1.5 and the black layer is set to 3% or less in the visible wavelength range. And low reflectivity can be realized.
  • the reflectance of the black layer shall be 3% or less in consideration of the necessity of preventing the reflected light caused by the light emitted from the backlight unit BU from being reflected again and the improvement of the visibility of the observer. Is desirable.
  • the refractive index of the acrylic resin used for the color filter and the liquid crystal material is approximately in the range of 1.5 to 1.7.
  • a structure in which the color filter 51 is provided is used, but a structure in which the color filter 51 is omitted, for example, the touch sensing wiring 3 provided on the transparent substrate 21 and Alternatively, a structure including a transparent resin layer 16 formed so as to cover the touch sensing wiring 3 may be used.
  • a liquid crystal display device using a display device substrate that does not include the color filter 51 each LED of red light emission, green light emission, and blue light emission is provided in a backlight unit, and color display is performed by a field sequential method.
  • the layer configuration of the touch sensing wiring 3 provided on the transparent substrate 21 shown in FIG. 3A is the layer configuration of the common wiring 30 (conductive wiring) formed on the array substrate 200 described later and the gate electrode 25 (gate wiring 10). It can be the same as the layer structure.
  • the array substrate 200 includes a transparent substrate 22 (second transparent substrate), a fourth insulating layer 14 formed so as to cover the surface of the transparent substrate 22, and a fourth insulating layer 14.
  • the pixel electrode 20 formed, the first insulating layer 11 formed on the second insulating layer 12 so as to cover the pixel electrode 20, and the common electrode 17 are provided.
  • Materials for forming the first insulating layer 11, the second insulating layer 12, the third insulating layer 13, and the fourth insulating layer 14 include silicon oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, cerium oxide, and hafnium oxide. Alternatively, a mixed material containing such a material is employed. Alternatively, a polyimide resin, an acrylic resin, a benzocyclobutene resin, or a low dielectric constant material (low-k material) may be used for a part of these insulating layers. Moreover, as a structure of such insulating layers 11, 12, 13, and 14, a layer structure composed of a single layer may be employed, or a multilayer structure in which a plurality of layers are stacked may be employed. Such insulating layers 11, 12, 13, and 14 can be formed by using a film forming apparatus such as plasma CVD or sputtering.
  • a film forming apparatus such as plasma CVD or sputtering.
  • the source wiring 31 is disposed between the third insulating layer 13 and the fourth insulating layer 14.
  • a multi-layered conductive layer can be adopted.
  • the structure of the source electrode 24 and the drain electrode 26 a three-layer structure such as titanium / aluminum alloy / titanium or molybdenum / aluminum alloy / molybdenum is adopted.
  • the aluminum alloy is an aluminum-neodymium alloy.
  • a conductive wiring in which a copper alloy layer is sandwiched between conductive metal oxide layers may be employed for the source electrode 24, the drain electrode 26, and the source wiring 31.
  • a material for forming the common wiring 30 the same material as that of the copper alloy layer 5 described above is employed.
  • the structure of the common wiring 30 is the same as that of the copper alloy layer 5 described above.
  • the pixel electrode 20 is provided in each of the plurality of pixel openings, and is connected to an active element (described later) that is a TFT. Since the active elements are arranged in a matrix on the array substrate 200, the pixel electrodes 20 are similarly arranged on the array substrate 200 in a matrix.
  • the pixel electrode 20 is formed of a transparent conductive film such as ITO (Indium Tin Oxide).
  • the channel layer or semiconductor layer constituting the active element may be formed of a polysilicon semiconductor or an oxide semiconductor.
  • the layer configuration of the channel layer or the semiconductor layer constituting the active element may be a stacked configuration in which a polysilicon semiconductor and an oxide semiconductor are stacked.
  • An element formed of two types of semiconductors for example, an active element including a channel layer that is a polysilicon semiconductor and an active element including a channel layer that is an oxide semiconductor are formed on the same surface of the array substrate. There may be.
  • a configuration may be employed in which a TFT array formed of an oxide semiconductor is laminated in two layers on a polysilicon semiconductor TFT array via an insulating layer.
  • the TFT formed of an oxide semiconductor has a function of supplying a signal (selecting a TFT element) to the TFT formed of a polysilicon semiconductor
  • a TFT formed of a polysilicon semiconductor has a function of driving the display function layer.
  • FIG. 3B shows the main part of the pixels constituting the array substrate 200, and shows the structure of one common electrode 17 in one pixel.
  • the structure of the common electrode 17 shown in FIG. 3B is also applied to all the pixels on the array substrate 200.
  • the second insulating layer 12 is provided below the first insulating layer 11, is formed on the common wiring 30, and has a through hole 12H that forms a part of a contact hole H described later.
  • the first insulating layer 11 is provided below the common electrode 17 (electrode part 17A), is formed on the pixel electrode 20, and has a through hole 11H that forms a part of a contact hole H described later. Have.
  • the position (center position) of the through hole 12H matches the position (center position) of the through hole 11H.
  • the diameter (width in the X direction) of the through hole 11H is gradually reduced in the direction (Z direction) from the upper surface 11T of the first insulating layer 11 toward the common wiring 30.
  • the diameter (width in the X direction) of the through hole 12H is gradually reduced in the direction (Z direction) from the upper surface 12T of the second insulating layer 12 toward the common wiring 30.
  • the through hole 11H and the through hole 12H have a continuous inner wall and form a contact hole H.
  • the contact hole H has a tapered shape.
  • the pixel electrode 20 is formed under the first insulating layer 11 and has a through hole 20S.
  • the through hole 20S is an opening where no transparent conductive film exists.
  • the through hole 20S is provided at a position corresponding to the contact hole H.
  • each pixel is provided with two contact holes H, that is, a left contact hole LH (H, first contact hole) and a right contact hole RH (H, second contact hole).
  • Through holes 20S are provided at positions corresponding to the respective contact holes H.
  • the left contact hole LH and the right contact hole RH may be simply referred to as contact holes H.
  • the through hole 20S corresponds to an inner region of the inner wall 20K provided in the pixel electrode 20.
  • the diameter D20S of the through hole 20S is larger than the diameter of the contact hole H.
  • the through hole 11H (a part of the contact hole H) is provided inside the through hole 20S.
  • the through hole 20S is filled with the first insulating layer 11, and the through hole 11H is formed so as to penetrate the filling portion 11F of the first insulating layer 11 filling the inner wall of the through hole 20S.
  • a through hole 12H (a part of the contact hole H) is formed so as to be continuous with the through hole 11H also at a position below the through hole 20S.
  • the number of through holes 20S formed in the pixel electrode 20 is the same as the number of contact holes H, and is formed at the same position in plan view.
  • the diameter D20S of the through hole 20S is 3 ⁇ m to 6 ⁇ m, for example.
  • the diameter of the through hole 20 ⁇ / b> S may be larger than the width W ⁇ b> 17 ⁇ / b> A of the common electrode 17.
  • the common electrode 17 includes an electrode portion 17A (conductive portion) and a conductive connection portion 17B.
  • the electrode portion 17A is formed on the upper surface 11T of the first insulating layer 11, and is disposed so as to overlap with the through hole 20S of the pixel electrode 20 when viewed from the Z direction.
  • the electrode portion 17 ⁇ / b> A is provided on the surface of the array substrate 200 closest to the liquid crystal layer 300. Specifically, an alignment film is formed between the liquid crystal layer 300 and the array substrate 200, and the first insulating layer 11 is provided under the alignment film.
  • the width W17A of the electrode portion 17A is, for example, about 3 ⁇ m, is larger than the upper end of the conductive connection portion 17B (connection portion between the electrode portion 17A and the conductive connection portion 17B), and has a diameter D20S (for example, 2 ⁇ m) of the through hole 20S. You may form larger. Alternatively, the diameter D20S of the through hole 20S may be larger than the width W17A of the electrode portion 17A. The diameter D20S of the through hole 20S can be set to 4 ⁇ m, for example.
  • the wall portion 17K of the electrode portion 17A is the same as the inner wall 20K of the pixel electrode 20. It protrudes from the position.
  • the conductive connection portion 17B is provided inside the contact hole H (through holes 11H and 12H), and is electrically connected to the common wiring 30 through the contact hole H.
  • a film forming process and a patterning process are performed on the first insulating layer 11, so that the electrode portion 17A and the conductive connection portion 17B are formed.
  • the common electrode 17 is formed of a transparent conductive film such as ITO.
  • the first insulating layer 11 is disposed between the electrode portion 17 ⁇ / b> A and the pixel electrode 20, and the second insulating layer 12 is disposed between the common wiring 30 and the pixel electrode 20.
  • the common electrode 17 and the common wiring 30 are electrically connected to each other, and the potential of the common wiring 30 and the potential of the common electrode 17 are the same.
  • the potential of the common wiring 30 can be changed when liquid crystal driving and touch sensing driving (detection of change in capacitance) are performed alternately, that is, in a time division manner. Further, the frequency of the signal applied to the common wiring 30 (or the common electrode 17) is changed when liquid crystal driving and touch sensing driving (detection of change in capacitance) are performed alternately, that is, in time division. be able to. Further, during liquid crystal driving and frame inversion driving, the polarity of the potential of the common wiring 30 (or common electrode 17) is switched between positive polarity and negative polarity for each frame, for example, ⁇ 2.5 V liquid crystal driving. The liquid crystal can be driven by voltage.
  • the potential of the common electrode 17 may be constant (constant potential).
  • the “constant potential” in this case is, for example, the potential of the common electrode 17 that is grounded through a high resistance to the housing of the liquid crystal display device, and is ⁇ 2.5 V or the like used for the frame inversion driving. Does not mean constant potential. This is a constant potential fixed at approximately 0 V (zero volt) within a voltage range equal to or lower than the threshold voltage Vth of the liquid crystal. In other words, the “constant potential” may be a constant potential offset from the intermediate value of the liquid crystal driving voltage as long as it is within the range of Vth.
  • the “high resistance” is a resistance value that can be selected from the range of 500 megaohms to 50 teraohms. As such a resistance value, typically, 500 gigaohm to 5 teraohm can be adopted.
  • the common wiring 30 is grounded through a high resistance of 1 teraohm, for example, and can be set to a constant potential of about 0 V (zero volt).
  • the common electrode 17 connected to the common wiring 30 also has a constant potential of about 0 V (zero volts), and the accumulated capacitance can be reset.
  • the potential of the common electrode 17 is a constant potential
  • the touch drive voltage is applied to the touch sensing wiring during touch sensing.
  • liquid crystal driving and touch driving need not be time-division driven.
  • an oxide semiconductor such as IGZO is used as a material for forming a channel layer of an active element (thin film transistor) of a liquid crystal display device
  • the above-mentioned high A resistance lower than 1 teraohm may be used as the resistance.
  • the gate wiring and the source wiring may be grounded through the high resistance. In this case, pixel burn-in can be prevented.
  • the high resistance can be adjusted for the purpose of adjusting the time constant related to touch sensing.
  • an oxide semiconductor may be simply referred to as IGZO.
  • a thin film transistor in which an oxide semiconductor called IGZO or the like is used for a channel layer has extremely little leakage current and has a memory property. In other words, since a thin film transistor including a channel layer formed using an oxide semiconductor can hold a video signal, complicated signal rewriting is unnecessary.
  • a thin film transistor including a channel layer formed using an oxide semiconductor has extremely good compatibility with touch sensing.
  • a thin film transistor using an oxide semiconductor as a channel layer can be used for low frequency driving of liquid crystal.
  • the liquid crystal drive frequency is a low frequency drive of 0.1 Hz to 30 Hz, display without flicker (flicker) is possible.
  • Low-frequency driving of functional devices contributes to greatly reducing power consumption.
  • dot inversion driving at a low frequency of the liquid crystal layer and touch sensing driving different from the low frequency highly accurate touch sensing can be performed.
  • the second conductive wiring may be at least a source wiring for sending a video signal to the thin film transistor or a gate wiring for sending a gate signal.
  • the thin film transistor may be referred to as an active element.
  • FIG. 4 shows an example of a thin film transistor (TFT) having a top gate structure.
  • the active element 28 includes a channel layer 27, a drain electrode 26 connected to one end of the channel layer 27 (first end, the left end of the channel layer 27 in FIG. 4), and the other end (second end, FIG. 4 and a gate electrode 25 disposed to face the channel layer 27 with the third insulating layer 13 interposed therebetween.
  • FIG. 4 shows a structure in which the channel layer 27, the drain electrode 26, and the source electrode 24 constituting the active element 28 are formed on the fourth insulating layer 14, but the present invention is limited to such a structure. Not.
  • the active element 28 may be formed directly on the transparent substrate 22 without providing the fourth insulating layer 14. Video signals are supplied to the source wiring 31 at a high frequency, and noise is easily generated from the source wiring 31.
  • the top gate structure has an advantage that the source wiring 31 that is also a noise generation source can be moved away from the touch sensing space described above.
  • the present invention is not limited to a thin film transistor having a top gate structure, and a thin film transistor having a bottom gate structure may be applied.
  • the source electrode 24 and the drain electrode 26 shown in FIG. 4 are formed of conductive layers having the same structure in the same process.
  • a three-layer structure of titanium / aluminum alloy / titanium is adopted as the structure of the source electrode 24 and the drain electrode 26.
  • the aluminum alloy is an aluminum-neodymium alloy.
  • the third insulating layer 13 located below the gate electrode 25 may be an insulating layer having the same width as the gate electrode 25. In this case, for example, dry etching using the gate electrode 25 as a mask is performed, and the third insulating layer 13 around the gate electrode 25 is removed. As a result, an insulating layer having the same width as the gate electrode 25 can be formed.
  • a technique for processing an insulating layer by dry etching using the gate electrode 25 as a mask is generally called self-alignment.
  • the gate electrode 25 is formed in a three-layer configuration (conductive wiring) of the first conductive metal oxide layer / copper alloy layer / second conductive metal oxide layer in the same process as the gate wiring 10.
  • an oxide semiconductor called IGZO can be used as the material of the channel layer 27, for example.
  • an oxide semiconductor containing two or more metal oxides of gallium, indium, zinc, tin, aluminum, germanium, antimony, bismuth, and cerium can be used.
  • an oxide semiconductor containing indium oxide, gallium oxide, and zinc oxide is used.
  • the material of the channel layer 27 formed of an oxide semiconductor may be any of single crystal, polycrystal, microcrystal, a mixture of microcrystal and amorphous, or amorphous.
  • the thickness of the oxide semiconductor can be in the range of 2 nm to 50 nm.
  • the channel layer 27 may be formed of a polysilicon semiconductor.
  • An oxide semiconductor or a polysilicon semiconductor can be used, for example, in the configuration of a complementary transistor having a p / n junction, or can be used in the configuration of a single channel transistor having only an n-type junction.
  • a stacked structure of the oxide semiconductor for example, a stacked structure in which an n-type oxide semiconductor and an n-type oxide semiconductor having different electrical characteristics from the n-type oxide semiconductor are stacked may be employed.
  • the n-type oxide semiconductor to be stacked may include a plurality of layers. In the stacked n-type oxide semiconductor, the band gap of the underlying n-type semiconductor can be different from the band gap of the n-type semiconductor located in the upper layer.
  • the microcrystal refers to a microcrystalline oxide semiconductor film obtained by heat-treating an amorphous oxide semiconductor formed with a sputtering apparatus in a range of 180 ° C. to 450 ° C., for example.
  • it refers to a microcrystalline oxide semiconductor film formed with the substrate temperature at the time of film formation set to around 200 ° C.
  • the microcrystalline oxide semiconductor film is an oxide semiconductor film in which crystal grains of at least about 1 nm to about 3 nm or larger than 3 nm can be observed by an observation method such as TEM.
  • An oxide semiconductor can achieve improved carrier mobility and improved reliability by changing from amorphous to crystalline.
  • the melting point as an oxide of indium oxide or gallium oxide is high.
  • Antimony oxide and bismuth oxide have melting points of 1000 ° C. or lower, and oxides have low melting points.
  • the crystallization temperature of the composite oxide can be lowered due to the effect of antimony oxide having a low melting point.
  • an oxide semiconductor that can be easily crystallized from an amorphous state to a microcrystalline state can be provided.
  • an n-type oxide semiconductor may be stacked on an n-type polysilicon semiconductor.
  • a method for obtaining a stacked structure using the polysilicon semiconductor as an underlayer it is preferable to form an oxide semiconductor by sputtering or the like while maintaining a vacuum state after the polysilicon crystallization step by laser annealing.
  • a complex oxide rich in zinc oxide can be used because it is required to be easily soluble in wet etching in a later step.
  • an oxide semiconductor layer may not be stacked only on the polysilicon channel layer (for example, removed by wet etching).
  • Zn (zinc) can be replaced with Sb (antimony) or Bi (bismuth).
  • one thin film transistor (active element) having an n-type oxide semiconductor channel layer and one thin film transistor (active element) having an n-type silicon semiconductor channel layer are provided in the same pixel, and each channel layer of the thin film transistor It is also possible to drive a display functional layer such as a liquid crystal layer or an OLED so as to make use of the above characteristics.
  • a display functional layer such as a liquid crystal layer or an OLED
  • an n-type polysilicon thin film transistor is adopted as a drive transistor for applying a voltage (current) to the display function layer
  • an n-type oxidation transistor is used as a switching transistor for sending a signal to the polysilicon thin film transistor.
  • a thin film semiconductor thin film transistor can be employed.
  • each of the drain electrode 26 and the source electrode 24 can be adopted for each of the drain electrode 26 and the source electrode 24 (source wiring 31).
  • a multilayer conductive layer can be used for the drain electrode 26 and the source electrode 24.
  • an electrode structure in which aluminum, copper, or an alloy layer thereof is sandwiched between molybdenum, titanium, tantalum, tungsten, a conductive metal oxide layer, or the like can be employed.
  • the drain electrode 26 and the source electrode 24 may be formed first, and the channel layer 27 may be formed so as to be stacked on these two electrodes.
  • the structure of the transistor may be a multi-gate structure such as a double gate structure.
  • the transistor structure in the array substrate may be a dual gate structure in which electrodes are arranged above and below the channel layer.
  • the mobility and electron concentration of the semiconductor layer or channel layer may be adjusted in the thickness direction.
  • the semiconductor layer or the channel layer may have a stacked structure in which different oxide semiconductors are stacked.
  • the channel length of the transistor determined by the minimum distance between the source electrode and the drain electrode can be 10 nm to 10 ⁇ m, for example, 20 nm to 0.5 ⁇ m.
  • the third insulating layer 13 functions as a gate insulating layer.
  • insulating layer materials include hafnium silicate (HfSiOx), silicon oxide, aluminum oxide, silicon nitride, silicon oxynitride, aluminum oxynitride, zirconium oxide, gallium oxide, zinc oxide, hafnium oxide, cerium oxide, lanthanum oxide, Or the insulating layer etc. which were obtained by mixing these materials are employ
  • Cerium oxide has a high dielectric constant and a strong bond between cerium and oxygen atoms. For this reason, it is preferable that the gate insulating layer be a composite oxide containing cerium oxide.
  • Cerium oxide has an oxidizing power.
  • the gate insulating layer is, for example, an oxide containing cerium oxide or an oxynitride containing cerium oxide.
  • Cerium oxide can store and release oxygen. Therefore, a structure in which an oxide semiconductor and cerium oxide are in contact with each other can supply oxygen from the cerium oxide to the oxide semiconductor, avoid oxygen vacancies in the oxide semiconductor, and provide a stable oxide semiconductor (channel layer). Can be realized. In the configuration in which a nitride such as SiN is used for the gate insulating layer, the above action does not appear.
  • the material of the gate insulating layer may include a lanthanoid metal silicate represented by cerium silicate (CeSiOx). Alternatively, lanthanum cerium composite oxide, lanthanum cerium silicate, and cerium oxynitride may be included.
  • the structure using nitride for the gate insulating layer does not exhibit the above-described action.
  • the material of the gate insulating layer may include a lanthanoid metal silicate represented by cerium silicate (CeSiOx).
  • the structure of the third insulating layer 13 may be a single layer film, a mixed film, or a multilayer film.
  • the mixed film or multilayer film can be formed of a material selected from the above insulating film materials.
  • the film thickness of the third insulating layer 13 is a film thickness that can be selected from a range of 2 nm to 300 nm, for example.
  • the interface of the third insulating layer 13 in contact with the channel layer 27 can be formed in a state where a large amount of oxygen is contained (film formation atmosphere).
  • a gate insulating layer containing cerium oxide can be formed in an introduced gas containing oxygen after forming an oxide semiconductor.
  • the surface of the oxide semiconductor located under the gate insulating layer can be oxidized, and the degree of oxidation of the surface can be adjusted.
  • a thin film transistor having a bottom gate structure since the step of forming a gate insulating layer is performed before the step of an oxide semiconductor, it is slightly difficult to adjust the degree of oxidation of the surface of the oxide semiconductor.
  • oxidation of the surface of the oxide semiconductor can be promoted more than in the bottom gate structure, and oxygen vacancies in the oxide semiconductor are less likely to occur.
  • the plurality of insulating layers including the first insulating layer 11, the second insulating layer 12, the third insulating layer 13, and the insulating layer (fourth insulating layer 14) underlying the oxide semiconductor are formed using an inorganic insulating material or an organic insulating material. Can be formed.
  • silicon oxide, silicon oxynitride, and aluminum oxide can be used.
  • a structure of the insulating layer a single layer or a plurality of layers including the above materials can be used. A configuration in which a plurality of layers formed of different insulating materials are stacked may be employed.
  • an acrylic resin, a polyimide resin, a benzocyclobutene resin, a polyamide resin, or the like may be used for some of the insulating layers.
  • a low dielectric constant material (low-k material) can also be used.
  • the gate electrode 25 is disposed via the third insulating layer 13.
  • the gate electrode 25 (gate wiring 10) can be formed in the same process using the same material as the common electrode 17 and the common wiring 30 so as to have the same layer structure. Further, the gate electrode 25 may be formed using the same material as the drain electrode 26 and the source electrode 24 described above so as to have the same layer structure.
  • the surface of the metal layer exposed at the end of the gate electrode 25 can be covered with a complex oxide containing indium.
  • the entire gate electrode 25 may be covered with a nitride such as silicon nitride or molybdenum nitride so as to include the end (cross section) of the gate electrode 25.
  • a nitride such as silicon nitride or molybdenum nitride so as to include the end (cross section) of the gate electrode 25.
  • an insulating film having the same composition as the gate insulating layer described above may be stacked with a thickness greater than 50 nm.
  • the third insulating layer 13 positioned immediately above the channel layer 27 of the active element 28 is subjected to dry etching or the like, so that the thickness of the third insulating layer 13 is increased. Can also be made thinner. Oxide semiconductors having different electrical properties may be further inserted at the interface of the gate electrode 25 in contact with the third insulating layer 13.
  • the third insulating layer 13 may be formed of an insulating metal oxide layer containing at least cerium oxide or gallium oxide.
  • a light shielding film may be formed below the channel layer 27.
  • a refractory metal such as molybdenum, tungsten, titanium, or chromium can be used.
  • the gate wiring 10 is electrically linked to the active element 28. Specifically, the gate electrode 25 connected to the gate wiring 10 and the channel layer 27 of the active element 28 face each other with the third insulating layer 13 interposed therebetween. Switching driving is performed in the active element 28 in accordance with the scanning signal supplied from the video signal control unit 121 to the gate electrode 25.
  • the third insulating layer 13 has a function as a gate insulating layer located between the gate electrode 25 and the channel layer 27, and requires an appropriate film thickness considering the switching characteristics of the active element 28. Is done.
  • the third insulation positioned immediately above the channel layer 27 while keeping the film thickness of the third insulation layer 13 between the common wiring 30 and the source wiring 31 large. By reducing the thickness of the layer 13, noise caused by the video signal supplied to the source wiring can be prevented from entering the common wiring 30, and desired switching characteristics can be realized in the active element 28. Can do.
  • a light shielding film may be formed below the channel layer 27.
  • a refractory metal such as molybdenum, tungsten, titanium, or chromium can be used.
  • the gate wiring 10 is electrically linked to the active element 28. Specifically, the gate electrode 25 connected to the gate wiring 10 and the channel layer 27 of the active element 28 face each other with the third insulating layer 13 interposed therebetween. Switching driving is performed in the active element 28 in accordance with the scanning signal supplied from the video signal control unit 121 to the gate electrode 25.
  • a voltage as a video signal is applied to the source wiring 31 from the video signal control unit 121.
  • a video signal having a positive or negative voltage of ⁇ 2.5 V to ⁇ 5 V is applied to the source wiring 31.
  • the voltage applied to the common electrode 17 can be, for example, a range of ⁇ 2.5 V that changes every frame inversion.
  • the potential of the common electrode 17 may be a constant potential in a range from the liquid crystal driving threshold value Vth to 0V. When this common electrode is applied to constant potential driving described later, it is desirable to use an oxide semiconductor for the channel layer 27.
  • the channel layer composed of an oxide semiconductor has a high electrical withstand voltage, and a transistor using an oxide semiconductor applies a high drive voltage exceeding the range of ⁇ 5 V to the electrode portion 17A, thereby speeding up the response of the liquid crystal. It is possible to Various driving methods such as frame inversion driving, column inversion (vertical line) inversion driving, horizontal line inversion driving, and dot inversion driving can be applied to the liquid crystal driving.
  • a metal element or a metalloid element in a range of 0.1 at% or more and 4 at% or less can be added to copper.
  • the effect that copper migration can be suppressed is obtained by adding an element to copper.
  • elements that can be arranged at the lattice positions of copper by substituting a part of copper atoms in the crystal (grain) of the copper layer, and copper atoms in the vicinity of the crystal grain boundary of copper deposited at the crystal grain boundary of the copper layer It is preferable to add to copper together with an element that suppresses the movement of.
  • the copper atom in order to suppress the movement of the copper atom, it is preferable to add an element heavier than the copper atom (having a larger atomic weight) to the copper. In addition, it is preferable to select an additive element in which the conductivity of copper is less likely to decrease with an addition amount within a range of 0.1 at% to 4 at% with respect to copper. Furthermore, in consideration of vacuum film formation such as sputtering, an element whose film formation rate such as sputtering is close to copper is preferable. As described above, the technique of adding an element to copper can also be applied when copper is replaced with silver or aluminum. In other words, a silver alloy or an aluminum alloy may be used instead of the copper alloy.
  • Adding an element that can be placed in the copper lattice position to replace a part of the copper atoms in the crystal (grain) of the copper layer means that, in other words, a metal or metalloid that forms a solid solution with copper near room temperature. It is to be added to copper.
  • the metal that easily forms a solid solution with copper include manganese, nickel, zinc, palladium, gallium, and gold (Au).
  • Adding an element to copper that precipitates at the grain boundary of the copper layer and suppresses the movement of copper atoms in the vicinity of the copper grain boundary means, in other words, a metal or metalloid that does not form a solid solution with copper near room temperature. Is to add.
  • metals and metalloids that do not form a solid solution with copper or that do not easily form a solid solution with copper.
  • refractory metals such as titanium, zirconium, molybdenum, and tungsten, and elements called semimetals such as silicon, germanium, antimony, and bismuth can be used.
  • Copper has a problem in reliability from the viewpoint of migration. Reliability can be supplemented by adding the above metals and metalloids to copper. The effect of suppressing migration can be obtained by adding the above metal or metalloid to copper at 0.1 at% or more. However, in the case where the above metal or metalloid is added in excess of 4 at% with respect to copper, the copper conductivity is significantly deteriorated, and the merit of selecting copper or a copper alloy cannot be obtained.
  • a composite oxide (mixed oxide) selected from two or more of indium oxide, tin oxide, zinc oxide, and antimony oxide can be employed. Further, a small amount of titanium oxide, zirconium oxide, aluminum oxide, magnesium oxide, and germanium oxide may be added to this composite oxide.
  • a composite oxide of indium oxide and tin oxide is generally used as a low resistance transparent conductive film called ITO.
  • the etching rate in wet etching can be adjusted by adjusting the mixing ratio of zinc oxide and tin oxide.
  • the etching rate of the complex oxide and the etching rate of the copper alloy layer can be adjusted,
  • the pattern widths of these three layers can be made substantially equal.
  • a transistor having a top gate structure is employed as the active element 28, a transistor having a top gate structure is employed.
  • a transistor having a bottom gate structure may be employed.
  • the position of the source wiring 31 in the Z direction may be separated from the touch sensing wiring 3. it can.
  • the source wiring can be separated from the space where the electrostatic capacitance is generated between the touch sensing wiring 3 and the common electrode 17.
  • the physical space between the touch sensing wiring 3 and the common electrode 17 does not include the source wiring 31 and the pixel electrode 20.
  • a physical space between the touch sensing wiring 3 and the common electrode 17 may be referred to as a touch sensing space.
  • Touch sensing drive 6 and 7 show a structure when the touch sensing wiring 3 functions as a touch drive electrode and the common electrode 17 functions as a touch detection electrode in the display device DSP1 according to the first embodiment of the present invention. ing. The following description is made based on the structure shown in FIGS. As described above, the roles of the touch drive electrode and the touch detection electrode can be interchanged.
  • FIG. 6 is a schematic cross-sectional view illustrating a state where an electric field is generated between the touch sensing wiring and the common electrode.
  • FIG. 7 illustrates a state in which a pointer such as a finger contacts the surface of the display device substrate 100 on the viewer side. It is sectional drawing which shows the change of the production
  • the touch sensing wiring 3 and the common electrode 17 face each other in an oblique direction inclined with respect to the thickness direction of the liquid crystal layer 300. For this reason, it is possible to easily improve the contrast of the detection signal with respect to a change in the state in which the oblique electric field is generated, and to increase the S / N ratio of touch sensing (S / N ratio improvement effect) is obtained. Further, in such an arrangement in which the touch sensing wiring 3 and the common electrode 17 face each other in an oblique direction, since the overlapping portion where the touch sensing wiring 3 and the common electrode 17 overlap in a plan view is not formed, the parasitic capacitance is greatly reduced. be able to.
  • the common electrode 17 functions as a detection electrode and has a length EL.
  • the common electrode 17 and the touch sensing wiring 3 functioning as a drive electrode and the common electrode 17 which is parallel in plan view and has a length EL can ensure a sufficient and uniform capacitance.
  • FIG. 6 schematically shows a capacitance generation state when the touch sensing wiring 3 functions as a touch drive electrode and the common electrode 17 functions as a touch detection electrode.
  • the touch sensing wiring 3 is supplied with a pulsed write signal at a predetermined frequency.
  • the supply of the writing signal may be performed by time division between liquid crystal driving and touch driving.
  • the electrostatic capacitance indicated by the electric force lines 33 (arrows) is maintained between the grounded common electrode 17 and the touch sensing wiring 3 by the write signal.
  • the plurality of touch sensing wires 3 extend in the first direction (for example, the Y direction) and are arranged in the second direction (for example, the X direction).
  • the plurality of common wirings 30 are positioned below the pixel electrodes 20 inside the array substrate 200 in the Z direction, extend in the second direction (for example, the X direction), and extend in the first direction (for example, for example) In the Y direction).
  • the common electrode 17 is electrically connected to the common wiring 30, and a change in capacitance between the common electrode 17 and the touch sensing wiring 3 is used for detecting the presence or absence of touch.
  • a rectangular wave pulse signal is applied between the touch sensing wiring 3 and the common electrode 17 at a frequency of, for example, 500 Hz or more and 500 KHz or less.
  • the common electrode 17 as the detection electrode maintains a constant output waveform by the application of the pulse signal.
  • the distance to the display surface of the pointer such as a finger can be measured by the time from the proximity of the pointer to contact (usually several hundred ⁇ sec or more and several msec or less), the number of output pulses counted within that time, and the like.
  • Stable touch detection can be performed by taking the integral value of the touch detection signal.
  • All of the touch sensing wiring 3 and the common wiring 30 may not be used for touch sensing. Thinning driving may be performed. Next, a case where the touch sensing wiring 3 is driven to be thinned will be described. First, all the touch sensing wires 3 are divided into a plurality of groups. The number of groups is less than the number of all touch sensing wires 3. Assume that the number of wires constituting one group is, for example, six. Here, out of all the wirings (the number of wirings is six), for example, two wirings are selected (the number smaller than the number of all the wirings, two ⁇ 6).
  • touch sensing is performed using two selected wirings, and the potentials of the remaining four wirings are set to floating potentials. Since the display device DSP1 has a plurality of groups, touch sensing can be performed for each group in which the wiring function is defined as described above. Similarly, thinning driving may be performed on the common wiring 30 as well.
  • a pointer used for touching is a finger and a pen is different in the area and capacity of a pointer that is in contact with or close to the pointer. The number of wires to be thinned out can be adjusted by such a large pointer.
  • a pointer with a thin tip such as a pen or a needle tip can reduce the number of thinned wires and use a high-density touch sensing wiring matrix. Even during fingerprint authentication, a high-density touch sensing wiring matrix can be used.
  • the number of wires used for scanning or detection is reduced, so that the touch sensing speed can be increased.
  • the number of wirings constituting one group is six.
  • one group is formed with the number of wirings of 10 or more, and two wirings selected in one group are connected. It may be used for touch sensing. That is, the number of thinned-out wirings (the number of wirings having a floating potential) is increased, thereby reducing the density of selected wirings used for touch sensing (the density of selected wirings with respect to the total number of wirings).
  • By performing detection it contributes to reduction of power consumption and improvement of touch detection accuracy.
  • the source wiring 31 and the gate wiring 10 can be grounded or opened (floating) to reduce parasitic capacitance caused by these wirings.
  • Touch sensing drive and liquid crystal drive can be performed in a time-sharing manner.
  • the frequency of touch driving may be adjusted according to the required speed of touch input.
  • the touch drive frequency can be higher than the liquid crystal drive frequency.
  • the timing at which a pointer such as a finger contacts or approaches the surface of the display device substrate 100 on the viewer side is irregular and short, so that the touch drive frequency is preferably high.
  • the touch drive frequency different from the liquid crystal drive frequency there are several methods for making the touch drive frequency different from the liquid crystal drive frequency.
  • the backlight may be turned off during black display (off), and touch sensing may be performed during this black display period (a period that does not affect liquid crystal display).
  • various touch drive frequencies can be selected. Even when a liquid crystal having negative dielectric anisotropy is used, it is easy to select a touch drive frequency different from the liquid crystal drive frequency.
  • the electric lines of force 33 generated from the touch sensing wiring 3 toward the common electrode 17 act in an oblique direction or a thickness direction of the liquid crystal layer 300, but have different negative dielectric constants.
  • liquid crystal having directionality If liquid crystal having directionality is used, the liquid crystal molecules do not rise in the direction of the electric force lines 33, so that the influence on the display quality is reduced. Furthermore, when the wiring resistance of the touch sensing wiring 3 or the common wiring 30 is lowered and the touch driving voltage is lowered as the resistance decreases, a touch driving frequency different from the liquid crystal driving frequency can be easily set. By using a metal or alloy having good conductivity such as copper or silver for the metal layer constituting the touch sensing wiring 3 or the common wiring 30, a low wiring resistance can be obtained.
  • a display device that performs 3D (stereoscopic video) display
  • a plurality of video signals (for example, for the right eye) are displayed in order to display a three-dimensional front image or a deep image in addition to a normal two-dimensional image display.
  • the liquid crystal driving frequency for example, high-speed driving such as 240 Hz or 480 Hz and many video signals are required.
  • the merit obtained by making the touch drive frequency different from the liquid crystal drive frequency is great.
  • high-speed and high-accuracy touch sensing is possible in a 3D display game device. This embodiment is particularly useful for a display with a high touch input frequency such as a finger of a game machine or an automatic teller machine.
  • the liquid crystal drive frequency is 60 Hz or a drive frequency that is an integral multiple of this frequency.
  • the touch sensing part is affected by noise associated with the liquid crystal driving frequency.
  • a normal household power supply is an AC power supply of 50 Hz or 60 Hz, and the touch sensing part easily picks up noise generated from an electric device that operates with such an external power supply. Therefore, by adopting a frequency different from the frequency of 50 Hz or 60 Hz or a frequency slightly shifted from an integer multiple of these frequencies as the frequency of touch driving, the influence of noise generated from liquid crystal driving or external electronic devices can be reduced. It can be greatly reduced.
  • the application timing of the touch sensing drive signal may be shifted from the application timing of the liquid crystal drive signal on the time axis.
  • the shift amount may be a slight amount, for example, a shift amount of ⁇ 3% to ⁇ 17% from the noise frequency.
  • interference with noise frequencies can be reduced.
  • a different frequency that does not interfere with the liquid crystal driving frequency and the power supply frequency can be selected as the frequency of the touch driving, for example, from the range of 500 Hz to 500 KHz.
  • the influence of noise such as coupling noise in column inversion drive can be reduced.
  • the power consumption in the touch sensing can be reduced by detecting the touch position by the thinning drive as described above, instead of supplying the drive voltage to all of the touch sensing wires 3.
  • wiring that is not used for touch sensing may be switched to a detection electrode or a driving electrode by a switching element to perform high-definition touch sensing.
  • the wiring having the floating pattern can be switched so as to be electrically connected to the ground (grounded to the housing).
  • the signal wiring of an active element such as a TFT may be temporarily grounded to a ground (a housing or the like) when a touch sensing signal is detected.
  • touch sensing wiring that requires time to reset the capacitance detected by touch sensing control that is, touch sensing wiring having a large time constant (product of capacitance and resistance) in touch sensing, for example, touches on odd rows
  • the sensing wiring and the touch sensing wiring in the even-numbered rows may be alternately used for sensing to perform driving with the time constant adjusted.
  • a plurality of touch sensing wirings may be grouped for driving and detection. The grouping of the plurality of touch sensing wires may not be line sequential but may be a collective detection method called a self detection method for each group. Parallel driving may be performed in units of groups. Alternatively, in order to cancel noise such as parasitic capacitance, a difference detection method that takes a difference between detection signals of touch sensing wirings close to or adjacent to each other may be employed.
  • the first embodiment described above it is possible to prevent the occurrence of copper diffusion and copper migration, and the reliability in electrical mounting can be improved.
  • the above-described copper alloy as a constituent material of the conductive wiring and touch sensing wiring, stable touch sensing is possible, high touch sensing sensitivity, and good responsiveness can be obtained.
  • the display device DSP1 having a high S / N ratio, a high resolution, and a high-speed touch input.
  • a thin film transistor including an oxide semiconductor as a channel layer a display device DSP1 having low power consumption, less flicker, and a touch sensing function can be realized.
  • a structure provided with a color filter 51 is used.
  • the color filter may be omitted.
  • the structure in which the color filter 51 is omitted may be, for example, a structure including the touch sensing wiring 3 provided on the transparent substrate 21 and the transparent resin layer 16 formed so as to cover the touch sensing wiring 3.
  • each LED of red light emission, green light emission, and blue light emission is provided in the backlight unit, and color display is performed by a field sequential method.
  • the layer configuration of the touch sensing wiring 3 provided on the transparent substrate 21 shown in FIG. 3A is the layer configuration of the common wiring 30 (conductive wiring) formed on the array substrate 200 and the layer configuration of the gate electrode 25 (gate wiring 10). Can be adopted.
  • a black layer 8 or an antireflection film can be formed at the interface between the transparent substrate 21 of the display device substrate 100 (first substrate) and the touch sensing wiring 3.
  • the black layer 8 can be formed, for example, by dispersing carbon, carbon nanotubes, carbon nanohorns, or a mixture of a plurality of organic pigments in a resin. Also in this case, the same effect as the above-described embodiment can be obtained.
  • the present invention can also be applied to a display device that does not have a touch sensing function.
  • a structure in which the touch sensing wiring 3 is removed from the display device DSP1 shown in FIG. 3A is employed.
  • a structure in which conductive wiring is not provided on the first substrate but conductive wiring is provided on the array substrate 200 which is the second substrate is employed.
  • FIG. 8 is a sectional view partially showing a display device DSP2 according to the second embodiment of the present invention.
  • FIG. 9 is a cross-sectional view partially showing an array substrate 500 according to the second embodiment of the present invention.
  • an organic EL layer is employed as a functional device, and a thin film transistor (active element) is employed as a drive device.
  • the thin film transistor has a channel layer 58 made of an oxide semiconductor.
  • a display device substrate 400 (first substrate) constituting the display device DSP2 of the second embodiment includes a transparent substrate 44 (substrate body) having a first surface MF and a second surface MS opposite to the first surface MF. ).
  • a first touch sensing wiring 3 conductive wiring, first conductive wiring
  • a second touch sensing wiring 2 conductive wiring, third conductive wiring
  • the second touch sensing wiring 2 is located between the first touch sensing wiring 3 and the array substrate 500 (second substrate).
  • the second touch sensing wiring 2 and the first surface MF are covered with a second transparent resin layer 105.
  • An insulating layer I (touch wiring insulating layer) is provided between the first touch sensing wiring 3 and the second touch sensing wiring 2 so as to cover the first touch sensing wiring 3. And the second touch sensing wiring 2 are electrically insulated from each other by the insulating layer I.
  • the first transparent resin layer 108 and the second transparent resin layer 105 are bonded together.
  • a display device including an array substrate 500 including a light emitting layer 92 that is an organic EL, a first touch sensing wiring 3 and a second touch sensing wiring 2 through a first transparent resin layer 108 having low moisture permeability.
  • the substrate 400 is bonded. That is, the light emitting layer 92 (functional device) is provided on the surface of the array substrate 500 facing the display device substrate 400.
  • the first touch sensing wiring 3 of the second embodiment corresponds to the touch sensing wiring 3 of the first embodiment and has the same configuration as that of the first embodiment, that is, a black layer and a black layer. It has a metal laminate structure provided on top. In plan view, the first touch sensing wiring 3 is provided at a position corresponding to a black matrix (black layer) provided on the transparent substrate 44.
  • the first touch sensing wiring 3 has a configuration in which a copper alloy layer 5 is sandwiched between a first conductive metal oxide layer 6 and a second conductive metal oxide layer 4.
  • the second touch sensing wiring 2 extends in a direction orthogonal to the direction in which the first touch sensing wiring 3 extends.
  • the second touch sensing wiring 2 is provided on the insulating layer I.
  • the second touch sensing wiring 2 has the same configuration as the touch sensing wiring 3 of the first embodiment, that is, has a black layer and a metal laminate structure provided on the black layer.
  • the second touch sensing wiring 2 is provided at a position corresponding to a black matrix (black layer) provided on the insulating layer I.
  • the second touch sensing wiring 2 has a configuration in which a copper alloy layer 5 is sandwiched between a first conductive metal oxide layer 6 and a second conductive metal oxide layer 4.
  • the first touch sensing wiring 3 and the second touch sensing wiring 2 are connected to the touch sensing control unit 122, and the touch sensing control unit 122 is interposed between the first touch sensing wiring 3 and the second touch sensing wiring 2. It detects the change in capacitance that occurs and performs touch sensing.
  • Each of the plurality of first touch sensing wires 3 extending in the X direction and the plurality of second touch sensing wires 2 extending in the Y direction are electrically independent.
  • the first touch sensing wiring 3 and the second touch sensing wiring 2 are orthogonal to each other in plan view.
  • the first touch sensing wiring 3 can be used as a touch detection electrode
  • the second touch sensing wiring 2 can be used as a touch drive electrode.
  • the touch sensing control unit 122 uses the capacitance C2 between the first touch sensing wiring 3 and the second touch sensing wiring 2 at the intersection of the first touch sensing wiring 3 and the second touch sensing wiring 2 as a touch signal. Detect changes. Further, the role of the first touch sensing wiring 3 and the role of the second touch sensing wiring 2 may be interchanged. Specifically, the first touch sensing wiring 3 may be used as a touch drive electrode, and the second touch sensing wiring 2 may be used as a touch detection electrode.
  • each of the first touch sensing wiring 3 and the second touch sensing wiring 2 the same structure as the cross-sectional structure shown in FIG. 5 described in the first embodiment can be adopted.
  • the first touch sensing wiring 3 and the second touch sensing wiring 2 orthogonal to the grid also serve as a black matrix for improving display contrast.
  • the substrate 45 of the array substrate 500 need not be a transparent substrate.
  • a substrate applicable to the array substrate 500 a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, silicon, silicon carbide, silicon germanium, or the like can be used.
  • a semiconductor substrate, a plastic substrate, etc. are mentioned.
  • a planarizing layer 96 formed on the layer 12 is sequentially stacked on the substrate 45.
  • a contact hole 93 is formed in the planarizing layer 96 at a position corresponding to the drain electrode 56 of the active element 68.
  • a bank 94 is formed on the planarization layer 96 at a position corresponding to the channel layer 58. In a region between the banks 94 adjacent to each other in a cross-sectional view, that is, in a region surrounded by the banks 94 in a plan view, the upper surface of the planarization layer 96, the inside of the contact hole 93, and the drain electrode 56 are covered.
  • a lower electrode 88 (pixel electrode) is formed on the substrate. Note that the lower electrode 88 may not be formed on the upper surface of the bank 94.
  • a hole injection layer 91 is formed so as to cover the lower electrode 88, the bank 94, and the planarization layer 96.
  • a light emitting layer 92, an upper electrode 87, and a sealing layer 109 are sequentially stacked.
  • the lower electrode 88 has a configuration in which a silver or silver alloy layer is sandwiched between conductive metal oxide layers.
  • an organic resin such as an acrylic resin, a polyimide resin, or a novolac phenol resin can be used.
  • the bank 94 may be further laminated with an inorganic material such as silicon oxide or silicon oxynitride.
  • an acrylic resin, a polyimide resin, a benzocyclobutene resin, a polyamide resin, or the like may be used.
  • a low dielectric constant material (low-k material) can also be used.
  • any of the planarization layer 96, the sealing layer 109, or the substrate 45 may have a light scattering function. Alternatively, a light scattering layer may be formed above the substrate 45.
  • reference numeral 290 indicates a light emitting region composed of the lower electrode 88, the hole injection layer 91, the light emitting layer 92, and the upper electrode 87.
  • the array substrate 500 includes a light emitting layer 92 (organic EL layer) that is a functional device.
  • a light emitting layer 92 organic EL layer
  • the light emitting layer 92 when an electric field is applied between a pair of electrodes, holes injected from an anode (for example, a lower electrode) and electrons injected from a cathode (for example, an upper electrode, a pixel electrode) are recombined. It is a display functional layer that is excited and emits light.
  • the light emitting layer 92 contains at least a material having a light emitting property (light emitting material), and preferably contains a material having an electron transporting property.
  • the light emitting layer 92 is a layer formed between the anode and the cathode.
  • the hole injection layer 91 is formed on the lower electrode 88 (anode)
  • the hole injection layer 91 and the upper electrode 87 are formed.
  • the light emitting layer 92 is formed between the two.
  • a hole transport layer is formed on the anode
  • the light emitting layer 92 is formed between the hole transport layer and the cathode.
  • the roles of the upper electrode 87 and the lower electrode 88 can be interchanged.
  • the film thickness of the light emitting layer 92 is arbitrary as long as the effects of the present invention are not significantly impaired. However, it is preferable that the film thickness is large in that a defect is hardly generated in the film. On the other hand, when the film thickness is small, the drive voltage is low, which is preferable. For this reason, the film thickness of the light emitting layer 92 is preferably 3 nm or more, more preferably 5 nm or more, and on the other hand, it is usually preferably 200 nm or less, and more preferably 100 nm or less.
  • the material of the light-emitting layer 92 is not particularly limited as long as it emits light at a desired emission wavelength and does not impair the effects of the present invention, and a known light-emitting material can be applied.
  • the light emitting material may be a fluorescent light emitting material or a phosphorescent light emitting material, but a material having good light emission efficiency is preferred, and a phosphorescent light emitting material is preferred from the viewpoint of internal quantum efficiency.
  • Examples of the light emitting material that gives blue light emission include naphthalene, perylene, pyrene, anthracene, coumarin, chrysene, p-bis (2-phenylethenyl) benzene, and derivatives thereof.
  • Examples of the light emitting material that gives green light emission include quinacridone derivatives, coumarin derivatives, aluminum complexes such as Al (C 9 H 6 NO) 3, and the like.
  • Examples of the light-emitting material that gives red light emission include DCM (4- (dicyanometyrene) -2-methyl-6- (p-dimethylaminostyryl) -4H-pyran) compounds, benzopyran derivatives, rhodamine derivatives, benzothioxanthene derivatives, aza Examples include benzothioxanthene.
  • the configuration of the organic EL layer constituting the light emitting layer 92 and the light emitting material are not limited to the above materials.
  • the light emitting layer 92 is formed on the hole injection layer 91 and is driven by a driving voltage applied between the upper electrode 87 and the lower electrode 88.
  • the lower electrode 88 has a three-layer structure in which the reflective layer is sandwiched between the conductive metal oxide layers.
  • an electron injection layer, an electron transport layer, a hole transport layer, or the like may be inserted between the upper electrode 87 and the lower electrode 88.
  • a refractory metal oxide such as tungsten oxide or molybdenum oxide can be used.
  • a silver alloy, aluminum alloy, or the like having a high light reflectance can be applied.
  • conductive metal oxides such as ITO do not have good adhesion to aluminum.
  • the interface such as the electrode or the contact hole is made of ITO and an aluminum alloy, poor electrical connection is likely to occur.
  • Silver or a silver alloy has good adhesion to a conductive metal oxide such as ITO, and a conductive metal oxide such as ITO tends to obtain an ohmic contact.
  • FIG. 9 shows a structure of a thin film transistor (TFT) employing a top gate structure as an example of the active element 68.
  • TFT thin film transistor
  • the gate electrode 95 is electrically linked with the gate wiring (conductive wiring, second conductive wiring), and drives the active element 68.
  • the first touch sensing wiring 3 conductive wiring, first conductive wiring
  • the second touch sensing wiring 2 conductive wiring, third conductive wiring
  • the gate wiring conductive wiring, second conductive wiring.
  • the material composition of the conductive wiring is the same as that of the first embodiment in the second embodiment.
  • an organic EL light emitting layer is used as a functional device.
  • a micro LED can be used instead of the organic EL light emitting layer.
  • Vth threshold voltage
  • a transistor using a polysilicon semiconductor as a channel layer of a thin film transistor has a large variation in Vth of the transistor, and is not suitable for driving an organic EL light emitting layer or a micro LED which requires high driving voltage and uniformity.
  • a thin film transistor including a channel layer formed using an oxide semiconductor has a small variation in Vth and is suitable for driving an organic EL light emitting layer or a micro LED.
  • Driving an organic EL or LED using a thin film transistor including a channel layer formed of an oxide semiconductor is preferable to driving using a thin film transistor including a channel layer formed of a polysilicon semiconductor.
  • oxide semiconductors called IGZO are collectively formed by vacuum film formation such as sputtering. After the oxide semiconductor is formed, heat treatment after forming a pattern such as a TFT is also performed in a lump. For this reason, variation in electrical characteristics (for example, Vth) related to the channel layer is extremely small. In order to suppress variations in luminance when driving an organic EL or LED, it is necessary to suppress variations in Vth of the thin film transistor within a small range.
  • the thin film transistor used in the display device including the organic EL or LED is preferably a thin film transistor including a channel layer formed of an oxide semiconductor.
  • a thin film transistor including a channel layer formed using an oxide semiconductor has very little leakage current, stability after input of a scanning signal or a video signal is high.
  • a thin film transistor including a channel layer formed of a polysilicon semiconductor has a leakage current larger by two digits or more than an oxide semiconductor transistor. It is preferable that this leakage current is small because it leads to highly accurate touch sensing.
  • an oxide semiconductor called IGZO can be used as the material of the channel layer 58.
  • the oxide semiconductor material constituting the channel layer 58 includes a metal oxide containing at least one selected from the group consisting of gallium, indium, zinc, tin, aluminum, germanium, and cerium, antimony, and bismuth. The material containing the metal oxide containing at least any one of them can be used.
  • an oxide semiconductor containing indium oxide, gallium oxide, antimony oxide, or the like is used for the channel layer.
  • the material of the channel layer 58 formed using an oxide semiconductor may be any of single crystal, polycrystal, microcrystal, a mixture of microcrystal and amorphous, or amorphous.
  • a plurality of oxide semiconductors having different carrier mobilities in the thickness direction of the channel layer may be formed.
  • the thickness of the oxide semiconductor can be in the range of 2 nm to 50 nm.
  • the channel layer 58 may be formed of a polysilicon semiconductor.
  • a structure in which two thin film transistors are stacked may be employed.
  • a thin film transistor including a channel layer formed of a polysilicon semiconductor may be used as a thin film transistor located in a lower layer.
  • a thin film transistor including a channel layer formed using an oxide semiconductor is used as a thin film transistor positioned in an upper layer.
  • the thin film transistors are arranged in a matrix in a plan view.
  • high mobility is obtained by the polysilicon semiconductor, and low leakage current can be realized by the oxide semiconductor. That is, both the merit of the polysilicon semiconductor and the merit of the oxide semiconductor can be utilized together.
  • a thin film transistor may be formed on each of the display device substrate 400 and the array substrate 500 on a surface where the display device substrate 400 and the array substrate 500 face each other.
  • each thin film transistor can include a channel layer formed of an oxide semiconductor.
  • An oxide semiconductor or a polysilicon semiconductor can be used, for example, in the configuration of a complementary transistor having a p / n junction, or can be used in the configuration of a single channel transistor having only an n-type junction.
  • a stacked structure of oxide semiconductors for example, a stacked structure in which an n-type oxide semiconductor and an n-type oxide semiconductor having different electrical characteristics from the n-type oxide semiconductor may be used.
  • the n-type oxide semiconductor to be stacked may include a plurality of layers. In the stacked n-type oxide semiconductor, the band gap of the underlying n-type semiconductor can be different from the band gap of the n-type semiconductor located in the upper layer.
  • a configuration in which the upper surface of the channel layer is covered with a different oxide semiconductor may be adopted.
  • a multilayer structure in which a plurality of oxide semiconductors having different carrier mobility and carrier concentration are stacked may be employed.
  • a stacked structure in which a microcrystalline (close to amorphous) oxide semiconductor is stacked over a crystalline n-type oxide semiconductor may be employed.
  • the microcrystal refers to a microcrystalline oxide semiconductor film obtained by heat-treating an amorphous oxide semiconductor formed with a sputtering apparatus in a range of 200 ° C. to 450 ° C., for example.
  • microcrystalline oxide semiconductor film formed with the substrate temperature at the time of film formation set to around 200 ° C.
  • the microcrystalline oxide semiconductor film is an oxide semiconductor film in which crystal grains of at least about 1 nm to about 3 nm or larger than 3 nm can be observed by an observation method such as TEM.
  • An oxide semiconductor can be improved in carrier mobility and reliability by being changed from amorphous to crystalline.
  • the melting point as an oxide of indium oxide or gallium oxide is high.
  • Antimony oxide (Sb 2 O 3 ) and bismuth oxide (Bi 2 O 3 ) have a melting point of 1000 ° C. or lower, and the oxide has a low melting point.
  • the effect of antimony oxide having a low melting point causes crystallization of the composite oxide.
  • the temperature can be lowered.
  • an oxide semiconductor that can be easily crystallized from an amorphous state to a microcrystalline state can be provided.
  • An oxide semiconductor can improve carrier mobility by increasing its crystallinity.
  • the oxide semiconductor according to the embodiment of the present invention is formed at a substrate temperature of room temperature (for example, 25 ° C.) to less than 200 ° C., and is formed in a subsequent process after pattern formation of the channel layer. Electrical properties can be improved by low-temperature annealing at °C. Annealing together with the second conductive wiring after the formation of the thin film transistor is simple from the viewpoint of omitting the process.
  • the oxide semiconductor and the conductive wiring according to the embodiment of the present invention have extremely strong adhesion to a base layer (insulating layer such as silicon oxide) and a glass substrate.
  • a complex oxide rich in zinc oxide, gallium oxide, or antimony oxide can be used.
  • a complex oxide rich in zinc oxide, gallium oxide, or antimony oxide can be used.
  • a complex oxide rich in zinc oxide, gallium oxide, or antimony oxide can be used.
  • a complex oxide rich in zinc oxide, gallium oxide, or antimony oxide can be used as an atomic ratio of metal elements of a metal oxide target used for sputtering (atomic ratio not counting oxygen).
  • Sb can be replaced with, for example, Zn (zinc) or Bi (bismuth).
  • IAGO a composite oxide of indium oxide, antimony oxide, and gallium oxide may be referred to as IAGO.
  • the In content may be further increased.
  • Sn may be added to the above complex oxide.
  • a composite oxide including a quaternary composition including In 2 O 3 , Ga 2 O 3 , Sb 2 O 3 , and SnO 2 is obtained, or In 2 O 3 , Sb 2 O 3 , and A composite oxide containing a ternary composition containing SnO 2 is obtained, and the carrier concentration can be adjusted.
  • SnO 2 having a different valence from In 2 O 3 , Ga 2 O 3 , Sb 2 O 3 , and Bi 2 O 3 serves as a carrier dopant.
  • composition of the composite oxide is not limited to the above composition.
  • sputtering film formation is performed using a target obtained by adding tin oxide to a ternary metal oxide containing indium oxide, gallium oxide, and antimony oxide.
  • a composite oxide with an improved carrier concentration can be formed.
  • by performing sputtering film formation using a target obtained by adding tin oxide to a ternary metal oxide of indium oxide, gallium oxide, and bismuth oxide a composite oxide with improved carrier concentration is obtained.
  • a film can be formed.
  • the carrier concentration and carrier mobility the film formation conditions of the composite oxide (oxygen gas used for the introduced gas, substrate temperature, film formation rate, etc.), the annealing conditions after film formation, and the composition of the composite oxide
  • a desired carrier concentration and carrier mobility can be obtained.
  • increasing the composition ratio of indium oxide tends to improve carrier mobility.
  • crystallization of the composite oxide can be promoted by an annealing process in which heat treatment is performed under a temperature condition of 200 ° C. to 700 ° C., and carrier mobility of the composite oxide can be improved.
  • a thin film transistor (active element) having a channel layer formed of an n-type oxide semiconductor and a thin film transistor (active element) having a channel layer formed of an n-type silicon semiconductor are disposed one by one in the same pixel,
  • a light emitting layer such as an LED or an organic EL (OLED) can be driven so as to make use of the characteristics of each channel layer of the thin film transistor.
  • an n-type polysilicon thin film transistor is adopted as a driving transistor for applying a voltage (current) to the light emitting layer, and a switching transistor for sending a signal to the polysilicone thin film transistor
  • An n-type oxide semiconductor thin film transistor can be employed.
  • a display device DSP2 including a light emitting layer composed of an organic EL element can be realized.
  • the configuration in which the light emitting layer 92 is formed on the array substrate 500 (second substrate) as the driving device has been described.
  • the drive device may be formed not only on the array substrate 500 but also on the display device substrate 400 (first substrate).
  • a drive device may be formed on each of the display device substrate 400 and the array substrate 500, and the display device substrate 400 and the array substrate 500 may be bonded so that the surfaces on which the drive devices are formed face each other.
  • the second conductive wiring for supplying the electric signal applied to the driving device formed on the two substrates can be formed on each of the two substrates.
  • a touch driving voltage can be applied to the touch wiring which is a conductive wiring by the driving device formed on the display device substrate 400.
  • the driving device can be a thin film transistor including a channel layer formed of an oxide semiconductor. Also in this case, the same effect as the above-described embodiment can be obtained.
  • the light emitting layer 92 may be an inorganic light emitting diode layer.
  • the light emitting layer 92 may have a structure in which inorganic LED chips are arranged in a matrix. In this case, minute LED chips each emitting red light, green light, and blue light may be mounted on the array substrate 500. As a method of mounting the LED chip on the array substrate 500, mounting by face-down may be performed. That is, the light emitting diode layer (functional device) is provided on the surface of the array substrate 500 facing the display device substrate 400.
  • the light emitting layer 92 is composed of inorganic LEDs
  • a blue light emitting diode or a blue-violet light emitting diode is disposed on the array substrate 500 (substrate 45) as the light emitting layer 92.
  • a green phosphor is laminated on the green pixel, and a red phosphor is laminated on the red light emitting pixel.
  • an inorganic LED can be easily formed on the array substrate 500.
  • green light emission and red light emission can be obtained from each of the green phosphor and the red phosphor by excitation with blue light generated from the blue-violet light emitting diode.
  • an ultraviolet light emitting diode may be disposed on the array substrate 500 (substrate 45) as the light emitting layer 92.
  • a blue phosphor is laminated on the blue pixel
  • a green phosphor is laminated on the green pixel
  • a red phosphor is laminated on the red pixel.
  • an inorganic LED can be easily formed on the array substrate 500.
  • a green pixel, a red pixel, or a blue pixel can be formed by a simple method such as a printing method. For these pixels, it is desirable to adjust the size of the pixels from the viewpoint of the light emission efficiency and color balance of each color.
  • a change in capacitance generated between the first touch sensing wiring 3 (first conductive wiring) and the second touch sensing wiring 2 (third conductive wiring) is detected to perform touch sensing.
  • One of the first touch sensing wiring 3 and the second touch sensing wiring 2 can be used for an RFID (IC card or the like) reader, for example.
  • the frequency of touch drive is several KHz, the frequency used for RFID is 13.56 MHz, and the frequency is different.
  • the display device DSP ⁇ b> 2 may be provided with a changeover switch from a touch drive frequency to an RFID frequency.
  • the display device DSP2 can be used as an RFID reader by switching the drive frequency of the conductive wiring in a time-sharing manner.
  • the display device DSP2 according to the embodiment of the present invention can be applied to an electronic payment system or a short-range communication system.
  • the changeover switch may be a part of an image displayed on the display screen of the display device DSP2.
  • the function of the RFID reader can be incorporated into the display device DSP2 by adjusting the film thickness, line width, pattern shape, etc. of the conductive wiring.
  • the pattern shape means adjusting an antenna shape such as a monopole, a dipole, or a loop in accordance with the frequency to be used.
  • a fourth conductive wiring, a fifth conductive wiring, or the like may be formed through a high dielectric constant insulating layer below the conductive wiring in a cross-sectional view.
  • an impedance matching circuit (resonance frequency adjustment) driven by a driving device may be formed on the array substrate 500, and an electrical connection with an antenna provided on the display device substrate 400 may be performed.
  • the frequency used for the RFID may be a higher frequency such as VHF or UHF.
  • FIG. 10 is a sectional view partially showing a display device DSP3 according to the third embodiment of the present invention.
  • FIG. 11 is a cross-sectional view partially showing the display device substrate 600 constituting the display device DSP3 according to the third embodiment of the present invention, and enlarges the touch sensing wiring (first conductive wiring) indicated by the symbol P. It is an expanded sectional view shown.
  • FIG. 10 is a sectional view partially showing a display device DSP3 according to the third embodiment of the present invention.
  • FIG. 11 is a cross-sectional view partially showing the display device substrate 600 constituting the display device DSP3 according to the third embodiment of the present invention, and enlarges the touch sensing wiring (first conductive wiring) indicated by the symbol P. It is an expanded sectional view shown.
  • FIG. 10 is a sectional view partially showing a display device DSP3 according to the third embodiment of the present invention.
  • FIG. 11 is a cross-sectional view partially showing the display device substrate 600 constituting the display device DSP3
  • FIG. 12 is a plan view partially showing the array substrate 700 constituting the display device according to the third embodiment of the present invention, and is a view along the line DD ′ shown in FIG.
  • FIG. 13 is a sectional view partially showing a display device according to the third embodiment of the present invention, and is a view along the line EE ′ shown in FIG.
  • the functional device is a liquid crystal layer
  • the driving device is a thin film transistor (active element).
  • the display device DSP3 includes a display device substrate 600 (first substrate), an array substrate 700 (second substrate), a display device substrate 600, and an array substrate 700. And a liquid crystal layer 800 disposed between the two.
  • the display device substrate 600 includes a transparent substrate 65 (substrate body) and a first touch sensing wiring 611 disposed on the transparent substrate 65.
  • the array substrate 700 includes a transparent substrate 62, a second touch sensing wiring 774 (conductive wiring, third conductive wiring), and a source wiring 66 (conductive wiring, second conductive wiring).
  • the display device substrate 600 and the array substrate 700 are bonded to each other with a liquid crystal layer 800 interposed therebetween.
  • the display device substrate 600 includes a first light absorption layer 604 and a second light absorption layer 605 that sandwich the first touch sensing wiring 611 (conductive wiring, first conductive wiring). Yes.
  • the first light absorption layer 604 is provided to improve the visibility when an observer observes the display surface of the display device DSP3.
  • the second light absorption layer 605 suppresses re-reflected light generated from a backlight unit (not shown) or reflected light propagating through the display unit 110 from being incident on the opening of the thin film transistor. It is formed to reduce Note that the color filter 51 (RGB) may be omitted from the display device substrate 600.
  • RGB color filter 51
  • the first touch sensing wiring 611 and the second touch sensing wiring 774 are orthogonal in a plan view, and can be used as a detection wiring or a driving wiring in touch sensing.
  • the second touch sensing wiring 774 is parallel to the gate wiring 75 in plan view, and the source wiring 66 serves as a source wiring that is a video signal line.
  • the liquid crystal layer 800 is a horizontally aligned liquid crystal, and is driven by a fringe electric field generated between the pixel electrode 71 and the common electrode 72 on the array substrate 700.
  • FIG. 10 illustration of optical films such as an alignment film and a polarizing plate is omitted.
  • FIG. 13 the change in the capacitance C3 between the first touch sensing wiring 611 (shown by a broken line) located in the back of the page and the second touch sensing wiring 774 on the insulating layer 723 disposed on the array substrate 700. Touch sensing is performed by detecting.
  • the first touch sensing wiring 611 and the second touch sensing wiring 774 are orthogonal to each other in a plan view viewed from the observer.
  • the pixel electrode 71 extends in the X-axis direction and is arranged for each pixel. As shown in FIG. 13, the pixel electrode 71 is provided on the insulating layer 723 and disposed on the surface of the array substrate 700 facing the liquid crystal layer 800.
  • a thin film transistor 73 (active element) that applies a liquid crystal driving voltage to the pixel electrode 71 via an insulating layer 721 is disposed on the array substrate 700.
  • the thin film transistor 73 includes a gate electrode 76, a source electrode 77, a drain electrode 78, and a channel layer 79.
  • the gate electrode 76 is electrically linked to the gate wiring 75.
  • the source electrode 77 is electrically linked to the source wiring 66.
  • the second touch sensing wiring 774 extending in the Y direction is parallel to the gate wiring 75 and is disposed at a position overlapping in plan view.
  • the first touch sensing wiring 611 that extends in the X direction orthogonal to the Y direction is parallel to the source wiring 66 that is the second conductive wiring, and is disposed at a position overlapping in plan view.
  • the copper alloy layer 5 is sandwiched between the first conductive metal oxide layer 6 and the second conductive metal oxide layer 4. It has a configuration.
  • the copper alloy layer 5 uses a copper alloy of 3 at% calcium, 0.6 at% zinc, and the balance being copper.
  • the electrical resistivity of the copper alloy layer 5 is about 3 ⁇ cm. Note that the electrical resistivity of the copper alloy layer 5 may vary by around ⁇ 30% depending on the method of forming the copper alloy layer 5 and the annealing conditions. In a configuration in which the copper alloy layer 5 is sandwiched between the first conductive metal oxide layer 6 and the second conductive metal oxide layer 4, the electrical resistivity is often improved by heat treatment (annealing).
  • the ratio of elements that do not count oxygen is 4 at% zinc, 4 at% antimony, and the balance is indium. It is. As described above, if the amount of zinc added exceeds 10 at%, the alkali resistance of the conductive metal oxide layer decreases, so the amount of zinc added is preferably less than 10 at%.
  • the upper limit of the total amount of zinc, gallium and antimony added is 15 at%.
  • the lower limit of the total amount of zinc, gallium and antimony added is 0.2 at%.
  • this addition amount is less than 0.2 at%, indium oxide composite oxide grains tend to abnormally grow easily in heat treatment such as annealing the conductive metal oxide layer, and the unstable conductive metal oxide layer It is easy to become.
  • the gate insulating layer was formed of cerium oxide.
  • the source wiring 66 is the second conductive wiring. Similar to the first and second embodiments, the second conductive wiring has a configuration in which a copper alloy layer is sandwiched between a first conductive metal oxide layer and a second conductive metal oxide layer.
  • the source electrode 77 and the drain electrode 78 are formed with the same configuration and material as the conductive wiring in the same process of forming the source wiring 66.
  • the conductive wiring in this embodiment plays a role of sending a video signal to the thin film transistor.
  • two gate wirings per pixel may be used as scanning signal lines (gate wirings).
  • reverse polarity data is written to the odd-numbered scanning signal lines and the even-numbered scanning signal lines.
  • data of opposite polarity may be written in the odd-numbered column and even-numbered column of adjacent pixels, respectively, and data of opposite polarity to the previous display period may be written in the next display period (see, for example, 7-181927).
  • the number of active elements (TFTs) per pixel may be one or more in any method.
  • the liquid crystal driving technique described above can be applied to the present invention.
  • the display device according to the above-described embodiment can be applied in various ways.
  • Electronic devices to which the display device according to the above-described embodiments can be applied include mobile phones, portable game devices, portable information terminals, personal computers, electronic books, video cameras, digital still cameras, head mounted displays, navigation systems, sound Examples include playback devices (car audio, digital audio player, etc.), copiers, facsimiles, printers, printer multifunction devices, vending machines, automatic teller machines (ATMs), personal authentication devices, optical communication devices, and the like.
  • ATMs automatic teller machines

Abstract

本発明の表示装置は、第１基板と、機能デバイスと、導電配線と、前記導電配線に印加される電気信号に応じて前記機能デバイスを駆動する駆動デバイスとを有し、前記第１基板に対向配置された第２基板と、を備る。前記導電配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある。

Description

表示装置及び表示装置基板
　本発明は、表示装置及び表示装置基板に係る。
　従来、表示装置に用いられる機能素子や表示素子、静電容量センサや光センサ等に用いられる入力素子、記憶素子、ＲＦＩＤ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）素子、薄膜トランジスタ（ＴＦＴ：　Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）やダイオード等のアクティブ素子においては、導電配線が用いられている。電気信号の遅延を解消するため、低抵抗の導電配線が要求されている。
　このような導電配線として、アルミニウム配線が多用されている。アルミニウム配線は、低抵抗配線であり、アルミニウムが不動態化することで実用的な信頼性が得られる。
　しかしながら、高純度かつ高導電性のアルミニウム配線においては、アルミニウム配線を備える機能デバイスの製造過程における熱履歴や、長期的な使用や保存等に起因して、アルミニウム配線の表面にヒロック（半球状等の突起物）が発生しやすく、絶縁不良等の信頼性低下を起こしやすい。
　高純度のアルミニウムは、２．７μΩｃｍの電気抵抗率を有する。上述したヒロックが発生する問題を解消するため、従来、Ｎｄ（ネオジム）やＴａ（タンタル）等の金属が少量添加されたアルミニウム合金が用いられている。
　ＮｄやＴａの添加によるアルミニウム合金の電気抵抗率の増加率は、各々、３．７μΩｃｍ／ａｔ％、８．６μΩｃｍ／ａｔ％である。換言すれば、Ｎｄをアルミニウムに１ａｔ％添加することで、得られるアルミニウム合金の電気抵抗率は、計算上、６．４μΩｃｍとなり、悪化する。一般的に、アルミニウム合金配線の目標の電気抵抗率は、６μΩｃｍ以下とされている。
　一方、上述した導電配線として、銅合金配線が知られている。銅合金配線は、耐アルカリ性の観点で、アルミニウム合金配線より優れており、また、耐薬品性の観点で、優れた特性を有している。機能デバイスに用いられる導電配線として、銅合金配線の要求が高い。
　アルミニウムと比較し、高純度の銅は、１．７μΩｃｍの電気抵抗率を有し、アルミニウム合金配線に代わる導電配線として期待されている。しかしながら、銅配線は、銅配線に接続される部材や材料に対して拡散しやすく、信頼性の低下を招き、銅配線の表面は不動態化せずに銅酸化物の形成量が経時的に増加する欠点を抱えている。
　銅配線の表面に形成される銅酸化物の膜厚が厚くなると、表面抵抗が高くなり電気的実装に問題が生じる。銅酸化物の形成は、表面抵抗の増加に加え、コンタクト抵抗のばらつきによる薄膜トランジスタの閾値電圧（Ｖｔｈ）のばらつきにも影響を与えるため好ましくない。銅配線や銅合金配線と、各種配線や各種層膜との電気的な実装では、配線の表面に形成された銅酸化物を除去するために、キレート洗浄のような前処理を必要としていた。
　近年では、インジウムと亜鉛とを含む酸化物層で挟持された銅層を有する金属配線が提供されている（例えば、特許文献１参照）。特許文献１においては、酸化亜鉛の含有量は、１０重量％以上３５重量％未満とされている。特許文献１の［００５０］段落には、酸化亜鉛（ＺｎＯ）、インジウム酸化物（ＩｎＯ）等が表記されている。
　しかしながら、特許文献１の請求項１では、酸化物中の金属元素としてのインジウム、また、金属元素としての定義がない。このため、金属元素の原子比（ａｔ％）は明確でない。仮に、インジウム酸化物（ＩｎＯ）において金属元素の原子比を換算すると、酸化亜鉛の下限値１０重量％における、酸化物層における原子比は、約１５ａｔ％となる。インジウム元素と亜鉛元素の合計に対して亜鉛元素の量が１０ａｔ％を超えてくると、耐アルカリ性が低下してくる。
　特に、亜鉛元素の量が多いほど、上述した耐アルカリ性の低下は顕著に生じる。また、亜鉛元素の量が１０ａｔ％を超えてくると、酸化亜鉛と酸化インジウムの複合酸化物の表面抵抗が増大し、電気的実装での障害となる。特許文献１には、このような課題が開示されていない。更に、特許文献１には、銅のマイグレーションや拡散の問題については、何ら開示されていない。
　また、ガラス基板やシリコン基板に対する、銅の密着性を改善する技術として、亜鉛（Ｚｎ）、カルシウム（Ｃａ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）等を合金元素として銅に添加する技術が開示されている（例えば、特許文献２及び特許文献３参照）。
　しかしながら、特許文献２及び特許文献３では、ガラス基板あるいは薄膜トランジスタの半導体層に銅合金が直接接触する構成が採用されており、銅の下地層（ガラス基板や半導体層）に対して銅が拡散することを完全に抑制できない問題がある。特許文献２及び特許文献３には、当然ながら、銅合金層が導電性金属酸化物で挟持された３層構成による課題解決は開示されていない。
　また、銅合金で形成された導電配線が基板に直接形成されている構成において、例えば、配線幅が１０μｍ幅以下といった細線の場合、製造工程において基板から導電配線が剥離することがある。ウエットエッチング工程によって形成された導電配線は、その工程以降の工程、例えば、洗浄工程、半導体パターニング工程、現像工程等において、静電破壊に起因する部分的な剥離（導電配線の欠けや断線）が生じることがある。導電配線の線幅が細くなるほど、導電配線の剥離は顕著に生じやすくなる。このような製造工程における課題は、特許文献１及び特許文献２には開示されていない。また、特許文献１、特許文献２、及び特許文献３のいずれにも、静電容量方式でのタッチセンシングの技術は開示されていない。
日本国特開２０１４－７８７００号公報 日本国特開２０１１－９１３６４号公報 日本国特許第５０９９５０４号公報
　本発明は、上記の課題に鑑みてなされたものであって、銅の拡散や銅のマイグレーションの発生を防止することができ、電気的実装における信頼性を向上できる表示装置を提供する。
　また、本発明は、安定したタッチセンシングが可能であり、タッチセンシング感度の高く、良好な応答性が得られる表示装置及び表示装置基板を提供する。
　本発明の第１態様に係る表示装置であって、第１基板と、機能デバイスと、導電配線と、前記導電配線に印加される電気信号に応じて前記機能デバイスを駆動する駆動デバイスとを有し、前記第１基板に対向配置された第２基板と、を備え、前記導電配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある。
　本発明の第２態様に係る表示装置であって、第１導電配線を有する第１基板と、機能デバイスと、第２導電配線と、前記第２導電配線に印加される電気信号に応じて前記機能デバイスを駆動する駆動デバイスとを有し、前記第１基板に対向配置された第２基板と、を備え、前記第１導電配線及び前記第２導電配線の各々は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある。
　本発明の第２態様に係る表示装置において、前記第１基板又は前記第２基板に設けられ、平面視、前記第１導電配線が延在する方向に対して直交する方向に延在する第３導電配線と、前記第１導電配線と前記第３導電配線との間の静電容量の変化を検知してタッチセンシングを行う制御部と、を備え、前記第３導電配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にあってもよい。
　本発明の第１態様又は第２態様に係る表示装置において、前記第１元素は亜鉛であり、前記第２元素はカルシウムであってもよい。
　本発明の第１態様又は第２態様に係る表示装置において、前記第１導電性金属酸化物層及び前記第２導電性金属酸化物層は、主たる導電性金属酸化物として酸化インジウムを含有するとともに、酸化アンチモン、酸化亜鉛、及び酸化ガリウムから構成される群より選択される１種以上を含有する導電性金属酸化物であってもよい。
　本発明の第１態様又は第２態様に係る表示装置において、前記駆動デバイスは、ゲート絶縁層と接触しかつ酸化物半導体で構成されたチャネル層を有するとともに、前記機能デバイスを駆動する薄膜トランジスタであり、前記駆動デバイスは、前記第１基板と対向する前記第２基板の面に設けられてもよい。
　本発明の第１態様において、前記駆動デバイスは、ゲート絶縁層上に設けられたゲート電極を備え、前記ゲート電極は、前記導電配線の一部を構成してもよい。
　本発明の第２態様において、前記駆動デバイスは、ゲート絶縁層上に設けられたゲート電極を備え、前記ゲート電極は、前記第２導電配線の一部を構成してもよい。
　本発明の第１態様又は第２態様に係る表示装置において、前記酸化物半導体は、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化亜鉛（ＺｎＯ）から構成される群より選択される１種以上を含有し、少なくとも、酸化アンチモン（Ｓｂ２Ｏ３）、酸化ビスマス（Ｂｉ２Ｏ３）のうちいずれかを含んでもよい。
　本発明の第１態様又は第２態様に係る表示装置において、前記ゲート絶縁層は、酸化セリウムを含む酸化物、あるいは、酸化セリウムを含む酸窒化物であってもよい。
　本発明の第１態様又は第２態様に係る表示装置において、前記機能デバイスは、有機エレクトロルミネセンス層であり、前記有機エレクトロルミネセンス層は、前記第１基板と対向する前記第２基板の面に設けられてもよい。
　本発明の第１態様又は第２態様に係る表示装置において、前記機能デバイスは、発光ダイオード層であり、前記発光ダイオード層は、前記第１基板と対向する前記第２基板の面に設けられてもよい。
　本発明の第１態様又は第２態様に係る表示装置において、前記機能デバイスは、液晶層であり、前記液晶層は、前記第１基板と前記第２基板との間に配設されてもよい。
　本発明の第３態様に係る表示装置基板であって、基板本体と、前記基板本体上に設けられたブラックマトリクスと、平面視、前記ブラックマトリクスに対応する位置に設けられた第１タッチセンシング配線と、を備え、前記第１タッチセンシング配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある。
　本発明の第３態様に係る表示装置基板において、前記第１タッチセンシング配線を覆う絶縁層と、平面視、前記第１タッチセンシング配線が延在する方向に対して直交する方向に延在し、前記ブラックマトリクスに対応する位置にて前記絶縁層上に設けられた第２タッチセンシング配線と、を備え、前記第２タッチセンシング配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にあってもよい。
　本発明の態様によれば、銅合金を用いた導電配線を表示装置に用いても、銅の拡散や銅のマイグレーションの発生を防止することができ、電気的実装における信頼性を向上できる表示装置を提供することができる。本発明の態様によれば、導電配線やタッチセンシング配線の構成材料として、銅合金を用いたことで、安定したタッチセンシングが可能であり、タッチセンシング感度の高く、良好な応答性が得られる表示装置及び表示装置基板を提供することができる。
本発明の第１実施形態に係る表示装置を構成する制御部（映像信号制御部、システム制御部、及びタッチセンシング制御部）及び表示部を示すブロック図である。 本発明の第１実施形態に係る表示装置を構成するアレイ基板を部分的に示す平面図であり、観察者側から見た平面図である。 本発明の第１実施形態に係る表示装置を部分的に示す断面図であり、図２に示すＢ－Ｂ’線に沿う断面図である。 本発明の第１実施形態に係る表示装置を部分的に示す断面図であり、共通電極を拡大して示す拡大断面図である。 本発明の第１実施形態に係る表示装置を部分的に示す断面図であり、図２に示すＣ－Ｃ’線に沿う断面図である。 本発明の第１実施形態に係る表示装置を構成する表示装置基板を部分的に示す断面図であり、図３Ａに示すタッチセンシング配線（第１導電配線）を拡大して示す拡大断面図である。 本発明の第１実施形態に係る表示装置において、タッチセンシング配線がタッチ駆動電極として機能し、かつ、共通電極がタッチ検出電極として機能した場合の、タッチセンシング配線と共通電極との間に電界が生成された状態を示す模式断面図である。 本発明の第１実施形態に係る表示装置を示す模式断面図であり、指等のポインタが表示装置基板の観察者側の表面に接触或いは近接した時の電界の生成状態の変化を示す断面図である。 本発明の第２実施形態に係る表示装置を部分的に示す断面図である。 本発明の第２実施形態に係る表示装置を構成するアレイ基板を部分的に示す部分断面図である。 本発明の第３実施形態に係る表示装置を部分的に示す断面図である。 本発明の第３実施形態に係る表示装置を構成する表示装置基板を部分的に示す断面図であり、図１０の符号Ｐで示されたタッチセンシング配線（第１導電配線）を拡大して示す拡大断面図である。 本発明の第３実施形態に係る表示装置を構成するアレイ基板を部分的に示す平面図であり、図１０に示すＤ－Ｄ’線に沿う図である。 本発明の第３実施形態に係る表示装置を部分的に示す断面図であり、図１２に示すＥ－Ｅ’線に沿う図である。
　以下、図面を参照しながら本発明の実施形態について説明する。
　以下の説明において、同一又は実質的に同一の機能及び構成要素には、同一の符号を付し、その説明を省略又は簡略化し、或いは、必要な場合のみ説明を行う。各図においては、各構成要素を図面上で認識し得る程度の大きさとするため、各構成要素の寸法及び比率を実際のものとは適宜に異ならせてある。また、必要に応じて、図示が難しい要素、例えば、表示装置を構成する絶縁層、バッファ層、半導体のチャネル層を形成する複数層の構成、また、導電層を形成する複数層の構成等の図示が省略されている。
　本発明の実施形態に係る表示装置は、機能デバイスと、導電配線に印加される電気信号に応じて機能デバイスを駆動する駆動デバイスを備える。
　本発明の実施形態に係る機能デバイスとしては、タッチセンシングを制御する制御部、表示装置における表示機能を行う表示素子、機械要素部品、静電容量センサや光センサ等の入力素子、アクチュエータ、記憶素子等が挙げられる。具体的に、液晶（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、発光ダイオード（ＬＥＤ：　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、有機ＥＬ（ＯＬＥＤ：　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＥＭＳ（Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）素子、ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）素子、ＩＭＯＤ（Ｉｎｔｅｒｆｅｒｏｍｅｔｒｉｃ　Ｍｏｄｕｌａｔｉｏｎ　）素子、ＲＦＩＤ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）素子等が挙げられる。
　駆動デバイスとしては、薄膜トランジスタや薄膜ダイオード等のアクティブ素子等が挙げられる。薄膜トランジスタやダイオードは、導電配線を含む制御系回路からの電気信号により、上記機能デバイスを駆動できる機能を有することから駆動デバイスと呼ぶ。一例として、駆動デバイスは、ゲート絶縁層と接触しかつ酸化物半導体で構成されたチャネル層を有するとともに、機能デバイスを駆動する薄膜トランジスタである。なお、本発明においては、機能デバイスを駆動デバイスで駆動することを限定しない。以下の記載において、薄膜トランジスタをアクティブ素子と記載することがある。
　本発明の実施形態に係る第１基板や第２基板等に用いることの可能な基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板、シリコン、炭化シリコン、シリコンゲルマニウム等の半導体基板、あるいはプラスチック基板等が適用できる。
　例えば、第１基板としてガラス基板等の可視域透明な基板を用い、第２基板としてシリコン基板等を用いて反射型の表示装置を構成することができる。
　マイクロＬＥＤ等の発光素子をマトリクス状に配列させた大型表示装置や、プロジェクターやヘッドマウンティングディスプレイ用の小型表示装置にも、本発明を適用できる。
　第１基板や第２基板、また、第１導電配線、第２導電配線、第３導電配線等に用いられる「第１」や「第２」等の序数詞は、構成要素の混同を避けるために付しており、数量を限定しない。第１導電配線、第２導電配線、第３導電配線は、以下の記載で、単に導電配線とすることがある。
　第１導電性金属酸化物層及び第２導電性金属酸化物層は、以下の説明において、単に導電性金属酸化物層と略称することがある。本発明の実施形態に係る表示装置は、静電容量方式によるタッチセンシング機能を有することができる。後述するように、第１導電配線や第３導電配線等の導電配線は、タッチセンシングの検出配線や駆動配線として用いることができる。以下の記載において、タッチセンシングに関わる導電配線、電極、及び信号を、単に、タッチ配線、タッチ駆動配線、タッチ検出配線、タッチ電極、及びタッチ駆動信号と呼称することがある。タッチセンシング配線にタッチセンシングの駆動のために印加される電圧をタッチ駆動電圧と呼び、表示機能層である液晶層の駆動のために共通電極と画素電極間に印加される電圧を液晶駆動電圧と呼称する。有機ＥＬ層を駆動する電圧を有機ＥＬ駆動電圧と呼称する。共通電極に接続される導電配線はコモン配線と呼称することがある。
（第１実施形態）
（表示装置ＤＳＰ１の機能構成）
　以下、本発明の第１実施形態に係る表示装置ＤＳＰ１を、図１から図７を参照しながら説明する。
　以下に述べる各実施形態においては、特徴的な部分について説明し、例えば、通常の液晶表示装置に用いられている構成要素と本実施形態に係る表示装置との差異がない部分については説明を省略する。
　本発明の実施形態に係る表示装置ＤＳＰ１において、機能デバイスは液晶層であり、駆動デバイスは薄膜トランジスタ（アクティブ素子）である。
　また、本発明の実施形態に係る表示装置ＤＳＰ１は、インセル方式を用いている。ここで、「インセル方式」とは、タッチセンシング機能が液晶表示装置に内蔵された液晶表示装置、或いは、タッチセンシング機能を液晶表示装置と一体化した液晶表示装置を意味する。通常、液晶層を介して表示装置基板とアレイ基板（ＴＦＴ基板）を貼り合わせた液晶表示装置においては、表示装置基板及びアレイ基板の各々の外側の面に偏光フィルムが貼付されている。換言すれば、本発明の実施形態に係るインセル方式の液晶表示装置とは、互いに対向する２つの偏光フィルムの間に位置するとともに厚み方向において液晶表示装置を構成するいずれかの部位に、タッチセンシング機能を具備する液晶表示装置である。
　図１は、本発明の第１実施形態に係る表示装置ＤＳＰ１を示すブロック図である。図１に示すように、本実施形態に係る表示装置ＤＳＰ１は、表示部１１０と、表示部１１０及びタッチセンシング機能を制御するための制御部１２０とを備えている。
　制御部１２０は、公知の構成を有し、映像信号制御部１２１（第一制御部）と、タッチセンシング制御部１２２（第二制御部）と、システム制御部１２３（第三制御部）とを備えている。
　映像信号制御部１２１は、アレイ基板２００に設けられた共通電極１７（後述）を定電位とするとともに、アレイ基板２００に設けられたゲート配線１０（後述、走査線）及びソース配線３１（後述、信号線）に信号を送る。映像信号制御部１２１が共通電極１７と画素電極２０（後述）との間に表示用の液晶駆動電圧を印加することで、アレイ基板２００上でフリンジ電界が発生し、フリンジ電界に沿って液晶分子が回転し、液晶層３００が駆動される。これにより、アレイ基板２００上に画像が表示される。複数の画素電極２０の各々には、ソース配線（信号線）を介して、例えば、矩形波の映像信号が個別に印加される。また、矩形波としては、正又は負の直流矩形波或いは交流矩形波でもよい。映像信号制御部１２１は、このような映像信号をソース配線に送る。
　タッチセンシング制御部１２２は、タッチセンシング配線３（第１導電配線）にタッチセンシング駆動電圧を印加し、タッチセンシング配線３と共通電極１７（第２導電配線）との間に生じる静電容量の変化を検出し、タッチセンシングを行う。
　システム制御部１２３は、映像信号制御部１２１及びタッチセンシング制御部１２２を制御し、液晶駆動と静電容量の変化の検出とを交互に、即ち、時分割で行うことが可能である。また、システム制御部１２３は、液晶駆動周波数とタッチセンシング駆動周波数とを異なる周波数で、或いは、異なる電圧で、液晶を駆動する機能を有してもよい。
　このような機能を有するシステム制御部１２３においては、例えば、表示装置ＤＳＰ１が拾ってしまう外部環境からのノイズの周波数を検知し、ノイズ周波数とは異なるタッチセンシング駆動周波数を選択する。これによって、ノイズの影響を軽減することができる。また、このようなシステム制御部１２３においては、指やペン等のポインタの走査速度に合わせたタッチセンシング駆動周波数を選定することもできる。
　図１に示す構成を有する表示装置ＤＳＰ１において、共通電極１７は、共通電極１７と画素電極２０との間に表示用の液晶駆動電圧を印加して液晶を駆動する機能と、タッチセンシング配線３と共通電極１７との間に生じる静電容量の変化を検出するタッチセンシング機能とを併せ持つ。本発明の実施形態に係るタッチセンシング配線は、導電率の良い金属層で形成することができるため、タッチセンシング配線の抵抗値を下げてタッチ感度を向上させることができる（後述）。
　制御部１２０は、後述するように、映像表示の安定期間、及び、映像表示後の黒表示安定期間の少なくとも一方の安定期間で、タッチセンシング配線３及び共通電極１７によるタッチセンシング駆動を行う機能を有することが好ましい。
（表示装置ＤＳＰ１の構造）
　本実施形態に係る液晶表示装置は、後述する実施形態に係る表示装置基板を具備することができる。また、以下に記載する「平面視」とは、観察者が液晶表示装置の表示面（表示装置用基板の平面）を観察する方向から見た平面を意味する。本発明の実施形態に係る液晶表示装置の表示部の形状、又は画素を規定する画素開口部の形状、液晶表示装置を構成する画素数は限定されない。ただし、以下に詳述する実施形態では、平面視、画素開口部の短辺の方向をＸ方向と規定し、長辺の方向（長手方向）をＹ方向と規定し、更に、透明基板の厚さ方向をＺ方向と規定し、液晶表示装置を説明する。以下の実施形態において、上記のように規定されたＸ方向とＹ方向を切り換えて、液晶表示装置を構成してもよい。
　また、図２～図７においては、液晶層３００に初期配向を付与する配向膜、偏光フィルム、位相差フィルム等の光学フィルム、保護用のカバーガラス等は、省略されている。表示装置ＤＳＰ１の表面及び裏面の各々には、光軸がクロスニコルとなるように、偏光フィルムが貼付されている。
　本実施形態に係る表示装置ＤＳＰ１においては、ＦＦＳ液晶駆動方式（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）が採用されている。この液晶駆動方式では、共通電極１７と画素電極２０との間に生じる電界、特に、フリンジと呼ばれる電極端部において生じる電界によって液晶層３００を構成する液晶分子が駆動される。なお、本発明は、ＦＦＳ液晶駆動方式を限定しない。液晶層として、垂直配向の液晶層が採用されてもよい。
　図２は、本発明の第１実施形態に係る表示装置ＤＳＰ１を構成するアレイ基板２００を部分的に示す平面図であり、観察者側から見た平面図である。図２においては、アレイ基板の構造を分かり易く説明するために、アレイ基板に対向する表示装置基板の図示が省略されている。
　表示装置ＤＳＰ１は、アレイ基板２００上に、複数のソース配線３１と、複数のゲート配線１０と、複数のコモン配線３０（導電配線、第２導電配線）とを備える。ソース配線３１の各々は、Ｙ方向（第１方向）に延びる線状パターンを有するように形成されている。ゲート配線１０の各々及びコモン配線３０の各々は、Ｘ方向（第２方向）に延びる線状パターンを有するように形成されている。即ち、ソース配線３１は、ゲート配線１０及びコモン配線３０に直交している。コモン配線３０は、複数の画素開口部を横断するようにＸ方向に延在している。複数の画素開口部とは、透明基板２２上に定義された領域である。
　図２において、複数の画素開口部は、複数のソース配線３１と、複数のゲート配線１０とでマトリクス状に区画されている。なお、第１方向と第２方向はほぼ直交していれば良く、第１方向と第２方向を入れ替えることができる。
　また、第１方向に「延線」は、個々の画素形状が、例えば、くの字（ｄｏｇ　ｌｅｇ　ｐａｔｔｅｒｎ）に屈曲した形状であってもよいこと、あるいは、平行四辺形状でもよいことを意味しており、画素配列として第１の方向に並んでいるマトリクスであることを意味する。第２方向に「延線」の意味も同様である。画素配列の全体として、第１方向と第２方向は直交する。
　更に、表示装置ＤＳＰ１は、マトリクス状に配置された複数の画素電極２０と、画素電極２０に対応するように設けられ、かつ、画素電極２０に接続されている複数のアクティブ素子２８（薄膜トランジスタ）とを備える。画素電極２０は、複数の画素開口部の各々に設けられている。具体的に、複数の画素電極２０の各々にアクティブ素子２８が接続されている。図２に示す例では、画素電極２０の右上端の位置に、アクティブ素子２８が設けられている。
　アクティブ素子２８は、ソース配線３１に接続されているソース電極２４（後述）と、チャネル層２７（後述）と、ドレイン電極２６（後述）と、絶縁層１３（後述）を介してチャネル層２７に対向配置されたゲート電極２５とを備える。アクティブ素子２８のゲート電極２５は、ゲート配線１０（導電配線、第２導電配線）の一部を構成しており、ゲート配線１０に接続されている。
　本実施形態において、表示装置ＤＳＰ１は、複数の画素を備えており、一つの画素電極２０が一つの画素を形成している。アクティブ素子２８によるスイッチング駆動により、複数の画素電極２０の各々に電圧（正負の電圧）が付与され、液晶が駆動される。以下の説明では、画素電極２０によって液晶駆動が行われる領域を、画素、画素開口部、或いは画素領域と称する場合がある。この画素は、平面視、ソース配線３１と、ゲート配線１０とで区画されている領域である。
　更に、表示装置ＤＳＰ１は、Ｚ方向において画素電極２０に対向する位置に共通電極１７を備えている。特に、一つの画素電極２０に対して２つのストライプパターンを有する共通電極１７が設けられている。共通電極１７は、複数の画素開口部の各々に設けられている。共通電極１７は、Ｙ方向において延在しており、画素電極２０の長手方向に平行である。Ｙ方向における共通電極１７の長さＥＬは、Ｙ方向における画素電極２０の長さよりも大きい。共通電極１７は、後述するスルーホール２０Ｓ、コンタクトホールＨを通じて、コモン配線３０と電気的に接続されている。コンタクトホールＨは、図２に示すように、共通電極１７の導電パターン（電極部１７Ａ、ストライプパターン）の長手方向における中央に位置している。
　一画素内での共通電極１７の本数及びコンタクトホールの数は、例えば、画素幅（画素サイズ）により調整できる。
　Ｘ方向において、共通電極１７の幅Ｗ１７Ａは、例えば、約３μｍである。互いに隣接する共通電極１７の間のピッチＰ１７Ａ（距離）は、例えば、約４μｍである。具体的には、一つの画素上だけでなく、互いに隣接する画素間においても、Ｘ方向にてピッチＰ１７Ａで、共通電極１７が互いに離間している。
　図２に示す例では、一つの画素電極２０に対して２つのストライプパターンを有する共通電極１７が設けられているが、本発明は、この構成を限定しない。画素電極２０の大きさに応じて、共通電極１７の本数は、１本以上さらには３本以上であってもよい。この場合、共通電極１７の幅Ｗ１７Ａ及びピッチＰ１７Ａは、画素サイズ等や設計に応じて適宜変更可能である。
　図３Ａは、本発明の第１実施形態に係る表示装置ＤＳＰ１を部分的に示す断面図であり、図２に示すＢ－Ｂ’線に沿う断面図である。図３Ｂは、本発明の第１実施形態に係る表示装置ＤＳＰ１を部分的に示す断面図であり、共通電極を拡大した拡大断面図である。
　図４は、本発明の第１実施形態に係る表示装置ＤＳＰ１を部分的に示す断面図であり、図２に示すＣ－Ｃ’線に沿う断面図である。
　図３Ａは、タッチセンシング配線３と共通電極１７との距離Ｗ１を示している。換言すれば、この距離Ｗ１は、透明樹脂層１６、カラーフィルタ５１（ＲＧＢ）、図示されていない配向膜、及び液晶層３００を含む空間におけるＺ方向の距離である。この空間には、アクティブ素子、ソース配線、及び画素電極は含まれていない。本実施形態において、距離Ｗ１で示されるこの空間をタッチセンシング空間と呼称する。アクティブ素子やソース配線等のノイズ源から生じるノイズは、一般に３次元の放射状に放出される。このため、ノイズの大きさは、距離Ｗ１の３乗分の１となる（距離が大きいほどノイズの影響が小さくなる）。従って、図３Ａに示すように、タッチセンシング空間は、アクティブ素子やソース配線等のノイズ源を含まないため、タッチセンシング精度を向上できる。
　図３Ａは、タッチセンシング配線３とソース配線３１との距離Ｗ２を示している。距離Ｗ２に示されるように、タッチセンシング配線３とソース配線３１とは大きく離間している。加えて、図２に示されるように、共通電極１７とソース配線３１は平面視において重畳していないため、ソース配線３１に起因する寄生容量は極めて小さい。更に、タッチセンシング空間に最も近い位置に設けられている共通電極１７は、画素の長手方向において画素単位で細切れの形状を有する。このため、複数の画素を跨ぐように直線形状で延在している共通電極が設けられている場合と比較して、本実施形態に係る共通電極１７は、寄生容量を小さくすることができる。
　図３Ａに示す構造によれば、ソース配線３１に供給される映像信号に起因するノイズがタッチセンシング配線３（第１導電配線）に与える影響を抑制することができ、タッチセンシング配線３とソース配線３１との間に発生する寄生容量を減少させることができる。
　表示装置ＤＳＰ１は、表示装置基板１００（第１基板、対向基板）と、表示装置基板１００に向かい合うように貼り合わされたアレイ基板２００（第２基板）と、表示装置基板１００及びアレイ基板２００によって挟持された液晶層３００（機能デバイス）とを備える。
　表示装置ＤＳＰ１に内部に光Ｌを供給するバックライトユニットＢＵは、表示装置ＤＳＰ１を構成するアレイ基板２００の裏面（液晶層３００が配置されるアレイ基板２００の透明基板の面とは反対面）に設けられている。なお、バックライトユニットＢＵは、表示装置ＤＳＰ１の側面に設けてもよい。この場合、例えば、バックライトユニットＢＵから出射された光を表示装置ＤＳＰ１に内部に向けて反射させる反射板、導光板、或いは、光拡散板等がアレイ基板２００の透明基板２２の裏面に設けられる。バックライトユニットＢＵの光源には、ＬＥＤを用いることができる。
（表示装置基板１００）
　表示装置基板１００は、透明基板２１（基板本体）と、透明基板２１上に設けられたタッチセンシング配線３と、タッチセンシング配線３を覆うように形成されたカラーフィルタ５１（ＲＧＢ）と、カラーフィルタ５１を覆うように形成された透明樹脂層１６（絶縁層）とを備えている。
　タッチセンシング配線３は、タッチ駆動電極（タッチ駆動配線）として機能する。表示装置ＤＳＰ１においては、タッチセンシング配線３と共通電極１７間の静電容量の変化を検知することで、タッチセンシングの検出が行われる。
　タッチセンシング配線３は、黒色層８と、黒色層８の上方に設けられた金属積層構造を有する。平面視において、透明基板２１上に設けられたブラックマトリクス（黒色層）に対応する位置にタッチセンシング配線３が設けられている。タッチセンシング配線３は、３層積層構造を有する。また、第１導電性金属酸化物層６の表面（液晶層側）にさらに黒色層や光吸収層を積層してもよい。平面視、タッチセンシング配線３と黒色層８の、線幅の等しい部分があってもよい。
（銅合金層５）
　図５に示すように、タッチセンシング配線３は、第１導電性金属酸化物層６と第２導電性金属酸化物層４とによって銅合金層５が挟持された構成を有する。
　このような配線構造は、タッチセンシング配線３だけでなく、アレイ基板２００上に形成された各種配線にも適用することができる。具体的に、本発明の導電配線又は第２導電配線に対応するゲート配線１０、ソース配線３１、コモン配線３０等においても、第１導電性金属酸化物層６と第２導電性金属酸化物層４とによって銅合金層５が挟持された配線構造を適用することができる。
　以下に、銅合金層５について具体的に説明する。
　銅合金層５は、銅に固溶する第１元素と、銅及び第１元素より電気陰性度が小さい第２元素とを含む。第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素である。銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある。第１元素は亜鉛であり、第２元素はカルシウムである。
　具体的に、銅合金層５の組成に関し、銅合金層５は、カルシウム２ａｔ％、亜鉛０．５ａｔ％、残部が銅である銅合金を用いている。銅合金層５の電気抵抗率は、２．６μΩｃｍである。
　銅合金層５の電気抵抗率は、銅合金層５の成膜方法やアニール条件によって、±３０％前後の変化があり得る。例えば、ガラス基板等に銅合金層が直接形成された構成では、成膜時の熱処理で、さらには、成膜後の熱処理で、銅合金層が酸化され（ＣｕＯ、酸化銅を形成する）、抵抗値が悪化する。また、銅合金層を構成する合金元素が低い濃度で添加されている銅合金、即ち、希薄合金においては、酸化銅の形成と共に、銅合金のグレインが大きくなり過ぎてしまう。このため、隙間のある粗大なグレインバウンダリー（結晶粒界）が形成されてしまい、銅合金層の表面が粗くなり、抵抗値を悪化させることがある。
　本発明の実施形態においては、銅合金層５が第１導電性金属酸化物層６と第２導電性金属酸化物層４によって挟持された構成が採用されている。この構成では、熱処理（アニール）により電気抵抗率が改善されることが多い。換言すれば、本発明の実施形態において、銅合金層５が導電性金属酸化物で覆われることにより、銅合金層５の表面酸化が抑制される。また、銅合金層５の表面及び裏面に形成された導電性金属酸化物層による規制（アンカリング）によって、銅合金層５のグレインが極端に粗大化することがなく、銅合金層５の表面が粗くならない。銅合金層５を構成する合金元素が低い濃度（例えば、０．２ａｔ％前後）で添加されている銅合金層５であっても、結晶粒（グレイン）が大きくなりにくく、グレインバウンダリーによるキャリア散乱（電気抵抗率の悪化）を抑制することができる。
　電気抵抗率の悪化を抑制する効果に関し、特に、銅に添加される合金元素の電気抵抗率上昇率が１μΩｃｍ／ａｔ％の元素の場合であって、かつ、銅合金層５が第１導電性金属酸化物層６と第２導電性金属酸化物層４によって挟持された構成の場合に、顕著な効果が得られやすい。本実施形態は、銅合金層が大気雰囲気、窒素雰囲気、酸素雰囲気、水素雰囲気等に曝される場合とは全く異なり、銅合金層の表面及び裏面に形成された導電性金属酸化物層による規制（アンカリング）によって、銅合金層における緻密なグレインによる再結晶化が進み、銅合金層は低抵抗化しやすい。
　本発明の実施形態に係るタッチセンシング配線３において、銅合金層５と第１導電性金属酸化物層６との界面に、及び、銅合金層５と第２導電性金属酸化物層４との界面に、特に、銅合金層５の側面９（カラーフィルタ５１の着色層Ｒと銅合金層５との界面、カラーフィルタ５１の着色層Ｇと銅合金層５との界面）に、カルシウム酸化物が形成されている。カルシウム酸化物が銅合金層５の表面に形成されているので、銅の拡散が抑制され、信頼性の向上に寄与する。
　また、本発明の実施形態に係る銅合金層においては、意図的に酸素（Ｏ）を含ませる必要はない。酸素を多く含む銅合金層は、例えば、水やアルカリの存在で、銅合金層にボイドを発生させ、銅合金層の信頼性を低下する懸念がある。
　そこで、第１導電性金属酸化物層と銅合金層と第２導電性金属酸化物層の３層を、例えば、室温（２５℃）から２００℃未満の基板温度で連続成膜を行う。更に、チャネル層のパターンを形成した後における後工程で、例えば、２００℃～３５０℃の低温アニーリングを施す。これにより、電気抵抗率を含む電気特性改善が可能である。
　酸化物半導体は、例えば、酸化インジウム、酸化ガリウム、酸化亜鉛から構成される群より選択される１種以上を含有する。さらに、酸化物半導体は、酸化アンチモン、酸化ビスマスのうちいずれかを含む。このような酸化物半導体は、上記と同様の２００℃～３５０℃の低温アニーリングにより、結晶化を進め、半導体特性を安定化できる。このような低温プロセスは、有機樹脂や有機顔料をベースとするカラーフィルタや、ポリイミド樹脂やアラミド樹脂等の樹脂基板への適合性を向上させる。
　銅合金層５が第１導電性金属酸化物層６と第２導電性金属酸化物層４によって挟持された構成では、上述した効果を含む相乗効果が得られる。なお、本発明の実施形態に係る導電配線の信頼性を更に向上するために、電気的実装に用いられる端子部やコンタクトホールを除いて、酸化窒化珪素等の絶縁性無機膜、アクリル樹脂、ポリイミド樹脂等の有機樹脂で構成される保護層により、タッチセンシング配線３を覆うことが望ましい。例えば、アクリル樹脂、ポリイミド樹脂、アラミド樹脂等の絶縁層を介して、２層積層の導電配線構造が採用されてもよい。このような導電配線構造において、上配線及び下配線の各々の導電配線は、例えば、コンタクトホールを介する電気的接続が可能である。
　本発明の実施形態に係る銅合金層は、Ｃｕ－Ｃａ合金系の合金である。Ｃｕ－Ｃａ合金系において、カルシウムは、銅に固溶しにくい。例えば、銅合金層の出発材料であるスパッタリングターゲットでは、Ｃｕ５Ｃａ等の析出物としてスパッタリングターゲット中に分散しやすい。Ｃｕ－Ｃａ－Ｚｎ合金においても、同様に、カルシウムは、銅に固溶しにくい。
　Ｃｕ５Ｃａや、熱処理時において銅合金の表面又は導電性金属酸化物と銅合金との界面に形成されるＣａＯは、銅の拡散を抑制し、銅配線の信頼性の向上に寄与する。
　本発明の実施形態において、銅合金に添加される添加元素であるカルシウム及び亜鉛は、透明基板又はカラーフィルタに対する銅合金薄膜の密着性の向上のために用いられていない。
　亜鉛を銅合金に添加することによって、銅に亜鉛が固溶し、銅のグレインにおける格子位置に亜鉛を置換させて銅の動きが抑えられ、主として、銅のマイグレーションを防止することができる。
　カルシウムを銅合金に添加することによって、主として、ＣａＯやＣｕ５Ｃａ等の析出物が形成されることによる銅の拡散を防止することができる。
　本発明の実施形態において、銅合金層を挟持する導電性金属酸化物層は、銅合金薄膜に対する密着性の向上、電気的実装におけるオーミックコンタクトの改善、耐擦傷性の向上、銅マイグレーションの防止、銅合金層及び導電性金属酸化物層の積層構造による信頼性の向上等、の機能を有する。
　本発明の実施形態に係る、導電性金属酸化物層で銅合金層を挟持する３層構成を有する導電配線を、薄膜トランジスタや薄膜ダイオード等の半導体素子の導電配線に用いることは、特に有効である。具体的に、コンタクトホールを介して半導体素子と導電配線との電気的接続において、ほぼ実用的なコンタクトを得ることができる。更に、カルシウムや亜鉛等の合金元素が添加された銅合金を形成することで、酸化物半導体やシリコン半導体に対する銅の拡散を防止し、高い信頼性を得ることができる。
　本発明の実施形態における文言「元素」は、「金属元素」及び「半金属」を含む広義の意味で用いる。金属元素同士の固体としての溶解度は、それらの原子半径、価電子の総数ｅと総原子数ａとの比ｅ／ａ（電子濃度）、あるいは、化学的親和力などから推定できる。簡便には、元素同士の２元状態図から固溶の可能性を判断できる。
　本発明の実施形態に係る銅と固溶する元素とは、例えば、車載向け電子機器の使用範囲である－（マイナス）４０℃から＋（プラス）８０℃の温度領域において、安定して銅との置換型固溶をとる元素であると言い換えることができる。また、元素（複数種でもよい）の銅への添加量は、銅合金の電気抵抗率（比抵抗と同義）が６μΩｃｍを超えない範囲であれば良い。マトリクス母材が銅である場合に、銅に対し、広い固溶域を有する金属は、金（Ａｕ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、パラジウム（Ｐｄ）、マンガン（Ｍｎ）が例示できる。アルミニウム（Ａｌ）は広くはないが、銅に対する固溶域を有する。
　ところで、ヒロック耐性を有する合金として、例えば、Ｎｄが１ａｔ％添加されたアルミニウム合金が知られている。このようなアルミニウム合金の比抵抗は、６．４μΩｃｍである。本発明の実施形態に係る銅合金層は、アルミニウム合金で構成される導電配線と代替できる程度の電気特性（小さい比抵抗）を有する。即ち、本発明の実施形態に係る銅合金層の電気抵抗率の上限は、６μΩｃｍとなる。ただし、銅合金層を含む導電配線の抵抗に起因する信号の遅延やなまりが許される用途であれば、６μΩｃｍより大きい抵抗率を有する銅合金を含む導電配線を用いることができる。
　銀と同等の高い導電率を有する銅に添加される元素は、合金化により電気抵抗率を増加させる。純粋な銅の電気抵抗率は、約１．７μΩｃｍである。なお、本発明の実施形態で説明する純銅は、微量の不可避不純物を含む。
　電気抵抗率の小さい元素（銅の合金元素）は、パラジウム（Ｐｄ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、金（Ａｕ）、カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）が挙げられる。これら元素は、純銅に対し１ａｔ％添加したときに電気抵抗率の増加が、ほぼ１μΩｃｍ以下となる。カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）の電気抵抗率の増加は、０．３μΩｃｍ／ａｔ％以下であるので、合金元素として用いることが好ましい。経済性及び環境負荷を考慮すると、亜鉛及びカルシウムを合金元素として用いることが好ましい。亜鉛及びカルシウムは、各々、４ａｔ％まで、銅への合金元素として添加することができる。
　上記添加量の範囲に基づき、カルシウムの添加量を増やしたり、亜鉛の添加量を減らしたり、亜鉛及びカルシウムの添加量を増減してもよい。銅に対する亜鉛及びカルシウムの添加に起因する効果に関し、各々、０．２ａｔ％以上の添加量において、顕著な効果が得られる。
　純粋な銅に対して亜鉛及びカルシウムを合計０．４ａｔ％添加された銅合金の電気抵抗率は、約１．９μΩｃｍとなる。従って、本発明の実施形態に係る銅合金層の電気抵抗率の下限は、１．９μΩｃｍとなる。なお、カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）を合金元素として用いた場合において、銅に対する添加量が５ａｔ％を超えてくると、銅合金の電気抵抗率が顕著に増加するので、少なくとも５ａｔ％未満の添加量であることが好ましい。
　亜鉛は、１００℃以下の温度で、銅に対し少なくとも３０ａｔ％の固溶領域を有する。亜鉛は、銅と置換固溶し、銅のグレイン（結晶粒）の中で銅の動きを抑制し、銅の拡散を抑制する効果を有する。
　電気陰性度は、原子（元素）が電子を引き寄せる強さの相対尺度である。この値の小さい元素ほど、陽イオンになりやすい。銅の電気陰性度は、１．９である。酸素の電気陰性度は、３．５である。電気陰性度の小さい元素には、アルカリ土類元素、チタン族元素、クロム族元素等が挙げられる。アルカリ元素の電気陰性度も小さいが、銅の近くにアルカリ元素や水分が存在すると、銅の拡散が増長される。このため、ナトリウムやカリウム等のアルカリ元素は、銅の合金元素としては使えない。
　カルシウムの電気陰性度は、１．０と小さい。カルシウムを銅の合金元素として用いた場合、熱処理時などにおいてカルシウムが銅よりも先に酸化され、酸化カルシウムとなり、銅の拡散を抑えることが可能となる。本発明の実施形態に係る導電配線では、導電性金属酸化物層で覆われない銅合金層の露出面や、銅合金層と導電性金属酸化物層との界面に、選択的にカルシウム酸化物を形成させることが可能である。特に、導電性金属酸化物層で覆われない銅合金層の露出面にカルシウム酸化物を形成することが、銅の拡散の抑制、及び信頼性の向上に寄与する。本発明の実施形態に係る導電配線や銅合金層の導電率は、熱処理等アニーリングによって向上する。上述した電気陰性度は、ポーリングの電気陰性度の値で示した。本発明の実施形態に係る導電配線においては、導電配線の熱処理工程等によって、第２元素は、銅及び第１元素よりも先に酸化されて酸化物を形成することが好ましい。また、銅や銅合金に対する水素・酸素の混入を防ぐことが好ましい。
　なお、本発明の実施形態において、「第１元素」は、銅より電気陰性度が小さくてもよい。「第２元素」は、銅に固溶域を持っていてもよい。銅よりも電気陰性度が小さく、かつ、銅に固溶域を持っているという２つの性質を持つ２種以上の元素を用いる場合、２種以上の元素のうち電気陰性度の小さい元素を「第２元素」とする。
　銅のグレイン内において、銅の亜鉛による置換と、カルシウム酸化物の形成とが生じることで、本発明の実施形態に係る導電配線の信頼性が向上する。加えて、本発明の実施形態に係る導電配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層構成を有するため、導電性金属酸化物によって、表示装置の構成材料に対する銅の拡散を抑制する効果が得られ、導電配線の信頼性を向上させる。さらに、導電性金属酸化物は、導電配線の表面層を形成する。このため、電気的な接続（実装）でオーミックコンタクトを得ることが可能である。
　本発明の実施形態で述べた構成においては、銅合金でなく、銀合金も適用することができる。ただし、材料価格面から銅合金を用いることが好ましい。
　本発明の実施形態においては、銅合金層は、銅に固溶域を有しかつ銅のグレインの中で銅と置換できる第１元素、及び、銅よりも電気陰性度の小さい第２元素を含む。これによって、駆動デバイスの電気特性を低下させる銅の拡散やマイグレーションを防ぐことができる。更に、本発明の実施形態は、上記銅合金層が導電性金属酸化物層で挟持された構成を有する。この構成によって、実用性が高く、高い信頼性を有する銅配線を提供することができる。
（導電性金属酸化物層４、６）
　第１導電性金属酸化物層６及び第２導電性金属酸化物層４は、銅合金層５を挟持する。
　第１導電性金属酸化物層６及び第２導電性金属酸化物層４は、主たる導電性金属酸化物として酸化インジウムを含有するとともに、酸化アンチモン、酸化亜鉛、及び酸化ガリウムから構成される群より選択される１種以上を含有する導電性金属酸化物である。
　例えば、第１導電性金属酸化物層６及び第２導電性金属酸化物層４の各々の組成に関し、酸素をカウントしない元素の割合で、アンチモン４ａｔ％、ガリウム４ａｔ％、残部がインジウムである。
　アンチモン酸化物は、銅や銅合金層を挟持する導電性金属酸化物層の金属酸化物として重要である。アンチモンは、金属元素として銅との固溶域が小さく、銅の導電性金属酸化物中への拡散を抑制する。第１導電性金属酸化物層６及び第２導電性金属酸化物層４の各々は、インジウム酸化物に加え、少なくともアンチモン酸化物を含むことが好ましい。
　本発明の実施形態に係る導電配線を構成する、第１導電性金属酸化物層、銅合金層、及び第２導電性金属酸化物層は、スパッタリング等の真空成膜法を用いて簡便に成膜することができる。
　第１導電性金属酸化物層、銅合金層、第２導電性金属酸化物層は、真空雰囲気を維持したまま連続して成膜することが好ましい。第１導電性金属酸化物層と第２導電性金属酸化物層の膜厚は異なってもよい。例えば、表示装置基板１００（第１基板）の透明基板２１に近い位置に形成された第２導電性金属酸化物層４の膜厚を２５ｎｍとし、透明基板２１から離れた位置に形成された第１導電性金属酸化物層６の膜厚を４５ｎｍとしてもよい。銅合金層の膜厚の膜厚範囲は、２００ｎｍから４００ｎｍとすることができる。ただし、本発明は、上述した導電配線を構成する層の各々の膜厚を規定しない。
　本発明の実施形態に係る導電性金属酸化物層の形成方法としては、上記したようにスパッタリング成膜法が挙げられ、導電性金属酸化物層を簡便に成膜することができる。この場合、成膜材料としてスパッタリングターゲットを用いる。なお、このスパッタリングターゲットには、高密度化、ターゲット母材の結晶の緻密化、ターゲットの導電性の向上のため、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化錫（ＳｎＯ２）等を少量、加えることができる。
　なお、本発明の実施形態に係る導電配線をパターニングする方法においては、第１導電性金属酸化物層／銅合金層／第２導電性金属酸化物層の３層を、周知のフォトリソグラフィの手法にて、１液のエッチャントを用い一括して、任意の配線状のパターンを形成できるメリットがある。導電配線には、電気的実装のための端子部や引き回し、コンタクトホール等を形成してもよい。電気的に浮いたフローティングパターンを、必要に応じ形成してもよい。複数の第１導電配線及び複数の第２導電配線は、タッチセンシング時にそれぞれ間引いて駆動、検出させることができる。駆動本数を間引くことにより、タッチ応答時間を短くできる、あるいは、タッチ駆動に関わる消費電力を低減できる。
（黒色層８）
　黒色層８は、表示装置ＤＳＰ１のブラックマトリクスとして機能する。黒色層は、例えば、黒色の色材を分散させた着色樹脂で構成されている。銅の酸化物や銅合金の酸化物は、十分な黒色や低い反射率を得られないが、本実施形態に係る黒色層とガラス等の基板との間の界面における可視光の反射率はほぼ３％以下に抑えられ、高い視認性が得られる。
　黒色の色材としては、カーボン、カーボンナノチューブ或いは、複数の有機顔料の混合物が適用可能である。例えば、色材全体の量に対して５１質量％以上の割合で、即ち、主な色材としてカーボンを用いる。反射色を調整するため、青もしくは赤等の有機顔料を黒色の色材に添加して用いることができる。例えば、出発材料である感光性黒色塗布液に含まれるカーボンの濃度を調整する（カーボン濃度を下げる）ことにより、黒色層の再現性を向上させることができる。
　液晶表示装置の製造装置である大型露光装置を用いた場合であっても、例えば、１～６μｍの幅（細線）を有するパターンを有する黒色層を形成することができる（パターニング）。なお、本実施形態におけるカーボン濃度の範囲は、樹脂や硬化剤と顔料とを含めた全体の固形分に対して、４以上５０以下の質量％の範囲内に設定している。ここで、カーボン量として、カーボン濃度が５０質量％を超えてもよいが、全体の固形分に対してカーボン濃度が５０質量％を超えると塗膜適性が低下する傾向がある。また、カーボン濃度を４質量％未満に設定した場合、十分な黒色を得ることができず、黒色層下に位置する下地の金属層で生じる反射光が大きく視認され、視認性を低下させることがあった。
　後工程であるフォトリソグラフィにおいて露光処理を行う場合、露光対象の基板と、マスクとの位置合わせ（アライメント）が行われる。この時、アライメントを優先し、例えば、透過測定による黒色層の光学濃度を２以下とすることができる。カーボン以外に、黒色の色調整として複数の有機顔料の混合物を用いて黒色層を形成してもよい。ガラスや透明樹脂等の基材の屈折率（約１．５）を考慮し、黒色層とそれら基材との間の界面における反射率が３％以下となるように、黒色層の反射率が設定される。この場合、黒色色材の含有量、種類、色材に用いられる樹脂、膜厚を調整することが望ましい。これらの条件を最適化することで、屈折率がおよそ１．５であるガラス等の基材と黒色層との間の界面における反射率を、可視光の波長領域内で３％以下にすることができ、低反射率を実現することができる。バックライトユニットＢＵから出射された光に起因する反射光が再度反射することを防止する必要性、観察者の視認性の向上を配慮して、黒色層の反射率は、３％以下とすることが望ましい。なお、通常、カラーフィルタに用いられるアクリル樹脂、また、液晶材料の屈折率は、おおよそ１．５以上１．７以下の範囲である。
　また、タッチセンシング配線３上に、光吸収性を有する金属酸化物を形成することで、タッチセンシング配線３に用いられる銅合金層５による光反射を抑制することができる。
　図３Ａに示す表示装置基板１００においては、カラーフィルタ５１が設けられた構造が用いられているが、カラーフィルタ５１が省略された構造、例えば、透明基板２１上に設けられたタッチセンシング配線３と、タッチセンシング配線３を覆うように形成された透明樹脂層１６とを備えた構造を用いてもよい。
　カラーフィルタ５１を含まない表示装置基板を用いる液晶表示装置においては、赤色発光、緑色発光、及び青色発光の各々のＬＥＤをバックライトユニットに設け、フィールドシーケンシャルの手法でカラー表示を行う。図３Ａに示す透明基板２１上に設けられたタッチセンシング配線３の層構成は、後述するアレイ基板２００に形成されるコモン配線３０（導電配線）の層構成やゲート電極２５（ゲート配線１０）の層構成と同じにすることができる。
（アレイ基板２００）
　図３Ａ及び図３Ｂに示すように、アレイ基板２００は、透明基板２２（第２透明基板）と、透明基板２２の表面を覆うように形成された第４絶縁層１４と、第４絶縁層１４上に形成されたソース配線３１と、ソース配線３１を覆うように第４絶縁層１４上に形成された第３絶縁層１３と、第３絶縁層１３上に形成されたゲート配線１０と、第３絶縁層１３上に形成されたコモン配線３０と、ゲート配線１０及びコモン配線３０を覆うように第３絶縁層１３上に形成された第２絶縁層１２と、第２絶縁層１２上に形成された画素電極２０と、画素電極２０を覆うように第２絶縁層１２上に形成された第１絶縁層１１と、共通電極１７を備えている。
　第１絶縁層１１、第２絶縁層１２、第３絶縁層１３、及び第４絶縁層１４を形成する材料としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化セリウム、酸化ハフニウム、或いはこのような材料を含む混合材料が採用される。あるいは、これら絶縁層の一部に、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン樹脂や低誘電率材料（ｌｏｗ－ｋ材料）を用いてもよい。また、このような絶縁層１１、１２、１３、１４の構成としては、単一層からなる層構成が採用されてもよいし、複数の層が積層された多層構成が採用されてもよい。このような絶縁層１１、１２、１３、１４は、プラズマＣＶＤやスパッタリング等の成膜装置を用いて形成することが可能である。
　ソース配線３１は、第３絶縁層１３と第４絶縁層１４との間に配設される。ソース配線３１の構造としては、多層の導電層を採用することができる。第１実施形態では、ソース電極２４とドレイン電極２６の構造として、チタン／アルミニウム合金／チタンやモリブデン／アルミニウム合金／モリブデン等の３層構成を採用している。ここで、アルミニウム合金は、アルミニウム－ネオジムの合金である。なお、ソース電極２４とドレイン電極２６及びソース配線３１に、銅合金層を導電性金属酸化物層で挟持する導電配線を採用してもよい。
　コモン配線３０の形成材料としては、上述した銅合金層５と同じ材料が採用される。また、同様に、コモン配線３０の構造としては、上述した銅合金層５と同じ構造が採用される。
　画素電極２０は、複数の画素開口部の各々に設けられており、ＴＦＴであるアクティブ素子（後述）に接続されている。アレイ基板２００においては、アクティブ素子がマトリクス状に配置されていることから、画素電極２０も同様に、アレイ基板２００上においてマトリクス状に配置されている。画素電極２０は、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）等の透明導電膜で形成されている。
　アクティブ素子を構成するチャネル層或いは半導体層は、ポリシリコン半導体で形成されてもよく、酸化物半導体で形成されてもよい。アクティブ素子を構成するチャネル層或いは半導体層の層構成は、ポリシリコン半導体と酸化物半導体とが積層された積層構成であってもよい。アレイ基板上の同一面に、２種の半導体で形成される素子、例えば、ポリシリコン半導体であるチャネル層を備えるアクティブ素子と、酸化物半導体であるチャネル層を備えるアクティブ素子が形成された構成であってもよい。さらには、ポリシリコン半導体のＴＦＴアレイ上に、絶縁層を介して、酸化物半導体で形成されたＴＦＴアレイが２層に積層された構成が採用されてもよい。表示機能層が有機ＥＬ（Ｏｒｇａｎｉｃ　Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）層である場合、酸化物半導体で形成されたＴＦＴは、ポリシリコン半導体で形成されたＴＦＴに信号を供給する（ＴＦＴ素子を選択する）機能を有し、ポリシリコン半導体で形成されたＴＦＴは、表示機能層を駆動する機能を有する。この構成により、表示機能層として有機ＥＬ層が採用された表示装置を実現することができる。キャリア移動度が高いポリシリコン半導体を備えるとともにチャネル層としてポリシリコン半導体を有するＴＦＴは、有機ＥＬ素子への電流注入（有機ＥＬ素子の駆動）に適している。
（共通電極１７の構造）
　図３Ｂを参照し、共通電極１７の構造と、共通電極１７の周辺に位置するアレイ基板２００の構成部材とを説明する。特に、コモン配線３０、共通電極１７、画素電極２０、第１絶縁層１１、及び第２絶縁層１２で構成される積層構造について具体的に説明する。図３Ｂは、アレイ基板２００を構成する画素の要部を示しており、一つの画素における、一つの共通電極１７の構造を示している。図３Ｂに示す共通電極１７の構造は、アレイ基板２００における全ての画素においても適用されている。
　第２絶縁層１２は、第１絶縁層１１の下に設けられており、コモン配線３０上に形成されており、後述するコンタクトホールＨの一部を形成する貫通孔１２Ｈを有する。第１絶縁層１１は、共通電極１７の上部（電極部１７Ａ）の下に設けられており、画素電極２０上に形成されており、後述するコンタクトホールＨの一部を形成する貫通孔１１Ｈを有する。貫通孔１２Ｈの位置（中心位置）と、貫通孔１１Ｈの位置（中心位置）とは一致している。貫通孔１１Ｈの直径（Ｘ方向における幅）は、第１絶縁層１１の上面１１Ｔからコモン配線３０に向かう方向（Ｚ方向）において、徐々に小さくなっている。同様に、貫通孔１２Ｈの直径（Ｘ方向における幅）は、第２絶縁層１２の上面１２Ｔからコモン配線３０に向かう方向（Ｚ方向）において、徐々に小さくなっている。貫通孔１１Ｈ及び貫通孔１２Ｈは、連続する内壁を有しており、コンタクトホールＨを形成している。コンタクトホールＨは、テーパ形状を有する。
　画素電極２０は、第１絶縁層１１の下に形成されており、スルーホール２０Ｓを有する。スルーホール２０Ｓは、透明導電膜の存在しない開口部である。スルーホール２０Ｓは、コンタクトホールＨに対応する位置に設けられている。
　図２に示す例では、各画素に２つのコンタクトホールＨ、即ち、左側コンタクトホールＬＨ（Ｈ、第１コンタクトホール）及び右側コンタクトホールＲＨ（Ｈ、第２コンタクトホール）が設けられており、２つのコンタクトホールＨの各々に対応する位置にスルーホール２０Ｓが設けられている。
　以下の説明では、左側コンタクトホールＬＨ及び右側コンタクトホールＲＨを、単に、コンタクトホールＨと称することがある。
　スルーホール２０Ｓは、画素電極２０に設けられた内壁２０Ｋの内側領域に相当する。スルーホール２０Ｓの直径Ｄ２０Ｓは、コンタクトホールＨの直径よりも大きい。貫通孔１１Ｈ（コンタクトホールＨの一部）は、スルーホール２０Ｓの内部に設けられている。スルーホール２０Ｓの内部には第１絶縁層１１が充填されており、スルーホール２０Ｓの内壁を埋めている第１絶縁層１１の充填部１１Ｆを貫通するように貫通孔１１Ｈは形成されている。更に、スルーホール２０Ｓの下方の位置においても、貫通孔１１Ｈに連続するように貫通孔１２Ｈ（コンタクトホールＨの一部）が形成されている。なお、画素電極２０に形成されているスルーホール２０Ｓの数は、コンタクトホールＨの数と同じであり、平面視、同じ位置に形成されている。スルーホール２０Ｓの直径Ｄ２０Ｓは、例えば、３μｍから６μｍである。スルーホール２０Ｓの直径は、共通電極１７の幅Ｗ１７Ａより大きくしてもよい。
　共通電極１７は、電極部１７Ａ（導電部）と、導電接続部１７Ｂとを備える。
　電極部１７Ａは、第１絶縁層１１の上面１１Ｔに形成されており、Ｚ方向から見て、画素電極２０のスルーホール２０Ｓと重なるように配置されている。電極部１７Ａは、液晶層３００に最も近いアレイ基板２００の面に設けられている。具体的には、液晶層３００とアレイ基板２００との間には配向膜が形成されており、この配向膜の下に第１絶縁層１１が設けられている。
　電極部１７Ａの幅Ｗ１７Ａは、例えば、約３μｍであり、導電接続部１７Ｂの上端（電極部１７Ａと導電接続部１７Ｂとの接続部）よりも大きく、スルーホール２０Ｓの直径Ｄ２０Ｓ（例えば、２μｍ）よりも大きく形成してもよい。あるいは、電極部１７Ａの幅Ｗ１７Ａよりも、スルーホール２０Ｓの直径Ｄ２０Ｓが大きくてもよい。スルーホール２０Ｓの直径Ｄ２０Ｓを、例えば、４μｍとすることもできる。電極部１７Ａの中心（Ｚ方向に平行な電極部１７Ａの中心線）から電極部１７Ａの外側に向けた方向（Ｘ方向）において、電極部１７Ａの壁部１７Ｋは、画素電極２０の内壁２０Ｋの位置よりも突出している。
　導電接続部１７Ｂは、コンタクトホールＨ（貫通孔１１Ｈ、１２Ｈ）の内部に設けられており、コンタクトホールＨを通じて、コモン配線３０に電気的に接続されている。
　第１絶縁層１１及び第２絶縁層１２に上述したコンタクトホールが形成されている状態で、第１絶縁層１１上に成膜工程及びパターニング工程を施すことで、電極部１７Ａ及び導電接続部１７Ｂは、一体的に形成されている。共通電極１７は、画素電極２０と同様に、ＩＴＯ等の透明導電膜で形成されている。
　上述した積層構造においては、電極部１７Ａと画素電極２０との間に第１絶縁層１１が配置され、かつ、コモン配線３０と画素電極２０との間に第２絶縁層１２が配置された状態で、共通電極１７及びコモン配線３０は互いに導通しており、コモン配線３０の電位と共通電極１７の電位とが同じとなっている。
　コモン配線３０（あるいは共通電極１７）の電位は、液晶駆動とタッチセンシング駆動（静電容量の変化の検出）とを交互に行う際に、即ち、時分割で、変えることができる。また、コモン配線３０（あるいは共通電極１７）に付与される信号の周波数は、液晶駆動とタッチセンシング駆動（静電容量の変化の検出）とを交互に行う際に、即ち、時分割で、変えることができる。また、液晶駆動時、かつ、フレーム反転駆動時には、コモン配線３０（あるいは共通電極１７）の電位の極性を、フレーム毎に正極性と負極性とに入れ替えて、例えば、±２．５Ｖの液晶駆動電圧で液晶を駆動することができる。
　液晶駆動をカラム反転駆動やドット反転駆動とする場合、共通電極１７の電位は一定（定電位）としてもよい。この場合の「定電位」とは、例えば、液晶表示装置の筐体等に、高抵抗を介して接地された共通電極１７の電位であって、前記フレーム反転駆動に用いる±２．５Ｖ等の定電位を意味しない。液晶の閾値Ｖｔｈ以下の電圧以下の範囲で、略０Ｖ（ゼロボルト）に固定された定電位である。換言すれば、Ｖｔｈの範囲内であれば、「定電位」は、液晶駆動電圧の中間値からオフセットさせた定電位であってもよい。なお、上記の「高抵抗」とは、５００メガオームから５０テラオームの範囲内から選択可能な抵抗値である。このような抵抗値としては、例えば、代表的に５００ギガオームから５テラオームを採用することができる。液晶駆動方式としてカラム反転駆動やドット反転駆動を採用する場合、コモン配線３０は、例えば、１テラオームの高抵抗を介して接地され、およそ０Ｖ（ゼロボルト）の定電位とすることができる。この場合、コモン配線３０に接続されている共通電極１７もおよそ０Ｖ（ゼロボルト）の定電位となり、蓄積された静電容量のリセットを行うことができる。共通電極１７の電位を定電位とする場合、タッチセンシング時にタッチ駆動電圧はタッチセンシング配線に印加される。共通電極１７の電位を「定電位」とする場合、液晶駆動とタッチ駆動を時分割駆動しなくてもよい。
　なお、液晶表示装置のアクティブ素子（薄膜トランジスタ）のチャネル層を形成する材料として、ＩＧＺＯ等の酸化物半導体を用いる場合、液晶表示装置の画素の焼きつきが生じ易い状態を緩和するため、上述した高抵抗として１テラオームより低い抵抗を用いてもよい。
　後述する黒表示時に、上記高抵抗を介してゲート配線やソース配線を接地してもよい。この場合、画素の焼きつきを防ぐことができる。
　また、タッチセンシングに関わる時定数を調整する目的で上記高抵抗を調整することができる。ＩＧＺＯ等の酸化物半導体をアクティブ素子のチャネル層に用いる表示装置では、タッチセンシング制御における、上記の種々の工夫が可能となる。以下の記載において、酸化物半導体を単にＩＧＺＯと呼称することがある。
　薄膜トランジスタのチャネル層としてポリシリコン半導体を用いるトランジスタにおいては、リーク電流が大きく、薄膜トランジスタへの映像信号を煩雑に書き直すことが必要となる。この煩雑な信号の書き直しは、例えば、ソース配線から生じるノイズがタッチセンシングに悪影響を与えることが懸念される。ＩＧＺＯなどと呼称される酸化物半導体をチャネル層に用いる薄膜トランジスタは、リーク電流が極めて少なく、メモリー性を備える。換言すれば、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタは映像信号を保持できるため、煩雑な信号の書き直しが不要となる。酸化物半導体で形成されたチャネル層を備える薄膜トランジスタは、タッチセンシングとの相性が極めて良好である。
　具体的に、チャネル層として酸化物半導体を用いる薄膜トランジスタは、液晶駆動の低周波数駆動として活用できる。例えば、液晶駆動周波数を０．１Ｈｚから３０Ｈｚの低周波数駆動としてもフリッカー（ちらつき）のない表示が可能である。機能デバイスの低周波数駆動は、消費電力を大きく減らすことに寄与する。さらには、液晶層の低周波数によるドット反転駆動と、この低周波数と異なるタッチセンシング駆動を行うことで、高精度のタッチセンシングが可能となる。
　なお、駆動デバイスである薄膜トランジスタを第２導電配線で駆動するために、第２導電配線は少なくとも、薄膜トランジスタに映像信号を送るソース配線であるか、ゲート信号を送るゲート配線とすれば良い。以下の記載において、薄膜トランジスタを、アクティブ素子と記載することがある。
（アクティブ素子２８）
　次に、図４を参照して、画素電極２０に接続されているアクティブ素子２８の構造について説明する。
　図４は、トップゲート構造を有する薄膜トランジスタ（ＴＦＴ）の一例を示す。
　アクティブ素子２８は、チャネル層２７と、チャネル層２７の一端（第一端、図４におけるチャネル層２７の左端）に接続されたドレイン電極２６と、チャネル層２７の他端（第二端、図４におけるチャネル層２７の右端）に接続されたソース電極２４と、第３絶縁層１３を介してチャネル層２７に対向配置されたゲート電極２５とを備える。図４は、アクティブ素子２８を構成するチャネル層２７、ドレイン電極２６、及びソース電極２４が第４絶縁層１４上に形成されている構造を示しているが、本発明はこのような構造に限定されない。第４絶縁層１４を設けずに、透明基板２２上にアクティブ素子２８を直接形成してもよい。
　ソース配線３１には高い頻度で映像信号が供給され、ソース配線３１からノイズが発生し易い。トップゲート構造においては、ノイズ発生源でもあるソース配線３１を、前述したタッチセンシング空間から遠ざけることができるメリットがある。
　また、本発明は、トップゲート構造を有する薄膜トランジスタを限定しておらず、ボトムゲート構造を有する薄膜トランジスタを適用してもよい。
　図４に示すソース電極２４とドレイン電極２６は、同じ工程において、同じ構成の導電層で形成される。第１実施形態では、ソース電極２４とドレイン電極２６の構造として、チタン／アルミニウム合金／チタンの３層構成を採用している。ここで、アルミニウム合金は、アルミニウム－ネオジムの合金である。
　ゲート電極２５の下部に位置する第３絶縁層１３は、ゲート電極２５と同じ幅を有する絶縁層であってもよい。この場合、例えば、ゲート電極２５をマスクとして用いたドライエッチングを行い、ゲート電極２５の周囲の第３絶縁層１３を除去する。これによって、ゲート電極２５と同じ幅を有する絶縁層を形成することができる。ゲート電極２５をマスクとして用いて絶縁層をドライエッチングにて加工する技術は、一般に自己整合と呼称される。
　ゲート電極２５及び第３絶縁層１３が同じ幅を有するように形成することで、寄生容量を低減できる。ゲート電極２５は、ゲート配線１０と同じ工程で、第１導電性金属酸化物層／銅合金層／第２導電性金属酸化物層の３層構成（導電配線）で形成されている。
　チャネル層２７の材料としては、例えば、ＩＧＺＯと呼称される酸化物半導体を用いることができる。チャネル層２７の材料としては、ガリウム、インジウム、亜鉛、錫、アルミニウム、ゲルマニウム、アンチモン、ビスマス、セリウムのうちの２種以上の金属酸化物を含む酸化物半導体を用いることができる。本実施形態では、酸化インジウム、酸化ガリウム、及び酸化亜鉛を含む酸化物半導体を用いている。酸化物半導体で形成されるチャネル層２７の材料は、単結晶、多結晶、微結晶、微結晶とアモルファスとの混合体、或いは、アモルファスのいずれでもよい。酸化物半導体の膜厚としては、２ｎｍ～５０ｎｍの範囲内の膜厚とすることができる。なお、チャネル層２７は、ポリシリコン半導体で形成してもよい。
　酸化物半導体もしくはポリシリコン半導体を、例えば、ｐ／ｎ接合をもつ相補型のトランジスタの構成に用いることができ、あるいは、ｎ型接合のみを有する単チャネル型トランジスタの構成にて用いることができる。酸化物半導体の積層構成として、例えば、ｎ型酸化物半導体と、このｎ型の酸化物半導体と電気的特性が異なるｎ型酸化物半導体とが積層された積層構成が採用されてもよい。積層されるｎ型酸化物半導体は、複数層で構成されてもよい。積層されるｎ型酸化物半導体においては、下地のｎ型半導体のバンドギャップを、上層に位置するｎ型半導体のバンドギャップとは異ならせることができる。
　チャネル層の上面が、例えば、異なる酸化物半導体で覆われた構成を採用してもよい。あるいは、例えば、結晶性のｎ型酸化物半導体上に、微結晶の（非晶質に近い）酸化物半導体が積層された積層構成を採用してもよい。ここで微結晶とは、例えば、スパッタリング装置にて成膜された非晶質の酸化物半導体を、１８０℃以上４５０℃以下の範囲で熱処理した微結晶状の酸化物半導体膜を言う。あるいは、成膜時の基板温度を２００℃前後に設定した状態で成膜された微結晶状の酸化物半導体膜を言う。微結晶状の酸化物半導体膜は、ＴＥＭなどの観察方法により、少なくとも１ｎｍから３ｎｍ前後、或いは、３ｎｍより大きい結晶粒を観察することができる酸化物半導体膜である。
　酸化物半導体は、非晶質から結晶質に変化させることで、キャリア移動度の改善や信頼性の向上を実現することができる。酸化インジウムや酸化ガリウムの酸化物としての融点は高い。酸化アンチモンや酸化ビスマスの融点はいずれも１０００℃以下で、酸化物の融点が低い。例えば、酸化インジウムと酸化ガリウムと酸化アンチモンの３元系複合酸化物を採用した場合、融点の低い酸化アンチモンの効果で、この複合酸化物の結晶化温度を低くすることができる。換言すれば、非晶質状態から、微結晶状態などに結晶化させ易い酸化物半導体を提供できる。
　半導体の積層構成として、ｎ型のポリシリコン半導体上に、ｎ型の酸化物半導体を積層してもよい。このポリシリコン半導体を下地層として用いる積層構造を得る方法としては、レーザーアニールによるポリシリコン結晶化工程の後、真空状態を維持したまま、酸化物半導体をスパッタリングなどで成膜することが好ましい。この方法に適用される酸化物半導体としては、後工程のウエットエッチングにおいて易溶性が求められることから、酸化亜鉛リッチな複合酸化物を用いることができる。例えば、スパッタリングに用いるターゲットの金属元素の原子比としては、Ｉｎ：Ｇａ：Ｚｎ＝１：２：２を例示することができる。この積層構成において、ポリシリコンのチャネル層上のみ、酸化物半導体を積層しない（例えば、ウエットエッチングで除去する）構成を採用してもよい。ここで、Ｚｎ（亜鉛）は、Ｓｂ（アンチモン）あるいはＢｉ（ビスマス）に置き換えることができる。
　さらに、同一画素にｎ型酸化物半導体のチャネル層を有する薄膜トランジスタ（アクティブ素子）と、ｎ型シリコン半導体のチャネル層を有する薄膜トランジスタ（アクティブ素子）を１つずつ配設し、薄膜トランジスタの各々のチャネル層の特性を活かすように、液晶層やＯＬＥＤといった表示機能層を駆動することもできる。表示機能層として液晶層やＯＬＥＤを用いる場合、表示機能層に電圧（電流）を印加する駆動トランジスタとしてｎ型のポリシリコン薄膜トランジスタを採用し、このポリシリンコン薄膜トランジスタに信号を送るスイッチングトランジスタとしてｎ型酸化物半導体の薄膜トランジスタを採用することができる。
　ドレイン電極２６及びソース電極２４（ソース配線３１）の各々としては、同じ構造を採用することができる。例えば、多層の導電層をドレイン電極２６及びソース電極２４に用いることができる。例えば、アルミニウム、銅、或いはこれらの合金層を、モリブデン、チタン、タンタル、タングステン、導電性の金属酸化物層等で挟持する電極構造を採用することができる。第４絶縁層１４上に、先にドレイン電極２６及びソース電極２４を形成し、これら２つの電極に積層するようにチャネル層２７を形成してもよい。トランジスタの構造は、ダブルゲート構造等のマルチゲート構造であってよい。あるいは、アレイ基板内におけるトランジスタの構造として、チャネル層の上下に電極が配置されたデュアルゲート構造であってもよい。
　半導体層あるいはチャネル層は、その厚み方向に移動度や電子濃度を調整してもよい。半導体層あるいはチャネル層は、異なる酸化物半導体が積層された積層構造であってもよい。ソース電極とドレイン電極の最小の間隔によって決定されるトランジスタのチャネル長は、１０ｎｍ以上１０μｍ以下、例えば、２０ｎｍから０．５μｍとすることができる。
　第３絶縁層１３は、ゲート絶縁層として機能する。このような絶縁層材料としては、ハフニウムシリケート（ＨｆＳｉＯｘ）、酸化シリコン、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化ジルコニウム、酸化ガリウム、酸化亜鉛、酸化ハフニウム、酸化セリウム、酸化ランタン、あるいはこれら材料を混合して得られた絶縁層等が採用される。酸化セリウムは、誘電率が高く、かつ、セリウムと酸素原子の結びつきが強固である。このため、ゲート絶縁層を、酸化セリウムを含む複合酸化物とすることは好ましい。複合酸化物を構成する酸化物の１つとして酸化セリウムを採用した場合にも、非晶質状態であっても高い誘電率を保持し易い。酸化セリウムは、酸化力を備えている。ゲート絶縁層は、例えば、ゲート絶縁層は、酸化セリウムを含む酸化物、あるいは、酸化セリウムを含む酸窒化物である。
　酸化セリウムは酸素の貯蔵と放出を行うことが可能である。このため、酸化物半導体と酸化セリウムとが接触する構造で、酸化セリウムから酸化物半導体へ酸素を供給し、酸化物半導体の酸素欠損を避けることができ、安定した酸化物半導体（チャネル層）を実現することができる。ＳｉＮなどの窒化物をゲート絶縁層に用いる構成では、上記のような作用が発現しない。また、ゲート絶縁層の材料は、セリウムシリケート（ＣｅＳｉＯｘ）に代表されるランタノイド金属シリケートを含んでもよい。あるいは、ランタンセリウム複合酸化物、ランタンセリウムシリケート、さらにはセリウム酸化窒化物を含んでもよい。
　このため、酸化物半導体と酸化セリウムとが接触する構造で、酸化物半導体の酸素欠損を避けることができ、安定した酸化物を実現することができる。窒化物をゲート絶縁層に用いる構成では、上記のような作用が発現しない。また、ゲート絶縁層の材料は、セリウムシリケート（ＣｅＳｉＯｘ）に代表されるランタノイド金属シリケートを含んでもよい。
　第３絶縁層１３の構造としては、単層膜、混合膜、或いは多層膜であってもよい。混合膜や多層膜の場合、上記絶縁膜材料から選択された材料によって混合膜や多層膜を形成することができる。第３絶縁層１３の膜厚は、例えば、２ｎｍ以上３００ｎｍ以下の範囲内から選択可能な膜厚である。チャネル層２７を酸化物半導体で形成する場合、酸素が多く含まれる状態（成膜雰囲気）で、チャネル層２７と接触する第３絶縁層１３の界面を形成することができる。
　薄膜トランジスタの製造工程において、トップゲート構造を有する薄膜トランジスタでは、酸化物半導体を形成した後、酸素を含む導入ガスの中で、酸化セリウムを含むゲート絶縁層を形成することができる。このとき、ゲート絶縁層の下に位置する酸化物半導体の表面を酸化させることができ、かつ、その表面の酸化度合いを調整することができる。ボトムゲート構造を有する薄膜トランジスタでは、ゲート絶縁層の形成工程が酸化物半導体の工程より先に行われるため、酸化物半導体の表面の酸化度合いを調整することが若干難しい。トップゲート構造を有する薄膜トランジスタにおいては、酸化物半導体の表面の酸化をボトムゲート構造の場合よりも促進させることができ、酸化物半導体の酸素欠損が生じにくい。
　第１絶縁層１１、第２絶縁層１２、第３絶縁層１３、及び酸化物半導体の下地の絶縁層（第４絶縁層１４）を含む複数の絶縁層は、無機絶縁材料または有機絶縁材料を用いて形成することができる。絶縁層の材料としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウムを用いることができ、絶縁層の構造としては、上記材料を含む単層や複数層を用いることができる。異なる絶縁材料で形成された複数の層が積層された構成であってもよい。絶縁層の上面を平坦化する効果を得るため、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を一部の絶縁層に用いてもよい。低誘電率材料（ｌｏｗ－ｋ材料）を用いることもできる。
　チャネル層２７の上には、第３絶縁層１３を介して、ゲート電極２５が配設される。ゲート電極２５（ゲート配線１０）は、共通電極１７やコモン配線３０と同じ材料を用いて、同じ層構成を有するように、同じ工程で形成することができる。また、ゲート電極２５は、上述したドレイン電極２６及びソース電極２４と同じ材料を用いて、同じ層構造を有するように形成してもよい。ゲート電極２５の構造としては、銅層或いは銅合金層が導電性金属酸化物で挟持された構成を採用することができる。
　ゲート電極２５の端部に露出する金属層の表面を、インジウムを含む複合酸化物で覆うこともできる。あるいは、窒化珪素や窒化モリブデン等の窒化物でゲート電極２５の端部（断面）を含むようゲート電極２５全体を覆ってもよい。あるいは、上述したゲート絶縁層と同じ組成を有する絶縁膜を５０ｎｍより厚い膜厚で積層してもよい。
　ゲート電極２５の形成方法として、ゲート電極２５の形成に先立って、アクティブ素子２８のチャネル層２７の直上に位置する第３絶縁層１３のみにドライエッチング等を施し、第３絶縁層１３の厚さを薄くすることもできる。
　第３絶縁層１３と接触するゲート電極２５の界面に、電気的性質の異なる酸化物半導体を更に挿入してもよい。あるいは、第３絶縁層１３を酸化セリウムや酸化ガリウムを少なくとも含む絶縁性の金属酸化物層で形成してもよい。
　また、チャネル層２７の下部には、遮光膜を形成してもよい。遮光膜の材料としては、モリブデン、タングステン、チタン、クロム等の高融点金属を用いることができる。
　ゲート配線１０は、アクティブ素子２８と電気的に連携されている。具体的に、ゲート配線１０に接続されているゲート電極２５とアクティブ素子２８のチャネル層２７とは、第３絶縁層１３を介して対向している。映像信号制御部１２１からゲート電極２５に供給される走査信号に応じてアクティブ素子２８においてスイッチング駆動が行われる。
　ソース配線３１に供給される映像信号に起因するノイズがコモン配線３０に乗ることを抑制するために、第３絶縁層１３を厚くする必要がある。その一方、第３絶縁層１３は、ゲート電極２５とチャネル層２７との間に位置するゲート絶縁層としての機能を有しており、アクティブ素子２８のスイッチング特性を考慮した適切な膜厚が要求される。このように相反する２つの機能を実現するために、コモン配線３０とソース配線３１との間における第３絶縁層１３の膜厚を大きく維持したまま、チャネル層２７の直上に位置する第３絶縁層１３の厚さを薄くすることで、ソース配線に供給される映像信号に起因するノイズがコモン配線３０に乗ることを抑制することができるとともに、アクティブ素子２８において所望のスイッチング特性を実現することができる。
　また、チャネル層２７の下部には、遮光膜を形成してもよい。遮光膜の材料としては、モリブデン、タングステン、チタン、クロム等の高融点金属を用いることができる。
　ゲート配線１０は、アクティブ素子２８と電気的に連携されている。具体的に、ゲート配線１０に接続されているゲート電極２５とアクティブ素子２８のチャネル層２７とは、第３絶縁層１３を介して対向している。映像信号制御部１２１からゲート電極２５に供給される走査信号に応じてアクティブ素子２８においてスイッチング駆動が行われる。
　ソース配線３１には、映像信号制御部１２１から映像信号としての電圧が付与される。ソース配線３１には、例えば、±２．５Ｖから±５Ｖの正あるいは負の電圧の映像信号が付与される。共通電極１７に印加される電圧としては、例えば、フレーム反転毎に変化する±２．５Ｖの範囲とすることができる。また、共通電極１７の電位を、液晶駆動の閾値Ｖｔｈ以下から０Ｖの範囲の定電位としてもよい。この共通電極を後述する定電位駆動に適用する場合、チャネル層２７に酸化物半導体を用いることが望ましい。酸化物半導体で構成されたチャネル層の電気的な耐電圧は高く、酸化物半導体を用いたトランジスタにより、±５Ｖのレンジを越えた高い駆動電圧を電極部１７Ａに印加し、液晶の応答を高速化することが可能である。液晶駆動には、フレーム反転駆動、カラム反転（垂直ライン）反転駆動、水平ライン反転駆動、ドット反転駆動など種々の駆動方法を適用することができる。
　ゲート電極２５の構成の一部に銅合金を採用する場合、銅に対し０．１ａｔ％以上４ａｔ％以下の範囲内の金属元素或いは半金属元素を添加することができる。このように元素を銅に添加することによって、銅のマイグレーションを抑制することができるという効果が得られる。特に、銅層の結晶（グレイン）内で銅原子の一部と置換することによって銅の格子位置に配置できる元素と、銅層の結晶粒界に析出して銅の結晶粒界近傍の銅原子の動きを抑制する元素とを共に銅に添加することが好ましい。或いは、銅原子の動きを抑制するためには銅原子より重い（原子量の大きな）元素を銅に添加することが好ましい。加えて、銅に対し０．１ａｔ％から４ａｔ％の範囲内の添加量で、銅の導電率が低下しにくい添加元素を選択することが好ましい。さらに、スパッタリング等の真空成膜を考慮すると、スパッタリング等の成膜レートが銅に近い元素が好ましい。上述したように元素を銅に添加する技術は、仮に、銅を銀やアルミニウムに置き換えた場合にも適用することができる。換言すれば、銅合金に代えて、銀合金やアルミニウム合金を用いてもよい。
　銅層の結晶（グレイン）内で銅原子の一部と置き換わって銅の格子位置に配置できる元素を銅に添加することは、言い換えると、常温付近で銅と固溶体を形成する金属や半金属を銅に添加することである。銅と固溶体を形成し易い金属は、マンガン、ニッケル、亜鉛、パラジウム、ガリウム、金（Ａｕ）等が挙げられる。銅層の結晶粒界に析出して銅の結晶粒界近傍の銅原子の動きを抑制する元素を銅に添加することは、言い換えると、常温付近で銅と固溶体を形成しない金属や半金属を添加することである。銅と固溶体を形成しない或いは銅と固溶体を形成しにくい金属や半金属には種々の材料が挙げられる。例えば、チタン、ジルコニウム、モリブデン、タングステン等の高融点金属、シリコン、ゲルマニウム、アンチモン、ビスマス等の半金属と呼称される元素等を挙げることができる。
　銅は、マイグレーションの観点で信頼性面に問題がある。上記の金属や半金属を銅に添加することで信頼性面を補うことができる。銅に対し上記金属や半金属を０．１ａｔ％以上添加することでマイグレーションを抑制する効果が得られる。しかし、銅に対し上記金属や半金属を４ａｔ％を超えて添加する場合では、銅の導電率の悪化が著しくなり、銅或いは銅合金を選定するメリットが得られない。
　上記導電性金属酸化物としては、例えば、酸化インジウム、酸化錫、酸化亜鉛、酸化アンチモンから２以上選択される複合酸化物（混合酸化物）を採用することができる。この複合酸化物には、さらに、酸化チタン、酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、酸化ゲルマニウムを少量、添加してもよい。酸化インジウムと酸化錫の複合酸化物は、ＩＴＯと呼称される低抵抗の透明導電膜として一般的である。酸化インジウム、酸化亜鉛、及び酸化錫の三元系の複合酸化物を用いる場合、酸化亜鉛及び酸化錫の混合割合を調整することで、ウエットエッチングにおけるエッチングレートを調整することができる。酸化インジウム、酸化亜鉛、及び酸化錫の三元系の複合酸化物によって合金層が挟持された３層構成においては、複合酸化物のエッチングレートと銅合金層のエッチングレートと調整することができ、これら３層のパターン幅を略等しくすることができる。
　一般に、階調表示を行うために、階調表示に応じた種々の電圧がソース配線に印加され、かつ、種々のタイミングで映像信号がソース配線に付与される。このような映像信号に起因するノイズは、共通電極１７に乗り易く、タッチセンシングの検出精度を低下させる恐れがある。そこで、図４に示すように、ソース配線３１と、タッチセンシング配線３との距離Ｗ２を大きくする構造を採用することで、ノイズを低減することができるという効果が得られる。
　本実施形態においては、アクティブ素子２８としては、トップゲート構造を有するトランジスタが採用されている。トップゲート構造に代えて、ボトムゲート構造を有するトランジスタが採用されてもよいが、トップゲート構造のトランジスタを採用する場合では、Ｚ方向におけるソース配線３１の位置をタッチセンシング配線３から離間させることができる。換言すれば、トップゲート構造を有するトランジスタの場合、タッチセンシング配線３と共通電極１７との間に静電容量が生成される空間から、ソース配線を離間することができる。このように静電容量が生成される空間からソース配線を離間させることで、タッチセンシング配線３と共通電極１７との間で検出されるタッチ信号へのノイズの影響、即ち、ソース配線から生じる種々の映像信号に起因するノイズがタッチ信号に与える影響を低減することができる。
　本実施形態においては、タッチセンシング配線３と共通電極１７との間の物理的な空間にソース配線３１や画素電極２０を含まないことが重要である。以下の説明において、タッチセンシング配線３と共通電極１７との間の物理的な空間をタッチセンシング空間と呼称することがある。また、ゲート配線１０とコモン配線３０（導電配線）との距離と、上述した距離Ｗ２とを合わせて考慮されたタッチセンシング空間を形成することが望ましい。この場合、ゲート配線１０に供給されるゲート信号に起因するノイズがコモン配線３０に与える影響を緩和できる。
（タッチセンシング駆動）
　図６及び図７は、本発明の第１実施形態に係る表示装置ＤＳＰ１において、タッチセンシング配線３がタッチ駆動電極として機能し、かつ、共通電極１７がタッチ検出電極として機能した場合の構造を示している。
　図６及び図７に示す構造に基づいて、以下の説明を行う。
　なお、上述したように、タッチ駆動電極とタッチ検出電極の役割を入れ替えることができる。
　図６は、タッチセンシング配線と共通電極との間に電界が生成された状態を示す模式断面図であり、図７は、指等のポインタが表示装置基板１００の観察者側の表面に接触或いは近接した時の電界の生成状態の変化を示す断面図である。
　図６及び図７においては、タッチセンシング配線３と共通電極１７を用いたタッチセンシング技術を説明する。図６及び図７は、タッチセンシング駆動を分かり易く説明するため、アレイ基板２００を構成する第１絶縁層１１及び共通電極１７と、表示装置基板１００とを示しており、その他の構成は、省略している。
　図６及び図７に示すように、液晶層３００の厚さ方向に対して傾斜する斜め方向において、タッチセンシング配線３と共通電極１７とが互いに向かい合っている。このため、斜め方向の電界が生成される状態の変化に対して検出信号のコントラストを容易に向上することが可能であり、タッチセンシングのＳ／Ｎ比を高くすることができるという効果（Ｓ／Ｎ比の改善効果）が得られる。更に、このように斜め方向にタッチセンシング配線３と共通電極１７とが互いに向かい合う配置においては、平面視においてタッチセンシング配線３と共通電極１７とが重なる重畳部が形成されないため、寄生容量を大きく減らすことができる。また、タッチ検出電極とタッチ駆動電極が、厚みの上下方向で重なりあう構成では、タッチ検出電極及びタッチ駆動電極が互いに重なる部分における静電容量が変化し難いため、タッチセンシングのＳ／Ｎ比にコントラストを与え難い。例えば、タッチ検出電極とタッチ駆動電極とが同一面上の平行な位置関係にある場合は、指等のポインタの位置によって静電容量が不均一に変化し易くなり、誤検出及び解像度の低下の恐れがある。
　本発明の実施形態に係る表示装置ＤＳＰ１においては、図２、図３Ａ、及び図３Ｂに示すように、共通電極１７は、検出電極として機能し、長さＥＬを有する。この共通電極１７は、駆動電極として機能するタッチセンシング配線３と、平面視、平行であり、長さＥＬを有する共通電極１７により、静電容量を十分かつ均一に確保することができる。
　図６は、タッチセンシング配線３をタッチ駆動電極として機能させ、共通電極１７をタッチ検出電極として機能させた場合の、静電容量の発生状況を模式的に示している。タッチセンシング配線３には、所定周波数でパルス状の書き込み信号が供給される。この書き込み信号の供給は、液晶駆動とタッチ駆動との時分割で行ってもよい。書き込み信号によって、接地されている共通電極１７とタッチセンシング配線３との間に、電気力線３３（矢印）で示される静電容量が維持される。
　図７に示すように、指等のポインタが表示装置基板１００の観察者側の表面に接触或いは近接すると、共通電極１７とタッチセンシング配線３との間の静電容量が変化し、この静電容量の変化により、指等のポインタのタッチの有無が検出される。
　図６及び図７に示されるように、タッチセンシング配線３と共通電極１７との間には、液晶駆動に関わる電極や配線は設けられていない。更に、図４に示されるようにソース配線３１が、タッチセンシング配線３及び共通電極１７（タッチ駆動配線及びタッチ検出配線）から離れている。このため、液晶駆動に関わるノイズを拾いにくい構造が実現されている。
　例えば、平面視において、複数のタッチセンシング配線３は、第１方向（例えば、Ｙ方向）に延在するとともに、第２方向（例えば、Ｘ方向）に並べて配設されている。複数のコモン配線３０（導電配線）は、Ｚ方向においてアレイ基板２００の内部における画素電極２０よりも下方に位置し、第２方向（例えば、Ｘ方向）に延在し、第１方向（例えば、Ｙ方向）に並んでいる。共通電極１７は、コモン配線３０と電気的に接続されており、共通電極１７とタッチセンシング配線３との間の静電容量の変化をタッチ有無の検出に用いる。
　本実施形態に係る表示装置ＤＳＰ１において、タッチセンシング配線３と共通電極１７との間に、例えば、５００Ｈｚ以上５００ＫＨｚ以下の周波数で矩形波状のパルス信号が印加される。通常、このパルス信号の印加によって、検出電極である共通電極１７は一定の出力波形を維持する。指等のポインタが表示装置基板１００の観察者側の表面に接触或いは近接すると、その部位の共通電極１７の出力波形に変化が現れ、タッチの有無が判断される。指等のポインタの表示面までの距離は、ポインタの近接から接触するまでの時間（通常、数百μｓｅｃ以上数ｍｓｅｃ以下）や、その時間内にカウントされる出力パルス数等で測定できる。タッチ検出信号の積分値をとることで安定したタッチ検出を行うことができる。
　タッチセンシング配線３及びコモン配線３０（或いは導電配線に接続された共通電極）の全てをタッチセンシングに用いなくてもよい。間引き駆動を行ってもよい。次に、タッチセンシング配線３を間引き駆動させる場合について説明する。まず、全てのタッチセンシング配線３を複数のグループに区分する。グループの数は、全てのタッチセンシング配線３の数より少ない。一つのグループを構成する配線数が、例えば、６本であるとする。ここで、全ての配線（配線数は６本）のうち、例えば、２本の配線を選択する（全ての配線の本数よりも少ない本数、２本＜６本）。一つのグループにおいては、選択された２本の配線を用いてタッチセンシングが行われ、残りの４本の配線における電位がフローティング電位に設定される。表示装置ＤＳＰ１は、複数のグループを有することから、上記のように配線の機能が定義されているグループ毎にタッチセンシングを行うことができる。同様に、コモン配線３０においても、間引き駆動を行ってもよい。
　タッチに用いられるポインタが、指である場合とペンである場合とは、接触あるいは近接するポインタの面積や容量が異なる。こうしたポインタの大ききによって、間引く配線の本数を調整できる。ペンや針先など先端が細いポインタでは、配線の間引き本数を減らして高密度のタッチセンシング配線のマトリクスを用いることができる。指紋認証時も高密度のタッチセンシング配線のマトリクスを用いることができる。
　このようにグループ毎にタッチセンシング駆動を行うことで、走査或いは検出に用いられる配線数が減るため、タッチセンシング速度を上げることができる。さらに、上記の例では、一つのグループを構成する配線数が６本であったが、例えば、１０以上の配線数で一つのグループを形成し、一つのグループにおいて選択された２本の配線を用いてタッチセンシングを行ってもよい。即ち、間引かれる配線の数（フローティング電位となる配線の数）を増やし、これによってタッチセンシングに用いられる選択配線の密度（全配線数に対する選択配線の密度）を低下させ、選択配線によって走査或いは検出を行うことで、消費電力の削減やタッチ検出精度の向上に寄与する。逆に、間引かれる配線の数を減らし、タッチセンシングに用いられる選択配線の密度を高くし、選択配線によって走査或いは検出を行うことで、例えば、指紋認証やタッチペンによる入力に活用できる。こうしたタッチセンシングの間、ソース配線３１やゲート配線１０を、接地あるいはオープン（フローティング）として、これら配線に起因する寄生容量を減らすことができる。
　タッチセンシング駆動と液晶駆動を時分割で行うこともできる。要求されるタッチ入力の速さに合わせてタッチ駆動の周波数を調整してもよい。タッチ駆動周波数は、液晶駆動周波数より高い周波数を採用することができる。指等のポインタが表示装置基板１００の観察者側の表面に接触或いは近接するタイミングは不定期であり、かつ、短時間であることから、タッチ駆動周波数は高いことが望ましい。
　タッチ駆動周波数と液晶駆動周波数とを異ならせる方法は、いくつか挙げられる。例えば、ノーマリオフの液晶駆動にて、黒表示（オフ）のときにバックライトもオフとし、この黒表示の期間（液晶表示に影響のない期間）にタッチセンシングを行ってもよい。この場合、タッチ駆動の周波数を種々、選択できる。
　また、負の誘電率異方性を有する液晶を用いる場合でも、液晶駆動周波数とは異なるタッチ駆動周波数を選択し易い。換言すれば、図６及び図７に示すようにタッチセンシング配線３から共通電極１７に向けて生じる電気力線３３は、液晶層３００の斜め方向或いは厚み方向に作用するが、負の誘電率異方性を有する液晶を用いれば、この電気力線３３の方向に液晶分子が立ち上がらないため、表示品質に対する影響が少なくなる。
　さらには、タッチセンシング配線３やコモン配線３０の配線抵抗を下げて、抵抗の低下に伴ってタッチ駆動電圧を下げる場合も、液晶駆動周波数とは異なるタッチ駆動周波数を容易に設定できる。タッチセンシング配線３やコモン配線３０を構成する金属層に銅や銀等の導電率の良好な金属、合金を用いることで、低い配線抵抗が得られる。
　３Ｄ（立体映像）表示を行う表示装置の場合、通常の２次元画像の表示に加え、３次元的に手前の画像や奥にある画像を表示するために複数の映像信号（例えば、右目用の映像信号と左目用の映像信号）が必要となる。このため、液晶駆動の周波数に関し、例えば、２４０Ｈｚ或いは４８０Ｈｚ等の高速駆動及び多くの映像信号が必要となる。このとき、タッチ駆動の周波数を液晶駆動の周波数とは異ならせることによって得られるメリットは大きい。例えば、本実施形態により３Ｄ表示のゲーム機器において、高速及び高精度のタッチセンシングが可能となる。本実施形態では、ゲーム機器や現金自動支払機等の指等のタッチ入力頻度の高いディスプレイにおいても特に有用である。
　動画表示を典型として、画素の映像信号による書き換え動作は頻繁に行われる。これら映像信号に付随するノイズはソース配線から派生するため、本発明の実施形態のようにソース配線３１の厚み方向（Ｚ方向）の位置をタッチセンシング配線３遠ざけることは好ましい。本発明の実施形態によれば、タッチ駆動信号は、ソース配線３１から遠い位置にあるタッチセンシング配線３に印加されるため、タッチ駆動信号が印加される配線がアレイ基板に設けられた構造を開示する特許文献６よりも、ノイズの影響が少なくなる。
　一般に、液晶駆動の周波数は、６０Ｈｚ、或いは、この周波数の整数倍の駆動周波数である。通常、タッチセンシング部位は、液晶駆動の周波数に伴うノイズの影響を受ける。さらに、通常の家庭電源は、５０Ｈｚ或いは６０Ｈｚの交流電源であり、こうした外部電源で動作する電気機器から生じるノイズを、タッチセンシング部位が拾い易い。従って、タッチ駆動の周波数として、５０Ｈｚや６０Ｈｚの周波数とは異なる周波数、或いは、これら周波数の整数倍から若干シフトさせた周波数を採用することで、液晶駆動や外部の電子機器から生じるノイズの影響を大きく低減することができる。或いは、時間軸で、液晶駆動信号の印加タイミングからタッチセンシング駆動信号の印加タイミングをシフトさせてもよい。シフト量は、若干量でよく、例えば、ノイズ周波数から±３％～±１７％のシフト量でよい。この場合、ノイズ周波数に対する干渉を低減することができる。例えば、タッチ駆動の周波数は、例えば、５００Ｈｚ～５００ＫＨｚの範囲から、上記液晶駆動周波数や電源周波数と干渉しない異なる周波数を選択することができる。液晶駆動周波数や電源周波数と干渉しない異なる周波数をタッチ駆動の周波数として選択することで、例えば、カラム反転駆動でのカップリングノイズ等のノイズの影響を軽減することができる。
　また、タッチセンシング駆動において、駆動電圧を、タッチセンシング配線３の全てに供給するのでなく、上述したように間引き駆動によってタッチ位置検出を行うことで、タッチセンシングでの消費電力を低減できる。
　間引き駆動において、タッチセンシングに用いられない配線、即ち、フローティングパターンを有する配線については、スイッチング素子により、検出電極や駆動電極に切り替えて高精細なタッチセンシングを行ってもよい。或いは、フローティングパターンを有する配線は、グランド（筐体に接地）と電気的に接続するように切り替えることもできる。タッチセンシングのＳ／Ｎ比を改善するため、タッチセンシングの信号検出時にＴＦＴ等のアクティブ素子の信号配線を一時、グランド（筐体等）に接地してもよい。
　また、タッチセンシング制御で検出する静電容量のリセットに時間を要するタッチセンシング配線、即ち、タッチセンシングでの時定数（容量と抵抗値の積）が大きいタッチセンシング配線では、例えば、奇数行のタッチセンシング配線と偶数行のタッチセンシング配線とを交互にセンシングに利用し、時定数の大きさを調整した駆動を行ってもよい。複数のタッチセンシング配線をグルーピングして駆動や検出を行ってもよい。複数のタッチセンシング配線のグルーピングは、線順次とせず、そのグループ単位でセルフ検出方式とも呼称される、一括検出の手法をとってもよい。グループ単位での、並列駆動を行ってもよい。或いは寄生容量等のノイズキャンセルのため、互いに近接又は隣接するタッチセンシング配線の検出信号の差をとる差分検出方式を採用してもよい。
　上述した第１実施形態によれば、銅の拡散や銅のマイグレーションの発生を防止することができ、電気的実装における信頼性を向上できる。また、導電配線やタッチセンシング配線の構成材料として、上述した銅合金を用いたことで、安定したタッチセンシングが可能であり、タッチセンシング感度の高く、良好な応答性が得られる。特に、Ｓ／Ｎ比の高い、高解像度で、かつ、高速なタッチ入力に応えられる表示装置ＤＳＰ１を提供することができる。更に、チャネル層として酸化物半導体を用いた薄膜トランジスタを採用することで、低消費電力でフリッカーの少なく、かつ、タッチセンシング機能を備えた表示装置ＤＳＰ１を実現することができる。
（第１実施形態の変形例１）
　図３Ａに示す表示装置ＤＳＰ１において、カラーフィルタ５１が設けられた構造が用いられている。本実施形態では、カラーフィルタが省略されてもよい。カラーフィルタ５１が省略された構造では、例えば、透明基板２１上に設けられたタッチセンシング配線３と、タッチセンシング配線３を覆うように形成された透明樹脂層１６とを備えた構造としてもよい。
　カラーフィルタ５１を含まない表示装置においては、赤色発光、緑色発光、及び青色発光の各々のＬＥＤをバックライトユニットに設け、フィールドシーケンシャルの手法でカラー表示を行う。図３Ａに示す透明基板２１上に設けられたタッチセンシング配線３の層構成は、アレイ基板２００に形成されるコモン配線３０（導電配線）の層構成やゲート電極２５（ゲート配線１０）の層構成に採用することができる。
　図３Ａに示す表示装置ＤＳＰ１において、表示装置基板１００（第１基板）の透明基板２１とタッチセンシング配線３との界面に、黒色層８や反射防止膜を形成することができる。黒色層８は、例えば、樹脂にカーボン、カーボンナノチューブ、カーボンナノホーン、或いは、複数の有機顔料の混合物を分散して形成できる。この場合も、上述した実施形態と同様の効果が得られる。
（第１実施形態の変形例２）
　また、本発明は、タッチセンシング機能を有していない表示装置にも適用可能である。この場合、図３Ａに示す表示装置ＤＳＰ１からタッチセンシング配線３が除かれた構造が採用される。換言すると、第１基板には導電配線を設けず、第２基板であるアレイ基板２００に導電配線が設けられた構造が採用される。
（第２実施形態）
　以下、図面を参照しながら本発明の第２実施形態について説明する。
　第２実施形態においては、第１実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
　図８は、本発明の第２実施形態に係る表示装置ＤＳＰ２を部分的に示す断面図である。図９は、本発明の第２実施形態に係るアレイ基板５００を部分的に示す断面図である。
　表示装置ＤＳＰ２においては、機能デバイスとして有機ＥＬ層が採用されており、駆動デバイスとして薄膜トランジスタ（アクティブ素子）が採用されている。薄膜トランジスタは、酸化物半導体で構成されたチャネル層５８を有する。
　第２実施形態の表示装置ＤＳＰ２を構成する表示装置基板４００（第１基板）は、第１面ＭＦと、第１面ＭＦとは反対側の第２面ＭＳとを有する透明基板４４（基板本体）を備える。第１面ＭＦには、観察方向ＯＢにおいて、順に、第１タッチセンシング配線３（導電配線、第１導電配線）と、第２タッチセンシング配線２（導電配線、第３導電配線）とが形成されている。即ち、第２タッチセンシング配線２は、第１タッチセンシング配線３とアレイ基板５００（第２基板）との間に位置している。第２タッチセンシング配線２及び第１面ＭＦは、第２透明樹脂層１０５で覆われている。
　第１タッチセンシング配線３と第２タッチセンシング配線２との間には、第１タッチセンシング配線３を覆うように絶縁層Ｉ（タッチ配線絶縁層）が設けられており、第１タッチセンシング配線３と第２タッチセンシング配線２とは、絶縁層Ｉによって互いに電気的に絶縁されている。
　図８に示す構造では、第１透明樹脂層１０８と第２透明樹脂層１０５とが貼り合わされている。具体的に、透湿性の低い第１透明樹脂層１０８を介して、有機ＥＬである発光層９２を備えるアレイ基板５００と、第１タッチセンシング配線３及び第２タッチセンシング配線２を具備する表示装置基板４００と、が貼り合わされている。即ち、発光層９２（機能デバイス）は、表示装置基板４００と対向する前記アレイ基板５００の面に設けられている。
　第２実施形態の第１タッチセンシング配線３は、第１実施形態のタッチセンシング配線３に対応しており、第１実施形態と同様の構成を有しており、即ち、黒色層と、黒色層上に設けられた金属積層構造を有する。平面視において、透明基板４４上に設けられたブラックマトリクス（黒色層）に対応する位置に第１タッチセンシング配線３が設けられている。第１タッチセンシング配線３は、第１導電性金属酸化物層６と第２導電性金属酸化物層４とによって銅合金層５が挟持された構成を有する。
　平面視（観察方向ＯＢから見て）、第２タッチセンシング配線２は、第１タッチセンシング配線３が延在する方向に対して直交する方向に延在している。第２タッチセンシング配線２は、絶縁層Ｉ上に設けられている。第２タッチセンシング配線２は、第１実施形態のタッチセンシング配線３と同様の構成を有しており、即ち、黒色層と、黒色層上に設けられた金属積層構造を有する。平面視において、絶縁層Ｉ上に設けられたブラックマトリクス（黒色層）に対応する位置に第２タッチセンシング配線２が設けられている。第２タッチセンシング配線２は、第１導電性金属酸化物層６と第２導電性金属酸化物層４とによって銅合金層５が挟持された構成を有する。
　第１タッチセンシング配線３及び第２タッチセンシング配線２は、タッチセンシング制御部１２２に接続されており、タッチセンシング制御部１２２は、第１タッチセンシング配線３と第２タッチセンシング配線２との間に生じる静電容量の変化を検出し、タッチセンシングを行う。
　Ｘ方向に延在する複数の第１タッチセンシング配線３及びＹ方向に延在する複数の第２タッチセンシング配線２の各々は電気的に独立している。第１タッチセンシング配線３と第２タッチセンシング配線２は、平面視、直交している。例えば、第１タッチセンシング配線３をタッチ検出電極として用い、第２タッチセンシング配線２をタッチ駆動電極として用いることができる。タッチセンシング制御部１２２は、タッチ信号として、第１タッチセンシング配線３と第２タッチセンシング配線２との交点における、第１タッチセンシング配線３と第２タッチセンシング配線２との間の静電容量Ｃ２の変化を検出する。
　また、第１タッチセンシング配線３の役割と第２タッチセンシング配線２の役割とを入れ替えてもよい。具体的に、第１タッチセンシング配線３をタッチ駆動電極として用い、第２タッチセンシング配線２をタッチ検出電極として用いてもよい。
　第１タッチセンシング配線３及び第２タッチセンシング配線２の各々の構造としては、第１実施形態で説明した図５に示す断面構造と同じ構造を採用することができる。格子状に直交する第１タッチセンシング配線３と第２タッチセンシング配線２は、表示コントラストを向上させるブラックマトリクスの役割も兼用する。
（アレイ基板５００の構造）
　次に、表示装置ＤＳＰ２を構成するアレイ基板５００の構造について説明する。
　アレイ基板５００の基板４５としては、透明基板を用いる必要はなく、例えば、アレイ基板５００に適用可能な基板として、ガラス基板、セラミック基板、石英基板、サファイア基板、シリコン、炭化シリコンやシリコンゲルマニウムなどの半導体基板、あるいはプラスチック基板等が挙げられる。
　アレイ基板５００においては、第４絶縁層１４、第４絶縁層１４上に形成されたアクティブ素子６８、第４絶縁層１４及びアクティブ素子６８を覆うように形成された第３絶縁層１３、アクティブ素子６８のチャネル層５８に対向するように第３絶縁層１３上に形成されたゲート電極９５、第３絶縁層１３及びゲート電極９５を覆うように形成された第２絶縁層１２、及び第２絶縁層１２上に形成された平坦化層９６が、基板４５上に、順に積層されている。
　平坦化層９６には、アクティブ素子６８のドレイン電極５６に対応する位置にコンタクトホール９３が形成されている。また、平坦化層９６上には、チャネル層５８に対応する位置にバンク９４が形成されている。断面視において互いに隣り合うバンク９４の間の領域においては、即ち、平面視においてバンク９４に囲まれた領域においては、平坦化層９６の上面、コンタクトホール９３の内部、及びドレイン電極５６を覆うように下部電極８８（画素電極）が形成されている。なお、下部電極８８は、バンク９４の上面には形成されていなくてもよい。
　更に、下部電極８８、バンク９４、及び平坦化層９６を覆うようにホール注入層９１が形成されている。ホール注入層９１上には、順に、発光層９２、上部電極８７、及び封止層１０９が積層されている。
　下部電極８８は、後述するように、銀あるいは銀合金層が導電性金属酸化物層によって挟持された構成を有する。
　バンク９４の材料としては、アクリル樹脂、ポリイミド樹脂、ノボラックフェノール樹脂等の有機樹脂を用いることができる。バンク９４には、更に、酸化シリコン、酸窒化シリコン等の無機材料を積層してもよい。
　平坦化層９６の材料としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を用いてもよい。低誘電率材料（ｌｏｗ－ｋ材料）を用いることもできる。
　なお、視認性向上のため、平坦化層９６や封止層１０９、あるいは、基板４５のいずれかが、光散乱の機能を有してもよい。あるいは、基板４５の上方に光散乱層を形成してもよい。
　なお、図８において、符号２９０は、下部電極８８、ホール注入層９１、発光層９２、及び上部電極８７で構成された発光領域を示している。
（発光層９２）
　図９に示すように、アレイ基板５００は、機能デバイスである発光層９２（有機ＥＬ層）を含む。発光層９２は、一対の電極間に電界が与えられた時に、陽極（例えば、下部電極）から注入されるホールと、陰極（例えば、上部電極、画素電極）から注入される電子が再結合することにより励起され、発光する表示機能層である。
　発光層９２は、少なくとも、発光の性質を有する材料（発光材料）を含有するとともに、好ましくは、電子輸送性を有する材料とを含有する。発光層９２は、陽極と陰極の間に形成される層であり、下部電極８８（陽極）の上にホール注入層９１が形成されている場合は、ホール注入層９１と上部電極８７（陰極）との間に発光層９２が形成される。また、陽極の上にホール輸送層が形成されている場合は、ホール輸送層と陰極との間に発光層９２が形成される。上部電極８７と下部電極８８の役割は入れ替えることができる。
　発光層９２の膜厚は、本発明の効果を著しく損なわない限り任意であるが、膜に欠陥が生じ難い点では、膜厚は大きいことが好ましい。一方、膜厚が小さい場合、駆動電圧が低くなるため好ましい。このため、発光層９２の膜厚は、３ｎｍ以上であることが好ましく、５ｎｍ以上であることが更に好ましく、また、一方、通常２００ｎｍ以下であることが好ましく、１００ｎｍ以下であることが更に好ましい。
　発光層９２の材料は、所望の発光波長で発光し、本発明の効果を損なわない限り特に制限はなく、公知の発光材料を適用可能である。発光材料は、蛍光発光材料でも、燐光発光材料でもよいが、発光効率が良好である材料が好ましく、内部量子効率の観点から燐光発光材料が好ましい。
　青色発光を与える発光材料としては、例えば、ナフタレン、ペリレン、ピレン、アントラセン、クマリン、クリセン、ｐ－ビス（２－フェニルエテニル）ベンゼン及びそれらの誘導体等が挙げられる。緑色発光を与える発光材料としては、例えば、キナクリドン誘導体、クマリン誘導体、Ａｌ（Ｃ９Ｈ６ＮＯ）３等のアルミニウム錯体等が挙げられる。
　赤色発光を与える発光材料としては、例えば、ＤＣＭ（４－（ｄｉｃｙａｎｏｍｅｔｈｙｌｅｎｅ）－２－ｍｅｔｈｙｌ－６－（ｐ－ｄｉｍｅｔｈｙｌａｍｉｎｏｓｔｙｒｙｌ）－４Ｈ－ｐｙｒａｎ）系化合物、ベンゾピラン誘導体、ローダミン誘導体、ベンゾチオキサンテン誘導体、アザベンゾチオキサンテン等が挙げられる。
　上記の発光層９２を構成する有機ＥＬ層の構成や発光材料等は、上記材料に限られない。
　図９に示すように、発光層９２は、ホール注入層９１上に形成されており、上部電極８７と下部電極８８との間に印加される駆動電圧で駆動される。
　下部電極８８は、反射層を導電性金属酸化物層とで挟持する３層構造を有する。なお、上部電極８７と下部電極８８の間に、発光層９２のほかに電子注入層、電子輸送層、ホール輸送層などを挿入してもよい。
　ホール注入層９１には、酸化タングステンや酸化モリブデン等の高融点金属酸化物を用いることができる。反射層には、光の反射率が高い銀合金、アルミニウム合金等が適用できる。なお、ＩＴＯ等の導電性金属酸化物は、アルミニウムとの密着性が良くない。電極やコンタクトホール等の界面が、例えば、ＩＴＯとアルミニウム合金の場合は電気的接続不良を生じ易い。銀や銀合金は、ＩＴＯ等の導電性金属酸化物との密着性が良好で、かつ、ＩＴＯ等の導電性金属酸化物はオーミックコンタクトを得やすい。
（アクティブ素子６８）
　次に、図９を参照して、表示装置ＤＳＰ２において下部電極８８（画素電極）に接続されているアクティブ素子６８の構造について説明する。
　図９は、アクティブ素子６８の一例として、トップゲート構造が採用された薄膜トランジスタ（ＴＦＴ）の構造を示している。なお、図９においては、説明を簡略にするため、表示装置基板４００と封止層１０９を省略している。
　ゲート電極９５は、ゲート配線（導電配線、第２導電配線）と電気的に連携され、アクティブ素子６８を駆動する。第２実施形態において、第１タッチセンシング配線３（導電配線、第１導電配線）、第２タッチセンシング配線２（導電配線、第３導電配線）、及びゲート配線（導電配線、第２導電配線）は、第１導電性金属酸化物層６と第２導電性金属酸化物層４とによって銅合金層５が挟持された構成を有している。また、導電配線における材料組成についても、第２実施形態は、第１実施形態と同じである。
　チャネル層５８は、第１実施形態と同じ酸化インジウム、酸化アンチモン、酸化ガリウムによる酸化物半導体で構成されている。具体的に、第２実施形態の薄膜トランジスタが備えるチャネル層を形成する酸化物半導体に関し、金属元素の原子比（酸素をカウントしない原子比）は、Ｉｎ：Ｇａ：Ｓｂ＝１：１：１とした。酸化物半導体における酸化アンチモンは、酸化亜鉛に置き換えることができる。
　本実施形態では、機能デバイスとして有機ＥＬ発光層を用いる場合について説明しているが、有機ＥＬ発光層に代えて、マイクロＬＥＤを用いることもできる。有機ＥＬ発光層あるいはマイクロＬＥＤを薄膜トランジスタで駆動する場合、薄膜トランジスタのＶｔｈ（閾値電圧）が均一であることが必要である。薄膜トランジスタのチャネル層としてポリシリコン半導体を用いるトランジスタは、トランジスタのＶｔｈのばらつきが大きいため、駆動電圧が高くかつ均一性が要求される有機ＥＬ発光層あるいはマイクロＬＥＤの駆動には不向きである。酸化物半導体で形成されたチャネル層を備える薄膜トランジスタは、Ｖｔｈのばらつきが小さく、有機ＥＬ発光層あるいはマイクロＬＥＤの駆動に適している。
　酸化物半導体で形成されたチャネル層を備える薄膜トランジスタによる有機ＥＬやＬＥＤの駆動は、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタによる駆動より好ましい。
　例えば、ＩＧＺＯと称される酸化物半導体は、スパッタリングなどの真空成膜で一括して形成される。酸化物半導体が成膜された後においては、ＴＦＴ等のパターン形成後の熱処理も一括して行われる。このため、チャネル層に関わる電気的特性（例えば、Ｖｔｈ）のばらつきが極めて少ない。有機ＥＬやＬＥＤの駆動はその輝度のばらつきを抑えるため、前記薄膜トランジスタのＶｔｈのばらつきを小さい範囲に抑える必要がある。
　一方、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタにおいては、薄膜トランジスタの前駆体であるアモルファスシリコンを、トランジスタの個々にレーザーアニールを施すことが必要で、個々のレーザーアニールが薄膜トランジスタのＶｔｈのばらつきを招いてしまう。この観点で、有機ＥＬやＬＥＤを備えた表示装置に用いられる薄膜トランジスタは、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタであることが好ましい。
　また、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタは、リーク電流が極めて少ないために、走査信号や映像信号の入力の後の安定性が高い。ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタは、酸化物半導体のトランジスタと比較して２桁以上リーク電流が大きい。このリーク電流が少ないことは、高精度のタッチセンシングにつながり、好ましい。
　チャネル層５８の材料としては、例えば、ＩＧＺＯと称される酸化物半導体を用いることができる。チャネル層５８を構成する酸化物半導体の材料としては、ガリウム、インジウム、亜鉛、錫、アルミニウム、ゲルマニウム、及びセリウムから構成される群より選ばれる１種以上を含有する金属酸化物と、アンチモン及びビスマスのうち少なくともいずれか１種を含有する金属酸化物とを含む材料を用いることができる。
　本実施形態では、酸化インジウム、酸化ガリウム、酸化アンチモン等を含む酸化物半導体を、チャネル層に用いている。酸化物半導体で形成されるチャネル層５８の材料は、単結晶、多結晶、微結晶、微結晶とアモルファスとの混合体、或いは、アモルファスのいずれでもよい。チャネル層を形成する酸化物半導体に関し、チャネル層の厚み方向にキャリア移動度の異なる複数層の酸化物半導体が形成されてもよい。酸化物半導体の膜厚としては、２ｎｍ～５０ｎｍの範囲内の膜厚とすることができる。チャネル層５８は、ポリシリコン半導体で形成してもよい。
　更に、２つの薄膜トランジスタが積層された構造が採用されてもよい。一例として、下層に位置する薄膜トランジスタとして、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタを用いてもよい。上層に位置する薄膜トランジスタとして、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。このような２つの薄膜トランジスタが積層された構造においては、平面視、マトリクス状に薄膜トランジスタが配置される。この構造においては、ポリシリコン半導体によって高い移動度が得られ、酸化物半導体によって低リーク電流を実現できる。即ち、ポリシリコン半導体のメリットと酸化物半導体のメリットの両方を共に活かすことができる。
　もう一つの例として、表示装置基板４００とアレイ基板５００とが向かい合う面に、表示装置基板４００及びアレイ基板５００の各々に薄膜トランジスタを形成してもよい。この場合、各薄膜トランジスタは、酸化物半導体で形成されたチャネル層を備えることができる。
　酸化物半導体もしくはポリシリコン半導体を、例えば、ｐ／ｎ接合をもつ相補型のトランジスタの構成に用いることができ、あるいは、ｎ型接合のみを有する単チャネル型トランジスタの構成にて用いることができる。酸化物半導体の積層構造として、例えば、ｎ型酸化物半導体と、このｎ型の酸化物半導体と電気的特性が異なるｎ型酸化物半導体とが積層された積層構造が採用されてもよい。積層されるｎ型酸化物半導体は、複数層で構成されてもよい。積層されるｎ型酸化物半導体においては、下地のｎ型半導体のバンドギャップを、上層に位置するｎ型半導体のバンドギャップとは異ならせることができる。
　チャネル層の上面が、例えば、異なる酸化物半導体で覆われた構成を採用してもよい。キャリア移動度やキャリア濃度が互いに異なる複数の酸化物半導体が積層された多層構成が採用されてもよい。あるいは、例えば、結晶性のｎ型酸化物半導体上に、微結晶の（非晶質に近い）酸化物半導体が積層された積層構造を採用してもよい。ここで微結晶とは、例えば、スパッタリング装置にて成膜された非晶質の酸化物半導体を、２００℃以上４５０℃以下の範囲で熱処理した微結晶状の酸化物半導体膜を言う。あるいは、成膜時の基板温度を２００℃前後に設定した状態で成膜された微結晶状の酸化物半導体膜を言う。微結晶状の酸化物半導体膜は、ＴＥＭ等の観察方法により、少なくとも１ｎｍから３ｎｍ前後、或いは、３ｎｍより大きい結晶粒を観察することができる酸化物半導体膜である。
　酸化物半導体は、非晶質から結晶質に変化させることで、キャリア移動度の改善や信頼性の向上を実現することができる。酸化インジウムや酸化ガリウムの酸化物としての融点は高い。酸化アンチモン（Ｓｂ２Ｏ３）や酸化ビスマス（Ｂｉ２Ｏ３）の融点はいずれも１０００℃以下で、酸化物の融点が低い。例えば、酸化インジウム（Ｉｎ２Ｏ３）と酸化ガリウム（Ｇａ２Ｏ３）と酸化アンチモンの３元系複合酸化物を採用した場合、融点の低い酸化アンチモンの効果で、この複合酸化物の結晶化温度を低くすることができる。換言すれば、非晶質状態から、微結晶状態などに結晶化させ易い酸化物半導体を提供できる。酸化物半導体は、その結晶性を高めることで、キャリア移動度を向上させることができる。
　本発明の実施形態に係る上記の酸化物半導体は、室温（例えば、２５℃）から２００℃未満の基板温度で成膜し、チャネル層のパターン形成後の後工程で、例えば、２５０℃～３５０℃の低温アニーリングにより電気特性改善も可能である。薄膜トランジスタ形成後に、第２導電配線と共にアニーリングすることが、工程省略の観点で簡便である。また、本発明の実施形態に係る酸化物半導体や導電配線は、下地層（酸化シリコン等の絶縁層）やガラス基板に対し、極めて強固な密着性を有する。
　酸化物半導体は、後工程のウエットエッチングにおいて易溶性が求められることから、酸化亜鉛、酸化ガリウムあるいは酸化アンチモンリッチな複合酸化物を用いることができる。例えば、スパッタリングに用いる金属酸化物ターゲットの金属元素の原子比（酸素をカウントしない原子比）としては、Ｉｎ：Ｇａ：Ｓｂ＝１：２：２、Ｉｎ：Ｇａ：Ｓｂ＝１：３：３、Ｉｎ：Ｇａ：Ｓｂ＝２：１：１、或いはＩｎ：Ｇａ：Ｓｂ＝１：１：１を例示することができる。ここでＳｂは、例えば、Ｚｎ（亜鉛）やＢｉ（ビスマス）に置き換えることができる。以下、酸化インジウム、酸化アンチモン及び酸化ガリウムの複合酸化物をＩＡＧＯと呼称することがある。
　また、Ｉｎ：Ｓｂ＝１：１の原子比で、酸化インジウム及び酸化アンチモンの２元系複合酸化物としてもよい。例えば、Ｉｎ：Ｂｉ＝１：１の原子比で、酸化インジウム及び酸化ビスマスの２元系複合酸化物としてもよい。また、上記原子比においては、Ｉｎの含有量を更に増やしてもよい。
　例えば、上記の複合酸化物にさらにＳｎを添加してもよい。この場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、Ｓｂ２Ｏ３、及びＳｎＯ２を含む４元系の組成を含む複合酸化物が得られ、あるいは、Ｉｎ２Ｏ３、Ｓｂ２Ｏ３、及びＳｎＯ２を含む３元系の組成を含む複合酸化物が得られ、キャリア濃度を調整することが可能となる。Ｉｎ２Ｏ３、Ｇａ２Ｏ３、Ｓｂ２Ｏ３、Ｂｉ２Ｏ３と価数の異なるＳｎＯ２は、キャリアドーパントの役割を果たす。
　なお、複合酸化物の組成は、上記組成に限定されない。
　例えば、酸化インジウム、酸化ガリウム、及び酸化アンチモンを含む３元系金属酸化物に酸化錫を加えて得られたターゲットを用いてスパッタリング成膜を行う。これにより、キャリア濃度が向上した複合酸化物を成膜することができる。同様に、例えば、酸化インジウム、酸化ガリウム、酸化ビスマスの３元系金属酸化物に酸化錫を加えて得られたターゲットを用いてスパッタリング成膜を行うことで、キャリア濃度が向上した複合酸化物を成膜することができる。
　ただし、キャリア濃度が高くなり過ぎると、複合酸化物で形成されたチャネル層を有するトランジスタの閾値Ｖｔｈがマイナスとなり易い（ノーマリーオンとなり易い）。このため、キャリア濃度が１×１０１８ｃｍ－３未満となるよう酸化錫添加量を調整することが望ましい。また、キャリア濃度やキャリア移動度については、上記複合酸化物の成膜条件（導入ガスに用いられる酸素ガス、基板温度、成膜レート等）、成膜後のアニール条件、及び複合酸化物の組成等を調整することで、所望のキャリア濃度やキャリア移動度を得ることができる。例えば、酸化インジウムの組成比を高くすることは、キャリア移動度を向上し易い。例えば、２００℃から７００℃の温度条件で熱処理を行うアニーリング工程によって、上記複合酸化物の結晶化を進め、複合酸化物のキャリア移動度を向上させることができる。
　更に、同一画素にｎ型酸化物半導体で形成されたチャネル層を有する薄膜トランジスタ（アクティブ素子）と、ｎ型シリコン半導体で形成されたチャネル層を有する薄膜トランジスタ（アクティブ素子）を１つずつ配設し、薄膜トランジスタの各々のチャネル層の特性を活かすように、ＬＥＤや有機ＥＬ（ＯＬＥＤ）といった発光層を駆動することもできる。表示機能層として液晶層や有機ＥＬ（ＯＬＥＤ）を用いる場合、発光層に電圧（電流）を印加する駆動トランジスタとしてｎ型のポリシリコン薄膜トランジスタを採用し、このポリシリンコン薄膜トランジスタに信号を送るスイッチングトランジスタとしてｎ型酸化物半導体の薄膜トランジスタを採用することができる。
　上述した第２実施形態によれば、第１実施形態と同様に効果が得られるとともに、有機ＥＬ素子で構成された発光層を備える表示装置ＤＳＰ２を実現することができる。
（第２実施形態の変形例１）
　上記第２実施形態においては、駆動デバイスとして、発光層９２がアレイ基板５００（第２基板）に形成された構成について説明した。駆動デバイスは、アレイ基板５００に形成されているだけでなく、表示装置基板４００（第１基板）にも形成されてもよい。この場合、表示装置基板４００及びアレイ基板５００の各々に駆動デバイスを形成し、駆動デバイスが形成された面が向かい合うように、表示装置基板４００及びアレイ基板５００を貼り合わせてもよい。このように２つの基板に形成された駆動デバイスに印加される電気信号を供給する第２導電配線は、２つの基板の各々に形成することができる。表示装置基板４００上に形成された駆動デバイスにより、導電配線であるタッチ配線にタッチ駆動電圧を印加することができる。駆動デバイスは、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタとすることができる。この場合も、上述した実施形態と同様の効果が得られる。
（第２実施形態の変形例２）
　なお、上記実施形態では、発光層９２として有機エレクトロルミネセンス層（有機ＥＬ）を採用した構造を説明した。発光層９２は、無機の発光ダイオード層であってもよい。また、発光層９２は、無機のＬＥＤチップがマトリクス状に配列された構造を有してもよい。この場合、赤色発光、緑色発光、青色発光の各々微小なＬＥＤチップをアレイ基板５００上にマウントしてもよい。ＬＥＤチップをアレイ基板５００に実装する方法としては、フェースダウンによる実装を行ってもよい。即ち、発光ダイオード層（機能デバイス）は、表示装置基板４００と対向する前記アレイ基板５００の面に設けられている。
　発光層９２が無機ＬＥＤで構成されている場合、発光層９２として青色発光ダイオードあるいは青紫色発光ダイオードをアレイ基板５００（基板４５）に配設する。窒化物半導体層と上部電極とを形成した後、緑色画素に緑色蛍光体を積層し、赤色発光の画素に赤色蛍光体を積層する。これにより、アレイ基板５００に無機ＬＥＤを簡便に形成することができる。このような蛍光体を用いる場合、青紫色発光ダイオードから生じる青色光による励起によって、緑色蛍光体及び赤色蛍光体の各々から緑色発光及び赤色発光を得ることができる。
　あるいは、発光層９２として紫外発光ダイオードをアレイ基板５００（基板４５）に配設してもよい。この場合、窒化物半導体層と上部電極とを形成した後、青色画素に青色蛍光体を積層し、緑色画素に緑色蛍光体を積層し、赤色画素に赤色蛍光体を積層する。これにより、アレイ基板５００に無機ＬＥＤを簡便に形成することができる。このような蛍光体を用いる場合、例えば、印刷法等の簡便な手法で、緑色画素、赤色画素、あるいは青色画素を形成することができる。これらの画素は、各々の色の発光効率や色バランスの観点から、画素の大きさを調整することは望ましい。
（第２実施形態の変形例３）
　上述した実施形態においては、第１タッチセンシング配線３（第１導電配線）と第２タッチセンシング配線２（第３導電配線）との間に生じる静電容量の変化を検出し、タッチセンシングを行っている。第１タッチセンシング配線３及び第２タッチセンシング配線２のうち一方の導電配線を、例えば、ＲＦＩＤ（ＩＣカードなど）のリーダーにも用いることができる。
　タッチ駆動の周波数は数ＫＨｚであり、ＲＦＩＤに用いられる周波数は１３．５６ＭＨｚであり、周波数が異なっている。例えば、タッチ駆動の周波数からＲＦＩＤの周波数への切り替えスイッチを表示装置ＤＳＰ２に設けてもよい。あるいは、時分割で導電配線の駆動周波数を切り替える等により、表示装置ＤＳＰ２をＲＦＩＤのリーダーとして用いることが可能である。さらには電子決済システムや近距離通信システムに、本発明の実施形態に係る表示装置ＤＳＰ２を適用することができる。切り替えスイッチは、表示装置ＤＳＰ２の表示画面に表示される画像の一部であってもよい。
　導電配線の膜厚、線幅、パターン形状等を調整することにより、ＲＦＩＤのリーダーの機能を表示装置ＤＳＰ２に組み込むことができる。ここで、パターン形状とは、用いる周波数に対応して、例えば、モノポール、ダイポール、ループ等のアンテナ形状を調整することを意味する。例えば、ＲＦＩＤのリーダーの受信感度を向上させるため、断面視、導電配線の下部に高誘電率の絶縁層を介して、第４導電配線、第５導電配線等の積層構成としてもよい。さらに、アレイ基板５００上に、駆動デバイスによって駆動するインピーダンス整合回路（共振周波数の調整）を形成し、さらに表示装置基板４００に設けられたアンテナと電気的接続を行ってもよい。なお、ＲＦＩＤに用いる周波数は、ＶＨＦやＵＨＦなどさらに高い周波数を用いてもよい。
　上述した変形例によれば、第２実施形態と同様に効果が得られるとともに、ＲＦＩＤのリーダーの機能を備えた表示装置ＤＳＰ２を実現することができる。
（第３実施形態）
　以下、図面を参照しながら本発明の第３実施形態について説明する。
　第３実施形態においては、第１実施形態及び第２実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
　図１０は、本発明の第３実施形態に係る表示装置ＤＳＰ３を部分的に示す断面図である。図１１は、本発明の第３実施形態に係る表示装置ＤＳＰ３を構成する表示装置基板６００を部分的に示す断面図であり、符号Ｐで示されたタッチセンシング配線（第１導電配線）を拡大して示す拡大断面図である。図１２は、本発明の第３実施形態に係る表示装置を構成するアレイ基板７００を部分的に示す平面図であり、図１０に示すＤ－Ｄ’線に沿う図である。図１３は、本発明の第３実施形態に係る表示装置を部分的に示す断面図であり、図１２に示すＥ－Ｅ’線に沿う図である。
　第３実施形態において、機能デバイスは液晶層であり、駆動デバイスは薄膜トランジスタ（アクティブ素子）である。
　図１０～図１２に示すように、第３実施形態に係る表示装置ＤＳＰ３は、表示装置基板６００（第１基板）と、アレイ基板７００（第２基板）と、表示装置基板６００とアレイ基板７００との間に配置された液晶層８００とを有している。
　表示装置基板６００は、透明基板６５（基板本体）と、透明基板６５上に配置された第１タッチセンシング配線６１１とを備える。アレイ基板７００は、透明基板６２と、第２タッチセンシング配線７７４（導電配線、第３導電配線）と、ソース配線６６（導電配線、第２導電配線）とを備える。表示装置基板６００及びアレイ基板７００は、液晶層８００を介して貼り合わされている。
　図１０及び図１１に示すように、表示装置基板６００は、第１タッチセンシング配線６１１（導電配線、第１導電配線）を挟持する第１光吸収層６０４及び第２光吸収層６０５を備えている。第１光吸収層６０４は、表示装置ＤＳＰ３の表示面を観察者が観察した際の視認性を向上するために設けられている。第２光吸収層６０５は、バックライトユニット（不図示）から生じる再反射光や表示部１１０の内部を伝播する反射光が、薄膜トランジスタの開口部に入射することを抑制し、映像表示に係るノイズを低減するために形成されている。なお、カラーフィルタ５１（ＲＧＢ）は、表示装置基板６００から省略してもよい。
　第３実施形態の第１タッチセンシング配線６１１と第２タッチセンシング配線７７４は、平面視において直交しており、タッチセンシングにおける検出配線もしくは駆動配線として用いることができる。第２タッチセンシング配線７７４は、平面視、ゲート配線７５と平行であり、ソース配線６６は、映像信号線であるソース配線の役割を担う。
　液晶層８００は、水平配向の液晶であり、アレイ基板７００上の画素電極７１と共通電極７２との間に生じるフリンジ電界で駆動される。図１０では、配向膜、偏光板など光学フィルムの図示は省略している。
　図１３において、紙面奥に位置する第１タッチセンシング配線６１１（破線で示す）と、アレイ基板７００に配設される絶縁層７２３上の第２タッチセンシング配線７７４と間における静電容量Ｃ３の変化を検知することでタッチセンシングが行われる。第１タッチセンシング配線６１１と第２タッチセンシング配線７７４とは、観察者から見た平面視において直交している。
　図１２に示すように画素電極７１は、Ｘ軸方向に延びて画素ごとに配設される。図１３に示すように画素電極７１は、絶縁層７２３上に設けられ、液晶層８００に対向するアレイ基板７００の面に配設される。
　アレイ基板７００上には、絶縁層７２１を介して画素電極７１に液晶駆動電圧を印加する薄膜トランジスタ７３（アクティブ素子）が配設される。薄膜トランジスタ７３は、ゲート電極７６、ソース電極７７、ドレイン電極７８、及びチャネル層７９を具備する。ゲート電極７６は、ゲート配線７５と電気的に連携されている。ソース電極７７は、ソース配線６６と電気的に連携されている。
　Ｙ方向に延線される第２タッチセンシング配線７７４は、ゲート配線７５と平行であり、平面視、重畳する位置に配設されている。Ｙ方向と直交するＸ方向に延線される第１タッチセンシング配線６１１は、第２導電配線であるソース配線６６と平行であり、平面視、重畳する位置に配設されている。
　第１タッチセンシング配線６１１、ソース配線６６、及び第２タッチセンシング配線７７４の各々は、銅合金層５が第１導電性金属酸化物層６と第２導電性金属酸化物層４によって挟持された構成を有する。
　第３実施形態において、銅合金層５は、カルシウム３ａｔ％、亜鉛０．６ａｔ％、残部が銅である銅合金を用いている。銅合金層５の電気抵抗率は、約３μΩｃｍである。なお、銅合金層５の電気抵抗率は、銅合金層５の成膜方法やアニール条件によって、±３０％前後の変化があり得る。銅合金層５が第１導電性金属酸化物層６と第２導電性金属酸化物層４によって挟持された構成では、熱処理（アニール）により電気抵抗率が改善することが多い。
　第３実施形態における第１導電性金属酸化物層６及び第２導電性金属酸化物層４の各々の組成に関し、酸素をカウントしない元素の割合で、亜鉛４ａｔ％、アンチモン４ａｔ％、残部がインジウムである。上述したように、亜鉛の添加量が１０ａｔ％を超えると、導電性金属酸化物層の耐アルカリ性が低下するので、亜鉛の添加量は１０ａｔ％未満であることが好ましい。
　亜鉛とガリウムとアンチモンとを合計した添加量の上限は、１５ａｔ％である。電気的実装の条件にも左右されるが、例えば、亜鉛とガリウムとアンチモンとを合計した添加量が１６ａｔ％を超えてくると、表面抵抗が大きくなり、オーミックコンタクトをとりにくくなる恐れがある。
　亜鉛とガリウムとアンチモンとを合計した添加量の下限は、０．２ａｔ％である。この添加量が０．２ａｔ％未満である場合、導電性金属酸化物層をアニール処理する等の熱処理において、酸化インジウム複合酸化物のグレインが異常成長しやすく、不安定な導電性金属酸化物層となりやすい。
（薄膜トランジスタ７３）
　第３実施形態の薄膜トランジスタが備えるチャネル層を形成する酸化物半導体に関し、金属元素の原子比（酸素をカウントしない原子比）は、Ｉｎ：Ｇａ：Ｓｂ＝１：１：１とした。酸化物半導体における酸化アンチモンは、酸化亜鉛に置き換えることができる。ゲート絶縁層は、酸化セリウムで形成した。
　第３実施形態では、ソース配線６６が第２導電配線である。第２導電配線は、第１実施形態や第２実施形態と同じく、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された構成である。ソース電極７７、ドレイン電極７８は、ソース配線６６を形成する同じ工程にて、上記導電配線と同じ構成・材料で形成される。当実施形態での導電配線は、映像信号を前記薄膜トランジスタに送る役目を担う。
　第１実施形態及び第３実施形態の表示装置の、アクティブマトリクス駆動において、走査信号線（ゲート配線）として一画素あたり２本のゲート配線を用いてもよい。この場合、例えば、奇数行の走査信号線と偶数行の走査信号線には、逆極性のデータが書き込まれる。ある表示期間において、隣接する画素の奇数列と偶数列とに、それぞれ逆極性のデータを書き込み、次の表示期間でそれぞれ前の表示期間とは逆極性のデータを書き込んでもよい（例えば、特開平７－１８１９２７号公報に記載）。このような配線構造や駆動方法を採用することにより、表示装置の消費電力を削減し、かつ、タッチセンシングに影響するノイズを軽減できる。
　上述した液晶駆動方法を本発明に適用する場合、いずれの方法においても、一画素あたりのアクティブ素子（ＴＦＴ）の個数は、１以上、複数であってもよい。本発明には、上記の液晶駆動技術を適用することができる。
　例えば、上述の実施形態に係る表示装置は、種々の応用が可能である。上述の実施形態に係る表示装置が適用可能な電子機器としては、携帯電話、携帯型ゲーム機器、携帯情報端末、パーソナルコンピュータ、電子書籍、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤ等）、複写機、ファクシミリ、プリンター、プリンター複合機、自動販売機、現金自動預け入れ払い機（ＡＴＭ）、個人認証機器、光通信機器等が挙げられる。上記の各実施形態は、自由に組み合わせて用いることができる。
　本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。
２、７７４　第２タッチセンシング配線（導電配線、第３導電配線）
３、６１１　第１タッチセンシング配線（導電配線、第１導電配線）
４　第２導電性金属酸化物層
５　銅合金層
６　第１導電性金属酸化物層
８　黒色層
９　側面
１０、７５　ゲート配線
１１　第１絶縁層（絶縁層）
１２　第２絶縁層（絶縁層）
１３　第３絶縁層（絶縁層）
１４　第４絶縁層（絶縁層）
１６　透明樹脂層
１７、７２　共通電極
１７Ａ　電極部
１７Ｂ　導電接続部
１７Ｋ　壁部
２０　画素電極
２０Ｋ　内壁
２０Ｓ　スルーホール
２１、２２、４４、６２、６５　透明基板
２４、７７　ソース電極
２５、７６、９５　ゲート電極
２６、５６、７８　ドレイン電極
２７　チャネル層
２８、６８　アクティブ素子
３０　コモン配線
３１、６６　ソース配線
４５　基板
５１　カラーフィルタ
５８　チャネル層
７１　画素電極
７３　薄膜トランジスタ
７９　チャネル層
８７　上部電極
８８　下部電極
９１　ホール注入層
９２　発光層
９３　コンタクトホール
９４　バンク
９６　平坦化層
１００、４００、６００　表示装置基板
１０５　第２透明樹脂層
１０８　第１透明樹脂層
１０９　封止層
１１０　表示部
１２０　制御部
１２１　映像信号制御部
１２２　タッチセンシング制御部
１２３　システム制御部
２００、５００、７００　アレイ基板
３００、８００　液晶層
６０４　第１光吸収層
６０５　第２光吸収層
７２１　絶縁層
７２３　絶縁層

Claims (15)

  1. 　表示装置であって、
    　第１基板と、
    　機能デバイスと、
    　導電配線と、前記導電配線に印加される電気信号に応じて前記機能デバイスを駆動する駆動デバイスとを有し、前記第１基板に対向配置された第２基板と、
    　を備え、
    　前記導電配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、
    　前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、
    　前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、
    　前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある
    　表示装置。
  2. 　表示装置であって、
    　第１導電配線を有する第１基板と、
    　機能デバイスと、
    　第２導電配線と、前記第２導電配線に印加される電気信号に応じて前記機能デバイスを駆動する駆動デバイスとを有し、前記第１基板に対向配置された第２基板と、
    　を備え、
    　前記第１導電配線及び前記第２導電配線の各々は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、
    　前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、
    　前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、
    　前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある
    　表示装置。
  3. 　前記第１基板又は前記第２基板に設けられ、平面視、前記第１導電配線が延在する方向に対して直交する方向に延在する第３導電配線と、
    　前記第１導電配線と前記第３導電配線との間の静電容量の変化を検知してタッチセンシングを行う制御部と、
    　を備え、
    　前記第３導電配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、
    　前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、
    　前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、
    　前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある
    　請求項２に記載の表示装置。
  4. 　前記第１元素は亜鉛であり、前記第２元素はカルシウムである
    　請求項１から請求項３のいずれか一項に記載の表示装置。
  5. 　前記第１導電性金属酸化物層及び前記第２導電性金属酸化物層は、
    　主たる導電性金属酸化物として酸化インジウムを含有するとともに、酸化アンチモン、酸化亜鉛、及び酸化ガリウムから構成される群より選択される１種以上を含有する導電性金属酸化物である
    　請求項１から請求項４のいずれか一項に記載の表示装置。
  6. 　前記駆動デバイスは、ゲート絶縁層と接触しかつ酸化物半導体で構成されたチャネル層を有するとともに、前記機能デバイスを駆動する薄膜トランジスタであり、
    　前記駆動デバイスは、前記第１基板と対向する前記第２基板の面に設けられている
    　請求項１又は請求項２に記載の表示装置。
  7. 　前記駆動デバイスは、ゲート絶縁層上に設けられたゲート電極を備え、
    　前記ゲート電極は、前記導電配線の一部を構成する
    　請求項１に記載の表示装置。
  8. 　前記駆動デバイスは、ゲート絶縁層上に設けられたゲート電極を備え、
    　前記ゲート電極は、前記第２導電配線の一部を構成する
    　請求項２に記載の表示装置。
  9. 　前記酸化物半導体は、
    　酸化インジウム、酸化ガリウム、酸化亜鉛から構成される群より選択される１種以上を含有し、少なくとも、酸化アンチモン、酸化ビスマスのうちいずれかを含む
    　請求項６に記載の表示装置。
  10. 　前記ゲート絶縁層は、酸化セリウムを含む酸化物、あるいは、酸化セリウムを含む酸窒化物である
    　請求項６に記載の表示装置。
  11. 　前記機能デバイスは、有機エレクトロルミネセンス層であり、
    　前記有機エレクトロルミネセンス層は、前記第１基板と対向する前記第２基板の面に設けられている
    　請求項６に記載の表示装置。
  12. 　前記機能デバイスは、発光ダイオード層であり、
    　前記発光ダイオード層は、前記第１基板と対向する前記第２基板の面に設けられている
    　請求項６に記載の表示装置。
  13. 　前記機能デバイスは、液晶層であり、
    　前記液晶層は、前記第１基板と前記第２基板との間に配設される、
    　請求項６に記載の表示装置。
  14. 　表示装置基板であって、
    　基板本体と、
    　前記基板本体上に設けられたブラックマトリクスと、
    　平面視、前記ブラックマトリクスに対応する位置に設けられた第１タッチセンシング配線と、
    　を備え、
    　前記第１タッチセンシング配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、
    　前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、
    　前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、
    　前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある
    　表示装置基板。
  15. 　前記第１タッチセンシング配線を覆う絶縁層と、
    　平面視、前記第１タッチセンシング配線が延在する方向に対して直交する方向に延在し、前記ブラックマトリクスに対応する位置にて前記絶縁層上に設けられた第２タッチセンシング配線と、
    　を備え、
    　前記第２タッチセンシング配線は、第１導電性金属酸化物層と第２導電性金属酸化物層とによって銅合金層が挟持された３層で構成されており、
    　前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素とを含み、
    　前記第１元素及び前記第２元素は、銅に添加する場合の電気抵抗率上昇率が１μΩｃｍ／ａｔ％以下の元素であり、
    　前記銅合金層の電気抵抗率は、１．９μΩｃｍから６μΩｃｍの範囲内にある
    　請求項１４に記載の表示装置基板。
PCT/JP2017/001835 2017-01-20 2017-01-20 表示装置及び表示装置基板 WO2018134957A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017527380A JP6350754B1 (ja) 2017-01-20 2017-01-20 表示装置及び表示装置基板
KR1020197019381A KR102121262B1 (ko) 2017-01-20 2017-01-20 표시 장치 및 표시 장치 기판
CN201780082755.2A CN110168706B (zh) 2017-01-20 2017-01-20 显示装置以及显示装置基板
PCT/JP2017/001835 WO2018134957A1 (ja) 2017-01-20 2017-01-20 表示装置及び表示装置基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/001835 WO2018134957A1 (ja) 2017-01-20 2017-01-20 表示装置及び表示装置基板

Publications (1)

Publication Number Publication Date
WO2018134957A1 true WO2018134957A1 (ja) 2018-07-26

Family

ID=62779871

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/001835 WO2018134957A1 (ja) 2017-01-20 2017-01-20 表示装置及び表示装置基板

Country Status (4)

Country Link
JP (1) JP6350754B1 (ja)
KR (1) KR102121262B1 (ja)
CN (1) CN110168706B (ja)
WO (1) WO2018134957A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020021978A1 (ja) * 2018-07-27 2020-01-30 株式会社ジャパンディスプレイ 検出装置付き表示機器
CN110931507A (zh) * 2018-09-19 2020-03-27 夏普株式会社 有源矩阵基板及其制造方法、液晶显示装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5099504B2 (ja) * 2008-01-18 2012-12-19 三菱マテリアル株式会社 密着性に優れた液晶表示装置用配線および電極
JP2013253309A (ja) * 2012-06-08 2013-12-19 Sh Copper Products Co Ltd Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた半導体素子の積層配線及び積層配線の製造方法
JP2014078700A (ja) * 2012-10-05 2014-05-01 Samsung Display Co Ltd 金属配線
JP2016164965A (ja) * 2015-02-27 2016-09-08 国立大学法人茨城大学 超低抵抗率銅配線を有する半導体集積回路装置
JP6020750B1 (ja) * 2015-02-27 2016-11-02 三菱マテリアル株式会社 透明導電配線、及び、透明導電配線の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428832B2 (ja) * 1999-08-27 2010-03-10 富士通株式会社 金属配線構造、半導体装置及び半導体装置の製造方法
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
JP2006080234A (ja) * 2004-09-08 2006-03-23 Renesas Technology Corp 半導体装置およびその製造方法
JP4453845B2 (ja) * 2007-04-10 2010-04-21 国立大学法人東北大学 液晶表示装置及びその製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012211378A (ja) * 2011-03-31 2012-11-01 Kobe Steel Ltd Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2013084907A (ja) * 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN102955636B (zh) * 2012-10-26 2015-09-09 北京京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
JP5673782B1 (ja) * 2013-11-11 2015-02-18 凸版印刷株式会社 液晶表示装置
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2015129057A1 (ja) * 2014-02-28 2015-09-03 凸版印刷株式会社 液晶表示装置
KR102373082B1 (ko) * 2014-07-16 2022-03-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5099504B2 (ja) * 2008-01-18 2012-12-19 三菱マテリアル株式会社 密着性に優れた液晶表示装置用配線および電極
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2013253309A (ja) * 2012-06-08 2013-12-19 Sh Copper Products Co Ltd Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた半導体素子の積層配線及び積層配線の製造方法
JP2014078700A (ja) * 2012-10-05 2014-05-01 Samsung Display Co Ltd 金属配線
JP2016164965A (ja) * 2015-02-27 2016-09-08 国立大学法人茨城大学 超低抵抗率銅配線を有する半導体集積回路装置
JP6020750B1 (ja) * 2015-02-27 2016-11-02 三菱マテリアル株式会社 透明導電配線、及び、透明導電配線の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020021978A1 (ja) * 2018-07-27 2020-01-30 株式会社ジャパンディスプレイ 検出装置付き表示機器
JPWO2020021978A1 (ja) * 2018-07-27 2021-08-02 株式会社ジャパンディスプレイ 検出装置付き表示機器
JP7044882B2 (ja) 2018-07-27 2022-03-30 株式会社ジャパンディスプレイ 検出装置付き表示機器
US11916097B2 (en) 2018-07-27 2024-02-27 Japan Display Inc. Display apparatus with detection device
CN110931507A (zh) * 2018-09-19 2020-03-27 夏普株式会社 有源矩阵基板及其制造方法、液晶显示装置的制造方法
CN110931507B (zh) * 2018-09-19 2023-06-06 夏普株式会社 有源矩阵基板及其制造方法、液晶显示装置的制造方法

Also Published As

Publication number Publication date
JP6350754B1 (ja) 2018-07-04
KR20190090847A (ko) 2019-08-02
JPWO2018134957A1 (ja) 2019-01-24
CN110168706A (zh) 2019-08-23
CN110168706B (zh) 2023-04-04
KR102121262B1 (ko) 2020-06-10

Similar Documents

Publication Publication Date Title
KR102260137B1 (ko) 표시 장치 및 표시 장치 기판
JP6365788B1 (ja) 表示装置及び表示装置基板
JP6451897B1 (ja) 表示装置及び表示装置基板
KR20180124040A (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP6252689B1 (ja) 表示装置
KR20170114941A (ko) 표시 장치, 표시 모듈, 및 전자 기기
JPWO2017115433A1 (ja) 液晶表示装置
WO2017168283A1 (ja) 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
JP6477910B2 (ja) 表示装置及び表示装置基板
JP6350754B1 (ja) 表示装置及び表示装置基板
TWI630534B (zh) Display device and display device substrate
US10475869B2 (en) Display device including display element and transistor
TWI685781B (zh) 顯示裝置及顯示裝置基板
TW201814477A (zh) 顯示裝置及顯示裝置基板
TWI646518B (zh) Display device and display device substrate
TW201913329A (zh) 顯示裝置及顯示裝置基板
TWI686653B (zh) 顯示裝置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017527380

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17892916

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197019381

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17892916

Country of ref document: EP

Kind code of ref document: A1