KR20190090847A - 표시 장치 및 표시 장치 기판 - Google Patents

표시 장치 및 표시 장치 기판 Download PDF

Info

Publication number
KR20190090847A
KR20190090847A KR1020197019381A KR20197019381A KR20190090847A KR 20190090847 A KR20190090847 A KR 20190090847A KR 1020197019381 A KR1020197019381 A KR 1020197019381A KR 20197019381 A KR20197019381 A KR 20197019381A KR 20190090847 A KR20190090847 A KR 20190090847A
Authority
KR
South Korea
Prior art keywords
layer
wiring
copper
substrate
oxide
Prior art date
Application number
KR1020197019381A
Other languages
English (en)
Other versions
KR102121262B1 (ko
Inventor
고오이치 미나토
겐조 후쿠요시
Original Assignee
도판 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도판 인사츠 가부시키가이샤 filed Critical 도판 인사츠 가부시키가이샤
Publication of KR20190090847A publication Critical patent/KR20190090847A/ko
Application granted granted Critical
Publication of KR102121262B1 publication Critical patent/KR102121262B1/ko

Links

Images

Classifications

    • H01L51/56—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L27/323—
    • H01L27/3232—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L51/0096—
    • H01L51/5203—
    • H01L51/5284—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 표시 장치는, 제1 기판과, 기능 디바이스와, 도전 배선과, 상기 도전 배선에 인가되는 전기 신호에 따라 상기 기능 디바이스를 구동하는 구동 디바이스를 갖고, 상기 제1 기판에 대향 배치된 제2 기판을 구비한다. 상기 도전 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고, 상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고, 상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고, 상기 구리 합금층의 전기 저항률은 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있다.

Description

표시 장치 및 표시 장치 기판
본 발명은 표시 장치 및 표시 장치 기판에 관한 것이다.
종래, 표시 장치에 사용되는 기능 소자나 표시 소자, 정전 용량 센서나 광 센서 등에 사용되는 입력 소자, 기억 소자, RFID(Radio Frequency Identification) 소자, 박막 트랜지스터(TFT: Thin Film Transistor)나 다이오드 등의 액티브 소자에 있어서는, 도전 배선이 사용되고 있다. 전기 신호의 지연을 해소하기 위해, 저저항의 도전 배선이 요구되고 있다.
이러한 도전 배선으로서, 알루미늄 배선이 다용되고 있다. 알루미늄 배선은 저저항 배선이며, 알루미늄이 부동태화됨으로써 실용적인 신뢰성이 얻어진다.
그러나, 고순도이면서 또한 고도전성의 알루미늄 배선에 있어서는, 알루미늄 배선을 구비하는 기능 디바이스의 제조 과정에 있어서의 열 이력이나, 장기적인 사용이나 보존 등에 기인하여, 알루미늄 배선의 표면에 힐록(반구형 등의 돌기물)이 발생하기 쉬워, 절연 불량 등의 신뢰성 저하를 일으키기 쉽다.
고순도의 알루미늄은, 2.7μΩ㎝의 전기 저항률을 갖는다. 상술한 힐록이 발생하는 문제를 해소하기 위해, 종래, Nd(네오디뮴)나 Ta(탄탈륨) 등의 금속이 소량 첨가된 알루미늄 합금이 사용되고 있다.
Nd나 Ta의 첨가에 의한 알루미늄 합금의 전기 저항률의 증가율은, 각각 3.7μΩ㎝/at％, 8.6μΩ㎝/at％이다. 바꾸어 말하면, Nd를 알루미늄에 1at％ 첨가함으로써, 얻어지는 알루미늄 합금의 전기 저항률은, 계산상 6.4μΩ㎝로 되어, 악화된다. 일반적으로, 알루미늄 합금 배선의 목표 전기 저항률은, 6μΩ㎝ 이하로 되어 있다.
한편, 상술한 도전 배선으로서, 구리 합금 배선이 알려져 있다. 구리 합금 배선은, 내알칼리성의 관점에서, 알루미늄 합금 배선보다 우수하며, 또한 내약품성의 관점에서, 우수한 특성을 갖고 있다. 기능 디바이스에 사용되는 도전 배선으로서, 구리 합금 배선의 요구가 높다.
알루미늄과 비교하여, 고순도의 구리는, 1.7μΩ㎝의 전기 저항률을 가지며, 알루미늄 합금 배선을 대체할 도전 배선으로서 기대되고 있다. 그러나, 구리 배선은, 구리 배선에 접속되는 부재나 재료에 대하여 확산되기 쉬워, 신뢰성의 저하를 초래하고, 구리 배선의 표면은 부동태화되지 않고 구리 산화물의 형성량이 경시적으로 증가한다는 결점을 안고 있다.
구리 배선의 표면에 형성되는 구리 산화물의 막 두께가 두꺼워지면, 표면 저항이 높아져 전기적 실장에 문제가 생긴다. 구리 산화물의 형성은, 표면 저항의 증가에 추가하여, 콘택트 저항의 변동에 의한 박막 트랜지스터의 역치 전압(Vth)의 변동에도 영향을 주기 때문에 바람직하지 않다. 구리 배선이나 구리 합금 배선과, 각종 배선이나 각종 층막의 전기적인 실장에서는, 배선의 표면에 형성된 구리 산화물을 제거하기 위해, 킬레이트 세정과 같은 전처리를 필요로 하고 있었다.
근년에는, 인듐과 아연을 포함하는 산화물층 사이에 협지된 구리층을 갖는 금속 배선이 제공되고 있다(예를 들어, 특허문헌 1 참조). 특허문헌 1에 있어서는, 산화아연의 함유량은, 10중량％ 이상 35중량％ 미만으로 되어 있다. 특허문헌 1의 [0050] 단락에는, 산화아연(ZnO), 인듐 산화물(InO) 등이 표기되어 있다.
그러나, 특허문헌 1의 청구항 1에서는, 산화물 중의 금속 원소로서의 인듐, 또한 금속 원소로서의 정의가 없다. 이 때문에, 금속 원소의 원자비(at％)는 명확하지 않다. 가령, 인듐 산화물(InO)에 있어서 금속 원소의 원자비를 환산하면, 산화아연의 하한값 10중량％에 있어서의, 산화물층에 있어서의 원자비는, 약 15at％로 된다. 인듐 원소와 아연 원소의 합계에 대하여 아연 원소의 양이 10at％를 초과하게 되면, 내알칼리성이 저하되어 간다.
특히, 아연 원소의 양이 많을수록, 상술한 내알칼리성의 저하는 현저하게 발생한다. 또한, 아연 원소의 양이 10at％를 초과해 가면, 산화아연과 산화인듐의 복합 산화물의 표면 저항이 증대되어, 전기적 실장에서의 장해로 된다. 특허문헌 1에는, 이러한 과제가 개시되어 있지 않다. 또한, 특허문헌 1에는, 구리의 마이그레이션이나 확산의 문제에 대해서는, 전혀 개시되어 있지 않다.
또한, 유리 기판이나 실리콘 기판에 대한, 구리의 밀착성을 개선하는 기술로서, 아연(Zn), 칼슘(Ca), 마그네슘(Mg), 망간(Mn) 등을 합금 원소로서 구리에 첨가하는 기술이 개시되어 있다(예를 들어, 특허문헌 2 및 특허문헌 3 참조).
그러나, 특허문헌 2 및 특허문헌 3에서는, 유리 기판 혹은 박막 트랜지스터의 반도체층에 구리 합금이 직접 접촉하는 구성이 채용되고 있으며, 구리의 하지층(유리 기판이나 반도체층)에 대하여 구리가 확산되는 것을 완전히 억제할 수 없다는 문제가 있다. 특허문헌 2 및 특허문헌 3에는, 당연히, 구리 합금층이 도전성 금속 산화물 사이에 협지된 3층 구성에 의한 과제 해결은 개시되어 있지 않다.
또한, 구리 합금으로 형성된 도전 배선이 기판에 직접 형성되어 있는 구성에 있어서, 예를 들어 배선 폭이 10㎛ 폭 이하와 같은 세선의 경우, 제조 공정에 있어서 기판으로부터 도전 배선이 박리되는 경우가 있다. 습식 에칭 공정에 의해 형성된 도전 배선은, 그 공정 이후의 공정, 예를 들어 세정 공정, 반도체 패터닝 공정, 현상 공정 등에 있어서, 정전 파괴에 기인하는 부분적인 박리(도전 배선의 절결이나 단선)가 생기는 경우가 있다. 도전 배선의 선 폭이 가늘어질수록, 도전 배선의 박리는 현저하게 발생하기 쉬워진다. 이러한 제조 공정에 있어서의 과제는, 특허문헌 1 및 특허문헌 2에는 개시되어 있지 않다. 또한, 특허문헌 1, 특허문헌 2 및 특허문헌 3의 어느 것에도, 정전 용량 방식에 의한 터치 센싱의 기술은 개시되어 있지 않다.
일본 특허 공개 제2014-78700호 공보 일본 특허 공개 제2011-91364호 공보 일본 특허 제5099504호 공보
본 발명은 상기 과제를 감안하여 이루어진 것이며, 구리의 확산이나 구리의 마이그레이션의 발생을 방지할 수 있어, 전기적 실장에 있어서의 신뢰성을 향상시킬 수 있는 표시 장치를 제공한다.
또한, 본 발명은, 안정된 터치 센싱이 가능하고, 터치 센싱 감도가 높아, 양호한 응답성이 얻어지는 표시 장치 및 표시 장치 기판을 제공한다.
본 발명의 제1 양태에 관한 표시 장치이며, 제1 기판과, 기능 디바이스와, 도전 배선과, 상기 도전 배선에 인가되는 전기 신호에 따라 상기 기능 디바이스를 구동하는 구동 디바이스를 갖고, 상기 제1 기판에 대향 배치된 제2 기판을 구비하고, 상기 도전 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고, 상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고, 상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고, 상기 구리 합금층의 전기 저항률은 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있다.
본 발명의 제2 양태에 관한 표시 장치이며, 제1 도전 배선을 갖는 제1 기판과, 기능 디바이스와, 제2 도전 배선과, 상기 제2 도전 배선에 인가되는 전기 신호에 따라 상기 기능 디바이스를 구동하는 구동 디바이스를 갖고, 상기 제1 기판에 대향 배치된 제2 기판을 구비하고, 상기 제1 도전 배선 및 상기 제2 도전 배선의 각각은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고, 상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고, 상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고, 상기 구리 합금층의 전기 저항률은 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있다.
본 발명의 제2 양태에 관한 표시 장치에 있어서, 상기 제1 기판 또는 상기 제2 기판에 마련되고, 평면으로 보아, 상기 제1 도전 배선이 연장되는 방향에 대하여 직교하는 방향으로 연장되는 제3 도전 배선과, 상기 제1 도전 배선과 상기 제3 도전 배선의 사이의 정전 용량의 변화를 검지하여 터치 센싱을 행하는 제어부를 구비하고, 상기 제3 도전 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고, 상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고, 상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고, 상기 구리 합금층의 전기 저항률은 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있어도 된다.
본 발명의 제1 양태 또는 제2 양태에 관한 표시 장치에 있어서, 상기 제1 원소는 아연이고, 상기 제2 원소는 칼슘이어도 된다.
본 발명의 제1 양태 또는 제2 양태에 관한 표시 장치에 있어서, 상기 제1 도전성 금속 산화물층 및 상기 제2 도전성 금속 산화물층은, 주된 도전성 금속 산화물로서 산화인듐을 함유함과 함께, 산화안티몬, 산화아연 및 산화갈륨으로 구성되는 군으로부터 선택되는 1종 이상을 함유하는 도전성 금속 산화물이어도 된다.
본 발명의 제1 양태 또는 제2 양태에 관한 표시 장치에 있어서, 상기 구동 디바이스는, 게이트 절연층과 접촉하며 또한 산화물 반도체로 구성된 채널층을 가짐과 함께, 상기 기능 디바이스를 구동하는 박막 트랜지스터이고, 상기 구동 디바이스는, 상기 제1 기판과 대향하는 상기 제2 기판의 면에 마련되어도 된다.
본 발명의 제1 양태에 있어서, 상기 구동 디바이스는, 게이트 절연층 상에 마련된 게이트 전극을 구비하고, 상기 게이트 전극은, 상기 도전 배선의 일부를 구성해도 된다.
본 발명의 제2 양태에 있어서, 상기 구동 디바이스는, 게이트 절연층 상에 마련된 게이트 전극을 구비하고, 상기 게이트 전극은, 상기 제2 도전 배선의 일부를 구성해도 된다.
본 발명의 제1 양태 또는 제2 양태에 관한 표시 장치에 있어서, 상기 산화물 반도체는, 산화인듐(In2O3), 산화갈륨(Ga2O3), 산화아연(ZnO)으로 구성되는 군으로부터 선택되는 1종 이상을 함유하고, 적어도 산화안티몬(Sb2O3), 산화비스무트(Bi2O3) 중 하나를 포함해도 된다.
본 발명의 제1 양태 또는 제2 양태에 관한 표시 장치에 있어서, 상기 게이트 절연층은, 산화세륨을 포함하는 산화물, 혹은 산화세륨을 포함하는 산질화물이어도 된다.
본 발명의 제1 양태 또는 제2 양태에 관한 표시 장치에 있어서, 상기 기능 디바이스는, 유기 일렉트로루미네센스층이고, 상기 유기 일렉트로루미네센스층은, 상기 제1 기판과 대향하는 상기 제2 기판의 면에 마련되어도 된다.
본 발명의 제1 양태 또는 제2 양태에 관한 표시 장치에 있어서, 상기 기능 디바이스는 발광 다이오드층이고, 상기 발광 다이오드층은, 상기 제1 기판과 대향하는 상기 제2 기판의 면에 마련되어도 된다.
본 발명의 제1 양태 또는 제2 양태에 관한 표시 장치에 있어서, 상기 기능 디바이스는 액정층이고, 상기 액정층은, 상기 제1 기판과 상기 제2 기판의 사이에 배치되어도 된다.
본 발명의 제3 양태에 관한 표시 장치 기판이며, 기판 본체와, 상기 기판 본체 상에 마련된 블랙 매트릭스와, 평면으로 보아, 상기 블랙 매트릭스에 대응하는 위치에 마련된 제1 터치 센싱 배선을 구비하고, 상기 제1 터치 센싱 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고, 상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고, 상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고, 상기 구리 합금층의 전기 저항률은 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있다.
본 발명의 제3 양태에 관한 표시 장치 기판에 있어서, 상기 제1 터치 센싱 배선을 덮는 절연층과, 평면으로 보아, 상기 제1 터치 센싱 배선이 연장되는 방향에 대하여 직교하는 방향으로 연장되고, 상기 블랙 매트릭스에 대응하는 위치에서 상기 절연층 상에 마련된 제2 터치 센싱 배선을 구비하고, 상기 제2 터치 센싱 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고, 상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고, 상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고, 상기 구리 합금층의 전기 저항률은 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있어도 된다.
본 발명의 양태에 따르면, 구리 합금을 사용한 도전 배선을 표시 장치에 사용해도, 구리의 확산이나 구리의 마이그레이션의 발생을 방지할 수 있어, 전기적 실장에 있어서의 신뢰성을 향상시킬 수 있는 표시 장치를 제공할 수 있다. 본 발명의 양태에 따르면, 도전 배선이나 터치 센싱 배선의 구성 재료로서, 구리 합금을 사용함으로써, 안정된 터치 센싱이 가능하고, 터치 센싱 감도가 높아, 양호한 응답성이 얻어지는 표시 장치 및 표시 장치 기판을 제공할 수 있다.
도 1은, 본 발명의 제1 실시 형태에 관한 표시 장치를 구성하는 제어부(영상 신호 제어부, 시스템 제어부 및 터치 센싱 제어부) 및 표시부를 도시하는 블록도이다.
도 2는, 본 발명의 제1 실시 형태에 관한 표시 장치를 구성하는 어레이 기판을 부분적으로 도시하는 평면도이며, 관찰자측에서 본 평면도이다.
도 3a는, 본 발명의 제1 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이며, 도 2에 도시하는 B-B'선을 따르는 단면도이다.
도 3b는, 본 발명의 제1 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이며, 공통 전극을 확대하여 도시하는 확대 단면도이다.
도 4는, 본 발명의 제1 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이며, 도 2에 도시하는 C-C'선을 따르는 단면도이다.
도 5는, 본 발명의 제1 실시 형태에 관한 표시 장치를 구성하는 표시 장치 기판을 부분적으로 도시하는 단면도이며, 도 3a에 도시하는 터치 센싱 배선(제1 도전 배선)을 확대하여 도시하는 확대 단면도이다.
도 6은, 본 발명의 제1 실시 형태에 관한 표시 장치에 있어서, 터치 센싱 배선이 터치 구동 전극으로서 기능하며, 또한 공통 전극이 터치 검출 전극으로서 기능하는 경우의, 터치 센싱 배선과 공통 전극의 사이에 전계가 생성된 상태를 도시하는 모식 단면도이다.
도 7은, 본 발명의 제1 실시 형태에 관한 표시 장치를 도시하는 모식 단면도며, 손가락 등의 포인터가 표시 장치 기판의 관찰자측의 표면에 접촉 혹은 근접하였을 때의 전계의 생성 상태의 변화를 도시하는 단면도이다.
도 8은, 본 발명의 제2 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이다.
도 9는, 본 발명의 제2 실시 형태에 관한 표시 장치를 구성하는 어레이 기판을 부분적으로 도시하는 부분 단면도이다.
도 10은, 본 발명의 제3 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이다.
도 11은, 본 발명의 제3 실시 형태에 관한 표시 장치를 구성하는 표시 장치 기판을 부분적으로 도시하는 단면도이며, 도 10의 부호 P로 표시된 터치 센싱 배선(제1 도전 배선)을 확대하여 도시하는 확대 단면도이다.
도 12는, 본 발명의 제3 실시 형태에 관한 표시 장치를 구성하는 어레이 기판을 부분적으로 도시하는 평면도이며, 도 10에 도시하는 D-D'선을 따르는 도면이다.
도 13은, 본 발명의 제3 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이며, 도 12에 도시하는 E-E'선을 따르는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시 형태에 대하여 설명한다.
이하의 설명에 있어서, 동일하거나 또는 실질적으로 동일한 기능 및 구성 요소에는, 동일한 부호를 부여하여, 그 설명을 생략 또는 간략화하거나, 혹은 필요한 경우만 설명을 행한다. 각 도면에 있어서는, 각 구성 요소를 도면 상에서 인식할 수 있을 정도의 크기로 하기 위해, 각 구성 요소의 치수 및 비율을 실제의 것과는 적절하게 상이하게 하고 있다. 또한, 필요에 따라, 도시가 어려운 요소, 예를 들어 표시 장치를 구성하는 절연층, 버퍼층, 반도체의 채널층을 형성하는 복수층의 구성, 또한 도전층을 형성하는 복수층의 구성 등의 도시가 생략되어 있다.
본 발명의 실시 형태에 관한 표시 장치는, 기능 디바이스와, 도전 배선에 인가되는 전기 신호에 따라 기능 디바이스를 구동하는 구동 디바이스를 구비한다.
본 발명의 실시 형태에 관한 기능 디바이스로서는, 터치 센싱을 제어하는 제어부, 표시 장치에 있어서의 표시 기능을 행하는 표시 소자, 기계 요소 부품, 정전 용량 센서나 광 센서 등의 입력 소자, 액추에이터, 기억 소자 등을 들 수 있다. 구체적으로, 액정(Liquid Crystal), 발광 다이오드(LED: Light Emitting Diode), 유기 EL(OLED: Organic Light Emitting Diode), EMS(Electro Mechanical System) 소자, MEMS(Micro Electro Mechanical System) 소자, IMOD(Interferometric Modulation) 소자, RFID(Radio Frequency Identification) 소자 등을 들 수 있다.
구동 디바이스로서는, 박막 트랜지스터나 박막 다이오드 등의 액티브 소자 등을 들 수 있다. 박막 트랜지스터나 다이오드는, 도전 배선을 포함하는 제어계 회로로부터의 전기 신호에 의해, 상기 기능 디바이스를 구동할 수 있는 기능을 갖는다는 점에서 구동 디바이스라고 칭한다. 일례로서, 구동 디바이스는, 게이트 절연층과 접촉하며 또한 산화물 반도체로 구성된 채널층을 가짐과 함께, 기능 디바이스를 구동하는 박막 트랜지스터이다. 또한, 본 발명에 있어서는, 기능 디바이스를 구동 디바이스로 구동하는 것을 한정하지 않는다. 이하의 기재에 있어서, 박막 트랜지스터를 액티브 소자라고 기재하는 경우가 있다.
본 발명의 실시 형태에 관한 제1 기판이나 제2 기판 등에 사용하는 것이 가능한 기판으로서는, 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 실리콘, 탄화실리콘, 실리콘게르마늄 등의 반도체 기판, 혹은 플라스틱 기판 등을 적용할 수 있다.
예를 들어, 제1 기판으로서 유리 기판 등의 가시 영역 투명의 기판을 사용하고, 제2 기판으로서 실리콘 기판 등을 사용하여 반사형 표시 장치를 구성할 수 있다.
마이크로 LED 등의 발광 소자를 매트릭스형으로 배열시킨 대형 표시 장치나, 프로젝터나 헤드 마운팅 디스플레이용 소형 표시 장치에도, 본 발명을 적용할 수 있다.
제1 기판이나 제2 기판, 또한 제1 도전 배선, 제2 도전 배선, 제3 도전 배선 등에 사용되는 「제1」이나 「제2」 등의 서수사는, 구성 요소의 혼동을 피하기 위해 첨부하고 있으며, 수량을 한정하지 않는다. 제1 도전 배선, 제2 도전 배선, 제3 도전 배선은, 이하의 기재에서, 간단히 도전 배선이라고 하는 경우가 있다.
제1 도전성 금속 산화물층 및 제2 도전성 금속 산화물층은, 이하의 설명에 있어서, 간단히 도전성 금속 산화물층이라고 약칭하는 경우가 있다. 본 발명의 실시 형태에 관한 표시 장치는, 정전 용량 방식에 의한 터치 센싱 기능을 가질 수 있다. 후술하는 바와 같이, 제1 도전 배선이나 제3 도전 배선 등의 도전 배선은, 터치 센싱의 검출 배선이나 구동 배선으로서 사용할 수 있다. 이하의 기재에 있어서, 터치 센싱에 관한 도전 배선, 전극 및 신호를, 간단히 터치 배선, 터치 구동 배선, 터치 검출 배선, 터치 전극 및 터치 구동 신호라고 호칭하는 경우가 있다. 터치 센싱 배선에 터치 센싱의 구동을 위해 인가되는 전압을 터치 구동 전압이라고 칭하고, 표시 기능층인 액정층의 구동을 위해 공통 전극과 화소 전극간에 인가되는 전압을 액정 구동 전압이라고 호칭한다. 유기 EL층을 구동하는 전압을 유기 EL 구동 전압이라고 호칭한다. 공통 전극에 접속되는 도전 배선은 커먼 배선이라고 호칭하는 경우가 있다.
(제1 실시 형태)
(표시 장치 DSP1의 기능 구성)
이하, 본 발명의 제1 실시 형태에 관한 표시 장치 DSP1을, 도 1 내지 도 7을 참조하면서 설명한다.
이하에 설명하는 각 실시 형태에 있어서는, 특징적인 부분에 대하여 설명하며, 예를 들어 통상의 액정 표시 장치에 사용되고 있는 구성 요소와 본 실시 형태에 관한 표시 장치의 차이가 없는 부분에 대해서는 설명을 생략한다.
본 발명의 실시 형태에 관한 표시 장치 DSP1에 있어서, 기능 디바이스는 액정층이고, 구동 디바이스는 박막 트랜지스터(액티브 소자)이다.
또한, 본 발명의 실시 형태에 관한 표시 장치 DSP1은, 인셀 방식을 사용하고 있다. 여기서, 「인셀 방식」이란, 터치 센싱 기능이 액정 표시 장치에 내장된 액정 표시 장치, 혹은 터치 센싱 기능을 액정 표시 장치와 일체화한 액정 표시 장치를 의미한다. 통상, 액정층을 개재시켜 표시 장치 기판과 어레이 기판(TFT 기판)을 접합한 액정 표시 장치에 있어서는, 표시 장치 기판 및 어레이 기판의 각각의 외측의 면에 편광 필름이 첩부되어 있다. 바꾸어 말하면, 본 발명의 실시 형태에 관한 인셀 방식의 액정 표시 장치란, 서로 대향하는 2개의 편광 필름의 사이에 위치함과 함께 두께 방향에 있어서 액정 표시 장치를 구성하는 어느 부위에, 터치 센싱 기능을 구비하는 액정 표시 장치이다.
도 1은, 본 발명의 제1 실시 형태에 관한 표시 장치 DSP1을 도시하는 블록도이다. 도 1에 도시하는 바와 같이, 본 실시 형태에 관한 표시 장치 DSP1은, 표시부(110)와, 표시부(110) 및 터치 센싱 기능을 제어하기 위한 제어부(120)를 구비하고 있다.
제어부(120)는, 공지의 구성을 갖고, 영상 신호 제어부(121)(제1 제어부)와, 터치 센싱 제어부(122)(제2 제어부)와, 시스템 제어부(123)(제3 제어부)를 구비하고 있다.
영상 신호 제어부(121)는, 어레이 기판(200)에 마련된 공통 전극(17)(후술)을 정전위로 함과 함께, 어레이 기판(200)에 마련된 게이트 배선(10)(후술, 주사선) 및 소스 배선(31)(후술, 신호선)에 신호를 보낸다. 영상 신호 제어부(121)가 공통 전극(17)과 화소 전극(20)(후술)의 사이에 표시용 액정 구동 전압을 인가함으로써, 어레이 기판(200) 상에서 프린지 전계가 발생하고, 프린지 전계에 따라 액정 분자가 회전하여, 액정층(300)이 구동된다. 이에 의해, 어레이 기판(200) 상에 화상이 표시된다. 복수의 화소 전극(20)의 각각에는, 소스 배선(신호선)을 통하여, 예를 들어 구형파의 영상 신호가 개별적으로 인가된다. 또한, 구형파로서는, 정 또는 부의 직류 구형파 혹은 교류 구형파여도 된다. 영상 신호 제어부(121)는, 이러한 영상 신호를 소스 배선에 보낸다.
터치 센싱 제어부(122)는, 터치 센싱 배선(3)(제1 도전 배선)에 터치 센싱 구동 전압을 인가하고, 터치 센싱 배선(3)과 공통 전극(17)(제2 도전 배선)의 사이에 생기는 정전 용량의 변화를 검출하여, 터치 센싱을 행한다.
시스템 제어부(123)는, 영상 신호 제어부(121) 및 터치 센싱 제어부(122)를 제어하고, 액정 구동과 정전 용량의 변화의 검출을 교대로, 즉 시분할로 행하는 것이 가능하다. 또한, 시스템 제어부(123)는, 액정 구동 주파수와 터치 센싱 구동 주파수를 상이한 주파수로, 혹은 상이한 전압으로, 액정을 구동하는 기능을 가져도 된다.
이러한 기능을 갖는 시스템 제어부(123)에 있어서는, 예를 들어 표시 장치 DSP1이 습득해버리는 외부 환경으로부터의 노이즈의 주파수를 검지하고, 노이즈 주파수와는 상이한 터치 센싱 구동 주파수를 선택한다. 이에 의해, 노이즈의 영향을 경감할 수 있다. 또한, 이러한 시스템 제어부(123)에 있어서는, 손가락이나 펜 등의 포인터의 주사 속도에 맞춘 터치 센싱 구동 주파수를 선정할 수도 있다.
도 1에 도시하는 구성을 갖는 표시 장치 DSP1에 있어서, 공통 전극(17)은, 공통 전극(17)과 화소 전극(20)의 사이에 표시용 액정 구동 전압을 인가하여 액정을 구동하는 기능과, 터치 센싱 배선(3)과 공통 전극(17)의 사이에 생기는 정전 용량의 변화를 검출하는 터치 센싱 기능을 겸비한다. 본 발명의 실시 형태에 관한 터치 센싱 배선은, 도전율이 좋은 금속층으로 형성할 수 있기 때문에, 터치 센싱 배선의 저항값을 낮추어 터치 감도를 향상시킬 수 있다(후술).
제어부(120)는, 후술하는 바와 같이, 영상 표시의 안정 기간, 및 영상 표시 후의 흑색 표시 안정 기간 중 적어도 한쪽의 안정 기간에, 터치 센싱 배선(3) 및 공통 전극(17)에 의한 터치 센싱 구동을 행하는 기능을 갖는 것이 바람직하다.
(표시 장치 DSP1의 구조)
본 실시 형태에 관한 액정 표시 장치는, 후술하는 실시 형태에 관한 표시 장치 기판을 구비할 수 있다. 또한, 이하에 기재하는 「평면으로 보아」란, 관찰자가 액정 표시 장치의 표시면(표시 장치용 기판의 평면)을 관찰하는 방향에서 본 평면을 의미한다. 본 발명의 실시 형태에 관한 액정 표시 장치의 표시부의 형상, 또는 화소를 규정하는 화소 개구부의 형상, 액정 표시 장치를 구성하는 화소수는 한정되지 않는다. 단, 이하에 상세하게 설명하는 실시 형태에서는, 평면으로 보아, 화소 개구부의 짧은 변의 방향을 X 방향으로 규정하고, 긴 변의 방향(긴 변 방향)을 Y 방향으로 규정하고, 또한 투명 기판의 두께 방향을 Z 방향으로 규정하여, 액정 표시 장치를 설명한다. 이하의 실시 형태에 있어서, 상기와 같이 규정된 X 방향과 Y 방향을 전환하여, 액정 표시 장치를 구성해도 된다.
또한, 도 2 내지 도 7에 있어서는, 액정층(300)에 초기 배향을 부여하는 배향막, 편광 필름, 위상차 필름 등의 광학 필름, 보호용 커버 유리 등은 생략되어 있다. 표시 장치 DSP1의 표면 및 이면의 각각에는, 광축이 크로스 니콜로 되도록, 편광 필름이 첩부되어 있다.
본 실시 형태에 관한 표시 장치 DSP1에 있어서는, FFS 액정 구동 방식(Fringe Field Switching)이 채용되고 있다. 이 액정 구동 방식에서는, 공통 전극(17)과 화소 전극(20)의 사이에 생기는 전계, 특히 프린지라고 불리는 전극 단부에 있어서 생기는 전계에 의해 액정층(300)을 구성하는 액정 분자가 구동된다. 또한, 본 발명은 FFS 액정 구동 방식을 한정하지 않는다. 액정층으로서, 수직 배향의 액정층이 채용되어도 된다.
도 2는, 본 발명의 제1 실시 형태에 관한 표시 장치 DSP1을 구성하는 어레이 기판(200)을 부분적으로 도시하는 평면도이며, 관찰자측에서 본 평면도이다. 도 2에 있어서는, 어레이 기판의 구조를 이해하기 쉽게 설명하기 위해, 어레이 기판에 대향하는 표시 장치 기판의 도시가 생략되어 있다.
표시 장치 DSP1은, 어레이 기판(200) 상에, 복수의 소스 배선(31)과, 복수의 게이트 배선(10)과, 복수의 커먼 배선(30)(도전 배선, 제2 도전 배선)을 구비한다. 소스 배선(31)의 각각은, Y 방향(제1 방향)으로 연장되는 선형 패턴을 갖도록 형성되어 있다. 게이트 배선(10)의 각각 및 커먼 배선(30)의 각각은, X 방향(제2 방향)으로 연장되는 선형 패턴을 갖도록 형성되어 있다. 즉, 소스 배선(31)은, 게이트 배선(10) 및 커먼 배선(30)에 직교하고 있다. 커먼 배선(30)은, 복수의 화소 개구부를 횡단하도록 X 방향으로 연장되어 있다. 복수의 화소 개구부란, 투명 기판(22) 상에 정의된 영역이다.
도 2에 있어서, 복수의 화소 개구부는, 복수의 소스 배선(31)과, 복수의 게이트 배선(10)으로 매트릭스형으로 구획되어 있다. 또한, 제1 방향과 제2 방향은 거의 직교하고 있으면 되며, 제1 방향과 제2 방향을 교체할 수 있다.
또한, 제1 방향으로 「연장선」은, 개개의 화소 형상이, 예를 들어 도그 렉 형(dog leg pattern)으로 굴곡된 형상이어도 됨, 혹은 평행사변 형상이어도 됨을 의미하고 있으며, 화소 배열로서 제1 방향으로 배열되어 있는 매트릭스임을 의미한다. 제2 방향으로 「연장선」의 의미도 마찬가지이다. 화소 배열의 전체로서, 제1 방향과 제2 방향은 직교한다.
또한, 표시 장치 DSP1은, 매트릭스형으로 배치된 복수의 화소 전극(20)과, 화소 전극(20)에 대응하도록 마련되며, 또한 화소 전극(20)에 접속되어 있는 복수의 액티브 소자(28)(박막 트랜지스터)를 구비한다. 화소 전극(20)은, 복수의 화소 개구부의 각각에 마련되어 있다. 구체적으로, 복수의 화소 전극(20)의 각각에 액티브 소자(28)가 접속되어 있다. 도 2에 도시하는 예에서는, 화소 전극(20)의 우측 상단의 위치에, 액티브 소자(28)가 마련되어 있다.
액티브 소자(28)는, 소스 배선(31)에 접속되어 있는 소스 전극(24)(후술)과, 채널층(27)(후술)과, 드레인 전극(26)(후술)과, 절연층(13)(후술)을 개재시켜 채널층(27)에 대향 배치된 게이트 전극(25)을 구비한다. 액티브 소자(28)의 게이트 전극(25)은, 게이트 배선(10)(도전 배선, 제2 도전 배선)의 일부를 구성하고 있으며, 게이트 배선(10)에 접속되어 있다.
본 실시 형태에 있어서, 표시 장치 DSP1은, 복수의 화소를 구비하고 있으며, 하나의 화소 전극(20)이 하나의 화소를 형성하고 있다. 액티브 소자(28)에 의한 스위칭 구동에 의해, 복수의 화소 전극(20)의 각각에 전압(정/부의 전압)이 부여되어, 액정이 구동된다. 이하의 설명에서는, 화소 전극(20)에 의해 액정 구동이 행해지는 영역을, 화소, 화소 개구부, 혹은 화소 영역이라고 칭하는 경우가 있다. 이 화소는, 평면으로 보아, 소스 배선(31)과, 게이트 배선(10)으로 구획되어 있는 영역이다.
또한, 표시 장치 DSP1은, Z 방향에 있어서 화소 전극(20)에 대향하는 위치에 공통 전극(17)을 구비하고 있다. 특히, 1개의 화소 전극(20)에 대하여 2개의 스트라이프 패턴을 갖는 공통 전극(17)이 마련되어 있다. 공통 전극(17)은, 복수의 화소 개구부의 각각에 마련되어 있다. 공통 전극(17)은, Y 방향에 있어서 연장되어 있고, 화소 전극(20)의 긴 변 방향에 평행이다. Y 방향에 있어서의 공통 전극(17)의 길이 EL은, Y 방향에 있어서의 화소 전극(20)의 길이보다 크다. 공통 전극(17)은, 후술하는 스루홀(20S), 콘택트 홀(H)을 통하여, 커먼 배선(30)과 전기적으로 접속되어 있다. 콘택트 홀(H)은, 도 2에 도시하는 바와 같이, 공통 전극(17)의 도전 패턴(전극부(17A), 스트라이프 패턴)의 긴 변 방향에 있어서의 중앙에 위치하고 있다.
1 화소 내에서의 공통 전극(17)의 개수 및 콘택트 홀의 수는, 예를 들어 화소 폭(화소 사이즈)에 의해 조정할 수 있다.
X 방향에 있어서, 공통 전극(17)의 폭 W17A는, 예를 들어 약 3㎛이다. 서로 인접하는 공통 전극(17)간의 피치 P17A(거리)는, 예를 들어 약 4㎛이다. 구체적으로는, 하나의 화소 상뿐만 아니라, 서로 인접하는 화소간에 있어서도, X 방향에서 피치 P17A로, 공통 전극(17)이 서로 이격되어 있다.
도 2에 도시하는 예에서는, 1개의 화소 전극(20)에 대하여 2개의 스트라이프 패턴을 갖는 공통 전극(17)이 마련되어 있지만, 본 발명은 이 구성을 한정하지 않는다. 화소 전극(20)의 크기에 따라, 공통 전극(17)의 개수는, 1개 이상 나아가 3개 이상이어도 된다. 이 경우, 공통 전극(17)의 폭 W17A 및 피치 P17A는, 화소 사이즈 등이나 설계에 따라 적절하게 변경 가능하다.
도 3a는, 본 발명의 제1 실시 형태에 관한 표시 장치 DSP1을 부분적으로 도시하는 단면도이며, 도 2에 도시하는 B-B'선을 따르는 단면도이다. 도 3b는, 본 발명의 제1 실시 형태에 관한 표시 장치 DSP1을 부분적으로 도시하는 단면도이며, 공통 전극을 확대한 확대 단면도이다.
도 4는, 본 발명의 제1 실시 형태에 관한 표시 장치 DSP1을 부분적으로 도시하는 단면도이며, 도 2에 도시하는 C-C'선을 따르는 단면도이다.
도 3a는, 터치 센싱 배선(3)과 공통 전극(17)의 거리 W1을 도시하고 있다. 바꾸어 말하면, 이 거리 W1은, 투명 수지층(16), 컬러 필터(51)(RGB), 도시되어 있지 않은 배향막, 및 액정층(300)을 포함하는 공간에 있어서의 Z 방향의 거리이다. 이 공간에는, 액티브 소자, 소스 배선 및 화소 전극은 포함되어 있지 않다. 본 실시 형태에 있어서, 거리 W1로 나타나는 이 공간을 터치 센싱 공간이라고 호칭한다. 액티브 소자나 소스 배선 등의 노이즈원으로부터 생기는 노이즈는, 일반적으로 3차원의 방사형으로 방출된다. 이 때문에, 노이즈의 크기는, 거리 W1의 3승분의 1로 된다(거리가 클수록 노이즈의 영향이 작아짐). 따라서, 도 3a에 도시하는 바와 같이, 터치 센싱 공간은, 액티브 소자나 소스 배선 등의 노이즈원을 포함하지 않기 때문에, 터치 센싱 정밀도를 향상시킬 수 있다.
도 3a는, 터치 센싱 배선(3)과 소스 배선(31)의 거리 W2를 도시하고 있다. 거리 W2로 나타나는 바와 같이, 터치 센싱 배선(3)과 소스 배선(31)은 크게 이격되어 있다. 나아가, 도 2에 도시되는 바와 같이, 공통 전극(17)과 소스 배선(31)은 평면으로 보아 중첩되어 있지 않기 때문에, 소스 배선(31)에 기인하는 기생 용량은 매우 작다. 또한, 터치 센싱 공간에 가장 가까운 위치에 마련되어 있는 공통 전극(17)은, 화소의 긴 변 방향에 있어서 화소 단위로 잘게 잘린 형상을 갖는다. 이 때문에, 복수의 화소를 걸치도록 직선 형상으로 연장되어 있는 공통 전극이 마련되어 있는 경우와 비교하여, 본 실시 형태에 관한 공통 전극(17)은, 기생 용량을 작게 할 수 있다.
도 3a에 도시하는 구조에 따르면, 소스 배선(31)에 공급되는 영상 신호에 기인하는 노이즈가 터치 센싱 배선(3)(제1 도전 배선)에 미치는 영향을 억제할 수 있어, 터치 센싱 배선(3)과 소스 배선(31)의 사이에 발생하는 기생 용량을 감소시킬 수 있다.
표시 장치 DSP1은, 표시 장치 기판(100)(제1 기판, 대향 기판)과, 표시 장치 기판(100)을 마주 보도록 접합된 어레이 기판(200)(제2 기판)과, 표시 장치 기판(100) 및 어레이 기판(200)에 의해 협지된 액정층(300)(기능 디바이스)을 구비한다.
표시 장치 DSP1에 내부에 광(L)을 공급하는 백라이트 유닛(BU)은, 표시 장치 DSP1을 구성하는 어레이 기판(200)의 이면(액정층(300)이 배치되는 어레이 기판(200)의 투명 기판의 면과는 반대면)에 마련되어 있다. 또한, 백라이트 유닛(BU)은, 표시 장치 DSP1의 측면에 마련해도 된다. 이 경우, 예를 들어 백라이트 유닛(BU)으로부터 출사된 광을 표시 장치 DSP1에 내부를 향하여 반사시키는 반사판, 도광판, 혹은 광확산판 등이 어레이 기판(200)의 투명 기판(22)의 이면에 마련된다. 백라이트 유닛(BU)의 광원에는, LED를 사용할 수 있다.
(표시 장치 기판(100))
표시 장치 기판(100)은, 투명 기판(21)(기판 본체)과, 투명 기판(21) 상에 마련된 터치 센싱 배선(3)과, 터치 센싱 배선(3)을 덮도록 형성된 컬러 필터(51)(RGB)와, 컬러 필터(51)를 덮도록 형성된 투명 수지층(16)(절연층)을 구비하고 있다.
터치 센싱 배선(3)은, 터치 구동 전극(터치 구동 배선)으로서 기능한다. 표시 장치 DSP1에 있어서는, 터치 센싱 배선(3)과 공통 전극(17)간의 정전 용량의 변화를 검지함으로써, 터치 센싱의 검출이 행해진다.
터치 센싱 배선(3)은, 흑색층(8)과, 흑색층(8)의 상방에 마련된 금속 적층 구조를 갖는다. 평면으로 보아, 투명 기판(21) 상에 마련된 블랙 매트릭스(흑색층)에 대응하는 위치에 터치 센싱 배선(3)이 마련되어 있다. 터치 센싱 배선(3)은, 3층 적층 구조를 갖는다. 또한, 제1 도전성 금속 산화물층(6)의 표면(액정층측)에 흑색층이나 광흡수층을 더 적층해도 된다. 평면으로 보아, 터치 센싱 배선(3)과 흑색층(8)의, 선 폭이 동등한 부분이 있어도 된다.
(구리 합금층(5))
도 5에 도시하는 바와 같이, 터치 센싱 배선(3)은, 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 구리 합금층(5)이 협지된 구성을 갖는다.
이러한 배선 구조는, 터치 센싱 배선(3)뿐만 아니라, 어레이 기판(200) 상에 형성된 각종 배선에도 적용할 수 있다. 구체적으로, 본 발명의 도전 배선 또는 제2 도전 배선에 대응하는 게이트 배선(10), 소스 배선(31), 커먼 배선(30) 등에 있어서도, 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 구리 합금층(5)이 협지된 배선 구조를 적용할 수 있다.
이하에, 구리 합금층(5)에 대하여 구체적으로 설명한다.
구리 합금층(5)은, 구리에 고용되는 제1 원소와, 구리 및 제1 원소보다 전기 음성도가 작은 제2 원소를 포함한다. 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이다. 구리 합금층의 전기 저항률은, 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있다. 제1 원소는 아연이고, 제2 원소는 칼슘이다.
구체적으로, 구리 합금층(5)의 조성에 관하여, 구리 합금층(5)은, 칼슘 2at％, 아연 0.5at％, 잔부가 구리인 구리 합금을 사용하고 있다. 구리 합금층(5)의 전기 저항률은 2.6μΩ㎝이다.
구리 합금층(5)의 전기 저항률은, 구리 합금층(5)의 성막 방법이나 어닐링 조건에 따라, ±30％ 전후의 변화가 있을 수 있다. 예를 들어, 유리 기판 등에 구리 합금층이 직접 형성된 구성에서는, 성막 시의 열처리로, 나아가 성막 후의 열처리로, 구리 합금층이 산화되어(CuO, 산화구리를 형성함), 저항값이 악화된다. 또한, 구리 합금층을 구성하는 합금 원소가 낮은 농도로 첨가되어 있는 구리 합금, 즉 희박 합금에 있어서는, 산화구리의 형성과 함께, 구리 합금의 그레인이 지나치게 커져 버린다. 이 때문에, 간극이 있는 조대한 그레인 바운더리(결정립계)가 형성되어 버려, 구리 합금층의 표면이 거칠어지고, 저항값을 악화시키는 경우가 있다.
본 발명의 실시 형태에 있어서는, 구리 합금층(5)이 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 협지된 구성이 채용되고 있다. 이 구성에서는, 열처리(어닐링)에 의해 전기 저항률이 개선되는 경우가 많다. 바꾸어 말하면, 본 발명의 실시 형태에 있어서, 구리 합금층(5)이 도전성 금속 산화물로 덮임으로써, 구리 합금층(5)의 표면 산화가 억제된다. 또한, 구리 합금층(5)의 표면 및 이면에 형성된 도전성 금속 산화물층에 의한 규제(앵커링)에 의해, 구리 합금층(5)의 그레인이 극단적으로 조대화되는 일이 없고, 구리 합금층(5)의 표면이 거칠어지지 않는다. 구리 합금층(5)을 구성하는 합금 원소가 낮은 농도(예를 들어, 0.2at％ 전후)로 첨가되어 있는 구리 합금층(5)이라도, 결정립(그레인)이 커지기 어렵고, 그레인 바운더리에 의한 캐리어 산란(전기 저항률의 악화)을 억제할 수 있다.
전기 저항률의 악화를 억제하는 효과에 관하여, 특히 구리에 첨가되는 합금 원소의 전기 저항률 상승률이 1μΩ㎝/at％인 원소의 경우이며, 또한 구리 합금층(5)이 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 협지된 구성의 경우에, 현저한 효과가 얻어지기 쉽다. 본 실시 형태는, 구리 합금층이 대기 분위기, 질소 분위기, 산소 분위기, 수소 분위기 등에 노출되는 경우와는 완전히 달리, 구리 합금층의 표면 및 이면에 형성된 도전성 금속 산화물층에 의한 규제(앵커링)에 의해, 구리 합금층에 있어서의 치밀한 그레인에 의한 재결정화가 진행되고, 구리 합금층은 저저항화되기 쉽다.
본 발명의 실시 형태에 관한 터치 센싱 배선(3)에 있어서, 구리 합금층(5)과 제1 도전성 금속 산화물층(6)의 계면에, 및 구리 합금층(5)과 제2 도전성 금속 산화물층(4)의 계면에, 특히 구리 합금층(5)의 측면(9)(컬러 필터(51)의 착색층(R)과 구리 합금층(5)의 계면, 컬러 필터(51)의 착색층(G)과 구리 합금층(5)의 계면)에, 칼슘 산화물이 형성되어 있다. 칼슘 산화물이 구리 합금층(5)의 표면에 형성되어 있으므로, 구리의 확산이 억제되어, 신뢰성의 향상에 기여한다.
또한, 본 발명의 실시 형태에 관한 구리 합금층에 있어서는, 의도적으로 산소(O)를 포함시킬 필요는 없다. 산소를 많이 포함하는 구리 합금층은, 예를 들어 물이나 알칼리의 존재에서, 구리 합금층에 보이드를 발생시켜, 구리 합금층의 신뢰성을 저하시킬 우려가 있다.
그래서, 제1 도전성 금속 산화물층과 구리 합금층과 제2 도전성 금속 산화물층의 3층을, 예를 들어 실온(25℃) 내지 200℃ 미만의 기판 온도에서 연속 성막을 행한다. 또한, 채널층의 패턴을 형성한 후에 있어서의 후속 공정에서, 예를 들어 200℃ 내지 350℃의 저온 어닐링을 실시한다. 이에 의해, 전기 저항률을 포함하는 전기 특성 개선이 가능하다.
산화물 반도체는, 예를 들어 산화인듐, 산화갈륨, 산화아연으로 구성되는 군으로부터 선택되는 1종 이상을 함유한다. 또한, 산화물 반도체는, 산화안티몬, 산화비스무트 중 어느 것을 포함한다. 이러한 산화물 반도체는, 상기와 마찬가지의 200℃ 내지 350℃의 저온 어닐링에 의해, 결정화를 진행시켜, 반도체 특성을 안정화시킬 수 있다. 이러한 저온 프로세스는, 유기 수지나 유기 안료를 베이스로 하는 컬러 필터나, 폴리이미드 수지나 아라미드 수지 등의 수지 기판에 대한 적합성을 향상시킨다.
구리 합금층(5)이 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 협지된 구성에서는, 상술한 효과를 포함하는 상승 효과가 얻어진다. 또한, 본 발명의 실시 형태에 관한 도전 배선의 신뢰성을 더 향상시키기 위해, 전기적 실장에 사용되는 단자부나 콘택트 홀을 제외하고, 산화질화규소 등의 절연성 무기막, 아크릴 수지, 폴리이미드 수지 등의 유기 수지로 구성되는 보호층에 의해, 터치 센싱 배선(3)을 덮는 것이 바람직하다. 예를 들어, 아크릴 수지, 폴리이미드 수지, 아라미드 수지 등의 절연층을 개재시켜, 2층 적층의 도전 배선 구조가 채용되어도 된다. 이러한 도전 배선 구조에 있어서, 상측 배선 및 하측 배선의 각각의 도전 배선은, 예를 들어 콘택트 홀을 통한 전기적 접속이 가능하다.
본 발명의 실시 형태에 관한 구리 합금층은, Cu-Ca 합금계 합금이다. Cu-Ca 합금계에 있어서, 칼슘은 구리에 고용되기 어렵다. 예를 들어, 구리 합금층의 출발 재료인 스퍼터링 타깃에서는, Cu5Ca 등의 석출물로서 스퍼터링 타깃 중에 분산되기 쉽다. Cu-Ca-Zn 합금에 있어서도, 마찬가지로 칼슘은 구리에 고용되기 어렵다.
Cu5Ca나, 열처리 시에 있어서 구리 합금의 표면 또는 도전성 금속 산화물과 구리 합금의 계면에 형성되는 CaO는, 구리의 확산을 억제하여, 구리 배선의 신뢰성의 향상에 기여한다.
본 발명의 실시 형태에 있어서, 구리 합금에 첨가되는 첨가 원소인 칼슘 및 아연은, 투명 기판 또는 컬러 필터에 대한 구리 합금 박막의 밀착성의 향상을 위해 사용되고 있지 않다.
아연을 구리 합금에 첨가함으로써, 구리에 아연이 고용되고, 구리의 그레인에 있어서의 격자 위치에 아연을 치환시켜 구리의 움직임이 억제되어, 주로, 구리의 마이그레이션을 방지할 수 있다.
칼슘을 구리 합금에 첨가함으로써, 주로 CaO나 Cu5Ca 등의 석출물이 형성됨에 따른 구리의 확산을 방지할 수 있다.
본 발명의 실시 형태에 있어서, 구리 합금층을 협지하는 도전성 금속 산화물층은, 구리 합금 박막에 대한 밀착성의 향상, 전기적 실장에 있어서의 오믹 콘택트의 개선, 내찰상성의 향상, 구리 마이그레이션의 방지, 구리 합금층 및 도전성 금속 산화물층의 적층 구조에 의한 신뢰성의 향상 등의 기능을 갖는다.
본 발명의 실시 형태에 관한, 도전성 금속 산화물층 사이에 구리 합금층을 협지하는 3층 구성을 갖는 도전 배선을, 박막 트랜지스터나 박막 다이오드 등의 반도체 소자의 도전 배선에 사용하는 것은, 특히 유효하다. 구체적으로, 콘택트 홀을 통하여 반도체 소자와 도전 배선의 전기적 접속에 있어서, 거의 실용적인 콘택트를 얻을 수 있다. 또한, 칼슘이나 아연 등의 합금 원소가 첨가된 구리 합금을 형성함으로써, 산화물 반도체나 실리콘 반도체에 대한 구리의 확산을 방지하여, 높은 신뢰성을 얻을 수 있다.
본 발명의 실시 형태에 있어서의 문언 「원소」는, 「금속 원소」 및 「반금속」을 포함하는 광의의 의미로 사용한다. 금속 원소끼리의 고체로서의 용해도는, 그들의 원자 반경, 가전자의 총수 e와 총 원자수 a의 비 e/a(전자 농도), 혹은 화학적 친화력 등으로부터 추정할 수 있다. 간편하게는, 원소끼리의 2원 상태도로부터 고용 가능성을 판단할 수 있다.
본 발명의 실시 형태에 관한 구리와 고용되는 원소란, 예를 들어 차량 탑재용 전자 기기의 사용 범위인 -(마이너스)40℃부터 +(플러스)80℃의 온도 영역에 있어서, 안정되게 구리와의 치환형 고용을 취하는 원소라고 바꿔 말할 수 있다. 또한, 원소(복수종이어도 됨)의 구리에 대한 첨가량은, 구리 합금의 전기 저항률(비저항과 동의)이 6μΩ㎝를 초과하지 않는 범위이면 된다. 매트릭스 모재가 구리인 경우에, 구리에 대하여, 넓은 고용 영역을 갖는 금속은, 금(Au), 니켈(Ni), 아연(Zn), 갈륨(Ga), 팔라듐(Pd), 망간(Mn)을 예시할 수 있다. 알루미늄(Al)은 넓지는 않지만, 구리에 대한 고용 영역을 갖는다.
그런데, 힐록 내성을 갖는 합금으로서, 예를 들어 Nd가 1at％ 첨가된 알루미늄 합금이 알려져 있다. 이러한 알루미늄 합금의 비저항은 6.4μΩ㎝이다. 본 발명의 실시 형태에 관한 구리 합금층은, 알루미늄 합금으로 구성되는 도전 배선과 대체할 수 있을 정도의 전기 특성(작은 비저항)을 갖는다. 즉, 본 발명의 실시 형태에 관한 구리 합금층의 전기 저항률의 상한은, 6μΩ㎝로 된다. 단, 구리 합금층을 포함하는 도전 배선의 저항에 기인하는 신호의 지연이나 라운딩이 허용되는 용도라면, 6μΩ㎝보다 큰 저항률을 갖는 구리 합금을 포함하는 도전 배선을 사용할 수 있다.
은과 동등한 높은 도전율을 갖는 구리에 첨가되는 원소는, 합금화에 의해 전기 저항률을 증가시킨다. 순수한 구리의 전기 저항률은, 약 1.7μΩ㎝이다. 또한, 본 발명의 실시 형태에서 설명하는 순구리는, 미량의 불가피 불순물을 포함한다.
전기 저항률이 작은 원소(구리의 합금 원소)는, 팔라듐(Pd), 마그네슘(Mg), 베릴륨(Be), 금(Au), 칼슘(Ca), 카드뮴(Cd), 아연(Zn), 은(Ag)을 들 수 있다. 이들 원소는, 순구리에 대하여 1at％ 첨가하였을 때 전기 저항률의 증가가, 거의 1μΩ㎝ 이하로 된다. 칼슘(Ca), 카드뮴(Cd), 아연(Zn), 은(Ag)의 전기 저항률의 증가는, 0.3μΩ㎝/at％ 이하이므로, 합금 원소로서 사용하는 것이 바람직하다. 경제성 및 환경 부하를 고려하면, 아연 및 칼슘을 합금 원소로서 사용하는 것이 바람직하다. 아연 및 칼슘은, 각각 4at％까지, 구리에 대한 합금 원소로서 첨가할 수 있다.
상기 첨가량의 범위에 기초하여, 칼슘의 첨가량을 증가시키거나, 아연의 첨가량을 저감시키거나, 아연 및 칼슘의 첨가량을 증감시켜도 된다. 구리에 대한 아연 및 칼슘의 첨가에 기인하는 효과에 관하여, 각각 0.2at％ 이상의 첨가량에 있어서, 현저한 효과가 얻어진다.
순수한 구리에 대하여 아연 및 칼슘이 합계 0.4at％ 첨가된 구리 합금의 전기 저항률은, 약 1.9μΩ㎝로 된다. 따라서, 본 발명의 실시 형태에 관한 구리 합금층의 전기 저항률의 하한은, 1.9μΩ㎝로 된다. 또한, 칼슘(Ca), 카드뮴(Cd), 아연(Zn), 은(Ag)을 합금 원소로서 사용한 경우에 있어서, 구리에 대한 첨가량이 5at％를 초과하게 되면, 구리 합금의 전기 저항률이 현저하게 증가하므로, 적어도 5at％ 미만의 첨가량인 것이 바람직하다.
아연은, 100℃ 이하의 온도에서, 구리에 대하여 적어도 30at％의 고용 영역을 갖는다. 아연은, 구리와 치환 고용되어, 구리의 그레인(결정립) 중에서 구리의 움직임을 억제하여, 구리의 확산을 억제하는 효과를 갖는다.
전기 음성도는, 원자(원소)가 전자를 끌어 당기는 강도의 상대 척도이다. 이 값이 작은 원소일수록, 양이온으로 되기 쉽다. 구리의 전기 음성도는 1.9이다. 산소의 전기 음성도는 3.5이다. 전기 음성도가 작은 원소로는, 알칼리 토류 원소, 티타늄족 원소, 크롬족 원소 등을 들 수 있다. 알칼리 원소의 전기 음성도도 작지만, 구리 근처에 알칼리 원소나 수분이 존재하면, 구리의 확산이 심해진다. 이 때문에, 나트륨이나 칼륨 등의 알칼리 원소는, 구리의 합금 원소로서는 사용할 수 없다.
칼슘의 전기 음성도는 1.0으로 작다. 칼슘을 구리의 합금 원소로서 사용한 경우, 열처리 시 등에 있어서 칼슘이 구리보다 먼저 산화되어, 산화칼슘으로 되어, 구리의 확산을 억제하는 것이 가능하게 된다. 본 발명의 실시 형태에 관한 도전 배선에서는, 도전성 금속 산화물층으로 덮이지 않는 구리 합금층의 노출면이나, 구리 합금층과 도전성 금속 산화물층의 계면에, 선택적으로 칼슘 산화물을 형성시키는 것이 가능하다. 특히, 도전성 금속 산화물층으로 덮이지 않는 구리 합금층의 노출면에 칼슘 산화물을 형성하는 것이, 구리 확산의 억제 및 신뢰성의 향상에 기여한다. 본 발명의 실시 형태에 관한 도전 배선이나 구리 합금층의 도전율은, 열처리 등 어닐링에 의해 향상된다. 상술한 전기 음성도는, 폴링의 전기 음성도의 값으로 나타내었다. 본 발명의 실시 형태에 관한 도전 배선에 있어서는, 도전 배선의 열처리 공정 등에 의해, 제2 원소는, 구리 및 제1 원소보다 먼저 산화되어 산화물을 형성하는 것이 바람직하다. 또한, 구리나 구리 합금에 대한 수소ㆍ산소의 혼입을 방지하는 것이 바람직하다.
또한, 본 발명의 실시 형태에 있어서, 「제1 원소」는, 구리보다 전기 음성도가 작아도 된다. 「제2 원소」는, 구리에 고용 영역을 갖고 있어도 된다. 구리보다 전기 음성도가 작으며, 또한 구리에 고용 영역을 갖고 있다고 하는 2개의 성질을 갖는 2종 이상의 원소를 사용하는 경우, 2종 이상의 원소 중 전기 음성도가 작은 원소를 「제2 원소」라고 한다.
구리의 그레인 내에 있어서, 구리의 아연에 의한 치환과, 칼슘 산화물의 형성이 생김으로써, 본 발명의 실시 형태에 관한 도전 배선의 신뢰성이 향상된다. 나아가, 본 발명의 실시 형태에 관한 도전 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층 구성을 갖기 때문에, 도전성 금속 산화물에 의해, 표시 장치의 구성 재료에 대한 구리의 확산을 억제하는 효과가 얻어져, 도전 배선의 신뢰성을 향상시킨다. 또한, 도전성 금속 산화물은, 도전 배선의 표면층을 형성한다. 이 때문에, 전기적인 접속(실장)으로 오믹 콘택트를 얻는 것이 가능하다.
본 발명의 실시 형태에서 설명한 구성에 있어서는, 구리 합금이 아니라, 은 합금도 적용할 수 있다. 단, 재료 가격면에서 구리 합금을 사용하는 것이 바람직하다.
본 발명의 실시 형태에 있어서는, 구리 합금층은, 구리에 고용 영역을 가지며 또한 구리의 그레인 중에서 구리와 치환될 수 있는 제1 원소, 및 구리보다 전기 음성도가 작은 제2 원소를 포함한다. 이에 의해, 구동 디바이스의 전기 특성을 저하시키는 구리의 확산이나 마이그레이션을 방지할 수 있다. 또한, 본 발명의 실시 형태는, 상기 구리 합금층이 도전성 금속 산화물층 사이에 협지된 구성을 갖는다. 이 구성에 의해, 실용성이 높고, 높은 신뢰성을 갖는 구리 배선을 제공할 수 있다.
(도전성 금속 산화물층(4, 6))
제1 도전성 금속 산화물층(6) 및 제2 도전성 금속 산화물층(4)은, 구리 합금층(5)을 협지한다.
제1 도전성 금속 산화물층(6) 및 제2 도전성 금속 산화물층(4)은, 주된 도전성 금속 산화물로서 산화인듐을 함유함과 함께, 산화안티몬, 산화아연 및 산화갈륨으로 구성되는 군으로부터 선택되는 1종 이상을 함유하는 도전성 금속 산화물이다.
예를 들어, 제1 도전성 금속 산화물층(6) 및 제2 도전성 금속 산화물층(4)의 각각의 조성에 관하여, 산소를 카운트하지 않는 원소의 비율로, 안티몬 4at％, 갈륨 4at％, 잔부가 인듐이다.
안티몬 산화물은, 구리나 구리 합금층을 협지하는 도전성 금속 산화물층의 금속 산화물로서 중요하다. 안티몬은, 금속 원소로서 구리와의 고용 영역이 작아, 구리의 도전성 금속 산화물 중으로의 확산을 억제한다. 제1 도전성 금속 산화물층(6) 및 제2 도전성 금속 산화물층(4)의 각각은, 인듐 산화물에 추가하여, 적어도 안티몬 산화물을 포함하는 것이 바람직하다.
본 발명의 실시 형태에 관한 도전 배선을 구성하는, 제1 도전성 금속 산화물층, 구리 합금층 및 제2 도전성 금속 산화물층은, 스퍼터링 등의 진공 성막법을 사용하여 간편하게 성막할 수 있다.
제1 도전성 금속 산화물층, 구리 합금층, 제2 도전성 금속 산화물층은, 진공 분위기를 유지한 채 연속해서 성막하는 것이 바람직하다. 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층의 막 두께는 상이해도 된다. 예를 들어, 표시 장치 기판(100)(제1 기판)의 투명 기판(21)에 가까운 위치에 형성된 제2 도전성 금속 산화물층(4)의 막 두께를 25nm라고 하고, 투명 기판(21)으로부터 이격된 위치에 형성된 제1 도전성 금속 산화물층(6)의 막 두께를 45nm로 해도 된다. 구리 합금층의 막 두께의 막 두께 범위는, 200nm 내지 400nm로 할 수 있다. 단, 본 발명은 상술한 도전 배선을 구성하는 층의 각각의 막 두께를 규정하지 않는다.
본 발명의 실시 형태에 관한 도전성 금속 산화물층의 형성 방법으로서는, 상기한 바와 같이 스퍼터링 성막법을 들 수 있으며, 도전성 금속 산화물층을 간편하게 성막할 수 있다. 이 경우, 성막 재료로서 스퍼터링 타깃을 사용한다. 또한, 이 스퍼터링 타깃에는, 고밀도화, 타깃 모재의 결정의 치밀화, 타깃의 도전성 향상을 위해, 산화티타늄(TiO2), 산화지르코늄(ZrO2), 산화주석(SnO2) 등을 소량 첨가할 수 있다.
또한, 본 발명의 실시 형태에 관한 도전 배선을 패터닝하는 방법에 있어서는, 제1 도전성 금속 산화물층/구리 합금층/제2 도전성 금속 산화물층의 3층을, 주지의 포토리소그래피 방법으로, 1액의 에천트를 사용하여 일괄하여, 임의의 배선형 패턴을 형성할 수 있다는 장점이 있다. 도전 배선에는, 전기적 실장을 위한 단자부나 배열, 콘택트 홀 등을 형성해도 된다. 전기적으로 부유된 플로팅 패턴을, 필요에 따라 형성해도 된다. 복수의 제1 도전 배선 및 복수의 제2 도전 배선은, 터치 센싱 시에 각각 씨닝하여 구동, 검출시킬 수 있다. 구동 개수를 씨닝함으로써, 터치 응답 시간을 짧게 할 수 있거나, 혹은 터치 구동에 관한 소비 전력을 저감할 수 있다.
(흑색층(8))
흑색층(8)은, 표시 장치 DSP1의 블랙 매트릭스로서 기능한다. 흑색층은, 예를 들어 흑색의 색재를 분산시킨 착색 수지로 구성되어 있다. 구리의 산화물이나 구리 합금의 산화물은, 충분한 흑색이나 낮은 반사율을 얻을 수 없지만, 본 실시 형태에 관한 흑색층과 유리 등의 기판의 사이의 계면에 있어서의 가시광의 반사율은 거의 3％ 이하로 억제되어, 높은 시인성이 얻어진다.
흑색의 색재로서는, 카본, 카본 나노튜브, 혹은 복수의 유기 안료의 혼합물이 적용 가능하다. 예를 들어, 색재 전체의 양에 대하여 51질량％ 이상의 비율로, 즉 주된 색재로서 카본을 사용한다. 반사색을 조정하기 위해, 청색 혹은 적색 등의 유기 안료를 흑색의 색재에 첨가하여 사용할 수 있다. 예를 들어, 출발 재료인 감광성 흑색 도포액에 포함되는 카본의 농도를 조정함으로써(카본 농도를 낮춤으로써), 흑색층의 재현성을 향상시킬 수 있다.
액정 표시 장치의 제조 장치인 대형 노광 장치를 사용한 경우라도, 예를 들어 1 내지 6㎛의 폭(세선)을 갖는 패턴을 갖는 흑색층을 형성할 수 있다(패터닝). 또한, 본 실시 형태에 있어서의 카본 농도의 범위는, 수지나 경화제와 안료를 포함한 전체의 고형분에 대하여, 4 이상 50 이하의 질량％의 범위 내로 설정되어 있다. 여기서, 카본양으로서, 카본 농도가 50질량％를 초과해도 되지만, 전체 고형분에 대하여 카본 농도가 50질량％를 초과하면 도막 적성이 저하되는 경향이 있다. 또한, 카본 농도를 4질량％ 미만으로 설정한 경우, 충분한 흑색을 얻을 수 없어, 흑색층 밑에 위치하는 하지의 금속층에서 생기는 반사광이 크게 시인되어, 시인성을 저하시키는 경우가 있었다.
후속 공정인 포토리소그래피에 있어서 노광 처리를 행하는 경우, 노광 대상의 기판과, 마스크의 위치 정렬(얼라인먼트)이 행해진다. 이때, 얼라인먼트를 우선하고, 예를 들어 투과 측정에 의한 흑색층의 광학 농도를 2 이하로 할 수 있다. 카본 이외에, 흑색의 색 조정으로서 복수의 유기 안료의 혼합물을 사용하여 흑색층을 형성해도 된다. 유리나 투명 수지 등의 기재의 굴절률(약 1.5)을 고려하여, 흑색층과 그들 기재의 사이의 계면에 있어서의 반사율이 3％ 이하로 되도록, 흑색층의 반사율이 설정된다. 이 경우, 흑색 색재의 함유량, 종류, 색재에 사용되는 수지, 막 두께를 조정하는 것이 바람직하다. 이들 조건을 최적화함으로써, 굴절률이 약 1.5인 유리 등의 기재와 흑색층의 사이의 계면에 있어서의 반사율을, 가시광의 파장 영역 내에서 3％ 이하로 할 수 있어, 저반사율을 실현할 수 있다. 백라이트 유닛(BU)으로부터 출사된 광에 기인하는 반사광이 다시 반사하는 것을 방지할 필요성, 관찰자의 시인성 향상을 고려하여, 흑색층의 반사율은 3％ 이하로 하는 것이 바람직하다. 또한, 통상, 컬러 필터에 사용되는 아크릴 수지, 또한 액정 재료의 굴절률은, 대략 1.5 이상 1.7 이하의 범위이다.
또한, 터치 센싱 배선(3) 상에, 광흡수성을 갖는 금속 산화물을 형성함으로써, 터치 센싱 배선(3)에 사용되는 구리 합금층(5)에 의한 광반사를 억제할 수 있다.
도 3a에 도시하는 표시 장치 기판(100)에 있어서는, 컬러 필터(51)가 마련된 구조가 사용되고 있지만, 컬러 필터(51)가 생략된 구조, 예를 들어 투명 기판(21) 상에 마련된 터치 센싱 배선(3)과, 터치 센싱 배선(3)을 덮도록 형성된 투명 수지층(16)을 구비한 구조를 사용해도 된다.
컬러 필터(51)를 포함하지 않는 표시 장치 기판을 사용하는 액정 표시 장치에 있어서는, 적색 발광, 녹색 발광 및 청색 발광의 각각의 LED를 백라이트 유닛에 마련하고, 필드 시퀀셜의 방법으로 컬러 표시를 행한다. 도 3a에 도시하는 투명 기판(21) 상에 마련된 터치 센싱 배선(3)의 층 구성은, 후술하는 어레이 기판(200)에 형성되는 커먼 배선(30)(도전 배선)의 층 구성이나 게이트 전극(25)(게이트 배선(10))의 층 구성과 동일하게 할 수 있다.
(어레이 기판(200))
도 3a 및 도 3b에 도시하는 바와 같이, 어레이 기판(200)은, 투명 기판(22)(제2 투명 기판)과, 투명 기판(22)의 표면을 덮도록 형성된 제4 절연층(14)과, 제4 절연층(14) 상에 형성된 소스 배선(31)과, 소스 배선(31)을 덮도록 제4 절연층(14) 상에 형성된 제3 절연층(13)과, 제3 절연층(13) 상에 형성된 게이트 배선(10)과, 제3 절연층(13) 상에 형성된 커먼 배선(30)과, 게이트 배선(10) 및 커먼 배선(30)을 덮도록 제3 절연층(13) 상에 형성된 제2 절연층(12)과, 제2 절연층(12) 상에 형성된 화소 전극(20)과, 화소 전극(20)을 덮도록 제2 절연층(12) 상에 형성된 제1 절연층(11)과, 공통 전극(17)을 구비하고 있다.
제1 절연층(11), 제2 절연층(12), 제3 절연층(13) 및 제4 절연층(14)을 형성하는 재료로서는, 산화실리콘, 산화질화실리콘, 산화알루미늄, 산화질화알루미늄, 산화세륨, 산화하프늄, 혹은 이러한 재료를 포함하는 혼합 재료가 채용된다. 혹은, 이들 절연층의 일부에, 폴리이미드 수지, 아크릴 수지, 벤조시클로부텐 수지나 저유전율 재료(low-k 재료)를 사용해도 된다. 또한, 이러한 절연층(11, 12, 13, 14)의 구성으로서는, 단일층을 포함하는 층 구성이 채용되어도 되고, 복수의 층이 적층된 다층 구성이 채용되어도 된다. 이러한 절연층(11, 12, 13, 14)은, 플라스마 CVD나 스퍼터링 등의 성막 장치를 사용하여 형성하는 것이 가능하다.
소스 배선(31)은, 제3 절연층(13)과 제4 절연층(14)의 사이에 배치된다. 소스 배선(31)의 구조로서는, 다층의 도전층을 채용할 수 있다. 제1 실시 형태에서는, 소스 전극(24)과 드레인 전극(26)의 구조로서, 티타늄/알루미늄 합금/티타늄이나 몰리브덴/알루미늄 합금/몰리브덴 등의 3층 구성을 채용하고 있다. 여기서, 알루미늄 합금은 알루미늄-네오디뮴의 합금이다. 또한, 소스 전극(24)과 드레인 전극(26) 및 소스 배선(31)에, 구리 합금층을 도전성 금속 산화물층 사이에 협지하는 도전 배선을 채용해도 된다.
커먼 배선(30)의 형성 재료로서는, 상술한 구리 합금층(5)과 동일한 재료가 채용된다. 또한, 마찬가지로, 커먼 배선(30)의 구조로서는, 상술한 구리 합금층(5)과 동일한 구조가 채용된다.
화소 전극(20)은, 복수의 화소 개구부의 각각에 마련되어 있고, TFT인 액티브 소자(후술)에 접속되어 있다. 어레이 기판(200)에 있어서는, 액티브 소자가 매트릭스형으로 배치되어 있다는 점에서, 화소 전극(20)도 마찬가지로, 어레이 기판(200) 상에 있어서 매트릭스형으로 배치되어 있다. 화소 전극(20)은, ITO(Indium Tin Oxide) 등의 투명 도전막으로 형성되어 있다.
액티브 소자를 구성하는 채널층 혹은 반도체층은, 폴리실리콘 반도체로 형성되어도 되고, 산화물 반도체로 형성되어도 된다. 액티브 소자를 구성하는 채널층 혹은 반도체층의 층 구성은, 폴리실리콘 반도체와 산화물 반도체가 적층된 적층 구성이어도 된다. 어레이 기판 상의 동일면에, 2종의 반도체로 형성되는 소자, 예를 들어 폴리실리콘 반도체인 채널층을 구비하는 액티브 소자와, 산화물 반도체인 채널층을 구비하는 액티브 소자가 형성된 구성이어도 된다. 나아가, 폴리실리콘 반도체의 TFT 어레이 상에, 절연층을 개재시켜, 산화물 반도체로 형성된 TFT 어레이가 2층으로 적층된 구성이 채용되어도 된다. 표시 기능층이 유기 EL(Organic Electroluminescence)층인 경우, 산화물 반도체로 형성된 TFT는, 폴리실리콘 반도체로 형성된 TFT에 신호를 공급하는(TFT 소자를 선택하는) 기능을 갖고, 폴리실리콘 반도체로 형성된 TFT는, 표시 기능층을 구동하는 기능을 갖는다. 이 구성에 의해, 표시 기능층으로서 유기 EL층이 채용된 표시 장치를 실현할 수 있다. 캐리어 이동도가 높은 폴리실리콘 반도체를 구비함과 함께 채널층으로서 폴리실리콘 반도체를 갖는 TFT는, 유기 EL 소자에 대한 전류 주입(유기 EL 소자의 구동)에 적합하다.
(공통 전극(17)의 구조)
도 3b를 참조하여, 공통 전극(17)의 구조와, 공통 전극(17)의 주변에 위치하는 어레이 기판(200)의 구성 부재를 설명한다. 특히, 커먼 배선(30), 공통 전극(17), 화소 전극(20), 제1 절연층(11) 및 제2 절연층(12)으로 구성되는 적층 구조에 대하여 구체적으로 설명한다. 도 3b는, 어레이 기판(200)을 구성하는 화소의 주요부를 도시하고 있고, 하나의 화소에 있어서의, 하나의 공통 전극(17)의 구조를 도시하고 있다. 도 3b에 도시하는 공통 전극(17)의 구조는, 어레이 기판(200)에 있어서의 모든 화소에 있어서도 적용되고 있다.
제2 절연층(12)은, 제1 절연층(11)의 밑에 마련되어 있고, 커먼 배선(30) 상에 형성되어 있으며, 후술하는 콘택트 홀(H)의 일부를 형성하는 관통 구멍(12H)을 갖는다. 제1 절연층(11)은, 공통 전극(17)의 상부(전극부(17A))의 밑에 마련되어 있고, 화소 전극(20) 상에 형성되어 있으며, 후술하는 콘택트 홀(H)의 일부를 형성하는 관통 구멍(11H)을 갖는다. 관통 구멍(12H)의 위치(중심 위치)와, 관통 구멍(11H)의 위치(중심 위치)는 일치하고 있다. 관통 구멍(11H)의 직경(X 방향에 있어서의 폭)은, 제1 절연층(11)의 상면(11T)으로부터 커먼 배선(30)을 향하는 방향(Z 방향)에 있어서, 점점 작게 되어 있다. 마찬가지로, 관통 구멍(12H)의 직경(X 방향에 있어서의 폭)은, 제2 절연층(12)의 상면(12T)으로부터 커먼 배선(30)을 향하는 방향(Z 방향)에 있어서, 점점 작게 되어 있다. 관통 구멍(11H) 및 관통 구멍(12H)은, 연속된 내벽을 갖고 있으며, 콘택트 홀(H)을 형성하고 있다. 콘택트 홀(H)은, 테이퍼 형상을 갖는다.
화소 전극(20)은, 제1 절연층(11)의 밑에 형성되어 있고, 스루홀(20S)을 갖는다. 스루홀(20S)은, 투명 도전막이 존재하지 않는 개구부이다. 스루홀(20S)은, 콘택트 홀(H)에 대응하는 위치에 마련되어 있다.
도 2에 도시하는 예에서는, 각 화소에 2개의 콘택트 홀(H), 즉 좌측 콘택트 홀(LH)(H, 제1 콘택트 홀) 및 우측 콘택트 홀(RH)(H, 제2 콘택트 홀)이 마련되어 있고, 2개의 콘택트 홀(H)의 각각에 대응하는 위치에 스루홀(20S)이 마련되어 있다.
이하의 설명에서는, 좌측 콘택트 홀(LH) 및 우측 콘택트 홀(RH)을, 간단히 콘택트 홀(H)이라고 칭하는 경우가 있다.
스루홀(20S)은, 화소 전극(20)에 마련된 내벽(20K)의 내측 영역에 상당한다. 스루홀(20S)의 직경 D20S는, 콘택트 홀(H)의 직경보다 크다. 관통 구멍(11H)(콘택트 홀(H)의 일부)은, 스루홀(20S)의 내부에 마련되어 있다. 스루홀(20S)의 내부에는 제1 절연층(11)이 충전되어 있고, 스루홀(20S)의 내벽을 메우고 있는 제1 절연층(11)의 충전부(11F)를 관통하도록 관통 구멍(11H)이 형성되어 있다. 또한, 스루홀(20S)의 하방의 위치에 있어서도, 관통 구멍(11H)에 연속되도록 관통 구멍(12H)(콘택트 홀(H)의 일부)이 형성되어 있다. 또한, 화소 전극(20)에 형성되어 있는 스루홀(20S)의 수는, 콘택트 홀(H)의 수와 동일하며, 평면으로 보아, 동일한 위치에 형성되어 있다. 스루홀(20S)의 직경 D20S는, 예를 들어 3㎛ 내지 6㎛이다. 스루홀(20S)의 직경은, 공통 전극(17)의 폭 W17A보다 크게 해도 된다.
공통 전극(17)은, 전극부(17A)(도전부)와, 도전 접속부(17B)를 구비한다.
전극부(17A)는, 제1 절연층(11)의 상면(11T)에 형성되어 있고, Z 방향으로부터 보아, 화소 전극(20)의 스루홀(20S)과 겹치도록 배치되어 있다. 전극부(17A)는, 액정층(300)에 가장 가까운 어레이 기판(200)의 면에 마련되어 있다. 구체적으로는, 액정층(300)과 어레이 기판(200)의 사이에는 배향막이 형성되어 있고, 이 배향막의 밑에 제1 절연층(11)이 마련되어 있다.
전극부(17A)의 폭 W17A는, 예를 들어 약 3㎛이며, 도전 접속부(17B)의 상단(전극부(17A)와 도전 접속부(17B)의 접속부)보다 크고, 스루홀(20S)의 직경 D20S(예를 들어, 2㎛)보다 크게 형성해도 된다. 혹은, 전극부(17A)의 폭 W17A보다, 스루홀(20S)의 직경 D20S가 커도 된다. 스루홀(20S)의 직경 D20S를, 예를 들어 4㎛로 할 수도 있다. 전극부(17A)의 중심(Z 방향에 평행인 전극부(17A)의 중심선)으로부터 전극부(17A)의 외측을 향한 방향(X 방향)에 있어서, 전극부(17A)의 벽부(17K)는, 화소 전극(20)의 내벽(20K)의 위치보다 돌출되어 있다.
도전 접속부(17B)는, 콘택트 홀(H)(관통 구멍(11H, 12H))의 내부에 마련되어 있고, 콘택트 홀(H)을 통하여, 커먼 배선(30)에 전기적으로 접속되어 있다.
제1 절연층(11) 및 제2 절연층(12)에 상술한 콘택트 홀이 형성되어 있는 상태에서, 제1 절연층(11) 상에 성막 공정 및 패터닝 공정을 실시함으로써, 전극부(17A) 및 도전 접속부(17B)는, 일체적으로 형성되어 있다. 공통 전극(17)은, 화소 전극(20)과 마찬가지로, ITO 등의 투명 도전막으로 형성되어 있다.
상술한 적층 구조에 있어서는, 전극부(17A)와 화소 전극(20)의 사이에 제1 절연층(11)이 배치되며, 또한 커먼 배선(30)과 화소 전극(20)의 사이에 제2 절연층(12)이 배치된 상태에서, 공통 전극(17) 및 커먼 배선(30)은 서로 도통되어 있고, 커먼 배선(30)의 전위와 공통 전극(17)의 전위가 동일하게 되어 있다.
커먼 배선(30)(혹은 공통 전극(17))의 전위는, 액정 구동과 터치 센싱 구동(정전 용량의 변화의 검출)을 교대로 행할 때, 즉 시분할로, 바꿀 수 있다. 또한, 커먼 배선(30)(혹은 공통 전극(17))에 부여되는 신호의 주파수는, 액정 구동과 터치 센싱 구동(정전 용량의 변화의 검출)을 교대로 행할 때, 즉 시분할로, 바꿀 수 있다. 또한, 액정 구동 시, 또한 프레임 반전 구동 시에는, 커먼 배선(30)(혹은 공통 전극(17))의 전위의 극성을, 프레임별로 정극성과 부극성으로 교체하여, 예를 들어 ±2.5V의 액정 구동 전압으로 액정을 구동할 수 있다.
액정 구동을 칼럼 반전 구동이나 도트 반전 구동으로 하는 경우, 공통 전극(17)의 전위는 일정(정전위)하게 해도 된다. 이 경우의 「정전위」란, 예를 들어 액정 표시 장치의 하우징 등에, 고저항을 통하여 접지된 공통 전극(17)의 전위이며, 상기 프레임 반전 구동에 사용하는 ±2.5V 등의 정전위를 의미하지 않는다. 액정의 역치 Vth 이하의 전압 이하의 범위에서, 대략 0V(제로 볼트)로 고정된 정전위이다. 바꾸어 말하면, Vth의 범위 내이면, 「정전위」는, 액정 구동 전압의 중간값으로부터 오프셋시킨 정전위여도 된다. 또한, 상기 「고저항」이란, 500메가 옴 내지 50테라 옴의 범위 내에서 선택 가능한 저항값이다. 이러한 저항값으로서는, 예를 들어 대표적으로 500기가 옴 내지 5테라 옴을 채용할 수 있다. 액정 구동 방식으로서 칼럼 반전 구동이나 도트 반전 구동을 채용하는 경우, 커먼 배선(30)은, 예를 들어 1테라 옴의 고저항을 통하여 접지되고, 약 0V(제로 볼트)의 정전위로 할 수 있다. 이 경우, 커먼 배선(30)이 접속되어 있는 공통 전극(17)도 약 0V(제로 볼트)의 정전위로 되어, 축적된 정전 용량의 리셋을 행할 수 있다. 공통 전극(17)의 전위를 정전위로 하는 경우, 터치 센싱 시에 터치 구동 전압은 터치 센싱 배선에 인가된다. 공통 전극(17)의 전위를 「정전위」로 하는 경우, 액정 구동과 터치 구동을 시분할 구동하지 않아도 된다.
또한, 액정 표시 장치의 액티브 소자(박막 트랜지스터)의 채널층을 형성하는 재료로서, IGZO 등의 산화물 반도체를 사용하는 경우, 액정 표시 장치의 화소의 번인이 발생하기 쉬운 상태를 완화하기 위해, 상술한 고저항으로서 1테라 옴보다 낮은 저항을 사용해도 된다.
후술하는 흑색 표시 시에, 상기 고저항을 통하여 게이트 배선이나 소스 배선을 접지해도 된다. 이 경우, 화소의 번인을 방지할 수 있다.
또한, 터치 센싱에 관한 시상수를 조정할 목적으로 상기 고저항을 조정할 수 있다. IGZO 등의 산화물 반도체를 액티브 소자의 채널층에 사용하는 표시 장치에서는, 터치 센싱 제어에 있어서의, 상기 여러 가지 고안이 가능하게 된다. 이하의 기재에 있어서, 산화물 반도체를 간단히 IGZO라고 호칭하는 경우가 있다.
박막 트랜지스터의 채널층으로서 폴리실리콘 반도체를 사용하는 트랜지스터에 있어서는, 누설 전류가 커서, 박막 트랜지스터에 대한 영상 신호를 번잡하게 재기입하는 것이 필요하게 된다. 이 번잡한 신호의 고쳐 쓰기는, 예를 들어 소스 배선에서 생기는 노이즈가 터치 센싱에 악영향을 줄 것이 우려된다. IGZO 등이라고 호칭되는 산화물 반도체를 채널층에 사용하는 박막 트랜지스터는, 누설 전류가 매우 적고, 메모리성을 구비한다. 바꾸어 말하면, 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터는 영상 신호를 유지할 수 있기 때문에, 번잡한 신호의 고쳐 쓰기가 불필요하게 된다. 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터는, 터치 센싱과의 상성이 매우 양호하다.
구체적으로, 채널층으로서 산화물 반도체를 사용하는 박막 트랜지스터는, 액정 구동의 저주파수 구동으로서 활용할 수 있다. 예를 들어, 액정 구동 주파수를 0.1Hz 내지 30Hz의 저주파수 구동으로 해도 플리커(깜박거림)가 없는 표시가 가능하다. 기능 디바이스의 저주파수 구동은, 소비 전력을 크게 저감시키는 데 기여한다. 나아가, 액정층의 저주파수에 의한 도트 반전 구동과, 이 저주파수와 상이한 터치 센싱 구동을 행함으로써, 고정밀도의 터치 센싱이 가능하게 된다.
또한, 구동 디바이스인 박막 트랜지스터를 제2 도전 배선에서 구동하기 위해, 제2 도전 배선은 적어도, 박막 트랜지스터에 영상 신호를 보내는 소스 배선이거나, 게이트 신호를 보내는 게이트 배선으로 하면 된다. 이하의 기재에 있어서, 박막 트랜지스터를, 액티브 소자라고 기재하는 경우가 있다.
(액티브 소자(28))
이어서, 도 4를 참조하여, 화소 전극(20)에 접속되어 있는 액티브 소자(28)의 구조에 대하여 설명한다.
도 4는, 톱 게이트 구조를 갖는 박막 트랜지스터(TFT)의 일례를 도시한다.
액티브 소자(28)는, 채널층(27)과, 채널층(27)의 일단(제1 단, 도 4에 있어서의 채널층(27)의 좌측단)에 접속된 드레인 전극(26)과, 채널층(27)의 타단(제2 단, 도 4에 있어서의 채널층(27)의 우측단)에 접속된 소스 전극(24)과, 제3 절연층(13)을 개재시켜 채널층(27)에 대향 배치된 게이트 전극(25)을 구비한다. 도 4는, 액티브 소자(28)를 구성하는 채널층(27), 드레인 전극(26) 및 소스 전극(24)이 제4 절연층(14) 상에 형성되어 있는 구조를 도시하고 있지만, 본 발명은 이러한 구조에 한정되지 않는다. 제4 절연층(14)을 마련하지 않고, 투명 기판(22) 상에 액티브 소자(28)를 직접 형성해도 된다.
소스 배선(31)에는 높은 빈도로 영상 신호가 공급되어, 소스 배선(31)으로부터 노이즈가 발생하기 쉽다. 톱 게이트 구조에 있어서는, 노이즈 발생원이기도 한 소스 배선(31)을, 전술한 터치 센싱 공간으로부터 멀리 떨어지게 할 수 있는 장점이 있다.
또한, 본 발명은 톱 게이트 구조를 갖는 박막 트랜지스터를 한정하고 있지 않고, 보텀 게이트 구조를 갖는 박막 트랜지스터를 적용해도 된다.
도 4에 도시하는 소스 전극(24)과 드레인 전극(26)은, 동일한 공정에 있어서, 동일한 구성의 도전층으로 형성된다. 제1 실시 형태에서는, 소스 전극(24)과 드레인 전극(26)의 구조로서, 티타늄/알루미늄 합금/티타늄의 3층 구성을 채용하고 있다. 여기서, 알루미늄 합금은, 알루미늄-네오디뮴의 합금이다.
게이트 전극(25)의 하부에 위치하는 제3 절연층(13)은, 게이트 전극(25)과 동일한 폭을 갖는 절연층이어도 된다. 이 경우, 예를 들어 게이트 전극(25)을 마스크로서 사용한 건식 에칭을 행하여, 게이트 전극(25)의 주위의 제3 절연층(13)을 제거한다. 이에 의해, 게이트 전극(25)과 동일한 폭을 갖는 절연층을 형성할 수 있다. 게이트 전극(25)을 마스크로서 사용하여 절연층을 건식 에칭으로 가공하는 기술은, 일반적으로 자기 정합이라고 호칭된다.
게이트 전극(25) 및 제3 절연층(13)이 동일한 폭을 갖도록 형성함으로써, 기생 용량을 저감할 수 있다. 게이트 전극(25)은, 게이트 배선(10)과 동일한 공정으로, 제1 도전성 금속 산화물층/구리 합금층/제2 도전성 금속 산화물층의 3층 구성(도전 배선)으로 형성되어 있다.
채널층(27)의 재료로서는, 예를 들어 IGZO라고 호칭되는 산화물 반도체를 사용할 수 있다. 채널층(27)의 재료로서는, 갈륨, 인듐, 아연, 주석, 알루미늄, 게르마늄, 안티몬, 비스무트, 세륨 중 2종 이상의 금속 산화물을 포함하는 산화물 반도체를 사용할 수 있다. 본 실시 형태에서는, 산화인듐, 산화갈륨 및 산화아연을 포함하는 산화물 반도체를 사용하고 있다. 산화물 반도체로 형성되는 채널층(27)의 재료는, 단결정, 다결정, 미결정, 미결정과 아몰퍼스의 혼합체, 혹은 아몰퍼스 중 어느 것이어도 된다. 산화물 반도체의 막 두께로서는, 2nm 내지 50nm의 범위 내의 막 두께로 할 수 있다. 또한, 채널층(27)은, 폴리실리콘 반도체로 형성해도 된다.
산화물 반도체 혹은 폴리실리콘 반도체를, 예를 들어 p/n 접합을 갖는 상보형 트랜지스터의 구성으로 사용할 수 있으며, 혹은 n형 접합만을 갖는 단채널형 트랜지스터의 구성으로 사용할 수 있다. 산화물 반도체의 적층 구성으로서, 예를 들어 n형 산화물 반도체와, 이 n형 산화물 반도체와 전기적 특성이 상이한 n형 산화물 반도체가 적층된 적층 구성이 채용되어도 된다. 적층되는 n형 산화물 반도체는, 복수층으로 구성되어도 된다. 적층되는 n형 산화물 반도체에 있어서는, 하지의 n형 반도체의 밴드 갭을, 상층에 위치하는 n형 반도체의 밴드 갭과는 상이하게 할 수 있다.
채널층의 상면이, 예를 들어 다른 산화물 반도체로 덮인 구성을 채용해도 된다. 혹은, 예를 들어 결정성의 n형 산화물 반도체 상에, 미결정의(비정질에 가까운) 산화물 반도체가 적층된 적층 구성을 채용해도 된다. 여기서 미결정이란, 예를 들어 스퍼터링 장치에서 성막된 비정질의 산화물 반도체를, 180℃ 이상 450℃ 이하의 범위에서 열처리한 미결정형 산화물 반도체막을 말한다. 혹은, 성막 시의 기판 온도를 200℃ 전후로 설정한 상태에서 성막된 미결정형 산화물 반도체막을 말한다. 미결정형 산화물 반도체막은, TEM 등의 관찰 방법에 의해, 적어도 1nm 내지 3nm 전후, 혹은 3nm보다 큰 결정립을 관찰할 수 있는 산화물 반도체막이다.
산화물 반도체는, 비정질로부터 결정질로 변화시킴으로써, 캐리어 이동도의 개선이나 신뢰성의 향상을 실현할 수 있다. 산화인듐이나 산화갈륨의 산화물로서의 융점은 높다. 산화안티몬이나 산화비스무트의 융점은 모두 1000℃ 이하이며, 산화물의 융점이 낮다. 예를 들어, 산화인듐과 산화갈륨과 산화안티몬의 3원계 복합 산화물을 채용한 경우, 융점이 낮은 산화안티몬의 효과로, 이 복합 산화물의 결정화 온도를 낮출 수 있다. 바꾸어 말하면, 비정질 상태로부터, 미결정 상태 등으로 결정화시키기 쉬운 산화물 반도체를 제공할 수 있다.
반도체의 적층 구성으로서, n형 폴리실리콘 반도체 상에, n형 산화물 반도체를 적층해도 된다. 이 폴리실리콘 반도체를 하지층으로서 사용하는 적층 구조를 얻는 방법으로서는, 레이저 어닐링에 의한 폴리실리콘 결정화 공정 후, 진공 상태를 유지한 채, 산화물 반도체를 스퍼터링 등으로 성막하는 것이 바람직하다. 이 방법에 적용되는 산화물 반도체로서는, 후속 공정의 습식 에칭에 있어서 용해 용이성이 요구된다는 점에서, 산화아연 리치의 복합 산화물을 사용할 수 있다. 예를 들어, 스퍼터링에 사용하는 타깃의 금속 원소의 원자비로서는, In:Ga:Zn=1:2:2를 예시할 수 있다. 이 적층 구성에 있어서, 폴리실리콘의 채널층 상만, 산화물 반도체를 적층하지 않는(예를 들어, 습식 에칭으로 제거하는) 구성을 채용해도 된다. 여기서, Zn(아연)은, Sb(안티몬) 혹은 Bi(비스무트)로 치환할 수 있다.
또한, 동일한 화소에 n형 산화물 반도체의 채널층을 갖는 박막 트랜지스터(액티브 소자)와, n형 실리콘 반도체의 채널층을 갖는 박막 트랜지스터(액티브 소자)를 하나씩 배치하고, 박막 트랜지스터의 각각의 채널층의 특성을 살리도록, 액정층이나 OLED와 같은 표시 기능층을 구동할 수도 있다. 표시 기능층으로서 액정층이나 OLED를 사용하는 경우, 표시 기능층에 전압(전류)을 인가하는 구동 트랜지스터로서 n형 폴리실리콘 박막 트랜지스터를 채용하고, 이 폴리실리콘 박막 트랜지스터에 신호를 보내는 스위칭 트랜지스터로서 n형 산화물 반도체의 박막 트랜지스터를 채용할 수 있다.
드레인 전극(26) 및 소스 전극(24)(소스 배선(31))의 각각으로서는, 동일한 구조를 채용할 수 있다. 예를 들어, 다층의 도전층을 드레인 전극(26) 및 소스 전극(24)에 사용할 수 있다. 예를 들어, 알루미늄, 구리, 혹은 이들의 합금층을, 몰리브덴, 티타늄, 탄탈륨, 텅스텐, 도전성의 금속 산화물층 등 사이에 협지하는 전극 구조를 채용할 수 있다. 제4 절연층(14) 상에, 우선 드레인 전극(26) 및 소스 전극(24)을 형성하고, 이들 2개의 전극에 적층되도록 채널층(27)을 형성해도 된다. 트랜지스터의 구조는, 더블 게이트 구조 등의 멀티 게이트 구조여도 된다. 혹은, 어레이 기판 내에 있어서의 트랜지스터의 구조로서, 채널층의 상하에 전극이 배치된 듀얼 게이트 구조여도 된다.
반도체층 혹은 채널층은, 그 두께 방향으로 이동도나 전자 농도를 조정해도 된다. 반도체층 혹은 채널층은, 상이한 산화물 반도체가 적층된 적층 구조여도 된다. 소스 전극과 드레인 전극의 최소의 간격에 의해 결정되는 트랜지스터의 채널 길이는, 10nm 이상 10㎛ 이하, 예를 들어 20nm 내지 0.5㎛로 할 수 있다.
제3 절연층(13)은, 게이트 절연층으로서 기능한다. 이러한 절연층 재료로서는, 하프늄 실리케이트(HfSiOx), 산화실리콘, 산화알루미늄, 질화실리콘, 산화질화실리콘, 산화질화알루미늄, 산화지르코늄, 산화갈륨, 산화아연, 산화하프늄, 산화세륨, 산화란탄, 혹은 이들 재료를 혼합하여 얻어진 절연층 등이 채용된다. 산화세륨은, 유전율이 높으며, 또한 세륨과 산소 원자의 결합이 견고하다. 이 때문에, 게이트 절연층을, 산화세륨을 포함하는 복합 산화물로 하는 것은 바람직하다. 복합 산화물을 구성하는 산화물의 하나로서 산화세륨을 채용한 경우에도, 비정질 상태에서도 높은 유전율을 유지하기 쉽다. 산화세륨은 산화력을 구비하고 있다. 게이트 절연층은, 예를 들어 게이트 절연층은, 산화세륨을 포함하는 산화물, 혹은 산화세륨을 포함하는 산질화물이다.
산화세륨은 산소의 저장과 방출을 행하는 것이 가능하다. 이 때문에, 산화물 반도체와 산화세륨이 접촉하는 구조에서, 산화세륨으로부터 산화물 반도체로 산소를 공급하여, 산화물 반도체의 산소 결손을 피할 수 있어, 안정된 산화물 반도체(채널층)를 실현할 수 있다. SiN 등의 질화물을 게이트 절연층에 사용하는 구성에서는, 상기와 같은 작용이 발현되지 않는다. 또한, 게이트 절연층의 재료는, 세륨실리케이트(CeSiOx)로 대표되는 란타노이드 금속 실리케이트를 포함해도 된다. 혹은, 란탄세륨 복합 산화물, 란탄세륨실리케이트, 나아가 세륨산화질화물을 포함해도 된다.
이 때문에, 산화물 반도체와 산화세륨이 접촉하는 구조에서, 산화물 반도체의 산소 결손을 피할 수 있어, 안정된 산화물을 실현할 수 있다. 질화물을 게이트 절연층에 사용하는 구성에서는, 상기와 같은 작용이 발현되지 않는다. 또한, 게이트 절연층의 재료는, 세륨실리케이트(CeSiOx)로 대표되는 란타노이드 금속 실리케이트를 포함해도 된다.
제3 절연층(13)의 구조로서는, 단층막, 혼합막 혹은 다층막이어도 된다. 혼합막이나 다층막의 경우, 상기 절연막 재료로부터 선택된 재료에 의해 혼합막이나 다층막을 형성할 수 있다. 제3 절연층(13)의 막 두께는, 예를 들어 2nm 이상 300nm 이하의 범위 내에서 선택 가능한 막 두께이다. 채널층(27)을 산화물 반도체로 형성하는 경우, 산소가 많이 포함되는 상태(성막 분위기)에서, 채널층(27)과 접촉하는 제3 절연층(13)의 계면을 형성할 수 있다.
박막 트랜지스터의 제조 공정에 있어서, 톱 게이트 구조를 갖는 박막 트랜지스터에서는, 산화물 반도체를 형성한 후, 산소를 포함하는 도입 가스 중에서, 산화세륨을 포함하는 게이트 절연층을 형성할 수 있다. 이때, 게이트 절연층의 밑에 위치하는 산화물 반도체의 표면을 산화시킬 수 있으며, 또한 그 표면의 산화 정도를 조정할 수 있다. 보텀 게이트 구조를 갖는 박막 트랜지스터에서는, 게이트 절연층의 형성 공정이 산화물 반도체의 공정보다 먼저 행해지기 때문에, 산화물 반도체의 표면의 산화 정도를 조정하기가 약간 어렵다. 톱 게이트 구조를 갖는 박막 트랜지스터에 있어서는, 산화물 반도체의 표면의 산화를 보텀 게이트 구조의 경우보다 촉진시킬 수 있어, 산화물 반도체의 산소 결손이 생기기 어렵다.
제1 절연층(11), 제2 절연층(12), 제3 절연층(13) 및 산화물 반도체의 하지의 절연층(제4 절연층(14))을 포함하는 복수의 절연층은, 무기 절연 재료 또는 유기 절연 재료를 사용하여 형성할 수 있다. 절연층의 재료로서는, 산화실리콘, 산화질화실리콘, 산화알루미늄을 사용할 수 있고, 절연층의 구조로서는, 상기 재료를 포함하는 단층이나 복수층을 사용할 수 있다. 상이한 절연 재료로 형성된 복수의 층이 적층된 구성이어도 된다. 절연층의 상면을 평탄화하는 효과를 얻기 위해, 아크릴 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리아미드 수지 등을 일부의 절연층에 사용해도 된다. 저유전율 재료(low-k 재료)를 사용할 수도 있다.
채널층(27) 상에는, 제3 절연층(13)을 개재시켜, 게이트 전극(25)이 배치된다. 게이트 전극(25)(게이트 배선(10))은, 공통 전극(17)이나 커먼 배선(30)과 동일한 재료를 사용하여, 동일한 층 구성을 갖도록, 동일한 공정으로 형성할 수 있다. 또한, 게이트 전극(25)은, 상술한 드레인 전극(26) 및 소스 전극(24)과 동일한 재료를 사용하여, 동일한 층 구조를 갖도록 형성해도 된다. 게이트 전극(25)의 구조로서는, 구리층 혹은 구리 합금층이 도전성 금속 산화물 사이에 협지된 구성을 채용할 수 있다.
게이트 전극(25)의 단부에 노출되는 금속층의 표면을, 인듐을 포함하는 복합 산화물로 덮을 수도 있다. 혹은, 질화규소나 질화몰리브덴 등의 질화물로 게이트 전극(25)의 단부(단면)를 포함하도록 게이트 전극(25) 전체를 덮어도 된다. 혹은, 상술한 게이트 절연층과 동일한 조성을 갖는 절연막을 50nm보다 두꺼운 막 두께로 적층해도 된다.
게이트 전극(25)의 형성 방법으로서, 게이트 전극(25)의 형성에 앞서, 액티브 소자(28)의 채널층(27)의 바로 위에 위치하는 제3 절연층(13)에만 건식 에칭 등을 실시하여, 제3 절연층(13)의 두께를 얇게 할 수도 있다.
제3 절연층(13)과 접촉하는 게이트 전극(25)의 계면에, 전기적 성질이 상이한 산화물 반도체를 추가로 삽입해도 된다. 혹은, 제3 절연층(13)을 산화세륨이나 산화갈륨을 적어도 포함하는 절연성의 금속 산화물층으로 형성해도 된다.
또한, 채널층(27)의 하부에는, 차광막을 형성해도 된다. 차광막의 재료로서는, 몰리브덴, 텅스텐, 티타늄, 크롬 등의 고융점 금속을 사용할 수 있다.
게이트 배선(10)은, 액티브 소자(28)와 전기적으로 연계되어 있다. 구체적으로, 게이트 배선(10)에 접속되어 있는 게이트 전극(25)과 액티브 소자(28)의 채널층(27)은, 제3 절연층(13)을 개재시켜 대향하고 있다. 영상 신호 제어부(121)로부터 게이트 전극(25)으로 공급되는 주사 신호에 따라 액티브 소자(28)에 있어서 스위칭 구동이 행해진다.
소스 배선(31)에 공급되는 영상 신호에 기인하는 노이즈가 커먼 배선(30)에 실리는 것을 억제하기 위해, 제3 절연층(13)을 두껍게 할 필요가 있다. 한편, 제3 절연층(13)은, 게이트 전극(25)과 채널층(27)의 사이에 위치하는 게이트 절연층으로서의 기능을 갖고 있으며, 액티브 소자(28)의 스위칭 특성을 고려한 적절한 막 두께가 요구된다. 이와 같이 상반된 2개의 기능을 실현하기 위해, 커먼 배선(30)과 소스 배선(31)의 사이에 있어서의 제3 절연층(13)의 막 두께를 크게 유지한 채, 채널층(27)의 바로 위에 위치하는 제3 절연층(13)의 두께를 얇게 함으로써, 소스 배선에 공급되는 영상 신호에 기인하는 노이즈가 커먼 배선(30)에 실리는 것을 억제할 수 있음과 함께, 액티브 소자(28)에 있어서 원하는 스위칭 특성을 실현할 수 있다.
또한, 채널층(27)의 하부에는, 차광막을 형성해도 된다. 차광막의 재료로서는, 몰리브덴, 텅스텐, 티타늄, 크롬 등의 고융점 금속을 사용할 수 있다.
게이트 배선(10)은, 액티브 소자(28)와 전기적으로 연계되어 있다. 구체적으로, 게이트 배선(10)에 접속되어 있는 게이트 전극(25)과 액티브 소자(28)의 채널층(27)은, 제3 절연층(13)을 개재시켜 대향하고 있다. 영상 신호 제어부(121)로부터 게이트 전극(25)으로 공급되는 주사 신호에 따라 액티브 소자(28)에 있어서 스위칭 구동이 행해진다.
소스 배선(31)에는, 영상 신호 제어부(121)로부터 영상 신호로서의 전압이 부여된다. 소스 배선(31)에는, 예를 들어 ±2.5V 내지 ±5V의 정 혹은 부의 전압의 영상 신호가 부여된다. 공통 전극(17)에 인가되는 전압으로서는, 예를 들어 프레임 반전마다 변화하는 ±2.5V의 범위로 할 수 있다. 또한, 공통 전극(17)의 전위를, 액정 구동의 역치 Vth 이하 내지 0V의 범위의 정전위로 해도 된다. 이 공통 전극을 후술하는 정전위 구동에 적용하는 경우, 채널층(27)에 산화물 반도체를 사용하는 것이 바람직하다. 산화물 반도체로 구성된 채널층의 전기적인 내전압은 높아, 산화물 반도체를 사용한 트랜지스터에 의해, ±5V의 레인지를 초과한 높은 구동 전압을 전극부(17A)에 인가하여, 액정의 응답을 고속화하는 것이 가능하다. 액정 구동에는, 프레임 반전 구동, 칼럼 반전(수직 라인) 반전 구동, 수평 라인 반전 구동, 도트 반전 구동 등 다양한 구동 방법을 적용할 수 있다.
게이트 전극(25)의 구성의 일부에 구리 합금을 채용하는 경우, 구리에 대하여 0.1at％ 이상 4at％ 이하의 범위 내의 금속 원소 혹은 반금속 원소를 첨가할 수 있다. 이와 같이 원소를 구리에 첨가함으로써, 구리의 마이그레이션을 억제할 수 있다고 하는 효과가 얻어진다. 특히, 구리층의 결정(그레인) 내에서 구리 원자의 일부와 치환함으로써 구리의 격자 위치에 배치할 수 있는 원소와, 구리층의 결정립계에 석출되어 구리의 결정립계 근방의 구리 원자의 움직임을 억제하는 원소를 함께 구리에 첨가하는 것이 바람직하다. 혹은, 구리 원자의 움직임을 억제하기 위해서는 구리 원자보다 무거운(원자량이 큰) 원소를 구리에 첨가하는 것이 바람직하다. 나아가, 구리에 대하여 0.1at％ 내지 4at％의 범위 내의 첨가량으로, 구리의 도전율이 저하되기 어려운 첨가 원소를 선택하는 것이 바람직하다. 또한, 스퍼터링 등의 진공 성막을 고려하면, 스퍼터링 등의 성막 레이트가 구리에 가까운 원소가 바람직하다. 상술한 바와 같이 원소를 구리에 첨가하는 기술은, 가령, 구리를 은이나 알루미늄으로 치환한 경우에도 적용할 수 있다. 바꾸어 말하면, 구리 합금 대신에, 은 합금이나 알루미늄 합금을 사용해도 된다.
구리층의 결정(그레인) 내에서 구리 원자의 일부와 치환되어 구리의 격자 위치에 배치할 수 있는 원소를 구리에 첨가하는 것은, 바꾸어 말하면, 상온 부근에서 구리와 고용체를 형성하는 금속이나 반금속을 구리에 첨가하는 것이다. 구리와 고용체를 형성하기 쉬운 금속은, 망간, 니켈, 아연, 팔라듐, 갈륨, 금(Au) 등을 들 수 있다. 구리층의 결정립계에 석출되어 구리의 결정립계 근방의 구리 원자의 움직임을 억제하는 원소를 구리에 첨가하는 것은, 바꾸어 말하면, 상온 부근에서 구리와 고용체를 형성하지 않는 금속이나 반금속을 첨가하는 것이다. 구리와 고용체를 형성하지 않거나 혹은 구리와 고용체를 형성하기 어려운 금속이나 반금속으로는 여러 가지 재료를 들 수 있다. 예를 들어, 티타늄, 지르코늄, 몰리브덴, 텅스텐 등의 고융점 금속, 실리콘, 게르마늄, 안티몬, 비스무트 등의 반금속으로 호칭되는 원소 등을 들 수 있다.
구리는, 마이그레이션의 관점에서 신뢰성면에 문제가 있다. 상기 금속이나 반금속을 구리에 첨가함으로써 신뢰성면을 보충할 수 있다. 구리에 대하여 상기 금속이나 반금속을 0.1at％ 이상 첨가함으로써 마이그레이션을 억제하는 효과가 얻어진다. 그러나, 구리에 대하여 상기 금속이나 반금속을 4at％를 초과하여 첨가하는 경우에는, 구리의 도전율의 악화가 현저해져, 구리 혹은 구리 합금을 선정하는 장점이 얻어지지 않는다.
상기 도전성 금속 산화물로서는, 예를 들어 산화인듐, 산화주석, 산화아연, 산화안티몬으로부터 2 이상 선택되는 복합 산화물(혼합 산화물)을 채용할 수 있다. 이 복합 산화물에는, 추가로 산화티타늄, 산화지르코늄, 산화알루미늄, 산화마그네슘, 산화게르마늄을 소량 첨가해도 된다. 산화인듐과 산화주석의 복합 산화물은, ITO라고 호칭되는 저저항의 투명 도전막으로서 일반적이다. 산화인듐, 산화아연 및 산화주석의 3원계 복합 산화물을 사용하는 경우, 산화아연 및 산화주석의 혼합 비율을 조정함으로써, 습식 에칭에 있어서의 에칭 레이트를 조정할 수 있다. 산화인듐, 산화아연 및 산화주석의 3원계 복합 산화물에 의해 합금층이 협지된 3층 구성에 있어서는, 복합 산화물의 에칭 레이트와 구리 합금층의 에칭 레이트를 조정할 수 있어, 이들 3층의 패턴 폭을 대략 동등하게 할 수 있다.
일반적으로, 계조 표시를 행하기 위해, 계조 표시에 따른 여러 가지 전압이 소스 배선에 인가되며, 또한 여러 가지 타이밍에 영상 신호가 소스 배선에 부여된다. 이러한 영상 신호에 기인하는 노이즈는, 공통 전극(17)에 실리기 쉬워, 터치 센싱의 검출 정밀도를 저하시킬 우려가 있다. 그래서, 도 4에 도시하는 바와 같이, 소스 배선(31)과, 터치 센싱 배선(3)의 거리 W2를 크게 하는 구조를 채용함으로써, 노이즈를 저감할 수 있다고 하는 효과가 얻어진다.
본 실시 형태에 있어서는, 액티브 소자(28)로서는, 톱 게이트 구조를 갖는 트랜지스터가 채용되고 있다. 톱 게이트 구조 대신에, 보텀 게이트 구조를 갖는 트랜지스터가 채용되어도 되지만, 톱 게이트 구조의 트랜지스터를 채용하는 경우에는, Z 방향에 있어서의 소스 배선(31)의 위치를 터치 센싱 배선(3)으로부터 이격시킬 수 있다. 바꾸어 말하면, 톱 게이트 구조를 갖는 트랜지스터의 경우, 터치 센싱 배선(3)과 공통 전극(17)의 사이에 정전 용량이 생성되는 공간으로부터, 소스 배선을 이격시킬 수 있다. 이와 같이 정전 용량이 생성되는 공간으로부터 소스 배선을 이격시킴으로써, 터치 센싱 배선(3)과 공통 전극(17)의 사이에서 검출되는 터치 신호에 대한 노이즈의 영향, 즉 소스 배선으로부터 생기는 여러 가지 영상 신호에 기인하는 노이즈가 터치 신호에 미치는 영향을 저감할 수 있다.
본 실시 형태에 있어서는, 터치 센싱 배선(3)과 공통 전극(17)의 사이의 물리적인 공간에 소스 배선(31)이나 화소 전극(20)을 포함하지 않는 것이 중요하다. 이하의 설명에 있어서, 터치 센싱 배선(3)과 공통 전극(17)의 사이의 물리적인 공간을 터치 센싱 공간이라고 호칭하는 경우가 있다. 또한, 게이트 배선(10)과 커먼 배선(30)(도전 배선)의 거리와, 상술한 거리 W2를 맞추어 고려된 터치 센싱 공간을 형성하는 것이 바람직하다. 이 경우, 게이트 배선(10)에 공급되는 게이트 신호에 기인하는 노이즈가 커먼 배선(30)에 미치는 영향을 완화할 수 있다.
(터치 센싱 구동)
도 6 및 도 7은, 본 발명의 제1 실시 형태에 관한 표시 장치 DSP1에 있어서, 터치 센싱 배선(3)이 터치 구동 전극으로서 기능하며, 또한 공통 전극(17)이 터치 검출 전극으로서 기능하는 경우의 구조를 도시하고 있다.
도 6 및 도 7에 도시하는 구조에 기초하여, 이하의 설명을 행한다.
또한, 상술한 바와 같이, 터치 구동 전극과 터치 검출 전극의 역할을 교체할 수 있다.
도 6은, 터치 센싱 배선과 공통 전극의 사이에 전계가 생성된 상태를 도시하는 모식 단면도이고, 도 7은, 손가락 등의 포인터가 표시 장치 기판(100)의 관찰자측의 표면에 접촉 혹은 근접하였을 때의 전계의 생성 상태의 변화를 도시하는 단면도이다.
도 6 및 도 7에 있어서는, 터치 센싱 배선(3)과 공통 전극(17)을 사용한 터치 센싱 기술을 설명한다. 도 6 및 도 7은, 터치 센싱 구동을 이해하기 쉽게 설명하기 위해, 어레이 기판(200)을 구성하는 제1 절연층(11) 및 공통 전극(17)과, 표시 장치 기판(100)을 도시하고 있고, 그 밖의 구성은 생략되어 있다.
도 6 및 도 7에 도시하는 바와 같이, 액정층(300)의 두께 방향에 대하여 경사지는 경사 방향에 있어서, 터치 센싱 배선(3)과 공통 전극(17)이 서로 대향하고 있다. 이 때문에, 경사 방향의 전계가 생성되는 상태의 변화에 대하여 검출 신호의 콘트라스트를 용이하게 향상시키는 것이 가능하고, 터치 센싱의 S/N비를 높일 수 있다고 하는 효과(S/N비의 개선 효과)가 얻어진다. 또한, 이와 같이 경사 방향으로 터치 센싱 배선(3)과 공통 전극(17)이 서로 대향하는 배치에 있어서는, 평면으로 보아 터치 센싱 배선(3)과 공통 전극(17)이 겹치는 중첩부가 형성되지 않기 때문에, 기생 용량을 크게 저감시킬 수 있다. 또한, 터치 검출 전극과 터치 구동 전극이, 두께의 상하 방향으로 서로 겹치는 구성에서는, 터치 검출 전극 및 터치 구동 전극이 서로 겹치는 부분에 있어서의 정전 용량이 변화하기 어렵기 때문에, 터치 센싱의 S/N비에 콘트라스트를 부여하기 어렵다. 예를 들어, 터치 검출 전극과 터치 구동 전극이 동일면 상의 평행한 위치 관계에 있는 경우에는, 손가락 등의 포인터의 위치에 따라 정전 용량이 불균일하게 변화하기 쉬워져, 오검출 및 해상도의 저하 우려가 있다.
본 발명의 실시 형태에 관한 표시 장치 DSP1에 있어서는, 도 2, 도 3a 및 도 3b에 도시하는 바와 같이, 공통 전극(17)은, 검출 전극으로서 기능하며, 길이 EL을 갖는다. 이 공통 전극(17)은, 구동 전극으로서 기능하는 터치 센싱 배선(3)과, 평면으로 보아, 평행이며, 길이 EL을 갖는 공통 전극(17)에 의해, 정전 용량을 충분히 균일하게 확보할 수 있다.
도 6은, 터치 센싱 배선(3)을 터치 구동 전극으로서 기능시키고, 공통 전극(17)을 터치 검출 전극으로서 기능시키는 경우의, 정전 용량의 발생 상황을 모식적으로 도시하고 있다. 터치 센싱 배선(3)에는, 소정 주파수로 펄스형 기입 신호가 공급된다. 이 기입 신호의 공급은, 액정 구동과 터치 구동의 시분할로 행해도 된다. 기입 신호에 의해, 접지되어 있는 공통 전극(17)과 터치 센싱 배선(3)의 사이에, 전기력선(33)(화살표)으로 나타나는 정전 용량이 유지된다.
도 7에 도시하는 바와 같이, 손가락 등의 포인터가 표시 장치 기판(100)의 관찰자측의 표면에 접촉 혹은 근접하면, 공통 전극(17)과 터치 센싱 배선(3)의 사이의 정전 용량이 변화하고, 이 정전 용량의 변화에 의해, 손가락 등의 포인터의 터치 유무가 검출된다.
도 6 및 도 7에 도시되는 바와 같이, 터치 센싱 배선(3)과 공통 전극(17)의 사이에는, 액정 구동에 관한 전극이나 배선은 마련되어 있지 않다. 또한, 도 4에 도시되는 바와 같이 소스 배선(31)이, 터치 센싱 배선(3) 및 공통 전극(17)(터치 구동 배선 및 터치 검출 배선)으로부터 이격되어 있다. 이 때문에, 액정 구동에 관한 노이즈를 갖기 어려운 구조가 실현되고 있다.
예를 들어, 평면으로 보아, 복수의 터치 센싱 배선(3)은, 제1 방향(예를 들어, Y 방향)으로 연장됨과 함께, 제2 방향(예를 들어, X 방향)으로 배열되어 배치되어 있다. 복수의 커먼 배선(30)(도전 배선)은, Z 방향에 있어서 어레이 기판(200)의 내부에 있어서의 화소 전극(20)보다 하방에 위치하고, 제2 방향(예를 들어, X 방향)으로 연장되고, 제1 방향(예를 들어, Y 방향)으로 배열되어 있다. 공통 전극(17)은, 커먼 배선(30)과 전기적으로 접속되어 있고, 공통 전극(17)과 터치 센싱 배선(3)의 사이의 정전 용량의 변화를 터치 유무의 검출에 사용한다.
본 실시 형태에 관한 표시 장치 DSP1에 있어서, 터치 센싱 배선(3)과 공통 전극(17)의 사이에, 예를 들어 500Hz 이상 500KHz 이하의 주파수로 직사각형 파형의 펄스 신호가 인가된다. 통상, 이 펄스 신호의 인가에 의해, 검출 전극인 공통 전극(17)은 일정한 출력 파형을 유지한다. 손가락 등의 포인터가 표시 장치 기판(100)의 관찰자측의 표면에 접촉 혹은 근접하면, 그 부위의 공통 전극(17)의 출력 파형에 변화가 나타나, 터치의 유무가 판단된다. 손가락 등의 포인터의 표시면까지의 거리는, 포인터의 근접에서부터 접촉할 때까지의 시간(통상, 수백μsec 이상 수msec 이하)이나, 그 시간 내에 카운트되는 출력 펄스수 등으로 측정할 수 있다. 터치 검출 신호의 적분값을 취함으로써 안정된 터치 검출을 행할 수 있다.
터치 센싱 배선(3) 및 커먼 배선(30)(혹은 도전 배선에 접속된 공통 전극) 모두를 터치 센싱에 사용하지 않아도 된다. 씨닝 구동을 행해도 된다. 이어서, 터치 센싱 배선(3)을 씨닝 구동시키는 경우에 대하여 설명한다. 우선, 모든 터치 센싱 배선(3)을 복수의 그룹으로 구분한다. 그룹의 수는, 모든 터치 센싱 배선(3)의 수보다 적다. 하나의 그룹을 구성하는 배선수가, 예를 들어 6개인 것으로 한다. 여기서, 모든 배선(배선수는 6개) 중, 예를 들어 2개의 배선을 선택한다(모든 배선의 개수보다 적은 개수, 2개<6개). 하나의 그룹에 있어서는, 선택된 2개의 배선을 사용하여 터치 센싱이 행해지고, 남은 4개의 배선에 있어서의 전위가 플로팅 전위로 설정된다. 표시 장치 DSP1은, 복수의 그룹을 갖는다는 점에서, 상기와 같이 배선의 기능이 정의되어 있는 그룹별로 터치 센싱을 행할 수 있다. 마찬가지로, 커먼 배선(30)에 있어서도, 씨닝 구동을 행해도 된다.
터치에 사용되는 포인터가, 손가락인 경우와 펜인 경우는, 접촉 혹은 근접하는 포인터의 면적이나 용량이 상이하다. 이러한 포인터의 크기에 따라, 씨닝할 배선의 개수를 조정할 수 있다. 펜이나 바늘 끝 등 선단이 가는 포인터에서는, 배선의 씨닝 개수를 저감시켜 고밀도의 터치 센싱 배선의 매트릭스를 사용할 수 있다. 지문 인증 시에도 고밀도의 터치 센싱 배선의 매트릭스를 사용할 수 있다.
이와 같이 그룹별로 터치 센싱 구동을 행함으로써, 주사 혹은 검출에 사용되는 배선수가 줄어들기 때문에, 터치 센싱 속도를 높일 수 있다. 또한, 상기 예에서는, 하나의 그룹을 구성하는 배선수가 6개였지만, 예를 들어 10 이상의 배선수로 하나의 그룹을 형성하고, 하나의 그룹에 있어서 선택된 2개의 배선을 사용하여 터치 센싱을 행해도 된다. 즉, 씨닝되는 배선의 수(플로팅 전위로 되는 배선의 수)를 증가시켜, 이에 의해 터치 센싱에 사용되는 선택 배선의 밀도(전체 배선수에 대한 선택 배선의 밀도)를 저하시켜, 선택 배선에 의해 주사 혹은 검출을 행함으로써, 소비 전력의 삭감이나 터치 검출 정밀도의 향상에 기여한다. 반대로, 씨닝되는 배선의 수를 저감시켜, 터치 센싱에 사용되는 선택 배선의 밀도를 높여, 선택 배선에 의해 주사 혹은 검출을 행함으로써, 예를 들어 지문 인증이나 터치펜에 의한 입력에 활용할 수 있다. 이러한 터치 센싱 동안, 소스 배선(31)이나 게이트 배선(10)을, 접지 혹은 오픈(플로팅)으로 하여, 이들 배선에 기인하는 기생 용량을 저감시킬 수 있다.
터치 센싱 구동과 액정 구동을 시분할로 행할 수도 있다. 요구되는 터치 입력의 속도에 맞추어 터치 구동의 주파수를 조정해도 된다. 터치 구동 주파수는, 액정 구동 주파수보다 높은 주파수를 채용할 수 있다. 손가락 등의 포인터가 표시 장치 기판(100)의 관찰자측의 표면에 접촉 혹은 근접하는 타이밍은 부정기적이며, 또한 단시간이라는 점에서, 터치 구동 주파수는 높은 것이 바람직하다.
터치 구동 주파수와 액정 구동 주파수를 상이하게 하는 방법은, 몇몇을 들 수 있다. 예를 들어, 노멀리 오프의 액정 구동에서, 흑색 표시(오프)일 때 백라이트도 오프로 하고, 이 흑색 표시 기간(액정 표시에 영향이 없는 기간)에 터치 센싱을 행해도 된다. 이 경우, 터치 구동의 주파수를 여러 가지 선택할 수 있다.
또한, 부의 유전율 이방성을 갖는 액정을 사용하는 경우에도, 액정 구동 주파수와는 상이한 터치 구동 주파수를 선택하기 쉽다. 바꾸어 말하면, 도 6 및 도 7에 도시하는 바와 같이 터치 센싱 배선(3)으로부터 공통 전극(17)을 향하여 생기는 전기력선(33)은, 액정층(300)의 경사 방향 혹은 두께 방향으로 작용하지만, 부의 유전율 이방성을 갖는 액정을 사용하면, 이 전기력선(33)의 방향으로 액정 분자가 상승하지 않기 때문에, 표시 품질에 대한 영향이 적어진다.
나아가, 터치 센싱 배선(3)이나 커먼 배선(30)의 배선 저항을 낮추고, 저항의 저하에 수반하여 터치 구동 전압을 낮추는 경우에도, 액정 구동 주파수와는 상이한 터치 구동 주파수를 용이하게 설정할 수 있다. 터치 센싱 배선(3)이나 커먼 배선(30)을 구성하는 금속층에 구리나 은 등의 도전율이 양호한 금속, 합금을 사용함으로써, 낮은 배선 저항이 얻어진다.
3D(입체 영상) 표시를 행하는 표시 장치의 경우, 통상의 2차원 화상의 표시에 추가하여, 3차원적으로 앞의 화상이나 안에 있는 화상을 표시하기 위해 복수의 영상 신호(예를 들어, 우안용 영상 신호와 좌안용 영상 신호)가 필요하게 된다. 이 때문에, 액정 구동의 주파수에 관하여, 예를 들어 240Hz 혹은 480Hz 등의 고속 구동 및 많은 영상 신호가 필요하게 된다. 이때, 터치 구동의 주파수를 액정 구동의 주파수와는 상이하게 함으로써 얻어지는 장점은 크다. 예를 들어, 본 실시 형태에 의해 3D 표시의 게임 기기에 있어서, 고속 및 고정밀도의 터치 센싱이 가능하게 된다. 본 실시 형태에서는, 게임 기기나 현금 자동 지급기 등의 손가락 등의 터치 입력 빈도가 높은 디스플레이에 있어서도 특히 유용하다.
동화상 표시를 전형으로 하여, 화소의 영상 신호에 의한 재기입 동작은 빈번하게 행해진다. 이들 영상 신호에 부수되는 노이즈는 소스 배선으로부터 파생되기 때문에, 본 발명의 실시 형태와 같이 소스 배선(31)의 두께 방향(Z 방향)의 위치를 터치 센싱 배선(3)으로부터 멀리 떨어지게 하는 것은 바람직하다. 본 발명의 실시 형태에 따르면, 터치 구동 신호는, 소스 배선(31)으로부터 먼 위치에 있는 터치 센싱 배선(3)에 인가되기 때문에, 터치 구동 신호가 인가되는 배선이 어레이 기판에 마련된 구조를 개시하는 특허문헌 6보다, 노이즈의 영향이 적어진다.
일반적으로, 액정 구동의 주파수는 60Hz, 혹은 이 주파수의 정수배의 구동 주파수이다. 통상, 터치 센싱 부위는, 액정 구동의 주파수에 수반하는 노이즈의 영향을 받는다. 또한, 통상의 가정 전원은, 50Hz 혹은 60Hz의 교류 전원이며, 이러한 외부 전원에서 동작하는 전기 기기로부터 생기는 노이즈를, 터치 센싱 부위가 갖기 쉽다. 따라서, 터치 구동의 주파수로서, 50Hz나 60Hz의 주파수와는 상이한 주파수, 혹은 이들 주파수의 정수배로부터 약간 시프트시킨 주파수를 채용함으로써, 액정 구동이나 외부의 전자 기기로부터 생기는 노이즈의 영향을 크게 저감할 수 있다. 혹은, 시간축에서, 액정 구동 신호의 인가 타이밍으로부터 터치 센싱 구동 신호의 인가 타이밍을 시프트시켜도 된다. 시프트양은, 약간량이어도 되고, 예를 들어 노이즈 주파수로부터 ±3％ 내지 ±17％의 시프트양이어도 된다. 이 경우, 노이즈 주파수에 대한 간섭을 저감할 수 있다. 예를 들어, 터치 구동의 주파수는, 예를 들어 500Hz 내지 500KHz의 범위로부터, 상기 액정 구동 주파수나 전원 주파수와 간섭하지 않는 상이한 주파수를 선택할 수 있다. 액정 구동 주파수나 전원 주파수와 간섭하지 않는 상이한 주파수를 터치 구동의 주파수로서 선택함으로써, 예를 들어 칼럼 반전 구동에서의 커플링 노이즈 등의 노이즈의 영향을 경감할 수 있다.
또한, 터치 센싱 구동에 있어서, 구동 전압을, 터치 센싱 배선(3) 모두에 공급하는 것이 아니라, 상술한 바와 같이 씨닝 구동에 의해 터치 위치 검출을 행함으로써, 터치 센싱에서의 소비 전력을 저감할 수 있다.
씨닝 구동에 있어서, 터치 센싱에 사용되지 않는 배선, 즉 플로팅 패턴을 갖는 배선에 대해서는, 스위칭 소자에 의해, 검출 전극이나 구동 전극으로 전환하여 고정밀도의 터치 센싱을 행해도 된다. 혹은, 플로팅 패턴을 갖는 배선은, 접지(하우징에 접지)와 전기적으로 접속하도록 전환할 수도 있다. 터치 센싱의 S/N비를 개선하기 위해, 터치 센싱의 신호 검출 시에 TFT 등의 액티브 소자의 신호 배선을 일시에, 접지(하우징 등)에 접지해도 된다.
또한, 터치 센싱 제어에서 검출하는 정전 용량의 리셋에 시간을 요하는 터치 센싱 배선, 즉 터치 센싱에서의 시상수(용량과 저항값의 곱)가 큰 터치 센싱 배선에서는, 예를 들어 홀수행의 터치 센싱 배선과 짝수행의 터치 센싱 배선을 교대로 센싱에 이용하여, 시상수의 크기를 조정한 구동을 행해도 된다. 복수의 터치 센싱 배선을 그루핑하여 구동이나 검출을 행해도 된다. 복수의 터치 센싱 배선의 그루핑은, 선순차로 하지 않고, 그 그룹 단위로 셀프 검출 방식이라고도 호칭되는, 일괄 검출의 방법을 취해도 된다. 그룹 단위로의, 병렬 구동을 행해도 된다. 혹은 기생 용량 등의 노이즈 캔슬을 위해, 서로 근접 또는 인접하는 터치 센싱 배선의 검출 신호의 차를 취하는 차분 검출 방식을 채용해도 된다.
상술한 제1 실시 형태에 따르면, 구리의 확산이나 구리의 마이그레이션의 발생을 방지할 수 있어, 전기적 실장에 있어서의 신뢰성을 향상시킬 수 있다. 또한, 도전 배선이나 터치 센싱 배선의 구성 재료로서, 상술한 구리 합금을 사용함으로써, 안정된 터치 센싱이 가능하고, 터치 센싱 감도가 높고, 양호한 응답성이 얻어진다. 특히, S/N비가 높고, 고해상도이며, 또한 고속의 터치 입력에 응할 수 있는 표시 장치 DSP1을 제공할 수 있다. 또한, 채널층으로서 산화물 반도체를 사용한 박막 트랜지스터를 채용함으로써, 저소비 전력이고 플리커가 적으며, 또한 터치 센싱 기능을 구비한 표시 장치 DSP1을 실현할 수 있다.
(제1 실시 형태의 변형예 1)
도 3a에 도시하는 표시 장치 DSP1에 있어서, 컬러 필터(51)가 마련된 구조가 사용되고 있다. 본 실시 형태에서는, 컬러 필터가 생략되어도 된다. 컬러 필터(51)가 생략된 구조에서는, 예를 들어 투명 기판(21) 상에 마련된 터치 센싱 배선(3)과, 터치 센싱 배선(3)을 덮도록 형성된 투명 수지층(16)을 구비한 구조로 해도 된다.
컬러 필터(51)를 포함하지 않는 표시 장치에 있어서는, 적색 발광, 녹색 발광 및 청색 발광의 각각의 LED를 백라이트 유닛에 마련하고, 필드 시퀀셜 방법으로 컬러 표시를 행한다. 도 3a에 도시하는 투명 기판(21) 상에 마련된 터치 센싱 배선(3)의 층 구성은, 어레이 기판(200)에 형성되는 커먼 배선(30)(도전 배선)의 층 구성이나 게이트 전극(25)(게이트 배선(10))의 층 구성에 채용할 수 있다.
도 3a에 도시하는 표시 장치 DSP1에 있어서, 표시 장치 기판(100)(제1 기판)의 투명 기판(21)과 터치 센싱 배선(3)의 계면에, 흑색층(8)이나 반사 방지막을 형성할 수 있다. 흑색층(8)은, 예를 들어 수지에 카본, 카본 나노튜브, 카본 나노혼, 혹은 복수의 유기 안료의 혼합물을 분산시켜 형성할 수 있다. 이 경우에도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
(제1 실시 형태의 변형예 2)
또한, 본 발명은, 터치 센싱 기능을 갖고 있지 않은 표시 장치에도 적용 가능하다. 이 경우, 도 3a에 도시하는 표시 장치 DSP1로부터 터치 센싱 배선(3)이 제외된 구조가 채용된다. 환언하면, 제1 기판에는 도전 배선을 마련하지 않고, 제2 기판인 어레이 기판(200)에 도전 배선이 마련된 구조가 채용된다.
(제2 실시 형태)
이하, 도면을 참조하면서 본 발명의 제2 실시 형태에 대하여 설명한다.
제2 실시 형태에 있어서는, 제1 실시 형태와 동일 부재에는 동일 부호를 붙이고, 그 설명은 생략 또는 간략화한다.
도 8은, 본 발명의 제2 실시 형태에 관한 표시 장치 DSP2를 부분적으로 도시하는 단면도이다. 도 9는, 본 발명의 제2 실시 형태에 관한 어레이 기판(500)을 부분적으로 도시하는 단면도이다.
표시 장치 DSP2에 있어서는, 기능 디바이스로서 유기 EL층이 채용되고 있고, 구동 디바이스로서 박막 트랜지스터(액티브 소자)가 채용되고 있다. 박막 트랜지스터는, 산화물 반도체로 구성된 채널층(58)을 갖는다.
제2 실시 형태의 표시 장치 DSP2를 구성하는 표시 장치 기판(400)(제1 기판)은, 제1 면(MF)과, 제1 면(MF)과는 반대측의 제2 면(MS)을 갖는 투명 기판(44)(기판 본체)을 구비한다. 제1 면(MF)에는, 관찰 방향(OB)에 있어서, 순서대로, 제1 터치 센싱 배선(3)(도전 배선, 제1 도전 배선)과, 제2 터치 센싱 배선(2)(도전 배선, 제3 도전 배선)이 형성되어 있다. 즉, 제2 터치 센싱 배선(2)은, 제1 터치 센싱 배선(3)과 어레이 기판(500)(제2 기판)의 사이에 위치하고 있다. 제2 터치 센싱 배선(2) 및 제1 면(MF)은, 제2 투명 수지층(105)으로 덮여 있다.
제1 터치 센싱 배선(3)과 제2 터치 센싱 배선(2)의 사이에는, 제1 터치 센싱 배선(3)을 덮도록 절연층(I)(터치 배선 절연층)이 마련되어 있고, 제1 터치 센싱 배선(3)과 제2 터치 센싱 배선(2)은, 절연층(I)에 의해 서로 전기적으로 절연되어 있다.
도 8에 도시하는 구조에서는, 제1 투명 수지층(108)과 제2 투명 수지층(105)이 접합되어 있다. 구체적으로, 투습성이 낮은 제1 투명 수지층(108)을 개재시켜, 유기 EL인 발광층(92)을 구비하는 어레이 기판(500)과, 제1 터치 센싱 배선(3) 및 제2 터치 센싱 배선(2)을 구비하는 표시 장치 기판(400)이 접합되어 있다. 즉, 발광층(92)(기능 디바이스)은, 표시 장치 기판(400)과 대향하는 상기 어레이 기판(500)의 면에 마련되어 있다.
제2 실시 형태의 제1 터치 센싱 배선(3)은, 제1 실시 형태의 터치 센싱 배선(3)에 대응하고 있고, 제1 실시 형태와 마찬가지의 구성을 갖고 있으며, 즉 흑색층과, 흑색층 상에 마련된 금속 적층 구조를 갖는다. 평면으로 보아, 투명 기판(44) 상에 마련된 블랙 매트릭스(흑색층)에 대응하는 위치에 제1 터치 센싱 배선(3)이 마련되어 있다. 제1 터치 센싱 배선(3)은, 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 구리 합금층(5)이 협지된 구성을 갖는다.
평면으로 보아(관찰 방향(OB)으로부터 보아), 제2 터치 센싱 배선(2)은, 제1 터치 센싱 배선(3)이 연장되는 방향에 대하여 직교하는 방향으로 연장되어 있다. 제2 터치 센싱 배선(2)은, 절연층(I) 상에 마련되어 있다. 제2 터치 센싱 배선(2)은, 제1 실시 형태의 터치 센싱 배선(3)과 마찬가지의 구성을 갖고 있으며, 즉 흑색층과, 흑색층 상에 마련된 금속 적층 구조를 갖는다. 평면으로 보아, 절연층(I) 상에 마련된 블랙 매트릭스(흑색층)에 대응하는 위치에 제2 터치 센싱 배선(2)이 마련되어 있다. 제2 터치 센싱 배선(2)은, 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 구리 합금층(5)이 협지된 구성을 갖는다.
제1 터치 센싱 배선(3) 및 제2 터치 센싱 배선(2)은, 터치 센싱 제어부(122)에 접속되어 있고, 터치 센싱 제어부(122)는, 제1 터치 센싱 배선(3)과 제2 터치 센싱 배선(2)의 사이에 생기는 정전 용량의 변화를 검출하여, 터치 센싱을 행한다.
X 방향으로 연장되는 복수의 제1 터치 센싱 배선(3) 및 Y 방향으로 연장되는 복수의 제2 터치 센싱 배선(2)의 각각은 전기적으로 독립되어 있다. 제1 터치 센싱 배선(3)과 제2 터치 센싱 배선(2)은, 평면으로 보아, 직교하고 있다. 예를 들어, 제1 터치 센싱 배선(3)을 터치 검출 전극으로서 사용하고, 제2 터치 센싱 배선(2)을 터치 구동 전극으로서 사용할 수 있다. 터치 센싱 제어부(122)는, 터치 신호로서, 제1 터치 센싱 배선(3)과 제2 터치 센싱 배선(2)의 교점에 있어서의, 제1 터치 센싱 배선(3)과 제2 터치 센싱 배선(2)의 사이의 정전 용량 C2의 변화를 검출한다.
또한, 제1 터치 센싱 배선(3)의 역할과 제2 터치 센싱 배선(2)의 역할을 교체해도 된다. 구체적으로, 제1 터치 센싱 배선(3)을 터치 구동 전극으로서 사용하고, 제2 터치 센싱 배선(2)을 터치 검출 전극으로서 사용해도 된다.
제1 터치 센싱 배선(3) 및 제2 터치 센싱 배선(2)의 각각의 구조로서는, 제1 실시 형태에서 설명한 도 5에 도시하는 단면 구조와 동일한 구조를 채용할 수 있다. 격자형으로 직교하는 제1 터치 센싱 배선(3)과 제2 터치 센싱 배선(2)은, 표시 콘트라스트를 향상시키는 블랙 매트릭스의 역할도 겸용한다.
(어레이 기판(500)의 구조)
이어서, 표시 장치 DSP2를 구성하는 어레이 기판(500)의 구조에 대하여 설명한다.
어레이 기판(500)의 기판(45)으로서는, 투명 기판을 사용할 필요는 없으며, 예를 들어 어레이 기판(500)에 적용 가능한 기판으로서, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판, 실리콘, 탄화실리콘이나 실리콘게르마늄 등의 반도체 기판, 혹은 플라스틱 기판 등을 들 수 있다.
어레이 기판(500)에 있어서는, 제4 절연층(14), 제4 절연층(14) 상에 형성된 액티브 소자(68), 제4 절연층(14) 및 액티브 소자(68)를 덮도록 형성된 제3 절연층(13), 액티브 소자(68)의 채널층(58)에 대향하도록 제3 절연층(13) 상에 형성된 게이트 전극(95), 제3 절연층(13) 및 게이트 전극(95)을 덮도록 형성된 제2 절연층(12), 및 제2 절연층(12) 상에 형성된 평탄화층(96)이, 기판(45) 상에, 순서대로 적층되어 있다.
평탄화층(96)에는, 액티브 소자(68)의 드레인 전극(56)에 대응하는 위치에 콘택트 홀(93)이 형성되어 있다. 또한, 평탄화층(96) 상에는, 채널층(58)에 대응하는 위치에 뱅크(94)가 형성되어 있다. 단면으로 보아 서로 인접하는 뱅크(94)의 사이의 영역에 있어서는, 즉 평면으로 보아 뱅크(94)에 둘러싸인 영역에 있어서는, 평탄화층(96)의 상면, 콘택트 홀(93)의 내부, 및 드레인 전극(56)을 덮도록 하부 전극(88)(화소 전극)이 형성되어 있다. 또한, 하부 전극(88)은, 뱅크(94)의 상면에는 형성되어 있지 않아도 된다.
또한, 하부 전극(88), 뱅크(94) 및 평탄화층(96)을 덮도록 홀 주입층(91)이 형성되어 있다. 홀 주입층(91) 상에는, 순서대로 발광층(92), 상부 전극(87) 및 밀봉층(109)이 적층되어 있다.
하부 전극(88)은, 후술하는 바와 같이, 은 혹은 은 합금층이 도전성 금속 산화물층에 의해 협지된 구성을 갖는다.
뱅크(94)의 재료로서는, 아크릴 수지, 폴리이미드 수지, 노볼락 페놀 수지 등의 유기 수지를 사용할 수 있다. 뱅크(94)에는, 추가로 산화실리콘, 산질화실리콘 등의 무기 재료를 적층해도 된다.
평탄화층(96)의 재료로서는, 아크릴 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리아미드 수지 등을 사용해도 된다. 저유전율 재료(low-k 재료)를 사용할 수도 있다.
또한, 시인성 향상을 위해, 평탄화층(96)이나 밀봉층(109), 혹은 기판(45) 중 어느 것이, 광산란의 기능을 가져도 된다. 혹은, 기판(45)의 상방에 광산란층을 형성해도 된다.
또한, 도 8에 있어서, 부호 290은, 하부 전극(88), 홀 주입층(91), 발광층(92) 및 상부 전극(87)으로 구성된 발광 영역을 나타내고 있다.
(발광층(92))
도 9에 도시하는 바와 같이, 어레이 기판(500)은, 기능 디바이스인 발광층(92)(유기 EL층)을 포함한다. 발광층(92)은, 한 쌍의 전극 간에 전계가 부여되었을 때, 양극(예를 들어, 하부 전극)으로부터 주입되는 홀과, 음극(예를 들어, 상부 전극, 화소 전극)으로부터 주입되는 전자가 재결합함으로써 여기되어, 발광하는 표시 기능층이다.
발광층(92)은, 적어도 발광의 성질을 갖는 재료(발광 재료)를 함유함과 함께, 바람직하게는 전자 수송성을 갖는 재료를 함유한다. 발광층(92)은, 양극과 음극의 사이에 형성되는 층이며, 하부 전극(88)(양극) 상에 홀 주입층(91)이 형성되어 있는 경우에는, 홀 주입층(91)과 상부 전극(87)(음극)의 사이에 발광층(92)이 형성된다. 또한, 양극 상에 홀 수송층이 형성되어 있는 경우에는, 홀 수송층과 음극의 사이에 발광층(92)이 형성된다. 상부 전극(87)과 하부 전극(88)의 역할은 교체할 수 있다.
발광층(92)의 막 두께는, 본 발명의 효과를 현저하게 손상시키지 않는 한 임의이지만, 막에 결함이 생기기 어렵다는 점에서는, 막 두께는 큰 것이 바람직하다. 한편, 막 두께가 작은 경우, 구동 전압이 낮아지기 때문에 바람직하다. 이 때문에, 발광층(92)의 막 두께는 3nm 이상인 것이 바람직하고, 5nm 이상인 것이 더욱 바람직하며, 또한 한편, 통상 200nm 이하인 것이 바람직하고, 100nm 이하인 것이 더욱 바람직하다.
발광층(92)의 재료는, 원하는 발광 파장에서 발광하고, 본 발명의 효과를 손상시키지 않는 한 특별히 제한은 없으며, 공지의 발광 재료를 적용 가능하다. 발광 재료는, 형광 발광 재료여도, 인광 발광 재료여도 되지만, 발광 효율이 양호한 재료가 바람직하고, 내부 양자 효율의 관점에서 인광 발광 재료가 바람직하다.
청색 발광을 부여하는 발광 재료로서는, 예를 들어 나프탈렌, 페릴렌, 피렌, 안트라센, 쿠마린, 크리센, p-비스(2-페닐에테닐)벤젠 및 그들의 유도체 등을 들 수 있다. 녹색 발광을 부여하는 발광 재료로서는, 예를 들어 퀴나크리돈 유도체, 쿠마린 유도체, Al(C9H6NO)3 등의 알루미늄 착체 등을 들 수 있다.
적색 발광을 부여하는 발광 재료로서는, 예를 들어 DCM(4-(디시아노메틸렌)-2-메틸-6-(p-디메틸아미노스티릴)-4H-피란)계 화합물, 벤조피란 유도체, 로다민 유도체, 벤조티옥산텐 유도체, 아자벤조티옥산텐 등을 들 수 있다.
상기 발광층(92)을 구성하는 유기 EL층의 구성이나 발광 재료 등은, 상기 재료에 한정되지 않는다.
도 9에 도시하는 바와 같이, 발광층(92)은, 홀 주입층(91) 상에 형성되어 있고, 상부 전극(87)과 하부 전극(88)의 사이에 인가되는 구동 전압으로 구동된다.
하부 전극(88)은, 반사층을 도전성 금속 산화물층 사이에 협지하는 3층 구조를 갖는다. 또한, 상부 전극(87)과 하부 전극(88)의 사이에, 발광층(92) 외에 전자 주입층, 전자 수송층, 홀 수송층 등을 삽입해도 된다.
홀 주입층(91)에는, 산화텅스텐이나 산화몰리브덴 등의 고융점 금속 산화물을 사용할 수 있다. 반사층에는, 광의 반사율이 높은 은 합금, 알루미늄 합금 등을 적용할 수 있다. 또한, ITO 등의 도전성 금속 산화물은, 알루미늄과의 밀착성이 좋지 않다. 전극이나 콘택트 홀 등의 계면이, 예를 들어 ITO와 알루미늄 합금인 경우에는 전기적 접속 불량을 발생시키기 쉽다. 은이나 은 합금은, ITO 등의 도전성 금속 산화물과의 밀착성이 양호하며, 또한 ITO 등의 도전성 금속 산화물은 오믹 콘택트를 얻기 쉽다.
(액티브 소자(68))
이어서, 도 9를 참조하여, 표시 장치 DSP2에 있어서 하부 전극(88)(화소 전극)에 접속되어 있는 액티브 소자(68)의 구조에 대하여 설명한다.
도 9는, 액티브 소자(68)의 일례로서, 톱 게이트 구조가 채용된 박막 트랜지스터(TFT)의 구조를 도시하고 있다. 또한, 도 9에 있어서는, 설명을 간략하게 하기 위해, 표시 장치 기판(400)과 밀봉층(109)을 생략하고 있다.
게이트 전극(95)은, 게이트 배선(도전 배선, 제2 도전 배선)과 전기적으로 연계되어, 액티브 소자(68)를 구동한다. 제2 실시 형태에 있어서, 제1 터치 센싱 배선(3)(도전 배선, 제1 도전 배선), 제2 터치 센싱 배선(2)(도전 배선, 제3 도전 배선) 및 게이트 배선(도전 배선, 제2 도전 배선)은, 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 구리 합금층(5)이 협지된 구성을 갖고 있다. 또한, 도전 배선에 있어서의 재료 조성에 대해서도, 제2 실시 형태는 제1 실시 형태와 동일하다.
채널층(58)은, 제1 실시 형태와 동일한 산화인듐, 산화안티몬, 산화갈륨에 의한 산화물 반도체로 구성되어 있다. 구체적으로, 제2 실시 형태의 박막 트랜지스터가 구비하는 채널층을 형성하는 산화물 반도체에 관하여, 금속 원소의 원자비(산소를 카운트하지 않는 원자비)는 In:Ga:Sb=1:1:1로 하였다. 산화물 반도체에 있어서의 산화안티몬은, 산화아연으로 치환할 수 있다.
본 실시 형태에서는, 기능 디바이스로서 유기 EL 발광층을 사용하는 경우에 대하여 설명하고 있지만, 유기 EL 발광층 대신에, 마이크로 LED를 사용할 수도 있다. 유기 EL 발광층 혹은 마이크로 LED를 박막 트랜지스터에서 구동하는 경우, 박막 트랜지스터의 Vth(역치 전압)가 균일한 것이 필요하다. 박막 트랜지스터의 채널층으로서 폴리실리콘 반도체를 사용하는 트랜지스터는, 트랜지스터의 Vth의 변동이 크기 때문에, 구동 전압이 높으며 또한 균일성이 요구되는 유기 EL 발광층 혹은 마이크로 LED의 구동에는 부적합하다. 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터는, Vth의 변동이 작아, 유기 EL 발광층 혹은 마이크로 LED의 구동에 적합하다.
산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터에 의한 유기 EL이나 LED의 구동은, 폴리실리콘 반도체로 형성된 채널층을 구비하는 박막 트랜지스터에 의한 구동보다 바람직하다.
예를 들어, IGZO라고 칭해지는 산화물 반도체는, 스퍼터링 등의 진공 성막으로 일괄하여 형성된다. 산화물 반도체가 성막된 후에 있어서는, TFT 등의 패턴 형성 후의 열처리도 일괄하여 행해진다. 이 때문에, 채널층에 관한 전기적 특성(예를 들어, Vth)의 변동이 매우 적다. 유기 EL이나 LED의 구동은 그 휘도의 변동을 억제하기 위해, 상기 박막 트랜지스터의 Vth의 변동을 작은 범위로 억제할 필요가 있다.
한편, 폴리실리콘 반도체로 형성된 채널층을 구비하는 박막 트랜지스터에 있어서는, 박막 트랜지스터의 전구체인 아몰퍼스 실리콘을, 트랜지스터의 각각에 레이저 어닐링을 실시하는 것이 필요하여, 개개의 레이저 어닐링이 박막 트랜지스터의 Vth의 변동을 초래해 버린다. 이 관점에서, 유기 EL이나 LED를 구비한 표시 장치에 사용되는 박막 트랜지스터는, 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터인 것이 바람직하다.
또한, 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터는, 누설 전류가 매우 적기 때문에, 주사 신호나 영상 신호의 입력 후의 안정성이 높다. 폴리실리콘 반도체로 형성된 채널층을 구비하는 박막 트랜지스터는, 산화물 반도체의 트랜지스터와 비교하여 2자리 이상 누설 전류가 크다. 이 누설 전류가 적은 것은, 고정밀도의 터치 센싱으로 이어져, 바람직하다.
채널층(58)의 재료로서는, 예를 들어 IGZO라고 칭해지는 산화물 반도체를 사용할 수 있다. 채널층(58)을 구성하는 산화물 반도체의 재료로서는, 갈륨, 인듐, 아연, 주석, 알루미늄, 게르마늄 및 세륨으로 구성되는 군으로부터 선택되는 1종 이상을 함유하는 금속 산화물과, 안티몬 및 비스무트 중 적어도 어느 1종을 함유하는 금속 산화물을 포함하는 재료를 사용할 수 있다.
본 실시 형태에서는, 산화인듐, 산화갈륨, 산화안티몬 등을 포함하는 산화물 반도체를, 채널층에 사용하고 있다. 산화물 반도체로 형성되는 채널층(58)의 재료는, 단결정, 다결정, 미결정, 미결정과 아몰퍼스의 혼합체, 혹은 아몰퍼스 중 어느 것이어도 된다. 채널층을 형성하는 산화물 반도체에 관하여, 채널층의 두께 방향으로 캐리어 이동도가 상이한 복수층의 산화물 반도체가 형성되어도 된다. 산화물 반도체의 막 두께로서는, 2nm 내지 50nm의 범위 내의 막 두께로 할 수 있다. 채널층(58)은, 폴리실리콘 반도체로 형성해도 된다.
또한, 2개의 박막 트랜지스터가 적층된 구조가 채용되어도 된다. 일례로서, 하층에 위치하는 박막 트랜지스터로서, 폴리실리콘 반도체로 형성된 채널층을 구비하는 박막 트랜지스터를 사용해도 된다. 상층에 위치하는 박막 트랜지스터로서, 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터를 사용한다. 이러한 2개의 박막 트랜지스터가 적층된 구조에 있어서는, 평면으로 보아, 매트릭스형으로 박막 트랜지스터가 배치된다. 이 구조에 있어서는, 폴리실리콘 반도체에 의해 높은 이동도가 얻어지고, 산화물 반도체에 의해 저누설 전류를 실현할 수 있다. 즉, 폴리실리콘 반도체의 장점과 산화물 반도체의 장점의 양쪽을 모두 살릴 수 있다.
또 하나의 예로서, 표시 장치 기판(400)과 어레이 기판(500)이 대향하는 면에, 표시 장치 기판(400) 및 어레이 기판(500)의 각각에 박막 트랜지스터를 형성해도 된다. 이 경우, 각 박막 트랜지스터는, 산화물 반도체로 형성된 채널층을 구비할 수 있다.
산화물 반도체 혹은 폴리실리콘 반도체를, 예를 들어 p/n 접합을 갖는 상보형 트랜지스터의 구성에 사용할 수 있고, 혹은 n형 접합만을 갖는 단채널형 트랜지스터의 구성에서 사용할 수 있다. 산화물 반도체의 적층 구조로서, 예를 들어 n형 산화물 반도체와, 이 n형 산화물 반도체와 전기적 특성이 상이한 n형 산화물 반도체가 적층된 적층 구조가 채용되어도 된다. 적층되는 n형 산화물 반도체는, 복수층으로 구성되어도 된다. 적층되는 n형 산화물 반도체에 있어서는, 하지의 n형 반도체의 밴드 갭을, 상층에 위치하는 n형 반도체의 밴드 갭과는 상이하게 할 수 있다.
채널층의 상면이, 예를 들어 상이한 산화물 반도체로 덮인 구성을 채용해도 된다. 캐리어 이동도나 캐리어 농도가 서로 다른 복수의 산화물 반도체가 적층된 다층 구성이 채용되어도 된다. 혹은, 예를 들어 결정성의 n형 산화물 반도체 상에, 미결정의(비정질에 가까운) 산화물 반도체가 적층된 적층 구조를 채용해도 된다. 여기서 미결정이란, 예를 들어 스퍼터링 장치에서 성막된 비정질의 산화물 반도체를, 200℃ 이상 450℃ 이하의 범위에서 열처리한 미결정형 산화물 반도체막을 말한다. 혹은, 성막 시의 기판 온도를 200℃ 전후로 설정한 상태에서 성막된 미결정형 산화물 반도체막을 말한다. 미결정형 산화물 반도체막은, TEM 등의 관찰 방법에 의해, 적어도 1nm 내지 3nm 전후, 혹은 3nm보다 큰 결정립을 관찰할 수 있는 산화물 반도체막이다.
산화물 반도체는, 비정질로부터 결정질로 변화시킴으로써, 캐리어 이동도의 개선이나 신뢰성의 향상을 실현할 수 있다. 산화인듐이나 산화갈륨의 산화물로서의 융점은 높다. 산화안티몬(Sb2O3)이나 산화비스무트(Bi2O3)의 융점은 모두 1000℃ 이하이며, 산화물의 융점이 낮다. 예를 들어, 산화인듐(In2O3)과 산화갈륨(Ga2O3)과 산화안티몬의 3원계 복합 산화물을 채용하는 경우, 융점이 낮은 산화안티몬의 효과로, 이 복합 산화물의 결정화 온도를 낮출 수 있다. 바꾸어 말하면, 비정질 상태로부터, 미결정 상태 등으로 결정화시키기 쉬운 산화물 반도체를 제공할 수 있다. 산화물 반도체는, 그 결정성을 높임으로써, 캐리어 이동도를 향상시킬 수 있다.
본 발명의 실시 형태에 관한 상기 산화물 반도체는, 실온(예를 들어, 25℃) 내지 200℃ 미만의 기판 온도에서 성막하고, 채널층의 패턴 형성 후의 후속 공정에서, 예를 들어 250℃ 내지 350℃의 저온 어닐링에 의해 전기 특성 개선도 가능하다. 박막 트랜지스터 형성 후에, 제2 도전 배선과 함께 어닐링하는 것이, 공정 생략의 관점에서 간편하다. 또한, 본 발명의 실시 형태에 관한 산화물 반도체나 도전 배선은, 하지층(산화실리콘 등의 절연층)이나 유리 기판에 대하여, 매우 견고한 밀착성을 갖는다.
산화물 반도체는, 후속 공정의 습식 에칭에 있어서 용해 용이성이 요구된다는 점에서, 산화아연, 산화갈륨 혹은 산화안티몬 리치의 복합 산화물을 사용할 수 있다. 예를 들어, 스퍼터링에 사용하는 금속 산화물 타깃의 금속 원소의 원자비(산소를 카운트하지 않는 원자비)로서는, In:Ga:Sb=1:2:2, In:Ga:Sb=1:3:3, In:Ga:Sb=2:1:1, 혹은 In:Ga:Sb=1:1:1을 예시할 수 있다. 여기서 Sb는, 예를 들어 Zn(아연)이나 Bi(비스무트)로 치환할 수 있다. 이하, 산화인듐, 산화안티몬 및 산화갈륨의 복합 산화물을 IAGO라고 호칭하는 경우가 있다.
또한, In:Sb=1:1의 원자비로, 산화인듐 및 산화안티몬의 2원계 복합 산화물로 해도 된다. 예를 들어, In:Bi=1:1의 원자비로, 산화인듐 및 산화비스무트의 2원계 복합 산화물로 해도 된다. 또한, 상기 원자비에 있어서는, In의 함유량을 더 증가시켜도 된다.
예를 들어, 상기 복합 산화물에 추가로 Sn을 첨가해도 된다. 이 경우, In2O3, Ga2O3, Sb2O3 및 SnO2를 포함하는 4원계 조성을 포함하는 복합 산화물이 얻어지거나, 혹은 In2O3, Sb2O3 및 SnO2를 포함하는 3원계 조성을 포함하는 복합 산화물이 얻어지며, 캐리어 농도를 조정하는 것이 가능하게 된다. In2O3, Ga2O3, Sb2O3, Bi2O3과 가수가 상이한 SnO2는, 캐리어 도펀트의 역할을 한다.
또한, 복합 산화물의 조성은, 상기 조성에 한정되지 않는다.
예를 들어, 산화인듐, 산화갈륨 및 산화안티몬을 포함하는 3원계 금속 산화물에 산화주석을 첨가하여 얻어진 타깃을 사용하여 스퍼터링 성막을 행한다. 이에 의해, 캐리어 농도가 향상된 복합 산화물을 성막할 수 있다. 마찬가지로, 예를 들어 산화인듐, 산화갈륨, 산화비스무트의 3원계 금속 산화물에 산화주석을 첨가하여 얻어진 타깃을 사용하여 스퍼터링 성막을 행함으로써, 캐리어 농도가 향상된 복합 산화물을 성막할 수 있다.
단, 캐리어 농도가 지나치게 높아지면, 복합 산화물로 형성된 채널층을 갖는 트랜지스터의 역치 Vth가 마이너스로 되기 쉽다(노멀리 온으로 되기 쉬움). 이 때문에, 캐리어 농도가 1×1018㎝-3 미만으로 되도록 산화주석 첨가량을 조정하는 것이 바람직하다. 또한, 캐리어 농도나 캐리어 이동도에 대해서는, 상기 복합 산화물의 성막 조건(도입 가스에 사용되는 산소 가스, 기판 온도, 성막 레이트 등), 성막 후의 어닐링 조건, 및 복합 산화물의 조성 등을 조정함으로써, 원하는 캐리어 농도나 캐리어 이동도를 얻을 수 있다. 예를 들어, 산화인듐의 조성비를 높이는 것은, 캐리어 이동도를 향상시키기 쉽다. 예를 들어, 200℃ 내지 700℃의 온도 조건에서 열처리를 행하는 어닐링 공정에 의해, 상기 복합 산화물의 결정화를 진행시키고, 복합 산화물의 캐리어 이동도를 향상시킬 수 있다.
또한, 동일 화소에 n형 산화물 반도체로 형성된 채널층을 갖는 박막 트랜지스터(액티브 소자)와, n형 실리콘 반도체로 형성된 채널층을 갖는 박막 트랜지스터(액티브 소자)를 하나씩 배치하고, 박막 트랜지스터의 각각의 채널층의 특성을 살리도록, LED나 유기 EL(OLED)과 같은 발광층을 구동할 수도 있다. 표시 기능층으로서 액정층이나 유기 EL(OLED)을 사용하는 경우, 발광층에 전압(전류)을 인가하는 구동 트랜지스터로서 n형 폴리실리콘 박막 트랜지스터를 채용하고, 이 폴리실리콘 박막 트랜지스터에 신호를 보내는 스위칭 트랜지스터로서 n형 산화물 반도체의 박막 트랜지스터를 채용할 수 있다.
상술한 제2 실시 형태에 따르면, 제1 실시 형태와 마찬가지로 효과가 얻어짐과 함께, 유기 EL 소자로 구성된 발광층을 구비하는 표시 장치 DSP2를 실현할 수 있다.
(제2 실시 형태의 변형예 1)
상기 제2 실시 형태에 있어서는, 구동 디바이스로서, 발광층(92)이 어레이 기판(500)(제2 기판)에 형성된 구성에 대하여 설명하였다. 구동 디바이스는, 어레이 기판(500)에 형성되어 있을 뿐만 아니라, 표시 장치 기판(400)(제1 기판)에도 형성되어도 된다. 이 경우, 표시 장치 기판(400) 및 어레이 기판(500)의 각각에 구동 디바이스를 형성하고, 구동 디바이스가 형성된 면이 마주 보도록, 표시 장치 기판(400) 및 어레이 기판(500)을 접합해도 된다. 이와 같이 2개의 기판에 형성된 구동 디바이스에 인가되는 전기 신호를 공급하는 제2 도전 배선은, 2개의 기판의 각각에 형성할 수 있다. 표시 장치 기판(400) 상에 형성된 구동 디바이스에 의해, 도전 배선인 터치 배선에 터치 구동 전압을 인가할 수 있다. 구동 디바이스는, 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터로 할 수 있다. 이 경우에도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
(제2 실시 형태의 변형예 2)
또한, 상기 실시 형태에서는, 발광층(92)으로서 유기 일렉트로루미네센스층(유기 EL)을 채용한 구조를 설명하였다. 발광층(92)은, 무기의 발광 다이오드층이어도 된다. 또한, 발광층(92)은, 무기의 LED 칩이 매트릭스형으로 배열된 구조를 가져도 된다. 이 경우, 적색 발광, 녹색 발광, 청색 발광의 각각 미소한 LED 칩을 어레이 기판(500) 상에 마운트해도 된다. LED 칩을 어레이 기판(500)에 실장하는 방법으로서는, 페이스 다운에 의한 실장을 행해도 된다. 즉, 발광 다이오드층(기능 디바이스)은, 표시 장치 기판(400)과 대향하는 상기 어레이 기판(500)의 면에 마련되어 있다.
발광층(92)이 무기 LED로 구성되어 있는 경우, 발광층(92)으로서 청색 발광 다이오드 혹은 청자색 발광 다이오드를 어레이 기판(500)(기판(45))에 배치한다. 질화물 반도체층과 상부 전극을 형성한 후, 녹색 화소에 녹색 형광체를 적층하고, 적색 발광의 화소에 적색 형광체를 적층한다. 이에 의해, 어레이 기판(500)에 무기 LED를 간편하게 형성할 수 있다. 이러한 형광체를 사용하는 경우, 청자색 발광 다이오드로부터 발생하는 청색광에 의한 여기에 의해, 녹색 형광체 및 적색 형광체의 각각으로부터 녹색 발광 및 적색 발광을 얻을 수 있다.
혹은, 발광층(92)으로서 자외 발광 다이오드를 어레이 기판(500)(기판(45))에 배치해도 된다. 이 경우, 질화물 반도체층과 상부 전극을 형성한 후, 청색 화소에 청색 형광체를 적층하고, 녹색 화소에 녹색 형광체를 적층하고, 적색 화소에 적색 형광체를 적층한다. 이에 의해, 어레이 기판(500)에 무기 LED를 간편하게 형성할 수 있다. 이러한 형광체를 사용하는 경우, 예를 들어 인쇄법 등의 간편한 방법으로, 녹색 화소, 적색 화소, 혹은 청색 화소를 형성할 수 있다. 이들 화소는, 각각의 색의 발광 효율이나 색 밸런스의 관점에서, 화소의 크기를 조정하는 것이 바람직하다.
(제2 실시 형태의 변형예 3)
상술한 실시 형태에 있어서는, 제1 터치 센싱 배선(3)(제1 도전 배선)과 제2 터치 센싱 배선(2)(제3 도전 배선)의 사이에 생기는 정전 용량의 변화를 검출하여, 터치 센싱을 행하고 있다. 제1 터치 센싱 배선(3) 및 제2 터치 센싱 배선(2) 중 한쪽의 도전 배선을, 예를 들어 RFID(IC 카드 등)의 리더에도 사용할 수 있다.
터치 구동의 주파수는 수 KHz이고, RFID에 사용되는 주파수는 13.56MHz이며, 주파수가 상이하다. 예를 들어, 터치 구동의 주파수로부터 RFID의 주파수로의 전환 스위치를 표시 장치 DSP2에 마련해도 된다. 혹은, 시분할로 도전 배선의 구동 주파수를 전환하는 등에 의해, 표시 장치 DSP2를 RFID의 리더로서 사용하는 것이 가능하다. 나아가 전자 결제 시스템이나 근거리 통신 시스템에, 본 발명의 실시 형태에 관한 표시 장치 DSP2를 적용할 수 있다. 전환 스위치는, 표시 장치 DSP2의 표시 화면에 표시되는 화상의 일부여도 된다.
도전 배선의 막 두께, 선 폭, 패턴 형상 등을 조정함으로써, RFID의 리더의 기능을 표시 장치 DSP2에 내장할 수 있다. 여기서, 패턴 형상이란, 사용하는 주파수에 대응하여, 예를 들어 모노폴, 다이폴, 루프 등의 안테나 형상을 조정함을 의미한다. 예를 들어, RFID의 리더의 수신 감도를 향상시키기 위해, 단면으로 보아, 도전 배선의 하부에 고유전율의 절연층을 개재시켜, 제4 도전 배선, 제5 도전 배선 등의 적층 구성으로 해도 된다. 또한, 어레이 기판(500) 상에, 구동 디바이스에 의해 구동되는 임피던스 정합 회로(공진 주파수의 조정)를 형성하고, 또한 표시 장치 기판(400)에 마련된 안테나와 전기적 접속을 행해도 된다. 또한, RFID에 사용하는 주파수는, VHF나 UHF 등 더 높은 주파수를 사용해도 된다.
상술한 변형예에 따르면, 제2 실시 형태와 마찬가지로 효과가 얻어짐과 함께, RFID의 리더의 기능을 구비한 표시 장치 DSP2를 실현할 수 있다.
(제3 실시 형태)
이하, 도면을 참조하면서 본 발명의 제3 실시 형태에 대하여 설명한다.
제3 실시 형태에 있어서는, 제1 실시 형태 및 제2 실시 형태와 동일 부재에는 동일 부호를 붙이고, 그 설명은 생략 또는 간략화한다.
도 10은, 본 발명의 제3 실시 형태에 관한 표시 장치 DSP3을 부분적으로 도시하는 단면도이다. 도 11은, 본 발명의 제3 실시 형태에 관한 표시 장치 DSP3을 구성하는 표시 장치 기판(600)을 부분적으로 도시하는 단면도이며, 부호 P로 표시된 터치 센싱 배선(제1 도전 배선)을 확대하여 도시하는 확대 단면도이다. 도 12는, 본 발명의 제3 실시 형태에 관한 표시 장치를 구성하는 어레이 기판(700)을 부분적으로 도시하는 평면도이며, 도 10에 도시하는 D-D'선을 따르는 도면이다. 도 13은, 본 발명의 제3 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이며, 도 12에 도시하는 E-E'선을 따르는 도면이다.
제3 실시 형태에 있어서, 기능 디바이스는 액정층이고, 구동 디바이스는 박막 트랜지스터(액티브 소자)이다.
도 10 내지 도 12에 도시하는 바와 같이, 제3 실시 형태에 관한 표시 장치 DSP3은, 표시 장치 기판(600)(제1 기판)과, 어레이 기판(700)(제2 기판)과, 표시 장치 기판(600)과 어레이 기판(700)의 사이에 배치된 액정층(800)을 갖고 있다.
표시 장치 기판(600)은, 투명 기판(65)(기판 본체)과, 투명 기판(65) 상에 배치된 제1 터치 센싱 배선(611)을 구비한다. 어레이 기판(700)은, 투명 기판(62)과, 제2 터치 센싱 배선(774)(도전 배선, 제3 도전 배선)과, 소스 배선(66)(도전 배선, 제2 도전 배선)을 구비한다. 표시 장치 기판(600) 및 어레이 기판(700)은, 액정층(800)을 개재시켜 접합되어 있다.
도 10 및 도 11에 도시하는 바와 같이, 표시 장치 기판(600)은, 제1 터치 센싱 배선(611)(도전 배선, 제1 도전 배선)을 협지하는 제1 광흡수층(604) 및 제2 광흡수층(605)을 구비하고 있다. 제1 광흡수층(604)은, 표시 장치 DSP3의 표시면을 관찰자가 관찰하였을 때의 시인성을 향상시키기 위해 마련되어 있다. 제2 광흡수층(605)은, 백라이트 유닛(도시하지 않음)으로부터 발생하는 재반사광이나 표시부(110)의 내부를 전파하는 반사광이, 박막 트랜지스터의 개구부에 입사하는 것을 억제하고, 영상 표시에 관한 노이즈를 저감하기 위해 형성되어 있다. 또한, 컬러 필터(51)(RGB)는, 표시 장치 기판(600)으로부터 생략해도 된다.
제3 실시 형태의 제1 터치 센싱 배선(611)과 제2 터치 센싱 배선(774)은, 평면으로 보아 직교하고 있고, 터치 센싱에 있어서의 검출 배선 혹은 구동 배선으로서 사용할 수 있다. 제2 터치 센싱 배선(774)은, 평면으로 보아, 게이트 배선(75)과 평행이며, 소스 배선(66)은, 영상 신호선인 소스 배선의 역할을 담당한다.
액정층(800)은, 수평 배향의 액정이며, 어레이 기판(700) 상의 화소 전극(71)과 공통 전극(72)의 사이에 발생하는 프린지 전계로 구동된다. 도 10에서는 배향막, 편광판 등 광학 필름의 도시는 생략하고 있다.
도 13에 있어서, 지면 안에 위치하는 제1 터치 센싱 배선(611)(파선으로 나타냄)과, 어레이 기판(700)에 배치되는 절연층(723) 상의 제2 터치 센싱 배선(774)의 사이에 있어서의 정전 용량 C3의 변화를 검지함으로써 터치 센싱이 행해진다. 제1 터치 센싱 배선(611)과 제2 터치 센싱 배선(774)은, 관찰자로부터 본 평면으로 보아 직교하고 있다.
도 12에 도시하는 바와 같이 화소 전극(71)은, X축 방향으로 연장되어 화소별로 배치된다. 도 13에 도시하는 바와 같이 화소 전극(71)은, 절연층(723) 상에 마련되며, 액정층(800)에 대향하는 어레이 기판(700)의 면에 배치된다.
어레이 기판(700) 상에는, 절연층(721)을 개재시켜 화소 전극(71)에 액정 구동 전압을 인가하는 박막 트랜지스터(73)(액티브 소자)가 배치된다. 박막 트랜지스터(73)는, 게이트 전극(76), 소스 전극(77), 드레인 전극(78) 및 채널층(79)을 구비한다. 게이트 전극(76)은, 게이트 배선(75)과 전기적으로 연계되어 있다. 소스 전극(77)은, 소스 배선(66)과 전기적으로 연계되어 있다.
Y 방향으로 연장되는 제2 터치 센싱 배선(774)은, 게이트 배선(75)과 평행이며, 평면으로 보아, 중첩하는 위치에 배치되어 있다. Y 방향과 직교하는 X 방향으로 연장되는 제1 터치 센싱 배선(611)은, 제2 도전 배선인 소스 배선(66)과 평행이며, 평면으로 보아, 중첩하는 위치에 배치되어 있다.
제1 터치 센싱 배선(611), 소스 배선(66) 및 제2 터치 센싱 배선(774)의 각각은, 구리 합금층(5)이 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 협지된 구성을 갖는다.
제3 실시 형태에 있어서, 구리 합금층(5)은, 칼슘 3at％, 아연 0.6at％, 잔부가 구리인 구리 합금을 사용하고 있다. 구리 합금층(5)의 전기 저항률은, 약 3μΩ㎝이다. 또한, 구리 합금층(5)의 전기 저항률은, 구리 합금층(5)의 성막 방법이나 어닐링 조건에 따라, ±30％ 전후의 변화가 있을 수 있다. 구리 합금층(5)이 제1 도전성 금속 산화물층(6)과 제2 도전성 금속 산화물층(4)에 의해 협지된 구성에서는, 열처리(어닐링)에 의해 전기 저항률이 개선되는 경우가 많다.
제3 실시 형태에 있어서의 제1 도전성 금속 산화물층(6) 및 제2 도전성 금속 산화물층(4)의 각각의 조성에 관하여, 산소를 카운트하지 않는 원소의 비율로, 아연 4at％, 안티몬 4at％, 잔부가 인듐이다. 상술한 바와 같이, 아연의 첨가량이 10at％를 초과하면, 도전성 금속 산화물층의 내알칼리성이 저하되므로, 아연의 첨가량은 10at％ 미만인 것이 바람직하다.
아연과 갈륨과 안티몬을 합계한 첨가량의 상한은, 15at％이다. 전기적 실장의 조건에도 좌우되지만, 예를 들어 아연과 갈륨과 안티몬을 합계한 첨가량이 16at％를 초과하게 되면, 표면 저항이 커져, 오믹 콘택트를 취하기 어려워질 우려가 있다.
아연과 갈륨과 안티몬을 합계한 첨가량의 하한은, 0.2at％이다. 이 첨가량이 0.2at％ 미만인 경우, 도전성 금속 산화물층을 어닐링 처리하는 등의 열처리에 있어서, 산화인듐 복합 산화물의 그레인이 이상 성장하기 쉬워, 불안정한 도전성 금속 산화물층으로 되기 쉽다.
(박막 트랜지스터(73))
제3 실시 형태의 박막 트랜지스터가 구비하는 채널층을 형성하는 산화물 반도체에 관하여, 금속 원소의 원자비(산소를 카운트하지 않는 원자비)는, In:Ga:Sb=1:1:1로 하였다. 산화물 반도체에 있어서의 산화안티몬은, 산화아연으로 치환할 수 있다. 게이트 절연층은, 산화세륨으로 형성하였다.
제3 실시 형태에서는, 소스 배선(66)이 제2 도전 배선이다. 제2 도전 배선은, 제1 실시 형태나 제2 실시 형태와 동일하게, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 구성이다. 소스 전극(77), 드레인 전극(78)은, 소스 배선(66)을 형성하는 동일한 공정에서, 상기 도전 배선과 동일한 구성ㆍ재료로 형성된다. 당 실시 형태에서의 도전 배선은, 영상 신호를 상기 박막 트랜지스터로 보내는 역할을 담당한다.
제1 실시 형태 및 제3 실시 형태의 표시 장치의, 액티브 매트릭스 구동에 있어서, 주사 신호선(게이트 배선)으로서 1화소당 2개의 게이트 배선을 사용해도 된다. 이 경우, 예를 들어 홀수행의 주사 신호선과 짝수행의 주사 신호선에는, 역극성의 데이터가 기입된다. 어떤 표시 기간에 있어서, 인접하는 화소의 홀수열과 짝수열에, 각각 역극성의 데이터를 기입하고, 다음 표시 기간에 각각 전의 표시 기간과는 역극성의 데이터를 기입해도 된다(예를 들어, 일본 특허 공개 평7-181927호 공보에 기재). 이러한 배선 구조나 구동 방법을 채용함으로써, 표시 장치의 소비 전력을 삭감하며, 또한 터치 센싱에 영향을 미치는 노이즈를 경감할 수 있다.
상술한 액정 구동 방법을 본 발명에 적용하는 경우, 어느 방법에 있어서도, 1화소당 액티브 소자(TFT)의 개수는, 1 이상, 복수여도 된다. 본 발명에는, 상기 액정 구동 기술을 적용할 수 있다.
예를 들어, 상술한 실시 형태에 관한 표시 장치는, 여러 가지 응용이 가능하다. 상술한 실시 형태에 관한 표시 장치가 적용 가능한 전자 기기로서는, 휴대 전화, 휴대형 게임 기기, 휴대 정보 단말기, 퍼스널 컴퓨터, 전자 서적, 비디오 카메라, 디지털 스틸 카메라, 헤드 마운트 디스플레이, 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 자동 판매기, 현금 자동 입출금기(ATM), 개인 인증 기기, 광통신 기기 등을 들 수 있다. 상기 각 실시 형태는, 자유롭게 조합하여 사용할 수 있다.
본 발명의 바람직한 실시 형태를 설명하고, 상기에서 설명해 왔지만, 이들은 본 발명의 예시적인 것이지, 한정하는 것으로서 고려되어야 하는 것은 아님을 이해해야 한다. 추가, 생략, 치환 및 그 밖의 변경은, 본 발명의 범위로부터 일탈하지 않고 행할 수 있다. 따라서, 본 발명은 전술한 설명에 의해 한정된다고 간주되어야 하는 것은 아니며, 청구범위에 의해 제한되어 있다.
2, 774: 제2 터치 센싱 배선(도전 배선, 제3 도전 배선)
3, 611: 제1 터치 센싱 배선(도전 배선, 제1 도전 배선)
4: 제2 도전성 금속 산화물층
5: 구리 합금층
6: 제1 도전성 금속 산화물층
8: 흑색층
9: 측면
10, 75: 게이트 배선
11: 제1 절연층(절연층)
12: 제2 절연층(절연층)
13: 제3 절연층(절연층)
14: 제4 절연층(절연층)
16: 투명 수지층
17, 72: 공통 전극
17A: 전극부
17B: 도전 접속부
17K: 벽부
20: 화소 전극
20K: 내벽
20S: 스루홀
21, 22, 44, 62, 65: 투명 기판
24, 77: 소스 전극
25, 76, 95: 게이트 전극
26, 56, 78: 드레인 전극
27: 채널층
28, 68: 액티브 소자
30: 커먼 배선
31, 66: 소스 배선
45: 기판
51: 컬러 필터
58: 채널층
71: 화소 전극
73: 박막 트랜지스터
79: 채널층
87: 상부 전극
88: 하부 전극
91: 홀 주입층
92: 발광층
93: 콘택트 홀
94: 뱅크
96: 평탄화층
100, 400, 600: 표시 장치 기판
105: 제2 투명 수지층
108: 제1 투명 수지층
109: 밀봉층
110: 표시부
120: 제어부
121: 영상 신호 제어부
122: 터치 센싱 제어부
123: 시스템 제어부
200, 500, 700: 어레이 기판
300, 800: 액정층
604: 제1 광흡수층
605: 제2 광흡수층
721: 절연층
723: 절연층

Claims (15)

  1. 표시 장치이며,
    제1 기판과,
    기능 디바이스와,
    도전 배선과, 상기 도전 배선에 인가되는 전기 신호에 따라 상기 기능 디바이스를 구동하는 구동 디바이스를 갖고, 상기 제1 기판에 대향 배치된 제2 기판을 구비하고,
    상기 도전 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고,
    상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고,
    상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고,
    상기 구리 합금층의 전기 저항률은, 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있는, 표시 장치.
  2. 표시 장치이며,
    제1 도전 배선을 갖는 제1 기판과,
    기능 디바이스와,
    제2 도전 배선과, 상기 제2 도전 배선에 인가되는 전기 신호에 따라 상기 기능 디바이스를 구동하는 구동 디바이스를 갖고, 상기 제1 기판에 대향 배치된 제2 기판을 구비하고,
    상기 제1 도전 배선 및 상기 제2 도전 배선의 각각은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고,
    상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고,
    상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고,
    상기 구리 합금층의 전기 저항률은, 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있는, 표시 장치.
  3. 제2항에 있어서,
    상기 제1 기판 또는 상기 제2 기판에 마련되고, 평면으로 보아, 상기 제1 도전 배선이 연장되는 방향에 대하여 직교하는 방향으로 연장되는 제3 도전 배선과,
    상기 제1 도전 배선과 상기 제3 도전 배선의 사이의 정전 용량의 변화를 검지하여 터치 센싱을 행하는 제어부를 구비하고,
    상기 제3 도전 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고,
    상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고,
    상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고,
    상기 구리 합금층의 전기 저항률은, 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있는, 표시 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 원소는 아연이고, 상기 제2 원소는 칼슘인, 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 도전성 금속 산화물층 및 상기 제2 도전성 금속 산화물층은,
    주된 도전성 금속 산화물로서 산화인듐을 함유함과 함께, 산화안티몬, 산화아연 및 산화갈륨으로 구성되는 군으로부터 선택되는 1종 이상을 함유하는 도전성 금속 산화물인, 표시 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 구동 디바이스는, 게이트 절연층과 접촉하며 또한 산화물 반도체로 구성된 채널층을 가짐과 함께, 상기 기능 디바이스를 구동하는 박막 트랜지스터이고,
    상기 구동 디바이스는, 상기 제1 기판과 대향하는 상기 제2 기판의 면에 마련되어 있는, 표시 장치.
  7. 제1항에 있어서,
    상기 구동 디바이스는, 게이트 절연층 상에 마련된 게이트 전극을 구비하고,
    상기 게이트 전극은, 상기 도전 배선의 일부를 구성하는, 표시 장치.
  8. 제2항에 있어서,
    상기 구동 디바이스는, 게이트 절연층 상에 마련된 게이트 전극을 구비하고,
    상기 게이트 전극은, 상기 제2 도전 배선의 일부를 구성하는, 표시 장치.
  9. 제6항에 있어서,
    상기 산화물 반도체는,
    산화인듐, 산화갈륨, 산화아연으로 구성되는 군으로부터 선택되는 1종 이상을 함유하고, 적어도 산화안티몬, 산화비스무트 중 하나를 포함하는, 표시 장치.
  10. 제6항에 있어서,
    상기 게이트 절연층은, 산화세륨을 포함하는 산화물, 혹은 산화세륨을 포함하는 산질화물인, 표시 장치.
  11. 제6항에 있어서,
    상기 기능 디바이스는, 유기 일렉트로루미네센스층이고,
    상기 유기 일렉트로루미네센스층은, 상기 제1 기판과 대향하는 상기 제2 기판의 면에 마련되어 있는, 표시 장치.
  12. 제6항에 있어서,
    상기 기능 디바이스는, 발광 다이오드층이고,
    상기 발광 다이오드층은, 상기 제1 기판과 대향하는 상기 제2 기판의 면에 마련되어 있는, 표시 장치.
  13. 제6항에 있어서,
    상기 기능 디바이스는, 액정층이고,
    상기 액정층은, 상기 제1 기판과 상기 제2 기판의 사이에 배치되는, 표시 장치.
  14. 표시 장치 기판이며,
    기판 본체와,
    상기 기판 본체 상에 마련된 블랙 매트릭스와,
    평면으로 보아, 상기 블랙 매트릭스에 대응하는 위치에 마련된 제1 터치 센싱 배선을 구비하고,
    상기 제1 터치 센싱 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고,
    상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고,
    상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고,
    상기 구리 합금층의 전기 저항률은, 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있는, 표시 장치 기판.
  15. 제14항에 있어서,
    상기 제1 터치 센싱 배선을 덮는 절연층과,
    평면으로 보아, 상기 제1 터치 센싱 배선이 연장되는 방향에 대하여 직교하는 방향으로 연장되고, 상기 블랙 매트릭스에 대응하는 위치에서 상기 절연층 상에 마련된 제2 터치 센싱 배선을 구비하고,
    상기 제2 터치 센싱 배선은, 제1 도전성 금속 산화물층과 제2 도전성 금속 산화물층에 의해 구리 합금층이 협지된 3층으로 구성되어 있고,
    상기 구리 합금층은, 구리에 고용되는 제1 원소와, 구리 및 상기 제1 원소보다 전기 음성도가 작은 제2 원소를 포함하고,
    상기 제1 원소 및 상기 제2 원소는, 구리에 첨가하는 경우의 전기 저항률 상승률이 1μΩ㎝/at％ 이하인 원소이고,
    상기 구리 합금층의 전기 저항률은, 1.9μΩ㎝ 내지 6μΩ㎝의 범위 내에 있는, 표시 장치 기판.
KR1020197019381A 2017-01-20 2017-01-20 표시 장치 및 표시 장치 기판 KR102121262B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/001835 WO2018134957A1 (ja) 2017-01-20 2017-01-20 表示装置及び表示装置基板

Publications (2)

Publication Number Publication Date
KR20190090847A true KR20190090847A (ko) 2019-08-02
KR102121262B1 KR102121262B1 (ko) 2020-06-10

Family

ID=62779871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197019381A KR102121262B1 (ko) 2017-01-20 2017-01-20 표시 장치 및 표시 장치 기판

Country Status (4)

Country Link
JP (1) JP6350754B1 (ko)
KR (1) KR102121262B1 (ko)
CN (1) CN110168706B (ko)
WO (1) WO2018134957A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112534384A (zh) 2018-07-27 2021-03-19 株式会社日本显示器 带检测装置的显示设备
JP6804603B2 (ja) * 2018-09-19 2020-12-23 シャープ株式会社 アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091364A (ja) 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5099504B2 (ja) 2008-01-18 2012-12-19 三菱マテリアル株式会社 密着性に優れた液晶表示装置用配線および電極
JP2014078700A (ja) 2012-10-05 2014-05-01 Samsung Display Co Ltd 金属配線
KR20160009269A (ko) * 2014-07-16 2016-01-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20160125483A (ko) * 2014-02-28 2016-10-31 도판 인사츠 가부시키가이샤 액정 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428832B2 (ja) * 1999-08-27 2010-03-10 富士通株式会社 金属配線構造、半導体装置及び半導体装置の製造方法
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
JP2006080234A (ja) * 2004-09-08 2006-03-23 Renesas Technology Corp 半導体装置およびその製造方法
JP4453845B2 (ja) * 2007-04-10 2010-04-21 国立大学法人東北大学 液晶表示装置及びその製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012211378A (ja) * 2011-03-31 2012-11-01 Kobe Steel Ltd Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2013084907A (ja) * 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP2013253309A (ja) * 2012-06-08 2013-12-19 Sh Copper Products Co Ltd Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた半導体素子の積層配線及び積層配線の製造方法
CN102955636B (zh) * 2012-10-26 2015-09-09 北京京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
JP5673782B1 (ja) * 2013-11-11 2015-02-18 凸版印刷株式会社 液晶表示装置
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6020750B1 (ja) * 2015-02-27 2016-11-02 三菱マテリアル株式会社 透明導電配線、及び、透明導電配線の製造方法
JP6683987B2 (ja) * 2015-02-27 2020-04-22 国立大学法人茨城大学 超低抵抗率銅配線を有する半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5099504B2 (ja) 2008-01-18 2012-12-19 三菱マテリアル株式会社 密着性に優れた液晶表示装置用配線および電極
JP2011091364A (ja) 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2014078700A (ja) 2012-10-05 2014-05-01 Samsung Display Co Ltd 金属配線
KR20160125483A (ko) * 2014-02-28 2016-10-31 도판 인사츠 가부시키가이샤 액정 표시 장치
KR20160009269A (ko) * 2014-07-16 2016-01-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Also Published As

Publication number Publication date
KR102121262B1 (ko) 2020-06-10
JPWO2018134957A1 (ja) 2019-01-24
CN110168706B (zh) 2023-04-04
WO2018134957A1 (ja) 2018-07-26
JP6350754B1 (ja) 2018-07-04
CN110168706A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
KR102260137B1 (ko) 표시 장치 및 표시 장치 기판
KR102190184B1 (ko) 표시 장치 및 표시 장치 기판
KR102055740B1 (ko) 액정 표시 장치
JP6451897B1 (ja) 表示装置及び表示装置基板
KR102051879B1 (ko) 표시 장치
JP7013902B2 (ja) 表示装置
JP6477910B2 (ja) 表示装置及び表示装置基板
KR20210024573A (ko) 블랙 매트릭스 기판 및 표시 장치
KR102370249B1 (ko) 반도체 장치, 표시 장치 및 스퍼터링 타깃
KR102121262B1 (ko) 표시 장치 및 표시 장치 기판
TWI630534B (zh) Display device and display device substrate
TWI685781B (zh) 顯示裝置及顯示裝置基板
TWI715631B (zh) 顯示裝置及顯示裝置基板
TW201913329A (zh) 顯示裝置及顯示裝置基板
TWI646518B (zh) Display device and display device substrate
TWI686653B (zh) 顯示裝置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant