JP2000232129A - 半導体実装装置と、半導体実装装置の製造方法と、電子機器 - Google Patents
半導体実装装置と、半導体実装装置の製造方法と、電子機器Info
- Publication number
- JP2000232129A JP2000232129A JP11032379A JP3237999A JP2000232129A JP 2000232129 A JP2000232129 A JP 2000232129A JP 11032379 A JP11032379 A JP 11032379A JP 3237999 A JP3237999 A JP 3237999A JP 2000232129 A JP2000232129 A JP 2000232129A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mounting
- semiconductor element
- semiconductor package
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子又は半導体パッケージ１の電極
（半田バンプ）３と、実装基板４の配線膜６の対応する
もの同士を接続してなる半導体実装装置において、半導
体素子又は半導体パッケージ１と、実装基板４との間に
熱膨張係数の違いによる熱応力が生じて温度サイクルに
よる信頼性の低下が生じることを防止し、製造過程でパ
ッケージが水蒸気爆発が生じるおそれをなくし、半導体
実装装置のリペアを容易にする。 【解決手段】半導体素子又は半導体パッケージ１の電極
（半田バンプ）３と、実装基板４の配線膜６の電極３と
接続される部分にコンタクトピン７を形成し、これ７を
半導体素子又は半導体パッケージ１の電極（半田バン
プ）３に突き刺して上記半導体素子又は半導体パッケー
ジ１の電極３と実装基板４の配線膜６とを接続してな
る。
（半田バンプ）３と、実装基板４の配線膜６の対応する
もの同士を接続してなる半導体実装装置において、半導
体素子又は半導体パッケージ１と、実装基板４との間に
熱膨張係数の違いによる熱応力が生じて温度サイクルに
よる信頼性の低下が生じることを防止し、製造過程でパ
ッケージが水蒸気爆発が生じるおそれをなくし、半導体
実装装置のリペアを容易にする。 【解決手段】半導体素子又は半導体パッケージ１の電極
（半田バンプ）３と、実装基板４の配線膜６の電極３と
接続される部分にコンタクトピン７を形成し、これ７を
半導体素子又は半導体パッケージ１の電極（半田バン
プ）３に突き刺して上記半導体素子又は半導体パッケー
ジ１の電極３と実装基板４の配線膜６とを接続してな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子又は半
導体素子を収納した半導体パッケージの電極と、実装基
板の配線膜の対応するもの同士を接続してなる半導体実
装装置と、その製造方法と、半導体実装装置を用いた電
子機器に関する。
導体素子を収納した半導体パッケージの電極と、実装基
板の配線膜の対応するもの同士を接続してなる半導体実
装装置と、その製造方法と、半導体実装装置を用いた電
子機器に関する。
【０００２】
【従来の技術】半導体素子又はそれを収納した半導体パ
ッケージは、一般にプリント配線基板等の実装基板に実
装される。その実装に際して重要なことの一つは、半導
体素子又は半導体パッケージの電極と、実装基板の配線
膜との接続（接合）であるが、その接続は、従来、半田
ペースト材を用いて行われた。具体的には、半導体素子
又は半導体パッケージの電極を半田バンプにより形成
し、該半導体素子又は半導体パッケージをその各電極が
実装基板のそれと対応する配線膜上に位置するように実
装基板上に配置し、例えば２４０℃程度の温度で加熱す
ることによりその半田ペースト材からなる半田バンプを
溶融させ、その後、その温度を常温に戻す過程で溶融半
田を固化させることにより半導体素子又は半導体パッケ
ージの電極と、実装基板の配線膜との接続（接合）が行
われた。
ッケージは、一般にプリント配線基板等の実装基板に実
装される。その実装に際して重要なことの一つは、半導
体素子又は半導体パッケージの電極と、実装基板の配線
膜との接続（接合）であるが、その接続は、従来、半田
ペースト材を用いて行われた。具体的には、半導体素子
又は半導体パッケージの電極を半田バンプにより形成
し、該半導体素子又は半導体パッケージをその各電極が
実装基板のそれと対応する配線膜上に位置するように実
装基板上に配置し、例えば２４０℃程度の温度で加熱す
ることによりその半田ペースト材からなる半田バンプを
溶融させ、その後、その温度を常温に戻す過程で溶融半
田を固化させることにより半導体素子又は半導体パッケ
ージの電極と、実装基板の配線膜との接続（接合）が行
われた。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来の技術によれば、半導体素子又は半導体パッケージの
電極と、実装基板の配線膜との接続時に、半田ペースト
材を溶融するために例えば２４０℃程度まで加熱する必
要があり、そのため、加熱溶融状態から常温に温度が戻
ったとき、実装基板と半導体素子あるいは半導体パッケ
ージとの間に、その熱膨張係数の違いによる熱応力が発
生し、温度サイクルによりクラック等が発生し易くな
り、信頼性が低くなるという問題があった。
来の技術によれば、半導体素子又は半導体パッケージの
電極と、実装基板の配線膜との接続時に、半田ペースト
材を溶融するために例えば２４０℃程度まで加熱する必
要があり、そのため、加熱溶融状態から常温に温度が戻
ったとき、実装基板と半導体素子あるいは半導体パッケ
ージとの間に、その熱膨張係数の違いによる熱応力が発
生し、温度サイクルによりクラック等が発生し易くな
り、信頼性が低くなるという問題があった。
【０００４】また、半導体パッケージを実装基板に取り
付ける場合においては、上述した接続のために２４０℃
程度という高い温度に加熱したとき、半導体パッケージ
中に含まれる水分が熱により激しく膨張して水蒸気爆発
を起こし、パッケージに亀裂が生じるという不良が発生
することがあるという問題もあった。
付ける場合においては、上述した接続のために２４０℃
程度という高い温度に加熱したとき、半導体パッケージ
中に含まれる水分が熱により激しく膨張して水蒸気爆発
を起こし、パッケージに亀裂が生じるという不良が発生
することがあるという問題もあった。
【０００５】また、上述した従来の技術によれば、グリ
ッドアレイパッケージと称されるような接続端子が格子
状に配設されたパッケージの場合、リペアが非常に困難
であった。というのは、２４０℃というような高い温度
で加熱して半田電極を溶かして半導体素子あるいは半導
体パッケージと、実装基板とを分離し、不良個所を修正
し、その後、再度、高い温度化で再度半導体素子あるい
は半導体パッケージと、実装基板とを接続すると言うこ
とが必要となり、半導体実装用の設備を用いなければリ
ペアができないからである。
ッドアレイパッケージと称されるような接続端子が格子
状に配設されたパッケージの場合、リペアが非常に困難
であった。というのは、２４０℃というような高い温度
で加熱して半田電極を溶かして半導体素子あるいは半導
体パッケージと、実装基板とを分離し、不良個所を修正
し、その後、再度、高い温度化で再度半導体素子あるい
は半導体パッケージと、実装基板とを接続すると言うこ
とが必要となり、半導体実装用の設備を用いなければリ
ペアができないからである。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、半導体素子又は半導体素子を収納し
た半導体パッケージの電極と、実装基板の配線膜の対応
するもの同士を接続してなる半導体実装装置が、半導体
素子又は半導体パッケージと、実装基板との間に熱膨張
係数の違いによる熱応力が生じて温度サイクルによる信
頼性の低下が生じることを防止し、製造過程でパッケー
ジが水蒸気爆発が生じるおそれをなくし、更には半導体
実装装置のリペアを容易にすることを目的とする。
されたものであり、半導体素子又は半導体素子を収納し
た半導体パッケージの電極と、実装基板の配線膜の対応
するもの同士を接続してなる半導体実装装置が、半導体
素子又は半導体パッケージと、実装基板との間に熱膨張
係数の違いによる熱応力が生じて温度サイクルによる信
頼性の低下が生じることを防止し、製造過程でパッケー
ジが水蒸気爆発が生じるおそれをなくし、更には半導体
実装装置のリペアを容易にすることを目的とする。
【０００７】
【課題を解決するための手段】本発明の第１のものは、
半導体素子又は半導体パッケージの電極と、実装基板の
配線膜の該電極と接続される部分とのいずれか一方をピ
ン状に形成し、該ピン状部分を他方に突き刺して上記半
導体素子又は半導体パッケージの電極と上記実装基板の
配線膜とを接続し、あるいはしてなるものである。
半導体素子又は半導体パッケージの電極と、実装基板の
配線膜の該電極と接続される部分とのいずれか一方をピ
ン状に形成し、該ピン状部分を他方に突き刺して上記半
導体素子又は半導体パッケージの電極と上記実装基板の
配線膜とを接続し、あるいはしてなるものである。
【０００８】従って、本発明の第１のものによれば、互
いに接続される電極と配線膜とのいずれか一方をピン状
に形成し、他方に突き刺すことによってその電極と配線
膜との接続をするので、接続に半田を加熱させて溶融さ
せることが必要ではなくなる。依って、半導体素子又は
半導体パッケージと、実装基板との間に熱膨張係数の違
いによる熱応力が生じて温度サイクルによる信頼性の低
下が生じることを防止し、製造過程でパッケージが水蒸
気爆発が生じるおそれをなくし、半導体実装装置のリペ
アを容易にすることができる。
いに接続される電極と配線膜とのいずれか一方をピン状
に形成し、他方に突き刺すことによってその電極と配線
膜との接続をするので、接続に半田を加熱させて溶融さ
せることが必要ではなくなる。依って、半導体素子又は
半導体パッケージと、実装基板との間に熱膨張係数の違
いによる熱応力が生じて温度サイクルによる信頼性の低
下が生じることを防止し、製造過程でパッケージが水蒸
気爆発が生じるおそれをなくし、半導体実装装置のリペ
アを容易にすることができる。
【０００９】本発明の第２のものは、半導体素子又は半
導体パッケージの電極と、実装基板の配線膜の該電極と
接続される部分との間に異方性導電材を介在させ、上記
半導体素子又は半導体パッケージを上記実装基板に対し
て加圧して該半導体素子又は半導体パッケージの電極と
実装基板の配線膜との間の電気的導通をとり、あるいは
とってなる。
導体パッケージの電極と、実装基板の配線膜の該電極と
接続される部分との間に異方性導電材を介在させ、上記
半導体素子又は半導体パッケージを上記実装基板に対し
て加圧して該半導体素子又は半導体パッケージの電極と
実装基板の配線膜との間の電気的導通をとり、あるいは
とってなる。
【００１０】従って、本発明の第２のものによれば、半
導体素子又は半導体パッケージを実装基板に対して加圧
して該半導体素子又は半導体パッケージの電極と実装基
板の配線膜との間の電気的導通をとるので、その間の接
続に半田を加熱させて溶融させることが必要ではなくな
る。依って、半導体素子又は半導体パッケージと、実装
基板との間に熱膨張係数の違いによる熱応力が生じて温
度サイクルによる信頼性の低下が生じることを防止し、
製造過程でパッケージが水蒸気爆発が生じるおそれをな
くし、半導体実装装置のリペアを容易にすることができ
る。
導体素子又は半導体パッケージを実装基板に対して加圧
して該半導体素子又は半導体パッケージの電極と実装基
板の配線膜との間の電気的導通をとるので、その間の接
続に半田を加熱させて溶融させることが必要ではなくな
る。依って、半導体素子又は半導体パッケージと、実装
基板との間に熱膨張係数の違いによる熱応力が生じて温
度サイクルによる信頼性の低下が生じることを防止し、
製造過程でパッケージが水蒸気爆発が生じるおそれをな
くし、半導体実装装置のリペアを容易にすることができ
る。
【００１１】
【発明の実施の形態】本発明の第１のものは、基本的に
は、半導体素子又は半導体素子を収納した半導体パッケ
ージの電極と、実装基板の配線膜の対応するもの同士を
接続してなる半導体実装装置において、上記半導体素子
又は半導体パッケージの電極と、実装基板の配線膜の該
電極と接続される部分とのいずれか一方をピン状に形成
し、上記のピン状部分を他方に突き刺して上記半導体素
子又は半導体パッケージの電極と上記実装基板の配線膜
とを接続してなる。実装基板に接続するものとしては半
導体素子（半導体チップ）もあれば、半導体素子を収納
したパッケージ（半導体パッケージ）もある。これは次
に述べる本発明の第２のものにおいても同様である。上
記半導体素子又は半導体素子の電極は例えば半田により
バンプ（突起）状あるいはボール状に形成すると良い。
一方、実装基板は配線膜の電極と接続すべき部分に例え
ば銀ペースト等の導電材により円錐状のコンタクトピン
を成形しておいたものを用いる。
は、半導体素子又は半導体素子を収納した半導体パッケ
ージの電極と、実装基板の配線膜の対応するもの同士を
接続してなる半導体実装装置において、上記半導体素子
又は半導体パッケージの電極と、実装基板の配線膜の該
電極と接続される部分とのいずれか一方をピン状に形成
し、上記のピン状部分を他方に突き刺して上記半導体素
子又は半導体パッケージの電極と上記実装基板の配線膜
とを接続してなる。実装基板に接続するものとしては半
導体素子（半導体チップ）もあれば、半導体素子を収納
したパッケージ（半導体パッケージ）もある。これは次
に述べる本発明の第２のものにおいても同様である。上
記半導体素子又は半導体素子の電極は例えば半田により
バンプ（突起）状あるいはボール状に形成すると良い。
一方、実装基板は配線膜の電極と接続すべき部分に例え
ば銀ペースト等の導電材により円錐状のコンタクトピン
を成形しておいたものを用いる。
【００１２】本発明の第２のものは、基本的には、半導
体素子又は半導体素子を収納した半導体パッケージの電
極と、実装基板の配線膜の対応するもの同士を接続して
なる半導体実装装置において、上記半導体素子又は半導
体パッケージの電極と、実装基板の配線膜の該電極と接
続される部分との間に異方性導電材を介在させ、上記半
導体素子又は半導体パッケージを上記実装基板に対して
加圧して該半導体素子又は半導体パッケージの電極と実
装基板の配線膜との間の電気的導通をとってなる。
体素子又は半導体素子を収納した半導体パッケージの電
極と、実装基板の配線膜の対応するもの同士を接続して
なる半導体実装装置において、上記半導体素子又は半導
体パッケージの電極と、実装基板の配線膜の該電極と接
続される部分との間に異方性導電材を介在させ、上記半
導体素子又は半導体パッケージを上記実装基板に対して
加圧して該半導体素子又は半導体パッケージの電極と実
装基板の配線膜との間の電気的導通をとってなる。
【００１３】本発明電子機器は、本発明の第１のものに
係る半導体実装装置あるいは第２のものに係る半導体実
装装置を用いてなり、例えば携帯電話機、家庭電化製品
等種々のものがあり得るものであり、その種類は限定さ
れない。
係る半導体実装装置あるいは第２のものに係る半導体実
装装置を用いてなり、例えば携帯電話機、家庭電化製品
等種々のものがあり得るものであり、その種類は限定さ
れない。
【００１４】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１は本発明半導体実装装置の一つの実施例１
ａを示す断面図である。図面において、２は半導体素子
を収納した半導体パッケージ、３、３、・・・は該半導
体パッケージ２の表面に形成された半田バンプである。
明する。図１は本発明半導体実装装置の一つの実施例１
ａを示す断面図である。図面において、２は半導体素子
を収納した半導体パッケージ、３、３、・・・は該半導
体パッケージ２の表面に形成された半田バンプである。
【００１５】４は実装基板で、基板５上に配線膜を形成
してなり、６、６、・・・は各配線膜（ランド）のラン
ド、７、７、・・・は該各配線膜６、６、・・・の上記
半導体パッケージの半田バンプ３、３、・・・と対応す
る部分に形成されたコンタクトピンで、銀ペースト等の
導電材にて円錐状に形成してなる。
してなり、６、６、・・・は各配線膜（ランド）のラン
ド、７、７、・・・は該各配線膜６、６、・・・の上記
半導体パッケージの半田バンプ３、３、・・・と対応す
る部分に形成されたコンタクトピンで、銀ペースト等の
導電材にて円錐状に形成してなる。
【００１６】そして、上記半導体パッケージ２の各半田
バンプ３、３、・・・と、実装基板４のコンタクトピン
６、６、・・・との対応するもの同士が整合するように
パッケージ２を実装基板４に位置合わせし、その状態で
半導体パッケージ２を実装基板４に加圧することにより
コンタクトピン６、６、・・・を半田バンプ３、３、・
・・に突き刺した状態にして半導体パッケージ２の各半
田バンプ３、３、・・・と、実装基板４のコンタクトピ
ン６、６、・・・との対応するもの同士の接続をしてな
る。尚、上述した加圧状態を後述する図５あるいは図６
に示す加圧手段により加圧状態を維持するようにしても
良い。
バンプ３、３、・・・と、実装基板４のコンタクトピン
６、６、・・・との対応するもの同士が整合するように
パッケージ２を実装基板４に位置合わせし、その状態で
半導体パッケージ２を実装基板４に加圧することにより
コンタクトピン６、６、・・・を半田バンプ３、３、・
・・に突き刺した状態にして半導体パッケージ２の各半
田バンプ３、３、・・・と、実装基板４のコンタクトピ
ン６、６、・・・との対応するもの同士の接続をしてな
る。尚、上述した加圧状態を後述する図５あるいは図６
に示す加圧手段により加圧状態を維持するようにしても
良い。
【００１７】図２（Ａ）、（Ｂ）は図１の半導体実装装
置の製造方法を工程順に示すもので、（Ａ）は半導体パ
ッケージ２を実装基板４に対して、各半田バンプ３、
３、・・・とそれに対応するコンタクトピン７、７、・
・・との対応するもの同士が整合するように臨ませた状
態を示し、（Ｂ）はその状態で半導体パッケージ２を実
装基板４に加圧することによりコンタクトピン７、７、
・・・を半田バンプ３、３、・・・に突き刺した状態を
示している。
置の製造方法を工程順に示すもので、（Ａ）は半導体パ
ッケージ２を実装基板４に対して、各半田バンプ３、
３、・・・とそれに対応するコンタクトピン７、７、・
・・との対応するもの同士が整合するように臨ませた状
態を示し、（Ｂ）はその状態で半導体パッケージ２を実
装基板４に加圧することによりコンタクトピン７、７、
・・・を半田バンプ３、３、・・・に突き刺した状態を
示している。
【００１８】本半導体実装装置、あるいはその製造方法
によれば、各配線膜６、６、・・・のコンタクトピン
７、７、・・・を対応する半田バンプ３に突き刺すこと
によって半導体パッケージ２側の電極と実装基板側の配
線膜６、６、・・・との電気的接続をするので、接続に
半田を加熱させて溶融させることが必要ではない。
によれば、各配線膜６、６、・・・のコンタクトピン
７、７、・・・を対応する半田バンプ３に突き刺すこと
によって半導体パッケージ２側の電極と実装基板側の配
線膜６、６、・・・との電気的接続をするので、接続に
半田を加熱させて溶融させることが必要ではない。
【００１９】依って、半導体パッケージ２と、実装基板
４との間に熱膨張係数の違いによる熱応力が生じて温度
サイクルによる信頼性の低下が生じるという問題の生じ
る余地がなくなり、また、製造過程で半導体パッケージ
２に水蒸気爆発が生じるおそれもなくなる。そして、半
導体実装装置のリペアは、半導体パッケージ２を実装基
板４から少し強い力で外し、不良個所を修正し、その
後、再度半導体パッケージ２の各半田バンプ３、３、・
・・に実装基板４の配線膜６、６、・・・のコンタクト
ピン７、７、・・・を突き刺すようにすることにより簡
単に為し得る。従って、簡単にリペアができる。
４との間に熱膨張係数の違いによる熱応力が生じて温度
サイクルによる信頼性の低下が生じるという問題の生じ
る余地がなくなり、また、製造過程で半導体パッケージ
２に水蒸気爆発が生じるおそれもなくなる。そして、半
導体実装装置のリペアは、半導体パッケージ２を実装基
板４から少し強い力で外し、不良個所を修正し、その
後、再度半導体パッケージ２の各半田バンプ３、３、・
・・に実装基板４の配線膜６、６、・・・のコンタクト
ピン７、７、・・・を突き刺すようにすることにより簡
単に為し得る。従って、簡単にリペアができる。
【００２０】図３は本発明半導体実装装置の第２の実施
例１ｂを示す断面図である。図面において、２は半導体
素子を収納した半導体パッケージ、３、３、・・・は該
半導体パッケージ２の表面に形成された半田バンプであ
る。
例１ｂを示す断面図である。図面において、２は半導体
素子を収納した半導体パッケージ、３、３、・・・は該
半導体パッケージ２の表面に形成された半田バンプであ
る。
【００２１】４ａ実装基板で、基板５上に配線膜を形成
してなり、６、６、・・・は各配線膜（ランド）のラン
ドである。該実装基板４ａは通常の実装基板と同様のも
のでよい。その点で、コンタクトピン７、７、・・・を
有する第１の実施例の実装基板４とは異なる。
してなり、６、６、・・・は各配線膜（ランド）のラン
ドである。該実装基板４ａは通常の実装基板と同様のも
のでよい。その点で、コンタクトピン７、７、・・・を
有する第１の実施例の実装基板４とは異なる。
【００２２】８は半導体パッケージ２の半田バンプ３、
３、・・・が形成された面と、実装基板４ｂの配線膜
６、６、・・・が形成された面との間に介在せしめられ
た異方性導電材であり、厚み方向に加圧されると、その
加圧された部分が厚さ方向に導電性を帯びる。
３、・・・が形成された面と、実装基板４ｂの配線膜
６、６、・・・が形成された面との間に介在せしめられ
た異方性導電材であり、厚み方向に加圧されると、その
加圧された部分が厚さ方向に導電性を帯びる。
【００２３】本半導体実装装置１ｂは、半導体パッケー
ジ２と実装基板４ｂとを、半田バンプ３、３、・・・と
配線膜６、６、・・・との対応するもの同士が整合する
ように位置合わせした状態で、上記異方性導電材８を介
して加圧してなるものである。
ジ２と実装基板４ｂとを、半田バンプ３、３、・・・と
配線膜６、６、・・・との対応するもの同士が整合する
ように位置合わせした状態で、上記異方性導電材８を介
して加圧してなるものである。
【００２４】図４（Ａ）、（Ｂ）は図３の半導体実装装
置１ｂの製造方法を工程順に示すもので、（Ａ）は半導
体パッケージ２を実装基板４ｂに対して、各半田バンプ
３、３、・・・と、それに対応するコンタクトピン７、
７、・・・との対応するもの同士が整合するように臨ま
せ、その間に異方性導電材８を存在させた状態を示し、
（Ｂ）はその状態で半導体パッケージ２を実装基板４ｂ
に加圧することにより各半田バンプ３、３、・・・と配
線膜６、６、・・との間にて異方性導電材８が局部的に
加圧されて厚み方向における導電性を帯びるに至った状
態を示している。
置１ｂの製造方法を工程順に示すもので、（Ａ）は半導
体パッケージ２を実装基板４ｂに対して、各半田バンプ
３、３、・・・と、それに対応するコンタクトピン７、
７、・・・との対応するもの同士が整合するように臨ま
せ、その間に異方性導電材８を存在させた状態を示し、
（Ｂ）はその状態で半導体パッケージ２を実装基板４ｂ
に加圧することにより各半田バンプ３、３、・・・と配
線膜６、６、・・との間にて異方性導電材８が局部的に
加圧されて厚み方向における導電性を帯びるに至った状
態を示している。
【００２５】本半導体実装装置、あるいはその製造方法
によれば、各配線膜６、６、・・・とそれに対応する半
田バンプ３、３、・・・との対応するもの同士はその間
に介在する異方性導電材８が局部的にをその半田バンプ
３、３、・・・に突き刺すことによって半導体パッケー
ジ２側の電極と実装基板側の配線膜６、６、・・・との
接続をするので、接続に半田を加熱させて溶融させるこ
とが必要ではない。
によれば、各配線膜６、６、・・・とそれに対応する半
田バンプ３、３、・・・との対応するもの同士はその間
に介在する異方性導電材８が局部的にをその半田バンプ
３、３、・・・に突き刺すことによって半導体パッケー
ジ２側の電極と実装基板側の配線膜６、６、・・・との
接続をするので、接続に半田を加熱させて溶融させるこ
とが必要ではない。
【００２６】依って、半導体パッケージ２と、実装基板
４との間に熱膨張係数の違いによる熱応力が生じて温度
サイクルによる信頼性の低下が生じるという問題の生じ
る余地がなくなり、また、製造過程で半導体パッケージ
２に水蒸気爆発が生じるおそれもなくなる。そして、半
導体実装装置のリペアは、異方性導電材８を介して加圧
された半導体パッケージ２と実装基板４からその加圧力
を取り去って分離し、不良個所を修正し、その後、再度
半導体パッケージ２と実装基板４を異方性導電材８を介
して加圧した元の状態にすることにより為し得る。従っ
て、簡単にリペアができる。
４との間に熱膨張係数の違いによる熱応力が生じて温度
サイクルによる信頼性の低下が生じるという問題の生じ
る余地がなくなり、また、製造過程で半導体パッケージ
２に水蒸気爆発が生じるおそれもなくなる。そして、半
導体実装装置のリペアは、異方性導電材８を介して加圧
された半導体パッケージ２と実装基板４からその加圧力
を取り去って分離し、不良個所を修正し、その後、再度
半導体パッケージ２と実装基板４を異方性導電材８を介
して加圧した元の状態にすることにより為し得る。従っ
て、簡単にリペアができる。
【００２７】図５、図６は加圧手段が異なる半導体実装
装置の各別の具体例であり、図５に示すものは加圧に放
熱板を用いたものであり、図６に示すものは加圧に筐体
カバーを用いたものであり、これらの加圧手段は図１、
図２に示す実施例にも、図３、図４に示す実施例にも適
用できる。但し、図１、図２に示す実施例ではコンタク
トピンで半田バンプを突き刺す状態に強い加圧が不可欠
であるが、その強い加圧力での加圧状態を維持すること
は必ずしも必要ではなく、その間に接触状態が保たれれ
ばよいと言える。一方、図３、図４に示す実施例では加
圧状態を維持することが導電性確保に不可欠であり、加
圧状態の維持の重要性は実施例により異なると言える。
装置の各別の具体例であり、図５に示すものは加圧に放
熱板を用いたものであり、図６に示すものは加圧に筐体
カバーを用いたものであり、これらの加圧手段は図１、
図２に示す実施例にも、図３、図４に示す実施例にも適
用できる。但し、図１、図２に示す実施例ではコンタク
トピンで半田バンプを突き刺す状態に強い加圧が不可欠
であるが、その強い加圧力での加圧状態を維持すること
は必ずしも必要ではなく、その間に接触状態が保たれれ
ばよいと言える。一方、図３、図４に示す実施例では加
圧状態を維持することが導電性確保に不可欠であり、加
圧状態の維持の重要性は実施例により異なると言える。
【００２８】先ず、図５に示す加圧手段を説明する。９
は放熱板で、半導体パッケージ２、２、・・・を位置決
めする位置決めガイド１０、１０、・・・を有し、更に
ねじを通す皿孔１１、１１、・・・を有する。そして、
ねじ１２、１２、・・・をその皿孔１１、１１、・・・
を通し、実装基板４ａに形成されたねじ孔に螺合させる
ことにより半導体パッケージ１、１、・・・を実装基板
４ａ側に加圧する状態を保つものである。
は放熱板で、半導体パッケージ２、２、・・・を位置決
めする位置決めガイド１０、１０、・・・を有し、更に
ねじを通す皿孔１１、１１、・・・を有する。そして、
ねじ１２、１２、・・・をその皿孔１１、１１、・・・
を通し、実装基板４ａに形成されたねじ孔に螺合させる
ことにより半導体パッケージ１、１、・・・を実装基板
４ａ側に加圧する状態を保つものである。
【００２９】次に、図６に示す加圧手段を説明する。１
３は筐体カバーで、係合片１４を有し、該筐体カバー１
３により半導体パッケージ２、２、・・・を実装基板４
ａ側に押圧し、上記係合片１４を実装基板４ａの裏面周
縁部に係合させることにより導電状態の形成に必要な加
圧力により加圧状態を保つことができるようになってい
る。
３は筐体カバーで、係合片１４を有し、該筐体カバー１
３により半導体パッケージ２、２、・・・を実装基板４
ａ側に押圧し、上記係合片１４を実装基板４ａの裏面周
縁部に係合させることにより導電状態の形成に必要な加
圧力により加圧状態を保つことができるようになってい
る。
【００３０】図７は本発明に係る半導体パッケージない
し半導体素子を有した例えば携帯電話機機等の電子機器
の一例Ａを示す一部切り欠き斜視図である。Ｂは実装基
板（マザーボード）、Ｃ、Ｃ、・・・は本発明に係る半
導体パッケージないし半導体素子である。このような電
子機器によれば、本発明半導体実装装置あるいは半導体
実装方法の持つ上述した効果を充分に享受することがで
きる。
し半導体素子を有した例えば携帯電話機機等の電子機器
の一例Ａを示す一部切り欠き斜視図である。Ｂは実装基
板（マザーボード）、Ｃ、Ｃ、・・・は本発明に係る半
導体パッケージないし半導体素子である。このような電
子機器によれば、本発明半導体実装装置あるいは半導体
実装方法の持つ上述した効果を充分に享受することがで
きる。
【００３１】
【発明の効果】請求項１、２の半導体実装装置ないしそ
の製造方法によれば、互いに接続される電極と配線膜と
のいずれか一方をピン状に形成し、他方に突き刺すこと
によってその電極と配線膜との接続をするので、接続に
半田を加熱させて溶融させることが必要ではなくなる。
の製造方法によれば、互いに接続される電極と配線膜と
のいずれか一方をピン状に形成し、他方に突き刺すこと
によってその電極と配線膜との接続をするので、接続に
半田を加熱させて溶融させることが必要ではなくなる。
【００３２】依って、半導体素子又は半導体パッケージ
と、実装基板との間に熱膨張係数の違いによる熱応力が
生じて温度サイクルによる信頼性の低下が生じることを
防止し、製造過程でパッケージが水蒸気爆発が生じるお
それをなくし、半導体実装装置のリペアを容易にするこ
とができる。
と、実装基板との間に熱膨張係数の違いによる熱応力が
生じて温度サイクルによる信頼性の低下が生じることを
防止し、製造過程でパッケージが水蒸気爆発が生じるお
それをなくし、半導体実装装置のリペアを容易にするこ
とができる。
【００３３】請求項３、６の半導体実装装置ないしその
製造方法によれば、半導体素子又は半導体パッケージを
実装基板に対して加圧して該半導体素子又は半導体パッ
ケージの電極と実装基板の配線膜との間の電気的導通を
とるので、その間の接続に半田を加熱させて溶融させる
ことが必要ではなくなる。
製造方法によれば、半導体素子又は半導体パッケージを
実装基板に対して加圧して該半導体素子又は半導体パッ
ケージの電極と実装基板の配線膜との間の電気的導通を
とるので、その間の接続に半田を加熱させて溶融させる
ことが必要ではなくなる。
【００３４】依って、半導体素子又は半導体パッケージ
と、実装基板との間に熱膨張係数の違いによる熱応力が
生じて温度サイクルによる信頼性の低下が生じることを
防止し、製造過程でパッケージが水蒸気爆発が生じるお
それをなくし、半導体実装装置のリペアを容易にするこ
とができる。
と、実装基板との間に熱膨張係数の違いによる熱応力が
生じて温度サイクルによる信頼性の低下が生じることを
防止し、製造過程でパッケージが水蒸気爆発が生じるお
それをなくし、半導体実装装置のリペアを容易にするこ
とができる。
【００３５】請求項４、７によれば、加圧が、半導体素
子又は半導体パッケージを位置決め手段にて位置決めす
る放熱板をその半導体素子又は半導体パッケージを介し
て実装基板に対し、位置決めし加圧した状態で固定する
ことにより為されているので、放熱板を取り付けること
により自ずと必要な加圧もできる。
子又は半導体パッケージを位置決め手段にて位置決めす
る放熱板をその半導体素子又は半導体パッケージを介し
て実装基板に対し、位置決めし加圧した状態で固定する
ことにより為されているので、放熱板を取り付けること
により自ずと必要な加圧もできる。
【００３６】請求項５、８によれば、加圧が、半導体素
子又は半導体パッケージと実装基板を、それらを互いに
加圧した状態で一つの収納手段にて収納することにより
為されているので、収納手段に半導体素子あるいは半導
体パッケージと、実装基板を収納することにより自ずと
必要な加圧もできる。
子又は半導体パッケージと実装基板を、それらを互いに
加圧した状態で一つの収納手段にて収納することにより
為されているので、収納手段に半導体素子あるいは半導
体パッケージと、実装基板を収納することにより自ずと
必要な加圧もできる。
【００３７】請求項９の電子機器によれば、請求項１、
３、４又は５記載の半導体実装装置を少なくとも用いて
なるので、電子機器が請求項１、３、４又は５記載の半
導体実装装置の持つ効果を享受することができる。
３、４又は５記載の半導体実装装置を少なくとも用いて
なるので、電子機器が請求項１、３、４又は５記載の半
導体実装装置の持つ効果を享受することができる。
【００３８】
【図１】本発明半導体実装装置の第１の実施例を示す断
面図である。
面図である。
【図２】（Ａ）、（Ｂ）は図１に示す実施例を工程順に
示す断面図である。
示す断面図である。
【図３】本発明半導体実装装置の第２の実施例を示す断
面図である。
面図である。
【図４】（Ａ）、（Ｂ）は図３に示す実施例を工程順に
示す断面図である。
示す断面図である。
【図５】半導体素子あるいは半導体パッケージを実装基
板側に加圧する加圧手段の一例を示す断面図である。
板側に加圧する加圧手段の一例を示す断面図である。
【図６】半導体素子あるいは半導体パッケージを実装基
板側に加圧する加圧手段の別の例を示す断面図である。
板側に加圧する加圧手段の別の例を示す断面図である。
【図７】本発明に係る半導体実装装置を用いた電子機器
の一例を示す一部切り欠き斜視図である。
の一例を示す一部切り欠き斜視図である。
１、１ａ、１ｂ、・・・半導体実装装置、２・・・半導
体素子又は半導体パッケージ、３・・・電極（半田バン
プ）、４、４ａ・・・実装基板、６・・・配線膜、７・
・・ピン状体（コンタクトピン）、９・・・放熱板、１
０・・・位置決め手段、１３・・・収納手段（筐体）、
Ａ・・・筐体、Ｂ・・実装基板（マザーボード）、Ｃ・
・・本発明に係る半導体素子あるいは半導体パッケー
ジ。
体素子又は半導体パッケージ、３・・・電極（半田バン
プ）、４、４ａ・・・実装基板、６・・・配線膜、７・
・・ピン状体（コンタクトピン）、９・・・放熱板、１
０・・・位置決め手段、１３・・・収納手段（筐体）、
Ａ・・・筐体、Ｂ・・実装基板（マザーボード）、Ｃ・
・・本発明に係る半導体素子あるいは半導体パッケー
ジ。
Claims (9)
- 【請求項１】 半導体素子又は半導体素子を収納した半
導体パッケージの電極と、実装基板の配線膜の対応する
もの同士を接続してなる半導体実装装置において、 上記半導体素子又は半導体パッケージの電極と、実装基
板の配線膜の該電極と接続される部分とのいずれか一方
にピン状体を形成し、 上記のピン状体を他方の対応するものに突き刺して上記
半導体素子又は半導体パッケージの電極と上記実装基板
の配線膜とを接続してなることを特徴とする半導体実装
装置。 - 【請求項２】 半導体素子又は半導体素子を収納した半
導体パッケージの電極と、実装基板の配線膜の対応する
もの同士を接続してなる半導体実装装置の製造方法にお
いて、 半導体素子又は半導体パッケージの電極と、実装基板の
配線膜の該電極と接続される部分とのいずれか一方にピ
ン状体を形成し、 上記各ピン状体を他方の対応するものに突き刺して上記
半導体素子又は半導体パッケージの電極と上記実装基板
の配線膜とを接続することを特徴とする半導体実装装置
の製造方法。 - 【請求項３】 半導体素子又は半導体素子を収納した半
導体パッケージの電極と、実装基板の配線膜の対応する
もの同士を接続してなる半導体実装装置において、 上記半導体素子又は半導体パッケージの電極と、実装基
板の配線膜の該電極と接続される部分との間に異方性導
電材を介在させ、 上記半導体素子又は半導体パッケージを上記実装基板に
対して加圧して該半導体素子又は半導体パッケージの電
極と実装基板の配線膜との間の電気的導通をとってなる
ことを特徴とする半導体実装装置。 - 【請求項４】 加圧が、半導体素子又は半導体パッケー
ジを位置決め手段にて位置決めする放熱板をその半導体
素子又は半導体パッケージを介して実装基板に対し、位
置決めし加圧した状態で固定することにより為されてい
ることを特徴とする請求項３記載の半導体実装装置。 - 【請求項５】 加圧が、半導体素子又は半導体パッケー
ジと実装基板を、互いに加圧した状態で一つの収納手段
に収納することにより為されたことを特徴とする請求項
３記載の半導体実装装置。 - 【請求項６】 半導体素子又は半導体素子を収納した半
導体パッケージの電極と、実装基板の配線膜の対応する
もの同士を接続してなる半導体実装装置の製造方法にお
いて、 上記実装基板上に異方性導電材を介して上記半導体素子
又は半導体パッケージをその各電極が実装基板のそれと
対応する部分上に位置するように配置し、 その後、半導体素子又は半導体パッケージを実装基板に
対して加圧して該半導体素子又は半導体パッケージの電
極と実装基板の配線膜との間の電気的導通をとることを
特徴とする半導体実装装置の製造方法。 - 【請求項７】 加圧を、半導体素子又は半導体パッケー
ジを位置決め手段にて位置決めする放熱板をその半導体
素子又は半導体パッケージを介して実装基板に対し、位
置決めし加圧した状態で固定することにより為すことを
特徴とする請求項６記載の半導体実装装置の製造方法。 - 【請求項８】 加圧を、半導体素子又は半導体パッケー
ジと実装基板を、それらを互いに加圧した状態で一つの
収納手段にて収納することにより為すことを特徴とする
請求項６記載の半導体実装装置の製造方法。 - 【請求項９】 請求項１、３、４又は５記載の半導体実
装装置を少なくとも用いてなることを特徴とする電子機
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11032379A JP2000232129A (ja) | 1999-02-10 | 1999-02-10 | 半導体実装装置と、半導体実装装置の製造方法と、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11032379A JP2000232129A (ja) | 1999-02-10 | 1999-02-10 | 半導体実装装置と、半導体実装装置の製造方法と、電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232129A true JP2000232129A (ja) | 2000-08-22 |
Family
ID=12357330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11032379A Pending JP2000232129A (ja) | 1999-02-10 | 1999-02-10 | 半導体実装装置と、半導体実装装置の製造方法と、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232129A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100730A (ja) * | 2000-09-25 | 2002-04-05 | Taiyo Yuden Co Ltd | チップ部品組立体とその製造方法 |
| US7271084B2 (en) | 2003-01-10 | 2007-09-18 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
| WO2008078631A1 (ja) | 2006-12-26 | 2008-07-03 | International Business Machines Corporation | 回路基板上への半導体部品の搭載方法 |
| US7971349B2 (en) | 2008-03-26 | 2011-07-05 | Denso Corporation | Bump bonding method |
| JP2018107421A (ja) * | 2016-12-23 | 2018-07-05 | ルーメンス カンパニー リミテッド | マイクロｌｅｄモジュール及びその製造方法 |
| KR20180092731A (ko) * | 2017-02-10 | 2018-08-20 | 주식회사 루멘스 | 마이크로 엘이디 모듈 및 그 제조방법 |
-
1999
- 1999-02-10 JP JP11032379A patent/JP2000232129A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100730A (ja) * | 2000-09-25 | 2002-04-05 | Taiyo Yuden Co Ltd | チップ部品組立体とその製造方法 |
| US7271084B2 (en) | 2003-01-10 | 2007-09-18 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
| WO2008078631A1 (ja) | 2006-12-26 | 2008-07-03 | International Business Machines Corporation | 回路基板上への半導体部品の搭載方法 |
| US7674651B2 (en) | 2006-12-26 | 2010-03-09 | International Business Machines Corporation | Mounting method for semiconductor parts on circuit substrate |
| JP5160450B2 (ja) * | 2006-12-26 | 2013-03-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 回路基板上への半導体部品の搭載方法 |
| US7971349B2 (en) | 2008-03-26 | 2011-07-05 | Denso Corporation | Bump bonding method |
| JP2018107421A (ja) * | 2016-12-23 | 2018-07-05 | ルーメンス カンパニー リミテッド | マイクロｌｅｄモジュール及びその製造方法 |
| CN110100309A (zh) * | 2016-12-23 | 2019-08-06 | 株式会社流明斯 | 微型led模块及其制造方法 |
| EP3561870A4 (en) * | 2016-12-23 | 2020-11-25 | Lumens Co., Ltd. | MICRO-LED MODULE AND ITS MANUFACTURING PROCESS |
| KR20180092731A (ko) * | 2017-02-10 | 2018-08-20 | 주식회사 루멘스 | 마이크로 엘이디 모듈 및 그 제조방법 |
| KR102657114B1 (ko) * | 2017-02-10 | 2024-04-15 | 주식회사 루멘스 | 마이크로 엘이디 모듈 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| US6196871B1 (en) | Method for adjusting differential thermal expansion between an electrical socket and a circuit board | |
| JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4854770B2 (ja) | プリント基板ユニット及び電子機器 | |
| JP2000232129A (ja) | 半導体実装装置と、半導体実装装置の製造方法と、電子機器 | |
| JP5061668B2 (ja) | ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
| JP2003060353A (ja) | 電子部品ユニットおよびその製造方法 | |
| JP3879347B2 (ja) | モジュール基板接合方法 | |
| JP2010219180A (ja) | 電子部品実装構造および電子部品実装方法ならびに基板接続用部品 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003069179A (ja) | 電子部品実装基板複合体及びその組立実装方法 | |
| US4761880A (en) | Method of obtaining surface mount component planarity | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| JP2003124624A (ja) | ヒートコネクタ | |
| JP3348830B2 (ja) | はんだバンプボンディング装置およびはんだバンプボンディング方法 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JP2001267715A (ja) | 電子回路装置および基板接続用弾性体 | |
| JP3558498B2 (ja) | 半導体装置の製造方法 | |
| TW200529520A (en) | Thermocompression bonding apparatus and method, flexible circuit board manufactured by that method and electronic apparatus equipped with that circuit board | |
| JPH09326326A (ja) | 電子部品、配線基板及び電子部品の配線基板への実装構造 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP4026732B2 (ja) | 半導体装置、およびこの製造方法 | |
| JP3800889B2 (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041101 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050131 |