JP2018046253A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018046253A5 JP2018046253A5 JP2016182023A JP2016182023A JP2018046253A5 JP 2018046253 A5 JP2018046253 A5 JP 2018046253A5 JP 2016182023 A JP2016182023 A JP 2016182023A JP 2016182023 A JP2016182023 A JP 2016182023A JP 2018046253 A5 JP2018046253 A5 JP 2018046253A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- insulating portion
- insulating
- electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 32
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
Claims (9)
- 第1導電形の第1半導体領域と、
前記第1半導体領域の上に設けられた第2導電形の第2半導体領域と、
前記第2半導体領域の上に設けられた第1導電形の第3半導体領域と、
前記第1半導体領域中に第1絶縁部を介して設けられた第1電極と、
前記第1電極の上に設けられた第2絶縁部と、
前記第2絶縁部の上に設けられたゲート電極であって、
上方に向けて窪んだ第1凹部および第2凹部が設けられた下面と、
第1方向において前記第2半導体領域とゲート絶縁部を介して対面する第1側面と、
を有し、前記第1凹部は、前記第1方向において前記第2凹部と前記第1側面との間に位置し、前記第1凹部と前記第2凹部との間の前記第1方向における距離は、前記第1側面と前記第1凹部との間の前記第1方向における距離よりも長いゲート電極と、
前記第2半導体領域の上および前記第3半導体領域の上に設けられ、前記第2半導体領域、前記第3半導体領域、および前記第1電極と電気的に接続された第2電極と、
を備えた半導体装置。 - 前記第1電極は、上面と、第2側面と、前記第2側面と反対側の第3側面と、を有し、
前記上面と前記第2側面との間の第1角は、前記第1凹部と上下方向において並び、
前記上面と前記第3側面との間の第2角は、前記第2凹部と上下方向において並ぶ請求項1記載の半導体装置。 - 前記第2絶縁部は、
第1絶縁部分と、
前記ゲート電極と前記第1絶縁部分との間に設けられ、前記第1絶縁部分よりも誘電率が高い第2絶縁部分と、
を有する請求項1または2に記載の半導体装置。 - 前記第2絶縁部は、
第1絶縁部分と、
前記ゲート電極と前記第1絶縁部分との間に設けられ、前記第1絶縁部分よりもボロンを多く含む第2絶縁部分と、
を有する請求項1または2に記載の半導体装置。 - 前記第2絶縁部分は、上方に向けて突出した第1突出部および第2突出部を有し、
前記第1突出部は、前記第1凹部中に設けられ、
前記第2突出部は、前記第2凹部中に設けられた請求項3または4に記載の半導体装置。 - 第1導電形の第1半導体領域と、
前記第1半導体領域の上に設けられた第2導電形の第2半導体領域と、
前記第2半導体領域の上に設けられた第1導電形の第3半導体領域と、
前記第1半導体領域中に第1絶縁部を介して設けられた第1電極と、
前記第1電極の上に設けられた第2絶縁部と、
上方に向けて窪んだ凹部が設けられた下面を有し、前記第2絶縁部の上に設けられ、第1方向においてゲート絶縁部を介して前記第2半導体領域と対面し、前記凹部は前記第1電極の上面と前記第1電極の側面との間の角と上下方向において並ぶゲート電極と、
前記第2半導体領域の上および前記第3半導体領域の上に設けられ、前記第2半導体領域、前記第3半導体領域、および前記第1電極と電気的に接続された第2電極と、
を備えた半導体装置。 - 前記第2絶縁部は、
第1絶縁部分と、
前記ゲート電極と前記第1絶縁部分との間に設けられ、前記第1絶縁部分よりも誘電率が高い第2絶縁部分と、
を有する請求項6記載の半導体装置。 - 前記第2絶縁部は、
第1絶縁部分と、
前記ゲート電極と前記第1絶縁部分との間に設けられ、前記第1絶縁部分よりもボロンを多く含む第2絶縁部分と、
を有する請求項6記載の半導体装置。 - 上面に第1トレンチが形成された第1半導体層と、
前記第1トレンチの内壁に沿って設けられた第1絶縁層と、
前記第1絶縁層の上において前記第1トレンチ内の下部に設けられた第1電極と、
前記第1電極の上面に設けられた第2絶縁層と、
を有する半導体基板に対して、前記第1絶縁層および前記第2絶縁層の表面に沿って、前記第1絶縁層よりもエッチングレートが低い第3絶縁層を形成し、
前記第2絶縁層の上に前記第3絶縁層よりもエッチングレートが高い第4絶縁層を形成して前記第1トレンチを埋め込み、
前記第1絶縁層の一部、前記第3絶縁層の一部、および前記第4絶縁層の少なくとも一部を除去し、記第2絶縁層の上に位置する前記第3絶縁層の他の一部の上面に、上方に向けて突出した第1突出部および第2突出部を形成し、
前記第2絶縁層および前記第3絶縁層の前記他の一部の上にゲート電極を形成する半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016182023A JP6649216B2 (ja) | 2016-09-16 | 2016-09-16 | 半導体装置およびその製造方法 |
US15/448,126 US9947751B2 (en) | 2016-09-16 | 2017-03-02 | Semiconductor device and method of manufacturing the same |
CN201710377247.9A CN107833919B (zh) | 2016-09-16 | 2017-05-25 | 半导体装置及其制造方法 |
US15/943,147 US11011609B2 (en) | 2016-09-16 | 2018-04-02 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016182023A JP6649216B2 (ja) | 2016-09-16 | 2016-09-16 | 半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018046253A JP2018046253A (ja) | 2018-03-22 |
JP2018046253A5 true JP2018046253A5 (ja) | 2018-10-11 |
JP6649216B2 JP6649216B2 (ja) | 2020-02-19 |
Family
ID=61621311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016182023A Active JP6649216B2 (ja) | 2016-09-16 | 2016-09-16 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9947751B2 (ja) |
JP (1) | JP6649216B2 (ja) |
CN (1) | CN107833919B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6744270B2 (ja) * | 2017-09-20 | 2020-08-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6864640B2 (ja) | 2018-03-19 | 2021-04-28 | 株式会社東芝 | 半導体装置及びその制御方法 |
JP6970068B2 (ja) * | 2018-09-14 | 2021-11-24 | 株式会社東芝 | 半導体装置 |
JP7370781B2 (ja) * | 2019-09-24 | 2023-10-30 | 株式会社東芝 | 半導体装置 |
JP7317752B2 (ja) | 2020-03-17 | 2023-07-31 | 株式会社東芝 | 半導体装置 |
JP7354035B2 (ja) | 2020-03-19 | 2023-10-02 | 株式会社東芝 | 半導体装置 |
CN111524976B (zh) * | 2020-04-28 | 2021-08-17 | 电子科技大学 | 一种低栅电荷的功率mos器件及其制造方法 |
CN111599866A (zh) * | 2020-05-29 | 2020-08-28 | 电子科技大学 | 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法 |
JP7404204B2 (ja) | 2020-09-18 | 2023-12-25 | 株式会社東芝 | 半導体装置の製造方法 |
JP7474214B2 (ja) * | 2021-03-17 | 2024-04-24 | 株式会社東芝 | 半導体装置 |
US20230207682A1 (en) * | 2021-12-23 | 2023-06-29 | Vanguard International Semiconductor Corporation | Semiconductor device and method forming the same |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5059550A (en) * | 1988-10-25 | 1991-10-22 | Sharp Kabushiki Kaisha | Method of forming an element isolating portion in a semiconductor device |
US5075823A (en) | 1990-11-16 | 1991-12-24 | Video One Systems Ltd. | Color correcting system for fluorescent lighting |
JP2946920B2 (ja) * | 1992-03-09 | 1999-09-13 | 日本電気株式会社 | 半導体装置の製造方法 |
US5637898A (en) | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
US5998833A (en) | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
JP2003017436A (ja) * | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP3481934B1 (ja) * | 2002-06-21 | 2003-12-22 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
CN100461449C (zh) * | 2003-10-23 | 2009-02-11 | 富士通微电子株式会社 | 半导体装置和半导体装置的制造方法 |
JP2006202931A (ja) * | 2005-01-20 | 2006-08-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
TWI400757B (zh) * | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
US7385248B2 (en) | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
JP2008251825A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | 半導体記憶装置の製造方法 |
JP2008311260A (ja) * | 2007-06-12 | 2008-12-25 | Panasonic Corp | 半導体装置の製造方法 |
US8097916B2 (en) * | 2007-07-23 | 2012-01-17 | Infineon Technologies Austria Ag | Method for insulating a semiconducting material in a trench from a substrate |
JP5283216B2 (ja) * | 2008-07-31 | 2013-09-04 | 国立大学法人静岡大学 | 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置 |
US8889532B2 (en) * | 2011-06-27 | 2014-11-18 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
JP2013065774A (ja) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置およびその製造方法 |
US9184255B2 (en) * | 2011-09-30 | 2015-11-10 | Infineon Technologies Austria Ag | Diode with controllable breakdown voltage |
JP2012080133A (ja) * | 2012-01-23 | 2012-04-19 | Hitachi Ltd | 半導体装置の製造方法 |
JP2013182935A (ja) | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体装置およびその製造方法 |
US9029215B2 (en) * | 2012-05-14 | 2015-05-12 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device having a shield electrode structure |
US8642425B2 (en) * | 2012-05-29 | 2014-02-04 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
JP5802636B2 (ja) * | 2012-09-18 | 2015-10-28 | 株式会社東芝 | 半導体装置およびその製造方法 |
WO2014115600A1 (ja) * | 2013-01-22 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
JP5784665B2 (ja) | 2013-03-22 | 2015-09-24 | 株式会社東芝 | 半導体装置の製造方法 |
US9553184B2 (en) * | 2014-08-29 | 2017-01-24 | Nxp Usa, Inc. | Edge termination for trench gate FET |
JP2016062981A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2016063004A (ja) | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6203697B2 (ja) * | 2014-09-30 | 2017-09-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP6563639B2 (ja) * | 2014-11-17 | 2019-08-21 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016143786A (ja) * | 2015-02-03 | 2016-08-08 | 株式会社東芝 | 半導体装置 |
DE102015202764B4 (de) * | 2015-02-16 | 2018-05-30 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer Graben-Halbleitervorrichtung mit einem Isolierblock in einem Halbleitergraben und Halbleitervorrichtung |
JP6334438B2 (ja) * | 2015-03-10 | 2018-05-30 | 株式会社東芝 | 半導体装置 |
JP6495751B2 (ja) * | 2015-06-10 | 2019-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP6605870B2 (ja) * | 2015-07-30 | 2019-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DE102015215024B4 (de) * | 2015-08-06 | 2019-02-21 | Infineon Technologies Ag | Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements |
JP2017038015A (ja) * | 2015-08-12 | 2017-02-16 | 株式会社東芝 | 半導体装置 |
US9786770B1 (en) * | 2016-10-06 | 2017-10-10 | Nxp Usa, Inc. | Semiconductor device structure with non planar slide wall |
-
2016
- 2016-09-16 JP JP2016182023A patent/JP6649216B2/ja active Active
-
2017
- 2017-03-02 US US15/448,126 patent/US9947751B2/en active Active
- 2017-05-25 CN CN201710377247.9A patent/CN107833919B/zh active Active
-
2018
- 2018-04-02 US US15/943,147 patent/US11011609B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018046253A5 (ja) | ||
SG10201803335UA (en) | Three-Dimensional Semiconductor Device And Method Of Fabricating The Same | |
SG10201805781QA (en) | Semiconductor memory device and method of fabricating the same | |
JP2012182446A5 (ja) | ||
SG10201805060XA (en) | Semiconductor device and method of manufacturing the same | |
JP2017005117A5 (ja) | ||
JP2018117016A5 (ja) | ||
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
JP2019054071A5 (ja) | ||
JP2012195574A5 (ja) | 半導体装置 | |
JP2015226056A5 (ja) | ||
JP2019054087A5 (ja) | ||
JP2012015500A5 (ja) | ||
JP2012169611A5 (ja) | 半導体装置 | |
JP2012256836A5 (ja) | 半導体装置 | |
JP2010114152A5 (ja) | ||
JP2006186303A5 (ja) | ||
JP2015103586A5 (ja) | ||
JP2013102140A5 (ja) | 半導体装置 | |
JP2015216367A5 (ja) | ||
WO2015130549A3 (en) | Selective conductive barrier layer formation | |
JP2014204047A5 (ja) | ||
JP2012209547A5 (ja) | ||
JP2018026564A5 (ja) | 半導体装置 | |
JP2014175518A5 (ja) |