JP2017168701A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017168701A
JP2017168701A JP2016053319A JP2016053319A JP2017168701A JP 2017168701 A JP2017168701 A JP 2017168701A JP 2016053319 A JP2016053319 A JP 2016053319A JP 2016053319 A JP2016053319 A JP 2016053319A JP 2017168701 A JP2017168701 A JP 2017168701A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
sealing resin
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016053319A
Other languages
English (en)
Other versions
JP6524003B2 (ja
Inventor
正次 岩本
Masatsugu Iwamoto
正次 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016053319A priority Critical patent/JP6524003B2/ja
Priority to US15/252,158 priority patent/US10062627B2/en
Priority to TW106103789A priority patent/TWI660467B/zh
Priority to CN201710117299.2A priority patent/CN107204297A/zh
Publication of JP2017168701A publication Critical patent/JP2017168701A/ja
Application granted granted Critical
Publication of JP6524003B2 publication Critical patent/JP6524003B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】加熱時の反り等を抑制することを可能にした半導体装置を提供する。
【解決手段】実施形態の半導体装置１は、基板２と、基板２上に実装された半導体チップ３、４と、半導体チップ３、４を封止する封止樹脂層５と、封止樹脂層５の少なくとも上面を覆うように設けられ、亜鉛、アルミニウム、およびマンガンからなる群より選ばれる少なくとも１つの金属、前記金属を含む合金、金属酸化物、金属窒化物、および金属酸窒化物から選ばれる少なくとも１つを含む膜６とを具備する。
【選択図】図１

Description

本発明は半導体装置に関する。
ＮＡＮＤ型フラッシュメモリ等のメモリチップを内蔵する半導体記憶装置においては、小型化と高容量化が急速に進められている。半導体記憶装置のような半導体装置では、小型化と高容量化を両立させるために、例えば配線基板上に複数のメモリチップ等の半導体チップを順に積層し、これら半導体チップを樹脂層で封止した構成が適用されている。さらに、半導体装置を薄型化するために、封止樹脂層の厚さ、具体的には半導体チップ上の樹脂厚を削減することが行われている。樹脂厚を削減した半導体装置では、半田リフロー工程等の加熱処理工程で反りが大きくなるという問題がある。
積層された半導体チップを樹脂層で封止した半導体装置においては、常温時に封止樹脂層の上面が凸状となる反りが生じ、加熱時に封止樹脂層の上面が凹状となる反りが生じることが一般的である。このような反りが半導体チップ上の樹脂厚を削減することで大きくなり、特に加熱時の反り量が増大しやすい。半導体装置の反りを抑制するために、封止樹脂材料の物性値、基板材料の物性値、基板の厚さ等を調整することが行われているが、これらは材料コストや基板コスト等を増加させる要因となる。また場合によっては、材料物性値や基板厚さ等の調整だけでは、反りを公差内に抑えることができないこともある。このような点から、半導体装置の製造コストの増加を抑えた上で、半導体装置の反りを抑制することを可能にする技術が求められている。
米国特許出願公開第２０１３／０００６２７５８号明細書
本発明が解決しようとする課題は、加熱時の反り等を抑制することを可能にした半導体装置を提供することにある。
実施形態の半導体装置は、基板と、基板上に実装された半導体チップと、半導体チップを封止する封止樹脂層と、封止樹脂層の少なくとも上面を覆うように設けられ、亜鉛、アルミニウム、およびマンガンからなる群より選ばれる少なくとも１つの金属、前記金属を含む合金、金属酸化物、金属窒化物、および金属酸窒化物から選ばれる少なくとも１つを含む反り調整膜とを具備する。
第１の実施形態による半導体装置を示す断面図である。 第１の実施形態による半導体装置の変形例を示す断面図である。 第２の実施形態による半導体装置を示す断面図である。 第３の実施形態による半導体装置を示す断面図である。
以下、実施形態の半導体装置について、図面を参照して説明する。なお、各実施形態において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中の上下等の方向を示す用語は、特に明記が無い場合には後述する基板の半導体チップの搭載面を上とした場合の相対的な方向を示し、重力加速度方向を基準とした現実の方向とは異なる場合がある。
（第１の実施形態）
図１は第１の実施形態による半導体装置の構成を示す断面図である。図１に示す半導体装置１は、基板２と、基板２上に搭載された半導体チップ３、４と、半導体チップ３、４を封止する封止樹脂層５と、封止樹脂層５の上面５ａを覆うように設けられた反り調整膜６とを具備している。反り調整膜６は図２に示すように、封止樹脂層５の上面５ａのみならず、封止樹脂層５の側面および基板２の側面まで覆うように設けてもよい。ただし、後に詳述するように、反り調整膜６の効果と製造コスト等との関係から、反り調整膜６は封止樹脂層５の上面５ａのみを覆うように設けることが好ましい。
基板２としては、例えば絶縁樹脂基板の表面や内部に配線網（図示せず）を設けた配線基板が用いられ、具体的にはガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線板（多層プリント基板等）が用いられる。プリント配線板等の配線基板２は、通常、配線網としてＣｕ層７を有している。配線基板２は、外部端子の形成面となる第１の表面２ａと、半導体チップ３、４の搭載面となる第２の表面２ｂとを有している。配線基板２の第１の面２ａは、外部電極８を有している。
配線基板２の外部電極８上には、図示を省略した外部端子が形成される。半導体装置１をＢＧＡパッケージとして使用する場合、外部端子は半田ボールや半田メッキ等を用いた突起端子で構成される。半導体装置１をＬＧＡパッケージとして使用する場合には、外部端子としてＡｕメッキ等を用いた金属ランドが適用される。半導体チップ３、４の搭載面となる配線基板２の第２の表面２ｂは、内部電極９を有している。内部電極９の少なくとも一部は、配線基板２の配線網や外部電極８を介して外部端子と電気的に接続される。
配線基板２の第２の面２ｂ上には、複数の第１半導体チップ３が搭載されている。第１半導体チップ３は、それぞれの電極パッドが露出するように階段状に積層されている。第１半導体チップ３の具体例としては、ＮＡＮＤ型フラッシュメモリのようなメモリチップが挙げられるが、これに限られるものではない。図１は４個の半導体チップ３を階段状に積層し、その上に階段方向を逆にして４個の半導体チップ３を配置した構造を示しているが、第１半導体チップ３の配線基板２に対する搭載数や搭載構造はこれに限定されるものではない。第１半導体チップ３の搭載数は、１個または複数個のいずれでもよい。
複数の第１半導体チップ３のうち、１段目から４段目の第１半導体チップ３は図示を省略した接着層を介して配線基板２の第２の面２ｂ上に順に接着されている。１段目から４段目の第１半導体チップ３の電極パッドは、それらを階段状にずらして積層することで上方に向けて露出されており、配線基板２の内部電極９とボンディングワイヤ１０を介して電気的に接続されている。４段目の第１半導体チップ３上には、５段目から８段目の第１半導体チップ３が電極パッドを露出させるように階段方向を逆にした状態で積層されている。５段目から８段目の第１半導体チップ３の電極パッドは、内部電極９とボンディングワイヤ１０を介して電気的に接続されている。
配線基板２の第２の面２ｂ上には、さらに第２半導体チップ４が搭載されている。第２半導体チップ４の電極パッドは、配線基板２の内部電極９とボンディングワイヤ１１を介して電気的に接続されている。第２半導体チップ４としては、第１半導体チップ３としてのメモリチップと外部機器との間でデジタル信号を送受信するコントローラチップやインターフェースチップ、ロジックチップ、ＲＦチップ等のシステムＬＳＩチップが挙げられる。第２半導体チップ４は、第１半導体チップ３のうちの１段目の第１半導体チップ３を配線基板２の第２の面２ｂ上に接着する接着層内に埋め込んでもよい。第２半導体チップ４は第１半導体チップ３上に配置してもよいが、第２半導体チップ４を配線基板２の第２の面２ｂ上に搭載することで、システムＬＳＩチップ等の第２半導体チップ４から配線基板２までの配線長を短縮することができ、半導体装置１の高速化対応が可能になる。
配線基板２の第２の面２ｂ上には、第１半導体チップ３や第２半導体チップ４をボンディングワイヤ１０、１１と共に封止するように、エポキシ樹脂等の絶縁樹脂を用いた封止樹脂層５が例えばモールド成形されている。封止樹脂層５の第１半導体チップ３上における厚さは特に限定されるものではないが、半導体装置１の薄型化を図る上で３００μｍ以下とすることが好ましい。第１半導体チップ３としてＮＡＮＤ型フラッシュメモリのようなメモリチップを内蔵する半導体装置（半導体記憶装置）１は、携帯型電子機器等に搭載するにあたって薄型化することが求められている。このような点から、半導体チップ３上の樹脂厚は１５０μｍ以下とすることがより好ましい。なお、第１半導体チップ３の封止性とレーザマーキングの刻印深さを考慮して、半導体チップ３上の樹脂厚は５０μｍ以上とすることが好ましい。
封止樹脂層５の上面５ａには、半導体装置１の反り、特に加熱時における反りを抑制する反り調整膜６が設けられている。反り調整膜６は、例えばスパッタ法や蒸着法等により封止樹脂層５上に形成される。反り調整膜６の形成材料としては、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、およびマンガン（Ｍｎ）からなる群より選ばれる少なくとも１つの金属、前記金属を含む合金、金属酸化物、金属窒化物、および金属酸窒化物から選ばれる少なくとも１つが挙げられる。ここで、封止樹脂層５を形成する樹脂材料は弾性率が低く、例えばエポキシ樹脂のヤング率は３０ＧＰａ程度である。これに対して、上述した金属（Ｚｎ、Ａｌ、Ｍｎ）のヤング率はいずれも３０ＧＰａを超えている。
このような封止樹脂層５より高弾性率を有する材料を用いた反り調整膜６を封止樹脂層５上に形成することによって、例えば半導体装置１を常温（２５℃）から２次実装温度（例えば２５０℃）まで加熱した際の封止樹脂層５の膨張が抑制される。従って、加熱時における半導体装置１の反りを抑制することができる。反り調整膜６のヤング率は３０ＧＰａを超えることが好ましく、さらに５０ＧＰａ以上であることがより好ましい。加熱時における封止樹脂層５の膨張を抑制するにあたって、上述した金属（Ｚｎ、Ａｌ、Ｍｎ）を含む合金膜も同様な弾性率を有するため、合金膜を用いた反り調整膜６によっても同様な効果を得ることができる。
さらに、金属膜や合金膜に代えて、金属酸化物膜、金属窒化物膜、金属酸窒化物膜等の金属化合物膜を反り調整膜６として用いてもよい。金属化合物膜は、上述した金属膜や合金膜と同等もしくはそれ以上の弾性率を有しており、さらに硬度も大きいことから、加熱時の封止樹脂層５の膨張を抑制することができる。反り調整膜６に用いる金属化合物としては、特に限定されるものではないが、アルミナ（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ２）、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）等の金属酸化物、窒化珪素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）等の金属窒化物、酸窒化珪素（ＳｉＯＮ）、サイアロン（ＳｉＡｌＯＮ）等の金属酸窒化物が例示される。
反り調整膜６の形成材料は、さらに銅（Ｃｕ）の熱膨張係数（１６．２×１０−６℃）を超える熱膨張係数を有することが好ましい。前述したように、配線基板２は配線網としてＣｕ層７を有することが一般的である。半導体チップ３上の樹脂厚を削減した半導体装置１においては、加熱時に配線基板２（特にＣｕ層７）の膨張を封止樹脂層５で抑制する機能が低下する。このため、薄型の半導体装置１では加熱時に封止樹脂層５の上面５ａが凹状に変形する反り量が増大する。このような点に対して、Ｃｕ層７より熱膨張係数が大きい材料を用いた反り調整膜６を封止樹脂層５上に形成することによって、Ｃｕ層７の熱膨張に伴う半導体装置１の反り、すなわち封止樹脂層５の上面５ａが凹状に変形する半導体装置１の反りを抑制することができる。
上述した反り調整膜６の形成材料のうち、熱膨張係数（α）がＣｕより大きい材料としては、Ｚｎ（α＝３０．２×１０−６℃）、Ａｌ（α＝２３．７×１０−６℃）、Ｍｎ（α＝２１．６×１０−６℃）等の金属、あるいはこれら金属を含む合金が挙げられる。表１に反り調整膜６の形成材料（金属材料）のヤング率および熱膨張係数を示す。反り調整膜６の形成材料の熱膨張係数（α）は、１６．２×１０−６℃を超えることが好ましく、さらに２０×１０−６℃以上であることがより好ましい。
Figure 2017168701
反り調整膜６の厚さは０．５μｍ以上５μｍ以下であることが好ましい。反り調整膜６の厚さが０．５μｍ未満であると、加熱時における封止樹脂層５の膨張を抑制する効果を十分に得ることができないおそれがある。一方、反り調整膜６の厚さが５μｍを超えると、スパッタ法等で封止樹脂層５上に形成する際の反り調整膜６の密着性が低下しやすい。その場合、加熱時における封止樹脂層５の膨張や配線基板２（特にＣｕ層７）の膨張に伴う封止樹脂層５の変形を十分に抑制することができない。さらに、反り調整膜６の厚さを厚くすると、それ自体の形成コストが増大すると共に、半導体装置１の薄型化が損なわれる。反り調整膜６の厚さは１μｍ以上３μｍ以下であることがより好ましい。
上述したように、封止樹脂層５の形成材料より弾性率が高い材料を用いた反り調整膜６を封止樹脂層５上に形成することによって、加熱時における封止樹脂層５の膨張を抑制することができる。さらに、上記した弾性率を満足させつつ、Ｃｕ層７より熱膨張係数が大きい材料を用いた反り調整膜６を適用することで、加熱時におけるＣｕ層７の熱膨張に伴う封止樹脂層５の反りを抑制することができる。これらによって、半導体チップ３上の樹脂厚を削減して薄型化した半導体装置１の加熱時における反り量、特に封止樹脂層５の上面５ａが凹状に変形する反り量を減少することができる。さらに、反り調整膜６により半導体装置１の反りを抑制するため、半導体装置１の製造コストの上昇を抑えることができる。従って、薄型で反りの少ない半導体装置１を低コストで提供することが可能になる。
実施形態の半導体装置１、すなわち封止樹脂層５上に設けられた反り調整膜６を有する半導体装置１、および反り調整膜６を有しない以外は実施形態と同一構成を有する半導体装置の温度と反り量との関係を測定した。測定結果において、反り量がプラスの値の場合には封止樹脂層５の上面５ａが凸状に変形した反りを示し、反り量がマイナスの値の場合には封止樹脂層５の上面５ａが凹状に変形した反りを示す。半導体装置１は常温時には封止樹脂層５の上面５ａが凸状に反っている。凸状に反った半導体装置１を加熱すると、凸状の封止樹脂層５が平行状態から凹状方向に変形する。
反り調整膜６を有しない場合には、常温時に凸状に反った半導体装置が加熱時に凹状になるまで変形することが確認された。すなわち、常温時には反り量がプラスの値であるのに対し、加熱時には反り量がマイナスの値まで変化する。このように、反り調整膜６を有しない半導体装置は加熱時の反り量が大きく、半導体装置に求められる反りの公差を超えてしまうおそれが大きい。これに対して、反り調整膜６を有する場合には、常温時に凸状に反った半導体装置１が加熱時に変形するものの、変形量自体は小さく、加熱時の反り量はプラスの値内に留まっていることが確認された。すなわち、反り調整膜６を有する半導体装置１によれば、加熱時の反り量を小さく抑えることができる。
反り調整膜６は、前述したように封止樹脂層５の上面５ａのみを覆うように設けてもよいし、あるいは封止樹脂層５の側面および基板２の側面まで覆うように設けてもよい。ここで、反り調整膜６を封止樹脂層５全体および基板２の側面まで覆うように設ける場合には、半導体装置１を個片化した後に反り調整膜６を形成する必要があるのに対し、反り調整膜６を封止樹脂層５の上面５ａのみに設ける場合には、ウエハ工程で反り調整膜６を形成することができるため、反り調整膜６の形成コストを低減することができる。一方、反り調整膜６による反りの抑制効果は、上述したように反り調整膜６を封止樹脂層５の上面５ａに設けることで得ることができる。従って、反り調整膜６は封止樹脂層５の上面５ａのみを覆うように設けることによって、半導体装置１の製造コストの増加を抑制しつつ、良好な反りの抑制効果を得ることができる。
（第２の実施形態）
図３は第２の実施形態による半導体装置の構成を示す断面図である。図３に示す半導体装置２１は、図１に示す半導体装置１の各構成に加えて、反り調整膜６の表面、封止樹脂層５の側面、および基板２の側面を覆うように設けられた導電性シールド層２２を具備する。導電性シールド層２２は、半導体チップ３、４や配線基板２から放射される不要電磁波の漏洩を防止したり、外部機器から放射される電磁波が半導体チップ３、４に悪影響を及ぼすことを防止する機能を有する。例えば、半導体チップ３が磁気抵抗メモリ（ＭＲＡＭ）素子を有する場合、外部から半導体装置２１内に侵入する電磁波を遮断する必要がある。このような半導体装置２１では、導電性シールド層２２を設けることが有効である。
導電性シールド層２２は、配線基板２内のグランド配線と電気的に接続するように設けられる。グランド配線に対して導電性シールド層２２を電気的に接続するために、グランド配線の一部は配線基板２の側面から露出している。導電性シールド層２２は、グランド配線の配線基板２の側面に露出した部分と電気的に接続されている。導電性シールド層２２は、例えば個片化された半導体装置の表面に、例えば銅、銀、ニッケル等の金属材料をスパッタすることにより形成される。導電性シールド層２２の厚さは、その抵抗率に基づいて設定することが好ましい。例えば、導電性シールド層２２の抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、導電性シール膜２２の厚さを設定することが好ましく、これにより封止樹脂層５からの不要電磁波の漏洩や外部機器から放射される電磁波の封止樹脂層５内への侵入等を再現性よく抑制することができる。
反り調整膜６と導電性シールド層２２は、上述したように封止樹脂層５上にその順で形成する場合に限らず、封止樹脂層５上に導電性シールド層２２を形成し、その上に反り調整膜６を形成してもよい。ただし、反り調整膜６は封止樹脂層５の上面５ａのみに設けた場合にも反りの抑制効果を得られるのに対し、導電性シールド層２２はその効果を発揮させる上で封止樹脂層５の全面および配線基板２の側面を覆うように形成することが好ましい。このため、半導体装置を個片化する前に反り調整膜６を封止樹脂層５上に形成し、半導体装置を個片化した後に導電性シールド層２２を形成することが好ましい。さらに、反り調整膜６を封止樹脂層５上に直接形成することで、反り調整膜６の封止樹脂層５に対する密着性が向上し、加熱時の封止樹脂層５の膨張を効果的に抑制することができる。
（第３の実施形態）
図４は第３の実施形態による半導体装置の構成を示す断面図である。図４に示す半導体装置３１は、図３に示す半導体装置２１の各構成に加えて、導電性シールド層２２の表面を覆うように設けられた保護層３２を具備している。保護層３２の形成材料には、例えばステンレスのような耐食性に優れる材料を用いることが好ましい。反り調整膜６や導電性シールド層２２を有する半導体装置の表面を保護層３２で覆うことによって、大気中の水分等による反り調整膜６や導電性シールド層２２の機能低下を抑制することができる。ここでは、保護層３２を導電性シールド層２２上に設けた例を説明したが、導電性シールド層２２が不要な場合には反り調整膜６上に保護層３２を設けてもよい。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，２１，３１…半導体装置、２…配線基板、３，４…半導体チップ、５…封止樹脂層、６…反り調整膜、２２…導電性シールド層、３２…保護層。

Claims (5)

  1. 基板と、
    前記基板上に実装された半導体チップと、
    前記半導体チップを封止する封止樹脂層と、
    前記封止樹脂層の少なくとも上面を覆うように設けられ、亜鉛、アルミニウム、およびマンガンからなる群より選ばれる少なくとも１つの金属、前記金属を含む合金、金属酸化物、金属窒化物、および金属酸窒化物から選ばれる少なくとも１つを含む膜と
    を具備する半導体装置。
  2. 前記膜は、３０ＧＰａを超えるヤング率および１６．２×１０−６℃を超える熱膨張係数を有する、請求項１に記載の半導体装置。
  3. 前記膜は０．５μｍ以上５μｍ以下の厚さを有する、請求項１または請求項２に記載の半導体装置。
  4. 前記半導体チップ上における前記封止樹脂層の厚さが３００μｍ以下である、請求項１ないし請求項３のいずれか１項に記載の半導体装置。
  5. 前記膜は、前記封止樹脂層の上面のみを覆うように設けられており、
    さらに、前記膜の表面、前記封止樹脂層の側面、および前記基板の側面を覆うように設けられた、導電性シールド層および保護層から選ばれる少なくなくとも１つを具備する、請求項１ないし請求項４のいずれか１項に記載の半導体装置。
JP2016053319A 2016-03-17 2016-03-17 半導体装置 Active JP6524003B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016053319A JP6524003B2 (ja) 2016-03-17 2016-03-17 半導体装置
US15/252,158 US10062627B2 (en) 2016-03-17 2016-08-30 Semiconductor device
TW106103789A TWI660467B (zh) 2016-03-17 2017-02-06 半導體裝置及形成其之方法
CN201710117299.2A CN107204297A (zh) 2016-03-17 2017-03-01 半导体装置及形成半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053319A JP6524003B2 (ja) 2016-03-17 2016-03-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2017168701A true JP2017168701A (ja) 2017-09-21
JP6524003B2 JP6524003B2 (ja) 2019-06-05

Family

ID=59847053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053319A Active JP6524003B2 (ja) 2016-03-17 2016-03-17 半導体装置

Country Status (4)

Country Link
US (1) US10062627B2 (ja)
JP (1) JP6524003B2 (ja)
CN (1) CN107204297A (ja)
TW (1) TWI660467B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022505927A (ja) * 2018-10-30 2022-01-14 長江存儲科技有限責任公司 Ｉｃパッケージ
US11825656B2 (en) 2018-12-07 2023-11-21 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113414A (ja) * 2017-01-13 2018-07-19 新光電気工業株式会社 半導体装置とその製造方法
CN107768313A (zh) * 2017-10-24 2018-03-06 南京矽邦半导体有限公司 一种半导体装置及其制作方法
JP7042713B2 (ja) * 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
JP2020150145A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
JP7343989B2 (ja) * 2019-03-19 2023-09-13 日東電工株式会社 封止用シート
US11508668B2 (en) * 2020-12-03 2022-11-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP2023096595A (ja) * 2021-12-27 2023-07-07 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199543A (ja) * 1982-05-17 1983-11-19 Toshiba Corp 半導体装置のパツケ−ジ
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP2015207603A (ja) * 2014-04-17 2015-11-19 株式会社デンソー 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127212A (ja) 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置および半導体装置の製造方法
KR100891269B1 (ko) 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP2002359345A (ja) 2001-03-30 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7064426B2 (en) 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
KR100517075B1 (ko) 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
US7180173B2 (en) * 2003-11-20 2007-02-20 Taiwan Semiconductor Manufacturing Co. Ltd. Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
JP2006019425A (ja) 2004-06-30 2006-01-19 Sony Corp 回路モジュール体及びその製造方法
JP4815905B2 (ja) 2005-07-11 2011-11-16 株式会社デンソー 半導体装置およびその製造方法
JP2007242888A (ja) 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
CN101617400A (zh) 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
JP2008305948A (ja) 2007-06-07 2008-12-18 Denso Corp 半導体装置およびその製造方法
US7923846B2 (en) * 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
JP4977183B2 (ja) 2009-09-30 2012-07-18 株式会社東芝 半導体装置
JP2011146486A (ja) 2010-01-13 2011-07-28 Panasonic Corp 光学デバイスおよびその製造方法ならびに電子機器
JP2013062328A (ja) 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
JP5936968B2 (ja) 2011-09-22 2016-06-22 株式会社東芝 半導体装置とその製造方法
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
JP2014167973A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199543A (ja) * 1982-05-17 1983-11-19 Toshiba Corp 半導体装置のパツケ−ジ
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP2015207603A (ja) * 2014-04-17 2015-11-19 株式会社デンソー 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022505927A (ja) * 2018-10-30 2022-01-14 長江存儲科技有限責任公司 Ｉｃパッケージ
JP7303294B2 (ja) 2018-10-30 2023-07-04 長江存儲科技有限責任公司 Ｉｃパッケージ
US11825656B2 (en) 2018-12-07 2023-11-21 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same

Also Published As

Publication number Publication date
TWI660467B (zh) 2019-05-21
JP6524003B2 (ja) 2019-06-05
US10062627B2 (en) 2018-08-28
TW201810552A (zh) 2018-03-16
CN107204297A (zh) 2017-09-26
US20170271231A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6524003B2 (ja) 半導体装置
TWI501378B (zh) 積層型半導體裝置及其製造方法
US9299678B2 (en) Semiconductor package and manufacturing method therefor
JP5387685B2 (ja) 半導体装置の製造方法
US20050098879A1 (en) Semiconductor package having ultra-thin thickness and method of manufacturing the same
TW201711144A (zh) 具有可路由囊封的傳導基板的半導體封裝及方法
WO2008093586A1 (ja) 樹脂封止型半導体装置およびその製造方法
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
JPWO2006100768A1 (ja) 半導体装置及びその製造方法
JP3724954B2 (ja) 電子装置および半導体パッケージ
TWI754785B (zh) 積體電路封裝以及用於製造積體電路封裝的方法
TWI707434B (zh) 半導體封裝及其製造方法
US11152315B2 (en) Electronic device package and method for manufacturing the same
JP2012015225A (ja) 半導体装置
JP2003204020A (ja) 半導体装置
US20150091152A1 (en) External connection terminal, semiconductor package having external connection terminal and method of manufacturing the same
US20210111109A1 (en) Flat no-lead package with surface mounted structure
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
TWI830314B (zh) 半導體裝置
KR20210017271A (ko) 반도체 패키지
TWI416698B (zh) 半導體封裝結構
US20190139860A1 (en) Package structure
JP2011233610A (ja) 半導体装置
JP2022094661A (ja) 絶縁回路基板、および、絶縁回路基板の製造方法
KR20140078104A (ko) 광소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180824

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190426

R150 Certificate of patent or registration of utility model

Ref document number: 6524003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350