JP7303294B2 - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ Download PDF

Info

Publication number
JP7303294B2
JP7303294B2 JP2021523013A JP2021523013A JP7303294B2 JP 7303294 B2 JP7303294 B2 JP 7303294B2 JP 2021523013 A JP2021523013 A JP 2021523013A JP 2021523013 A JP2021523013 A JP 2021523013A JP 7303294 B2 JP7303294 B2 JP 7303294B2
Authority
JP
Japan
Prior art keywords
package
chips
marking plate
major surface
plastic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021523013A
Other languages
English (en)
Other versions
JP2022505927A (ja
Inventor
ゾウ・ホウデ
チェン・ペン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022505927A publication Critical patent/JP2022505927A/ja
Application granted granted Critical
Publication of JP7303294B2 publication Critical patent/JP7303294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92165—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)

Description

半導体製造において、集積回路（ＩＣ）パッケージングは、物理的損傷、腐食などを防止する支持ケース内に集積回路の１つまたは複数の半導体ダイ（ＩＣチップとも呼ばれる）をカプセル化する半導体デバイス製造のステップである。カプセル化された半導体ダイを備えた支持ケースは、ＩＣパッケージと呼ばれる。ＩＣパッケージは、識別およびトレーサビリティのためにレーザマーキングされ得る。
本開示の態様は、集積回路（ＩＣ）パッケージを提供する。ＩＣパッケージは、パッケージ基板と、１つまたは複数のＩＣチップと、マーキングプレートと、プラスチック構造とを含む。１つまたは複数のＩＣチップは、パッケージ基板と相互接続される。マーキングプレートは、第１の主表面と、第２の主表面とを有する。マーキングプレートは、第１の主表面を１つまたは複数のＩＣチップに向けて１つまたは複数のＩＣチップ上に積み重ねられる。プラスチック構造は、マーキングプレートの第２の主表面がＩＣパッケージの外面の一部になる状態で、１つまたは複数のＩＣチップおよびマーキングプレートをカプセル化するように構成される。
いくつかの例では、マーキングプレートは、半導体材料、セラミック材料、金属材料、金属合金材料のうちの少なくとも１つで形成される。一例では、マーキングプレートは、階段構造を有するように構成され、第１の主表面は、第２の主表面とは異なる表面積（例えば、これより小さな表面積）を有する。別の例では、マーキングプレートは、第１の主表面および第２の主表面が同じ表面積を有する矩形の直方体形状を有するように構成される。
一実施形態では、ＩＣパッケージは、１つまたは複数のＩＣチップをパッケージ基板に相互接続するように構成された複数の結合ワイヤを含む。プラスチック構造は、複数の結合ワイヤをカプセル化するように構成される。
ＩＣパッケージは、ボールグリッドアレイ（ＢＧＡ）パッケージ、クアッドフラットパッケージ（ＱＦＰ）、クアッドフラットノンリード（ＱＦＮ）パッケージ、ランドグリッドアレイ（ＬＧＡ）パッケージ、およびピングリッドアレイ（ＰＧＡ）の１つであることが、留意される。
いくつかの実施形態では、隣接するＩＣチップは、ずらされ、ＩＣパッケージ内の複数のＩＣチップは、ジグザグパターンで積み重ねられる。
本開示の一態様によれば、マーキングプレートは、プラスチック構造よりも優れたレーザ透過防止特性を有する。例えば、マーキングプレートのレーザ透過深さは、プラスチック構造内のレーザ透過深さよりも短い。いくつかの例では、マーキングプレートは、プラスチック構造より高い剛性を有する。本開示の別の態様によれば、マーキングプレートは、１つまたは複数のＩＣチップと実質的に等しい熱膨張係数（ＣＴＥ）を有する。本開示の別の態様によれば、マーキングプレートは、プラスチック構造よりも優れた熱伝導率を有する。したがって、マーキングプレートは、動作中にＩＣチップによって生成された熱をＩＣパッケージの外面に伝達することができる。
本開示の態様は、集積回路（ＩＣ）パッケージを製造するための方法を提供する。方法は、パッケージ基板上に１つまたは複数のＩＣチップを積み重ねることと、マーキングプレートを、第１の主表面を１つまたは複数のＩＣチップに向けて１つまたは複数のＩＣチップ上に積み重ねることと、マーキングプレートの第２の主表面がＩＣパッケージの外面の一部になる状態で、１つまたは複数のＩＣチップおよびマーキングプレートをカプセル化するプラスチック構造を形成することとを含む。
一例では、方法は、マーキングプレートおよび１つまたは複数のＩＣチップをプラスチック構造内にカプセル化することと、プラスチック構造を研削してマーキングプレートの第２の主表面を露出させることとを含む。さらに、方法は、マーキングプレートの第２の主表面上にレーザマーキングすることを含む。
本開示の態様は、添付の図とともに読むことにより、以下の詳細な説明から最もよく理解される。業界の標準的な慣行に従い、様々な機能は、一定の比率で描かれていないことが、留意される。実際、議論を明確にするために、様々な機能の寸法は、任意に拡大または縮小され得る。
いくつかの実施形態による集積回路（ＩＣ）パッケージ１００の断面図である。 いくつかの実施形態による別のＩＣパッケージ２００の断面図である。 本開示の一実施形態によるプロセス例３００の概要を示すフローチャートである。 いくつかの実施形態による製造プロセス中のＩＣパッケージ１００の断面図である。 いくつかの実施形態による製造プロセス中のＩＣパッケージ１００の別の断面図である。 いくつかの実施形態による製造プロセス中のＩＣパッケージ１００の別の断面図である。
以下の開示は、提供された主題の異なる特徴を実施するための多くの異なる実施形態または例を提供する。本開示を簡略化するために、構成要素および配置の特有の例が、以下に説明される。当然ながら、これらは単なる例であり、限定することを意図したものではない。例えば、以下の説明における第２の特徴を覆ったまたはその上の第１の特徴の形成は、第１および第２の特徴が直接接触して形成される実施形態を含むことができ、また、第１および第２の特徴が直接接触しないように、第１と第２の特徴との間に追加の特徴が配置され得る実施形態を含むこともできる。加えて、本開示は、様々な例において参照数字および／または文字を繰り返すことができる。この繰り返しは、単純さおよび明快さを目的としており、それ自体は、議論される様々な実施形態および／または構成間の関係を指示するものではない。
さらに、「下」、「下方」、「下側」、「上方」、「上側」などのような空間的に相対的な用語は、説明を容易にするために、１つの要素または特徴と別の要素（複数可）または特徴（複数可）との関係を図に示すように説明するために本明細書で使用され得る。空間的に相対的な用語は、図に示す向きに加えて、使用中または動作中のデバイスの様々な向きを包含することが意図されている。装置は他の方向に向けられ（９０度または他の方向に回転され）てもよく、本明細書で使用する空間的に相対的な記述子も同様に、それに応じて解釈されてよい。
本開示の態様は、プラスチック構造内に埋め込まれたマーキングプレートを備えた集積回路（ＩＣ）パッケージを提供する。マーキングプレートは、プラスチック構造の成形材料よりも高い剛性を有し、成形材料よりも優れたレーザ透過防止特性を有する。剛性が高いため、はんだ付けプロセスなどの高温処理によるＩＣパッケージの歪みを低減することができる。さらに、より優れたレーザ透過防止特性のために、比較的薄いマーキングプレートが、可能になる。したがって、ＩＣパッケージは、比較的薄い厚さを有することができるか、またはパッケージの厚さを増やさずにより多くのＩＣチップをカプセル化することができる。
図１は、いくつかの実施形態による集積回路（ＩＣ）パッケージ１００の断面図である。ＩＣパッケージ１００は、パッケージ基板１１０と、複数のＩＣチップ１２０（例えば、図１の例のＩＣチップ１２０Ａ～１２０Ｈを含む）と、マーキングプレート１５０とを含む。ＩＣチップ１２０は、パッケージ基板１１０上に積み重ねられ、プラスチック構造１４０内にカプセル化される。マーキングプレート１５０は、ＩＣチップ１２０上に積み重ねられ、プラスチック構造１４０内に埋め込まれる。マーキングプレート１５０の表面１５５は、ＩＣパッケージ１００の外面の一部であり、表面１５５は、識別およびトレーサビリティのためにレーザマーキングされ得る。
パッケージ基板１１０は、例えば、エポキシベースのラミネート基板、樹脂ベースのビスマレイミド－トリアジン（ＢＴ）基板などの適切な絶縁材料（誘電体材料とも呼ばれる）で作製される。パッケージ基板１１０は、ＩＣチップ１２０に機械的支持を提供するために比較的硬い。パッケージ基板１１０は、第１の表面１１１と、第２の表面１１２とを有する。ＩＣチップ１２０は、パッケージ基板１１０の第２の表面１１２などの表面上に配設される。
パッケージ基板１１０はまた、ＩＣチップ１２０の電気的支持を提供する。いくつかの例では、パッケージ基板１１０は、絶縁材料を間に挟んだ、銅線などの金属トレースの複数の層を含む。異なる層の金属トレースは、ビアで接続され得る。さらに、コンタクト構造が、第１の表面１１１上と第２の表面１１２上の両方に形成されて、ＩＣパッケージ１００内のＩＣチップ１２０をＩＣパッケージ１００の外にある構成要素に電気的に接続する。
ＩＣチップ１２０は、任意の適切なチップであることができる。ＩＣチップ１２０は、記憶、計算、および／または処理機能を提供するための様々な回路を含む。
パッケージ基板１１０は、ＩＣチップ１２０の入力／出力から、ＩＣパッケージ１００の第１の表面１１１および第２の表面１１２上に形成されるコンタクト構造までの相互接続を提供する。一例では、ＩＣチップ１２０は、ＩＣチップ１２０上に形成される内部回路に電気的に接続された入力／出力（Ｉ／Ｏ）パッド（図示せず）を含む。結合ワイヤ１３０（例えば、アルミニウムワイヤ、銅ワイヤ、銀ワイヤ、および金ワイヤなど）が結合されてＩＣチップ１２０上のＩ／Ｏパッドおよびパッケージ基板１１０の第２の表面１１２上のコンタクト構造を接続し、ＩＣチップ１２０とパッケージ基板１１０との間の電気的接続を形成する。図１の例では、ＩＣチップ１２０内の隣接するＩＣチップは、ずらされて結合スペースを提供し、結合ワイヤ１３０がＩ／Ｏパッド上に結合され、短絡を回避することを可能にする。さらに、ＩＣチップ１２０は、ジグザグパターンで積み重ねられて、結合ワイヤ１３０のためのスペースを提供する。
パッケージ基板１１０はまた、第１の表面１１１上に適切なコンタクト構造１６０を含む。図１の例では、ＩＣパッケージ１００は、ボールグリッドアレイ（ＢＧＡ）パッケージであり、コンタクト構造１６０のそれぞれは、はんだパッドと、はんだパッド上に堆積されたはんだボールとを含む。いくつかの例では、はんだボールがパッケージ基板１１０上に形成されていないことが、留意される。一例では、ＩＣパッケージは、クアッドフラットパッケージ（ＱＦＰ）である。別の例では、ＩＣパッケージ１００は、クアッドフラットノンリード（ＱＦＮ）パッケージである。別の例では、ＩＣパッケージ１００は、ランドグリッドアレイ（ＬＧＡ）パッケージであり、コンタクト構造のそれぞれは、はんだパッドを含む。別の実施形態では、ＩＣパッケージ１００は、ピングリッドアレイ（ＰＧＡ）パッケージであり、コンタクト構造１６０のそれぞれは、ピンを含む。
図１の例では、パッケージ基板１１０、プラスチック構造１４０、およびマーキングプレート１５０は、ＩＣチップ１２０を内部にカプセル化するＩＣパッケージ１００の外側部分を形成する。具体的には、マーキングプレート１５０は、ＩＣチップ１２０上に積み重ねられる。次に、パッケージ基板１１０の第２の表面１１２、ＩＣチップ１２０および結合ワイヤ１３０は、プラスチック構造１４０によってカプセル化される。マーキングプレート１５０は、表面１５５をレーザマーキングのために露出させて、プラスチック構造１４０内に埋め込まれる。
プラスチック構造１４０は、シリカ充填剤、樹脂などの任意の適切な材料で形成される。一例では、プラスチック構造１４０は、エポキシ成形コンパウンド（ＥＭＣ）を含む。プラスチック構造１４０およびＩＣチップ１２０は、異なる熱膨張（ＣＴＥ）係数（ＣＴＥミスマッチとも呼ばれる）を有し、異なる熱伝導率を有する。
本開示の一態様によれば、マーキングプレート１５０は、プラスチック構造１４０よりも高い剛性を有する材料で形成される。図１の例では、ＩＣパッケージ１００は、上面（例えばマーキングプレート１５０の表面１５５）から底面（例えば、パッケージ基板１１０の第１の表面１１１）にかけて、マーキングプレート１５０と、ＩＣチップ１２０と、パッケージ基板１１０とを含む。マーキングプレート１５０、ＩＣチップおよびパッケージ基板１１０は、プラスチック構造１４０よりも比較的高い剛性を有する。従来の例では、関連するＩＣパッケージの上部もＥＭＣで作製され、後のマーキングに使用される。従来の例と比較して、ＩＣパッケージ１００は、ＥＭＣの体積分率が低く、したがって、従来の例よりも高いパッケージ剛性を有する。
本開示の別の態様によれば、マーキングプレート１５０は、ＩＣチップ１２０とほぼ同じＣＴＥ（例えば、ＣＴＥの一致）を有する。したがって、ＩＣパッケージ１１０は、熱処理中の反りが低減される。例えば、ＣＴＥの不一致により、成形後の熱処理中にパッケージの反りが発生する可能性がある。例えば、ＩＣパッケージは、表面実装プロセスを使用してプリント回路基板（ＰＣＢ）に実装され得る。表面実装プロセスは、処理温度を例えば２００℃以上に上げるはんだリフローステップを含む。処理温度が例えば室温に戻ると、ＩＣパッケージ１００は、上面から底面へのＣＴＥが一致するため、従来の例と比較して反りが減少している。
さらに、本開示の一態様によれば、マーキングプレート１５０は、レーザ透過を防止するために、プラスチック構造１４０よりも優れたレーザ透過防止特性を有する。例えば、マーキングプレート１５０内のレーザ透過深さは、プラスチック構造１４０内のレーザ透過深さよりも短い。したがって、ＩＣパッケージ１００は、厚みが低減するか、またはより多くのＩＣチップ１２０を含むことができる。例えば、従来の例では、レーザマーキングがＥＭＣ上にマークされているので、ＩＣチップ１２０上の回路および結合ワイヤ１３０へのレーザ損傷を防ぐために、ＩＣチップの上方のプラスチックパッケージの上部は、約１５０μｍなどの比較的厚いものにする必要がある。マーキングプレート１５０は、プラスチック構造１４０よりも優れたレーザ透過防止特性を有しており、ＩＣチップ１２０上の回路および結合ワイヤ１３０へのレーザ損傷を防ぐのに、３０μｍの厚さで十分となる。
本開示の別の態様によれば、マーキングプレート１５０は、プラスチック構造１４０よりも優れた熱伝導率を有する。例えば、マーキングプレート１５０は、動作中にＩＣチップによって生成された熱を、プラスチック構造１４０よりも速くＩＣパッケージ１００の外面に伝達することができる。高速の熱伝達は、ＩＣチップ１２０に適切な熱環境を提供し、動作中のチップ温度を低下させ、動作中にＩＣチップ１２０が適切に実行することを可能にすることができる。
一実施形態では、マーキングプレート１５０は、純粋なシリコンなどのシリコンの形態であり、一例では、（輝く表面１５５により）ミラーダイと呼ばれる。したがって、マーキングプレート１５０は、ＩＣチップ１２０とほぼ同じＣＴＥ（例えば、ＣＴＥの一致）を有し、プラスチック構造１４０よりも高い剛性およびより優れたレーザ透過防止特性を有する。
セラミック、金属、金属合金などの他の適切な材料を使用して、マーキングプレート１５０を形成できることが、留意される。一例では、マーキングプレート１５０は、セラミック材料で形成される。別の例では、マーキングプレート１５０は、金属合金で形成される。マーキングプレート１５０は、ＩＣチップ１２０を向くマーキングプレート１５０の底面が結合ワイヤ１３０への短絡を回避するために非導電性であるように適切に処理される。
図１の例では、マーキングプレート１５０は、断面図で階段形状を有するように構成される。したがって、ＩＣチップ１２０Ｈを向くマーキングプレート１５０の表面１５７は、マーキングプレート１５０の表面１５５よりも小さい。表面１５７が小さいことにより、ＩＣチップ１２０Ｈ上にワイヤ結合のためのより多くのスペースが提供される。大きい表面１５５は、レーザマーキングのためのより広い領域を可能にする。
図１の例では、ＩＣチップ１２０が同じチップサイズで示されているが、ＩＣチップ１２０は、他の例では異なるチップサイズを有することができることが、留意される。
ＩＣチップ１２０およびマーキングプレート１５０を積み重ねるとき、ＩＣチップ１２０とマーキングプレート１５０との間に、接着フィルム、ポリマーフィルム、スペーサーフィルムなどの中間層１７０を使用できることにも留意される。
図２は、いくつかの実施形態による別のＩＣパッケージ２００の断面図を示す。ＩＣパッケージ１００と同様に、ＩＣパッケージ２００は、パッケージ基板２１０と、複数のＩＣチップ２２０と、マーキングプレート２５０とを含む。ＩＣチップ２２０は、パッケージ基板２１０上に積み重ねられ、プラスチック構造２４０内にカプセル化される。マーキングプレート２５０は、ＩＣチップ２２０上に積み重ねられ、プラスチック構造２４０内に埋め込まれる。マーキングプレート２５０の表面２５５は、ＩＣパッケージ２００の外面の一部であり、表面２５５は、識別およびトレーサビリティのためにレーザマーキングされ得る。
ＩＣパッケージ２００は、ＩＣパッケージ１００で使用されるものと同一、同等、または類似である特定の構成要素を利用する。例えば、ＩＣチップ２２０は、ＩＣチップ１２０と同等または類似している。結合ワイヤ２３０は、結合ワイヤ１３０と同等または類似している。プラスチック構造２４０は、プラスチック構造１４０と同等または類似している。パッケージ基板２１０は、パッケージ基板１１０と同等または類似している。これらの構成要素の説明は、上記で提供されており、わかりやすくするためにここでは省略される。
図２の例では、マーキングプレート２５０は、矩形の直方体形状を有し、断面図において矩形の形状を有するように構成されているため、ＩＣチップ２２０Ｈを向く表面２５７は、 ＩＣパッケージ２００の外面の一部である表面２５５と同じ表面積のものである。
さらに、図２の例では、ＩＣパッケージ２００は、はんだ付けボール無しのＬＧＡパッケージであることができる。パッケージ基板２１０は、第１の表面２１１上に平坦なコンタクト構造を含む。
図３は、本開示のいくつかの実施形態による製造のためのプロセス３００の概要を示すフローチャートを示している。一例では、プロセス３００は、ＩＣパッケージ１００、ＩＣパッケージ２００などのＩＣパッケージを製造するために使用される。
図４～図６は、いくつかの実施形態による、プロセス３００中の中間段階でのＩＣパッケージ１００の様々な断面図を示す。ＩＣパッケージ２００などの他のＩＣパッケージについては、図４～図６に適切な変更を加えることができることが、留意される。
図３および図４を参照すれば、プロセスは、Ｓ３０１から始まり、Ｓ３１０に進む。
Ｓ３１０では、ＩＣチップが、パッケージ基板上に積み重ねられる。図４に示すように、複数のＩＣチップ１２０は、パッケージ基板１１０上に積み重ねられる。ＩＣチップ１２０は、ワイヤ結合のためのより多くのスペースを提供するためにずらされて積み重ねられる。例えば、ＩＣチップ１２０領域内の隣接するＩＣチップは、ワイヤ結合のためのスペースを提供するためにずらされる。ＩＣチップ１２０は、ジグザグパターンで積み重ねられ得る。次に、結合ワイヤ１３０が結合されて、ＩＣチップ１２０をパッケージ基板１１０に相互接続する。図４の例では、接着フィルム１７０が、隣接するＩＣチップ１２０間に使用される。
Ｓ３２０では、初期マーキングプレートが、ＩＣチップ上に積み重ねられる。図４に示すように、初期マーキングプレート４５０が、ＩＣチップ１２０上に積み重ねられる。初期マーキングプレート４５０がＩＣパッケージ１００内のマーキングプレート１５０よりも厚いことが、留意される。図４の例では、接着フィルム１７０が、初期マーキングプレート４５０とＩＣチップ１２０の上部との間に使用される。
Ｓ３３０では、初期マーキングプレートおよびＩＣチップが、初期プラスチック構造内にカプセル化される。図５に示すように、ＥＭＣなどのプラスチック材料が成形されて、ＩＣチップ１２０および初期マーキングプレート４５０をカプセル化する初期プラスチック構造５４０を形成する。
Ｓ３４０では、初期プラスチック構造が、研削される。図５に示すように、初期プラスチック構造５４０は研削されて初期マーキングプレート４５０を露出させ、さらに研削してプラスチック構造１４０およびマーキングプレート１５０を形成する。図６は、研削後のＩＣパッケージを示す。
Ｓ３５０では、ＩＣパッケージは、マーキングプレート上にレーザマーキングされる。例えば、識別およびトレーサビリティのために、後のマーキングが、マーキングプレート１５０上で実行され得る。
Ｓ３６０では、さらなるプロセスが、ＩＣパッケージ上で実行され得る。一例では、はんだボール１６０などのはんだボールが、パッケージ基板１１０に取り付けられる。一例では、ＩＣパッケージングは、パッケージのマトリックスアレイの形で実行される。パッケージのマトリックスアレイは、さいの目に切られて個別のＩＣパッケージを形成することができる。個々のＩＣパッケージが、次にテストされソートされ得る。その後、プロセスはＳ３９９に進み、終了する。
前述は、当業者が本開示の態様をよりよく理解できるように、いくつかの実施形態の特徴を概説している。当業者は、本明細書で紹介した実施形態の同じ目的を実行するため、および／または同じ利点を達成するために、他のプロセスおよび構造を設計または変更するための基礎として本開示を容易に使用できることを理解しなければならない。当業者はまた、そのような同等の構造が、本開示の精神および範囲から逸脱しないこと、また、本開示の精神および範囲から逸脱することなく本明細書において様々な変更、置換、および変更を行うことができることを認識しなければならない。

Claims (18)

  1. 集積回路（ＩＣ）パッケージであって、
    パッケージ基板と、
    前記パッケージ基板と相互接続された１つまたは複数のＩＣチップと、
    第１の主表面および第２の主表面を有するマーキングプレートであって、前記第１の主表面を前記１つまたは複数のＩＣチップに向けて、前記１つまたは複数のＩＣチップ上に積み重ねられ、結合ワイヤにより支持されていないマーキングプレートと、
    前記マーキングプレートの前記第２の主表面が前記ＩＣパッケージの外面の一部になる状態で、前記１つまたは複数のＩＣチップおよび前記マーキングプレートをカプセル化するように構成されたプラスチック構造とを備え、
    前記マーキングプレート内のレーザ透過深さが、前記プラスチック構造内のレーザ透過深さよりも短い、集積回路（ＩＣ）パッケージ。
  2. 前記マーキングプレートが、半導体材料、セラミック材料、金属材料、および金属合金材料の少なくとも１つで形成される、請求項１に記載のＩＣパッケージ。
  3. 前記マーキングプレートが、階段構造を有するように構成され、前記第１の主表面が、前記第２の主表面とは異なる表面積を有する、請求項１に記載のＩＣパッケージ。
  4. 複数の前記結合ワイヤが、前記１つまたは複数のＩＣチップを前記パッケージ基板に相互接続するように構成され、
    前記プラスチック構造が、前記複数の結合ワイヤをカプセル化するように構成される、請求項１に記載のＩＣパッケージ。
  5. 前記ＩＣパッケージが、ボールグリッドアレイ（ＢＧＡ）パッケージ、クアッドフラットパッケージ（ＱＦＰ）、クアッドフラットノンリード（ＱＦＮ）パッケージ、ランドグリッドアレイ（ＬＧＡ）パッケージ、およびピングリッドアレイ（ＰＧＡ）の１つである、請求項１に記載のＩＣパッケージ。
  6. 前記１つまたは複数のＩＣチップは、複数のＩＣチップであって、
    前記複数のＩＣチップ内の隣接するＩＣチップが、結合ワイヤ用のスペースを提供するためにずらされる、請求項１に記載のＩＣパッケージ。
  7. 前記マーキングプレートが、前記第１の主表面および前記第２の主表面が実質的に同じ表面積を有する矩形の直方体形状を有するように構成される、請求項１に記載のＩＣパッケージ。
  8. 前記マーキングプレートが、前記プラスチック構造より高い剛性を有する、請求項１に記載のＩＣパッケージ。
  9. 前記マーキングプレートが、前記１つまたは複数のＩＣチップと実質的に等しい熱膨張係数（ＣＴＥ）を有する、請求項１に記載のＩＣパッケージ。
  10. 集積回路（ＩＣ）パッケージを製造するための方法であって、
    パッケージ基板上に１つまたは複数のＩＣチップを積み重ねることと、
    マーキングプレートを、ワイヤにより支持されないように、第１の主表面を前記１つまたは複数のＩＣチップに向けて前記１つまたは複数のＩＣチップ上に形成することと、
    前記マーキングプレートの第２の主表面が前記ＩＣパッケージの外面の一部になる状態で、前記１つまたは複数のＩＣチップおよび前記マーキングプレートをカプセル化するプラスチック構造を形成することとを含み、
    前記マーキングプレート内のレーザ透過深さが、前記プラスチック構造内のレーザ透過深さよりも短い、方法。
  11. 前記マーキングプレートおよび前記プラスチック構造を形成することが、
    初期マーキングプレートおよび前記１つまたは複数のＩＣチップを初期プラスチック構造内にカプセル化することと、
    前記初期プラスチック構造および前記初期マーキングプレートを研削して、前記マーキングプレートの前記第２の主表面を露出させることとをさらに含む、請求項１０に記載の方法。
  12. 前記マーキングプレートの前記第２の主表面上にレーザマーキングすることをさらに含む、請求項１０に記載の方法。
  13. 前記１つまたは複数のＩＣチップ上に前記マーキングプレートを形成することが、
    前記第２の主表面より小さい前記第１の主表面を有する前記マーキングプレートを、前記１つまたは複数のＩＣチップに向けて形成することをさらに含む、請求項１０に記載の方法。
  14. 前記ワイヤを結合して前記１つまたは複数のＩＣチップを前記パッケージ基板に相互接続することと、
    前記結合されたワイヤをカプセル化する前記プラスチック構造を形成することとをさらに含む、請求項１０に記載の方法。
  15. 前記１つまたは複数のＩＣチップは、複数のＩＣチップであって、
    前記パッケージ基板上に前記複数のＩＣチップを積み重ねることが、
    前記複数のＩＣチップ内の隣接するＩＣチップをずらして、結合ワイヤ用のスペースを提供することをさらに含む、請求項１０に記載の方法。
  16. 前記１つまたは複数のＩＣチップ上に前記マーキングプレートを形成することが、
    前記第１の主表面および前記第２の主表面が実質的に同じ表面積を有する矩形の直方体形状を有する前記マーキングプレートを形成することをさらに含む、請求項１０に記載の方法。
  17. 前記マーキングプレートが、前記プラスチック構造より高い剛性を有する、請求項１０に記載の方法。
  18. 前記マーキングプレートが、前記１つまたは複数のＩＣチップと実質的に等しい熱膨張係数（ＣＴＥ）を有する、請求項１０に記載の方法。
JP2021523013A 2018-10-30 2018-10-30 Ｉｃパッケージ Active JP7303294B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/112567 WO2020087253A1 (en) 2018-10-30 2018-10-30 Ic package

Publications (2)

Publication Number Publication Date
JP2022505927A JP2022505927A (ja) 2022-01-14
JP7303294B2 true JP7303294B2 (ja) 2023-07-04

Family

ID=65872658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021523013A Active JP7303294B2 (ja) 2018-10-30 2018-10-30 Ｉｃパッケージ

Country Status (7)

Country Link
US (2) US20200135656A1 (ja)
EP (1) EP3834227B1 (ja)
JP (1) JP7303294B2 (ja)
KR (1) KR20210033010A (ja)
CN (1) CN109564905A (ja)
TW (1) TWI754785B (ja)
WO (1) WO2020087253A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210019226A (ko) * 2019-08-12 2021-02-22 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR20220070877A (ko) 2020-11-23 2022-05-31 삼성전자주식회사 반도체 패키지
CN114361115B (zh) * 2021-12-31 2022-08-23 中山市木林森微电子有限公司 一种多芯片埋入式封装模块结构
EP4270476A1 (en) * 2022-04-29 2023-11-01 Infineon Technologies Austria AG Semiconductor package and method for marking a semiconductor package

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224234A (ja) 2002-01-29 2003-08-08 Kyocera Corp 半導体装置
JP2009267154A (ja) 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
JP2010514208A (ja) 2006-12-21 2010-04-30 アギア システムズ インコーポレーテッド 回路ダイの熱的性能の高いパッケージング
JP2012009568A (ja) 2010-06-23 2012-01-12 Denso Corp 半導体モジュール
JP2012151172A (ja) 2011-01-17 2012-08-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2014053538A (ja) 2012-09-10 2014-03-20 Toshiba Corp 積層型半導体装置とその製造方法
JP2017168701A (ja) 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置
WO2018168391A1 (ja) 2017-03-13 2018-09-20 三菱電機株式会社 マイクロ波デバイス及び空中線

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788627A (en) * 1986-06-06 1988-11-29 Tektronix, Inc. Heat sink device using composite metal alloy
JPH0563113A (ja) * 1991-09-04 1993-03-12 Sony Corp 樹脂封止型半導体装置
US5461257A (en) * 1994-03-31 1995-10-24 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with flat-topped heat sink
US6238954B1 (en) * 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
JP2001217340A (ja) * 2000-02-01 2001-08-10 Nec Corp 半導体装置及びその製造方法
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
TW563212B (en) * 2002-10-24 2003-11-21 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof
JP2005117009A (ja) * 2003-09-17 2005-04-28 Denso Corp 半導体装置およびその製造方法
TWI235473B (en) * 2004-04-22 2005-07-01 Advanced Semiconductor Eng Ball grid array package structure, heat slug structure, and laser mark rework method
DE102004025911B4 (de) * 2004-05-27 2008-07-31 Infineon Technologies Ag Kontaktbehaftete Chipkarte, Verfahren zur Herstellung einer solchen
US7361986B2 (en) 2004-12-01 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Heat stud for stacked chip package
TW200636954A (en) * 2005-04-15 2006-10-16 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package and fabrication method thereof
JP4726640B2 (ja) * 2006-01-20 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置
US20080157342A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package with a marking structure and method of the same
JP2009141147A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp 半導体装置の製造方法
WO2010044783A1 (en) * 2008-10-15 2010-04-22 Texas Instruments Incorporated Semiconductor package having marking layer
TWM357702U (en) * 2009-01-15 2009-05-21 Domintech Co Ltd Chip package with colored pattern
CN102004940B (zh) * 2010-11-30 2013-01-09 天水华天科技股份有限公司 一种高密度sim卡封装件的生产方法
JP2013211407A (ja) * 2012-03-30 2013-10-10 J Devices:Kk 半導体モジュール
JP5959097B2 (ja) * 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
KR20140009732A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US9159643B2 (en) * 2012-09-14 2015-10-13 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package
WO2014129351A1 (ja) * 2013-02-21 2014-08-28 ピーエスフォー ルクスコ エスエイアールエル 半導体装置とその製造方法
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
WO2014181766A1 (ja) * 2013-05-07 2014-11-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法
US9508653B2 (en) * 2013-09-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Die-tracing in integrated circuit manufacturing and packaging
US9318450B1 (en) * 2014-11-24 2016-04-19 Raytheon Company Patterned conductive epoxy heat-sink attachment in a monolithic microwave integrated circuit (MMIC)
KR102506703B1 (ko) * 2014-12-16 2023-03-03 데카 테크놀로지 유에스에이 인코포레이티드 반도체 패키지를 마킹하는 방법
US9412722B1 (en) * 2015-02-12 2016-08-09 Dawning Leading Technology Inc. Multichip stacking package structure and method for manufacturing the same
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
US10418341B2 (en) * 2016-08-31 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming SIP with electrical component terminals extending out from encapsulant
JP2018160521A (ja) * 2017-03-22 2018-10-11 東芝メモリ株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224234A (ja) 2002-01-29 2003-08-08 Kyocera Corp 半導体装置
JP2010514208A (ja) 2006-12-21 2010-04-30 アギア システムズ インコーポレーテッド 回路ダイの熱的性能の高いパッケージング
JP2009267154A (ja) 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
JP2012009568A (ja) 2010-06-23 2012-01-12 Denso Corp 半導体モジュール
JP2012151172A (ja) 2011-01-17 2012-08-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2014053538A (ja) 2012-09-10 2014-03-20 Toshiba Corp 積層型半導体装置とその製造方法
JP2017168701A (ja) 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置
WO2018168391A1 (ja) 2017-03-13 2018-09-20 三菱電機株式会社 マイクロ波デバイス及び空中線

Also Published As

Publication number Publication date
KR20210033010A (ko) 2021-03-25
US20220013471A1 (en) 2022-01-13
JP2022505927A (ja) 2022-01-14
WO2020087253A1 (en) 2020-05-07
TWI754785B (zh) 2022-02-11
CN109564905A (zh) 2019-04-02
US20200135656A1 (en) 2020-04-30
EP3834227A4 (en) 2022-03-30
EP3834227A1 (en) 2021-06-16
TW202017134A (zh) 2020-05-01
EP3834227B1 (en) 2024-09-04

Similar Documents

Publication Publication Date Title
JP7303294B2 (ja) Ｉｃパッケージ
US10566320B2 (en) Method for fabricating electronic package
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US6323066B2 (en) Heat-dissipating structure for integrated circuit package
US8138021B2 (en) Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
TWI811383B (zh) 半導體封裝
US9601450B2 (en) Semiconductor package
US20060163702A1 (en) Chip on board leadframe for semiconductor components having area array
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
US20190259689A1 (en) Re-Routable Clip for Leadframe Based Product
TW201901908A (zh) 電子封裝件及其製法
US20070052082A1 (en) Multi-chip package structure
WO2014156921A1 (ja) 半導体装置
JP2014107554A (ja) 積層型半導体パッケージ
TWI640068B (zh) 電子封裝件及其製法
US20130181351A1 (en) Semiconductor Device Package with Slanting Structures
TWI237363B (en) Semiconductor package
JP7414822B2 (ja) 集積回路パッケージング構造及びその製造方法
JP2004260051A (ja) 半導体装置の製造方法および半導体装置
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
RU201912U1 (ru) Многокристальная микросхема с верхним радиатором
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100788340B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230622

R150 Certificate of patent or registration of utility model

Ref document number: 7303294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150