CN107768313A - 一种半导体装置及其制作方法 - Google Patents
一种半导体装置及其制作方法 Download PDFInfo
- Publication number
- CN107768313A CN107768313A CN201711002566.8A CN201711002566A CN107768313A CN 107768313 A CN107768313 A CN 107768313A CN 201711002566 A CN201711002566 A CN 201711002566A CN 107768313 A CN107768313 A CN 107768313A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- preparation
- substrate
- chip
- loop height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种半导体装置及其制作方法，包括：基板；存储器芯片，设置在芯片上；以及衬底。根据本发明，可以实现线弧高度的调整，有利于半导体装置的高度集中和使用。
Description
技术领域
本发明属于半导体装置领域，具体地说，涉及一种半导体装置及其制作方法。
背景技术
在半导体装置过程中，为了将芯片上的焊盘与基板电连接，通常采用引线键合工艺来实现二者的互连。随着半导体封装件的高密度、小型化且轻薄化的趋势，要求引线键合的线弧高度越来越低。
发明内容
为了解决现有的技术问题，本发明提供了一种半导体装置及其制作方法。
技术实现，包括：基板；存储器芯片，设置在芯片上；以及衬底。
所述衬底包含硅。
有益效果
可以实现线弧高度的调整，有利于半导体装置的高度集中和使用。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
实施例1
一种半导体装置及其制作方法，包括：基板；存储器芯片，设置在芯片上；以及衬底。
衬底包含硅。
可以实现线弧高度的调整，有利于半导体装置的高度集中和使用。
本发明并不局限于上述实施例，并且在不偏离本发明的范围和精神的情况下可以对其进行修订和改变。
Claims (2)
1.一种半导体装置及其制作方法，其特征在于，包括：基板；存储器芯片，设置在芯片上；以及衬底。
2.根据权利要求1所述的一种半导体装置及其制作方法，其特征在于：所述衬底包含硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711002566.8A CN107768313A (zh) | 2017-10-24 | 2017-10-24 | 一种半导体装置及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711002566.8A CN107768313A (zh) | 2017-10-24 | 2017-10-24 | 一种半导体装置及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107768313A true CN107768313A (zh) | 2018-03-06 |
Family
ID=61270078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711002566.8A Pending CN107768313A (zh) | 2017-10-24 | 2017-10-24 | 一种半导体装置及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107768313A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1449582A (zh) * | 2000-08-31 | 2003-10-15 | 英特尔公司 | 包括可焊热界面的电子组件及其制造方法 |
| CN106531729A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置及该半导体装置的制造方法 |
| CN107204297A (zh) * | 2016-03-17 | 2017-09-26 | 东芝存储器株式会社 | 半导体装置及形成半导体装置的方法 |
-
2017
- 2017-10-24 CN CN201711002566.8A patent/CN107768313A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1449582A (zh) * | 2000-08-31 | 2003-10-15 | 英特尔公司 | 包括可焊热界面的电子组件及其制造方法 |
| CN106531729A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置及该半导体装置的制造方法 |
| CN107204297A (zh) * | 2016-03-17 | 2017-09-26 | 东芝存储器株式会社 | 半导体装置及形成半导体装置的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI285423B (en) | System-in-package structure | |
| TWI268581B (en) | Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material | |
| TW200707682A (en) | Packaged integrated circuit with enhanced thermal dissipation | |
| TWI619216B (zh) | 具有多個共面中介元件的半導體封裝 | |
| TW201640599A (zh) | 半導體封裝及其製作方法 | |
| TW200737482A (en) | Stack package utilizing through vias and re-distribution lines | |
| WO2003105223A3 (en) | FLAT HOUSING WITH PIN ON THE FOUR SIDES INCLUDING A SEMICONDUCTOR DEVICE | |
| TW200741996A (en) | Stackable semiconductor package and the method for making the same | |
| TW200504963A (en) | Multi-chip semiconductor package and manufacturing method thereof | |
| TW533561B (en) | Opening-type multi-chip stacking package | |
| TWI231017B (en) | Heat dissipation apparatus for package device | |
| TWI265582B (en) | Various structure/height bumps for wafer level-chip scale package | |
| TWI642163B (zh) | 半導體封裝結構 | |
| TWI690039B (zh) | 電子封裝件及其製法 | |
| TWI455280B (zh) | 半導體封裝件 | |
| CN107768313A (zh) | 一种半导体装置及其制作方法 | |
| US10199341B2 (en) | Substrate structure | |
| CN104867913A (zh) | 多芯片混合集成的三维封装结构及加工方法 | |
| TWM615528U (zh) | 多晶片堆疊結構 | |
| TW200802771A (en) | BGA package with leads on chip | |
| TWI604593B (zh) | 半導體封裝件及其製法 | |
| JP2012146882A (ja) | 半導体装置 | |
| TWI413232B (zh) | 多晶片封裝結構 | |
| JP2013157433A (ja) | 半導体装置 | |
| CN201829482U (zh) | 一种无基板的倒装芯片的芯片尺寸封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180306 |
|
| WD01 | Invention patent application deemed withdrawn after publication |