CN201829482U - 一种无基板的倒装芯片的芯片尺寸封装结构 - Google Patents
一种无基板的倒装芯片的芯片尺寸封装结构 Download PDFInfo
- Publication number
- CN201829482U CN201829482U CN 201020544935 CN201020544935U CN201829482U CN 201829482 U CN201829482 U CN 201829482U CN 201020544935 CN201020544935 CN 201020544935 CN 201020544935 U CN201020544935 U CN 201020544935U CN 201829482 U CN201829482 U CN 201829482U
- Authority
- CN
- China
- Prior art keywords
- chip
- package structure
- flip
- pad
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000206 moulding compound Substances 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 abstract description 10
- 239000011347 resin Substances 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000011888 foil Substances 0.000 abstract 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 abstract 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 abstract 1
- 239000000945 filler Substances 0.000 abstract 1
- 229920003192 poly(bis maleimide) Polymers 0.000 abstract 1
- 230000008707 rearrangement Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种无基板的倒装芯片的芯片尺寸封装结构，属于半导体封装领域，其特征在于，包括倒装芯片(1)、凸点(2)、模塑料(3)和底部填充料(4)，还包括Cu焊盘(5)和焊球(6)。本实用新型主要采用Cu板(箔)及其蚀刻代替传统通用的BT Core(双马来酰亚胺三嗪树脂芯板)刚性基板或者其他挠性基板以及工艺等来实现再布线和内外部的互连，省去了基板层的制造，大大降低了生产成本，生产社会效益显著。
Description
技术领域
本实用新型涉及半导体封装领域，尤其是一种无基板的倒装芯片的芯片尺寸封装结构。
背景技术
芯片尺寸封装(CSP)是目前比较新颖的封装方式，其特征是封装之后的元件面积与所封装的芯片(IC)的面积非常接近，按照不同组织和公司的约定，封装后的元件面积与所封装的芯片面积的比值小于等于1.2(或1.5或2倍)。目前存在多种芯片尺寸封装结构，按照其结构以及采用的主体材料可以分为基于刚性板的CSP、基于挠性板的CSP、基于引线框架的CSP以及圆片级再布线CSP等。
这些封装方式采用基于双马来酰亚胺三嗪树脂(BT Resin)的刚性基板，或者采用载带式的挠性基板，或者采用特别的工艺基于传统的引线框架，或者引用圆片级封装的再布线技术来实现所封装芯片的焊盘再分布和再布线和内外部的连接，然而这些基板或者特别采用的工艺基板占封装成本的很大一部分。
实用新型内容
本实用新型在于提供了一种无基板的倒装芯片的芯片尺寸封装结构，采用Cu板(箔)代替其他传统基板或者工艺来实现再布线和封装所需要的内部互连。
为了达到上述目的，本实用新型的技术方案是：
本实用新型的无基板的倒装芯片的芯片尺寸封装结构，包括倒装芯片(1)、倒装芯片凸点(2)、模塑料(3)和底部填充料(4)，其特征在于，还包括Cu焊盘(5)，所述Cu焊盘(5)的上表面与对应的倒装芯片凸点(2)的底面相连，其余Cu焊盘(5)的上表面与所述底部填充料(4)的底面相连。
本实用新型进一步改进在于所述Cu焊盘(5)的底面植有焊球(6)。
本实用新型进一步改进在于所述Cu焊盘(5)为蚀刻的Cu箔或Cu板。
本实用新型进一步改进在于所述倒装芯片凸点为焊料凸点、Au钉头凸点、Ni凸点、Cu凸点、In凸点以及Ag凸点中的任何一种。
本实用新型更进一步改进在于所述焊球是无铅的。
这种无基板的倒装芯片的芯片尺寸封装结构的主要优势在于：本实用新型采用Cu板(箔)及其蚀刻代替其他传统基板或者工艺来实现再布线和封装所需要的内部互连，省去了基板层的制造或者其他特别工艺的引用，大大降低了生产成本，生产社会效益显著；其次通过Cu板(箔)蚀刻完成的再布线可以在面阵列进行芯片焊盘的分布，使焊盘中心距变大，为在下一步的组装中提供了便利。
附图说明
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中：
图1是无基板的倒装芯片的芯片尺寸LGA封装结构的截面示意图。
图2是无基板的倒装芯片的芯片尺寸BGA封装结构的截面示意图。
其中：
1-倒装芯片；2-倒装芯片凸点；3-模塑料；4-底部填充料；5-Cu焊盘；6-焊球。
具体实施方式
实施例一：
S101：在Cu板(箔)上表面涂敷感光树脂或者光刻胶；
S202：然后进行光刻，在上表面获得需要和倒装芯片凸点组装的焊盘(Pad)；
S103：在S102所获得的焊盘上面根据凸点类型制作相应的金属化层，去除感光树脂或者光刻胶；
S104：将带有倒装凸点的芯片组装到Cu板(箔)上；
S105：进行底部填充料填充(Underfilling)和模塑成型(Molding)；
S106：在Cu板(箔)下表面涂敷感光树脂或者光刻胶，根据布线以及下表面的焊盘(Pad)分布进行Cu板(箔)的刻蚀；
S107：在S106获得的布线和Pad上制作相应的金属化层；
S108：去除感光树脂或者光刻胶。
这样就得到了无基板的倒装芯片的芯片尺寸LGA封装结构。
实施例二：
S201：在Cu板(箔)上表面涂敷感光树脂或者光刻胶；
S202：然后进行光刻，在上表面获得需要和倒装芯片凸点组装的焊盘(Pad)；
S203：在S202获得的焊盘上面根据凸点类型制作相应的金属化层，去除感光树脂或者光刻胶；
S204：将带有倒装凸点的芯片组装到Cu板(箔)上；
S205：进行底部填充料填充(Underfilling)和模塑成型(Molding)；
S206：在Cu板(箔)下表面涂敷感光树脂或者光刻胶，根据布线以及下表面的焊盘(Pad)分布进行Cu板(箔)的刻蚀；
S207：在S106获得的布线和Pad上制作相应的金属化层；
S208：去除感光树脂或者光刻胶；
S209：在Cu板(箔)下表面的Pad上进行植球工艺，完成焊球。
这样就得到了无基板的倒装芯片的芯片尺寸BGA封装结构。
Claims (5)
1.一种无基板的倒装芯片的芯片尺寸封装结构，包括倒装芯片(1)、倒装芯片凸点(2)、模塑料(3)和底部填充料(4)，其特征在于，还包括Cu焊盘(5)，所述Cu焊盘(5)的上表面与对应的倒装芯片凸点(2)的底面相连，其余Cu焊盘(5)的上表面与所述底部填充料(4)的底面相连。
2.根据权利要求1所述的无基板的倒装芯片的芯片尺寸封装结构，其特征在于，所述Cu焊盘(5)的底面植有焊球(6)。
3.根据权利要求1所述的无基板的倒装芯片的芯片尺寸封装结构，其特征在于，所述Cu焊盘(5)为蚀刻的Cu箔或Cu板。
4.根据权利要求1所述的无基板的倒装芯片的芯片尺寸封装结构，其特征在于，所述倒装芯片凸点为焊料凸点、Au钉头凸点、Ni凸点、Cu凸点、In凸点以及Ag凸点中的任何一种。
5.根据权利要求1所述的无基板的输入端扇入型倒装芯片的芯片尺寸封装结构，其特征在于，所述焊球是无铅的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201020544935 CN201829482U (zh) | 2010-09-27 | 2010-09-27 | 一种无基板的倒装芯片的芯片尺寸封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201020544935 CN201829482U (zh) | 2010-09-27 | 2010-09-27 | 一种无基板的倒装芯片的芯片尺寸封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201829482U true CN201829482U (zh) | 2011-05-11 |
Family
ID=43968000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201020544935 Expired - Fee Related CN201829482U (zh) | 2010-09-27 | 2010-09-27 | 一种无基板的倒装芯片的芯片尺寸封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201829482U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976663A (zh) * | 2010-09-27 | 2011-02-16 | 清华大学 | 一种无基板的倒装芯片的芯片尺寸封装结构 |
-
2010
- 2010-09-27 CN CN 201020544935 patent/CN201829482U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976663A (zh) * | 2010-09-27 | 2011-02-16 | 清华大学 | 一种无基板的倒装芯片的芯片尺寸封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11688612B2 (en) | Semiconductor device and method of forming interposer with opening to contain semiconductor die | |
| CN103681607B (zh) | 半导体器件及其制作方法 | |
| US9245772B2 (en) | Stackable package by using internal stacking modules | |
| US9064876B2 (en) | Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP | |
| US9337116B2 (en) | Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die | |
| US8541872B2 (en) | Integrated circuit package system with package stacking and method of manufacture thereof | |
| US8890328B2 (en) | Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers | |
| US8836097B2 (en) | Semiconductor device and method of forming pre-molded substrate to reduce warpage during die molding | |
| US8872320B2 (en) | Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure | |
| US8399305B2 (en) | Semiconductor device and method of forming dam material with openings around semiconductor die for mold underfill using dispenser and vacuum assist | |
| US8455300B2 (en) | Integrated circuit package system with embedded die superstructure and method of manufacture thereof | |
| US9449932B2 (en) | Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die | |
| SG179345A1 (en) | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in fo-wlcsp | |
| US9142523B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN105027282A (zh) | 启用通孔的层叠封装 | |
| CN102254835A (zh) | 半导体器件及其制造方法 | |
| TWI559480B (zh) | 藉由使用內部堆疊模組的可堆疊封裝 | |
| CN201655787U (zh) | 半导体封装结构 | |
| TW201316462A (zh) | 封裝件及其製法 | |
| CN101976662B (zh) | 一种无基板的输出端扇出型倒装芯片封装结构 | |
| CN201829482U (zh) | 一种无基板的倒装芯片的芯片尺寸封装结构 | |
| CN107742625B (zh) | 一种元件垂直贴装封装结构及其工艺方法 | |
| CN201829481U (zh) | 一种无基板的输出端扇出型倒装芯片封装结构 | |
| CN101976663B (zh) | 一种无基板的倒装芯片的芯片尺寸封装结构 | |
| CN210136868U (zh) | 一种晶圆键合堆叠芯片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110511 Termination date: 20140927 |
|
| EXPY | Termination of patent right or utility model |