CN201829481U - 一种无基板的输出端扇出型倒装芯片封装结构 - Google Patents
一种无基板的输出端扇出型倒装芯片封装结构 Download PDFInfo
- Publication number
- CN201829481U CN201829481U CN 201020544931 CN201020544931U CN201829481U CN 201829481 U CN201829481 U CN 201829481U CN 201020544931 CN201020544931 CN 201020544931 CN 201020544931 U CN201020544931 U CN 201020544931U CN 201829481 U CN201829481 U CN 201829481U
- Authority
- CN
- China
- Prior art keywords
- flip chip
- fan
- packaging structure
- pad
- chip packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种无基板的输出端扇出型倒装芯片封装结构,属于半导体封装领域,其特征在于,包括倒装芯片(1)、倒装芯片凸点(2)、模塑料(3)和底部填充料(4),还包括Cu焊盘(5)和焊球(6)。本实用新型主要采用Cu板(箔)代替传统通用的双马来酰亚胺三嗪树脂(BT Resin)基板来实现再布线和内外部的互连,本封装结构省去了基板的制造,降低了生产成本,生产社会效益显著。
Description
技术领域
本实用新型涉及半导体封装领域,尤其是一种无基板的输出端扇出型倒装芯片封装结构。
背景技术
焊球阵列(BGA)或者焊盘阵列(LGA)封装是目前比较新颖的封装方式,其主要的特征是封装后的元件通过基板上的焊球或者焊盘完成组装。倒装芯片互连技术是一种目前先进的互连技术,采用倒装芯片互连的焊球阵列(或者焊盘阵列)封装通常成为FC-BGA(或者FC-LGA)。传统的FC-BGA(或者FC-LGA)采用的输出端扇入型(Fan-in)结构,随着所封装芯片的输出端数越来越多,BGA(或者LGA)封装的输出端的节距越来越小,带来了元件组装的困难,同时由于焊球的尺寸缩小也带来了后序的可靠性问题;传统的FC-BGA(或者FC-LGA)封装都是采用双马来酰亚胺三嗪树脂(BT Resin)基板来实现再布线和内外部的互连,然而基板占封装成本的很大一部分。
实用新型内容
本实用新型在于提供了一种无基板的输出端扇出型(Fan-out)倒装芯片的芯片尺寸封装结构,采用Cu板(箔)代替传统通用的双马来酰亚胺三嗪树脂(BTResin)基板来实现再布线和内外部的互连。
为了达到上述目的,本实用新型的技术方案是:
本实用新型的无基板的输出端扇出型倒装芯片封装结构,包括倒装芯片(1)、倒装芯片凸点(2)、模塑料(3)和底部填充料(4),其特征在于,还包括Cu焊盘(5),所述Cu焊盘(5)的上表面与对应的倒装芯片凸点(2)的底面相连,其余Cu焊盘(5)位于扇出端,其上表面与所述模塑料(3)或者底部填充料(4)的底面相连;
本实用新型进一步改进在于所述Cu焊盘(5)的底面植有焊球(6)。
本实用新型进一步改进在于所述Cu焊盘(5)为蚀刻的Cu箔或Cu板。
本实用新型进一步改进在于所述倒装芯片凸点为焊料凸点、Au钉头凸点、Ni凸点、Cu凸点、In凸点以及Ag凸点中的任何一种。
本实用新型更进一步改进在于所述焊球是无铅的。
这种无基板的输出端扇出型倒装芯片焊球阵列(焊盘阵列)封装结构的主要优势在于:采用Cu板(箔)代替传统通用的双马来酰亚胺三嗪树脂(BT Resin)基板来实现再布线和内外部的互连,首先省去了基板层的制造,大大降低了生产成本,生产社会效益显著;其次采用扇出型结构使得焊球(或者焊盘)的尺寸和节距变大,为在下一步的组装提供了便利。
附图说明
附图用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与本实用新型的实施例一起用于解释本实用新型,并不构成对本实用新型的限制。在附图中:
图1是无基板的输出端扇出型倒装芯片LGA封装结构的截面示意图。
图2是无基板的输出端扇出型倒装芯片BGA封装结构的截面示意图。
其中:
1-倒装芯片;2-倒装芯片凸点;3-模塑料;4-底部填充料;
5-Cu焊盘;6-焊球。
具体实施方式
实施例一:
S101:在Cu板(箔)上表面涂敷感光树脂或者光刻胶;
S102:然后进行光刻,在上表面获得需要和倒装芯片凸点组装的焊盘(Pad);
S103:在S102所获得的焊盘上面根据凸点类型制作相应的金属化层,去除感光树脂或者光刻胶;
S104:将带有倒装凸点的芯片组装到Cu板(箔)上;
S105:进行底部填充料填充(Underfilling)和模塑成型(Molding);
S106:在Cu板(箔)下表面涂敷感光树脂或者光刻胶,根据布线以及下表面的焊盘(Pad)分布进行Cu板(箔)的刻蚀;
S107:在S106获得的布线和Pad上制作相应的金属化层;
S108:去除感光树脂或者光刻胶。
这样就得到了无基板的输出端扇出型倒装芯片LGA封装结构。
实施例二:
S201:在Cu板(箔)上表面涂敷感光树脂或者光刻胶;
S202:然后进行光刻,在上表面获得需要和倒装芯片凸点组装的焊盘(Pad);
S203:在S202获得的焊盘上面根据凸点类型制作相应的金属化层,去除感光树脂或者光刻胶;
S204:将带有倒装凸点的芯片组装到Cu板(箔)上;
S205:进行底部填充料填充(Underfilling)和模塑成型(Molding);
S206:在Cu板(箔)下表面涂敷感光树脂或者光刻胶,根据布线以及下表面的焊盘(Pad)分布进行Cu板(箔)的刻蚀;
S207:在S106获得的布线和Pad上制作相应的金属化层;
S208:去除感光树脂或者光刻胶;
S209:在Cu板(箔)下表面的Pad上进行植球工艺,完成焊球。
这样就得到了无基板的输出端扇出型倒装芯片BGA封装结构。
Claims (5)
1.一种无基板的输出端扇出型倒装芯片封装结构,包括倒装芯片(1)、倒装芯片凸点(2)、模塑料(3)和底部填充料(4),其特征在于,还包括Cu焊盘(5),所述Cu焊盘(5)的上表面与对应的倒装芯片凸点(2)的底面相连,其余Cu焊盘(5)位于扇出端,其上表面与所述模塑料(3)或者底部填充料(4)的底面相连。
2.根据权利要求1所述的无基板的输出端扇出型倒装芯片封装结构,其特征在于,所述Cu焊盘(5)的底面植有焊球(6)。
3.根据权利要求1所述的无基板的输出端扇出型倒装芯片封装结构,其特征在于,所述Cu焊盘(5)为蚀刻的Cu箔或Cu板。
4.根据权利要求1所述的无基板的输出端扇出型倒装芯片封装结构,其特征在于,所述倒装芯片凸点为焊料凸点、Au钉头凸点、Ni凸点、Cu凸点、In凸点以及Ag凸点中的任何一种。
5.根据权利要求1所述的无基板的输出端扇出型倒装芯片封装结构,其特征在于,所述焊球是无铅的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201020544931 CN201829481U (zh) | 2010-09-27 | 2010-09-27 | 一种无基板的输出端扇出型倒装芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201020544931 CN201829481U (zh) | 2010-09-27 | 2010-09-27 | 一种无基板的输出端扇出型倒装芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201829481U true CN201829481U (zh) | 2011-05-11 |
Family
ID=43967999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201020544931 Expired - Fee Related CN201829481U (zh) | 2010-09-27 | 2010-09-27 | 一种无基板的输出端扇出型倒装芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201829481U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976662A (zh) * | 2010-09-27 | 2011-02-16 | 清华大学 | 一种无基板的输出端扇出型倒装芯片封装结构 |
-
2010
- 2010-09-27 CN CN 201020544931 patent/CN201829481U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976662A (zh) * | 2010-09-27 | 2011-02-16 | 清华大学 | 一种无基板的输出端扇出型倒装芯片封装结构 |
CN101976662B (zh) * | 2010-09-27 | 2012-07-25 | 清华大学 | 一种无基板的输出端扇出型倒装芯片封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103681607B (zh) | 半导体器件及其制作方法 | |
CN102456584B (zh) | 在半导体小片和互连结构周围形成可穿透膜包封料的半导体器件和方法 | |
US8922005B2 (en) | Methods and apparatus for package on package devices with reversed stud bump through via interconnections | |
KR101190920B1 (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
US8125063B2 (en) | COL package having small chip hidden between leads | |
CN105027282A (zh) | 启用通孔的层叠封装 | |
US9142523B2 (en) | Semiconductor device and manufacturing method thereof | |
US20130069223A1 (en) | Flash memory card without a substrate and its fabrication method | |
US20070092996A1 (en) | Method of making semiconductor package with reduced moisture sensitivity | |
CN101976662B (zh) | 一种无基板的输出端扇出型倒装芯片封装结构 | |
CN201655787U (zh) | 半导体封装结构 | |
CN201829481U (zh) | 一种无基板的输出端扇出型倒装芯片封装结构 | |
TW201316462A (zh) | 封裝件及其製法 | |
CN205376514U (zh) | 一种三维PoP堆叠封装结构 | |
TWM537304U (zh) | 3d多晶片模組封裝結構(三) | |
CN201829482U (zh) | 一种无基板的倒装芯片的芯片尺寸封装结构 | |
CN109411418B (zh) | 电子封装件及其制法 | |
CN106997875A (zh) | 一种PoP堆叠封装结构及其制造方法 | |
US20080237831A1 (en) | Multi-chip semiconductor package structure | |
CN210136868U (zh) | 一种晶圆键合堆叠芯片的封装结构 | |
TW200802771A (en) | BGA package with leads on chip | |
CN106684053A (zh) | 一种晶圆片级芯片规模封装结构及其制备方法 | |
CN101976663B (zh) | 一种无基板的倒装芯片的芯片尺寸封装结构 | |
CN104617034B (zh) | 半导体封装结构及其形成方法 | |
KR101432486B1 (ko) | 집적회로 패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110511 Termination date: 20140927 |
|
EXPY | Termination of patent right or utility model |