CN106531729A - 半导体装置及该半导体装置的制造方法 - Google Patents

半导体装置及该半导体装置的制造方法 Download PDF

Info

Publication number
CN106531729A
CN106531729A CN201610239909.1A CN201610239909A CN106531729A CN 106531729 A CN106531729 A CN 106531729A CN 201610239909 A CN201610239909 A CN 201610239909A CN 106531729 A CN106531729 A CN 106531729A
Authority
CN
China
Prior art keywords
chip
dram
nand
semiconductor
tectosome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610239909.1A
Other languages
English (en)
Inventor
松浦永悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106531729A publication Critical patent/CN106531729A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的实施方式提供一种能够提高半导体芯片的层叠构造的接着强度的半导体装置及该半导体装置的制造方法。实施方式的半导体装置包括构造体、作为第二半导体芯片的控制器芯片(12)、及作为第三半导体芯片的DRAM芯片(13)。构造体包含作为第一半导体芯片的NAND芯片(11)。构造体设于衬底(10)的第一区域。第二半导体芯片设于衬底(10)的第二区域。第三半导体芯片架设于构造体的上表面与第二半导体芯片的上表面而配置。

Description

半导体装置及该半导体装置的制造方法
[相关申请案]
本申请案享受以日本专利申请2015-179645号(申请日：2015年9月11日)为基础申请案的优先权。本申请案以参照该基础申请案的方式包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置及该半导体装置的制造方法。
背景技术
以往，已知有层叠面积互不相同的半导体芯片而成的半导体装置。期望半导体装置能够提高半导体芯片的层叠构造的接着强度。
发明内容
本发明的实施方式提供一种能够提高半导体芯片的层叠构造的接着强度的半导体装置及该半导体装置的制造方法。
实施方式的半导体装置包括构造体、第二半导体芯片及第三半导体芯片。构造体包含第一半导体芯片。构造体设于衬底的第一区域。第二半导体芯片设于衬底的第二区域。第三半导体芯片架设于构造体的上表面与第二半导体芯片的上表面而配置。
附图说明
图1是示意性表示实施方式的半导体装置的构成的剖视图。
图2是表示实施方式的半导体装置的概略构成的俯视图。
图3(a)～图3(c)是对实施方式的半导体装置的制造方法的顺序进行说明的图。
图4(a)～图4(c)是对实施方式的半导体装置的制造方法的顺序进行说明的图。
具体实施方式
以下，参照随附图式对实施方式的半导体装置及半导体装置的制造方法进行详细说明。另外，本发明并不受该实施方式限定。
(实施方式)
图1是示意性表示实施方式的半导体装置的构成的剖视图。图2是表示实施方式的半导体装置的概略构成的俯视图。半导体装置具备半导体芯片的层叠构造。半导体装置例如为控制器组入型的NAND(与非)快闪存储器。
半导体装置是在衬底10上混载有NAND芯片11、控制器芯片12及DRAM(DynamicRandom Access Memory，动态随机存储器)芯片13。另外，图2表示自上方观察图1所示的构成时的衬底10、NAND芯片11、控制器芯片12及DRAM芯片13的配置。图2中，省略了后述的电极27、28、连接端子24、25、26、金属线21、22、23及密封构件14的图示。
作为第一半导体芯片的NAND芯片11是保持数据的非易失性存储器芯片。半导体装置具备四个NAND芯片11层叠而成的构造体。构造体设于衬底10的第一区域。
四个NAND芯片11均具备矩形的平面形状。在NAND芯片11的上表面的一边侧设有电极27。电极27例如为铝垫。四个NAND芯片11是以上表面中的设有电极27的部分不被覆盖的方式相互错开位置而层叠。四个NAND芯片11是以设有电极27的部分形成阶梯的方式层叠。
在各NAND芯片11的下表面分别设有接着层15。四个NAND芯片11中的最下段的NAND芯片11经由接着层15而接合于衬底10的上表面。NAND芯片11彼此经由接着层15而相互接合。
金属线21将各NAND芯片11的电极27与设于衬底10的连接端子24电连接。电极27与连接端子24利用金属线21的连接是通过打线接合而形成。通过将各NAND芯片11呈阶梯状层叠，能够对各NAND芯片11的电极27进行打线接合。
作为第二半导体芯片的控制器芯片12是控制利用NAND芯片11及DRAM芯片13将数据写入及读出的控制器。控制器芯片12设于衬底10的第二区域。第二区域是与第一区域不同的区域且是位于第一区域相邻位置的区域。
控制器芯片12具备比NAND芯片11小的矩形的平面形状。在控制器芯片12的下表面设有接着层16。控制器芯片12经由接着层16而接合于衬底10的上表面。在控制器芯片12的上表面设有未图示的多个电极。电极例如为铝垫。金属线22将设于控制器芯片12的上表面的电极与设于衬底10的连接端子25电连接。
作为第三半导体芯片的DRAM芯片13是保持数据的易失性存储器芯片。半导体装置具备两个DRAM芯片13。两个DRAM芯片13层叠于NAND芯片11层叠而成的构造体与控制器芯片12之上。两个DRAM芯片13中的下侧的DRAM芯片13是架设于构造体的上表面与控制器芯片12的上表面而配置。
两个DRAM芯片13均具备比NAND芯片11大的矩形的平面形状。如图2所示，两个DRAM芯片13是以长边的朝向相互垂直的方式使矩形的朝向不同而重叠。在DRAM芯片13的上表面中的第一边侧的部分与第二边侧的部分，分别设有电极28。第一边是矩形中的一边，第二边设为与第一边相向的边。电极28例如为铝垫。金属线23将电极28与设于衬底10的连接端子26电连接。电极28与连接端子26利用金属线23的连接是通过打线接合而形成。
在各DRAM芯片13的下表面分别设有接着层17。两个DRAM芯片13中的下侧的DRAM芯片13经由接着层17而接合于最上段的NAND芯片11的上表面及控制器芯片12的上表面。金属线21中的位于比NAND芯片11的上表面更靠上方的部分埋入至该接着层17中。金属线22中的位于比控制器芯片12的上表面更靠上方的部分埋入至该接着层17中。
DRAM芯片13彼此经由接着层17而相互接着。下侧的DRAM芯片13的上表面中的设有电极28的部分由用于与上侧的DRAM芯片13接合的接着层17覆盖。
与下侧的DRAM芯片13的电极28连接的金属线23中的位于比下侧的DRAM芯片13的上表面更靠上方的部分埋入至DRAM芯片13彼此之间的接着层17中。
连接端子24、25、26形成于衬底10的上表面。连接端子24、25、26例如是对由铜构成的端子非电解镀敷镍及金而成。在衬底10的下表面形成有未图示的外部连接端子。外部连接端子例如为焊料球或焊料凸块。在衬底10形成有将连接端子24、25、26与外部连接端子电连接的构件，例如布线层及通孔。金属线21、22、23例如将金、铜或银作为材料。
密封构件14是密封设于衬底10上的NAND芯片11、控制器芯片12及DRAM芯片13的模具树脂。
实施方式的半导体装置是在层叠NAND芯片11而成的构造体与控制器芯片12之上，设有平面形状比NAND芯片11大的DRAM芯片13。半导体装置与将NAND芯片11的构造体与DRAM芯片13在衬底10上排列配置的情况相比，能够使平面构成变得小型。
在图1所示的剖面中，要与DRAM芯片13的电极28连接的连接端子26在设于衬底10上表面的各要素中配置于靠近衬底10的外缘的位置。连接端子26配置于图2所示的衬底10中的DRAM芯片13的周围的有限范围。
要与NAND芯片11的电极27连接的连接端子24配置于比连接端子26更靠衬底10上表面的中心侧。通过将NAND芯片11的构造体配置于比DRAM芯片13更靠下方，相对于该连接端子24、26的配置而能够避免金属线21、23彼此的接触。在假设NAND芯片11的构造体配置于比DRAM芯片13更靠上方的情形时，在比连接端子26更靠衬底10的外缘侧，需要配置连接端子24的空间。半导体装置通过将NAND芯片11的构造体配置于比DRAM芯片13更靠下方，能够使平面构成变得小型。
在实施方式的半导体装置中，从衬底10的上表面到控制器芯片12的上表面为止的高度与从衬底10的上表面到NAND芯片11的构造体的上表面为止的高度一致。在衬底10的上表面，包括控制器芯片12及接着层16在内的高度与包括四个NAND芯片11及四个接着层15在内的高度一致。
通过使控制器芯片12的上表面与NAND芯片11的构造体的上表面的高度一致，DRAM芯片13与衬底10的上表面平行地配置。另外，在实施方式中所谓“高度一致”，除相互的高度相同的情况以外，也包含相互的高度为大致相同高度的情况。
实施方式的半导体装置的构成也可适当变更。层叠NAND芯片11而成的构造体并不限于包含四个NAND芯片11的情况。构成构造体的NAND芯片11的个数也可适当变更。半导体装置并不限于具备两个DRAM芯片13的情况。层叠于NAND芯片11的构造体及控制器芯片12之上的DRAM芯片13的个数也可适当变更。
半导体装置也可将层叠于NAND芯片11的构造体及控制器芯片12之上的DRAM芯片13中的至少一个替换成相互并排的多个DRAM芯片。例如，也可在NAND芯片11的构造体及控制器芯片12之上并排设置两个DRAM芯片，且在该两个DRAM芯片之上进而并排设置两个DRAM芯片。使两个DRAM芯片并排的方向也可在第一层与第二层不同。
图3及图4是对实施方式的半导体装置的制造方法的顺序进行说明的图。在图3(a)所示的衬底10，安装有层叠NAND芯片11而成的构造体与控制器芯片12。所述安装有构造体及控制器芯片12的衬底10是利用图3(a)所示的步骤之前的步骤而制造。
在衬底10上层叠四个NAND芯片11后，将各NAND芯片11的电极27与连接端子24通过打线接合依次连接，由此形成金属线21。通过将四个NAND芯片11呈阶梯状层叠，能够节省每当配置一个NAND芯片11时实施打线接合的工夫。设于控制器芯片12的上表面的电极与连接端子25利用金属线22而连接。
在图3(a)所示的步骤中，在衬底10上的NAND芯片11的构造体与控制器芯片12之上，配置第一层的DRAM芯片13。在DRAM芯片13的下表面，贴附有接着层17。安装夹具30将DRAM芯片13以贴附有接着层17的一侧朝下地上提。安装夹具30搬送上提后的DRAM芯片13，将DRAM芯片13载置于NAND芯片11的构造体与控制器芯片12之上。DRAM芯片13架设于NAND芯片11的构造体的上表面与控制器芯片12的上表面而配置。
贴附于DRAM芯片13的接着层17是由热硬化性树脂构成的绝缘性膜。一面对该接着层17进行加热，一面将接着层17压抵到NAND芯片11的构造体与控制器芯片12。由此，金属线21中的比最上段的NAND芯片11的上表面更靠上方的部分与金属线22中的比控制器芯片12的上表面更靠上方的部分同时被埋入至接着层17中。从控制器芯片12引出的金属线22在接着层17中被固定，由此金属线22彼此的接触得以减少。
接着层17到达最上段的NAND芯片11的上表面与控制器芯片12的上表面。如图3(b)所示，DRAM芯片13经由接着层17而接着于NAND芯片11及控制器芯片12。这时，NAND芯片11的金属线21与控制器芯片12的金属线22均埋入至接着层17中且未到达DRAM芯片13。为了满足所述条件，控制器芯片12的高度与NAND芯片11的构造体的高度一致。通过接着层17的硬化，DRAM芯片13经由接着层17而保持于NAND芯片11的上表面及控制器芯片12的上表面。
通过DRAM芯片13接着于NAND芯片11及控制器芯片12，成为由NAND芯片11的构造体及控制器芯片12支撑DRAM芯片13的状态。通过将金属线21的一部分与金属线22的一部分埋入至接着层17中，能够防止金属线21、22与DRAM芯片13的接触。接着层17通过利用后述的密封构件14进行密封时的加热及加压而进一步硬化。
在图3(c)所示的步骤中，实施将DRAM芯片13的电极28与衬底10上的连接端子26利用金属线23连接的打线接合。在该步骤中，使穿过作为接合工具的毛细管31内的金属线的前端压接于电极28。金属线是将金、铜或银作为材料而构成。一面从毛细管31陆续送出金属线，一面使毛细管31移动到连接端子26，且在连接端子26压接金属线。由此，使金属线接合于连接端子26。结束金属线对连接端子26的接合之后切断金属线，由此形成将电极28与连接端子26连接的金属线23。
通过利用NAND芯片11的构造体及控制器芯片12的两个构造支撑DRAM芯片13，能够抑制因金属线23对电极28的压接所引起的DRAM芯片13的弯曲。从控制器芯片12引出的金属线22在接着层17中绝缘，因此能够防止因芯片搭载及打线接合时的外力的影响而可能产生的金属线22彼此的接触所引起的短路。
在图4(a)所示的步骤中，在第一层的DRAM芯片13之上，配置第二层的DRAM芯片13。在DRAM芯片13的下表面，与第一层的DRAM芯片13的情况同样地贴附有接着层17。安装夹具30将DRAM芯片13上提并搬送，在第一层的DRAM芯片13之上载置第二层的DRAM芯片13。
一面对贴附于DRAM芯片13的接着层17进行加热，一面将接着层17压抵到第一层的DRAM芯片13。由此，金属线23中的比第一层的DRAM芯片13的上表面更靠上方的部分被埋入至接着层17中。
接着层17到达第一层的DRAM芯片13的上表面。第二层的DRAM芯片13经由接着层17而接着于第一层的DRAM芯片13。通过接着层17的硬化，第二层的DRAM芯片13经由接着层17而接着于第一层的DRAM芯片13的上表面。通过将金属线23的一部分埋入至接着层17中，能够防止连接于第一层的DRAM芯片13的金属线23与第二层的DRAM芯片13的接触。接着层17通过利用后述的密封构件14进行密封时的加热及加压而进一步硬化。
通过利用NAND芯片11的构造体及控制器芯片12的两个构造支撑第一层的DRAM芯片13，能够使DRAM芯片13彼此充分接着。从控制器芯片12引出的金属线22在第一层的DRAM芯片13之下的接着层17中绝缘，因此能够防止因芯片搭载及打线接合时的外力的影响而可能产生的金属线22彼此的接触所引起的短路。
在图4(b)所示的步骤中，实施将第二层的DRAM芯片13的电极28与衬底10上的连接端子26利用金属线23连接的打线接合。第二层的DRAM芯片13的电极28连接于与第一层的DRAM芯片13的电极28连接的连接端子26以外的连接端子26。图4(b)所示的步骤中的打线接合是与图3(c)所示的步骤中的打线接合同样地实施。
由此，如图4(c)所示，将层叠NAND芯片11而成的构造体、控制器芯片12及两层DRAM芯片13安装于衬底10。所述衬底10上的构成物由密封构件14密封。根据以上的步骤，能够获得具备图1所示的构成的半导体装置。
假设在控制器芯片12的高度比NAND芯片11层叠而成的构造体的高度低的情形时，实施图3(a)所示的步骤。这时，第一层的DRAM芯片13载置于最上段的NAND芯片11上，另一方面，DRAM芯片13与控制器芯片12之间产生大幅空隙。DRAM芯片13成为仅由NAND芯片11的构造体支撑的状态。
假设从所述状态实施与图3(c)所示的步骤同样的打线接合。DRAM芯片13中的与控制器芯片12隔开空间的上方部分为下方无支撑的状态。通过对位于控制器芯片12的上方的电极28实施打线接合，DRAM芯片13有包含该电极28的部分向下方弯曲地变形的情况。
此外，在与图4(a)所示的步骤同样地配置第二层的DRAM芯片13的情形时，因如所述那样第一层的DRAM芯片13变形，而在产生弯曲的部分，DRAM芯片13彼此的接着变得不充分。在接着不充分的部位，因为下方无支撑，所以难以消除所述接着不良。
如果为了改善接着不良而增加安装夹具30的负荷，那么容易产生DRAM芯片13或NAND芯片11的破损。在将第一层的DRAM芯片13下压到控制器芯片12的上表面附近的情形时，也可能引起连接于控制器芯片12的上表面的金属线22的破损。
相对于此，通过使控制器芯片12的高度与NAND芯片11的构造体的高度一致，DRAM芯片13由NAND芯片11的构造体与控制器芯片12支撑。通过确保利用控制器芯片12从下方支撑，能够抑制因打线接合而引起DRAM芯片13弯曲。
通过抑制因第一层的DRAM芯片13的弯曲所引起的变形，能够消除第一层的DRAM芯片13与第二层的DRAM芯片13的接着不良。通过实现第一层的DRAM芯片13与第二层的DRAM芯片13的充分接着，能够减少因安装夹具30的负荷所引起的半导体芯片的破损。通过金属线22中的比控制器芯片12的上表面更靠上方的部分埋入至接着层17中，能够减少因对DRAM芯片13的打线接合所引起的金属线22的破损。半导体装置通过减少半导体芯片的接着不良及破损、以及金属线22的破损，能够改善因制造工艺所引起的不良。
实施方式的半导体装置并不限于具备层叠NAND芯片11而成的构造体、控制器芯片12及DRAM芯片13的情况。半导体装置也可具备平面形状的尺寸互不相同的任意半导体芯片作为第一、第二及第三半导体芯片。在小型的半导体芯片之上层叠大型的半导体芯片的构成中，通过从下方支撑大型的半导体芯片，半导体装置能够减少半导体芯片的接着不良及破损。
根据实施方式，半导体装置是将第三半导体芯片架设于包含第一半导体芯片的构造体的上表面与第二半导体芯片的上表面而配置。半导体装置通过利用包含第一半导体芯片的构造体与第二半导体芯片支撑第三半导体芯片，能够抑制第三半导体芯片的弯曲。半导体装置能够抑制因第三半导体芯片的弯曲而产生的半导体芯片彼此的接着不良。由此，半导体装置可以获得能够提高半导体芯片的接着强度的效果。
已对本发明的实施方式进行了说明，但所述实施方式是作为示例而提出的，并不意图限定发明的范围。所述新颖的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内可进行各种省略、替换、变更。所述实施方式及其变化包含于发明的范围或主旨内，并且包含于权利要求书所记载的发明及其均等的范围内。
[符号的说明]
10 衬底
11 NAND芯片
12 控制器芯片
13 DRAM芯片
17 接着层
22 金属线

Claims (5)

1.一种半导体装置，其特征在于包括：
构造体，设于衬底的第一区域，且包含第一半导体芯片；
第二半导体芯片，设于所述衬底的第二区域；以及
第三半导体芯片，架设于所述构造体的上表面与所述第二半导体芯片的上表面而配置。
2.根据权利要求1所述的半导体装置，其特征在于：从所述衬底到所述第二半导体芯片的所述上表面为止的高度与从所述衬底到所述构造体的所述上表面为止的高度一致。
3.根据权利要求1或2所述的半导体装置，其特征在于：所述第三半导体芯片经由接着层而接着于所述构造体的上表面及所述第二半导体芯片的上表面，
从所述第二半导体芯片的所述上表面引出的金属线的一部分埋入至所述接着层中。
4.一种半导体装置的制造方法，其特征在于：在衬底的第一区域设置包含第一半导体芯片的构造体，
在所述衬底的第二区域设置第二半导体芯片，
将形成有接着层的第三半导体芯片架设于所述构造体的上表面与所述第二半导体芯片的上表面而配置，且
使所述第三半导体芯片经由所述接着层而接着于所述构造体的上表面及所述第二半导体芯片的上表面。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于：将从所述第二半导体芯片的所述上表面引出的金属线的一部分埋入至所述接着层中。
CN201610239909.1A 2015-09-11 2016-04-18 半导体装置及该半导体装置的制造方法 Withdrawn CN106531729A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015179645A JP2017055052A (ja) 2015-09-11 2015-09-11 半導体装置および半導体装置の製造方法
JP2015-179645 2015-09-11

Publications (1)

Publication Number Publication Date
CN106531729A true CN106531729A (zh) 2017-03-22

Family

ID=58317370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610239909.1A Withdrawn CN106531729A (zh) 2015-09-11 2016-04-18 半导体装置及该半导体装置的制造方法

Country Status (3)

Country Link
JP (1) JP2017055052A (zh)
CN (1) CN106531729A (zh)
TW (1) TW201711171A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768313A (zh) * 2017-10-24 2018-03-06 南京矽邦半导体有限公司 一种半导体装置及其制作方法
CN110731012A (zh) * 2019-04-15 2020-01-24 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
CN110875259A (zh) * 2018-08-31 2020-03-10 东芝存储器株式会社 半导体装置
CN110970444A (zh) * 2018-09-28 2020-04-07 东芝存储器株式会社 半导体装置及半导体装置的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242366B2 (ja) * 2019-03-22 2023-03-20 キオクシア株式会社 半導体装置
US11195820B2 (en) * 2020-03-03 2021-12-07 Sandisk Technologies Llc Semiconductor device including fractured semiconductor dies
JP2022113250A (ja) * 2021-01-25 2022-08-04 キオクシア株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768313A (zh) * 2017-10-24 2018-03-06 南京矽邦半导体有限公司 一种半导体装置及其制作方法
CN110875259A (zh) * 2018-08-31 2020-03-10 东芝存储器株式会社 半导体装置
CN110875259B (zh) * 2018-08-31 2023-10-31 铠侠股份有限公司 半导体装置
CN110970444A (zh) * 2018-09-28 2020-04-07 东芝存储器株式会社 半导体装置及半导体装置的制造方法
CN110970444B (zh) * 2018-09-28 2023-12-01 铠侠股份有限公司 半导体装置及半导体装置的制造方法
CN110731012A (zh) * 2019-04-15 2020-01-24 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
US11158604B2 (en) 2019-04-15 2021-10-26 Yangtze Memory Technologies Co., Ltd. Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same

Also Published As

Publication number Publication date
TW201711171A (zh) 2017-03-16
JP2017055052A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
CN106531729A (zh) 半导体装置及该半导体装置的制造方法
JP5840479B2 (ja) 半導体装置およびその製造方法
US8004071B2 (en) Semiconductor memory device
US20070066139A1 (en) Electronic plug unit
TW404030B (en) Dual-chip semiconductor package device having malposition and the manufacture method thereof
CN102569268A (zh) 半导体装置及其制造方法
JP2012216644A (ja) 半導体装置及びその製造方法
US8603865B2 (en) Semiconductor storage device and manufacturing method thereof
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
US8609527B2 (en) Method of manufacturing semiconductor device
CN108811523A (zh) 柔性印刷电路板、连接体的制造方法和连接体
US7671373B2 (en) LED chip package structure using a ceramic material as a substrate and a method for manufacturing the same
US9741633B2 (en) Semiconductor package including barrier members and method of manufacturing the same
JP2007035864A (ja) 半導体パッケージ
KR101610827B1 (ko) 본딩 구조물의 형성 방법
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
TW558810B (en) Semiconductor package with lead frame as chip carrier and fabrication method thereof
CN105990329A (zh) 半导体装置及其制造方法
JP4489094B2 (ja) 半導体パッケージ
CN102290391B (zh) 半导体器件及其制造方法和制造装置
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
US20140085845A1 (en) Thick-film hybrid circuit structure and method of manufacture the same
KR101116731B1 (ko) 듀얼 다이 패키지
TWI543317B (zh) Semiconductor device
CN110310946A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20170322

WW01 Invention patent application withdrawn after publication