JP2017130598A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2017130598A
JP2017130598A JP2016010291A JP2016010291A JP2017130598A JP 2017130598 A JP2017130598 A JP 2017130598A JP 2016010291 A JP2016010291 A JP 2016010291A JP 2016010291 A JP2016010291 A JP 2016010291A JP 2017130598 A JP2017130598 A JP 2017130598A
Authority
JP
Japan
Prior art keywords
wafer
daf
tape
dividing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016010291A
Other languages
English (en)
Other versions
JP6716263B2 (ja
Inventor
真司 吉田
Shinji Yoshida
真司 吉田
優作 伊藤
Yusaku Ito
優作 伊藤
紘英 矢野
Hirohide Yano
紘英 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016010291A priority Critical patent/JP6716263B2/ja
Priority to TW105140455A priority patent/TWI708300B/zh
Priority to KR1020170000698A priority patent/KR102529346B1/ko
Priority to CN201710033605.4A priority patent/CN106997866B/zh
Priority to US15/410,886 priority patent/US9881828B2/en
Publication of JP2017130598A publication Critical patent/JP2017130598A/ja
Application granted granted Critical
Publication of JP6716263B2 publication Critical patent/JP6716263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】ＤＡＦの接着不良箇所の位置に基づいてＤＡＦの接着が良好なチップだけをピックアップすること。【解決手段】ウエーハの加工方法は、基材テープ（１１）上に糊層（１２）を介してＤＡＦ（１３）を積層したダイシングテープ（１０）をウエーハ（Ｗ）の裏面に貼着する工程と、ダイシングテープ側からのウエーハの撮像画からＤＡＦの接着不良箇所の位置を記憶する工程と、ウエーハをＤＡＦ付きのチップに分割する工程と、紫外線によってダイシングテープの糊層を硬化させる工程と、接着不良箇所の位置を基にＤＡＦ接着良好なチップを糊層とＤＡＦとの境で離間させＤＡＦ付きのチップをピックアップする工程とを有している。【選択図】図４

Description

本発明は、ウエーハを個々のチップに分割し、ＤＡＦ（Die Attach Film）を貼着したチップを形成するウエーハの加工方法に関する。
ダイボンディングでは、ＤＡＦと呼ばれる接着テープを介して個々のチップが基板等に接着される（例えば、特許文献１参照）。近年、紫外線硬化する粘着層を介してダイシングテープとＤＡＦを一体化させたテープが開発されている。このテープのＤＡＦ側の一面がウエーハの裏面に貼着されて、ウエーハの分割時のダイシングテープとして使用される。そして、ダイシングによってウエーハが個々のチップに分割された後、紫外線照射によって粘着層が硬化されることでダイシングテープからＤＡＦが離間され、個々のチップの裏面にＤＡＦだけが接着された状態でピックアップされる。
特開２０１４−００７３３２号公報
ところで、チップの裏面に傷や屑が存在していると、チップの裏面とＤＡＦとの間に気泡が残ってＤＡＦの接着不良が生じる。このため、通常のダイボンディングでは、ＤＡＦが接着されたチップをピックアップして基板等に実装した後、チップが正常に接着されているかを確認している。しかしながら、チップを基板等に実装した後にチップの接着状態を確認しているため、ＤＡＦの接着不良が確認されると基板等に対するチップの実装作業及びチップが無駄になるという問題があった。
本発明はかかる点に鑑みてなされたものであり、ＤＡＦの接着不良があるチップの実装作業をなくして作業効率を向上させることができるウエーハの加工方法を提供することを目的とする。
本発明のウエーハの加工方法は、分割予定ラインで区画してデバイスを形成するウエーハの加工方法であって、ウエーハの裏面にＤＡＦと紫外線の照射によって硬化する糊層を有するダイシングテープを貼着させるテープ貼着工程と、該テープ貼着工程を実施した後、ダイシングテープ側からウエーハを撮像した撮像画から、ＤＡＦとウエーハとの間が未接着となった接着不良箇所の位置を記憶する記憶工程と、該記憶工程を実施した後、ウエーハを該分割予定ラインに沿って個々のチップに分割すると共にＤＡＦを分割する分割工程と、該分割工程を実施した後、ダイシングテープに紫外線を照射させ該糊層を硬化させ粘着力を低下させる紫外線照射工程と、該紫外線照射工程の後、該記憶工程で記憶した位置を基にＤＡＦ接着良好なチップを該糊層とＤＡＦとの境で離間させＤＡＦと共にピックアップするピックアップ工程と、を備える。
この構成によれば、ＤＡＦと糊層を有するダイシングテープがウエーハの裏面に貼着され、ダイシングテープ側のウエーハの撮像画からＤＡＦとウエーハとの間が未接着になった接着不良箇所の位置が記憶される。そして、ウエーハの分割後にＤＡＦの接着が良好なチップだけがＤＡＦと糊層との境で離間されて、ＤＡＦが接着されたチップがピックアップされる。ＤＡＦの接着不良があるチップが基板等に実装されることがないため、チップの実装作業及びチップが無駄になることがなく作業効率を向上させることができる。
本発明のウエーハの他の加工方法は、分割予定ラインで区画してデバイスを形成するウエーハの加工方法であって、ウエーハを該分割予定ラインに沿って個々のチップに分割するウエーハ分割工程と、該ウエーハ分割工程を実施した後、分割されたウエーハの裏面にＤＡＦと紫外線の照射によって硬化する糊層を有するエキスパンドテープを貼着するテープ貼着工程と、該テープ貼着工程を実施した後、エキスパンドテープ側から分割後のウエーハを撮像した撮像画から、チップ間の分割ラインを除去すると共に、ＤＡＦとウエーハとの間が未接着となった接着不良箇所の位置を記憶する記憶工程と、該記憶工程を実施した後、個々のチップ毎にＤＡＦを分割するＤＡＦ分割工程と、該ＤＡＦ分割工程を実施した後、エキスパンドテープに紫外線を照射させ該糊層を硬化させ粘着力を低下させる紫外線照射工程と、該紫外線照射工程の後、該記憶工程で記憶した位置を基にＤＡＦ接着良好なチップを該糊層とＤＡＦとの境で離間させＤＡＦと共にピックアップするピックアップ工程と、を備える。
この構成によれば、ＤＡＦと糊層を有するエキスパンドテープが分割後のウエーハの裏面に貼着され、エキスパンドテープ側のウエーハの撮像画からチップ間の分割ラインが除去されると共に、ＤＡＦとウエーハとの間が未接着になった接着不良箇所の位置が記憶される。このため、分割ラインが接着不良個所として誤認識されることがなく、接着不良箇所の位置だけを記憶させることができる。そして、ＤＡＦが分割された後にＤＡＦの接着が良好なチップだけがＤＡＦと糊層との境で離間されて、ＤＡＦが接着されたチップがピックアップされる。ＤＡＦの接着不良があるチップが基板等に実装されることがないため、チップの実装作業及びチップが無駄になることがなく作業効率を向上させることができる。
本発明によれば、ＤＡＦの接着不良箇所の位置に基づいて、ＤＡＦの接着が良好なチップだけをピックアップすることで、ＤＡＦの接着不良があるチップの実装をなくして作業効率を向上させることができる。
第１の実施の形態のダイシングテープが貼着されたウエーハの説明図である。 第１の実施の形態の研削工程の一例を示す図である。 第１の実施の形態のテープ貼着工程の一例を示す図である。 第１の実施の形態の記憶工程の一例を示す図である。 第１の実施の形態の接着不良箇所の検出方法の一例を示す図である。 第１の実施の形態の保護テープ剥離工程の一例を示す図である。 第１の実施の形態の分割工程の一例を示す図である。 第１の実施の形態の紫外線照射工程の一例を示す図である。 第１の実施の形態のピックアップ工程の一例を示す図である。 第２の実施の形態の分割起点形成工程の一例を示す図である。 第２の実施の形態のウエーハ分割工程の一例を示す図である。 第２の実施の形態のテープ貼着工程の一例を示す図である。 第２の実施の形態の記憶工程の一例を示す図である。 第２の実施の形態の保護テープ剥離工程の一例を示す図である。 第２の実施の形態のＤＡＦ分割工程の一例を示す図である。 第２の実施の形態の紫外線照射工程の一例を示す図である。 第２の実施の形態のピックアップ工程の一例を示す図である。
添付図面を参照して、第１の実施の形態のＤＡＦ付きのダイシングテープについて説明する。図１は、第１の実施の形態のダイシングテープが貼着されたウエーハの説明図である。なお、図１Ａはダイシングテープが貼着されたウエーハの斜視図、図１Ｂはダイシングテープが貼着されたウエーハの断面模式図をそれぞれ示している。
図１Ａ及び図１Ｂに示すように、ウエーハＷは、略円板状に形成されており、ダイシングテープ１０を介してリングフレーム１４に支持された状態で搬送されている。ウエーハＷの表面には格子状に分割予定ラインが形成されており、分割予定ラインに区画された各領域にデバイス１５が形成されている。また、ウエーハＷの外周縁には結晶方位を示すノッチ１６が形成されている。なお、ウエーハＷは、例えば、半導体基板に半導体デバイスが形成された半導体ウエーハでもよいし、無機材料基板に光デバイスが形成された光デバイスウエーハでもよい。
ダイシングテープ１０は、ダイシング用のテープとダイボンディング用の接着剤の機能を持ち合わせており、基材テープ１１に糊層１２を介してＤＡＦ１３を積層して構成されている。糊層１２は、紫外線の照射によって硬化する紫外線硬化樹脂であり、樹脂の硬化によって基材テープ１１からＤＡＦ１３を離間し易くしている。ＤＡＦ１３は、ウエーハＷの分割後のチップＣ（図８参照）に貼着された状態で糊層１２から離間され、チップＣのダイボンディング（実装）時の接着剤として機能する。このように、ダイシングテープとＤＡＦとが一体形成されるため、ウエーハＷに対するＤＡＦの貼着作業が省略される。
ダイシングテープ１０のＤＡＦ１３側がウエーハＷの裏面に貼着されると、ウエーハＷの裏面の傷や屑等によってはＤＡＦ１３の貼着面とウエーハＷの裏面との間には少なからず気泡Ｂが残る。このため、ウエーハＷの分割後のチップＣ（図８参照）をボンディングする際に、チップＣとＤＡＦ１３との間の気泡Ｂによって接着不良が生じてしまうという問題がある。そこで、本実施の形態では、チップＣのボンディング前にウエーハＷとＤＡＦ１３との未接着箇所を検査している（図４参照）。これにより、接着不良が生じるチップＣを使用しないようにして、ボンディング不良を無くして作業効率を向上させている。
以下、第１の実施の形態のウエーハの加工方法について説明する。図２は研削工程、図３はテープ貼着工程、図４は記憶工程、図５は接着不良箇所の検出方法、図６は保護テープ剥離工程、図７は分割工程、図８は紫外線照射工程、図９はピックアップ工程のそれぞれ一例を示す図である。
図２に示すように、先ず研削工程が実施される。研削工程では、ウエーハＷの表面にデバイス保護の保護テープ１７が貼着されており、ウエーハＷの保護テープ１７側が研削装置のチャックテーブル２１に保持される。研削ユニット２２が回転しながらチャックテーブル２１に近づけられ、研削ホイール２３とウエーハＷの裏面とが回転接触することでウエーハＷの裏面が研削される。研削加工中はハイトゲージ（不図示）によってウエーハＷの厚みがリアルタイムに測定され、ハイトゲージの測定結果が目標の仕上げ厚みに近づくように研削量が調整されている。
なお、保護テープ１７は紫外線硬化樹脂によってウエーハＷの表面に貼着されており、ウエーハＷが仕上げ厚みまで研削されて研削加工が完了すると、保護テープ１７に対して紫外線が照射される。このように、ウエーハＷにダイシングテープ１０が貼着される前に、保護テープ１７の糊層を硬化させて、ウエーハＷから保護テープ１７を剥がし易くしている。また、本実施の形態では研削工程についてのみ説明したが、研削工程後に研磨工程が実施されていてもよい。また、研削工程は、ウエーハＷに対して粗研削及び仕上げ研削が実施されていてもよい。
図３に示すように、研削工程の後にはテープ貼着工程が実施される。テープ貼着工程では、テープ貼着装置の中央テーブル３１上にウエーハＷの保護テープ１７側が載置され、中央テーブル３１を囲む外周テーブル３２上にリングフレーム１４が載置される。そして、テープローラー３３によってウエーハＷの裏面とリングフレーム１４の裏面にダイシングテープ１０が貼着される。なお、テープ貼着工程は、ウエーハＷに対してダイシングテープ１０が貼着可能であれば、貼着方法は限定されない。例えば、テープ貼着工程は、オペレータによって手動で実施されてもよい。
図４に示すように、テープ貼着工程の後には記憶工程が実施される。記憶工程では、テープ貼着装置の中央テーブル３１上のウエーハＷにイメージセンサ３６が近づけられ、イメージセンサ３６によってダイシングテープ１０側からウエーハＷが撮像される。イメージセンサ３６から検出部３７にウエーハＷの撮像画が出力され、検出部３７によってＤＡＦ１３とウエーハＷとの間が未接着となった接着不良箇所（気泡Ｂ）の位置が検出される。そして、検出部３７から記憶部３８に接着不良箇所の位置が出力され、ＤＡＦ１３の接着不良箇所の位置が記憶部３８に記憶される。これにより、ウエーハＷの分割後のチップＣ（図８参照）に接着不良箇所があるか否かが判断される。
図５Ａに示すように、ＤＡＦ１３（図４参照）の接着不良箇所は、ＤＡＦ１３とウエーハＷとの間に気泡Ｂが入り込むことによってウエーハＷの撮像画上で白く現れる。このとき、ウエーハＷのノッチ１６を原点位置とした座標系で、所定輝度以上の画素が探索されて、白くなった接着不良箇所の画素の座標位置が検出される。また、記憶部３８（図４参照）には座標系の各画素がウエーハＷの分割後のどのチップＣ（図８参照）に属するかを示す対応関係が予め記憶されている。よって、記憶部３８では、ＤＡＦ１３の接着不良箇所を示す各画素とウエーハＷの分割後のチップＣとが関連付けられて記憶される。
なお、図５Ｂに示すように、記憶工程では、気泡Ｂの大きさに応じて接着不良箇所か否かが判断されてもよい。例えば、１チップ内で所定画素数以上の画素が白い場合には接着不良箇所として判断され、１チップ内で所定画素数を下回る画素が白い場合には接着不良の影響がないとして無視される。また、図５Ｃに示すように、記憶工程では気泡Ｂの発生位置に応じて接着不良箇所か否かが判断されてもよい。例えば、１チップ内の中央領域Ａ１の画素が白い場合には接着不良箇所として判断され、１チップ内の外周領域Ａ２の画素が白い場合にはチップＣの実装時に気泡Ｂが外側に押し出されて接着不良の影響がないとして無視される。
なお、ウエーハＷの撮像には、イメージセンサ３６として、撮像素子を縦横に並べたエリアセンサを用いて、ウエーハＷの上方からウエーハＷ全面を撮像してもよい。また、イメージセンサ３６として、撮像素子を１列に並べてウエーハの径以上の長さにしたラインセンサを用いて、ラインセンサとウエーハＷとを相対的に走査させてウエーハＷ全面を撮像してもよい。また、ウエーハＷの撮像は、イメージセンサ３６を用いる構成に限らず、ウエーハＷの全面を撮像可能な撮像装置が用いられればよい。
例えば、ウエーハＷの撮像には、投光部と受光部を備えたフォトセンサ（フォトリフレクタ）を用いてもよい。この場合、投光部からウエーハＷの表面に測定光を投光し、ウエーハＷの表面からの反射光を受光部で受光する。ウエーハＷと気泡Ｂとで反射した反射光を受光部が受光する受光量が異なる。例えばウエーハＷより気泡Ｂで反射した反射光を受光部が受光する受光量が大きくなるため、フォトセンサをウエーハＷに対して走査させて反射光の差が発生した受光位置が記憶部３８に記憶される。フォトセンサを用いた方法では、走査手段が別途必要になるがフォトセンサの受光部が受光した受光量を電圧値としてデータ化させることで、撮像画を用いるよりも処理を速くすることができる。
図６に示すように、記憶工程の後には保護テープ剥離工程が実施される。保護テープ剥離工程では、テープ剥離装置のチャックテーブル４１上にダイシングテープ１０側が保持され、保護テープ１７が上方に向けられている。そして、保護テープ１７の外縁側の一部に剥離テープ４２が貼着されて、剥離テープ４２を介してウエーハＷから保護テープ１７が引き剥がされる。このとき、上記したように保護テープ１７の糊層（不図示）だけが事前に硬化されて粘着力が低下しているため、ダイシングテープ１０からウエーハＷが剥がれることなく、ウエーハＷから保護テープ１７だけが剥がされる。
図７に示すように、記憶工程の後には分割工程が実施される。分割工程では、切削装置のチャックテーブル４６上にダイシングテープ１０を介してウエーハＷが保持される。また、切削ブレード４７がウエーハＷの分割予定ラインに位置付けられ、切削ブレード４７の高さがダイシングテープ１０のＤＡＦ１３を分割可能な深さまで降ろされる。そして、高速回転した切削ブレード４７に対してチャックテーブル４６が相対移動されることで、切削ブレード４７によってウエーハＷが分割予定ラインに沿って個々のチップＣに分割されると共にＤＡＦ１３が分割される。
これにより、ダイシングテープ１０上でウエーハＷがＤＡＦ１３付きの個々のチップＣに分割される。なお、分割工程は、ウエーハＷと共にＤＡＦ１３を分割予定ラインに沿って分割可能であればよい。例えば、分割加工は、レーザー加工によってウエーハＷ内に改質層と呼ばれる分割起点を分割予定ラインに沿って形成して、エキスパンド等によって分割起点に外力を付与することで個々のチップＣに分割してもよい。また、分割加工は、アブレーション加工によってウエーハＷに分割予定ラインに沿って加工溝を形成することで個々のチップＣに分割してもよい。
なお、改質層はレーザー光線の照射によってウエーハＷの内部の密度、屈折率、機械的強度やその他の物理的特性が周囲と異なる状態となり、周囲よりも強度が低下する領域のことをいう。改質層は、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域であり、これらが混在した領域でもよい。また、アブレーションとは、レーザビームの照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
図８に示すように、分割工程の後には紫外線照射工程が実施される。紫外線照射工程では、ガラス等の紫外線を透過する支持テーブル５１上にダイシングテープ１０を介してウエーハＷが支持される。そして、支持テーブル５１の下方に設けられた紫外線照射ランプ５２からダイシングテープ１０に対して紫外線が照射される。ダイシングテープ１０の基材テープ１１とＤＡＦ１３の間の糊層１２が硬化されて粘着力が低下される。これにより、基材テープ１１に対するＤＡＦ１３の粘着力よりも、チップＣに対するＤＡＦ１３の粘着力が高くなって、ＤＡＦ１３と共にチップＣがダイシングテープ１０から剥がし易くなっている。
図９に示すように、紫外線照射工程の後にはピックアップ工程が実施される。ピックアップ工程では、ダイシングテープ１０上の個々のチップＣの上方にピックアップ装置の吸着ノズル５６が位置付けられる。このとき、記憶部３８（図４参照）に記憶された位置に基づいて、ＤＡＦ１３の接着不良箇所（気泡Ｂ）のチップＣを除くＤＡＦ接着良好なチップＣが検出され、ＤＡＦ接着良好なチップＣの真上に吸着ノズル５６が位置付けられている。そして、ＤＡＦ接着良好なチップＣだけが糊層１２とＤＡＦ１３との境で離間されて、吸着ノズル５６によってＤＡＦ１３と共にチップＣがピックアップされる。
以上のように、第１の実施の形態のウエーハＷの加工方法によれば、ＤＡＦ１３と糊層１２を有するダイシングテープ１０がウエーハＷの裏面に貼着され、ダイシングテープ１０側のウエーハＷの撮像画からＤＡＦ１３とウエーハＷとの間が未接着になった接着不良箇所の位置が記憶される。そして、ウエーハＷの分割後にＤＡＦ１３の接着が良好なチップＣだけがＤＡＦ１３と糊層１２との境で離間されて、ＤＡＦ１３が接着されたチップＣがピックアップされる。ＤＡＦ１３の接着不良があるチップＣが基板等に実装されることがないため、チップＣの実装作業及びチップＣが無駄になることがなく作業効率を向上させることができる。
なお、第１の実施の形態では、ウエーハＷの分割前にＤＡＦ１３の接着不良箇所を検出する構成にしたが、この構成に限定されない。第２の実施の形態に示すように、ウエーハＷの分割後にＤＡＦ１３の接着不良箇所を検出する構成にしてもよい。この場合、ウエーハＷの分割後のチップＣにＤＡＦ７３付きのエキスパンドテープ７０が貼着されて、ＤＡＦ７３とチップＣの接着不良箇所が検査されるが（図１３参照）、気泡ＢだけでなくチップＣ間の隙間を示す分割ライン７５もウエーハＷの撮像画上で白く表れる。そこで、第２の実施の形態では、分割ライン７５が接着不良箇所として誤認識されないように撮像画から分割ライン７５を示す画素を除去することで、接着不良箇所を示す気泡Ｂだけを検出している。
以下、第２の実施の形態のウエーハＷの加工方法について説明する。なお、以下の説明では、ＳＤＢＧ（Stealth Dicing Before Grinding）を例示して説明するが、ＤＢＧ（Dicing Before Grinding）についても、同様な方法でＤＡＦの接着不良箇所を検出することが可能である。図１０は分割起点形成工程、図１１はウエーハ分割工程、図１２はテープ貼着工程、図１３は記憶工程、図１４は保護テープ剥離工程、図１５はＤＡＦ分割工程、図１６は紫外線照射工程、図１７はピックアップ工程のそれぞれ一例を示す図である。なお、第２の実施の形態では、第１の実施の形態と同様な構成は極力省略して説明する。
図１０に示すように、先ず分割起点形成工程が実施される。分割起点形成工程では、レーザー加工装置のチャックテーブル６１上に保護テープ１７を介してウエーハＷが保持される。また、加工ヘッド６２の射出口がウエーハＷの分割予定ラインに位置付けられ、加工ヘッド６２によってウエーハＷの裏面側からレーザー光線が照射される。レーザー光線は、ウエーハＷに対して透過性を有する波長であり、ウエーハＷの内部に集光するように調整される。そして、ウエーハＷに対して加工ヘッド６２が相対移動されることで、ウエーハＷの内部に分割予定ラインに沿った改質層１９が分割起点として形成される。なお、レーザー光線は、ウエーハの表面側から照射させてもよい。
図１１に示すように、分割起点形成工程の後にはウエーハ分割工程が実施される。ウエーハ分割工程では、研削装置のチャックテーブル２１上に保護テープ１７を介してウエーハＷが保持される。研削ユニット２２が回転しながらチャックテーブル２１に近づけられ、研削ホイール２３とウエーハＷの裏面とが回転接触することでウエーハＷの裏面が研削される。この研削動作によって改質層１９に対して研削ホイール２３から研削負荷が強く作用し、改質層１９を分割起点としてウエーハＷが個々のチップＣに分割される。そして、研削加工中のハイトゲージの測定結果が仕上げ厚みになるまでウエーハＷが研削される。
なお、第１の実施の形態と同様に、保護テープ１７は紫外線硬化樹脂によってウエーハＷの表面に貼着されており、研削加工が完了すると、保護テープ１７に対して紫外線が照射される。このように、ウエーハＷにエキスパンドテープ７０（図１２参照）が貼着される前に、保護テープ１７の糊層を硬化させて、ウエーハＷから保護テープ１７を剥がし易くしている。
図１２に示すように、ウエーハ分割工程の後にはテープ貼着工程が実施される。テープ貼着工程では、テープ貼着装置の中央テーブル３１上にウエーハＷの保護テープ１７側が載置され、中央テーブル３１を囲む外周テーブル３２上にリングフレーム１４が載置される。そして、テープローラー３３によってウエーハＷの裏面とリングフレーム１４の裏面にエキスパンドテープ７０が貼着される。なお、テープ貼着工程は、ウエーハＷに対してエキスパンドテープ７０が貼着可能であれば、貼着方法は限定されない。例えば、テープ貼着工程は、オペレータによって手動で実施されてもよい。
このように、第２の実施の形態のウエーハＷの加工方法では、第１の実施の形態で使用したダイシングテープ１０（図１Ｂ参照）の代わりにエキスパンドテープ７０が使用される。エキスパンドテープ７０は、エキスパンド用のテープとダイボンディング用の接着剤の機能を持ち合わせており、伸展性のある基材テープ７１に糊層７２を介してＤＡＦ７３を積層して構成されている。糊層７２は、紫外線の照射によって硬化する紫外線硬化樹脂であり、樹脂の硬化によって基材テープ７１からＤＡＦ７３を離間し易くしている。エキスパンドテープとＤＡＦとが一体形成されるため、ウエーハＷに対するＤＡＦの貼着作業が省略される。
図１３に示すように、テープ貼着工程の後には記憶工程が実施される。記憶工程では、テープ貼着装置の中央テーブル３１上のウエーハＷにイメージセンサ３６が近づけられ、イメージセンサ３６によってエキスパンドテープ７０側からウエーハＷが撮像される。イメージセンサ３６から検出部３７にウエーハＷの撮像画が出力され、撮像画から検出部３７によってＤＡＦ７３とウエーハＷとの間が未接着となった接着不良箇所（気泡Ｂ）の位置が検出される。このとき、上記したようにＤＡＦ７３の接着不良箇所はウエーハＷの撮像画上で白く現れるが、チップＣ間の隙間を示す分割ライン７５も隙間（空間）であるためウエーハＷの撮像画上で白く現れる。
そこで、検出部３７では、分割ライン７５が気泡Ｂとして誤認識されないように撮像画から分割ライン７５を除去した後に、撮像画上の白色画素で示される気泡ＢからＤＡＦ７３の接着不良箇所を検出している。そして、検出部３７から記憶部３８に接着不良箇所の位置が出力され、ＤＡＦ７３の接着不良箇所の位置が記憶部３８に記憶される。これにより、ウエーハＷの分割後のチップＣに接着不良箇所があるか否かが判断される。なお、第１の実施の形態と同様に、気泡Ｂの大きさに応じて接着不良箇所か否かが判断されてもよいし（図５Ｂ参照）、気泡Ｂの発生位置に応じて接着不良箇所か否かが判断されてもよい（図５Ｃ参照）。
なお、撮像画から分割ライン７５を除去する方法としては、予め加工装置に設定されたウエーハサイズとインデックス量から分割ライン７５の位置を算出して、撮像画から分割ライン７５を除去するようにしてもよい。この方法は、算出処理によって分割ライン７５を除去するため容易である。また、ウエーハの結晶方位を示すオリエンテーションフラットまたはノッチを用いてＸ方向、Ｙ方向を特定する。
また、撮像画から分割ライン７５を除去する方法としては、撮像画をフィルタ処理して分割ライン７５を抽出して、撮像画から分割ライン７５を除去するようにしてもよい。例えば、微分フィルタやラプラシアンフィルタを用いて分割ライン７５及び気泡Ｂの境界（エッジ）を際立たせて、直線的な境界を分割ライン７５として撮像画から除去することができる。このため、チップＣが矩形に限らず、三角形、五角形、六角形等の多角形であっても分割ライン７５を適切に除去することができる。
また、撮像画から分割ライン７５を除去する方法としては、輝度に基づいて分割ライン７５を抽出して、撮像画から分割ライン７５を除去するようにしてもよい。この場合、撮像画のＸ、Ｙ方向の輝度の変化をグラフ化させ、輝度が予め設定した閾値以上の箇所を分割ライン７５と気泡Ｂとして判断させる。さらに、閾値以上の輝度が周期的（略等間隔）に配置された箇所を分割ライン７５とし、閾値以上の輝度がランダムに配置された箇所を気泡Ｂとして判断させる。Ｘ方向とＹ方向で輝度の変化を検出する必要があるが、輝度のみを確認するため処理を高速化させることができる。
なお、ウエーハＷの撮像には、イメージセンサ３６として、撮像素子を縦横に並べたエリアセンサを用いて、ウエーハＷの上方からウエーハＷ全面を撮像してもよい。また、イメージセンサ３６として、撮像素子を１列に並べてウエーハの径以上の長さにしたラインセンサを用いて、ラインセンサとウエーハＷとを相対的に走査させてウエーハＷ全面を撮像してもよい。また、ウエーハＷの撮像は、イメージセンサ３６を用いる構成に限らず、ウエーハＷの全面を撮像可能な撮像装置が用いられればよい。
例えば、ウエーハＷの撮像には、投光部と受光部を備えたフォトセンサ（フォトリフレクタ）を用いてもよい。この場合、投光部からウエーハＷの表面に測定光を投光し、ウエーハＷの表面からの反射光を受光部で受光する。ウエーハＷと気泡Ｂとで反射した反射光を受光部が受光する受光量が異なる。例えばウエーハＷより気泡Ｂで反射した反射光を受光部が受光する受光量が大きくなるため、フォトセンサをウエーハＷに対して走査させて反射光の差が発生した受光位置が記憶部３８に記憶される。フォトセンサを用いた方法では、走査手段が別途必要になるがフォトセンサの受光部が受光した受光量を電圧値としてデータ化させることで、撮像画を用いるよりも処理を速くすることができる。
図１４に示すように、記憶工程の後には保護テープ剥離工程が実施される。保護テープ剥離工程では、テープ剥離装置のチャックテーブル４１上にエキスパンドテープ７０側が保持され、保護テープ１７が上方に向けられている。そして、保護テープ１７の外縁側の一部に剥離テープ４２が貼着されて、剥離テープ４２を介してウエーハＷから保護テープ１７が引き剥がされる。このとき、保護テープ１７の糊層（不図示）だけが事前に硬化されて粘着力が低下しているため、エキスパンドテープ７０からウエーハＷが剥がれることなく、ウエーハＷから保護テープ１７だけが剥がされる。
図１５に示すように、保護テープ剥離工程の後にはＤＡＦ分割工程が実施される。ＤＡＦ分割工程では、エキスパンド装置の環状テーブル８１上にリングフレーム１４が保持され、ウエーハＷとリングフレーム１４の間に拡張ドラム８２の上端が位置付けられる。そして、環状テーブル８１と共にリングフレーム１４が下降することで、拡張ドラム８２が環状テーブル８１に対して相対的に突き上げられ、エキスパンドテープ７０が放射方向に拡張される。このとき、ＤＡＦ７３のチップＣに貼着された箇所の拡張は抑えられ、ＤＡＦ７３のチップＣに貼着されていない箇所だけが拡張されて、チップＣ間でＤＡＦ７３が分割される。
図１６に示すように、ＤＡＦ分割工程の後には紫外線照射工程が実施される。紫外線照射工程では、ガラス等の紫外線を透過する支持テーブル５１上にエキスパンドテープ７０を介してウエーハＷが支持される。そして、支持テーブル５１の下方に設けられた紫外線照射ランプ５２からエキスパンドテープ７０に対して紫外線が照射される。エキスパンドテープ７０の基材テープ７１とＤＡＦ７３の間の糊層７２が硬化されて粘着力が低下される。これにより、基材テープ７１に対するＤＡＦ７３の粘着力よりも、チップＣに対するＤＡＦ７３の粘着力が高くなって、ＤＡＦ７３と共にチップＣがエキスパンドテープ７０から剥がし易くなっている。
図１７に示すように、紫外線照射工程の後にはピックアップ工程が実施される。ピックアップ工程では、エキスパンドテープ７０上の個々のチップＣの上方にピックアップ装置の吸着ノズル５６が位置付けられる。このとき、記憶部３８（図１３参照）に記憶された位置に基づいて、ＤＡＦ７３の接着不良箇所（気泡Ｂ）のチップＣを除くＤＡＦ接着良好なチップＣが検出され、ＤＡＦ接着良好なチップＣの真上に吸着ノズル５６が位置付けられる。そして、ＤＡＦ接着良好なチップＣだけが糊層７２とＤＡＦ７３との境で離間されて、吸着ノズル５６によってＤＡＦ７３と共にチップＣがピックアップされる。
以上のように、第２の実施の形態のウエーハＷの加工方法によれば、ＤＡＦ７３と糊層７２を有するエキスパンドテープ７０が分割後のウエーハＷの裏面に貼着され、エキスパンドテープ７０側のウエーハＷの撮像画からチップＣ間の分割ライン７５が除去されると共に、ＤＡＦ７３とウエーハＷとの間が未接着になった接着不良箇所の位置が記憶される。このため、分割ライン７５が接着不良個所として誤認識されることがなく、接着不良箇所の位置だけを記憶させることができる。そして、ＤＡＦ７３が分割された後にＤＡＦ７３の接着が良好なチップＣだけがＤＡＦ７３と糊層７２との境で離間されて、ＤＡＦ７３が接着されたチップＣがピックアップされる。ＤＡＦ７３の接着不良があるチップＣが基板等に搭載されることがないため、チップＣの実装作業及びチップＣが無駄になることがなく作業効率を向上させることができる。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、上記第１、第２の実施の形態においては、各工程が別々の装置で実施されてもよいし、同一の装置で実施されてもよい。また、ピックアップ工程において、ＤＡＦ接着良好なチップだけをピックアップ可能であれば、各工程の実施順序は適宜変更が可能である。
以上説明したように、本発明は、ＤＡＦの接着不良があるチップの実装をなくして作業効率を向上させることができるという効果を有し、特に、ブレードダイシング、ＳＤＢＧ、ＤＢＧ等によってウエーハを分割するウエーハの加工方法に有用である。
１０ ダイシングテープ
１１ 基材テープ
１２ 糊層
１３ ＤＡＦ
１５ デバイス
１７ 保護テープ
３８ 記憶部
７０ エキスパンドテープ
７１ 基材テープ
７２ 糊層
７３ ＤＡＦ
７５ 分割ライン
Ｃ チップ
Ｗ ウエーハ

Claims (2)

  1. 分割予定ラインで区画してデバイスを形成するウエーハの加工方法であって、
    ウエーハの裏面にＤＡＦと紫外線の照射によって硬化する糊層を有するダイシングテープを貼着させるテープ貼着工程と、
    該テープ貼着工程を実施した後、ダイシングテープ側からウエーハを撮像した撮像画から、ＤＡＦとウエーハとの間が未接着となった接着不良箇所の位置を記憶する記憶工程と、
    該記憶工程を実施した後、ウエーハを該分割予定ラインに沿って個々のチップに分割すると共にＤＡＦを分割する分割工程と、
    該分割工程を実施した後、ダイシングテープに紫外線を照射させ該糊層を硬化させ粘着力を低下させる紫外線照射工程と、
    該紫外線照射工程の後、該記憶工程で記憶した位置を基にＤＡＦ接着良好なチップを該糊層とＤＡＦとの境で離間させＤＡＦと共にピックアップするピックアップ工程と、
    を備えるウエーハの加工方法。
  2. 分割予定ラインで区画してデバイスを形成するウエーハの加工方法であって、
    ウエーハを該分割予定ラインに沿って個々のチップに分割するウエーハ分割工程と、
    該ウエーハ分割工程を実施した後、分割されたウエーハの裏面にＤＡＦと紫外線の照射によって硬化する糊層を有するエキスパンドテープを貼着するテープ貼着工程と、
    該テープ貼着工程を実施した後、エキスパンドテープ側から分割後のウエーハを撮像した撮像画から、チップ間の分割ラインを除去すると共に、ＤＡＦとウエーハとの間が未接着となった接着不良箇所の位置を記憶する記憶工程と、
    該記憶工程を実施した後、個々のチップ毎にＤＡＦを分割するＤＡＦ分割工程と、
    該ＤＡＦ分割工程を実施した後、エキスパンドテープに紫外線を照射させ該糊層を硬化させ粘着力を低下させる紫外線照射工程と、
    該紫外線照射工程の後、該記憶工程で記憶した位置を基にＤＡＦ接着良好なチップを該糊層とＤＡＦとの境で離間させＤＡＦと共にピックアップするピックアップ工程と、
    を備えるウエーハの加工方法。
JP2016010291A 2016-01-22 2016-01-22 ウエーハの加工方法 Active JP6716263B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016010291A JP6716263B2 (ja) 2016-01-22 2016-01-22 ウエーハの加工方法
TW105140455A TWI708300B (zh) 2016-01-22 2016-12-07 晶圓的加工方法
KR1020170000698A KR102529346B1 (ko) 2016-01-22 2017-01-03 웨이퍼의 가공 방법
CN201710033605.4A CN106997866B (zh) 2016-01-22 2017-01-18 晶片的加工方法
US15/410,886 US9881828B2 (en) 2016-01-22 2017-01-20 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016010291A JP6716263B2 (ja) 2016-01-22 2016-01-22 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2017130598A true JP2017130598A (ja) 2017-07-27
JP6716263B2 JP6716263B2 (ja) 2020-07-01

Family

ID=59359102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016010291A Active JP6716263B2 (ja) 2016-01-22 2016-01-22 ウエーハの加工方法

Country Status (5)

Country Link
US (1) US9881828B2 (ja)
JP (1) JP6716263B2 (ja)
KR (1) KR102529346B1 (ja)
CN (1) CN106997866B (ja)
TW (1) TWI708300B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019118949A (ja) * 2018-01-11 2019-07-22 株式会社ディスコ 加工装置
CN112201600A (zh) * 2020-10-14 2021-01-08 北京中科镭特电子有限公司 一种晶圆劈裂扩片装置及晶圆裂片扩片方法
CN114309970A (zh) * 2022-03-14 2022-04-12 宁波劳伦斯汽车内饰件有限公司 一种带有未干燥粘接剂的汽车内饰件的激光镂刻方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6896337B2 (ja) * 2017-06-01 2021-06-30 株式会社ディスコ 扇状ウェーハ片の加工方法
JP7027234B2 (ja) * 2018-04-16 2022-03-01 株式会社ディスコ ウエーハの加工方法
KR102563869B1 (ko) 2018-06-05 2023-08-04 (주)이녹스첨단소재 대전방지 다이 어태치 필름, 이의 제조방법 및 이를 이용한 웨이퍼 다이싱 공정
US11430677B2 (en) * 2018-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer taping apparatus and method
JP7343293B2 (ja) * 2019-04-18 2023-09-12 株式会社ディスコ 分割加工装置
JP7326053B2 (ja) * 2019-07-11 2023-08-15 株式会社ディスコ 被加工物の加工方法
JP7286464B2 (ja) * 2019-08-02 2023-06-05 株式会社ディスコ レーザー加工装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05225400A (ja) * 1992-02-13 1993-09-03 Nec Corp ウェハー識別文字認識装置
US20010049160A1 (en) * 2000-05-31 2001-12-06 Fujitsu Limited Semiconductor chip removing and conveying method and device
JP2005223283A (ja) * 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006187862A (ja) * 2006-03-07 2006-07-20 Lintec Corp 切断装置及び切断方法
US20080063871A1 (en) * 2006-09-11 2008-03-13 Jung Ki S Adhesive film composition for semiconductor assembly, associated dicing die bonding film and semiconductor package
JP2010062205A (ja) * 2008-09-01 2010-03-18 Nitto Denko Corp ダイシング・ダイボンドフィルムの製造方法
US20100136766A1 (en) * 2007-05-25 2010-06-03 Hamamatsu Photonics K.K. Working method for cutting
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP2013058806A (ja) * 2012-12-25 2013-03-28 Lintec Corp シート貼り換え装置及びシート貼り換え方法
JP2014011445A (ja) * 2012-07-03 2014-01-20 Disco Abrasive Syst Ltd ウエーハの加工方法
US20140208850A1 (en) * 2013-01-29 2014-07-31 Geun-Woo Kim Apparatus and method of detecting a defect of a semiconductor device
JP2015032762A (ja) * 2013-08-06 2015-02-16 Juki株式会社 チップ検出装置及びチップ検出方法
JP2015133434A (ja) * 2014-01-15 2015-07-23 株式会社ディスコ 板状物の分割方法及び紫外線照射ユニット

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441286B2 (ja) * 1974-06-13 1979-12-07
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP2006286727A (ja) * 2005-03-31 2006-10-19 Denso Corp 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
JP4769560B2 (ja) * 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
KR100909169B1 (ko) * 2006-09-11 2009-07-23 제일모직주식회사 선 경화형 반도체 조립용 접착 필름 조성물
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4693817B2 (ja) * 2007-07-02 2011-06-01 日東電工株式会社 半導体ウエハへの粘着テープ貼付け方法および保護テープの剥離方法
KR101013573B1 (ko) * 2008-12-19 2011-02-14 (주)에이앤아이 반도체 칩 외관 검사 방법 및 그 장치
US8742009B2 (en) * 2010-06-04 2014-06-03 Shin-Etsu Chemical Co., Ltd. Temporary adhesive composition, and method of producing thin wafer
JP5714854B2 (ja) * 2010-09-14 2015-05-07 電気化学工業株式会社 セメント組成物
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US8883565B2 (en) * 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
JP2014007332A (ja) 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014116455A (ja) * 2012-12-10 2014-06-26 Fuji Electric Co Ltd 半導体装置の製造方法および半導体製造装置
WO2014128923A1 (ja) 2013-02-22 2014-08-28 上野精機株式会社 マップ照合装置、照合方法及び照合プログラム
JP2015056510A (ja) * 2013-09-12 2015-03-23 株式会社ディスコ デバイスウェーハの加工方法
KR101503171B1 (ko) * 2013-11-13 2015-03-16 세메스 주식회사 다이 본딩 방법 및 다이 본딩 검사 방법
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05225400A (ja) * 1992-02-13 1993-09-03 Nec Corp ウェハー識別文字認識装置
US20010049160A1 (en) * 2000-05-31 2001-12-06 Fujitsu Limited Semiconductor chip removing and conveying method and device
JP2005223283A (ja) * 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006187862A (ja) * 2006-03-07 2006-07-20 Lintec Corp 切断装置及び切断方法
US20080063871A1 (en) * 2006-09-11 2008-03-13 Jung Ki S Adhesive film composition for semiconductor assembly, associated dicing die bonding film and semiconductor package
US20100136766A1 (en) * 2007-05-25 2010-06-03 Hamamatsu Photonics K.K. Working method for cutting
JP2010062205A (ja) * 2008-09-01 2010-03-18 Nitto Denko Corp ダイシング・ダイボンドフィルムの製造方法
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP2014011445A (ja) * 2012-07-03 2014-01-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013058806A (ja) * 2012-12-25 2013-03-28 Lintec Corp シート貼り換え装置及びシート貼り換え方法
US20140208850A1 (en) * 2013-01-29 2014-07-31 Geun-Woo Kim Apparatus and method of detecting a defect of a semiconductor device
JP2015032762A (ja) * 2013-08-06 2015-02-16 Juki株式会社 チップ検出装置及びチップ検出方法
JP2015133434A (ja) * 2014-01-15 2015-07-23 株式会社ディスコ 板状物の分割方法及び紫外線照射ユニット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019118949A (ja) * 2018-01-11 2019-07-22 株式会社ディスコ 加工装置
CN112201600A (zh) * 2020-10-14 2021-01-08 北京中科镭特电子有限公司 一种晶圆劈裂扩片装置及晶圆裂片扩片方法
CN112201600B (zh) * 2020-10-14 2024-03-08 北京中科镭特电子有限公司 一种晶圆劈裂扩片装置及晶圆裂片扩片方法
CN114309970A (zh) * 2022-03-14 2022-04-12 宁波劳伦斯汽车内饰件有限公司 一种带有未干燥粘接剂的汽车内饰件的激光镂刻方法
CN114309970B (zh) * 2022-03-14 2022-07-15 宁波劳伦斯汽车内饰件有限公司 一种带有未干燥粘接剂的汽车内饰件的激光镂刻方法

Also Published As

Publication number Publication date
US9881828B2 (en) 2018-01-30
KR20170088285A (ko) 2017-08-01
CN106997866B (zh) 2021-02-19
KR102529346B1 (ko) 2023-05-04
JP6716263B2 (ja) 2020-07-01
US20170213756A1 (en) 2017-07-27
CN106997866A (zh) 2017-08-01
TW201737376A (zh) 2017-10-16
TWI708300B (zh) 2020-10-21

Similar Documents

Publication Publication Date Title
JP6716263B2 (ja) ウエーハの加工方法
US9779993B2 (en) Wafer processing method including attaching a protective tape to a front side of a functional layer to prevent debris adhesion
JP6317935B2 (ja) 保持テーブル
JP6305853B2 (ja) ウエーハの加工方法
US7888239B2 (en) Semiconductor device manufacturing method
US20160172312A1 (en) Wafer processing method
KR101418613B1 (ko) 웨이퍼 분할 방법
JP6456766B2 (ja) ウエーハの加工方法
KR102277934B1 (ko) 반도체 디바이스 칩의 제조 방법
US9698301B2 (en) Wafer processing method
JP2013008831A (ja) ウエーハの加工方法
KR20090124928A (ko) 웨이퍼 분할 방법
JP5985880B2 (ja) ウエーハの分割方法
JP2012049164A (ja) 発光デバイスの製造方法
JP2011151070A (ja) ウエーハの加工方法
CN111192852B (zh) 层叠体的加工方法
KR20150118024A (ko) 적층 기판의 가공 방법
JP5864112B2 (ja) ウエーハの分割方法
KR102586315B1 (ko) 피가공물의 가공 방법
JP2014013807A (ja) ウエーハの加工方法
JP2005251986A (ja) ウエーハの分離検出方法および分離検出装置
JP6791580B2 (ja) 分割方法
JP5912283B2 (ja) 粘着テープ及びウエーハの加工方法
JP2019186468A (ja) ウエーハの加工方法
KR102561376B1 (ko) 웨이퍼의 가공 방법 및 웨이퍼의 가공에 사용하는 보조구

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200610

R150 Certificate of patent or registration of utility model

Ref document number: 6716263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250